JP2016127288A - 半導体装置及び当該半導体装置を有する表示装置 - Google Patents

半導体装置及び当該半導体装置を有する表示装置 Download PDF

Info

Publication number
JP2016127288A
JP2016127288A JP2015251474A JP2015251474A JP2016127288A JP 2016127288 A JP2016127288 A JP 2016127288A JP 2015251474 A JP2015251474 A JP 2015251474A JP 2015251474 A JP2015251474 A JP 2015251474A JP 2016127288 A JP2016127288 A JP 2016127288A
Authority
JP
Japan
Prior art keywords
oxide
insulator
conductor
transistor
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015251474A
Other languages
English (en)
Other versions
JP6670094B2 (ja
JP2016127288A5 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016127288A publication Critical patent/JP2016127288A/ja
Publication of JP2016127288A5 publication Critical patent/JP2016127288A5/ja
Application granted granted Critical
Publication of JP6670094B2 publication Critical patent/JP6670094B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体装置において、電界効果移動度を高め、オン電流を増大させ、安定した電気特性を与える。
【解決手段】第１の酸化物絶縁体、酸化物半導体及び第２の酸化物絶縁体が積層され、第１の酸化物絶縁体は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）と、を有し、Ｉｎの含有量がＭの含有量より少なく、且つ前記Ｉｎの含有量が前記Ｚｎの含有量より少なく、酸化物半導体は、Ｉｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）と、を有し、Ｉｎの含有量がＭの含有量より多く、第２の酸化物絶縁体は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）と、を有する、半導体装置。
【選択図】図１

Description

本発明の一態様は、酸化物半導体を有する半導体装置及び当該半導体装置を有する表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トランジスタ（ＦＥＴ）、または薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている（例えば、特許文献１）。
特開２００６−１６５５２９号公報
画像表示装置の高精細化、パネルの大型化に伴い、画素部に設けられるスイッチングトランジスタにおいても、トランジスタの移動度の向上、オン電流の増大が求められている。また、画像表示装置の画素部とドライバ回路を同一基板に同時に作製する場合には、ドライバ回路のスイッチングトランジスタにおいても、トランジスタの移動度の向上、オン電流の増大が求められている。
これは、画像表示装置等の半導体装置を、酸化物半導体を用いて作製する際も同様であり、酸化物半導体を用いたトランジスタの電界効果移動度の向上、及びオン電流の増大が求められている。
また、酸化物半導体を用いたトランジスタにおいて、電界効果移動度やオン電流の増加を図ると、それに伴い、非導通時のリーク電流が増加してしまう、またはトランジスタの電気特性が不安定になるなどの問題が発生することがある。
上記問題に鑑み、本発明の一態様は、半導体装置において、酸化物半導体を用いたトランジスタの電界効果移動度を高め、オン電流を増大させることを課題の一とする。または、半導体装置において、酸化物半導体を用いたトランジスタに安定した電気特性を与えることを課題の一とする。または、半導体装置において、非導通時のリーク電流を低減することを課題の一とする。
または、本発明の一態様は、新規な半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規な表示装置を提供することを課題の一とする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。
本発明の一態様は、基板上に形成された第１の導電体と、第１の導電体上に形成された第１の絶縁体と、第１の絶縁体の上に形成され、第１の導電体の少なくとも一部と重なるように形成された第１の金属酸化物と、第１の金属酸化物の上面の少なくとも一部に接して形成された酸化物半導体と、酸化物半導体の上面の少なくとも一部に接して形成された第２の金属酸化物と、第２の金属酸化物の少なくとも一部に接して形成された第２の導電体と、第２の金属酸化物の少なくとも一部に接し、第２の導電体と離間して形成された第３の導電体と、を有し、第１の金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）と、を有し、Ｉｎの含有量がＭの含有量より少なく、且つＩｎの含有量がＺｎの含有量より少なく、酸化物半導体は、Ｉｎと、Ｍと、を有し、Ｉｎの含有量がＭの含有量より多く、第２の金属酸化物は、Ｉｎと、Ｚｎと、Ｍと、を有することを特徴とする半導体装置である。
本発明の他の一態様は、基板上に形成された第１の導電体と、第１の導電体上に形成された第１の絶縁体と、第１の絶縁体の上に形成され、第１の導電体の少なくとも一部と重なるように形成された第１の金属酸化物と、第１の金属酸化物の上面の少なくとも一部に接して形成された酸化物半導体と、酸化物半導体の上面の少なくとも一部に接して形成された第２の金属酸化物と、第２の金属酸化物の少なくとも一部に接して形成された第２の導電体と、第２の金属酸化物の少なくとも一部に接し、第２の導電体と離間して形成された第３の導電体と、を有し、第１の金属酸化物は、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）と、を有し、酸化物半導体は、Ｉｎと、Ｍと、を有し、Ｉｎの含有量がＭの含有量より多く、第２の金属酸化物は、Ｉｎと、Ｚｎと、Ｍと、を有することを特徴とする半導体装置である。
上記の半導体装置において、第１の金属酸化物の側端部と酸化物半導体の側端部が略一致し、酸化物半導体の側端部と第２の金属酸化物の側端部が略一致し、第２の導電体及び第３の導電体が第２の金属酸化物の上面の一部と接していてもよい。
また、上記の半導体装置において、第２の金属酸化物の側端部が酸化物半導体の側端部より内側に位置し、第２の導電体及び第３の導電体が、酸化物半導体及び第２の金属酸化物の上面の一部と接していてもよい。
また、上記の半導体装置は、第２の金属酸化物において、第２の導電体及び第３の導電体と接していない領域の膜厚が、第２の導電体及び第３の導電体と接している領域の膜厚より薄くてもよい。
また、上記の半導体装置において、第２の金属酸化物の下面の少なくとも一部が、第２の導電体及び第３の導電体と接し、第２の導電体及び第３の導電体が、酸化物半導体の上面の少なくとも一部と接していてもよい。
また、上記の半導体装置は、酸化物半導体において、第２の導電体及び第３の導電体と接していない領域の膜厚が、第２の導電体及び第３の導電体と接している領域の膜厚より薄くてもよい。
また、上記の半導体装置において、さらに、第２の金属酸化物、第２の導電体及び第３の導電体の上に形成された第２の絶縁体と、第２の絶縁体上に形成され、第２の金属酸化物の少なくとも一部と重なるように形成された第４の導電体と、を有していてもよい。
また、上記の半導体装置において、第１の金属酸化物の伝導帯下端のエネルギー準位は、酸化物半導体の伝導帯下端のエネルギー準位より真空準位に近く、第２の金属酸化物の伝導帯下端のエネルギー準位は、酸化物半導体の伝導帯下端のエネルギー準位より真空準位に近くてもよい。
また、上記の半導体装置において、酸化物半導体は、さらにＧｅを含んでいてもよい。また、上記の半導体装置において、酸化物半導体は、多結晶構造を有していてもよい。
また、本発明の他の一態様は、上記態様のいずれか一つに記載の半導体装置と表示素子とを有する表示装置である。また、本発明の他の一態様は、該表示装置とタッチセンサとを有する表示モジュールである。また、本発明の他の一態様は、上記態様のいずれか一つに記載の半導体装置、上記態様の表示装置、または上記態様の表示モジュールと、操作キーまたはバッテリとを有する電子機器である。
本発明の一態様により、半導体装置において、電界効果移動度を高め、オン電流を増大させることができる。または、半導体装置において、安定した電気特性を与えることができる。または、半導体装置において、非導通時のリーク電流を低減することができる。
または、本発明の一態様により、新規な半導体装置を提供することができる。または、本発明の一態様により、新規な表示装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の一態様を示す上面図及び断面図。 バンド構造を説明する図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 ガスベーク炉の加熱処理時の熱プロファイルを説明する図。 ガスベーク炉の加熱処理時の熱プロファイルを説明する図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 ｎｃ−ＯＳの成膜方法を説明する図。 表示装置を説明するブロック図及び回路図。 タッチパネルの一例を示す斜視図。 表示装置の一例を示す断面図。 タッチセンサの一例を示す断面図。 タッチパネルの一例を示す断面図。 タッチセンサのブロック図及びタイミングチャート図。 タッチセンサの回路図。 半導体装置の回路構成を説明する図。 半導体装置の一態様を示す断面図。 画素回路の構成を説明する図、及び画素回路の動作を説明するタイミングチャート図。 半導体装置の一態様を示す断面図。 表示モジュールを説明する図。 電子機器を説明する図。 成膜装置の構成を説明する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有する場合がある。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いのもであって、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置、及び当該半導体装置の作製方法について、図１乃至図１１を参照して説明する。
＜半導体装置の構成例＞
図１（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１０の上面図であり、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図１（Ａ）において、煩雑になることを避けるため、トランジスタ１０の構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても図１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
図１（Ａ）乃至図１（Ｃ）に示すように、トランジスタ１０は、基板１０２上に形成された導電体１０４、絶縁体１０６及び絶縁体１０７と、絶縁体１０７の上に形成された酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃと、酸化物絶縁体１０８ｃの少なくとも一部に接して形成された導電体１１２ａ及び導電体１１２ｂと、を有する。また、酸化物絶縁体１０８ｃ、導電体１１２ａ及び導電体１１２ｂの上には絶縁体１１４、絶縁体１１６及び絶縁体１１８が形成されている。
ここで、導電体１０４、導電体１１２ａ及び導電体１１２ｂは、導電膜又は導電層ということもできる。また、絶縁体１０６、絶縁体１０７、絶縁体１１４、絶縁体１１６及び絶縁体１１８は、絶縁膜又は絶縁層ということもできる。また、酸化物絶縁体１０８ａ及び酸化物絶縁体１０８ｃは酸化物絶縁体層又は酸化物絶縁体膜ということもできる。また、酸化物半導体１０８ｂは酸化物半導体層又は酸化物半導体膜ということもできる。
なお、詳細は後述するが、酸化物絶縁体１０８ａ及び酸化物絶縁体１０８ｃは、単独で用いる場合、導電体、半導体または絶縁体として機能させることができる物質を用いる場合がある。しかしながら、酸化物半導体１０８ｂと積層させてトランジスタを形成する場合、電子は酸化物半導体１０８ｂ、酸化物半導体１０８ｂと酸化物絶縁体１０８ａの界面近傍、および酸化物半導体１０８ｂと酸化物絶縁体１０８ｃの界面近傍などを流れ、酸化物絶縁体１０８ａ及び酸化物絶縁体１０８ｃは当該トランジスタのチャネルとして機能しない領域を有する。このため、本明細書などにおいては、酸化物絶縁体１０８ａ及び酸化物絶縁体１０８ｃを酸化物半導体と記載せず、酸化物絶縁体と記載するものとする。また、詳細は後述するが、酸化物絶縁体１０８ａ及び酸化物絶縁体１０８ｃを金属酸化物と呼ぶこともできる。
トランジスタ１０において、導電体１０４はゲート電極として機能し、絶縁体１０６、１０７はゲート絶縁膜として機能し、導電体１１２ａはソース電極及びドレイン電極の一方として機能し、導電体１１２ｂはソース電極及びドレイン電極の他方として機能し、絶縁体１１４、１１６、１１８はトランジスタ１０の保護絶縁膜として機能する。
基板１０２の上に導電体１０４が形成され、導電体１０４の上を覆うように絶縁体１０６が形成され、絶縁体１０６の上に絶縁体１０７が形成されている。
絶縁体１０７の上に、導電体１０４の少なくとも一部と重なるように酸化物絶縁体１０８ａが形成され、酸化物絶縁体１０８ａの上面の少なくとも一部に接して酸化物半導体１０８ｂが形成され、酸化物半導体１０８ｂの上面の少なくとも一部に接して酸化物絶縁体１０８ｃが形成されている。トランジスタ１０においては、酸化物絶縁体１０８ａの側端部と酸化物半導体１０８ｂの側端部が略一致しており、酸化物半導体１０８ｂの側端部と酸化物絶縁体１０８ｃの側端部が略一致している。なお、酸化物絶縁体１０８ａの側端部とは、図１（Ｂ）に示すＸ１−Ｘ２方向の酸化物絶縁体１０８ａの端部を示す。酸化物半導体１０８ｂ、酸化物絶縁体１０８ｃについても同様である。また、酸化物絶縁体１０８ａ又は酸化物絶縁体１０８ｃのいずれかを形成しない構成としてもよい。
また、図１（Ｂ）に示すように、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃの導電体１１２ａまたは導電体１１２ｂと接する領域に低抵抗領域１１３ａ及び低抵抗領域１１３ｂが形成されることがある。
導電体１１２ａと導電体１１２ｂは離間して形成されており、図１（Ａ）に示すように、導電体１０４を挟んで対向して形成されることが好ましい。トランジスタ１０においては、導電体１１２ａと導電体１１２ｂは酸化物絶縁体１０８ｃの上面の一部と接している。
酸化物絶縁体１０８ｃ、導電体１１２ａ及び導電体１１２ｂの上に絶縁体１１４が形成され、絶縁体１１４の上に絶縁体１１６が形成され、絶縁体１１６の上に絶縁体１１８が形成されている。ここで、酸化物絶縁体１０８ｃの導電体１１２ａ及び導電体１１２ｂと接していない面に、絶縁体１１４が接していることが好ましい。
次に、図１に示すトランジスタ１０の各構成について、より詳細に説明する。
＜酸化物半導体＞
まず、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃの詳細な構成について説明する。
酸化物半導体１０８ｂは、インジウム（Ｉｎ）と、Ｍ（Ｍは、チタン（Ｔｉ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、錫（Ｓｎ）またはハフニウム（Ｈｆ）を表す）と、を有する。ここで、酸化物半導体１０８ｂは、Ｉｎの含有量が元素Ｍの含有量より多いことが好ましく、例えば、Ｉｎ−Ｍ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比を、Ｉｎ＞Ｍを満たすようにすればよい。なお、元素Ｍは、例えば、酸素との結合エネルギーが高い元素であり、例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
酸化物半導体はインジウムを含むことにより、トランジスタの電界効果移動度の向上を図ることができる。よって、酸化物半導体１０８ｂにおいて、Ｉｎの含有量を元素Ｍの含有量より多くすることで、トランジスタの電界効果移動度を高められるため好適である。トランジスタの電界効果移動度を高め、オン電流を増大させることで、例えば、４ｋ×２ｋ（水平方向画素数＝３８４０画素、垂直方向画素数＝２０４８画素）または８ｋ×４ｋ（水平方向画素数＝７６８０画素、垂直方向画素数＝４３２０画素）に代表される高精細な表示装置の画素回路または駆動回路のトランジスタとして好適に用いることができる。
また、酸化物半導体１０８ｂ中のＩｎの含有量を元素Ｍの含有量より多くすることで、酸化物半導体１０８ｂに多結晶構造が形成される場合がある。また、酸化物半導体１０８ｂに微結晶構造や、後述するナノ結晶を有する場合がある。
また、酸化物半導体１０８ｂが、インジウムと、元素Ｍと、亜鉛（Ｚｎ）を有する構成としてもよい。酸化物半導体１０８ｂが亜鉛を有することにより、酸化物半導体１０８ｂの電子親和力を大きくすることができ、酸化物半導体１０８ｂの伝導帯下端のエネルギー準位を小さくすることができる。これにより、酸化物半導体１０８ｂを、酸化物絶縁体１０８ａ及び酸化物絶縁体１０８ｃよりチャネル形成領域として機能しやすくすることができる。また、酸化物半導体１０８ｂが亜鉛を有する構成とすることにより、後述するＣＡＡＣ−ＯＳを形成しやすくなる。
また、酸化物半導体１０８ｂが、インジウムと、元素Ｍと、ゲルマニウム（Ｇｅ）を有する構成としてもよい。酸化物半導体１０８ｂがゲルマニウムを有することにより、酸化物半導体１０８ｂの多結晶化を抑制し、酸化物半導体１０８ｂ中に結晶粒界が形成されるのを低減することができる。これにより、酸化物半導体１０８ｂの電界効果移動度が低下するのを防ぐことができる。
例えば、酸化物半導体１０８ｂの成膜に用いるスパッタリングターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ＝２：１、Ｉｎ：Ｍ＝１９：１、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｇｅ＝７６：１９：５等がある。なお、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体１０８ｂの原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
なお、酸化物半導体１０８ｂの厚さは、好ましくは３ｎｍ以上２００ｎｍ以下、より好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、酸化物半導体１０８ｂをＺｎを含まない、またはＺｎの含有量が少ない（例えば、Ｚｎの含有量が元素Ｍの含有量より少ない）構成とすることにより、酸化物半導体１０８ｂの酸系のエッチング液に対する耐性を向上させることができる。酸系のエッチング液としては、例えば、Ｈ２Ｏ２、ＰＡＮ液（ＰＡＮ：Ｐｈｏｓｐｈｏｒｉｃ−Ａｃｅｔｉｃ−Ｎｉｔｒｉｃ−ａｃｉｄ）などが挙げられる。これにより、導電体１１２ａ、１１２ｂのエッチングにウェットエッチングを用いても、酸化物半導体１０８ｂまでエッチングされることを抑制し、主にチャネル形成領域として機能する酸化物半導体１０８ｂを保護することができる。
酸化物絶縁体１０８ｃは、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）と、を有する。また、酸化物絶縁体１０８ｃはさらにＧｅを有する構成としてもよい。酸化物絶縁体１０８ｃは、酸化物半導体１０８ｂを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体とすることが好ましい。酸化物半導体１０８ｂを構成する酸素以外の元素一種以上、または二種以上から酸化物絶縁体１０８ｃが構成されることで、酸化物半導体１０８ｂと酸化物絶縁体１０８ｃとの界面において、欠陥準位が形成されにくくなる。
また、酸化物絶縁体１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％以下、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以下、Ｍが７５ａｔｏｍｉｃ％より高くする。このような原子比率とすることにより、酸化物絶縁体１０８ｃのエネルギーギャップを大きく、電子親和力を小さくしうる。また、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆは、酸素との結合力が強い金属元素であるため、これらの元素をＩｎより高い原子数比で有することで、酸素欠損が生じにくくなる。
例えば、酸化物絶縁体１０８ｃの成膜に用いるスパッタリングターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：２：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：３、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：３、Ｉｎ：Ｍ：Ｚｎ＝１：６：４、Ｉｎ：Ｍ：Ｚｎ＝１：６：５、Ｉｎ：Ｍ：Ｚｎ＝１：６：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：７、Ｉｎ：Ｍ：Ｚｎ＝１：６：８、Ｉｎ：Ｍ：Ｚｎ＝１：６：９等がある。なお、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２を用いる場合、成膜される酸化物絶縁体１０８ｃの原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１近傍となる場合がある。
酸化物絶縁体１０８ａは、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）と、を有する。また、酸化物絶縁体１０８ａはさらにＧｅを有する構成としてもよい。酸化物絶縁体１０８ａは、酸化物半導体１０８ｂを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体とすることが好ましい。酸化物半導体１０８ｂを構成する酸素以外の元素一種以上、または二種以上から酸化物絶縁体１０８ａが構成されることで、酸化物絶縁体１０８ａと酸化物半導体１０８ｂとの界面において、欠陥準位が形成されにくくなる。
酸化物絶縁体１０８ａは、Ｉｎを有してもよいが、Ｉｎの含有量が元素Ｍの含有量より少なく、且つＩｎの含有量がＺｎの含有量より少ないことが好ましい。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比を、Ｉｎ＜Ｍ且つＩｎ＜Ｚｎを満たすようにすればよい。さらに、酸化物絶縁体１０８ａはインジウムを含まないことがより好ましい。この場合、例えば、酸化物絶縁体１０８ａとしてＧａ−Ｚｎ酸化物などを用いることができる。
このように、酸化物絶縁体１０８ａにインジウムの含有量の少ない酸化物半導体、より好ましくはインジウムを含まない酸化物半導体を用いることにより、酸化物絶縁体１０８ａからトランジスタ１０のゲート絶縁膜として機能する絶縁体１０７にインジウムが拡散することを低減できる。ここで、絶縁体１０７中または絶縁体１０７と酸化物絶縁体１０８ａの界面にインジウムが拡散しているとトランジスタのリーク電流が増大する要因となる。しかしながら、酸化物半導体１０８ｂと絶縁体１０７の間に、インジウムの含有量の少ない酸化物半導体、より好ましくはインジウムを含まない酸化物半導体である酸化物絶縁体１０８ａを設けることにより、絶縁体１０７中または絶縁体１０７と酸化物絶縁体１０８ａの界面におけるインジウム量を低減し、リーク電流の増大を抑制することができる。
特に本実施の形態に示すトランジスタでは、電界効果移動度を向上させるため、酸化物半導体１０８ｂ中のインジウムの含有量を増加させることが好ましい。この酸化物半導体１０８ｂと絶縁体１０７が直接接する構成にすると、ゲート絶縁膜として機能する絶縁体１０７に多くのインジウムが拡散することになる。しかし、酸化物半導体１０８ｂと絶縁体１０７の間に酸化物絶縁体１０８ａを形成する構成とすることにより、リーク電流の増大を抑制しつつ、トランジスタの電界効果移動度を向上し、オン電流の増大を図ることができる。
また、上記のように酸化物半導体１０８ｂ中のインジウムの含有量を増加させると、酸化物半導体１０８ｂに多結晶構造が形成される場合がある。酸化物半導体１０８ｂに多結晶構造が形成されると、トランジスタの電気特性が安定しない場合がある。例えば、当該トランジスタのドレイン電流（Ｉｄ）とゲート電圧（Ｖｇ）の特性（Ｉｄ−Ｖｇ特性ともいう）のグラフにおいて、オン電流の立ち上がりが、低いＶｇで一度立ち上がって安定してから、再び高いＶｇで立ち上がるという、コブ状の曲線となる場合がある。上記のように絶縁体１０７と酸化物絶縁体１０８ａの界面におけるインジウムの拡散を抑制することにより、Ｖｇが低いときにソースとドレインの間に流れる電流を低減できるので、このような電気特性の不安定性を低減することができる。
また、酸化物絶縁体１０８ａがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＭとしてＴｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆをＩｎより高い原子数比で有することで、酸化物絶縁体１０８ａのエネルギーギャップを大きく、電子親和力を小さくしうる。また、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｓｎ、ＮｄまたはＨｆは、酸素との結合力が強い金属元素であるため、これらの元素をＩｎより高い原子数比で有することで、酸素欠損が生じにくくなる。
例えば、酸化物絶縁体１０８ａの成膜に用いるスパッタリングターゲットの金属元素の原子数比の代表例としては、Ｍ：Ｚｎ＝２：１、Ｍ：Ｚｎ＝２：５、Ｍ：Ｚｎ＝１０：１、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：３、Ｉｎ：Ｍ：Ｚｎ＝１：６：４、Ｉｎ：Ｍ：Ｚｎ＝１：６：５、Ｉｎ：Ｍ：Ｚｎ＝１：６：６、Ｉｎ：Ｍ：Ｚｎ＝１：６：７、Ｉｎ：Ｍ：Ｚｎ＝１：６：８、Ｉｎ：Ｍ：Ｚｎ＝１：６：９等がある。
また、酸化物絶縁体１０８ａ、１０８ｃは、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物絶縁体１０８ａ、１０８ｃの膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電体１０４、導電体１１２ａ、１１２ｂなどの構成元素が酸化物半導体１０８ｂへ拡散してしまう場合がある。なお、酸化物絶縁体１０８ａ、１０８ｃが後述するＣＡＡＣ−ＯＳである場合、導電体１１２ａ、１１２ｂの構成元素、例えば、銅元素に対するブロッキング性が高くなり好ましい。
酸化物絶縁体１０８ａ、１０８ｃの膜厚は、導電体１０４、導電体１１２ａ、１１２ｂなどの構成元素が酸化物半導体１０８ｂに拡散することを抑制することのできる膜厚以上であって、絶縁体１１４から酸化物半導体１０８ｂへの酸素の供給を抑制する膜厚未満とする。例えば、酸化物絶縁体１０８ａ、１０８ｃの膜厚が１０ｎｍ以上であると、導電体１１２ａ、１１２ｂの構成元素が酸化物半導体１０８ｂへ拡散するのを抑制することができる。また、酸化物絶縁体１０８ａ、１０８ｃの膜厚を１００ｎｍ以下とすると、絶縁体１１４、１１６から酸化物半導体１０８ｂへ効果的に酸素を供給することができる。
酸化物半導体１０８ｂは、例えば、エネルギーギャップが大きい酸化物を用いる。酸化物半導体１０８ｂのエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。ここで、酸化物絶縁体１０８ａのエネルギーギャップは、酸化物半導体１０８ｂのエネルギーギャップより大きい。また、酸化物絶縁体１０８ｃのエネルギーギャップは、酸化物半導体１０８ｂのエネルギーギャップより大きい。
酸化物半導体１０８ｂは、酸化物絶縁体１０８ａおよび酸化物絶縁体１０８ｃよりも電子親和力の大きい酸化物を用いることが好ましい。例えば、酸化物半導体１０８ｂとして、酸化物絶縁体１０８ａおよび酸化物絶縁体１０８ｃよりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギー準位との差である。言い換えると、酸化物絶縁体１０８ａの伝導帯下端のエネルギー準位は、酸化物半導体１０８ｂの伝導帯下端のエネルギー準位より真空準位に近い。また、酸化物絶縁体１０８ｃの伝導帯下端のエネルギー準位は、酸化物半導体１０８ｂの伝導帯下端のエネルギー準位より真空準位に近い。
ここで、酸化物絶縁体１０８ａと酸化物半導体１０８ｂとの間には、酸化物絶縁体１０８ａと酸化物半導体１０８ｂとの混合領域を有する場合がある。また、酸化物半導体１０８ｂと酸化物絶縁体１０８ｃとの間には、酸化物半導体１０８ｂと酸化物絶縁体１０８ｃとの混合領域を有する場合がある。混合領域は、欠陥準位密度が低くなる。そのため、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド図となる（図２参照。）。なお、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃは、それぞれの界面を明確に判別できない場合がある。
このとき、電子は、酸化物絶縁体１０８ａ中及び酸化物絶縁体１０８ｃ中ではなく、酸化物半導体１０８ｂ中を主として移動する。上述したように、酸化物絶縁体１０８ａと酸化物半導体１０８ｂとの界面における欠陥準位密度、および酸化物半導体１０８ｂと酸化物絶縁体１０８ｃとの界面における欠陥準位密度を低くすることによって、酸化物半導体１０８ｂ中で電子の移動が阻害されることが少なく、トランジスタのオン電流を高くすることができる。
上記の通り、酸化物絶縁体１０８ａ及び酸化物絶縁体１０８ｃは、単独で用いる場合、導電体、半導体または絶縁体として機能させることができる物質からなる。しかしながら、酸化物半導体１０８ｂと積層させてトランジスタを形成する場合、電子は酸化物半導体１０８ｂ、酸化物半導体１０８ｂと酸化物絶縁体１０８ａの界面近傍、及び酸化物半導体１０８ｂと酸化物絶縁体１０８ｃの界面近傍などを流れ、酸化物絶縁体１０８ａ及び酸化物絶縁体１０８ｃは当該トランジスタのチャネルとして機能しない領域を有する。このため、本明細書などにおいては、酸化物絶縁体１０８ａ及び酸化物絶縁体１０８ｃを半導体と記載せず、酸化物絶縁体と記載するものとする。なお、酸化物絶縁体１０８ａ及び酸化物絶縁体１０８ｃを酸化物絶縁体と記載するのは、あくまで酸化物半導体１０８ｂと比較してトランジスタの機能上絶縁体に近い機能を有するためなので、酸化物絶縁体１０８ａ及び酸化物絶縁体１０８ｃとして、酸化物半導体１０８ｂに用いることができる物質を用いる場合もある。また、上述の通り、酸化物絶縁体１０８ａ及び酸化物絶縁体１０８ｃは、金属を含む酸化物である。このため、酸化物絶縁体１０８ａ及び酸化物絶縁体１０８ｃを金属酸化物と呼ぶこともできる。
なお酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃに連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが好ましい。
本実施の形態に示す酸化物半導体１０８ｂは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）酸化物半導体であり、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶことができる。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃに含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃは水素ができる限り低減されていることが好ましい。具体的には、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃにおいて、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃにおいて、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃにおいて酸素欠損が増加し、ｎ型化してしまう。このため、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃにおけるシリコンや炭素の濃度と、酸化物絶縁体１０８ａ又は酸化物絶縁体１０８ｃとの界面近傍のシリコンや炭素の濃度（ＳＩＭＳ分析により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃにおいて、ＳＩＭＳ分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、ＳＩＭＳ分析により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
なお、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃに用いることのできる酸化物半導体の詳細については、実施の形態２で詳細に説明する。
ここで、図１（Ｄ）に酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃの中央近傍の拡大断面図を示す。図１（Ｂ）及び図１（Ｄ）に示すように、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃの導電体１１２ａ又は導電体１１２ｂと接する領域（図１（Ｂ）及び図１（Ｄ）では点線で囲まれた領域として表示）に低抵抗領域１１３ａ及び低抵抗領域１１３ｂが形成されることがある。低抵抗領域１１３ａ及び低抵抗領域１１３ｂは、主に、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃが接した導電体１１２ａ又は導電体１１２ｂに酸素を引き抜かれる、又は導電体１１２ａ又は導電体１１２ｂに含まれる導電材料が酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃ中の元素と結合することにより形成される。このような低抵抗領域１１３ａ及び低抵抗領域１１３ｂが形成されることにより、導電体１１２ａ又は導電体１１２ｂと酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃとの接触抵抗を低減することが可能となるのでトランジスタ１０のオン電流を増大させることができる。
また、図１（Ｄ）に示すように、酸化物絶縁体１０８ｃは、導電体１１２ａと導電体１１２ｂの間に導電体１１２ａ及び導電体１１２ｂと重なった領域より膜厚の薄い領域を有することがある。これは、導電体１１２ａ及び導電体１１２ｂを形成する際に、酸化物絶縁体１０８ｃの上面の一部を除去することにより形成される。酸化物絶縁体１０８ｃの上面には、導電体１１２ａ及び導電体１１２ｂとなる導電体を成膜した際に、低抵抗領域１１３ａ及び１１３ｂと同様の抵抗の低い領域が形成される場合がある。このように、酸化物絶縁体１０８ｃの上面の導電体１１２ａと導電体１１２ｂの間に位置する領域を除去することにより、酸化物絶縁体１０８ｃの上面の抵抗が低い領域にチャネルが形成されることを防ぐことができる。このような構成にすることにより、トランジスタの電気特性の変動を抑制することができる。また、以降の図面において、拡大図などで膜厚の薄い領域を示さない場合でも、同様の膜厚の薄い領域が形成されている場合がある。
以上のような構成とすることにより、本実施の形態に示す半導体装置は、電界効果移動度を高め、オン電流を増大させることができる。また、本実施の形態に示す半導体装置は、安定した電気特性を与えることができる。また、本実施の形態に示す半導体装置は、非導通時のリーク電流を低減することができる。
＜基板＞
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０を形成してもよい。または、基板１０２とトランジスタ１０の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するために用いることができる。その際、トランジスタ１０は耐熱性の劣る基板や可撓性の基板にも転載できる。
＜導電体＞
ゲート電極として機能する導電体１０４、及びソース電極及びドレイン電極として機能する導電体１１２ａ、１１２ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金、または上述した金属元素の窒化物等を用いてそれぞれ形成することができる。
また、導電体１０４、１１２ａ、１１２ｂは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電体１０４、１１２ａ、１１２ｂには、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。
また、導電体１０４、１１２ａ、１１２ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
＜絶縁体＞
トランジスタ１０のゲート絶縁膜として機能する絶縁体１０６、１０７としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。なお、絶縁体１０６、１０７の積層構造とせずに、上述の材料から選択された単層の絶縁膜、または３層以上の絶縁膜を用いてもよい。
なお、トランジスタ１０の酸化物絶縁体１０８ａと接する絶縁体１０７は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁体１０７は、酸素を放出することが可能な絶縁膜であることが好ましい。なお、絶縁体１０７に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁体１０７を形成すればよい。または、成膜後の絶縁体１０７に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
また、絶縁体１０７として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁体１０７の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
なお、本実施の形態では、絶縁体１０６として窒化シリコン膜を形成し、絶縁体１０７として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタのゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ１０の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ１０の静電破壊を抑制することができる。
絶縁体１１４、１１６、１１８は、保護絶縁膜としての機能を有する。絶縁体１１４、１１６は酸素を有し、絶縁体１１８は窒素を有する。また、絶縁体１１４は、酸素を透過することのできる絶縁膜である。なお、絶縁体１１４は、後に形成する絶縁体１１６を形成する際の、酸化物絶縁体１０８ｃへのダメージを緩和する機能も有している。
また、絶縁体１１４、１１６は、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有する。別言すると、絶縁体１１４、１１６は、酸素を放出することが可能な絶縁膜である。なお、絶縁体１１４、１１６に酸素過剰領域を設けるには、例えば、成膜後の絶縁体１１４、１１６に酸素を添加して、酸素過剰領域を形成する。酸素の添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。なお、該プラズマ処理としては、酸素ガスを高周波電力によってプラズマ化させる装置（プラズマエッチング装置またはプラズマアッシング装置ともいう）を用いると好適である。
また、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））を用いて絶縁膜を測定することで、酸素の放出量を測定することができる。例えば、絶縁体１１４、１１６を昇温脱離ガス分析法において測定した場合、酸素分子の放出量が８．０×１０１４個／ｃｍ２以上、好ましくは１．０×１０１５個／ｃｍ２以上、さらに好ましくは１．５×１０１５個／ｃｍ２以上である。なお、昇温脱離ガス分析法における膜の表面温度は、１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下である。
絶縁体１１４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコンまたは酸化窒化シリコンを用いることができる。
また、絶縁体１１４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ（Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁体１１４に含まれる欠陥密度が高いと、該欠陥に酸素が結合してしまい、絶縁体１１４における酸素の透過量が減少してしまうからである。
なお、絶縁体１１４においては、外部から絶縁体１１４に入った酸素が全て絶縁体１１４の外部に移動せず、絶縁体１１４にとどまる酸素もある。また、絶縁体１１４に酸素が入ると共に、絶縁体１１４に含まれる酸素が絶縁体１１４の外部へ移動することで、絶縁体１１４において酸素の移動が生じる場合もある。絶縁体１１４として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁体１１４上に設けられる、絶縁体１１６から脱離する酸素を、絶縁体１１４を通過させて酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃに移動させることができる。
また、絶縁体１１４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と酸化物半導体膜の伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）、代表的にはＮＯ２またはＮＯは、絶縁体１１４などに準位を形成する。当該準位は、酸化物半導体のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁体１１４及び酸化物絶縁体１０８ｃの界面近傍に拡散すると、当該準位が絶縁体１１４側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁体１１４及び酸化物絶縁体１０８ｃ界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁体１１４に含まれる窒素酸化物は、加熱処理において、絶縁体１１６に含まれるアンモニアと反応するため、絶縁体１１４に含まれる窒素酸化物が低減される。このため、絶縁体１１４及び酸化物絶縁体１０８ｃの界面近傍において、電子がトラップされにくい。
絶縁体１１４として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上基板歪み点未満の加熱処理により、絶縁体１１４は、１００Ｋ以下のＥＳＲで測定して得られたスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定において約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいてｇ値が２．０３７以上２．０３９以下の第１シグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第３のシグナルは、窒素酸化物（ＮＯｘ、ｘは０以上２以下、好ましくは１以上２以下）起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル及びｇ値が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、ＳＩＭＳ分析で測定される窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下である。
基板温度が２２０℃以上、または２８０℃以上、または３５０℃以上であり、シラン及び一酸化二窒素を用いたＰＥＣＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
絶縁体１１６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコンまたは酸化窒化シリコンを用いることができる。
また、絶縁体１１６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁体１１６は、絶縁体１１４と比較して酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃから離れているため、絶縁体１１４より、欠陥密度が多くともよい。
また、絶縁体１１４、１１６は、同種の材料の絶縁膜を用いることができるため、絶縁体１１４と絶縁体１１６の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁体１１４と絶縁体１１６の界面は、破線で図示している。なお、本実施の形態においては、絶縁体１１４と絶縁体１１６の２層構造について説明したが、これに限定されず、例えば、絶縁体１１４または絶縁体１１６のいずれか一方の単層構造としてもよい。
絶縁体１１８は、窒素を有する。また、絶縁体１１８は、窒素と、シリコンとを有する。また、絶縁体１１８は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁体１１８を設けることで、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃからの酸素の外部への拡散と、絶縁体１１４、１１６に含まれる酸素の外部への拡散と、外部から酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃへの水素、水等の入り込みを防ぐことができる。絶縁体１１８としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜の形成方法としては、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザ堆積（ＰＬＤ）法などが挙げられる。また、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜の形成方法としては、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法としてもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。また、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜の形成方法としては、塗布法や印刷法でもよい。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＡＬＤ法、またはＭＯＣＶＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−ＺｎＯ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを順次繰り返し導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−ＺｎＯ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次繰り返し導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスで水をバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
＜半導体装置の変形例＞
次にトランジスタ１０の変形例について図３乃至図５を用いて説明する。なお、図３乃至図５は、図１（Ｂ）及び図１（Ｃ）と同様に、トランジスタのチャネル長方向の断面図とトランジスタのチャネル幅方向の断面図になる。
図３（Ａ）（Ｂ）に示すトランジスタ１２は、絶縁体１１８上に、酸化物絶縁体１０８ｃの少なくとも一部と重なるように導電体１２０が形成されている点においてトランジスタ１０と異なる。導電体１２０は、トランジスタ１２の第２のゲート電極（バックゲート電極ともいう。）として機能する。このような導電体１２０を設けることにより、トランジスタ１２のしきい値電圧の制御を行うことができる。このとき、絶縁体１１４、１１６、１１８はトランジスタ１２の第２のゲート絶縁膜として機能する。ここで、導電体１２０は導電体１０４と同様の導電体を用いることができる。
図３（Ｃ）（Ｄ）に示すトランジスタ１４は、絶縁体１１８上に、酸化物絶縁体１０８ｃの少なくとも一部と重なるように導電体１２０ａが形成され、さらに絶縁体１１８上に導電体１２０ｂが形成されている点においてトランジスタ１０と異なる。導電体１２０ａは、絶縁体１０６、１０７、１１４、１１６、１１８に形成された開口を介して導電体１０４と接続されており、導電体１２０ａと導電体１０４とは、同じ電位が与えられる。また、導電体１２０ｂは絶縁体１１４、１１６、１１８に形成された開口を介して導電体１１２ｂと接続されている。
ここで、導電体１２０ａは、トランジスタ１４の第２のゲート電極（バックゲート電極ともいう）として機能する。また、絶縁体１１４、１１６、１１８は、トランジスタ１４の第２のゲート絶縁膜としての機能を有する。また、導電体１２０ｂは、例えば、表示装置に用いる画素電極としての機能を有する。
なお、トランジスタ１４においては、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃのチャネル幅方向の両側に２つの開口を形成し、導電体１２０ａと導電体１０４を接続する構成について例示したが、これに限定されない。例えば、いずれか一方の開口部のみを形成し、導電体１２０ａと導電体１０４を接続する構成としてもよい。
また、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃは、第１のゲート電極として機能する導電体１０４と、第２のゲート電極として機能する導電体１２０ａのそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。第２のゲート電極として機能する導電体１２０ａのチャネル長方向の長さ及びチャネル幅方向の長さは、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃのチャネル長方向の長さ及びチャネル幅方向の長さと同程度かより長いことが好ましい。また、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃのチャネル幅方向の側面は、絶縁体１１４、１１６、１１８を介して第２のゲート電極として機能する導電体１２０ａと対向していることが好ましい。つまり、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃは、上面とチャネル幅方向の側面が導電体１２０ａに囲まれる構成とすることが好ましい。
このような構成を有することで、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃを、第１のゲート電極として機能する導電体１０４及び第２のゲート電極として機能する導電体１２０ａの電界によって電気的に囲むことができる。トランジスタ１４のように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１４は、ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極として機能する導電体１０４及び第２のゲート電極として機能する導電体１２０ａによってチャネルを誘起させるための電界を効果的に酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃに印加することができるため、トランジスタ１４の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。
図４（Ａ）（Ｂ）に示すトランジスタ１６は、導電体１０４が形成されていない点においてトランジスタ１２と異なる。この場合、導電体１２０は、トランジスタ１６のゲート電極として機能する。このとき、絶縁体１１４、１１６、１１８はトランジスタ１６のゲート絶縁膜として機能する。つまり、トランジスタ１６はシングルゲートのトップゲート型トランジスタとなる。また、図４（Ａ）（Ｂ）では、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ、酸化物絶縁体１０８ｃの順番で積層しているが、酸化物絶縁体１０８ｃ、酸化物半導体１０８ｂ、酸化物絶縁体１０８ａの順番で積層する構成としてもよい。
トランジスタ１０では、酸化物絶縁体１０８ａの側端部と酸化物半導体１０８ｂの側端部が略一致しており、酸化物半導体１０８ｂの側端部と酸化物絶縁体１０８ｃの側端部が略一致しているが、本実施の形態に示すトランジスタはこれに限られるものではない。図５（Ａ）（Ｂ）に示すトランジスタ１８は、酸化物絶縁体１０８ｃの側端部が酸化物半導体１０８ｂの側端部より内側に位置し、導電体１１２ａ及び導電体１１２ｂが、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃの上面の一部と接している点において、トランジスタ１０と異なる。このような構成にすることで、導電体１１２ａ及び導電体１１２ｂと酸化物半導体１０８ｂの上面の少なくとも一部とが直接接するので、トランジスタ１８のオン電流の向上を図ることができる。
また、トランジスタ１０では、導電体１１２ａと導電体１１２ｂが酸化物絶縁体１０８ｃの上面の一部と接しているが、本実施の形態に示すトランジスタはこれに限られるものではない。図５（Ｃ）（Ｄ）に示すトランジスタ２０は、酸化物絶縁体１０８ｃの下面の少なくとも一部が導電体１１２ａ及び導電体１１２ｂと接し、導電体１１２ａ及び導電体１１２ｂが酸化物半導体１０８ｂの上面の少なくとも一部と接している点において、トランジスタ１０と異なる。このような構成にすることで、導電体１１２ａ及び導電体１１２ｂと酸化物半導体１０８ｂの上面の少なくとも一部とが直接接するので、トランジスタ２０のオン電流の向上を図ることができる。
また、トランジスタ２０では、酸化物半導体１０８ｂにおいて、導電体１１２ａと導電体１１２ｂの間に導電体１１２ａ及び導電体１１２ｂと重なった領域より膜厚の薄い領域を有することがある。このような構成にすることにより、酸化物半導体１０８ｂの上面の抵抗が低い領域にチャネルが形成されることを防ぎ、トランジスタの電気特性の変動を抑制することができる。
なお、トランジスタ２０は図５（Ｃ）（Ｄ）では、酸化物絶縁体１０８ｃが酸化物半導体１０８ｂとほぼ重なるようにパターン形成されているが、これに限られるものではない。例えば、酸化物絶縁体１０８ｃが導電体１１２ａ及び導電体１１２ｂを覆うような構成としてもよい。このような構成にすることにより、導電体１１２ａ及び導電体１１２ｂの上面において、絶縁体１１４から酸素を引き抜くことが抑制できる。これにより、導電体１１２ａ及び導電体１１２ｂの一部が酸化して抵抗率が増大することを抑制し、且つ絶縁体１１４から酸化物絶縁体１０８ａ乃至酸化物絶縁体１０８ｃに効果的に酸素を供給することができる。
なお、以上に示した各トランジスタの構成は互いに適宜組み合わせて用いることが可能である。
以上のような構成とすることにより、本実施の形態に示す半導体装置は、電界効果移動度を高め、オン電流を増大させることができる。また、本実施の形態に示す半導体装置は、安定した電気特性を与えることができる。また、本実施の形態に示す半導体装置は、非導通時のリーク電流を低減することができる。
＜半導体装置の作製方法＞
次に、本発明の一態様に係る半導体装置であるトランジスタ１０の作製方法について、図６乃至図９を用いて説明する。なお、図６乃至図９は、半導体装置の作製方法を説明する断面図であり、図１（Ｂ）と同様にトランジスタ１０のチャネル長方向の切断面に相当する。
まず、基板１０２上に導電体を成膜し、該導電体をリソグラフィ工程及びエッチング工程を行い加工して、ゲート電極として機能する導電体１０４を形成する（図６（Ａ）参照）。
本実施の形態では、例えば、基板１０２としてガラス基板を用い、ゲート電極として機能する導電体１０４として厚さ１００ｎｍのタングステン膜をスパッタリング法で形成することができる。
次に、導電体１０４上にゲート絶縁膜として機能する絶縁体１０６、１０７を成膜する（図６（Ｂ）参照）。
本実施の形態では、例えば、ＰＥＣＶＤ法により、絶縁体１０６として厚さ４００ｎｍの窒化シリコン膜を形成し、絶縁体１０７として厚さ５０ｎｍの酸化窒化シリコン膜を形成することができる。
なお、絶縁体１０６は、窒化シリコン膜の積層構造とする。具体的には、絶縁体１０６を、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化シリコン膜との３層積層構造とすることができる。該３層積層構造の一例としては、以下のように形成することができる。
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥ−ＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜形成時の基板温度は３５０℃とすることができる。
絶縁体１０６を、窒化シリコン膜の３層の積層構造とすることで、例えば、導電体１０４に銅（Ｃｕ）を含む導電膜を用いる場合において、以下の効果を奏する。
第１の窒化シリコン膜は、導電体１０４からの銅（Ｃｕ）元素の拡散を抑制することができる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリコン膜からの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される水素の拡散を抑制することができる。
絶縁体１０７としては、後に形成される酸化物絶縁体１０８ａとの界面特性を向上させるため、酸素を含む絶縁膜で形成されると好ましい。
次に、絶縁体１０７上に酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃとなる酸化物半導体及び酸化物絶縁体を成膜し、当該酸化物半導体及び酸化物絶縁体をリソグラフィ工程及びエッチング工程を行い加工して、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃを形成する（図６（Ｃ）参照）。
本実施の形態では、例えば、Ｇａ−Ｚｎ金属酸化物ターゲット（Ｇａ：Ｚｎ＝２：１（原子数比））を用いて、スパッタリング法により酸化物絶縁体１０８ａとなる酸化物絶縁体を成膜し、Ｉｎ−Ｇａ金属酸化物ターゲット（Ｉｎ：Ｇａ＝２：１（原子数比））を用いて、スパッタリング法により酸化物半導体１０８ｂとなる酸化物半導体を成膜し、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２（原子数比））を用いて、スパッタリング法により酸化物絶縁体１０８ｃとなる酸化物絶縁体を成膜することができる。
なお、上記においては、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃとなる酸化物半導体及び酸化物絶縁体を連続成膜し、当該酸化物半導体及び酸化物絶縁体を加工して酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃに一括で形成する構成としたが、本実施の形態に示す半導体装置の作製方法はこれに限られるものではなく、酸化物半導体及び酸化物絶縁体は、適宜、成膜、リソグラフィ、エッチングを行えばよい。例えば、図５（Ｃ）（Ｄ）に示すトランジスタ２０を作製する場合は、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂとなる酸化物半導体及び酸化物絶縁体を連続成膜し、当該酸化物半導体及び酸化物絶縁体を加工して酸化物絶縁体１０８ａ、酸化物半導体１０８ｂを形成し、導電体１１２ａ、１１２ｂを形成した後で、酸化物絶縁体１０８ｃとなる酸化物絶縁体を成膜し、当該酸化物絶縁体を加工して酸化物絶縁体１０８ｃを形成すればよい。
また、スパッタリング法で酸化物半導体膜などを形成する場合、スパッタリングガスには、希ガス（代表的にはアルゴン）、酸素、または希ガス及び酸素の混合ガスが適宜用いられる。なお、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−６０℃以下、好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃに水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃを形成する場合、スパッタリング装置におけるチャンバーを、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃにとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空排気（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃの形成後、１５０℃以上基板の歪み点未満、好ましくは２００℃以上４５０℃以下、さらに好ましくは３００℃以上４５０℃以下の加熱処理を行ってもよい。ここでの加熱処理は、酸化物半導体膜の高純度化処理の一つであり、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃに含まれる水素、水等を低減することができる。なお、水素、水等の低減を目的とした加熱処理は、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃを島状に加工する前に行ってもよい。
酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃへの加熱処理は、ガスベーク炉、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。そのため、加熱時間を短縮することが可能となる。
なお、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃへの加熱処理は、窒素ガス、酸素ガス、超乾燥空気（Ｃｌｅａｎ Ｄｒｙ Ａｉｒ：ＣＤＡともいう。ＣＤＡとは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気である。）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素ガス、酸素ガス、ＣＤＡ、または希ガスに水素、水等が含まれないことが好ましい。
例えば、上記窒素ガス、酸素ガス、またはＣＤＡの純度を高めると好ましい。具体的には、窒素ガス、酸素ガス、またはＣＤＡの純度を、６Ｎ（９９．９９９９％）または７Ｎ（９９．９９９９９％）とすればよい。また、窒素ガス、酸素ガス、またはＣＤＡの露点が−６０℃以下、好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃに水分等が取り込まれることを可能な限り防ぐことができる。
また、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃを窒素または希ガス雰囲気で加熱処理した後、酸素またはＣＤＡ雰囲気で加熱してもよい。この結果、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃ中に含まれる水素、水等を脱離させると共に、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃ中に酸素を供給することができる。この結果、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃ中に含まれる酸素欠損量を低減することができる。
ここで、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃへの加熱処理を行う際のガスベーク炉の熱プロファイルについて、図１０及び図１１を用いて説明を行う。図１０（Ａ）（Ｂ）及び図１１（Ａ）（Ｂ）は、ガスベーク炉の加熱処理時の熱プロファイルを説明する図である。
なお、図１０（Ａ）（Ｂ）及び図１１（Ａ）（Ｂ）は、所望の温度（ここでは、４５０℃、以下では、第１の温度とする）にまで昇温させて、所望の温度（ここでは、室温以上１５０℃以下、以下では第２の温度とする）にまで降温させる熱プロファイルである。
図１０（Ａ）に示すように、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃへ加熱処理を行う際に、２つのガス種を用い、２つのステップに分けて処理することができる。例えば、１つ目のステップで、ガスベーク炉に窒素ガスを導入する。その後、第１の温度にまで昇温させる時間を１時間とし、第１の温度で１時間処理した後に、第２の温度にまで１時間かけて降温させる。２つ目のステップで、窒素ガスから窒素と酸素との混合ガスに切り替える。その後、第１の温度にまで昇温させる時間を１時間とし、第１の温度で１時間処理した後に、第２の温度にまで１時間かけて降温させる。
または、図１０（Ｂ）に示すように、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃへ加熱処理を行う際に、２つのガス種を用い、１つのステップで処理することができる。例えば、最初にガスベーク炉に窒素ガスを導入する。その後、第１の温度にまで昇温させる時間を１時間とし、第１の温度で１時間処理した後に、ガス種を窒素ガスからＣＤＡに切り替える。ガス種を切り替えてから、さらに１時間処理した後に、第２の温度にまで１時間かけて降温させる。
なお、図１０（Ｂ）に示すようなガスベーク炉の加熱処理時の熱プロファイルとすることで、図１０（Ａ）に示すガスベーク炉の加熱処理時の熱プロファイルよりも処理時間を短縮することができる。したがって、生産性が高められた半導体装置を提供することができる。
または、図１１（Ａ）に示すように、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃへ加熱処理を行う際に、２つのガス種を用い、２つのステップで処理することができる。例えば、１つ目のステップで、最初にガスベーク炉に窒素ガスを導入する。その後、第１の温度にまで昇温させる時間を１時間とし、第１の温度で１時間処理した後に、ガス種を窒素ガスからＣＤＡに切り替える。ガス種を切り替えてから、さらに１時間処理した後に、第２の温度にまで１時間かけて降温させる。２つ目のステップで、ＣＤＡから窒素ガスに切り替える。その後、第１の温度にまで昇温させる時間を１時間とし、第１の温度で１時間処理した後に、ガス種を窒素ガスからＣＤＡに切り替える。ガス種を切り替えてから、さらに１時間処理した後に、第２の温度にまで１時間かけて降温させる。
または、図１１（Ｂ）に示すように、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃへ加熱処理を行う際に、２つのガス種を用い、２つのステップで処理することができる。例えば、１つ目のステップで、最初にガスベーク炉に窒素ガスを導入する。その後、第１の温度にまで昇温させる時間を１時間とし、第１の温度で２時間処理した後に、第２の温度にまで１時間かけて降温させる。２つ目のステップで、第１の温度にまで昇温させる時間を１時間とし、第１の温度で２時間処理した後に、ガス種を窒素ガスからＣＤＡに切り替える。ガス種を切り替えてから、さらに２時間処理した後に、第２の温度にまで１時間かけて降温させる。
なお、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃへの加熱処理のガスベーク炉の熱プロファイルとしては、図１０（Ａ）（Ｂ）及び図１１（Ａ）（Ｂ）にように、最初に窒素ガスにより加熱することが好ましい。
最初に、窒素ガスにより酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃを加熱することで、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃ中の主成分の一つである酸素と、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃ中に存在しうる水素とが反応し、ＯＨ基となる。その後、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃの表面よりＨ２Ｏとして脱離する。すなわち、最初の窒素ガスにより酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃ中の水素を捕獲することが可能となる。
ただし、窒素ガスのみで酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃを加熱することで、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃから酸素がＨ２Ｏとして脱離するため、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃ中に酸素欠損が形成される場合がある。そこで、図１０（Ａ）（Ｂ）及び図１１（Ａ）（Ｂ）に示すように、窒素ガスと酸素ガスとの混合ガス、またはＣＤＡのいずれか一方のガス種に切り替えることで、ガス中に含まれる酸素が、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃの酸素欠損を補填することが可能となる。
なお、図１０（Ａ）（Ｂ）及び図１１（Ａ）（Ｂ）においては、所望の温度で安定したのち、１時間または２時間の処理としたが、これに限定されない。例えば図１１（Ｂ）に示す１つ目のステップの窒素ガスでの処理時間を、１時間以上１０時間以下としてもよい。図１１（Ｂ）に示す１つ目のステップの処理時間を長くすることで、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃ中から、より多くの水素を脱離させることが可能となるため、好適である。
また、必要に応じて、窒素ガスと酸素ガスとの混合ガス、またはＣＤＡのいずれか一方のガス種でのベーク時間を長く、例えば、１時間以上１０時間以下としてもよい。酸素ガスが含まれる雰囲気での加熱時間を長くすることで、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃに形成された酸素欠損を好適に補填することが可能となる。
次に、絶縁体１０７及び酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃ上に導電体１１２を成膜する。なお、導電体１１２の成膜時に酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃの表面近傍に低抵抗領域１１３が形成される（図７（Ａ）参照）。
低抵抗領域１１３は、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃ中に酸素欠損を多く有する領域である。なお、低抵抗領域１１３は、例えば、導電体１１２をスパッタリング法で成膜した場合、スパッタリング時のスパッタダメージ、スパッタリング時の反跳アルゴンによるダメージ、またはスパッタリング時に導電体１１２に用いる材料の原子あるいは分子の衝突により酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃの表面近傍に形成される。したがって、導電体１１２の形成方法としては、特にスパッタリング法またはＰＬＤ法が好ましい。また、スパッタリング装置において、用いる電源としてはＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）電源、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電源、ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ Ｃｕｒｒｅｎｔ）電源などが挙げられるが、中でもＤＣ電源またはＡＣ電源を用いてスパッタリングを行うと、生産性が高められるため好ましい。
本実施の形態においては、導電体１１２として、例えば、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜と、の積層膜をスパッタリング法により形成することができる。なお、低抵抗領域１１３の形成においては、導電体１１２の成膜電力が重要である。例えば、スパッタリング時の電力密度を１Ｗ／ｃｍ２以上４Ｗ／ｃｍ２以下とすることで、厚さ５ｎｍ以下の低抵抗領域１１３を形成することができる。
次に、導電体１１２上の所望の領域にレジストマスクを形成し、導電体１１２を加工することで、ソース電極及びドレイン電極として機能する導電体１１２ａ、１１２ｂを形成する。導電体１１２ａ、１１２ｂを形成後、レジストマスクを除去する（図７（Ｂ）参照）。
また、導電体１１２ａ、１１２ｂ上から、エッチャント１３９を用いて、導電体１１２ａと導電体１１２ｂとの間の低抵抗領域１１３を除去することが好ましい。低抵抗領域１１３の一部を除去することで、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃ中に導電体１１２ａ、１１２ｂに接する低抵抗領域１１３ａ、１１３ｂが形成される（図７（Ｃ）参照）。
エッチャント１３９としては、低抵抗領域１１３を除去できればよく、薬液またはエッチングガスを用いて除去すればよい。特にエッチャント１３９としては、薬液を用いる方が、酸化物絶縁体１０８ｃの表面へのダメージを低減できるため好適である。本実施の形態においては、エッチャント１３９として、リン酸水溶液により、低抵抗領域１１３の一部を除去する。なお、エッチングを行う工程において、酸化物絶縁体１０８ｃの一部に凹部が形成される場合がある。
以上の工程でトランジスタ１０が形成される。
次に、トランジスタ１０上に、具体的には酸化物絶縁体１０８ｃ、及び導電体１１２ａ、１１２ｂ上にトランジスタ１０の保護絶縁膜として機能する絶縁体１１４、１１６を成膜する。絶縁体１１４、１１６の成膜時、または絶縁体１１４、１１６の成膜後の熱処理によって、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃ中の酸素欠損が補填される（図８（Ａ）参照）。
なお、絶縁体１１４を形成した後、大気に曝すことなく、連続的に絶縁体１１６を形成することが好ましい。絶縁体１１４を形成後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、絶縁体１１６を連続的に形成することで、絶縁体１１４と絶縁体１１６の界面において大気成分由来の不純物濃度を低減することができるとともに、絶縁体１１４、１１６に含まれる酸素を酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃに移動させることが可能となり、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃの酸素欠損量を低減することが可能となる。
例えば、絶縁体１１４として、ＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等がある。また、上記の堆積性気体の流量に対して酸化性気体の流量を２０倍より大きく１００倍未満、好ましくは４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、好ましくは５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、絶縁体１１４が、窒素を含み、且つ欠陥量の少ない絶縁膜となる。
本実施の形態においては、例えば、絶縁体１１４として、基板１０２を保持する温度を２２０℃とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６ＭＨｚ、１００Ｗ（電力密度としては１．６×１０−２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を用いて、酸化窒化シリコン膜を形成することができる。
例えば、絶縁体１１６としては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
絶縁体１１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁体１１６中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
なお、絶縁体１１６の形成工程において、絶縁体１１４が酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃの保護膜として機能する。したがって、酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃへのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁体１１６を形成することができる。
なお、絶縁体１１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁体１１６の欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁層を形成することができる。この結果トランジスタの信頼性を高めることができる。
絶縁体１１４、１１６を形成した後、加熱処理を行ってもよい。該加熱処理により、絶縁体１１４、１１６に含まれる窒素酸化物を低減することができる。また、上記加熱処理により、絶縁体１１４、１１６に含まれる酸素の一部を酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃに移動させ、酸素欠損量を低減することができる。
絶縁体１１４、１１６への加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、より好ましくは３２０℃以上３７０℃以下とする。加熱処理は、窒素、酸素、ＣＤＡ、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい該加熱処理には、ガスベーク炉、電気炉、ＲＴＡ装置等を用いることができる。
本実施の形態では、例えば、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行うことができる。
次に、絶縁体１１６上に酸素の放出を抑制する保護膜１３０を形成する（図８（Ｂ）参照）。
保護膜１３０には、インジウムを含む導電膜、またはインジウムを含む半導体膜を用いることが出来る。本実施の形態においては、保護膜１３０として、スパッタリング装置を用いて、膜厚５ｎｍのＩＴＳＯ膜を形成する。なお、保護膜１３０の厚さは、１ｎｍ以上２０ｎｍ以下、または２ｎｍ以上１０ｎｍ以下とすると好適に酸素を透過し、且つ酸素の放出を抑制できるため好ましい。
酸素の放出を抑制できる機能を有する保護膜１３０としては、例えば、インジウム（Ｉｎ）と、亜鉛（Ｚｎ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）、またはシリコン（Ｓｉ）の中から選ばれた一種を含む材料を用いることができる。とくに、保護膜１３０としては、インジウムを含む導電膜、またはインジウムを含む半導体膜が好ましい。インジウムを含む導電膜としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物（ＩＴＳＯ）などの透光性を有する導電性材料が挙げられる。上述した中でも、酸素の放出を抑制できる機能を有する保護膜１３０として、特にＩＴＳＯを用いると、凹凸等を有する絶縁膜上にも被覆性がよく形成できるため好適である。
次に、保護膜１３０を通過させて絶縁体１１４、１１６に酸素１４０を添加する（図８（Ｃ）参照）。
保護膜１３０を通過させて、絶縁体１１４、１１６に酸素１４０を添加する方法としては、イオンドーピング法、イオン注入法（Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ、Ｐｌａｓｍａ Ｂａｓｅｄ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ、Ｐｌａｓｍａ Ｉｍｍｅｒｓｉｏｎ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ、Ｐｌａｓｍａ Ｓｏｕｒｃｅ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎなど）、プラズマ処理法などが挙げられる。また、プラズマ処理法として、マイクロ波を用いて、ハロゲン元素及び酸素を励起し、高密度なプラズマを発生させてもよい。
また、酸素１４０を添加する際に、基板側にバイアス電圧を印加することで効果的に酸素１４０を絶縁体１１４、１１６に添加することができる。上記バイアス電圧としては、例えば、アッシング装置を用い、該アッシング装置の基板側に印加するバイアス電圧の電力密度を０．５Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下とすればよい。また、酸素１４０を添加する際の基板温度としては、室温以上３００℃以下、好ましくは１００℃以上２５０℃以下とすることで、絶縁体１１４、１１６に効率よく酸素を添加することができる。
なお、本実施の形態では、例えば、アッシング装置を用い、酸素ガスをアッシング装置内に導入し、基板側にバイアスを印加することで、絶縁体１１４、１１６中に酸素１４０を添加することができる。
絶縁体１１６上に保護膜１３０を設けて酸素を添加することで、保護膜１３０が絶縁体１１６から酸素が放出されることを抑制する保護膜として機能する。このため、絶縁体１１４、１１６に多くの酸素を添加することができる。
次に、エッチャント１４２を用いて保護膜１３０を除去する（図９（Ａ）参照）。
エッチャント１４２としては、保護膜１３０を除去できればよく、薬液、またはエッチングガスを用いて除去すればよい。本実施の形態においては、エッチャント１４２として、シュウ酸の濃度が５％のシュウ酸水溶液を用いる。なお、エッチャント１４２としては、上記シュウ酸の濃度が５％のシュウ酸水溶液を用いた後、さらにフッ酸の濃度が０．５％のフッ化水素酸水溶液を用いてもよい。フッ酸の濃度が０．５％のフッ化水素酸水溶液を用いることで、酸素の放出を抑制する保護膜１３０を好適に除去することができる。
次に、絶縁体１１６上に絶縁体１１８を形成することで、図１に示すトランジスタ１０が形成される（図９（Ｂ）参照）。
絶縁体１１８をＰＥＣＶＤ法で形成する場合、基板温度は３００℃以上４００℃以下に、好ましくは３２０℃以上３７０℃以下にすることで、緻密な膜を形成できるため好ましい。
例えば、絶縁体１１８としてＰＥＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を好ましくは５以上５０以下、さらに好ましくは１０以上５０以下とすればよい。
本実施の形態においては、例えば、絶縁体１１８として、ＰＥＣＶＤ装置を用いて、シラン、窒素、及びアンモニアを原料ガスとして用いて、厚さ５０ｎｍの窒化シリコン膜を形成することができる。ここで、流量は、シランを５０ｓｃｃｍ、窒素を５０００ｓｃｃｍ、アンモニアを１００ｓｃｃｍとすることができる。処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給する。ＰＥＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のＰＥＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である。
また、絶縁体１１８を加熱成膜する場合においては、絶縁体１１８の成膜前の予備加熱を無くした方が好適である。例えば、絶縁体１１８の成膜前に予備加熱をした場合、絶縁体１１４、１１６中の過剰酸素が外部に放出される場合がある。そこで、絶縁体１１８の成膜の際には、予備加熱を行わずに、具体的には、加熱されたチャンバー内に基板を搬入後、好ましくは３分以内、さらに好ましくは１分以内に絶縁体１１６上に絶縁体１１８が形成される手順とすることで、絶縁体１１４、１１６中の過剰酸素が外部に放出されるのを抑制することが可能となる。
なお、絶縁体１１８の形成前、または絶縁体１１８の形成後に加熱処理を行って、絶縁体１１４、１１６に含まれる過剰酸素を酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃ、特に酸化物半導体１０８ｂに拡散させ、酸素欠損を補填することができる。あるいは、絶縁体１１８を加熱成膜とすることで、絶縁体１１４、１１６に含まれる過剰酸素を酸化物絶縁体１０８ａ、酸化物半導体１０８ｂ及び酸化物絶縁体１０８ｃ、特に酸化物半導体１０８ｂに拡散させ、酸素欠損を補填することができる。絶縁体１１８の形成前、または絶縁体１１８の形成後に行うことができる、加熱処理の温度は、代表的には、１５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下、より好ましくは３２０℃以上３７０℃以下とする。
以上の工程により、図１に示すトランジスタ１０を作製することができる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置に含まれる酸化物半導体の詳細について、以下説明する。
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図１２（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図１２（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図１２（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図１２（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図１２（Ｅ）に示す。図１２（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図１２（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図１２（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図１３（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図１３（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの膜を被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
また、図１３（Ｂ）および図１３（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図１３（Ｄ）および図１３（Ｅ）は、それぞれ図１３（Ｂ）および図１３（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図１３（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図１３（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図１３（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示し、格子配列の向きを破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１個／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図１４（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図１４（Ｂ）に示す。図１４（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図１４（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図１４（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図１５に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図１５（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図１５（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図１５（Ａ）および図１５（Ｂ）より、ａ−ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図１６は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図１６より、ａ−ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図１６より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図１６より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳの成膜方法＞
次に、ＣＡＡＣ−ＯＳの成膜方法の一例について説明する。
図１７（Ａ）は、成膜室内の模式図である。ＣＡＡＣ−ＯＳは、スパッタリング法により成膜することができる。
図１７（Ａ）に示すように、基板５２２０とターゲット５２３０とは向かい合うように配置している。基板５２２０とターゲット５２３０との間にはプラズマ５２４０がある。また、基板５２２０の下部には加熱機構５２６０が設けられている。図示しないが、ターゲット５２３０は、バッキングプレートに接着されている。バッキングプレートを介してターゲット５２３０と向かい合う位置には、複数のマグネットが配置される。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
図１７（Ａ）には平行平板型スパッタリング装置で成膜を行う例を示したが、成膜に用いる装置はこれに限られるものではない。例えば、対向ターゲット式スパッタリング装置を用いてもよい。対向ターゲット式スパッタリング装置は、プラズマが二つの対抗するターゲット間に閉じこめられ、成膜ガスの圧力を比較的低く設定することができるため、基板へのスパッタダメージを低減することができる。また、ターゲットの傾きによっては、スパッタリング粒子の基板への入射角度を浅くすることができるため、膜の段差被覆性を高めることができる。
基板５２２０とターゲット５２３０との距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット５２３０に一定以上の電圧を印加することで、放電が始まり、プラズマ５２４０が確認される。なお、ターゲット５２３０の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン５２０１が生じる。イオン５２０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
ターゲット５２３０は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。一例として、図１８に、ターゲット５２３０に含まれるＩｎＭＺｎＯ４（元素Ｍは、例えばＧａまたはＳｎ）の結晶構造を示す。なお、図１８は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。ＩｎＭＺｎＯ４の結晶では、酸素原子が負の電荷を有することにより、近接する二つのＭ−Ｚｎ−Ｏ層の間に斥力が生じている。そのため、ＩｎＭＺｎＯ４の結晶は、近接する二つのＭ−Ｚｎ−Ｏ層の間に劈開面を有する。
高密度プラズマ領域で生じたイオン５２０１は、電界によってターゲット５２３０側に加速され、やがてターゲット５２３０と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレット５２００が剥離する（図１７（Ａ）参照）。
ペレット５２００は、図１８に示す二つの劈開面に挟まれた部分である。よって、ペレット５２００のみ抜き出すと、その断面は図１７（Ｂ）のようになり、上面は図１７（Ｃ）のようになることがわかる。なお、ペレット５２００は、イオン５２０１の衝突の衝撃によって、構造に歪みが生じる場合がある。なお、ペレット５２００の剥離に伴い、ターゲット５２３０から粒子５２０３も弾き出される。粒子５２０３は、原子１個または原子数個の集合体を有する。そのため、粒子５２０３を原子状粒子（ａｔｏｍｉｃ ｐａｒｔｉｃｌｅｓ）と呼ぶこともできる。
ペレット５２００は、三角形、例えば正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。または、ペレット５２００は、六角形、例えば正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。ただし、ペレット５２００の形状は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
ペレット５２００は、成膜ガスの種類などに応じて厚さが決定する。例えば、ペレット５２００は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以下とする。また、例えば、ペレット５２００は、幅を１ｎｍ以上３ｎｍ以下、好ましくは１．２ｎｍ以上２．５ｎｍ以下とする。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物を有するターゲット５２３０にイオン５２０１を衝突させる。そうすると、Ｍ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＭ−Ｚｎ−Ｏ層の３層を有するペレット５２００が剥離する。なお、ペレット５２００の剥離に伴い、ターゲット５２３０から粒子５２０３も弾き出される。粒子５２０３は、原子１個または原子数個の集合体を有する。そのため、粒子５２０３を原子状粒子（ａｔｏｍｉｃ ｐａｒｔｉｃｌｅｓ）と呼ぶこともできる。
ペレット５２００は、プラズマ５２４０を通過する際に、表面が負または正に帯電する場合がある。例えば、ペレット５２００がプラズマ５２４０中にあるＯ２−から負の電荷を受け取る場合がある。その結果、ペレット５２００の表面の酸素原子が負に帯電する場合がある。また、ペレット５２００は、プラズマ５２４０を通過する際に、プラズマ５２４０中のインジウム、元素Ｍ、亜鉛または酸素などと結合することで成長する場合がある。
プラズマ５２４０を通過したペレット５２００および粒子５２０３は、基板５２２０の表面に達する。なお、粒子５２０３の一部は、質量が小さいため真空ポンプなどによって外部に排出される場合がある。
次に、基板５２２０の表面におけるペレット５２００および粒子５２０３の堆積について図１９を用いて説明する。
まず、一つ目のペレット５２００が基板５２２０に堆積する。ペレット５２００は平板状であるため、平面側を基板５２２０の表面に向けて堆積する（図１９（Ａ）参照）。このとき、ペレット５２００の基板５２２０側の表面の電荷が、基板５２２０を介して抜ける。
次に、二つ目のペレット５２００が、基板５２２０に達する。このとき、一つ目のペレット５２００の表面、および二つ目のペレット５２００の表面が電荷を帯びているため、互いに反発し合う力が生じる（図１９（Ｂ）参照）。
その結果、二つ目のペレット５２００は、一つ目のペレット５２００上を避け、基板５２２０の表面の少し離れた場所に堆積する（図１９（Ｃ）参照）。これを繰り返すことで、基板５２２０の表面には、無数のペレット５２００が一層分の厚みだけ堆積する。また、ペレット５２００と別のペレット５２００との間には、ペレット５２００の堆積していない領域が生じる。
次に、粒子５２０３が基板５２２０の表面に達する（図１９（Ｄ）参照）。
粒子５２０３は、ペレット５２００の表面などの活性な領域には堆積することができない。そのため、ペレット５２００の堆積していない領域を埋めるように堆積する。そして、ペレット５２００間で粒子５２０３が横方向に成長（ラテラル成長ともいう。）することで、ペレット５２００間を連結させる。このように、ペレット５２００の堆積していない領域を埋めるまで粒子５２０３が堆積する。このメカニズムは、ＡＬＤ法の堆積メカニズムに類似する。
なお、ペレット５２００間で粒子５２０３がラテラル成長するメカニズムは複数の可能性がある。例えば、図１９（Ｅ）に示すように、一層目のＭ−Ｚｎ−Ｏ層の側面から連結するメカニズムがある。この場合、一層目のＭ−Ｚｎ−Ｏ層が形成された後で、Ｉｎ−Ｏ層、二層目のＭ−Ｚｎ−Ｏ層の順に、一層ずつ連結していく（第１のメカニズム）。
または、例えば、図２０（Ａ）に示すように、まず一層目のＭ−Ｚｎ−Ｏ層の一側面につき粒子５２０３の一つが結合する。次に、図２０（Ｂ）に示すようにＩｎ−Ｏ層の一側面につき一つの粒子５２０３が結合する。次に、図２０（Ｃ）に示すように二層目のＭ−Ｚｎ−Ｏ層の一側面につき一つの粒子５２０３が結合することで連結する場合もある（第２のメカニズム）。
なお、図２０（Ａ）、図２０（Ｂ）および図２０（Ｃ）が同時に起こることで連結する場合もある（第３のメカニズム）。
以上に示したように、ペレット５２００間における粒子５２０３のラテラル成長のメカニズムとしては、上記３種類が考えられる。ただし、その他のメカニズムによってペレット５２００間で粒子５２０３がラテラル成長する可能性もある。
したがって、複数のペレット５２００がそれぞれ異なる方向を向いている場合でも、複数のペレット５２００間を粒子５２０３がラテラル成長しながら埋めることにより、結晶粒界の形成が抑制される。また、複数のペレット５２００間を、粒子５２０３が滑らかに結びつけるため、単結晶とも多結晶とも異なる結晶構造が形成される。言い換えると、微小な結晶領域（ペレット５２００）間に歪みを有する結晶構造が形成される。このように、結晶領域間を埋める領域は、歪んだ結晶領域であるため、該領域を指して非晶質構造と呼ぶのは適切ではないと考えられる。
粒子５２０３が、ペレット５２００間を埋め終わると、ペレット５２００と同程度の厚さを有する第１の層が形成される。第１の層の上には新たな一つ目のペレット５２００が堆積する。そして、第２の層が形成される。さらに、これが繰り返されることで、積層体を有する薄膜構造が形成される。
なお、ペレット５２００の堆積の仕方は、基板５２２０の表面温度などによっても変化する。例えば、基板５２２０の表面温度が高いと、ペレット５２００が基板５２２０の表面でマイグレーションを起こす。その結果、ペレット５２００と別のペレット５２００とが、粒子５２０３を介さずに連結する割合が増加するため、配向性の高いＣＡＡＣ−ＯＳとなる。ＣＡＡＣ−ＯＳを成膜する際の基板５２２０の表面温度は、１００℃以上５００℃未満、好ましくは１４０℃以上４５０℃未満、さらに好ましくは１７０℃以上４００℃未満である。したがって、基板５２２０として第８世代以上の大面積基板を用いた場合でも、反りなどはほとんど生じないことがわかる。
一方、基板５２２０の表面温度が低いと、ペレット５２００が基板５２２０の表面でマイグレーションを起こしにくくなる。その結果、ペレット５２００同士が積み重なることで配向性の低いｎｃ−ＯＳなどとなる（図２１参照）。ｎｃ−ＯＳでは、ペレット５２００が負に帯電していることにより、ペレット５２００は一定間隔を開けて堆積する可能性がある。したがって、配向性は低いものの、僅かに規則性を有することにより、非晶質酸化物半導体と比べて緻密な構造となる。
また、ＣＡＡＣ−ＯＳにおいて、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成される場合がある。一つの大きなペレットの内部は単結晶構造を有する。例えば、ペレットの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。
以上のようなモデルにより、ペレット５２００が基板５２２０の表面に堆積していくと考えられる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であることから、エピタキシャル成長とは異なる成長機構であることがわかる。また、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳは、大面積のガラス基板などであっても均一な成膜が可能である。例えば、基板５２２０の表面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、被形成面である基板５２２０の表面に凹凸がある場合でも、その形状に沿ってペレット５２００が配列することがわかる。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図２２を用いて説明を行う。
＜表示装置に関する説明＞
図２２（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部１５０２という）と、画素部１５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部１５０４という）と、素子の保護機能を有する回路（以下、保護回路１５０６という）と、端子部１５０７と、を有する。なお、保護回路１５０６は、設けない構成としてもよい。
駆動回路部１５０４の一部、または全部は、画素部１５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部１５０４の一部、または全部が、画素部１５０２と同一基板上に形成されていない場合には、駆動回路部１５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。
画素部１５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路１５０１という）を有し、駆動回路部１５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ１５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ１５０４ｂ）などの駆動回路を有する。
ゲートドライバ１５０４ａは、シフトレジスタ等を有する。ゲートドライバ１５０４ａは、端子部１５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ１５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ１５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ１５０４ａを複数設け、複数のゲートドライバ１５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ１５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ１５０４ａは、別の信号を供給することも可能である。
ソースドライバ１５０４ｂは、シフトレジスタ等を有する。ソースドライバ１５０４ｂは、端子部１５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ１５０４ｂは、画像信号を元に画素回路１５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ１５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ１５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ１５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ１５０４ｂは、別の信号を供給することも可能である。
ソースドライバ１５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ１５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ１５０４ｂを構成してもよい。
複数の画素回路１５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また。複数の画素回路１５０１のそれぞれは、ゲートドライバ１５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路１５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ１５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ１５０４ｂからデータ信号が入力される。
図２２（Ａ）に示す保護回路１５０６は、例えば、ゲートドライバ１５０４ａと画素回路１５０１の間の配線である走査線ＧＬに接続される。または、保護回路１５０６は、ソースドライバ１５０４ｂと画素回路１５０１の間の配線であるデータ線ＤＬに接続される。または、保護回路１５０６は、ゲートドライバ１５０４ａと端子部１５０７との間の配線に接続することができる。または、保護回路１５０６は、ソースドライバ１５０４ｂと端子部１５０７との間の配線に接続することができる。なお、端子部１５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路１５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図２２（Ａ）に示すように、画素部１５０２と駆動回路部１５０４にそれぞれ保護回路１５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路１５０６の構成はこれに限定されず、例えば、ゲートドライバ１５０４ａに保護回路１５０６を接続した構成、またはソースドライバ１５０４ｂに保護回路１５０６を接続した構成とすることもできる。あるいは、端子部１５０７に保護回路１５０６を接続した構成とすることもできる。
また、図２２（Ａ）においては、ゲートドライバ１５０４ａとソースドライバ１５０４ｂによって駆動回路部１５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ１５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
また、図２２（Ａ）に示す複数の画素回路１５０１は、例えば、図２２（Ｂ）に示す構成とすることができる。
図２２（Ｂ）に示す画素回路１５０１は、液晶素子１５７０と、トランジスタ１５５０と、容量素子１５６０と、を有する。トランジスタ１５５０に先の実施の形態に示すトランジスタを適用することができる。
液晶素子１５７０の一対の電極の一方の電位は、画素回路１５０１の仕様に応じて適宜設定される。液晶素子１５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路１５０１のそれぞれが有する液晶素子１５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路１５０１の液晶素子１５７０の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子１５７０を有する表示装置の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ−Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
ｍ行ｎ列目の画素回路１５０１において、トランジスタ１５５０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子１５７０の一対の電極の他方に電気的に接続される。また、トランジスタ１５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ１５５０は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子１５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子１５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路１５０１の仕様に応じて適宜設定される。容量素子１５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図２２（Ｂ）の画素回路１５０１を有する表示装置では、例えば、図２２（Ａ）に示すゲートドライバ１５０４ａにより各行の画素回路１５０１を順次選択し、トランジスタ１５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路１５０１は、トランジスタ１５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図２２（Ａ）に示す複数の画素回路１５０１は、例えば、図２２（Ｃ）に示す構成とすることができる。
図２２（Ｃ）に示す画素回路１５０１は、トランジスタ１５５２、１５５４と、容量素子１５６２と、発光素子１５７２と、を有する。トランジスタ１５５２及びトランジスタ１５５４のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ１５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ１５５２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
トランジスタ１５５２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子１５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ１５５２のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子１５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ１５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ１５５４のゲート電極は、トランジスタ１５５２のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子１５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ１５５４のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子１５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子１５７２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図２２（Ｃ）の画素回路１５０１を有する表示装置では、例えば、図２２（Ａ）に示すゲートドライバ１５０４ａにより各行の画素回路１５０１を順次選択し、トランジスタ１５５２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路１５０１は、トランジスタ１５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ１５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子１５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
また、本実施の形態においては、表示装置の表示素子として、液晶素子１５７０及び発光素子１５７２を有する構成について例示したが、これに限定されず、表示装置は様々な素子を有していてもよい。
上記素子は例えば、液晶素子、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していても良い。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
また、本実施の形態の表示装置の表示方式としては、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素よって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置にバックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（Ｗ）を設けてもよい。また、表示装置に着色層（カラーフィルタともいう。）を設けてもよい。着色層としては、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、ホワイト（Ｗ）を、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態においては、本発明の一態様の半導体装置を有する表示装置、及び該表示装置に入力装置を取り付けた電子機器について、図２３乃至図２８を用いて説明を行う。
＜タッチパネルに関する説明＞
なお、本実施の形態において、電子機器の一例として、表示装置と、入力装置とを合わせたタッチパネル２０００について説明する。また、入力装置の一例として、タッチセンサを用いる場合について説明する。
図２３（Ａ）（Ｂ）は、タッチパネル２０００の斜視図である。なお、図２３（Ａ）（Ｂ）において、明瞭化のため、タッチパネル２０００の代表的な構成要素を示す。
タッチパネル２０００は、表示装置２５０１とタッチセンサ２５９５とを有する（図２３（Ｂ）参照）。また、タッチパネル２０００は、基板２５１０、基板２５７０、及び基板２５９０を有する。なお、基板２５１０、基板２５７０、及び基板２５９０はいずれも可撓性を有する。ただし、基板２５１０、基板２５７０、及び基板２５９０のいずれか一つまたは全てが可撓性を有さない構成としてもよい。
表示装置２５０１は、基板２５１０上に複数の画素及び該画素に信号を供給することができる複数の配線２５１１を有する。複数の配線２５１１は、基板２５１０の外周部にまで引き回され、その一部が端子２５１９を構成している。端子２５１９はＦＰＣ２５０９（１）と電気的に接続する。
基板２５９０は、タッチセンサ２５９５と、タッチセンサ２５９５と電気的に接続する複数の配線２５９８とを有する。複数の配線２５９８は、基板２５９０の外周部に引き回され、その一部は端子を構成する。そして、該端子はＦＰＣ２５０９（２）と電気的に接続される。なお、図２３（Ｂ）では明瞭化のため、基板２５９０の裏面側（基板２５１０と対向する面側）に設けられるタッチセンサ２５９５の電極や配線等を実線で示している。
タッチセンサ２５９５として、例えば静電容量方式のタッチセンサを適用できる。静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。
投影型静電容量方式としては、主に駆動方式の違いから自己容量方式、相互容量方式などがある。相互容量方式を用いると同時多点検出が可能となるため好ましい。
なお、図２３（Ｂ）に示すタッチセンサ２５９５は、投影型静電容量方式のタッチセンサを適用した構成である。
なお、タッチセンサ２５９５には、指等の検知対象の近接または接触を検知することができる、様々なセンサを適用することができる。
投影型静電容量方式のタッチセンサ２５９５は、電極２５９１と電極２５９２とを有する。電極２５９１は、複数の配線２５９８のいずれかと電気的に接続し、電極２５９２は複数の配線２５９８の他のいずれかと電気的に接続する。
電極２５９２は、図２３（Ａ）（Ｂ）に示すように、一方向に繰り返し配置された複数の四辺形が角部で接続される形状を有する。
電極２５９１は四辺形であり、電極２５９２が延在する方向と交差する方向に繰り返し配置されている。
配線２５９４は、電極２５９２を挟む二つの電極２５９１と電気的に接続する。このとき、電極２５９２と配線２５９４の交差部の面積ができるだけ小さくなる形状が好ましい。これにより、電極が設けられていない領域の面積を低減でき、透過率のバラツキを低減できる。その結果、タッチセンサ２５９５を透過する光の輝度のバラツキを低減することができる。
なお、電極２５９１及び電極２５９２の形状はこれに限定されず、様々な形状を取りうる。例えば、複数の電極２５９１をできるだけ隙間が生じないように配置し、絶縁層を介して電極２５９２を、電極２５９１と重ならない領域ができるように離間して複数設ける構成としてもよい。このとき、隣接する２つの電極２５９２の間に、これらとは電気的に絶縁されたダミー電極を設けると、透過率の異なる領域の面積を低減できるため好ましい。
なお、電極２５９１、電極２５９２、配線２５９８などの導電膜、つまり、タッチパネルを構成する配線や電極に用いることのできる材料として、酸化インジウム、酸化錫、酸化亜鉛等を有する透明導電膜（例えば、ＩＴＯなど）が挙げられる。また、タッチパネルを構成する配線や電極に用いることのできる材料として、例えば、抵抗値が低い方が好ましい。一例として、銀、銅、アルミニウム、カーボンナノチューブ、グラフェン、ハロゲン化金属（ハロゲン化銀など）などを用いてもよい。さらに、非常に細くした（例えば、直径が数ナノメール）複数の導電体を用いて構成されるような金属ナノワイヤを用いてもよい。または、導電体を網目状にした金属メッシュを用いてもよい。一例としては、Ａｇナノワイヤ、Ｃｕナノワイヤ、Ａｌナノワイヤ、Ａｇメッシュ、Ｃｕメッシュ、Ａｌメッシュなどを用いてもよい。例えば、タッチパネルを構成する配線や電極にＡｇナノワイヤを用いる場合、可視光において透過率を８９％以上、シート抵抗値を４０Ω／ｃｍ２以上１００Ω／ｃｍ２以下とすることができる。また、上述したタッチパネルを構成する配線や電極に用いることのできる材料の一例である、金属ナノワイヤ、金属メッシュ、カーボンナノチューブ、グラフェンなどは、可視光において透過率が高いため、表示素子に用いる電極（例えば、画素電極または共通電極など）として用いてもよい。
＜表示装置に関する説明＞
次に、図２４（Ａ）（Ｂ）を用いて、表示装置２５０１の詳細について説明する。図２４（Ａ）（Ｂ）は、図２３（Ｂ）に示す一点鎖線Ｘ１−Ｘ２間の断面図に相当する。
表示装置２５０１は、マトリクス状に配置された複数の画素を有する。該画素は表示素子と、該表示素子を駆動する画素回路とを有する。
（表示素子としてＥＬ素子を用いる構成）
まず、表示素子としてＥＬ素子を用いる構成について、図２４（Ａ）を用いて以下説明を行う。なお、以下の説明においては、白色の光を射出するＥＬ素子を適用する場合について説明するが、ＥＬ素子はこれに限定されない。例えば、隣接する画素毎に射出する光の色が異なるように、発光色が異なるＥＬ素子を適用してもよい。
基板２５１０及び基板２５７０としては、例えば、水蒸気の透過率が１０−５ｇ／（ｍ２・ｄａｙ）以下、好ましくは１０−６ｇ／（ｍ２・ｄａｙ）以下である可撓性を有する材料を好適に用いることができる。または、基板２５１０の熱膨張率と、基板２５７０の熱膨張率とが、およそ等しい材料を用いると好適である。例えば、線膨張率が１×１０−３／Ｋ以下、好ましくは５×１０−５／Ｋ以下、より好ましくは１×１０−５／Ｋ以下である材料を好適に用いることができる。
なお、基板２５１０は、ＥＬ素子への不純物の拡散を防ぐ絶縁層２５１０ａと、可撓性基板２５１０ｂと、絶縁層２５１０ａ及び可撓性基板２５１０ｂを貼り合わせる接着層２５１０ｃと、を有する積層体である。また、基板２５７０は、ＥＬ素子への不純物の拡散を防ぐ絶縁層２５７０ａと、可撓性基板２５７０ｂと、絶縁層２５７０ａ及び可撓性基板２５７０ｂを貼り合わせる接着層２５７０ｃと、を有する積層体である。
接着層２５１０ｃ及び接着層２５７０ｃとしては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂、もしくはシリコーンなどのシロキサン結合を有する樹脂を含む材料を用いることができる。
また、基板２５１０と基板２５７０との間に封止層２５６０を有する。封止層２５６０は、空気より大きい屈折率を有すると好ましい。また、図２４（Ａ）に示すように、封止層２５６０側に光を取り出す場合は、封止層２５６０は光学素子を兼ねることができる。
また、封止層２５６０の外周部にシール材を形成してもよい。当該シール材を用いることにより、基板２５１０、基板２５７０、封止層２５６０、及びシール材で囲まれた領域にＥＬ素子２５５０を有する構成とすることができる。なお、封止層２５６０として、不活性気体（窒素やアルゴン等）を充填してもよい。また、当該不活性気体内に、乾燥材を設けて、水分等を吸着させる構成としてもよい。また、上述のシール材としては、例えば、エポキシ系樹脂やガラスフリットを用いるのが好ましい。また、シール材に用いる材料としては、水分や酸素を透過しない材料を用いると好適である。
また、図２４（Ａ）に示す表示装置２５０１は、画素２５０５を有する。また、画素２５０５は、発光モジュール２５８０と、ＥＬ素子２５５０と、ＥＬ素子２５５０に電力を供給することができるトランジスタ２５０２ｔと、を有する。なお、トランジスタ２５０２ｔは、画素回路の一部として機能する。
また、発光モジュール２５８０は、ＥＬ素子２５５０と、着色層２５６７とを有する。また、ＥＬ素子２５５０は、下部電極と、上部電極と、下部電極と上部電極との間にＥＬ層とを有する。
また、封止層２５６０が光を取り出す側に設けられている場合、封止層２５６０は、ＥＬ素子２５５０と着色層２５６７に接する。
着色層２５６７は、ＥＬ素子２５５０と重なる位置にある。これにより、ＥＬ素子２５５０が発する光の一部は着色層２５６７を透過して、図中に示す矢印の方向の発光モジュール２５８０の外部に射出される。
また、表示装置２５０１には、光を射出する方向に遮光層２５６８が設けられる。遮光層２５６８は、着色層２５６７を囲むように設けられている。
着色層２５６７としては、特定の波長域の光を透過する機能を有していればよく、例えば、赤色の波長域の光を透過するカラーフィルタ、緑色の波長域の光を透過するカラーフィルタ、青色の波長域の光を透過するカラーフィルタ、黄色の波長域の光を透過するカラーフィルタなどを用いることができる。各カラーフィルタは、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などで形成することができる。
また、表示装置２５０１には、絶縁層２５２１が設けられる。絶縁層２５２１はトランジスタ２５０２ｔ等を覆う。なお、絶縁層２５２１は、画素回路に起因する凹凸を平坦化するための機能を有する。また、絶縁層２５２１に不純物の拡散を抑制できる機能を付与してもよい。これにより、不純物の拡散によるトランジスタ２５０２ｔ等の信頼性の低下を抑制できる。
また、ＥＬ素子２５５０は、絶縁層２５２１の上方に形成される。また、ＥＬ素子２５５０が有する下部電極には、該下部電極の端部に重なる隔壁２５２８が設けられる。なお、基板２５１０と、基板２５７０との間隔を制御するスペーサを、隔壁２５２８上に形成してもよい。
また、走査線駆動回路２５０４は、トランジスタ２５０３ｔと、容量素子２５０３ｃとを有する。なお、駆動回路を画素回路と同一の工程で同一基板上に形成することができる。
また、基板２５１０上には、信号を供給することができる配線２５１１が設けられる。また、配線２５１１上には、端子２５１９が設けられる。また、端子２５１９には、ＦＰＣ２５０９（１）が電気的に接続される。また、ＦＰＣ２５０９（１）は、ビデオ信号、クロック信号、スタート信号、リセット信号等を供給する機能を有する。なお、ＦＰＣ２５０９（１）にはプリント配線基板（ＰＷＢ）が取り付けられていても良い。
なお、トランジスタ２５０２ｔ及びトランジスタ２５０３ｔのいずれか一方または双方に先の実施の形態に示すトランジスタを適用すればよい。本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置２５０１に用いることで、画素回路のスイッチングトランジスタと、駆動回路に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素回路においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
（表示素子として液晶素子を用いる構成）
次に、表示素子として、液晶素子を用いる構成について、図２４（Ｂ）を用いて以下説明を行う。なお、以下の説明においては、外光を反射して表示する反射型の液晶表示装置について説明するが、液晶表示装置はこれに限定されない。例えば、光源（バックライト、サイドライト等）を設けて、透過型の液晶表示装置、または反射型と透過型の両方の機能を備える液晶表示装置としてもよい。
図２４（Ｂ）に示す表示装置２５０１は、図２４（Ａ）に示す表示装置２５０１と以下の点が異なる。それ以外の構成については、図２４（Ａ）に示す表示装置２５０１と同様である。
図２４（Ｂ）に示す表示装置２５０１の画素２５０５は、液晶素子２５５１と、液晶素子２５５１に電力を供給することができるトランジスタ２５０２ｔと、を有する。
また、液晶素子２５５１は、下部電極（画素電極ともいう）と、上部電極と、下部電極と上部電極との間に液晶層２５２９と、を有する。液晶素子２５５１は、下部電極と上部電極との間に印加される電圧によって、液晶層２５２９の配向状態を変えることができる。また、液晶層２５２９中には、スペーサ２５３０ａと、スペーサ２５３０ｂと、が設けられる。また、図２４（Ｂ）において図示しないが、上部電極及び下部電極の液晶層２５２９と接する側に、それぞれ配向膜を設ける構成としてもよい。
液晶層２５２９としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。また、液晶表示装置として、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相を示す液晶を用いる場合、配向膜を設けなくてもよいのでラビング処理が不要となる。ラビング処理が不要となることで、ラビング処理時に引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
スペーサ２５３０ａ、２５３０ｂは、絶縁膜を選択的にエッチングすることで得られる。スペーサ２５３０ａ、２５３０ｂとしては、基板２５１０と基板２５７０との間の距離（セルギャップ）を制御するために設けられる。なお、スペーサ２５３０ａ、２５３０ｂは、それぞれ大きさを異ならせてもよく、柱状または球状で設けると好ましい。また、図２４（Ｂ）においては、スペーサ２５３０ａ、２５３０ｂを、基板２５７０側に設ける構成について例示したが、これに限定されず、基板２５１０側に設けてもよい。
また、液晶素子２５５１の上部電極は、基板２５７０側に設けられる。また、該上部電極と、着色層２５６７及び遮光層２５６８と、の間には絶縁層２５３１が設けられる。絶縁層２５３１は、着色層２５６７及び遮光層２５６８に起因する凹凸を平坦化する機能を有する。絶縁層２５３１としては、例えば、有機樹脂膜を用いればよい。また、液晶素子２５５１の下部電極は、反射電極としての機能を有する。図２４（Ｂ）に示す表示装置２５０１は、外光を利用して下部電極で光を反射して着色層２５６７を介して表示する、反射型の液晶表示装置である。なお、透過型の液晶表示装置とする場合、下部電極に透明電極として機能を付与すればよい。
また、図２４（Ｂ）に示す表示装置２５０１は、絶縁層２５２２を有する。絶縁層２５２２は、トランジスタ２５０２ｔ等を覆う。なお、絶縁層２５２２は、画素回路に起因する凹凸を平坦化するための機能と、液晶素子の下部電極に凹凸を形成する機能と、を有する。これにより、下部電極の表面に凹凸を形成することが可能となる。したがって、外光が下部電極に入射した場合において、下部電極の表面で光を乱反射することが可能となり、視認性を向上させることができる。なお、透過型の液晶表示装置の場合、上記凹凸を設けない構成としてもよい。
＜タッチセンサに関する説明＞
次に、図２５を用いて、タッチセンサ２５９５の詳細について説明する。図２５は、図２３（Ｂ）に示す一点鎖線Ｘ３−Ｘ４間の断面図に相当する。
タッチセンサ２５９５は、基板２５９０上に千鳥状に配置された電極２５９１及び電極２５９２と、電極２５９１及び電極２５９２を覆う絶縁層２５９３と、隣り合う電極２５９１を電気的に接続する配線２５９４とを有する。
電極２５９１及び電極２５９２は、透光性を有する導電材料を用いて形成する。透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法としては、熱を加える方法等を挙げることができる。
例えば、透光性を有する導電性材料を基板２５９０上にスパッタリング法により成膜した後、フォトリソグラフィ法等の様々なパターニング技術により、不要な部分を除去して、電極２５９１及び電極２５９２を形成することができる。
また、絶縁層２５９３に用いる材料としては、例えば、アクリル、エポキシなどの樹脂、シリコーンなどのシロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
また、電極２５９１に達する開口が絶縁層２５９３に設けられ、配線２５９４が隣接する電極２５９１と電気的に接続する。透光性の導電性材料は、タッチパネルの開口率を高めることができるため、配線２５９４に好適に用いることができる。また、電極２５９１及び電極２５９２より導電性の高い材料は、電気抵抗を低減できるため配線２５９４に好適に用いることができる。
電極２５９２は、一方向に延在し、複数の電極２５９２がストライプ状に設けられている。また、配線２５９４は電極２５９２と交差して設けられている。
一対の電極２５９１が１つの電極２５９２を挟んで設けられる。また、配線２５９４は一対の電極２５９１を電気的に接続している。
なお、複数の電極２５９１は、１つの電極２５９２と必ずしも直交する方向に配置される必要はなく、０度を超えて９０度未満の角度をなすように配置されてもよい。
また、配線２５９８は、電極２５９１または電極２５９２と電気的に接続される。また、配線２５９８の一部は、端子として機能する。配線２５９８としては、例えば、アルミニウム、金、白金、銀、ニッケル、チタン、タングステン、クロム、モリブデン、鉄、コバルト、銅、またはパラジウム等の金属材料や、該金属材料を含む合金材料を用いることができる。
なお、絶縁層２５９３及び配線２５９４を覆う絶縁層を設けて、タッチセンサ２５９５を保護してもよい。
また、接続層２５９９は、配線２５９８とＦＰＣ２５０９（２）を電気的に接続させる。
接続層２５９９としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
＜タッチパネルに関する説明＞
次に、図２６（Ａ）を用いて、タッチパネル２０００の詳細について説明する。図２６（Ａ）は、図２３（Ａ）に示す一点鎖線Ｘ５−Ｘ６間の断面図に相当する。
図２６（Ａ）に示すタッチパネル２０００は、図２３（Ａ）で説明した表示装置２５０１と、図２５で説明したタッチセンサ２５９５と、を貼り合わせた構成である。
また、図２６（Ａ）に示すタッチパネル２０００は、図２４（Ａ）で説明した構成の他、接着層２５９７と、反射防止層２５６９と、を有する。
接着層２５９７は、配線２５９４と接して設けられる。なお、接着層２５９７は、タッチセンサ２５９５が表示装置２５０１に重なるように、基板２５９０を基板２５７０に貼り合わせている。また、接着層２５９７は、透光性を有すると好ましい。また、接着層２５９７としては、熱硬化性樹脂、または紫外線硬化樹脂を用いることができる。例えば、アクリル系樹脂、ウレタン系樹脂、エポキシ系樹脂、またはシロキサン系樹脂を用いることができる。
反射防止層２５６９は、画素に重なる位置に設けられる。反射防止層２５６９として、例えば円偏光板を用いることができる。
次に、図２６（Ａ）に示す構成と異なる構成のタッチパネルについて、図２６（Ｂ）を用いて説明する。
図２６（Ｂ）は、タッチパネル２００１の断面図である。図２６（Ｂ）に示すタッチパネル２００１は、図２６（Ａ）に示すタッチパネル２０００と、表示装置２５０１に対するタッチセンサ２５９５の位置が異なる。ここでは異なる構成について詳細に説明し、同様の構成を用いることができる部分は、タッチパネル２０００の説明を援用する。
着色層２５６７は、ＥＬ素子２５５０の下方に位置する。また、図２６（Ｂ）に示すＥＬ素子２５５０は、トランジスタ２５０２ｔが設けられている側に光を射出する。これにより、ＥＬ素子２５５０が発する光の一部は、着色層２５６７を透過して、図中に示す矢印の方向の発光モジュール２５８０の外部に射出される。
また、タッチセンサ２５９５は、表示装置２５０１の基板２５１０側に設けられている。
接着層２５９７は、基板２５１０と基板２５９０の間にあり、表示装置２５０１とタッチセンサ２５９５を貼り合わせる。
図２６（Ａ）（Ｂ）に示すように、発光素子から射出される光は、基板の上面及び下面のいずれか一方または双方に射出されればよい。
＜タッチパネルの駆動方法に関する説明＞
次に、タッチパネルの駆動方法の一例について、図２７を用いて説明を行う。
図２７（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図２７（Ａ）では、パルス電圧出力回路２６０１、電流検出回路２６０２を示している。なお、図２７（Ａ）では、パルス電圧が与えられる電極２６２１をＸ１−Ｘ６として、電流の変化を検知する電極２６２２をＹ１−Ｙ６として、それぞれ６本の配線で例示している。また、図２７（Ａ）は、電極２６２１と、電極２６２２とが重畳することで形成される容量２６０３を示している。なお、電極２６２１と電極２６２２とはその機能を互いに置き換えてもよい。
パルス電圧出力回路２６０１は、Ｘ１−Ｘ６の配線に順にパルスを印加するための回路である。Ｘ１−Ｘ６の配線にパルス電圧が印加されることで、容量２６０３を形成する電極２６２１と電極２６２２との間に電界が生じる。この電極間に生じる電界が遮蔽等により容量２６０３の相互容量に変化を生じさせることを利用して、被検知体の近接、または接触を検出することができる。
電流検出回路２６０２は、容量２６０３での相互容量の変化による、Ｙ１−Ｙ６の配線での電流の変化を検出するための回路である。Ｙ１−Ｙ６の配線では、被検知体の近接、または接触がないと検出される電流値に変化はないが、検出する被検知体の近接、または接触により相互容量が減少する場合には電流値が減少する変化を検出する。なお電流の検出は、積分回路等を用いて行えばよい。
次に、図２７（Ｂ）には、図２７（Ａ）で示す相互容量方式のタッチセンサにおける入出力波形のタイミングチャートを示す。図２７（Ｂ）では、１フレーム期間で各行列での被検知体の検出を行うものとする。また図２７（Ｂ）では、被検知体を検出しない場合（非タッチ）と被検知体を検出する場合（タッチ）との２つの場合について示している。なおＹ１−Ｙ６の配線については、検出される電流値に対応する電圧値とした波形を示している。
Ｘ１−Ｘ６の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってＹ１−Ｙ６の配線での波形が変化する。被検知体の近接または接触がない場合には、Ｘ１−Ｘ６の配線の電圧の変化に応じてＹ１−Ｙ６の波形が一様に変化する。一方、被検知体が近接または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化する。
このように、相互容量の変化を検出することにより、被検知体の近接または接触を検知することができる。
＜センサ回路に関する説明＞
また、図２７（Ａ）ではタッチセンサとして配線の交差部に容量２６０３のみを設けるパッシブ型のタッチセンサの構成を示したが、トランジスタと容量とを有するアクティブ型のタッチセンサとしてもよい。アクティブ型のタッチセンサに含まれるセンサ回路の一例を図２８に示す。
図２８に示すセンサ回路は、容量２６０３と、トランジスタ２６１１と、トランジスタ２６１２と、トランジスタ２６１３とを有する。
トランジスタ２６１３はゲートに信号Ｇ２が与えられ、ソースまたはドレインの一方に電圧ＶＲＥＳが与えられ、他方が容量２６０３の一方の電極およびトランジスタ２６１１のゲートと電気的に接続する。トランジスタ２６１１は、ソースまたはドレインの一方がトランジスタ２６１２のソースまたはドレインの一方と電気的に接続し、他方に電圧ＶＳＳが与えられる。トランジスタ２６１２は、ゲートに信号Ｇ１が与えられ、ソースまたはドレインの他方が配線ＭＬと電気的に接続する。容量２６０３の他方の電極には電圧ＶＳＳが与えられる。
次に、図２８に示すセンサ回路の動作について説明する。まず、信号Ｇ２としてトランジスタ２６１３をオン状態とする電位が与えられることで、トランジスタ２６１１のゲートが接続されるノードｎに電圧ＶＲＥＳに対応した電位が与えられる。次に、信号Ｇ２としてトランジスタ２６１３をオフ状態とする電位が与えられることで、ノードｎの電位が保持される。
続いて、指等の被検知体の近接または接触により、容量２６０３の相互容量が変化することに伴い、ノードｎの電位がＶＲＥＳから変化する。
読み出し動作は、信号Ｇ１にトランジスタ２６１２をオン状態とする電位を与える。ノードｎの電位に応じてトランジスタ２６１１に流れる電流、すなわち配線ＭＬに流れる電流が変化する。この電流を検出することにより、被検知体の近接または接触を検出することができる。
トランジスタ２６１１、トランジスタ２６１２、及びトランジスタ２６１３に先の実施の形態に示すトランジスタを適用することができる。とくにトランジスタ２６１３に先の実施の形態に示すトランジスタを適用することにより、ノードｎの電位を長期間に亘って保持することが可能となり、ノードｎにＶＲＥＳを供給しなおす動作（リフレッシュ動作）の頻度を減らすことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例について図２９を用いて説明する。
＜回路構成１＞
図２９（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ３０２０と第２の半導体を用いたトランジスタ３０３０、および容量素子３０４０を有している。なお、トランジスタ３０３０としては、先の実施の形態に記載したトランジスタを用いることができる。
トランジスタ３０３０は、オフ電流の小さいトランジスタが好ましい。トランジスタ３０３０は、例えば、酸化物半導体を用いたトランジスタを用いることができる。トランジスタ３０３０のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導体装置となる。
図２９（Ａ）において、第１の配線３００１はトランジスタ３０２０のソースと電気的に接続され、第２の配線３００２はトランジスタ３０２０のドレインと電気的に接続される。また、第３の配線３００３はトランジスタ３０３０のソース、ドレインの一方と電気的に接続され、第４の配線３００４はトランジスタ３０３０のゲートと電気的に接続されている。そして、トランジスタ３０２０のゲート、およびトランジスタ３０３０のソース、ドレインの他方は、容量素子３０４０の電極の一方と電気的に接続され、第５の配線３００５は容量素子３０４０の電極の他方と電気的に接続されている。
図２９（Ａ）に示す半導体装置は、トランジスタ３０２０のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３０３０が導通状態となる電位にして、トランジスタ３０３０を導通状態とする。これにより、第３の配線３００３の電位が、トランジスタ３０２０のゲート、および容量素子３０４０の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３０２０のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ３０３０が非導通状態となる電位にして、トランジスタ３０３０を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ３０３０のオフ電流が小さいため、ノードＦＧの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３０２０をｎチャネル型とすると、トランジスタ３０２０のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３０２０のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３０２０を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３０２０は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３０２０は「非導通状態」のままである。このため、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。ほかのメモリセルの情報を読み出さないためには、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３０２０が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。または、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３０２０が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。
なお、上記においては、２種類の電荷をノードＦＧに保持する例について示したが、本発明に係る半導体装置はこれに限られるものではない。例えば、半導体装置のノードＦＧに３種類以上の電荷を保持できる構成としてもよい。このような構成とすることにより、当該半導体装置を多値化して記憶容量の増大を図ることができる。
＜記憶装置の構造＞
図３０は、図２９（Ａ）に対応する半導体装置の断面図であり、トランジスタ３０２０及びトランジスタ３０３０のチャネル長方向、トランジスタ３０３０のチャネル幅方向、トランジスタ３０２０のチャネル幅方向をそれぞれ示している。図３０に示す半導体装置は、トランジスタ３０２０と、トランジスタ３０３０と、容量素子３０４０と、を有する。また、トランジスタ３０３０および容量素子３０４０は、トランジスタ３０２０の上方に配置する。なお、上記においては、トランジスタ３０２０がｎチャネル型トランジスタである場合について説明したが、トランジスタ３０２０がｐチャネル型トランジスタであっても構わない。
図３０ではトランジスタ３０３０として、図５（Ｃ）（Ｄ）に示すトランジスタ２０において、さらに図３（Ａ）（Ｂ）に示すトランジスタ１２のように酸化物半導体上にトップゲート電極として機能する導電体５０４を設けた構造のトランジスタを用いた例を示している。ただし、本発明の一態様に係る半導体装置は、これに限定されるものではない。先の実施の形態において記載したトランジスタをトランジスタ３０３０として用いることができる。よって、トランジスタ３０３０については、適宜上述したトランジスタについての記載を参酌することができる。
図３０に示すトランジスタ３０２０は、半導体基板４５０を用いたトランジスタである。トランジスタ３０２０は、半導体基板４５０中の領域４７２ａと、半導体基板４５０中の領域４７２ｂと、絶縁体４６２と、導電体４５４と、を有する。
トランジスタ３０２０において、領域４７２ａおよび領域４７２ｂは、ソース領域およびドレイン領域としての機能を有する。また、絶縁体４６２は、ゲート絶縁体としての機能を有する。また、導電体４５４は、ゲート電極としての機能を有する。したがって、導電体４５４に印加する電位によって、チャネル形成領域の抵抗を制御することができる。即ち、導電体４５４に印加する電位によって、領域４７２ａと領域４７２ｂとの間の導通・非導通を制御することができる。
半導体基板４５０としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムなどの半導体基板などを用いればよい。好ましくは、半導体基板４５０として単結晶シリコン基板を用いる。
半導体基板４５０は、ｐ型の導電型を付与する不純物を有する半導体基板を用いる。ただし、半導体基板４５０として、ｎ型の導電型を付与する不純物を有する半導体基板を用いても構わない。その場合、トランジスタ３０２０となる領域には、ｐ型の導電型を付与する不純物を有するウェルを配置すればよい。または、半導体基板４５０がｉ型であっても構わない。
領域４７２ａおよび領域４７２ｂは、ｎ型の導電型を付与する不純物を有する領域である。このようにして、トランジスタ３０２０はｎチャネル型トランジスタを構成する。
なお、トランジスタ３０２０は、領域４６０などによって隣接するトランジスタと分離される。領域４６０は、絶縁性を有する領域である。
図３０に示す半導体装置は、絶縁体４６４と、絶縁体４６６と、絶縁体４６８と、導電体４８０ａと、導電体４８０ｂと、導電体４８０ｃと、導電体４７８ａと、導電体４７８ｂと、導電体４７８ｃと、導電体４７６ａと、導電体４７６ｂと、導電体４７４ａと、導電体４７４ｂと、導電体４７４ｃと、導電体４９６ａと、導電体４９６ｂと、導電体４９６ｃと、導電体４９６ｄと、導電体４９８ａと、導電体４９８ｂと、導電体４９８ｃと、絶縁体４８９と、絶縁体４９０と、絶縁体４９１と、絶縁体４９２と、絶縁体４９３と、絶縁体４９４と、導電体５０４と、絶縁体５１１ａと、絶縁体５１１ｂと、導電体５１４と、導電体５１６ａと、導電体５１６ｂと、を有する。
絶縁体４６４は、トランジスタ３０２０上に配置する。また、絶縁体４６６は、絶縁体４６４上に配置する。また、絶縁体４６８は、絶縁体４６６上に配置する。また、絶縁体４８９は、絶縁体４６８上に配置する。また、トランジスタ３０３０は、絶縁体４８９上に配置する。また、絶縁体４９３は、トランジスタ３０３０上に配置する。また、絶縁体４９４は、絶縁体４９３上に配置する。
絶縁体４６４は、領域４７２ａに達する開口部と、領域４７２ｂに達する開口部と、導電体４５４に達する開口部と、を有する。また、開口部には、それぞれ導電体４８０ａ、導電体４８０ｂまたは導電体４８０ｃが埋め込まれている。
また、絶縁体４６６は、導電体４８０ａに達する開口部と、導電体４８０ｂに達する開口部と、導電体４８０ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７８ａ、導電体４７８ｂまたは導電体４７８ｃが埋め込まれている。
また、絶縁体４６８は、導電体４７８ｂに達する開口部と、導電体４７８ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４７６ａまたは導電体４７６ｂが埋め込まれている。
また、絶縁体４８９は、トランジスタ３０３０のチャネル形成領域と重なる開口部と、導電体４７６ａに達する開口部と、導電体４７６ｂに達する開口部と、を有する。また、開口部には、それぞれ導電体４７４ａ、導電体４７４ｂまたは導電体４７４ｃが埋め込まれている。
導電体４７４ａは、トランジスタ３０３０のボトムゲート電極としての機能を有しても構わない。または、例えば、導電体４７４ａに一定の電位を印加することで、トランジスタ３０３０のしきい値電圧などの電気特性を制御しても構わない。または、例えば、導電体４７４ａとトランジスタ３０３０のトップゲート電極として機能する導電体５０４とを電気的に接続しても構わない。こうすることで、トランジスタ３０３０のオン電流を大きくすることができる。また、パンチスルー現象を抑制することができるため、トランジスタ３０３０の飽和領域における電気特性を安定にすることができる。
また、導電体５０４は、図３０に示すようにトランジスタ３０３０の半導体を側面まで覆うように設けられることが好ましい。このような構成を有することで、トランジスタ３０３０の半導体を、導電体５０４及び導電体４７４ａの電界によって電気的に囲むことができる。これにより、チャネルを誘起させるための電界を効果的に半導体に印加することができるため、トランジスタ３０３０の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。
また、絶縁体４９０は、導電体４７４ｂに達する開口部と、導電体４７４ｃに達する開口部と、を有する。なお、絶縁体４９０は上記実施の形態の絶縁体１０６に相当するため、詳細については絶縁体１０６の記載を参酌することができる。
また、絶縁体４９１は、導電体４７４ｂに達する開口部と、導電体４７４ｃに達する開口部と、を有する。なお、絶縁体４９１は上記実施の形態の絶縁体１０７に相当するため、詳細については絶縁体１０７の記載を参酌することができる。
また、絶縁体５１１ａは、トランジスタ３０３０のゲート絶縁膜として機能する。なお、絶縁体５１１ａは上記実施の形態の絶縁体１１４、絶縁体１１６、絶縁体１１８のいずれか一又は複数に相当するため、詳細については絶縁体１１４、絶縁体１１６又は絶縁体１１８の記載を参酌することができる。
また、絶縁体４９２は、トランジスタ３０３０のソース電極またはドレイン電極の一方である導電体５１６ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ３０３０のソース電極またはドレイン電極の他方である導電体５１６ａと絶縁体５１１ｂを介して重なる導電体５１４に達する開口部と、トランジスタ３０３０のゲート電極である導電体５０４に達する開口部と、トランジスタ３０３０のソース電極またはドレイン電極の他方である導電体５１６ａを通って、導電体４７４ｃに達する開口部と、を有する。
また、絶縁体４９３は、トランジスタ３０３０のソース電極またはドレイン電極の一方である導電体５１６ｂを通って、導電体４７４ｂに達する開口部と、トランジスタ３０３０のソース電極またはドレイン電極の他方である導電体５１６ａと絶縁体５１１ｂを介して重なる導電体５１４に達する開口部と、トランジスタ３０３０のゲート電極である導電体５０４に達する開口部と、トランジスタ３０３０のソース電極またはドレイン電極の他方である導電体５１６ａを通って、導電体４７４ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃまたは導電体４９６ｄが埋め込まれている。ただし、それぞれの開口部は、さらにトランジスタ３０３０などの構成要素のいずれかが有する開口部を介する場合がある。
また、絶縁体４９４は、導電体４９６ａに達する開口部と、導電体４９６ｂに達する開口部と、導電体４９６ｃに達する開口部と、を有する。また、開口部には、それぞれ導電体４９８ａ、導電体４９８ｂまたは導電体４９８ｃが埋め込まれている。
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４８９、絶縁体４９２、絶縁体４９３および絶縁体４９４としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
絶縁体４６４、絶縁体４６６、絶縁体４６８、絶縁体４８９、絶縁体４９２、絶縁体４９３または絶縁体４９４の一以上は、水素などの不純物および酸素をブロックする機能を有する絶縁体を有することが好ましい。トランジスタ３０３０の近傍に、水素などの不純物および酸素をブロックする機能を有する絶縁体を配置することによって、トランジスタ３０３０の電気特性を安定にすることができる。
導電体４８０ａ、導電体４８０ｂ、導電体４８０ｃ、導電体４７８ａ、導電体４７８ｂ、導電体４７８ｃ、導電体４７６ａ、導電体４７６ｂ、導電体４７４ａ、導電体４７４ｂ、導電体４７４ｃ、導電体４９６ａ、導電体４９６ｂ、導電体４９６ｃ、導電体４９６ｄ、導電体４９８ａ、導電体４９８ｂおよび導電体４９８ｃとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
トランジスタ３０２０のソースまたはドレインは、導電体４８０ｂと、導電体４７８ｂと、導電体４７６ａと、導電体４７４ｂと、導電体４９６ｃと、を介してトランジスタ３０３０のソース電極またはドレイン電極の一方である導電体５１６ｂと電気的に接続する。また、トランジスタ３０２０のゲート電極である導電体４５４は、導電体４８０ｃと、導電体４７８ｃと、導電体４７６ｂと、導電体４７４ｃと、導電体４９６ｄと、を介してトランジスタ３０３０のソース電極またはドレイン電極の他方である導電体５１６ａと電気的に接続する。
容量素子３０４０は、トランジスタ３０３０のソース電極またはドレイン電極の他方である導電体５１６ａと、導電体５１４と、絶縁体５１１ｂと、を有する。なお、絶縁体５１１ｂは、トランジスタ３０３０の絶縁体５１１ａと同一工程を経て形成できるため、生産性を高めることができて好ましい場合がある。また、導電体５１４として、トランジスタ３０３０のゲート電極として機能する導電体５０４と同一工程を経て形成した層を用いると、生産性を高めることができて好ましい場合がある。
＜回路構成２＞
また、図２９（Ｂ）に示す半導体装置は、トランジスタ３０２０を有さない点で図２９（Ａ）に示した半導体装置と異なる。この場合も図２９（Ａ）に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。
図２９（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジスタ３０３０が導通状態になると、浮遊状態である第３の配線３００３と容量素子３０４０とが導通し、第３の配線３００３と容量素子３０４０の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子３０４０の電極の一方の電位（または容量素子３０４０に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子３０４０の電極の一方の電位をＶ、容量素子３０４０の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子３０４０の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたトランジスタを用い、トランジスタ３０３０として第２の半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置に用いることのできる画素回路の構成について、図３１（Ａ）を用いて以下説明を行う。
＜画素回路の構成＞
図３１（Ａ）は、画素回路の構成を説明する図である。図３１（Ａ）に示す回路は、光電変換素子１３６０、トランジスタ１３５１、トランジスタ１３５２、トランジスタ１３５３、及びトランジスタ１３５４を有する。
光電変換素子１３６０のアノードは配線１３１６に接続され、カソードはトランジスタ１３５１のソース電極またはドレイン電極の一方と接続される。トランジスタ１３５１のソース電極またはドレイン電極の他方は電荷蓄積部（ＦＤ）と接続され、ゲート電極は配線１３１２（ＴＸ）と接続される。トランジスタ１３５２のソース電極またはドレイン電極の一方は配線１３１４（ＧＮＤ）と接続され、ソース電極またはドレイン電極の他方はトランジスタ１３５４のソース電極またはドレイン電極の一方と接続され、ゲート電極は電荷蓄積部（ＦＤ）と接続される。トランジスタ１３５３のソース電極またはドレイン電極の一方は電荷蓄積部（ＦＤ）と接続され、ソース電極またはドレイン電極の他方は配線１３１７と接続され、ゲート電極は配線１３１１（ＲＳ）と接続される。トランジスタ１３５４のソース電極またはドレイン電極の他方は配線１３１５（ＯＵＴ）と接続され、ゲート電極は配線１３１３（ＳＥ）に接続される。なお、上記接続は全て電気的な接続とする。
なお、配線１３１４には、ＧＮＤ、ＶＳＳ、ＶＤＤなどの電位が供給されていてもよい。ここで、電位や電圧は相対的なものである。そのため、ＧＮＤの電位の大きさは、必ずしも、０ボルトであるとは限らないものとする。
光電変換素子１３６０は受光素子であり、画素回路に入射した光に応じた電流を生成する機能を有する。トランジスタ１３５３は、光電変換素子１３６０による電荷蓄積部（ＦＤ）への電荷蓄積を制御する機能を有する。トランジスタ１３５４は、電荷蓄積部（ＦＤ）の電位に応じた信号を出力する機能を有する。トランジスタ１３５２は、電荷蓄積部（ＦＤ）の電位のリセットする機能を有する。トランジスタ１３５２は、読み出し時に画素回路の選択を制御する機能を有する。
なお、電荷蓄積部（ＦＤ）は、電荷保持ノードであり、光電変換素子１３６０が受ける光の量に応じて変化する電荷を保持する。
なお、トランジスタ１３５２とトランジスタ１３５４とは、配線１３１５と配線１３１４との間で、直列接続されていればよい。したがって、配線１３１４、トランジスタ１３５２、トランジスタ１３５４、配線１３１５の順で並んでもよいし、配線１３１４、トランジスタ１３５４、トランジスタ１３５２、配線１３１５の順で並んでもよい。
配線１３１１（ＲＳ）は、トランジスタ１３５３を制御するための信号線としての機能を有する。配線１３１２（ＴＸ）は、トランジスタ１３５１を制御するための信号線としての機能を有する。配線１３１３（ＳＥ）は、トランジスタ１３５４を制御するための信号線としての機能を有する。配線１３１４（ＧＮＤ）は、基準電位（例えばＧＮＤ）を設定する信号線としての機能を有する。配線１３１５（ＯＵＴ）は、トランジスタ１３５２から出力される信号を読み出すための信号線としての機能を有する。配線１３１６は電荷蓄積部（ＦＤ）から光電変換素子１３６０を介して電荷を出力するための信号線としての機能を有し、図３１（Ａ）の回路においては低電位線である。また、配線１３１７は電荷蓄積部（ＦＤ）の電位をリセットするための信号線としての機能を有し、図３１（Ａ）の回路においては高電位線である。
次に、図３１（Ａ）に示す各素子の構成について説明する。
＜光電変換素子＞
光電変換素子１３６０には、セレンまたはセレンを含む化合物（以下、セレン系材料とする）を有する素子、あるいはシリコンを有する素子（例えば、ｐｉｎ型の接合が形成された素子）を用いることができる。また、酸化物半導体を用いたトランジスタと、セレン系材料を用いた光電変換素子とを組み合わせることで信頼性を高くすることができるため好ましい。
＜トランジスタ＞
トランジスタ１３５１、トランジスタ１３５２、トランジスタ１３５３、およびトランジスタ１３５４は、非晶質シリコン、微結晶シリコン、多結晶シリコン、単結晶シリコンなどのシリコン半導体を用いて形成することも可能であるが、酸化物半導体を用いたトランジスタで形成することが好ましい。酸化物半導体でチャネル形成領域を形成したトランジスタは、極めてオフ電流が低い特性を示す特徴を有している。また、酸化物半導体でチャネル形成領域を形成したトランジスタとしては、例えば、先の実施の形態に示すトランジスタを用いることができる。
特に、電荷蓄積部（ＦＤ）と接続されているトランジスタ１３５１、及びトランジスタ１３５３のリーク電流が大きいと、電荷蓄積部（ＦＤ）に蓄積された電荷が保持できる時間が十分でなくなる。したがって、少なくとも当該二つのトランジスタに酸化物半導体を用いたトランジスタを使用することで、電荷蓄積部（ＦＤ）からの不要な電荷の流出を防止することができる。
図３２に図３１（Ａ）に示す画素回路の構成に対応する半導体装置の一例の断面図を示す。なお、図３２に示す断面図は、図３１（Ａ）に示す各素子の接続関係が同一の断面で示される例について図示している。図３１（Ａ）に示す画素回路の構成は図３２に示す半導体装置の構造に限定されるものではない。
図３２に示す半導体装置は、シリコン基板３００に設けられたシリコンを用いたトランジスタ１３５２及びトランジスタ１３５４、トランジスタ１３５２、１３５４の上に積層して配置された酸化物半導体を用いたトランジスタ１３５１及びトランジスタ１３５３、ならびにシリコン基板３００に設けられた光電変換素子１３６０を含む。光電変換素子１３６０はシリコン基板３００に設けられたアノード３６１とカソード３６２を有する。各トランジスタおよび光電変換素子１３６０は、種々のプラグ３７０、配線３７１乃至３７３と電気的な接続を有する。これらは、図３１（Ａ）に示す回路構成のように電気的に接続されており、配線１３１１乃至１３１７と電気的に接続される。また、光電変換素子１３６０のアノード３６１は、低抵抗領域３６３を介してプラグ３７０と電気的に接続を有する。
また半導体装置は、シリコン基板３００に設けられたトランジスタ１３５２、１３５４及び光電変換素子１３６０を有する層３１０と、層３１０と接して設けられ、配線３７１を有する層３２０と、層３２０と接して設けられ、トランジスタ１３５１およびトランジスタ１３５３を有する層３３０と、層３３０と接して設けられ、配線３７２および配線３７３を有する層３４０を備えている。
なお図３２の断面図の一例では、シリコン基板３００において、トランジスタ１３５２、１３５４が形成された面とは逆側の面に光電変換素子１３６０の受光面を有する構成とする。このような構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保することができる。そのため、高開口率の画素を形成することができる。なお、光電変換素子１３６０の受光面をトランジスタ１３５２、１３５４が形成された面と同じとすることもできる。
なお、シリコン基板３００は、ＳＯＩ基板であってもよい。また、シリコン基板３００に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アルミニウムガリウム、リン化インジウム、窒化ガリウムまたは有機半導体を有する基板を用いることもできる。
ここで、トランジスタ１３５２、１３５４および光電変換素子１３６０を有する層３１０と、トランジスタ１３５１、１３５３を有する層３３０と、の間には絶縁体３８０が設けられる。ただし、絶縁体３８０の位置は限定されない。
トランジスタ１３５２、１３５４のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンのダングリングボンドを終端し、トランジスタ１３５２、１３５４の信頼性を向上させる効果がある。一方、トランジスタ１３５１、１３５３などの近傍に設けられる絶縁体中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ１３５１、１３５３などの信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用いたトランジスタを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体３８０を設けることが好ましい。絶縁体３８０より下層に水素を閉じ込めることで、トランジスタ１３５２、１３５４の信頼性が向上させることができる。さらに、絶縁体３８０より下層から、絶縁体３８０より上層に水素が拡散することを抑制できるため、トランジスタ１３５１、１３５３などの信頼性を向上させることができる。
絶縁体３８０としては、例えば、酸素または水素をブロックする機能を有する絶縁体を用いる。
また、図３２の断面図において、層３１０に設ける光電変換素子１３６０と、層３３０に設けるトランジスタとを重なるように形成することができる。そうすると、画素の集積度を高めることができる。すなわち、半導体装置の解像度を高めることができる。
また、図３２ではトランジスタ１３５２、１３５４をシリコン基板３００に形成する構成としたが、本実施の形態に示す半導体装置は、これにかぎられるものではない。例えば、トランジスタ１３５２、１３５４を酸化物半導体でチャネル形成領域を形成する構成としてもよい。このような構成とすることにより、トランジスタ１３５２、１３５４において、リーク電流を低減することができるので、配線１３１４または配線１３１５に不必要な電荷の出力が起こることを防ぐことができる。
＜回路動作のタイミングチャート＞
次に、図３１（Ａ）に示す回路の回路動作の一例について図３１（Ｂ）に示すタイミングチャートを用いて説明する。
図３１（Ｂ）では簡易に説明するため、各配線の電位は、二値変化する信号として与える。ただし、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々の値を取り得る。なお、図３１（Ｂ）に示す信号１４０１は配線１３１１（ＲＳ）の電位、信号１４０２は配線１３１２（ＴＸ）の電位、信号１４０３は配線１３１３（ＳＥ）の電位、信号１４０４は電荷蓄積部（ＦＤ）の電位、信号１４０５は配線１３１５（ＯＵＴ）の電位に相当する。なお、配線１３１６の電位は常時”Ｌｏｗ”、配線１３１７の電位は常時”Ｈｉｇｈ”とする。
時刻Ａにおいて、配線１３１１の電位（信号１４０１）を”Ｈｉｇｈ”、配線１３１２の電位（信号１４０２）を”Ｈｉｇｈ”とすると、電荷蓄積部（ＦＤ）の電位（信号１４０４）は配線１３１７の電位（”Ｈｉｇｈ”）に初期化され、リセット動作が開始される。なお、配線１３１５の電位（信号１４０５）は、”Ｈｉｇｈ”にプリチャージしておく。
時刻Ｂにおいて、配線１３１１の電位（信号１４０１）を”Ｌｏｗ”とするとリセット動作が終了し、蓄積動作が開始される。ここで、光電変換素子１３６０には逆方向バイアスが印加されるため、逆方向電流により、配電荷蓄積部（ＦＤ）（信号１４０４）が低下し始める。光電変換素子１３６０は、光が照射されると逆方向電流が増大するので、照射される光の量に応じて電荷蓄積部（ＦＤ）の電位（信号１４０４）の低下速度は変化する。すなわち、光電変換素子１３６０に照射する光の量に応じて、トランジスタ１３５４のソースとドレイン間のチャネル抵抗が変化する。
時刻Ｃにおいて、配線１３１２の電位（信号１４０２）を”Ｌｏｗ”とすると蓄積動作が終了し、電荷蓄積部（ＦＤ）の電位（信号１４０４）は一定となる。ここで、当該電位は、蓄積動作中に光電変換素子１３６０が生成した電荷量により決まる。すなわち、光電変換素子１３６０に照射されていた光の量に応じて変化する。また、トランジスタ１３５１およびトランジスタ１３５３は、酸化膜半導体でチャネル形成領域を形成したオフ電流が極めて低いトランジスタで構成されているため、後の選択動作（読み出し動作）を行うまで、電荷蓄積部（ＦＤ）の電位を一定に保つことが可能である。
なお、配線１３１２の電位（信号１４０２）を”Ｌｏｗ”とする際に、配線１３１２と電荷蓄積部（ＦＤ）との間における寄生容量により、電荷蓄積部（ＦＤ）の電位に変化が生じることがある。当該電位の変化量が大きい場合は、蓄積動作中に光電変換素子１３６０が生成した電荷量を正確に取得できないことになる。当該電位の変化量を低減するには、トランジスタ１３５１のゲート電極−ソース電極（もしくはゲート電極−ドレイン電極）間容量を低減する、トランジスタ１３５２のゲート容量を増大する、電荷蓄積部（ＦＤ）に保持容量を設ける、などの対策が有効である。なお、本実施の形態では、これらの対策により当該電位の変化を無視できるものとしている。
時刻Ｄに、配線１３１３の電位（信号１４０３）を”Ｈｉｇｈ”にすると、トランジスタ１３５４が導通して選択動作が開始され、配線１３１４と配線１３１５が、トランジスタ１３５２とトランジスタ１３５４とを介して導通する。そして、配線１３１５の電位（信号１４０５）は、低下していく。なお、配線１３１５のプリチャージは、時刻Ｄ以前に終了しておけばよい。ここで、配線１３１５の電位（信号１４０５）が低下する速さは、トランジスタ１３５２のソース電極とドレイン電極間の電流に依存する。すなわち、蓄積動作中に光電変換素子１３６０に照射されている光の量に応じて変化する。
時刻Ｅにおいて、配線１３１３の電位（信号１４０３）を”Ｌｏｗ”にすると、トランジスタ１３５４が遮断されて選択動作は終了し、配線１３１５の電位（信号１４０５）は、一定値となる。ここで、一定値となる値は、光電変換素子１３６０に照射されていた光の量に応じて変化する。したがって、配線１３１５の電位を取得することで、蓄積動作中に光電変換素子１３６０に照射されていた光の量を知ることができる。
より具体的には、光電変換素子１３６０に照射されている光が強いと、電荷蓄積部（ＦＤ）の電位、すなわちトランジスタ１３５２のゲート電圧は低下する。そのため、トランジスタ１３５２のソース電極−ドレイン電極間に流れる電流は小さくなり、配線１３１５の電位（信号１４０５）はゆっくりと低下する。したがって、配線１３１５からは比較的高い電位を読み出すことができる。
逆に、光電変換素子１３６０に照射されている光が弱いと、電荷蓄積部（ＦＤ）の電位、すなわち、トランジスタ１３５２のゲート電圧は高くなる。そのため、トランジスタ１３５２のソース電極−ドレイン電極間に流れる電流は大きくなり、配線１３１５の電位（信号１４０５）は速く低下する。したがって、配線１３１５からは比較的低い電位を読み出すことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図３３及び図３４を用いて説明を行う。
＜表示モジュールに関する説明＞
図３３に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト８００７は、光源８００８を有する。なお、図３３において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
＜電子機器に関する説明＞
図３４（Ａ）乃至図３４（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有することができる。
図３４（Ａ）乃至図３４（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図３４（Ａ）乃至図３４（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図３４（Ａ）乃至図３４（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図３４（Ａ）乃至図３４（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図３４（Ａ）は、携帯情報端末９１００を示す斜視図である。携帯情報端末９１００が有する表示部９００１は、可撓性を有する。そのため、湾曲した筐体９０００の湾曲面に沿って表示部９００１を組み込むことが可能である。また、表示部９００１はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部９００１に表示されたアイコンに触れることで、アプリケーションを起動することができる。
図３４（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を省略して図示しているが、図３４（Ａ）に示す携帯情報端末９１００と同様の位置に設けることができる。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図３４（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図３４（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
図３４（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図３４（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図３４（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図３４（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有する。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。また、本実施の形態において述べた電子機器の表示部においては、可撓性を有し、湾曲した表示面に沿って表示を行うことができる構成、または折り畳み可能な表示部の構成について例示したが、これに限定されず、可撓性を有さず、平面部に表示を行う構成としてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、本発明の一態様の表示モジュールの作製に用いることができる成膜装置について、図３５を用いて説明する。
図３５は本発明の一態様の表示モジュールの作製に用いることができる成膜装置３１００を説明する図である。なお、成膜装置３１００は、バッチ式のＡＬＤ装置の一例である。
＜成膜装置の構成例＞
本実施の形態で説明する成膜装置３１００は、成膜室３１８０と、成膜室３１８０に接続される制御部３１８２と、を有する（図３５参照）。
制御部３１８２は、制御信号を供給する制御装置（図示せず）ならびに制御信号を供給される流量制御器３１８２ａ、流量制御器３１８２ｂ、及び流量制御器３１８２ｃを有する。例えば、高速バルブを流量制御器に用いることができる。具体的にはＡＬＤ用バルブ等を用いることにより、精密に流量を制御することができる。また、流量制御器、及び配管の温度を制御する加熱機構３１８２ｈを有する。
流量制御器３１８２ａは、制御信号ならびに第１の原料、及び不活性ガスを供給され、制御信号に基づいて第１の原料または不活性ガスを供給する機能を有する。
流量制御器３１８２ｂは、制御信号ならびに第２の原料、及び不活性ガスを供給され、制御信号に基づいて第２の原料または不活性ガスを供給する機能を有する。
流量制御器３１８２ｃは、制御信号を供給され、制御信号に基づいて排気装置３１８５に接続する機能を有する。
＜原料供給部＞
なお、原料供給部３１８１ａは、第１の原料を供給する機能を有し、流量制御器３１８２ａに接続されている。
原料供給部３１８１ｂは、第２の原料を供給する機能を有し、流量制御器３１８２ｂに接続されている。
気化器または加熱手段等を原料供給部に用いることができる。これにより、固体の原料や液体の原料から気体の原料を生成することができる。
なお、原料供給部は２つに限定されず、３つ以上の原料供給部を有することができる。
＜原料＞
さまざまな物質を第１の原料に用いることができる。例えば、有機金属化合物、金属アルコキシド等を第１の原料に用いることができる。第１の原料と反応をするさまざまな物質を第２の原料に用いることができる。例えば、酸化反応に寄与する物質、還元反応に寄与する物質、付加反応に寄与する物質、分解反応に寄与する物質または加水分解反応に寄与する物質などを第２の原料に用いることができる。
また、ラジカル等を用いることができる。例えば、原料をプラズマ源に供給し、プラズマ等を用いることができる。具体的には酸素ラジカル、窒素ラジカル等を用いることができる。
ところで、第１の原料と組み合わせて用いる第２の原料は、室温に近い温度で反応する原料が好ましい。例えば、反応温度が室温以上２００℃以下好ましくは５０℃以上１５０℃以下である原料が好ましい。
＜排気装置＞
排気装置３１８５は、排気する機能を有し、流量制御器３１８２ｃに接続されている。なお、排出される原料を捕捉するトラップを排出口３１８４と流量制御器３１８２ｃの間に有してもよい。ところで、除害設備を用いて排気されたガス等を除害する。
＜制御部＞
制御部３１８２は、流量制御器を制御する制御信号または加熱機構を制御する制御信号等を供給する。例えば、第１のステップにおいて、第１の原料を加工部材の表面に供給する。そして、第２のステップにおいて、第１の原料と反応する第２の原料を供給する。これにより第１の原料は第２の原料と反応し、反応生成物が加工部材３１１０の表面に堆積することができる。
なお、加工部材３１１０の表面に堆積させる反応生成物の量は、第１のステップと第２のステップを繰り返すことにより、制御することができる。
なお、加工部材３１１０に供給される第１の原料の量は、加工部材３１１０の表面が吸着することができる量により制限される。例えば、第１の原料の単分子層が加工部材３１１０の表面に形成される条件を選択し、形成された第１の原料の単分子層に第２の原料を反応させることにより、極めて均一な第１の原料と第２の原料の反応生成物を含む層を形成することができる。
その結果、入り組んだ構造を表面に有する加工部材３１１０の表面に、さまざまな材料を成膜することができる。例えば３ｎｍ以上２００ｎｍ以下の厚さを有する膜を、加工部材３１１０に形成することができる。
例えば、加工部材３１１０の表面にピンホールと呼ばれる小さい穴等が形成されている場合、ピンホールの内部に回り込んで成膜材料を成膜し、ピンホールを埋めることができる。
また、余剰の第１の原料または第２の原料を、排気装置３１８５を用いて成膜室３１８０から排出する。例えば、アルゴンまたは窒素などの不活性ガスを導入しながら排気してもよい。
＜成膜室＞
成膜室３１８０は、第１の原料、第２の原料および不活性ガスを供給される導入口３１８３と、第１の原料、第２の原料および不活性ガスを排出する排出口３１８４とを有する。
成膜室３１８０は、単数または複数の加工部材３１１０を支持する機能を有する支持部３１８６と、加工部材を加熱する機能を有する加熱機構３１８７と、加工部材３１１０の搬入および搬出をする領域を開閉する機能を有する扉３１８８と、を有する。
例えば、抵抗加熱器または赤外線ランプ等を加熱機構３１８７に用いることができる。また、加熱機構３１８７は、例えば８０℃以上、１００℃以上または１５０℃以上に加熱する機能を有する。ところで、加熱機構３１８７は、例えば室温以上２００℃以下好ましくは５０℃以上１５０℃以下の温度になるように加工部材３１１０を加熱する。
また、成膜室３１８０は、圧力調整器および圧力検知器を有していてもよい。
＜支持部＞
支持部３１８６は、単数または複数の加工部材３１１０を支持する。これにより、一回の処理ごとに単数または複数の加工部材３１１０に例えば絶縁膜を形成できる。
＜膜の一例＞
本実施の形態で説明する成膜装置３１００を用いて、作製することができる膜の一例について説明する。
例えば、酸化物、窒化物、フッ化物、硫化物、三元化合物、金属またはポリマーを含む膜を形成することができる。
例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムシリケート、ハフニウムシリケート、酸化ランタン、酸化珪素、チタン酸ストロンチウム、酸化タンタル、酸化チタン、酸化亜鉛、酸化ニオブ、酸化ジルコニウム、酸化スズ、酸化イットリウム、酸化セリウム、酸化スカンジウム、酸化エルビウム、酸化バナジウムまたは酸化インジウム等を含む材料を成膜することができる。
例えば、窒化アルミニウム、窒化ハフニウム、窒化珪素、窒化タンタル、窒化チタン、窒化ニオブ、窒化モリブデン、窒化ジルコニウムまたは窒化ガリウム等を含む材料を成膜することができる。
例えば、銅、白金、ルテニウム、タングステン、イリジウム、パラジウム、鉄、コバルトまたはニッケル等を含む材料を成膜することができる。
例えば、硫化亜鉛、硫化ストロンチウム、硫化カルシウム、硫化鉛、フッ化カルシウム、フッ化ストロンチウムまたはフッ化亜鉛等を含む材料を成膜することができる。
例えば、チタンおよびアルミニウムを含む窒化物、チタンおよびアルミニウムを含む酸化物、アルミニウムおよび亜鉛を含む酸化物、マンガンおよび亜鉛を含む硫化物、セリウムおよびストロンチウムを含む硫化物、エルビウムおよびアルミニウムを含む酸化物、イットリウムおよびジルコニウムを含む酸化物等を含む材料を成膜することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
１０ トランジスタ
１２ トランジスタ
１４ トランジスタ
１６ トランジスタ
１８ トランジスタ
２０ トランジスタ
１０２ 基板
１０４ 導電体
１０６ 絶縁体
１０７ 絶縁体
１０８ａ 酸化物絶縁体
１０８ｂ 酸化物半導体
１０８ｃ 酸化物絶縁体
１１２ 導電体
１１２ａ 導電体
１１２ｂ 導電体
１１３ 低抵抗領域
１１３ａ 低抵抗領域
１１３ｂ 低抵抗領域
１１４ 絶縁体
１１６ 絶縁体
１１８ 絶縁体
１２０ 導電体
１２０ａ 導電体
１２０ｂ 導電体
１３０ 保護膜
１３９ エッチャント
１４０ 酸素
１４２ エッチャント
３００ シリコン基板
３１０ 層
３２０ 層
３３０ 層
３４０ 層
３６１ アノード
３６２ カソード
３６３ 低抵抗領域
３７０ プラグ
３７１ 配線
３７２ 配線
３７３ 配線
３８０ 絶縁体
４５０ 半導体基板
４５４ 導電体
４６０ 領域
４６２ 絶縁体
４６４ 絶縁体
４６６ 絶縁体
４６８ 絶縁体
４７２ａ 領域
４７２ｂ 領域
４７４ａ 導電体
４７４ｂ 導電体
４７４ｃ 導電体
４７６ａ 導電体
４７６ｂ 導電体
４７８ａ 導電体
４７８ｂ 導電体
４７８ｃ 導電体
４８０ａ 導電体
４８０ｂ 導電体
４８０ｃ 導電体
４８９ 絶縁体
４９０ 絶縁体
４９１ 絶縁体
４９２ 絶縁体
４９３ 絶縁体
４９４ 絶縁体
４９６ａ 導電体
４９６ｂ 導電体
４９６ｃ 導電体
４９６ｄ 導電体
４９８ａ 導電体
４９８ｂ 導電体
４９８ｃ 導電体
５０４ 導電体
５１１ａ 絶縁体
５１１ｂ 絶縁体
５１４ 導電体
５１６ａ 導電体
５１６ｂ 導電体
１３１１ 配線
１３１２ 配線
１３１３ 配線
１３１４ 配線
１３１５ 配線
１３１６ 配線
１３１７ 配線
１３５１ トランジスタ
１３５２ トランジスタ
１３５３ トランジスタ
１３５４ トランジスタ
１３６０ 光電変換素子
１４０１ 信号
１４０２ 信号
１４０３ 信号
１４０４ 信号
１４０５ 信号
１５０１ 画素回路
１５０２ 画素部
１５０４ 駆動回路部
１５０４ａ ゲートドライバ
１５０４ｂ ソースドライバ
１５０６ 保護回路
１５０７ 端子部
１５５０ トランジスタ
１５５２ トランジスタ
１５５４ トランジスタ
１５６０ 容量素子
１５６２ 容量素子
１５７０ 液晶素子
１５７２ 発光素子
２０００ タッチパネル
２００１ タッチパネル
２５０１ 表示装置
２５０２ｔ トランジスタ
２５０３ｃ 容量素子
２５０３ｔ トランジスタ
２５０４ 走査線駆動回路
２５０５ 画素
２５０９ ＦＰＣ
２５１０ 基板
２５１０ａ 絶縁層
２５１０ｂ 可撓性基板
２５１０ｃ 接着層
２５１１ 配線
２５１９ 端子
２５２１ 絶縁層
２５２２ 絶縁層
２５２８ 隔壁
２５２９ 液晶層
２５３０ａ スペーサ
２５３０ｂ スペーサ
２５３１ 絶縁層
２５５０ ＥＬ素子
２５５１ 液晶素子
２５６０ 封止層
２５６７ 着色層
２５６８ 遮光層
２５６９ 反射防止層
２５７０ 基板
２５７０ａ 絶縁層
２５７０ｂ 可撓性基板
２５７０ｃ 接着層
２５８０ 発光モジュール
２５９０ 基板
２５９１ 電極
２５９２ 電極
２５９３ 絶縁層
２５９４ 配線
２５９５ タッチセンサ
２５９７ 接着層
２５９８ 配線
２５９９ 接続層
２６０１ パルス電圧出力回路
２６０２ 電流検出回路
２６０３ 容量
２６１１ トランジスタ
２６１２ トランジスタ
２６１３ トランジスタ
２６２１ 電極
２６２２ 電極
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３０２０ トランジスタ
３０３０ トランジスタ
３０４０ 容量素子
３１００ 成膜装置
３１１０ 加工部材
３１８０ 成膜室
３１８１ａ 原料供給部
３１８１ｂ 原料供給部
３１８２ 制御部
３１８２ａ 流量制御器
３１８２ｂ 流量制御器
３１８２ｃ 流量制御器
３１８２ｈ 加熱機構
３１８３ 導入口
３１８４ 排出口
３１８５ 排気装置
３１８６ 支持部
３１８７ 加熱機構
３１８８ 扉
５２００ ペレット
５２０１ イオン
５２０３ 粒子
５２２０ 基板
５２３０ ターゲット
５２４０ プラズマ
５２６０ 加熱機構
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ 携帯情報端末
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末

Claims (14)

  1. 基板上に形成された第１の導電体と、
    前記第１の導電体上に形成された第１の絶縁体と、
    前記第１の絶縁体の上に形成され、前記第１の導電体の少なくとも一部と重なるように形成された第１の金属酸化物と、
    前記第１の金属酸化物の上面の少なくとも一部に接して形成された酸化物半導体と、
    前記酸化物半導体の上面の少なくとも一部に接して形成された第２の金属酸化物と、
    前記第２の金属酸化物の少なくとも一部に接して形成された第２の導電体と、
    前記第２の金属酸化物の少なくとも一部に接し、前記第２の導電体と離間して形成された第３の導電体と、を有し、
    前記第１の金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）と、を有し、Ｉｎの含有量がＭの含有量より少なく、且つ前記Ｉｎの含有量が前記Ｚｎの含有量より少なく、
    前記酸化物半導体は、Ｉｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）と、を有し、Ｉｎの含有量がＭの含有量より多く、
    前記第２の金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）と、を有することを特徴とする半導体装置。
  2. 基板上に形成された第１の導電体と、
    前記第１の導電体上に形成された第１の絶縁体と、
    前記第１の絶縁体の上に形成され、前記第１の導電体の少なくとも一部と重なるように形成された第１の金属酸化物と、
    前記第１の金属酸化物の上面の少なくとも一部に接して形成された酸化物半導体と、
    前記酸化物半導体の上面の少なくとも一部に接して形成された第２の金属酸化物と、
    前記第２の金属酸化物の少なくとも一部に接して形成された第２の導電体と、
    前記第２の金属酸化物の少なくとも一部に接し、前記第２の導電体と離間して形成された第３の導電体と、を有し、
    前記第１の金属酸化物は、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）と、を有し、
    前記酸化物半導体は、Ｉｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）と、を有し、Ｉｎの含有量がＭの含有量より多く、
    前記第２の金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆを表す）と、を有することを特徴とする半導体装置。
  3. 請求項１又は２において、
    前記第１の金属酸化物の側端部と前記酸化物半導体の側端部が一致し、
    前記酸化物半導体の側端部と前記第２の金属酸化物の側端部が一致し、
    前記第２の導電体及び前記第３の導電体が前記第２の金属酸化物の上面の一部と接していることを特徴とする半導体装置。
  4. 請求項１又は２において、
    前記第２の金属酸化物の側端部が前記酸化物半導体の側端部より内側に位置し、
    前記第２の導電体及び前記第３の導電体が、前記酸化物半導体及び前記第２の金属酸化物の上面の一部と接していることを特徴とする半導体装置。
  5. 請求項３又は４において、
    前記第２の金属酸化物において、前記第２の導電体及び前記第３の導電体と接していない領域の膜厚は、前記第２の導電体及び前記第３の導電体と接している領域の膜厚より薄いことを特徴とする半導体装置。
  6. 請求項１又は２において、
    前記第２の金属酸化物の下面の少なくとも一部が、前記第２の導電体及び前記第３の導電体と接し、
    前記第２の導電体及び前記第３の導電体が、前記酸化物半導体の上面の少なくとも一部と接していることを特徴とする半導体装置。
  7. 請求項６において、
    前記酸化物半導体において、前記第２の導電体及び前記第３の導電体と接していない領域の膜厚は、前記第２の導電体及び前記第３の導電体と接している領域の膜厚より薄いことを特徴とする半導体装置。
  8. 請求項１乃至７のいずれか一項において、
    さらに、前記第２の金属酸化物、前記第２の導電体及び前記第３の導電体の上に形成された第２の絶縁体と、
    前記第２の絶縁体上に形成され、前記第２の金属酸化物の少なくとも一部と重なるように形成された第４の導電体と、を有することを特徴とする半導体装置。
  9. 請求項１乃至８のいずれか一項において、
    前記第１の金属酸化物の伝導帯下端のエネルギー準位は、前記酸化物半導体の伝導帯下端のエネルギー準位より真空準位に近く、
    前記第２の金属酸化物の伝導帯下端のエネルギー準位は、前記酸化物半導体の伝導帯下端のエネルギー準位より真空準位に近いことを特徴とする半導体装置。
  10. 請求項１乃至９のいずれか一項において、
    前記酸化物半導体は、さらにＧｅを含むことを特徴とする半導体装置。
  11. 請求項１乃至１０のいずれか一項において、
    前記酸化物半導体は、多結晶構造を有することを特徴とする半導体装置。
  12. 請求項１乃至請求項１１に記載のいずれか一項の半導体装置と、
    表示素子と、を有する、
    ことを特徴とする表示装置。
  13. 請求項１２に記載の表示装置と、
    タッチセンサと、
    を有する、
    ことを特徴とする表示モジュール。
  14. 請求項１乃至請求項１１に記載のいずれか一項の半導体装置、請求項１２に記載の表示装置、または請求項１３に記載の表示モジュールと、
    操作キーまたはバッテリと、を有する、
    ことを特徴とする電子機器。
JP2015251474A 2014-12-26 2015-12-24 半導体装置 Active JP6670094B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014264126 2014-12-26
JP2014264126 2014-12-26

Publications (3)

Publication Number Publication Date
JP2016127288A true JP2016127288A (ja) 2016-07-11
JP2016127288A5 JP2016127288A5 (ja) 2019-02-07
JP6670094B2 JP6670094B2 (ja) 2020-03-18

Family

ID=56165205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015251474A Active JP6670094B2 (ja) 2014-12-26 2015-12-24 半導体装置

Country Status (2)

Country Link
US (1) US10396210B2 (ja)
JP (1) JP6670094B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812587B2 (en) * 2015-01-26 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6436531B2 (ja) * 2015-01-30 2018-12-12 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
KR102439505B1 (ko) * 2015-06-11 2022-09-02 삼성디스플레이 주식회사 박막 트랜지스터 기판
EP3125296B1 (en) * 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
JP6176583B1 (ja) * 2015-11-12 2017-08-09 パナソニックＩｐマネジメント株式会社 光検出装置
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
US20190120701A1 (en) * 2016-04-09 2019-04-25 Indian Institute Of Science Reduced graphene oxide-silver nanocomposite films for temperature sensor application
TWI778959B (zh) 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN117560925A (zh) * 2017-06-02 2024-02-13 株式会社半导体能源研究所 半导体装置、电子构件及电子设备
JP7512204B2 (ja) * 2018-10-26 2024-07-08 株式会社半導体エネルギー研究所 金属酸化物の作製方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100207117A1 (en) * 2009-02-13 2010-08-19 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US20110140100A1 (en) * 2009-12-10 2011-06-16 Masahiro Takata Thin-film transistor, method of producing the same, and devices provided with the same
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2014021442A1 (en) * 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor stacked film and semiconductor device
US20140034945A1 (en) * 2012-08-02 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20140252345A1 (en) * 2013-03-06 2014-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film and semiconductor device
US20140332800A1 (en) * 2013-05-09 2014-11-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR102357169B1 (ko) 2010-04-02 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20240025046A (ko) 2010-12-03 2024-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP5508535B2 (ja) * 2011-03-22 2014-06-04 パナソニック株式会社 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板
JP6128775B2 (ja) 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
US9252279B2 (en) 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102316107B1 (ko) * 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
JP6442321B2 (ja) * 2014-03-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法、並びに電子機器
KR102437450B1 (ko) 2014-06-13 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치를 포함하는 전자 기기

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100207117A1 (en) * 2009-02-13 2010-08-19 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
JP2010212671A (ja) * 2009-02-13 2010-09-24 Semiconductor Energy Lab Co Ltd トランジスタ、及び当該トランジスタを具備する半導体装置、並びにそれらの作製方法
US20110140100A1 (en) * 2009-12-10 2011-06-16 Masahiro Takata Thin-film transistor, method of producing the same, and devices provided with the same
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2012124446A (ja) * 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
CN102792451A (zh) * 2010-04-07 2012-11-21 株式会社神户制钢所 薄膜晶体管的半导体层用氧化物及溅射靶材以及薄膜晶体管
KR20120130245A (ko) * 2010-04-07 2012-11-29 가부시키가이샤 고베 세이코쇼 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
US20130009111A1 (en) * 2010-04-07 2013-01-10 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Oxide for semiconductor layer of thin film transistor, sputtering target, and thin film transistor
JP2014045173A (ja) * 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20140034945A1 (en) * 2012-08-02 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20140018803A (ko) * 2012-08-02 2014-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2014045178A (ja) * 2012-08-03 2014-03-13 Semiconductor Energy Lab Co Ltd 酸化物半導体積層膜及び半導体装置
WO2014021442A1 (en) * 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor stacked film and semiconductor device
US20140252345A1 (en) * 2013-03-06 2014-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film and semiconductor device
JP2014209574A (ja) * 2013-03-06 2014-11-06 株式会社半導体エネルギー研究所 半導体膜および半導体装置
US20140332800A1 (en) * 2013-05-09 2014-11-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
JP2014239213A (ja) * 2013-05-09 2014-12-18 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN105190902A (zh) * 2013-05-09 2015-12-23 株式会社半导体能源研究所 半导体装置及其制造方法
KR20160006718A (ko) * 2013-05-09 2016-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Also Published As

Publication number Publication date
US20160190330A1 (en) 2016-06-30
JP6670094B2 (ja) 2020-03-18
US10396210B2 (en) 2019-08-27

Similar Documents

Publication Publication Date Title
JP7266084B2 (ja) 半導体装置の作製方法
JP6670094B2 (ja) 半導体装置
JP6555953B2 (ja) 半導体装置の作製方法
JP6635812B2 (ja) 半導体装置の作製方法
JP6628507B2 (ja) 半導体装置
JP6727794B2 (ja) 半導体装置
JP2016027626A (ja) 半導体装置及び表示装置
US20160111548A1 (en) Semiconductor device, manufacturing method thereof, display device, and display module
JP7434644B2 (ja) 半導体装置の作製方法
JP2016006867A (ja) 半導体装置、該半導体装置を有する表示装置
JP6698549B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200228

R150 Certificate of patent or registration of utility model

Ref document number: 6670094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250