CN102683197A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN102683197A
CN102683197A CN2012100600020A CN201210060002A CN102683197A CN 102683197 A CN102683197 A CN 102683197A CN 2012100600020 A CN2012100600020 A CN 2012100600020A CN 201210060002 A CN201210060002 A CN 201210060002A CN 102683197 A CN102683197 A CN 102683197A
Authority
CN
China
Prior art keywords
semiconductor layer
oxide semiconductor
film
layer
amorphous oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100600020A
Other languages
English (en)
Other versions
CN102683197B (zh
Inventor
山崎舜平
佐藤裕平
佐藤惠司
丸山哲纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102683197A publication Critical patent/CN102683197A/zh
Application granted granted Critical
Publication of CN102683197B publication Critical patent/CN102683197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及一种半导体装置的制造方法,目的在于对使用氧化物半导体的半导体装置赋予稳定的电特性并实现高可靠性。在包括氧化物半导体层的晶体管的制造工序中,在氧化硅膜上形成包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域的非晶氧化物半导体层,在该非晶氧化物半导体层上形成氧化铝膜,然后进行加热处理来使该非晶氧化物半导体层的至少一部分晶化,从而形成包括具有大致垂直于表面的c轴的结晶的氧化物半导体层。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置及半导体装置的制造方法。
另外,在本说明书中半导体装置是指能够通过利用半导体特性而工作的所有装置,电光装置、半导体电路以及电子设备都是半导体装置。
背景技术
使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管(也称为薄膜晶体管(TFT))的技术受到关注。该晶体管被广泛地应用于如集成电路(IC)及图像显示装置(显示装置)等电子设备。作为可以应用于晶体管的半导体薄膜,硅类半导体材料被广泛地周知。但是,作为其他材料,氧化物半导体受到关注。
例如,已经公开了,作为晶体管的活性层使用电子载流子浓度低于1018/cm3的包含铟(In)、镓(Ga)及锌(Zn)的非晶氧化物的晶体管(参照专利文献1)。
[专利文献1]日本专利申请公开2006-165528号公报
但是,在薄膜形成工序中,当氧化物半导体偏离化学计量组成或者形成电子施主的氢或水分混入到氧化物半导体时,其导电率有可能变化。这种现象是导致使用氧化物半导体的晶体管的电特性变动的主要原因。
发明内容
鉴于上述问题,目的之一是对使用氧化物半导体的半导体装置赋予稳定的电特性来实现高可靠性。
在包括氧化物半导体层的晶体管的制造工序中,在氧化硅膜上形成包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域的非晶氧化物半导体层,在该非晶氧化物半导体层上形成氧化铝膜,然后进行加热处理来使该非晶氧化物半导体层的至少一部分晶化,从而形成包含具有大致垂直于表面的c轴的结晶的氧化物半导体层。
包含具有大致垂直于表面的c轴的结晶的氧化物半导体层(以下,也称为结晶氧化物半导体层)具有不是单晶结构也不是非晶结构的结构,并具有如下氧化物,即含有具有c轴取向的结晶(C Axis AlignedCrystal:也称为CAAC)的氧化物。通过采用结晶氧化物半导体层,可以进一步抑制因可见光或紫外光的照射而产生的晶体管的电特性变化,从而可以制造可靠性高的半导体装置。
氧化物半导体层(非晶氧化物半导体层及结晶氧化物半导体层)包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域。此时,氧含量超过氧化物半导体的化学计量组成比。或者,氧含量超过单晶时的氧含量。有时氧存在于氧化物半导体的晶格之间。例如,在单晶结构为由InGaO3(ZnO)m(m>0)表示的材料的情况下,由于氧化物半导体的组成由InGaZnmOm+3表示,所以例如在m=1(InGaZnO4)时,使用具有InGaZnOx(x>0)的x超过4的氧过剩区的氧化物半导体层。这种氧过剩区存在于氧化物半导体层的一部分(也包括界面)即可。
另外,包含在氧化物半导体层中的氧在氧化物半导体中动态地(dynamically)重复下述表达式(1)所示的与金属元素键合及脱离的反应。因为氧脱离了的金属元素具有悬空键,所以在氧化物半导体层中氧缺损存在于氧脱离了的部分。
[表达式1]
Figure BDA0000141840030000021
在根据所公开的发明的一个实施方式的氧化物半导体层中,因为膜中含有过剩的氧(优选的是超过化学计量组成比的氧),所以可以立即填补该氧缺损。由此,可以减少存在于膜中的起因于氧缺损的DOS(density of state:状态密度)。例如,在氧化物半导体层含有与化学计量组成比一致的量的氧时的DOS的平均密度为1018cm-3以上且1019cm-3以下左右的情况下,包含超过化学计量组成比的氧的氧化物半导体中的DOS的平均密度有可能成为1015cm-3以上且1016cm-3以下左右。
因为存在于氧化物半导体层中的过剩的氧能够立即填补产生在膜中的氧缺损,所以可以使产生起因于氧缺损的施主能级的时间短,从而可以降低或实际上消除存在于膜中的施主能级。
设置在氧化物半导体层上的氧化铝膜具有高遮断效果(阻挡效果),即不使氢、水分、羟基或氢化物(也称为氢化合物)等杂质及氧这两者透过膜的效果。
因此,氧化铝膜用作保护膜,而防止在制造工序中及之后成为晶体管的电特性变动的主要原因的氢、水分等杂质混入到氧化物半导体层,并防止从氧化物半导体层放出作为构成氧化物半导体的主要成分材料的氧。
另外,因为在氧化硅膜和氧化铝膜之间夹着非晶氧化物半导体层的状态下进行使非晶氧化物半导体层晶化的加热处理,所以可以防止因用于晶化的加热处理而从非晶氧化物半导体层放出氧。由此,得到的结晶氧化物半导体层可以成为维持非晶氧化物半导体层所包含的氧量并包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域的膜。
因此,由于氢、水分等杂质不混入到所形成的结晶氧化物半导体层,所以该结晶氧化物半导体层的纯度高。并且由于防止从所形成的结晶氧化物半导体层放出氧,所以该结晶氧化物半导体层包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域。因此,通过将该结晶氧化物半导体层用于晶体管,可以降低因氧缺损而产生的晶体管的阈值电压Vth的偏差、阈值电压的漂移ΔVth。
另外,优选的是,氧化硅膜包括氧含量超过该氧化硅处于结晶状态时的化学计量组成比的区域。此时,氧含量超过氧化硅的化学计量组成比。或者,氧含量超过单晶时的氧含量。有时氧存在于氧化硅的晶格之间。在组成是由SiOx(x>0)表示的氧化硅膜的情况下,由于氧化硅的化学计量组成比为Si∶O=1∶2,所以优选使用具有x超过2的氧过剩区的氧化硅膜。这种氧过剩区存在于氧化硅膜的一部分(也包括界面)即可。
通过使与氧化物半导体层接触的氧化硅膜处于含有多量的氧的状态,可以将该氧化硅膜作为适用于向氧化物半导体层供应氧的供应源。
另外,优选的是,氧化铝膜也包括氧含量超过该氧化铝处于结晶状态时的化学计量组成比的区域。此时,氧含量超过氧化铝的化学计量组成比。或者,氧含量超过单晶时的氧含量。有时氧存在于氧化铝的晶格之间。在组成由AlOx(x>0)表示的情况下,由于氧化铝的化学计量组成比为Al∶O=3∶2,所以优选使用具有x超过3/2的氧过剩区的氧化铝膜。这种氧过剩区存在于氧化铝膜的一部分(也包括界面)即可。
另外,优选在形成氧化铝膜之前对非晶氧化物半导体层进行脱水处理或脱氢处理,该脱水处理或脱氢处理通过从氧化物半导体层意图性地排除氢原子或水等包含氢原子的杂质等的加热处理来进行。
通过从氧化物半导体去除作为n型杂质的氢来使该氧化物半导体高纯度化,使得尽量不包含杂质,可以实现I型(本征)氧化物半导体或无限趋近于I型(本征)的氧化物半导体。也就是说,通过尽量去除氢、水等杂质,可以实现高纯度化的I型(本征)或近于I型的半导体。由此,可以使氧化物半导体的费米能级(Ef)成为与本征费米能级(Ei)相同的程度。
本说明书所公开的发明的构成的一个方式是如下半导体装置的制造方法,包括如下步骤:形成氧化硅膜、氧化铝膜及夹在氧化硅膜和氧化铝膜之间的非晶氧化物半导体层;以及对非晶氧化物半导体层进行加热处理来使其至少一部分晶化,而形成包含具有大致垂直于表面的c轴的结晶的氧化物半导体层,其中,非晶氧化物半导体层包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域。
本说明书所公开的发明的构成的一种方式是如下半导体装置的制造方法,包括如下步骤:形成氧化硅膜;在氧化硅膜上形成非晶氧化物半导体层;对非晶氧化物半导体层进行第一加热处理来使其放出包含在非晶氧化物半导体层中的氢或水分;在进行了第一加热处理的非晶氧化物半导体层上形成氧化铝膜;以及以高于第一加热处理的温度对进行了第一加热处理的非晶氧化物半导体层进行第二加热处理来使它的至少一部分晶化,而形成包含具有大致垂直于表面的c轴的结晶的氧化物半导体层,其中,非晶氧化物半导体层包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域。
如上所述,在具有高纯度化并包含过剩的填补氧缺损的氧的结晶氧化物半导体层的晶体管中,电特性变动得到抑制,而在电性上稳定。因此,可以提供使用具有稳定的电特性的氧化物半导体的可靠性高的半导体装置。
为了防止包含在氧化物半导体层中的过剩的氧因加热处理而被放出,在结晶氧化物半导体层上设置氧化铝膜,从而可以防止在结晶氧化物半导体层中及在与氧化物半导体层的上下所接触的层的界面产生缺陷且缺陷增加。也就是说,因为使结晶氧化物半导体层包含的过剩的氧起到填埋氧空位缺陷(oxygen-vacancy defect)的作用,所以可以提供具有稳定的电特性的可靠性高的半导体装置。
因此,所公开的发明的一个方式可以制造具有稳定的电特性的晶体管。
另外,所公开的发明的一个方式可以制造电特性良好且可靠性高的半导体装置。
附图说明
图1A至图1E是说明半导体装置及半导体装置的制造方法的一个方式的图;
图2A至图2E是说明半导体装置及半导体装置的制造方法的一个方式的图;
图3A至图3E是说明半导体装置及半导体装置的制造方法的一个方式的图;
图4A至图4E是说明半导体装置及半导体装置的制造方法的一个方式的图;
图5A至图5C是说明半导体装置的一个方式的图;
图6A至图6C是说明半导体装置的一个方式的图;
图7是说明半导体装置的一个方式的图;
图8是说明半导体装置的一个方式的图;
图9是说明半导体装置的一个方式的图;
图10A及图10B是说明半导体装置的一个方式的图;
图11A至图11F是示出电子设备的图;
图12A至图12E是说明半导体装置及半导体装置的制造方法的一个方式的图;
图13A1至图13B2是示出比较例样品A的SIMS数据的图;
图14A1至图14B2是示出实施例样品A的SIMS数据的图;
图15A至图15D是示出比较例样品B的TDS数据的图;
图16A至图16D是示出实施例样品B的TDS数据的图。
附图标记
106元件分离绝缘层
108栅绝缘层
110栅电极
116沟道形成区
120杂质区
124金属化合物区
128绝缘层
130绝缘层
140晶体管
142a源电极或漏电极
142b源电极或漏电极
144结晶氧化物半导体层
146栅绝缘层
148a栅电极
148b电极
150绝缘层
152绝缘层
156布线
162晶体管
164电容元件
185衬底
400衬底
401栅电极层
402栅绝缘层
403结晶氧化物半导体层
405a源电极层
405b漏电极层
407氧化物绝缘层
407a氧化物绝缘层
407b氧化物绝缘层
410晶体管
430晶体管
436绝缘层
440晶体管
441非晶氧化物半导体膜
442非晶氧化物半导体层
450晶体管
601衬底
602光电二极管
606a半导体层
606b半导体层
606c半导体层
608粘合层
613衬底
622光
631绝缘层
632绝缘层
633层间绝缘层
634层间绝缘层
640晶体管
641a电极层
641b电极层
642电极层
643导电层
645栅电极层
656晶体管
658光电二极管复位信号线
659栅极信号线
671光电传感器输出信号线
672光电传感器参考信号线
2701壳体
2703壳体
2705显示部
2707显示部
2711轴部
2721电源开关
2723操作键
2725扬声器
2800壳体
2801壳体
2802显示面板
2803扬声器
2804麦克风
2805操作键
2806定位装置
2807影像拍摄用透镜
2808外部连接端子
2810太阳电池单元
2811外部存储槽
3001主体
3002壳体
3003显示部
3004键盘
3021主体
3022触屏笔
3023显示部
3024操作按钮
3025外部接口
3051主体
3053取景器
3054操作开关
3056电池
4001衬底
4002像素部
4003信号线驱动电路
4004扫描线驱动电路
4005密封剂
4006衬底
4008液晶层
4010晶体管
4011晶体管
4013液晶元件
4015连接端子电极
4016端子电极
4018FPC
4019各向异性导电膜
4020绝缘层
4021绝缘层
4023绝缘膜
4024绝缘层
4030电极层
4031电极层
4032绝缘膜
4033绝缘膜
4510分隔壁
4511场致发光层
4513发光元件
4514填充材料
4612空洞(cavity)
4613球形粒子
4614填充材料
4615a黑色区域
4615b白色区域
9601壳体
9603显示部
9605支架
具体实施方式
下面,使用附图对本说明书所公开的发明的实施方式进行详细说明。但是,本说明书所公开的发明不局限于以下说明,所属技术领域的普通技术人员可以很容易地理解,其方式及详细内容可以被变换为各种各样的形式。因此,本说明书所公开的发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。另外,为方便起见而使用诸如“第一”、“第二”之类的序数词,该序数不表示工序顺序或层叠顺序。另外,其在本说明书中不表示作为用于特别指定发明的事项的固有名称。
实施方式1
在本实施方式中,参照图1A至图1E对半导体装置及半导体装置的制造方法的一种方式进行说明。在本实施方式中示出作为半导体装置的一个例子的具有氧化物半导体层的晶体管。
对晶体管的结构没有特别的限定,例如可以使用顶栅结构或底栅结构的交错型和平面型等。另外,晶体管既可以具有形成有一个沟道形成区的单栅极结构,又可以具有形成有两个沟道形成区的双栅极结构或形成有三个沟道形成区的三栅极结构等多栅极结构。另外,也可以采用具有隔着栅绝缘层配置在沟道区上下的两个栅电极层的双栅型。
如图1E所示,晶体管410在具有绝缘表面的衬底400上包括栅电极层401、栅绝缘层402、结晶氧化物半导体层403、源电极层405a以及漏电极层405b。在晶体管410上还形成有氧化物绝缘层407。
另外,氧化物绝缘层407可以为单层或叠层,并且是包括氧化铝膜的结构。在本实施方式中,栅绝缘层402为氧化硅膜,而氧化物绝缘层407为氧化铝膜。
另外,结晶氧化物半导体层403是具有大致平行于表面的a-b面并包含具有大致垂直于该表面的c轴的结晶的氧化物半导体层,具有不是单晶结构也不是非晶结构的结构,并包括包含具有c轴取向的结晶(CAAC)的氧化物。通过使用结晶氧化物半导体层,可以进一步抑制因可见光或紫外光的照射而产生的晶体管的电特性变化,从而可以形成可靠性高的半导体装置。
图1A至图1E示出晶体管410的制造方法的一个例子。
首先,在具有绝缘表面的衬底400上形成导电膜,然后利用第一光刻工序形成栅电极层401。另外,也可以使用喷墨法形成抗蚀剂掩模。当使用喷墨法形成抗蚀剂掩模时不需要光掩模,由此可以降低制造成本。
对可以用于具有绝缘表面的衬底400的衬底没有大的限制,但是该衬底需要至少具有能够承受后面进行的热处理的程度的耐热性。例如,可以使用钡硼硅酸盐玻璃或铝硼硅酸盐玻璃等玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。另外,也可以采用硅或碳化硅等单晶半导体衬底、多晶半导体衬底、硅锗等的化合物半导体衬底、SOI衬底等,并且也可以将在这些衬底上设置有半导体元件的衬底用于衬底400。
此外,也可以使用柔性衬底作为衬底400来制造半导体装置。在制造具有柔性的半导体装置时,既可以在柔性衬底上直接形成包括结晶氧化物半导体层403的晶体管410,也可以在其他制造衬底上形成包括结晶氧化物半导体层403的晶体管410并然后从制造衬底将其剥离、转置到柔性衬底上。另外,为了从制造衬底将其剥离、转置到柔性衬底上,优选在制造衬底与包括氧化物半导体层的晶体管之间设置剥离层。
也可以在衬底400与栅电极层401之间设置用作基底膜的绝缘膜。该基底膜有防止杂质元素从衬底400扩散的功能,并可以使用选自氮化硅膜、氧化硅膜、氮氧化硅膜和氧氮化硅膜中的一种或多种膜的叠层结构形成。
另外,栅电极层401可以通过等离子体CVD法或溅射法等使用钼、钛、钽、钨、铝、铜、钕、钪等金属材料或以这些金属材料为主要成分的合金材料以单层或叠层来形成。
另外,作为栅电极层401的材料,也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等具有透光性的导电材料或具有透光性的导电材料的氮化物。另外,也可以采用上述具有透光性的导电材料与上述金属材料的叠层结构。
另外,也可以采用叠层结构的栅电极层401,并且作为其中的一层使用In-Sn-O类、In-Sn-Zn-O类、In-Al-Zn-O类、Sn-Ga-Zn-O类、Al-Ga-Zn-O类、Sn-Al-Zn-O类、In-Zn-O类、Sn-Zn-O类、Al-Zn-O类、In-O类、Sn-O类、Zn-O类的金属氧化物。优选采用叠层结构的栅电极层401,并作为其中的一层尤其优选使用包含作为功函数大的材料的铟、镓和锌的氧氮化物膜(也称为IGZON膜)。通过在氩及氮的混合气体气氛中进行成膜,可以得到包含铟、镓和锌的氧氮化物膜。
例如,作为栅电极层401可以使用:从衬底400一侧层叠铜膜、钨膜、包含铟、镓及锌的氧氮化物膜(IGZON膜)的叠层结构,或层叠钨膜、氮化钨膜、铜膜、钛膜的叠层结构等。
接着,通过等离子体CVD法或溅射法等在栅电极层401上形成栅绝缘层402(参照图1B)。栅绝缘层402可以为单层或叠层,并且作为与结晶氧化物半导体层403接触的膜使用氧化硅膜。
优选的是,与结晶氧化物半导体层403接触的氧化硅膜包括氧含量超过该氧化硅处于结晶状态时的化学计量组成比的区域。此时,氧含量超过氧化硅的化学计量组成比。或者,氧含量超过单晶时的氧含量。有时氧存在于氧化硅的晶格之间。在组成是由SiOx(x>0)表示的氧化硅膜的情况下,由于氧化硅的化学计量组成比为Si∶O=1∶2,所以优选使用具有x超过2的氧过剩区的氧化硅膜。这种氧过剩区存在于氧化硅膜的一部分(也包括界面)即可。
通过使与结晶氧化物半导体层403接触的氧化硅膜处于含有大量的氧的状态,可以将该氧化硅膜作为适用于向氧化物半导体层供应氧的供应源。
在作为栅绝缘层402采用叠层结构时,不与结晶氧化物半导体层403接触的膜可以通过等离子体CVD法或溅射法等并使用氮化硅、氧氮化硅、氮氧化硅、氧化铝、氮化铝、氧氮化铝、氮氧化铝、氧化铪、氧化镓或这些材料的混合材料来形成。
此外,为使栅绝缘层402、形成在栅绝缘层402上的氧化物半导体膜尽量不包含氢、羟基及水分,作为形成氧化物半导体膜的预处理,优选在溅射装置的预热室中对形成有栅电极层401的衬底400或者形成到栅绝缘层402的衬底400进行预热,来使吸附在衬底400上的氢、水分等杂质脱离并进行排气。另外,作为设置在预热室内的排气单元,优选采用低温泵。另外,也可以省略该预热处理。此外,该预热也可以在形成氧化物绝缘层407之前对形成到源电极层405a及漏电极层405b的衬底400同样地进行。
接着,在栅绝缘层402上形成膜厚为2nm以上且200nm以下,优选为5nm以上且30nm以下的非晶氧化物半导体膜441(参照图1B)。
非晶氧化物半导体膜441包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域。此时,氧含量超过氧化物半导体的化学计量组成比。或者,氧含量超过单晶时的氧含量。有时氧存在于氧化物半导体的晶格之间。例如,在单晶结构为由InGaO3(ZnO)m(m>0)表示的材料的情况下,由于氧化物半导体的组成由InGaZnmOm+3表示,所以例如在m=1(InGaZnO4)时,使用具有InGaZnOx(x>0)的x超过4的氧过剩区的非晶氧化物半导体膜。这种氧过剩区存在于非晶氧化物半导体膜的一部分(也包括界面)即可。
作为非晶氧化物半导体膜441,可以采用如下膜:在形成膜时在使该膜包含大量的氧的条件下进行成膜,来形成包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域的膜;也可以在形成非晶氧化物半导体膜之后导入氧(至少包含氧自由基、氧原子、氧离子中的任一种)来使膜中包含过剩的氧而成的膜。作为氧的导入方法,可以使用离子注入法、离子掺杂法、等离子体浸没离子注入法、等离子体处理等。
另外,优选的是,在通过溅射法形成非晶氧化物半导体膜441之前,进行引入氩气而产生等离子体的反溅射,来去除附着在栅绝缘层402表面的粉状物质(也称为微粒、尘屑)。反溅射是如下一种方法:不对靶材一侧施加电压,而在氩气氛下使用RF电源对衬底一侧施加电压来在衬底附近形成等离子体,由此进行表面改质。另外,也可以使用氮、氦、氧等而代替氩。
作为用于非晶氧化物半导体膜441的氧化物半导体,可以使用四元金属氧化物的In-Sn-Ga-Zn-O类氧化物半导体;三元金属氧化物的In-Ga-Zn-O类氧化物半导体、In-Sn-Zn-O类氧化物半导体、In-Al-Zn-O类氧化物半导体、Sn-Ga-Zn-O类氧化物半导体、Al-Ga-Zn-O类氧化物半导体、Sn-Al-Zn-O类氧化物半导体;二元金属氧化物的In-Zn-O类氧化物半导体、Sn-Zn-O类氧化物半导体、Al-Zn-O类氧化物半导体、Zn-Mg-O类氧化物半导体、Sn-Mg-O类氧化物半导体、In-Mg-O类氧化物半导体、In-Ga-O类氧化物半导体;或者In-O类氧化物半导体、Sn-O类氧化物半导体、Zn-O类氧化物半导体等。此外,也可以使上述氧化物半导体包含SiO2。在此,例如,In-Ga-Zn-O类氧化物半导体是指具有铟(In)、镓(Ga)、锌(Zn)的氧化物膜,并且对其化学计量组成比并没有限制。此外,In-Ga-Zn-O类氧化物半导体也可以包含In、Ga、Zn以外的元素。
另外,作为非晶氧化物半导体膜441,可以使用由化学式InMO3(ZnO)m(m>0)表示的薄膜。这里,M表示选自Ga、Al、Mn和Co中的一种或多种金属元素。例如,作为M,有Ga、Ga和Al、Ga和Mn、或者Ga和Co等。
另外,当作为氧化物半导体使用In-Zn-O类材料时,将原子数比设定为In/Zn=0.5至50,优选设定为In/Zn=1至20,更优选设定为In/Zn=1.5至15。通过将Zn的原子数比设定为上述范围内,可以提高晶体管的场效应迁移率。这里,在化合物的原子数比为In∶Zn∶O=x∶Y∶Z时,Z>1.5X+Y。
在本实施方式中,使用In-Ga-Zn-O类金属氧化物靶材通过溅射法来形成非晶氧化物半导体膜441。另外,作为形成非晶氧化物半导体膜441时的气氛,可以在稀有气体(典型的是氩)气氛、氧气氛或稀有气体和氧的混合气氛中进行。在通过成膜形成包含过剩的氧的非晶氧化物半导体膜441时,优选采用氧气氛(例如,氧100%)。
作为用于通过溅射法制作非晶氧化物半导体膜441的靶材,例如使用组成比为In2O3∶Ga2O3∶ZnO=1∶1∶1[摩尔比]的氧化物靶材,来形成In-Ga-Zn-O膜。此外,不局限于上述靶材的材料和组成,例如也可以使用组成比为In2O3∶Ga2O3∶ZnO=1∶1∶2[摩尔比]的金属氧化物靶材。
此外,金属氧化物靶材的填充率为90%以上且100%以下,优选为95%以上且99.9%以下。通过使用高填充率的金属氧化物靶材,可以形成致密的非晶氧化物半导体膜441。
作为在形成非晶氧化物半导体膜441时使用的溅射气体,优选使用去除了氢、水、羟基或氢化物等杂质的高纯度气体。
在保持为减压状态的成膜室中保持衬底。然后,在去除成膜室内的残留水分的同时导入去除了氢和水分的溅射气体,使用上述靶材在衬底400上形成非晶氧化物半导体膜441。为了去除成膜室内的残留水分,优选使用吸附型的真空泵,例如低温泵、离子泵、钛升华泵。此外,作为排气单元,也可以使用添加有冷阱的涡轮泵。因为在使用低温泵进行排气的成膜室中,例如对氢原子、水(H2O)等包含氢原子的化合物(更优选的是,还对包含碳原子的化合物)等进行排气,所以可以降低在该成膜室中形成的非晶氧化物半导体膜441所包含的杂质的浓度。
另外,优选以不暴露于大气的方式连续形成栅绝缘层402和非晶氧化物半导体膜441。通过以不暴露于大气的方式连续形成栅绝缘层402和非晶氧化物半导体膜441,可以防止氢或水分等杂质附着于栅绝缘层402表面。
另外,也可以对非晶氧化物半导体膜441进行用于去除过剩的氢(包括水或羟基)(脱水或脱氢)的加热处理。将加热处理的温度设定为不使非晶氧化物半导体膜晶化的温度,典型地设定为250℃以上且400℃以下,优选设定为300℃以下。
通过在将非晶氧化物半导体膜441加工为岛状之前进行用于脱水或脱氢的加热处理,可以防止因加热处理而放出包含在栅绝缘层402中的氧,所以是优选的。
另外,在加热处理中,氮或诸如氦、氖、氩等稀有气体优选不包含水、氢等。或者,优选将导入加热处理装置中的氮或诸如氦、氖、氩等的稀有气体的纯度设定为6N(99.9999%)以上,更优选设定为7N(99.99999%)以上(即,将杂质浓度设定为1ppm以下,优选设定为0.1ppm以下)。
此外,也可以在通过加热处理加热非晶氧化物半导体膜441之后,对相同的炉中导入高纯度的氧气、高纯度的二氮化氧气体或超干燥气空气(使用CRDS(cavity ring-down laser spectroscopy:光腔衰荡光谱法)方式的露点仪进行测定时的水分量是20ppm(露点换算,-55℃)以下,优选的是1ppm以下,更优选的是10ppb以下的空气)。氧气体或二氮化氧气体优选不包含水、氢等。或者,优选将导入加热处理装置中的氧气或二氮化氧气体的纯度设定为6N以上,优选设定为7N以上(即,将氧气体或二氮化氧气体中的杂质浓度设定为1ppm以下,优选设定为0.1ppm以下)。通过利用氧气或二氮化氧气体的作用来供应在利用脱水或脱氢处理进行杂质排除工序同时减少的构成非晶氧化物半导体膜的主要成分材料的氧,可以使非晶氧化物半导体膜高纯度化及在电性上I型(本征)化。
接着,对非晶氧化物半导体膜441进行第二光刻处理来将其加工为岛状非晶氧化物半导体层442(参照图1C)。另外,也可以通过喷墨法形成用于形成岛状非晶氧化物半导体层442的抗蚀剂掩模。在通过喷墨法形成抗蚀剂掩模时不需要光掩模,由此可以降低制造成本。
另外,在所公开的发明的一种方式中,既可以如本实施方式所示将氧化物半导体层(非晶氧化物半导体层及结晶氧化物半导体层)加工为岛状,又可以不加工形状而保持膜状。
此外,当在栅绝缘层402中形成接触孔时,可以在加工非晶氧化物半导体层442的同时进行该工序。
另外,在此的非晶氧化物半导体膜441的蚀刻可以采用干法蚀刻和湿法蚀刻中的一方或双方。例如,作为用于非晶氧化物半导体膜441的湿法蚀刻的蚀刻剂,可以使用混合有磷酸、醋酸及硝酸的溶液等。此外,也可以使用ITO07N(由日本关东化学株式会社制造)。
接着,在栅绝缘层402和非晶氧化物半导体层442上形成成为源电极层和漏电极层(包括形成在与它们相同的层的布线)的导电膜。作为该导电膜,使用能够承受在后面的加热处理的材料。作为用于源电极层及漏电极层的导电膜,例如可以使用含有选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)等。此外,还可以采用在Al、Cu等的金属膜的下侧和上侧的一方或双方层叠Ti、Mo、W等高熔点金属膜或它们的金属氮化物膜(氮化钛膜、氮化钼膜、氮化钨膜)的结构。另外,作为用于源电极层及漏电极层的导电膜,也可以使用导电金属氧化物。作为导电金属氧化物,可以使用氧化铟、氧化锡、氧化锌、氧化铟氧化锡、氧化铟氧化锌或使它们的金属氧化物材料包含氧化硅的材料。
通过第三光刻工序在导电膜上形成抗蚀剂掩模,并且选择性地进行蚀刻来形成源电极层405a和漏电极层405b,然后去除抗蚀剂掩模。
此外,为了缩减用于光刻工序的光掩模数及工序数,也可以使用由透过的光成为多种强度的曝光掩模的多级灰度掩模形成的抗蚀剂掩模进行蚀刻工序。由于使用多级灰度掩模形成的抗蚀剂掩模成为具有多种厚度的形状,并且可以通过蚀刻进一步改变形状,因此可以用于加工为不同图案的多个蚀刻工序。由此,可以使用一个多级灰度掩模形成至少对应于两种以上的不同图案的抗蚀剂掩模。从而,可以缩减曝光掩模数,并还可以缩减对应的光刻工序,所以可以实现工序的简化。
另外,当对导电膜进行蚀刻时,优选使蚀刻条件最佳以防止非晶氧化物半导体层442被蚀刻得断开。但是,很难得到仅蚀刻导电膜而完全不蚀刻非晶氧化物半导体层442的条件,所以有时当对导电膜进行蚀刻时只有非晶氧化物半导体层442的一部分被蚀刻,而成为具有槽部(凹部)的氧化物半导体层。
在本实施方式中,由于使用Ti膜作为导电膜,并使用In-Ga-Zn-O类氧化物半导体作为非晶氧化物半导体层442,所以作为蚀刻剂使用氨水过氧化氢混合物(氨、水、过氧化氢水的混合液)。
接着,形成与非晶氧化物半导体层442的一部分接触的氧化物绝缘层407(参照图1D)。氧化物绝缘层407可以为单层或叠层,并是包括氧化铝膜的结构。
包括在氧化物绝缘层407中的氧化铝膜的厚度为30nm以上且500nm以下,优选为50nm以上且200nm以下。氧化物绝缘层407可以适当地采用溅射法等不使水、氢等的杂质混入到氧化物绝缘层407的方法来形成。当氧化物绝缘层407包含氢时,有如下忧虑:因该氢侵入到氧化物半导体层中或该氢抽取氧化物半导体层中的氧而使氧化物半导体层的背沟道低电阻化(N型化),由此形成寄生沟道。因此,重要的是,在成膜方法中不使用氢,以使氧化物绝缘层407成为尽量不包含氢的膜。
优选的是,氧化铝膜也包括氧含量超过该氧化铝处于结晶状态时的化学计量组成比的区域。此时,氧含量超过氧化铝的化学计量组成比。或者,氧含量超过单晶时的氧含量。有时氧存在于氧化铝的晶格之间。在组成由AlOx(x>0)表示的情况下,由于氧化铝的化学计量组成比为Al∶O=3∶2,所以优选使用具有x超过3/2的氧过剩区的氧化铝膜。这种氧过剩区存在于氧化铝膜的一部分(也包括界面)即可。
在本实施方式中,作为氧化物绝缘层407利用溅射法形成厚度为100nm的氧化铝膜。可以在稀有气体(典型的是氩)气氛下、氧气氛下或稀有气体和氧的混合气氛下通过溅射法形成氧化铝膜。
与形成非晶氧化物半导体膜441时同样,为了去除氧化物绝缘层407的成膜室内的残留水分,优选使用吸附型的真空泵(低温泵等)。通过在使用低温泵排气的成膜室中形成氧化物绝缘层407,可以降低氧化物绝缘层407所包含的杂质的浓度。此外,作为用来去除氧化物绝缘层407的成膜室内的残留水分的排气单元,也可以采用添加有冷阱的涡轮分子泵。
作为形成氧化物绝缘层407时使用的溅射气体,优选使用去除了氢、水、羟基或氢化物等杂质的高纯度气体。
在层叠氧化物绝缘层407时,除了氧化铝膜以外,典型地可以使用氧化硅膜、氧氮化硅膜、氧氮化铝膜或氧化镓膜等无机绝缘膜。图12A至图12E示出作为氧化物绝缘层407采用氧化物绝缘层407a、氧化物绝缘层407b的叠层结构的例子。
如图12D所示,在非晶氧化物半导体层442、源电极层405a、漏电极层405b上形成氧化物绝缘层407a,并且在氧化物绝缘层407a上形成氧化物绝缘层407b。通过作为氧化物绝缘层407a使用包括氧含量过剩的区域的氧化物绝缘层,氧化物绝缘层407a成为向非晶氧化物半导体层442供应氧的供应源,所以是优选的。例如,在本实施方式中,作为氧化物绝缘层407a使用包括氧含量超过氧化硅处于结晶状态时的化学计量组成比的氧化硅膜,而作为氧化物绝缘层407b使用氧化铝膜。
接着,对非晶氧化物半导体层442进行加热处理来使该非晶氧化物半导体层442的至少一部分晶化,而形成包含具有大致垂直于表面的c轴的结晶的结晶氧化物半导体层403。
在非晶氧化物半导体层442上作为氧化物绝缘层407设置的氧化铝膜具有高遮断效果(阻挡效果),即不使氢、水分等杂质及氧这两者透过膜的效果。
因此,氧化铝膜用作保护膜,而防止在制造工序中及之后成为晶体管的电特性变动的主要原因的氢、水分等杂质混入到氧化物半导体层(非晶氧化物半导体层442及结晶氧化物半导体层403),并防止从氧化物半导体层(非晶氧化物半导体层442及结晶氧化物半导体层403)放出作为构成氧化物半导体的主要成分材料的氧。
因为在用作栅绝缘层402的氧化硅膜和用作氧化物绝缘层407的氧化铝膜之间夹着非晶氧化物半导体层442的状态下进行使非晶氧化物半导体层442晶化的加热处理,所以可以防止因用于晶化的加热处理而从非晶氧化物半导体层442放出氧。由此,得到的结晶氧化物半导体层403可以成为维持非晶氧化物半导体层442所包含的氧量并包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域的膜。
因此,由于氢、水分等杂质不混入到所形成的结晶氧化物半导体层403,所以该结晶氧化物半导体层403的纯度高。并且由于防止从所形成的结晶氧化物半导体层403放出氧,所以该结晶氧化物半导体层403包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域。因此,通过将该结晶氧化物半导体层403用于晶体管410,可以降低因氧缺损而产生的晶体管的阈值电压Vth的偏差、阈值电压的漂移ΔVth。
使非晶氧化物半导体层442的至少一部分晶化的加热处理的温度为250℃以上且700℃以下,优选为400℃以上,更优选为500℃以上,进一步优选为550℃以上。
例如,将衬底导入作为加热处理装置之一的电炉中,并且在减压下以450℃的温度对氧化物半导体层进行1小时的加热处理。
另外,加热处理装置不局限于电炉而也可以具备利用电阻发热体等的发热体所产生的热传导或热辐射对被处理物进行加热的装置。例如,可以使用GRTA(Gas Rapid Thermal Anneal:气体快速热退火)装置、LRTA(Lamp Rapid Thermal Anneal:灯快速热退火)装置等RTA(Rapid Thermal Anneal:快速热退火)装置。LRTA装置是通过利用从卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或者高压汞灯等的灯发射的光(电磁波)的辐射来加热被处理物的装置。GRTA装置是使用高温气体进行加热处理的装置。作为高温的气体,使用氩等稀有气体或氮等不因加热处理而与被处理物产生反应的惰性气体。
例如,作为加热处理,也可以进行如下GRTA,即将衬底放入加热为650℃至700℃的高温的惰性气体中,在加热几分钟之后,将衬底从惰性气体中取出。
加热处理在氮、氧、超干燥空气(水的含量为20ppm以下,优选为1ppm以下,优选为10ppb以下的空气)、或者稀有气体(氩、氦等)的气氛下进行,即可。但是,上述氮、氧、超干燥空气、稀有气体等的气氛优选不包含水、氢等。此外,优选将导入加热处理装置中的氮、氧或者稀有气体的纯度设定为6N(99.9999%)以上,优选为7N(99.99999%)以上(即,将杂质浓度设定为1ppm以下,优选为0.1ppm以下)。
在高纯度化的结晶氧化物半导体层403中,载流子极少(近于0),可以使载流子浓度低于1×1014/cm3,优选低于1×1012/cm3,更优选低于1×1011/cm3
通过上述工序形成晶体管410(参照图1E)。晶体管410为高纯度化并具有包含过剩的填补氧缺损的氧的结晶氧化物半导体层的晶体管。因此,晶体管410的电特性变动得到抑制,且晶体管410在电性上稳定。
使用本实施方式制造的高纯度化并使用包含填补氧缺损的过剩的氧的结晶氧化物半导体层403的晶体管410可以将截止状态下的电流值(截止电流值)降低到如下值,即在沟道宽度为1μm时在室温下低于10zA/μm,在85℃下低于100zA/μm。
如上所述,可以提供使用具有稳定的电特性的氧化物半导体的半导体装置。因此,可以提供可靠性高的半导体装置。
实施方式2
在本实施方式中,参照图2A至图2E对半导体装置及半导体装置的制造方法的另一个方式进行说明。与上述实施方式相同的部分或者具有与上述实施方式相同的功能的部分以及工序可以与上述实施方式同样地进行,省略重复说明。此外,省略对相同的部分的详细说明。
图2A至图2E所示的晶体管440是顶栅结构的晶体管的例子。
如图2E所示,晶体管440在设置有绝缘层436的具有绝缘表面的衬底400上,包括结晶氧化物半导体层403、源电极层405a、漏电极层405b、栅绝缘层402以及栅电极层401。在晶体管440上形成有氧化物绝缘层407。
图2A至图2E示出晶体管440的制造方法的一个例子。
首先,在具有绝缘表面的衬底400上形成绝缘层436。绝缘层436可以为单层或叠层,并且作为与结晶氧化物半导体层403接触的膜使用氧化硅膜。
优选的是,与结晶氧化物半导体层403接触的氧化硅膜包括氧含量超过该氧化硅处于结晶状态时的化学计量组成比的区域。此时,氧含量超过氧化硅的化学计量组成比。或者,氧含量超过单晶时的氧含量。有时氧存在于氧化硅的晶格之间。在组成是由SiOx(x>0)表示的氧化硅膜的情况下,由于氧化硅的化学计量组成比为Si∶O=1∶2,所以优选使用具有x超过2的氧过剩区的氧化硅膜。这种氧过剩区存在于氧化硅膜的一部分(也包括界面)即可。
通过使与结晶氧化物半导体层403接触的氧化硅膜处于含有大量的氧的状态,可以将该氧化硅膜作为适用于向氧化物半导体层供应氧的供应源。
在作为绝缘层436采用叠层结构时,不与结晶氧化物半导体层403接触的膜可以通过等离子体CVD法或溅射法等并使用氮化硅、氧氮化硅、氮氧化硅、氧化铝、氮化铝、氧氮化铝、氮氧化铝、氧化铪、氧化镓或这些材料的混合材料来形成。
接着,在绝缘层436上形成非晶氧化物半导体膜441(参照图2A)。
非晶氧化物半导体膜441包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域。此时,氧含量超过氧化物半导体的化学计量组成比。或者,氧含量超过单晶时的氧含量。有时氧存在于氧化物半导体的晶格之间。在本实施方式中,使用In-Ga-Zn-O类氧化物靶材并通过溅射法来形成In-Ga-Zn-O类氧化物半导体膜。
另外,优选以不暴露于大气的方式连续形成绝缘层436和非晶氧化物半导体膜441。通过以不暴露于大气的方式连续形成绝缘层436和非晶氧化物半导体膜441,可以防止氢或水分等杂质附着于绝缘层436表面。
另外,也可以对非晶氧化物半导体膜441进行用于去除过剩的氢(包括水或羟基)(脱水或脱氢)的加热处理。将加热处理的温度设定为不使非晶氧化物半导体膜晶化的温度,典型地设定为250℃以上且400℃以下,优选设定为300℃以下。
通过在将非晶氧化物半导体膜441加工为岛状之前进行用于脱水或脱氢的加热处理,可以防止因加热处理而放出包含在绝缘层436中的氧,所以是优选的。
接着,对非晶氧化物半导体膜441由光刻工序来将其加工为岛状非晶氧化物半导体层442(参照图2B)。
在绝缘层436及非晶氧化物半导体层442上形成源电极层405a、漏电极层405b,并且在绝缘层436、非晶氧化物半导体层442、源电极层405a及漏电极层405b上形成栅绝缘层402。作为栅绝缘层402,使用通过溅射法或等离子体CVD法形成的氧化物绝缘层。在本实施方式中,作为栅绝缘层402,使用通过等离子体CVD法形成的氧氮化硅膜。
接着,在与非晶氧化物半导体层442重叠的栅绝缘层402上形成栅电极层401(参照图2C)。
接着,在栅电极层401上形成氧化物绝缘层407(参照图2D)。氧化物绝缘层407可以为单层或叠层,是包括氧化铝膜的结构。
包括在氧化物绝缘层407中的氧化铝膜的膜厚为30nm以上且500nm以下,优选为50nm以上且200nm以下。
优选的是,氧化铝膜也包括氧含量超过该氧化铝处于结晶状态时的化学计量组成比的区域。此时,氧含量超过氧化铝的化学计量组成比。或者,氧含量超过单晶时的氧含量。有时氧存在于氧化铝的晶格之间。在组成由AlOx(x>0)表示的情况下,由于氧化铝的化学计量组成比为Al∶O=3∶2,所以优选使用具有x超过3/2的氧过剩区的氧化铝膜。这种氧过剩区存在于氧化铝膜的一部分(也包括界面)即可。
在本实施方式中,作为氧化物绝缘层407利用溅射法形成膜厚为100nm的氧化铝膜。
接着,对非晶氧化物半导体层442进行加热处理来使该非晶氧化物半导体层442的至少一部分晶化,而形成包含具有大致垂直于表面的c轴的结晶的结晶氧化物半导体层403。
在非晶氧化物半导体层442上作为氧化物绝缘层407设置的氧化铝膜具有高遮断效果(阻挡效果),即不使氢、水分等杂质及氧这两者透过膜的效果。
因此,氧化铝膜用作保护膜,而防止在制造工序中及之后成为晶体管的电特性变动的主要原因的氢、水分等杂质混入到氧化物半导体层(非晶氧化物半导体层442及结晶氧化物半导体层403),并防止从氧化物半导体层(非晶氧化物半导体层442及结晶氧化物半导体层403)放出作为构成氧化物半导体的主要成分材料的氧。
因为在用作绝缘层436的氧化硅膜和用作氧化物绝缘层407的氧化铝膜之间夹着非晶氧化物半导体层442的状态下进行使非晶氧化物半导体层442晶化的加热处理,所以可以防止因用于晶化的加热处理而从非晶氧化物半导体层442放出氧。由此,得到的结晶氧化物半导体层403可以成为维持非晶氧化物半导体层442所包含的氧量并包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域的膜。
因此,由于氢、水分等杂质不混入到所形成的结晶氧化物半导体层403,所以该结晶氧化物半导体层403的纯度高。并且由于防止从所形成的结晶氧化物半导体层403放出氧,所以该结晶氧化物半导体层403包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域。因此,通过将该结晶氧化物半导体层403用于晶体管440,可以降低因氧缺损而产生的晶体管的阈值电压Vth的偏差、阈值电压的漂移ΔVth。
使非晶氧化物半导体层442的至少一部分晶化的加热处理的温度为250℃以上且700℃以下,优选为400℃以上,更优选为500℃以上,进一步优选为550℃以上。
通过上述工序形成晶体管440(参照图2E)。晶体管440为高纯度化并具有包含填补氧缺损的过剩的氧的结晶氧化物半导体层403的晶体管。因此,晶体管440的电特性变动得到抑制,而晶体管440在电性上稳定。
如上所述,可以提供使用具有稳定的电特性的氧化物半导体的半导体装置。因此,可以提供可靠性高的半导体装置。
本实施方式可以与其他实施方式适当地组合而实施。
实施方式3
在本实施方式中,参照图3A至图3E对半导体装置及半导体装置的制造方法的另一个方式进行说明。与上述实施方式相同的部分或者具有与上述实施方式相同的功能的部分以及工序可以与上述实施方式同样地进行,省略重复说明。此外,省略对相同的部分的详细说明。
图3A至图3E所示的晶体管430是底栅结构的晶体管的例子。
晶体管430在具有绝缘表面的衬底400上包括栅电极层401、栅绝缘层402、源电极层405a、漏电极层405b以及结晶氧化物半导体层403。另外,覆盖晶体管430形成有氧化物绝缘层407。
图3A至图3E示出晶体管430的制造方法的一个例子。
首先,在具有绝缘表面的衬底400上形成栅电极层401(参照图3A)。
在栅电极层401上形成栅绝缘层402。栅绝缘层402可以为单层或叠层,并且作为与结晶氧化物半导体层403接触的膜使用氧化硅膜。
优选的是,与结晶氧化物半导体层403接触的氧化硅膜包括氧含量超过该氧化硅处于结晶状态时的化学计量组成比的区域。此时,氧含量超过氧化硅的化学计量组成比。或者,氧含量超过单晶时的氧含量。有时氧存在于氧化硅的晶格之间。在组成是由SiOx(x>0)表示的氧化硅膜的情况下,由于氧化硅的化学计量组成比为Si∶O=1∶2,所以优选使用具有x超过2的氧过剩区的氧化硅膜。这种氧过剩区存在于氧化硅膜的一部分(也包括界面)即可。
通过使与结晶氧化物半导体层403接触的氧化硅膜处于含有大量的氧的状态,可以将该氧化硅膜作为适用于向氧化物半导体层供应氧的供应源。
接着,在栅绝缘层402上形成源电极层405a、漏电极层405b(参照图3B)。
接着,在栅绝缘层402、源电极层405a及漏电极层405b上形成非晶氧化物半导体膜,并且将其加工为岛状来形成非晶氧化物半导体层442(参照图3C)。
非晶氧化物半导体层442包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域。此时,氧含量超过氧化物半导体的化学计量组成比。或者,氧含量超过单晶时的氧含量。有时氧存在于氧化物半导体的晶格之间。在本实施方式中,使用In-Ga-Zn-O类氧化物靶材并通过溅射法来形成In-Ga-Zn-O类氧化物半导体膜。
另外,也可以对非晶氧化物半导体层442进行用于去除过剩的氢(包括水或羟基)(脱水或脱氢)的加热处理。将加热处理的温度设定为不使非晶氧化物半导体层442晶化的温度,典型地设定为250℃以上且400℃以下,优选设定为300℃以下。
也可以在加工为岛状非晶氧化物半导体层442之前进行用于脱水或脱氢的加热处理。
接着,在非晶氧化物半导体层442上形成氧化物绝缘层407(参照图3D)。氧化物绝缘层407可以为单层或叠层,是包括氧化铝膜的结构。
包括在氧化物绝缘层407中的氧化铝膜的厚度为30nm以上且500nm以下,优选为50nm以上且200nm以下。
优选的是,氧化铝膜也包括氧含量超过该氧化铝处于结晶状态时的化学计量组成比的区域。此时,氧含量超过氧化铝的化学计量组成比。或者,氧含量超过单晶时的氧含量。有时氧存在于氧化铝的晶格之间。在组成由AlOx(x>0)表示的情况下,由于氧化铝的化学计量组成比为Al∶O=3∶2,所以优选使用具有x超过3/2的氧过剩区的氧化铝膜。这种氧过剩区存在于氧化铝膜的一部分(也包括界面)即可。
在本实施方式中,作为氧化物绝缘层407利用溅射法形成膜厚为100nm的氧化铝膜。
接着,对非晶氧化物半导体层442进行加热处理来使该非晶氧化物半导体层442的至少一部分晶化,而形成包含具有大致垂直于表面的c轴的结晶的结晶氧化物半导体层403。
在非晶氧化物半导体层442上作为氧化物绝缘层407设置的氧化铝膜具有高遮断效果(阻挡效果),即不使氢等杂质及氧这两者透过膜的效果。
因此,氧化铝膜用作保护膜,而防止在制造工序中及之后成为晶体管的电特性变动的主要原因的氢、水分等杂质混入到氧化物半导体层(非晶氧化物半导体层442及结晶氧化物半导体层403),并防止从氧化物半导体层(非晶氧化物半导体层442及结晶氧化物半导体层403)放出作为构成氧化物半导体的主要成分材料的氧。
因为在用作栅绝缘层402的氧化硅膜和用作氧化物绝缘层407的氧化铝膜之间夹着非晶氧化物半导体层442的状态下进行使非晶氧化物半导体层442晶化的加热处理,所以可以防止因用于晶化的加热处理而从非晶氧化物半导体层442放出氧。由此,得到的结晶氧化物半导体层403可以成为维持非晶氧化物半导体层442所包含的氧量并包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域的膜。
因此,由于氢、水分等杂质不混入到所形成的结晶氧化物半导体层403,所以该结晶氧化物半导体层403的纯度高。并且由于防止从所形成的结晶氧化物半导体层403放出氧,所以该结晶氧化物半导体层403包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域。因此,通过将该结晶氧化物半导体层403用于晶体管430,可以降低因氧缺损而产生的晶体管的阈值电压Vth的偏差、阈值电压的漂移ΔVth。
使非晶氧化物半导体层442的至少一部分晶化的加热处理的温度为250℃以上且700℃以下,优选为400℃以上,更优选为500℃以上,进一步优选为550℃以上。
通过上述工序形成晶体管430(参照图3E)。晶体管430为高纯度化并具有包含填补氧缺损的过剩的氧的结晶氧化物半导体层403的晶体管。因此,晶体管430的电特性变动得到抑制,且晶体管430在电性上稳定。
如上所述,可以提供使用具有稳定的电特性的氧化物半导体的半导体装置。因此,可以提供可靠性高的半导体装置。
本实施方式可以与其他实施方式适当地组合而实施。
实施方式4
在本实施方式中,参照图4A至图4E对半导体装置及半导体装置的制造方法的另一个方式进行说明。与上述实施方式相同的部分或者具有与上述实施方式相同的功能的部分以及工序可以与上述实施方式同样地进行,省略重复说明。此外,省略对相同的部分的详细说明。
图4A至图4E所示的晶体管450是顶栅结构的晶体管的例子。
如图4E所示,晶体管450在设置有绝缘层436的具有绝缘表面的衬底400上,包括源电极层405a、漏电极层405b、结晶氧化物半导体层403、栅绝缘层402以及栅电极层401。在晶体管450上形成有氧化物绝缘层407。
图4A至图4E示出晶体管450的制造方法的一个例子。
首先,在具有绝缘表面的衬底400上形成绝缘层436。绝缘层436可以为单层或叠层,并且作为与结晶氧化物半导体层403接触的膜使用氧化硅膜。
优选的是,与结晶氧化物半导体层403接触的氧化硅膜包括氧含量超过该氧化硅处于结晶状态时的化学计量组成比的区域。此时,氧含量超过氧化硅的化学计量组成比。或者,氧含量超过单晶时的氧含量。有时氧存在于氧化硅的晶格之间。在组成是由SiOx(x>0)表示的氧化硅膜的情况下,由于氧化硅的化学计量组成比为Si∶O=1∶2,所以优选使用具有x超过2的氧过剩区的氧化硅膜。这种氧过剩区存在于氧化硅膜的一部分(也包括界面)即可。
通过使与结晶氧化物半导体层403接触的氧化硅膜处于含有大量的氧的状态,可以将该氧化硅膜作为适用于向氧化物半导体层供应氧的供应源。
在作为绝缘层436采用叠层结构时,不与结晶氧化物半导体层403接触的膜可以通过等离子体CVD法或溅射法等并使用氮化硅、氧氮化硅、氮氧化硅、氧化铝、氮化铝、氧氮化铝、氮氧化铝、氧化铪、氧化镓或这些材料的混合材料来形成。
接着,在绝缘层436上形成源电极层405a、漏电极层405b(参照图4A)。
接着,在绝缘层436、源电极层405a及漏电极层405b上形成非晶氧化物半导体膜,并且将其加工为岛状来形成非晶氧化物半导体层442(参照图4B)。
非晶氧化物半导体层442包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域。此时,氧含量超过氧化物半导体的化学计量组成比。或者,氧含量超过单晶时的氧含量。有时氧存在于氧化物半导体的晶格之间。在本实施方式中,使用In-Ga-Zn-O类氧化物靶材并通过溅射法来形成In-Ga-Zn-O类氧化物半导体膜。
另外,也可以对非晶氧化物半导体层442进行用于去除过剩的氢(包括水或羟基)(脱水或脱氢)的加热处理。将加热处理的温度设定为不使非晶氧化物半导体层442晶化的温度,典型地设定为250℃以上且400℃以下,优选设定为300℃以下。
也可以在加工为岛状非晶氧化物半导体层442之前进行用于脱水或脱氢的加热处理。
接着,在绝缘层436、源电极层405a、漏电极层405b及非晶氧化物半导体层442上形成栅绝缘层402。作为栅绝缘层402,使用通过溅射法或等离子体CVD法形成的氧化物绝缘层。在本实施方式中,作为栅绝缘层402,使用通过等离子体CVD法形成的氧氮化硅膜。
接着,在与非晶氧化物半导体层442重叠的栅绝缘层402上形成栅电极层401(参照图4C)。
接着,在栅电极层401上形成氧化物绝缘层407(参照图4D)。氧化物绝缘层407可以为单层或叠层,是包括氧化铝膜的结构。
包括在氧化物绝缘层407中的氧化铝膜的厚度为30nm以上且500nm以下,优选为50nm以上且200nm以下。
优选的是,氧化铝膜也包括氧含量超过该氧化铝处于结晶状态时的化学计量组成比的区域。此时,氧含量超过氧化铝的化学计量组成比。或者,氧含量超过单晶时的氧含量。有时氧存在于氧化铝的晶格之间。在组成由AlOx(x>0)表示的情况下,由于氧化铝的化学计量组成比为Al∶O=3∶2,所以优选使用具有x超过3/2的氧过剩区的氧化铝膜。这种氧过剩区存在于氧化铝膜的一部分(也包括界面)即可。
在本实施方式中,作为氧化物绝缘层407利用溅射法形成膜厚为100nm的氧化铝膜。
接着,对非晶氧化物半导体层442进行加热处理来使该非晶氧化物半导体层442的至少一部分晶化,而形成包含具有大致垂直于表面的c轴的结晶的结晶氧化物半导体层403。
在非晶氧化物半导体层442上作为氧化物绝缘层407设置的氧化铝膜具有高遮断效果(阻挡效果),即不使氢、水分等杂质及氧这两者透过膜的效果。
因此,氧化铝膜用作保护膜,而防止在制造工序中及之后成为晶体管的电特性变动的主要原因的氢、水分等杂质混入到氧化物半导体层(非晶氧化物半导体层442及结晶氧化物半导体层403),并防止从氧化物半导体层(非晶氧化物半导体层442及结晶氧化物半导体层403)放出作为构成氧化物半导体的主要成分材料的氧。
因为在用作绝缘层436的氧化硅膜和用作氧化物绝缘层407的氧化铝膜之间夹着非晶氧化物半导体层442的状态下进行使非晶氧化物半导体层442晶化的加热处理,所以可以防止因用于晶化的加热处理而从非晶氧化物半导体层442放出氧。由此,得到的结晶氧化物半导体层403可以成为维持非晶氧化物半导体层442所包含的氧量并包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域的膜。
因此,由于氢、水分等杂质不混入到所形成的结晶氧化物半导体层403,所以该结晶氧化物半导体层403的纯度高。并且由于防止从所形成的结晶氧化物半导体层403放出氧,所以该结晶氧化物半导体层403包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域。因此,通过将该结晶氧化物半导体层403用于晶体管450,可以降低因氧缺损而产生的晶体管的阈值电压Vth的偏差、阈值电压的漂移ΔVth。
使非晶氧化物半导体层442的至少一部分晶化的加热处理的温度为250℃以上且700℃以下,优选为400℃以上,更优选为500℃以上,进一步优选为550℃以上。
通过上述工序形成晶体管450(参照图4E)。晶体管450为高纯度化并具有包含填补氧缺损的过剩的氧的结晶氧化物半导体层403的晶体管。因此,晶体管450的电特性变动得到抑制,且晶体管450在电性上稳定。
如上所述,可以提供使用具有稳定的电特性的氧化物半导体的半导体装置。因此,可以提供可靠性高的半导体装置。
本实施方式可以与其他实施方式适当地组合而实施。
实施方式5
通过使用实施方式1至4中任一个所例示的晶体管可以制造具有显示功能的半导体装置(也称为显示装置)。此外,通过将包括晶体管的驱动电路的一部分或全部与像素部一体地形成在相同的衬底上,可以形成面板上系统(system-on-panel)。
在图6A中,以围绕设置在第一衬底4001上的像素部4002的方式设置密封剂4005,使用第二衬底4006进行密封。在图6A中,在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上的扫描线驱动电路4004、信号线驱动电路4003。此外,供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004或者像素部4002的各种信号及电位从FPC(Flexible printed circuit:柔性印刷电路)4018a、4018b供给。
在图6B和图6C中,以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。此外,在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此,像素部4002、扫描线驱动电路4004与显示元件一起由第一衬底4001、密封剂4005以及第二衬底4006密封。在图6B和图6C中,在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上的信号线驱动电路4003。在图6B和图6C中,供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004或者像素部4002的各种信号及电位从FPC4018供给。
此外,图6B和图6C示出另行形成信号线驱动电路4003并且将该信号线驱动电路4003安装到第一衬底4001的实例,但是不局限于该结构。既可以另行形成扫描线驱动电路并进行安装,又可以仅另行形成信号线驱动电路的一部分或者扫描线驱动电路的一部分并进行安装。
另外,对另行形成的驱动电路的连接方法没有特别的限制,而可以采用COG(Chip On Glass,玻璃上芯片)方法、引线键合方法或者TAB(Tape Automated Bonding,卷带式自动接合)方法等。图6A是通过COG方法安装信号线驱动电路4003、扫描线驱动电路4004的例子,图6B是通过COG方法安装信号线驱动电路4003的例子,而图6C是通过TAB方法安装信号线驱动电路4003的例子。
此外,显示装置包括显示元件为密封状态的面板和在该面板中安装有包括控制器的IC等状态的模块。
注意,本说明书中的显示装置是指图像显示装置、显示装置或光源(包括照明装置)。另外,显示装置还包括:安装有诸如FPC、TAB胶带或TCP的连接器的模块;在TAB胶带或TCP的端部设置有印刷线路板的模块;或者通过COG方式将IC(集成电路)直接安装到显示元件的模块。
此外,设置在第一衬底上的像素部及扫描线驱动电路具有多个晶体管,可以应用实施方式1至4中任一个所例示的晶体管。
作为设置在显示装置中的显示元件,可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。发光元件将由电流或电压控制亮度的元件包括在其范畴内,具体而言,包括无机EL(Electro Luminescence,电致发光)、有机EL等。此外,也可以应用电子墨水等由于电作用而改变对比度的显示媒介。
参照图7至图9对半导体装置的一种方式进行说明。图7至图9相当于沿着图6B的线M-N的截面图。
如图7至图9所示,半导体装置包括连接端子电极4015及端子电极4016,连接端子电极4015及端子电极4016通过各向异性导电膜4019电连接到FPC4018所具有的端子。
连接端子电极4015由与第一电极层4030相同的导电膜形成,并且,端子电极4016由与晶体管4010、晶体管4011的源电极层及漏电极层相同的导电膜形成。
此外,设置在第一衬底4001上的像素部4002、扫描线驱动电路4004具有多个晶体管,在图7至图9中例示像素部4002所包括的晶体管4010、扫描线驱动电路4004所包括的晶体管4011。在图7中,在晶体管4010、晶体管4011上设置有绝缘层4020、绝缘层4024,在图8和图9中还设置有绝缘层4021。另外,绝缘膜4023是用作基底膜的绝缘膜。
在本实施方式中,作为晶体管4010、晶体管4011,可以使用实施方式1至4中任一个所示的晶体管。
晶体管4010、晶体管4011是具有高纯度化且包含填补氧缺损的过剩的氧的氧化物半导体层的晶体管。因此,晶体管4010及晶体管4011的电特性的变动得到抑制,所以在电性上是稳定的。
因此,作为图7至图9所示的本实施方式的半导体装置,可以提供可靠性高的半导体装置。
此外,在本实施方式中示出在绝缘层上的与驱动电路用晶体管4011的结晶氧化物半导体层的沟道形成区重叠的位置设置有导电层的例子。通过将导电层设置在与结晶氧化物半导体层的沟道形成区重叠的位置,可以进一步降低BT测试前后的晶体管4011的阈值电压的变化量。另外,导电层的电位可以与晶体管4011的栅电极层相同或不同,也可以用作第二栅电极层。另外,导电层的电位也可以为GND、0V或浮动状态。
此外,该导电层还具有遮蔽外部电场,即不使外部电场作用到内部(包括薄膜晶体管的电路部)的功能(尤其是,对于静电的静电遮蔽功能)。利用导电层的遮蔽功能,可以防止由于静电等外部电场的影响而使晶体管的电特性变动。
设置在像素部4002中的晶体管4010电连接到显示元件,而构成显示面板。显示元件只要能够进行显示就没有特别的限制,而可以使用各种各样的显示元件。
图7示出作为显示元件使用液晶元件的液晶显示装置的例子。在图7中,作为显示元件的液晶元件4013包括第一电极层4030、第二电极层4031以及液晶层4008。另外,以夹持液晶层4008的方式设置有用作取向膜的绝缘膜4032、绝缘膜4033。第二电极层4031设置在第二衬底4006一侧,第一电极层4030和第二电极层4031夹着液晶层4008而层叠。
此外,附图标记4035是通过对绝缘膜选择性地进行蚀刻而获得的柱状间隔物,并且它是为控制液晶层4008的膜厚(单元间隙(cellgap))而设置的。另外,也可以使用球状间隔物。
当作为显示元件使用液晶元件时,可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。上述液晶材料根据条件而呈现胆甾相、近晶相、立方相、手征向列相、均质相等。
另外,也可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种,是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内,所以为了改善温度范围而将混合有几wt%(重量百分比)以上的手性试剂的液晶组成物用于液晶层。由于包含呈现蓝相的液晶和手性试剂的液晶组成物的响应时间短,并且其具有光学各向同性,所以不需要取向处理,从而视角依赖性小。另外,由于不需要设置取向膜而不需要摩擦处理,因此可以防止由于摩擦处理而引起的静电破坏,并可以降低制造工序中的液晶显示装置的不良、破损。从而,可以提高液晶显示装置的生产率。在使用氧化物半导体层的晶体管中,晶体管的电特性因静电的影响而有可能显著地变动而越出设计范围。因此,将蓝相的液晶材料用于具有使用氧化物半导体层的晶体管的液晶显示装置是更有效的。
此外,液晶材料的固有电阻为1×109Ω·cm以上,优选为1×1011Ω·cm以上,更优选为1×1012Ω·cm以上。另外,本说明书中的固有电阻的值为在20℃测量的值。
考虑到配置在像素部中的晶体管的漏电流等而设定设置在液晶显示装置中的存储电容器的大小使得能够在所定的期间中保持电荷。可以考虑到晶体管的截止电流等设定存储电容器的大小。通过使用具有高纯度的结晶氧化物半导体层的晶体管,设置具有各像素中的液晶电容的1/3以下,优选为1/5以下的电容大小的存储电容器,就足够了。
在本实施方式中使用的具有高纯度化的结晶氧化物半导体层的晶体管可以降低截止状态下的电流值(截止电流值)。因此,可以延长图像信号等电信号的保持时间,在电源的导通状态下也可以延长写入间隔。因此,可以降低刷新工作的频度,所以可以达到抑制耗电量的效果。
此外,在本实施方式中使用的具有高纯度化结晶氧化物半导体膜的晶体管可以得到较高的场效应迁移率,所以可以进行高速驱动。例如,通过将这种能够进行高速驱动的晶体管用于液晶显示装置,可以在同一衬底上形成像素部的开关晶体管及用于驱动电路部的驱动晶体管。也就是说,因为不需要另行使用利用硅片等形成的半导体装置作为驱动电路,所以可以缩减半导体装置的部件数。另外,在像素部中也通过使用能够进行高速驱动的晶体管,可以提供高质量的图像。
液晶显示装置可以采用TN(Twisted Nematic,扭曲向列)模式、IPS(In-Plane-Switching,平面内转换)模式、FFS(Fringe FieldSwitching,边缘电场转换)模式、ASM(Axially Symmetric alignedMicro-cell,轴对称排列微单元)模式、OCB(Optical CompensatedBirefringence,光学补偿弯曲)模式、FLC(Ferroelectric LiquidCrystal,铁电性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal,反铁电性液晶)模式等。
此外,也可以使用常黑型液晶显示装置,例如采用垂直配向(VA)模式的透过型液晶显示装置。作为垂直配向模式,列举几个例子,例如可以使用MVA(Multi-Domain Vertical Alignment:多象限垂直取向)模式、PVA(Patterned Vertical Alignment:垂直取向构型)模式、ASV(Advanced Super View)模式等。另外,也可以用于VA型液晶显示装置。VA型液晶显示装置是控制液晶显示面板的液晶分子的排列的一种方式。VA型液晶显示装置是在不被施加电压时液晶分子朝向垂直于面板的方向的方式。此外,也可以使用将像素(pixel)分成几个区域(子像素)且使分子分别倒向不同方向的被称为多畴化或多畴设计的方法。
此外,在显示装置中,适当地设置黑矩阵(遮光层)、偏振构件、相位差构件、抗反射构件等的光学构件(光学衬底)等。例如,也可以使用利用偏振衬底以及相位差衬底的圆偏振。此外,作为光源,也可以使用背光灯、侧光灯等。
此外,作为像素部中的显示方式,可以采用逐行扫描方式或隔行扫描方式等。此外,作为当进行彩色显示时在像素中控制的颜色因素,不局限于RGB(R表示红色,G表示绿色,B表示蓝色)这三种颜色。例如,也可以采用RGBW(W表示白色)或对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种颜色以上的颜色。另外,也可以按每个颜色因素的点使其显示区域的大小不同。但是,所公开的发明不局限于彩色显示的显示装置,而也可以应用于单色显示的显示装置。
此外,作为显示装置所包括的显示元件,可以应用利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物被区分,一般地,前者被称为有机EL元件,而后者被称为无机EL元件。
在有机EL元件中,通过对发光元件施加电压,电子及空穴分别从一对电极注入到包括具有发光性的有机化合物的层,以使电流流过。并且,通过这些载流子(电子及空穴)重新结合,具有发光性的有机化合物形成激发态,当从该激发态回到基态时发光。由于这种机理,这种发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光层,其中发光材料的粒子分散在粘合剂中,并且其发光机理是利用施主能级和受主能级的施主-受主重新结合型发光。薄膜型无机EL元件具有一种结构,其中,发光层夹在介电层之间,并且该夹着发光层的介电层由电极夹住,其发光机理是利用金属离子的内壳层电子跃迁的定域型发光(localized type light emission)。另外,这里作为发光元件使用有机EL元件进行说明。
为了取出发光,使发光元件的一对电极中的至少一个具有透光性即可。并且,在衬底上形成晶体管及发光元件,作为发光元件,有:从与衬底相反一侧的表面取出发光的顶部发射;从衬底一侧的表面取出发光的底部发射;以及从衬底一侧及与衬底相反一侧的表面取出发光的双面发射结构的发光元件,可以应用上述任一种发射结构的发光元件。
图8示出作为显示元件使用发光元件的发光装置的例子。作为显示元件的发光元件4513电连接到设置在像素部4002中的晶体管4010。另外,发光元件4513的结构是第一电极层4030、场致发光层4511、第二电极层4031的叠层结构,但是,不局限于所示结构。根据从发光元件4513取出的光的方向等,可以适当地改变发光元件4513的结构。
分隔壁4510使用有机绝缘材料或无机绝缘材料形成。尤其是,优选使用感光树脂材料,在第一电极层4030上形成开口部,并且将该开口部的侧壁形成为具有连续曲率的倾斜面。
场致发光层4511可以使用一个层构成,也可以使用多个层的叠层构成。
为了防止氧、氢、水分、二氧化碳等侵入到发光元件4513中,也可以在第二电极层4031及分隔壁4510上形成保护膜。作为保护膜,可以形成氮化硅膜、氮氧化硅膜、DLC膜等。此外,在由第一衬底4001、第二衬底4006以及密封剂4005密封的空间中设置有填充材料4514并被密封。如此,为了不暴露于外部气体,优选使用气密性高且脱气少的保护薄膜(粘合薄膜、紫外线固化树脂薄膜等)、覆盖材料进行封装(封入)。
作为填充材料4514,除了氮或氩等惰性气体以外,也可以使用紫外线固化树脂、热固化树脂,可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯酯)。例如,作为填充材料使用氮,即可。
另外,如果需要,则也可以在发光元件的射出表面上适当地设置诸如偏振片、或者圆偏振片(包括椭圆偏振片)、相位差板(λ/4板,λ/2板)、滤色片等的光学薄膜。此外,也可以在偏振片或者圆偏振片上设置防反射膜。例如,可以进行抗眩光处理,该处理是利用表面的凹凸来扩散反射光而可以降低眩光的处理。
此外,作为显示装置,也可以提供驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器),并具有如下优势:与纸同样的易读性;其耗电量比其他显示装置的耗电量低;形状薄且轻。
作为电泳显示装置,可以想到各种各样的形式,但是它是包括具有正电荷的第一粒子和具有负电荷的第二粒子的多个微胶囊分散在溶剂或溶质中,并且,通过对微胶囊施加电场,使微胶囊中的粒子彼此移动到相对方向,以只显示集合在一侧的粒子的颜色的装置。另外,第一粒子或第二粒子包括染料,当没有电场时不移动。此外,第一粒子的颜色和第二粒子的颜色不同(包括无色)。
这样,电泳显示装置是利用介电常数高的物质移动到高电场区域,即所谓的介电泳效应(dielectrophoretic effect)的显示器。
分散有上述微囊的溶剂被称为电子墨水,并且该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外,还可以通过使用滤色片、具有色素的粒子来进行彩色显示。
此外,作为微囊中的第一粒子及第二粒子,使用选自导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种材料或这些材料的复合材料即可。
此外,作为电子纸,也可以应用使用旋转球(twisting ball)显示方式的显示装置。旋转球显示方式是如下方法,即将分别涂为白色和黑色的球形粒子配置在作为用于显示元件的电极层的第一电极层与第二电极层之间,使第一电极层与第二电极层之间产生电位差来控制球形粒子的方向,以进行显示。
图9示出半导体装置的一个方式的有源矩阵型电子纸。图9所示的电子纸是使用旋转球显示方式的显示装置的例子。旋转球显示方式是指将分别涂为白色和黑色的球形粒子配置在用于显示元件的电极层之间,使电极层之间产生电位差来控制球形粒子的方向,以进行显示的方法。
在连接到晶体管4010的第一电极层4030与设置在第二衬底4006上的第二电极层4031之间设置有具有黑色区域4615a及白色区域4615b,在该黑色区域4615a及白色区域4615b的周围包括填充有液体的空洞4612的球形粒子4613,球形粒子4613的周围填充有树脂等填充材料4614。第二电极层4031相当于公共电极(对置电极)。第二电极层4031电连接到公共电位线。
另外,在图7至图9中,作为第一衬底4001、第二衬底4006,除了玻璃衬底以外,也可以使用柔性的衬底。例如,可以使用具有透光性的塑料衬底等。作为塑料,可以使用FRP(Fiberglass-ReinforcedPlastics;玻璃纤维强化塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外,也可以使用具有由PVF薄膜或聚酯薄膜夹住铝箔的结构的薄片。
在本实施方式中,作为栅绝缘层使用氧化硅膜,而作为绝缘层4020使用氧化铝膜。栅绝缘层、绝缘层4020可以通过溅射法或等离子体CVD法形成。
在氧化物半导体层上作为绝缘层4020设置的氧化铝膜具有高遮断效果(阻挡效果),即不使氢、水分等杂质及氧这两者透过膜的效果。
因此,氧化铝膜用作保护膜,而防止在制造工序中及之后成为晶体管的电特性变动的主要原因的氢、水分等杂质混入到氧化物半导体层,并防止从氧化物半导体层放出作为构成氧化物半导体的主要成分材料的氧。
另外,与氧化物半导体层接触地设置的用作栅绝缘层的氧化硅膜具有将氧供应到氧化物半导体层的功能。因此,栅绝缘层优选为含有大量的氧的氧化物绝缘层。
晶体管4010及晶体管4011具有使非晶氧化物半导体层晶化了的结晶氧化物半导体层。另外,晶体管4010及晶体管4011具有氧化硅膜作为栅绝缘层。在用作栅绝缘层的接触于非晶氧化物半导体层地设置的氧化硅膜和用作绝缘层4020的氧化铝膜之间夹有非晶氧化物半导体层的状态下进行使非晶氧化物半导体层晶化的加热处理,从而可以防止因用于晶化的加热处理而从非晶氧化物半导体层放出氧。因此,得到的结晶氧化物半导体层可以成为维持非晶氧化物半导体层所包含的氧量并包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域的膜。
因此,因为氢、水分等杂质不混入到所形成的结晶氧化物半导体层,所以该结晶氧化物半导体层的纯度高。并且,因为防止从该结晶氧化物半导体层放出氧,所以该结晶氧化物半导体层包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域。因此,通过将该结晶氧化物半导体层用于晶体管4010及晶体管4011,可以降低因氧缺损而产生的晶体管的阈值电压Vth的偏差、阈值电压的漂移ΔVth。
另外,作为用作平坦化绝缘膜的绝缘层4021,可以使用丙烯酸树脂、聚酰亚胺、苯并环丁烯、聚酰胺、环氧树脂等具有耐热性的有机材料。此外,除了上述有机材料以外,也可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外,也可以通过层叠多个由这些材料形成的绝缘膜来形成绝缘层。
对绝缘层4021的形成方法没有特别的限制,可以根据其材料利用溅射法、SOG法、旋涂法、浸渍法、喷涂法、液滴喷射法(喷墨法)、丝网印刷、胶版印刷等、刮刀、辊涂机、幕式涂布机、刮刀式涂布机等来形成绝缘层4021。
显示装置通过使来自光源或显示元件的光透过来进行显示。因此,设置在光透过的像素部中的衬底、绝缘膜、导电膜等薄膜全都对可见光的波长区域的光具有透光性。
作为对显示元件施加电压的第一电极层及第二电极层(也称为像素电极层、公共电极层、对置电极层等),可以根据取出光的方向、设置电极层的地方以及电极层的图案结构选择透光性、反射性。
作为第一电极层4030、第二电极层4031,可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物、石墨烯等具有透光性的导电材料。
此外,第一电极层4030、第二电极层4031可以使用钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、银(Ag)等金属、其合金或其金属氮化物中的一种或多种来形成。
此外,第一电极层4030、第二电极层4031可以使用包括导电高分子(也称为导电聚合体)的导电组成物来形成。作为导电高分子,可以使用所谓的π电子共轭类导电高分子。例如,可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的两种以上构成的共聚物或其衍生物等。
此外,由于晶体管容易被静电等破坏,所以优选设置用来保护驱动电路的保护电路。保护电路优选使用非线性元件构成。
如上所述,通过应用实施方式1至4中任一个所示的晶体管,可以提供具有各种各样的功能的半导体装置。
实施方式6
通过使用实施方式1至4中任一个所例示的晶体管,可以制造具有读取对象物的信息的图像传感器功能的半导体装置。
图10A示出具有图像传感器功能的半导体装置的一个例子。图10A是光电传感器的等效电路,而图10B是示出光电传感器的一部分的截面图。
光电二极管602的一个电极电连接到光电二极管复位信号线658,而光电二极管602的另一个电极电连接到晶体管640的栅极。晶体管640的源极和漏极中的一个电连接到光电传感器参考信号线672,而晶体管640的源极和漏极中的另一个电连接到晶体管656的源极和漏极中的一个。晶体管656的栅极电连接到栅极信号线659,晶体管656的源极和漏极中的另一个电连接到光电传感器输出信号线671。
另外,在本说明书的电路图中,为了使使用氧化物半导体层的晶体管一目了然,将使用氧化物半导体层的晶体管的符号表示为“OS”。在图10A中,晶体管640和晶体管656是如实施方式1的晶体管410所示的使用结晶氧化物半导体层的晶体管。
图10B是示出光电传感器中的光电二极管602和晶体管640的截面图,其中在具有绝缘表面的衬底601(TFT衬底)上设置有用作传感器的光电二极管602和晶体管640。通过使用粘合层608,在光电二极管602和晶体管640上设置有衬底613。
在晶体管640上设置有绝缘层631、绝缘层632、层间绝缘层633以及层间绝缘层634。光电二极管602设置在层间绝缘层633上,并且光电二极管602具有如下结构:在形成于层间绝缘层633上的电极层641a、641b和设置在层间绝缘层634上的电极层642之间从层间绝缘层633一侧按顺序层叠有第一半导体层606a、第二半导体层606b及第三半导体层606c。
电极层641a与形成在层间绝缘层634的导电层643电连接,并且电极层642通过电极层641b与栅电极层645电连接。栅电极层645与晶体管640的栅电极层电连接,光电二极管602与晶体管640电连接。
在此,例示一种pin型光电二极管,其中层叠用作第一半导体层606a的具有p型导电型的半导体层、用作第二半导体层606b的高电阻的半导体层(I型半导体层)、用作第三半导体层606c的具有n型导电型的半导体层。
第一半导体层606a是p型半导体层,可以由包含赋予p型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第13族的杂质元素(例如,硼(B))的半导体材料气体通过等离子体CVD法来形成第一半导体层606a。作为半导体材料气体,可以使用硅烷(SiH4)。另外,也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外,也可以使用如下方法:在形成不包含杂质元素的非晶硅膜之后,使用扩散法或离子注入法将杂质元素引入到该非晶硅膜。可以在使用离子注入法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下,作为形成非晶硅膜的方法,可以使用LPCVD法、气相生长法或溅射法等。优选将第一半导体层606a的膜厚设定为10nm以上且50nm以下。
第二半导体层606b是I型半导体层(本征半导体层),可以由非晶硅膜形成。为了形成第二半导体层606b,通过等离子体CVD法使用半导体材料气体来形成非晶硅膜。作为半导体材料气体,可以使用硅烷(SiH4)。另外,也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以通过LPCVD法、气相生长法、溅射法等形成第二半导体层606b。优选将第二半导体层606b的膜厚设定为200nm以上且1000nm以下。
第三半导体层606c是n型半导体层,可以由包含赋予n型的杂质元素的非晶硅膜形成。使用包含属于周期表中的第15族的杂质元素(例如,磷(P))的半导体材料气体通过等离子体CVD法形成第三半导体层606c。作为半导体材料气体,可以使用硅烷(SiH4)。另外,也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外,也可以使用如下方法:在形成不包含杂质元素的非晶硅膜之后,使用扩散法或离子注入法将杂质元素引入到该非晶硅膜。可以在使用离子注入法等引入杂质元素之后进行加热等来使杂质元素扩散。在此情况下,作为形成非晶硅膜的方法,可以使用LPCVD法、气相生长法或溅射法等。优选将第三半导体层606c的膜厚设定为20nm以上且200nm以下。
此外,第一半导体层606a、第二半导体层606b以及第三半导体层606c也可以不使用非晶半导体形成,而使用多晶半导体或微晶半导体(半非晶半导体,Semi Amorphous Semiconductor:SAS)形成。
在考虑吉布斯自由能时,微晶半导体属于介于非晶和单晶之间的中间亚稳态。即,微晶半导体处于自由能稳定的第三态,且具有短程有序和晶格畸变。柱状或针状晶体在相对于衬底表面的法线方向上生长。作为微晶半导体的典型例子的微晶硅,其拉曼光谱向表示单晶硅的520cm-1的低波数一侧偏移。亦即,微晶硅的拉曼光谱的峰值位于表示单晶硅的520cm-1和表示非晶硅的480cm-1之间。另外,包含至少1at.%(原子百分比)或其以上的氢或卤素,以终结悬空键(danglingbond)。还有,通过包含氦、氩、氪、氖等的稀有气体元素来进一步促进晶格畸变,提高稳定性而得到优良的微晶半导体膜。
该微晶半导体膜可以通过频率为几十MHz至几百MHz的高频等离子体CVD法或频率为1GHz以上的微波等离子体CVD法形成。典型地,可以使用氢稀释SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等氢化硅来形成该微晶半导体膜。此外,除了氢化硅和氢之外,也可以使用选自氦、氩、氪、氖中的一种或多种稀有气体元素进行稀释来形成微晶半导体膜。在上述情况下,将氢的流量比设定为氢化硅的5倍以上且200倍以下,优选设定为50倍以上且150倍以下,更优选设定为100倍。再者,也可以在含硅的气体中混入CH4、C2H6等的碳化物气体、GeH4、GeF4等的锗化气体、F2等。
此外,由于光电效应生成的空穴的迁移率低于电子的迁移率,因此当p型半导体层侧用作光接收面时,pin型光电二极管具有较好的特性。这里示出将光电二极管602从形成有pin型光电二极管的衬底601的面接收的光转换为电信号的例子。此外,来自导电型与用作光接收面的半导体层一侧相反的半导体层一侧的光是干扰光,因此,电极层优选使用具有遮光性的导电膜。另外,也可以将n型半导体层侧用作光接收面。
通过使用绝缘材料且根据材料使用溅射法、等离子体CVD法、SOG法、旋涂法、浸渍法、喷涂法、液滴喷出法(喷墨法)、丝网印刷、胶版印刷、刮刀法、辊涂法、帘涂法、刮刀涂布法等,可以形成绝缘层632、层间绝缘层633、层间绝缘层634。
在本实施方式中,作为绝缘层631使用氧化铝膜。绝缘层631可以通过溅射法或等离子体CVD法形成。
在氧化物半导体层上作为绝缘层631设置的氧化铝膜具有高遮断效果(阻挡效果),即不使氢、水分等杂质及氧这两者透过膜的效果。
因此,氧化铝膜用作保护膜,而防止在制造工序中及之后成为晶体管的电特性变动的主要原因的氢、水分等杂质混入到氧化物半导体层,并防止从氧化物半导体层放出作为构成氧化物半导体的主要成分材料的氧。
在本实施方式中,晶体管640具有使非晶氧化物半导体层晶化了的结晶氧化物半导体层。另外,晶体管640具有氧化硅膜作为栅绝缘层。在用作栅绝缘层的接触于非晶氧化物半导体层地设置的氧化硅膜和用作绝缘层631的氧化铝膜之间夹有非晶氧化物半导体层的状态下进行使非晶氧化物半导体层晶化的加热处理,从而可以防止因用于晶化的加热处理而从非晶氧化物半导体层放出氧。因此,得到的结晶氧化物半导体层可以成为维持非晶氧化物半导体层所包含的氧量并包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域的膜。
因此,因为氢、水分等杂质不混入到所形成的结晶氧化物半导体层,所以该结晶氧化物半导体层的纯度高。并且,因为防止从该结晶氧化物半导体层放出氧,所以该结晶氧化物半导体层包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域。因此,通过将该结晶氧化物半导体层用于晶体管640,可以降低因氧缺损而产生的晶体管的阈值电压Vth的偏差、阈值电压的漂移ΔVth。
作为绝缘层632,可以使用由如下材料构成的无机绝缘材料,即氧化硅层、氧氮化硅层、氧化铝层、或者氧氮化铝层等氧化物绝缘层、氮化硅层、氮氧化硅层、氮化铝层、或者氮氧化铝层等氮化物绝缘层的单层或叠层。
作为层间绝缘层633、层间绝缘层634,优选采用用作减少表面凹凸的平坦化绝缘膜的绝缘层。作为层间绝缘层633、层间绝缘层634,例如可以使用聚酰亚胺、丙烯酸树脂、苯并环丁烯树脂、聚酰胺、环氧树脂等具有耐热性的有机绝缘材料。除了上述有机绝缘材料之外,也可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等的单层或叠层。
通过检测入射到光电二极管602的光622,可以读取检测对象的信息。另外,在读取检测对象的信息时,可以使用背光灯等的光源。
如上所述,在具有高纯度化且含有填补氧缺损的过剩的氧的结晶氧化物半导体层的晶体管中,电特性的变动得到抑制,在电性上稳定。因此,通过使用该晶体管,可以提供可靠性高的半导体装置。
本实施方式可以与其他实施方式所示的结构适当地组合而实施。
实施方式7
可以将实施方式1至4中任一个所例示的晶体管适用于具有层叠多个晶体管的集成电路的半导体装置。在本实施方式中,作为半导体装置的一个例子,示出存储介质(存储元件)的例子。
在本实施方式中制造一种半导体装置,在该半导体装置中包括:作为在单晶半导体衬底上制造的第一晶体管的晶体管140;以及作为隔着绝缘层在晶体管140的上方使用半导体膜制造的第二晶体管的晶体管162。可以将实施方式1至4中任一个所例示的晶体管适用于晶体管162。在本实施方式中示出作为晶体管162使用具有与实施方式2所示的晶体管440相同的结构的晶体管的例子。
所层叠的晶体管140的半导体材料及结构可以与晶体管162的半导体材料及结构相同或不同。本实施方式是对存储介质(存储元件)的电路分别使用适用的材料和结构的晶体管的例子。
图5A至图5C是半导体装置的结构的一个例子。图5A示出半导体装置的截面,而图5B示出半导体装置的平面。这里,图5A相当于沿着图5B的C1-C2及D1-D2的截面。另外,图5C示出将上述半导体装置用作存储元件时的电路图的一个例子。图5A及图5B所示的半导体装置的下部具有使用第一半导体材料的晶体管140,上部具有使用第二半导体材料的晶体管162。在本实施方式中,作为第一半导体材料使用氧化物半导体以外的半导体材料,而作为第二半导体材料使用氧化物半导体。作为氧化物半导体以外的半导体材料,例如可以使用硅、锗、硅锗、碳化硅或砷化镓等,优选使用单晶半导体。另外,也可以使用有机半导体材料等。使用这种半导体材料的晶体管容易进行高速工作。另一方面,使用氧化物半导体的晶体管由于其特性而能够长时间地保持电荷。
对图5A至图5C中的半导体装置的制造方法进行说明。
晶体管140包括:设置在包含半导体材料(例如,硅等)的衬底185中的沟道形成区116;夹着沟道形成区116地设置的杂质区120;与杂质区120接触的金属化合物区124;设置在沟道形成区116上的栅绝缘层108;以及设置在栅绝缘层108上的栅电极110。
作为包含半导体材料的衬底185,可以使用硅或碳化硅等单晶半导体衬底、多晶半导体衬底、硅锗等的化合物半导体衬底或SOI衬底等。另外,一般来说,“SOI衬底”是指在绝缘表面上设置有硅半导体层的衬底。但是,在本说明书等中“SOI衬底”还包括在绝缘表面上设置有包含硅以外的材料的半导体层的结构的衬底。也就是说,“SOI衬底”所具有的半导体层不局限于硅半导体层。另外,SOI衬底还包括在玻璃衬底等绝缘衬底上隔着绝缘层设置有半导体层的结构的衬底。
作为SOI衬底的制造方法,可以使用以下方法:通过对镜面抛光薄片注入氧离子之后进行高温加热来在离表面有一定深度处形成氧化层,并消除产生在表面层中的缺陷,而制造SOI衬底的方法;利用通过热处理使照射氢离子来形成的微孔生长来将半导体衬底劈开的方法;或在绝缘表面上通过结晶生长来形成单晶半导体层的方法等。
例如,从单晶半导体衬底的一个面添加离子,来在离单晶半导体衬底的一个面有一定深度处中形成脆化层,而在单晶半导体衬底的一个面上和元件衬底上中的任一个形成绝缘层。在单晶半导体衬底与元件衬底夹着绝缘层而重叠的状态下进行热处理来使脆化层中产生裂缝而在脆化层处分开单晶半导体衬底,从而从单晶半导体衬底将用作半导体层的单晶半导体层形成到元件衬底上。另外,也可以适用使用上述方法制造的SOI衬底。
在衬底185上以围绕晶体管140的方式设置有元件分离绝缘层106。另外,为了实现高集成化,如图5A至5C所示,优选采用晶体管140不具有侧壁绝缘层的结构。另一方面,在重视晶体管140的特性的情况下,也可以在栅电极110的侧面设置侧壁绝缘层,并设置包括杂质浓度不同的区域的杂质区120。
使用单晶半导体衬底的晶体管140能够进行高速工作。因此,通过使用该晶体管作为读出用晶体管,可以高速地进行信息的读出。
形成两个绝缘层以覆盖晶体管140。作为形成晶体管162和电容元件164之前的处理,对这两个绝缘层进行CMP处理来形成平坦化的绝缘层128及绝缘层130,同时使栅电极110的上面露出。
作为绝缘层128、绝缘层130,典型地可以使用氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜、氮化硅膜、氮化铝膜、氮氧化硅膜、氮氧化铝膜等无机绝缘膜。绝缘层128、绝缘层130可以使用等离子体CVD法或溅射法等形成。
另外,可以使用聚酰亚胺、丙烯酸树脂、苯并环丁烯类树脂等有机材料。另外,除了上述有机材料以外,也可以使用低介电常数材料(low-k材料)等。在使用有机材料时,也可以使用旋涂法、印刷法等湿法形成绝缘层128、绝缘层130。
另外,在绝缘层130中,作为与半导体层接触的膜使用氧化硅膜。
在本实施方式中作为绝缘层128利用溅射法形成膜厚50nm的氧氮化硅膜,作为绝缘层130利用溅射法形成膜厚550nm的氧化硅膜。
在通过CMP处理而充分地平坦化的绝缘层130上形成半导体膜。在本实施方式中,作为半导体膜,形成如下非晶氧化物半导体膜,该非晶氧化物半导体膜通过溅射法使用In-Ga-Zn-O类氧化物靶材来形成并包括氧量超过氧化物半导体处于结晶状态时的化学计量组成比的区域。
接着,对非晶氧化物半导体膜选择性地进行蚀刻来形成非晶氧化物半导体层。
接着,在栅电极110、绝缘层128、绝缘层130等上形成导电层,对该导电层选择性地进行蚀刻来形成源电极或漏电极142a、源电极或漏电极142b。
导电层可以利用如溅射法等的PVD法或如等离子体CVD法等的CVD法形成。此外,作为导电层的材料,可以使用选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素或以上述元素为成分的合金等。也可以使用Mn、Mg、Zr、Be、Nd、Sc中的一种或将它们中的多种进行组合的材料。
导电层既可以采用单层结构又可以采用两层以上的叠层结构。例如,可以举出钛膜或氮化钛膜的单层结构;含有硅的铝膜的单层结构;在铝膜上层叠钛膜的双层结构;在氮化钛膜上层叠钛膜的双层结构;层叠钛膜、铝膜及钛膜的三层结构等。另外,当作为导电层采用钛膜或氮化钛膜的单层结构时,存在容易将该导电层加工为具有锥形形状的源电极或漏电极142a及源电极或漏电极142b的优点。
上部晶体管162的沟道长度(L)由源电极或漏电极142a的下端部与源电极或漏电极142b的下端部之间的间隔而决定。另外,在形成沟道长度(L)短于25nm的晶体管的情况下,当进行用来形成掩模的曝光时,优选使用波长短至几nm至几十nm的超紫外线(ExtremeUltraviolet)。
接着,以接触于非晶氧化物半导体层的方式形成栅绝缘层146。作为栅绝缘层146,可以通过等离子体CVD法或溅射法等形成氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜、氧化铪膜或氧化镓膜。
接着,在栅绝缘层146上与非晶氧化物半导体膜重叠的区域中形成栅电极148a,并且在与源电极或漏电极142a重叠的区域中形成电极148b。
栅电极148a及电极148b可以通过在栅绝缘层146上形成导电层之后对该导电层选择性地进行蚀刻来形成。
接着,在非晶氧化物半导体层、栅绝缘层146、栅电极148a及电极148b上形成包括氧化铝膜的绝缘层150。在绝缘层150为叠层结构的情况下,也可以使用通过等离子体CVD法或溅射法等形成的氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜、氧化铪膜或氧化镓膜与氧化铝膜的叠层。
接着,对非晶氧化物半导体层进行加热处理来使该非晶氧化物半导体层的至少一部分晶化,而形成包括具有大致垂直于表面的c轴的结晶的结晶氧化物半导体层144。
在非晶氧化物半导体层上作为绝缘层150设置的氧化铝膜具有高遮断效果(阻挡效果),即不使氢、水分等杂质及氧这两者透过膜的效果。
因此,可以将氧化铝膜用作如下保护膜,该保护膜在制造工序中及之后防止成为晶体管的电特性变动的主要原因的氢、水分等杂质混入到氧化物半导体层并防止从氧化物半导体层放出作为构成氧化物半导体的主要成分材料的氧。
在用作绝缘层130的氧化硅膜和用作绝缘层150的氧化铝膜之间夹有非晶氧化物半导体层的状态下进行使非晶氧化物半导体层晶化的加热处理,从而可以防止因用于晶化的加热处理而从非晶氧化物半导体层放出氧。因此,得到的结晶氧化物半导体层144可以成为维持非晶氧化物半导体层所包含的氧量并包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域的膜。
因此,因为氢、水分等杂质不混入到所形成的结晶氧化物半导体层144,所以该结晶氧化物半导体层144的纯度高。并且,因为防止从该结晶氧化物半导体层144放出氧,所以该结晶氧化物半导体层144包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域。因此,通过将该结晶氧化物半导体层144用于晶体管162,可以降低因氧缺损而产生的晶体管的阈值电压Vth的偏差、阈值电压的漂移ΔVth。
使非晶氧化物半导体层的至少一部分晶化的加热处理的温度为250℃以上且700℃以下,优选为400℃以上,更优选为500℃以上,进一步优选为550℃以上。
接着,在晶体管162及绝缘层150上形成绝缘层152。绝缘层152可以使用溅射法或CVD法等形成。另外,可以使用含有氧化硅、氧氮化硅、氮化硅、氧化铪、氧化铝等无机绝缘材料的材料形成。
接下来,在栅绝缘层146、绝缘层150及绝缘层152中形成到达源电极或漏电极142b的开口。通过使用掩模等选择性地进行蚀刻来形成该开口。
然后,在上述开口中形成接触于源电极或漏电极142b的布线156。另外,图5A至图5C未示出源电极或漏电极142b与布线156的连接部分。
布线156在使用溅射法等的PVD法或等离子体CVD法等的CVD法形成导电层之后对该导电层进行蚀刻加工来形成。另外,作为导电层的材料,可以使用选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素或以上述元素为成分的合金等。也可以使用选自Mn、Mg、Zr、Be、Nd、Sc中的任一种或将它们中的多种进行组合的材料。详细内容与源电极或漏电极142a等相同。
通过上述工序完成了晶体管162及电容元件164。晶体管162具有高纯度化且含有填补氧缺损的过剩的氧的结晶氧化物半导体层144。因此,晶体管162的电特性变动得到抑制而在电性上稳定。电容元件164由源电极或漏电极142a、栅绝缘层146及电极148b构成。
另外,在不需要电容器的情况下,也可以采用不设置电容元件164的结构。
图5C示出将上述半导体装置用作存储元件时的电路图的一个例子。在图5C中,晶体管162的源电极和漏电极中的一个与电容元件164的电极的一方与晶体管140的栅电极电连接。另外,第一布线(1stLine:也称为源极线)与晶体管140的源电极电连接,第二布线(2ndLine:也称为位线)与晶体管140的漏电极电连接。另外,第三布线(3rd Line:也称为第一信号线)与晶体管162的源电极和漏电极中的另一个电连接,并且第四布线(4th Line:也称为第二信号线)与晶体管162的栅电极电连接。并且,第五布线(5th Line:也称为字线)与电容元件164的电极的另一方电连接。
由于使用氧化物半导体的晶体管162具有截止电流极小的特征,所以通过使晶体管162处于截止状态,可以极长时间地保持晶体管162的源电极和漏电极中的一方与电容元件164的电极的一方与晶体管140的栅电极电连接的节点(以下,节点FG)的电位。此外,通过具有电容元件164,可以容易保持施加到节点FG的电荷,并且,可以容易读出所保持的信息。
在使半导体装置存储信息时(写入),首先,将第四布线的电位设定为使晶体管162成为导通状态的电位,来使晶体管162处于导通状态。由此,第三布线的电位被供给到节点FG,由此节点FG积蓄所定量的电荷。这里,施加赋予两种不同电位电平的电荷(以下,称为低(Low)电平电荷、高(High)电平电荷)中的任一种。然后,通过将第四布线的电位设定为使晶体管162成为截止状态的电位来使晶体管162处于截止状态,节点FG变为浮动状态,从而节点FG处于保持所定的电荷的状态。如上所述,通过使节点FG积蓄并保持所定量的电荷,可以使存储单元存储信息。
因为晶体管162的截止电流极小,所以供给到节点FG的电荷被长时间地保持。因此,不需要刷新工作或者可以使刷新工作的频度变为极低,从而可以充分降低耗电量。此外,即使没有电力供给,也可以在较长期间内保持存储内容。
在读出所存储的信息的情况(读出)下,当在对第一布线供给所定的电位(恒定电位)的状态下对第五布线施加适当的电位(读出电位)时,对应于保持于节点FG的电荷量而晶体管140处于不同的状态。这是因为如下缘故:通常,在晶体管140是n沟道型时,节点FG保持高电平电荷时的晶体管140的伪阈值(pseudo threshold value)Vth_H低于节点FG保持低电平电荷时的晶体管140的伪阈值Vth_L。在此,伪阈值是指为了使晶体管140处于“导通状态”而需要的第五布线的电位。因此,通过将第五布线的电位设定为Vth_H与Vth_L之间的电位V0,可以辨别节点FG所保持的电荷。例如,在写入中在被施加高电平电荷的情况下,当第五布线的电位为V0(>Vth_H)时,晶体管140处于“导通状态”。在被施加低电平电荷的情况下,即使第五布线的电位为V0(<Vth_L),晶体管140也保持“截止状态”。由此,通过控制第五布线的电位来读出晶体管140的导通状态或截止状态(读出第二布线的电位),可以读出所存储的信息。
此外,当重写所存储的信息时,通过对利用上述写入保持所定量的电荷的节点FG供给新电位,来使节点FG保持有关新信息的电荷。具体而言,将第四布线的电位设定为使晶体管162处于导通状态的电位,来使晶体管162处于导通状态。由此,第三布线的电位(有关新信息的电位)供给到节点FG,节点FG积蓄所定量的电荷。然后,通过将第四布线的电位设定为使晶体管162处于截止状态的电位,来使晶体管162处于截止状态,从而使节点FG保持有关新信息的电荷。也就是说,通过在利用第一写入使节点FG保持所定量的电荷的状态下,进行与第一写入相同的工作(第二写入),可以重写存储的信息。
本实施方式所示的晶体管162通过将高纯度化且包含填补氧缺损的过剩的氧的氧化物半导体层用于结晶氧化物半导体层144,可以充分降低晶体管162的截止电流。并且,通过使用这种晶体管,可以得到能够在极长期间内保持存储内容的半导体装置。
如上所述,在具有高纯度化且包含填补氧缺损的过剩的氧的结晶氧化物半导体层的晶体管中,电特性变动得到抑制而在电性上稳定。因此,通过使用该晶体管,可以提供可靠性高的半导体装置。
本实施方式所示的结构、方法等可以与其他实施方式所示的结构、方法等适当地组合而使用。
实施方式8
可以将本说明书所公开的半导体装置应用于多种电子设备(包括游戏机)。作为电子设备,例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机等影像拍摄装置、数码相框、移动电话机(也称为手机、移动电话装置)、便携式游戏机、移动信息终端、声音再现装置、弹子机等大型游戏机等。以下,对具备在上述实施方式中说明的半导体装置的电子设备的例子进行说明。
图11A示出笔记本型个人计算机,包括主体3001、壳体3002、显示部3003以及键盘3004等。通过将实施方式1至7中任一实施方式所示的半导体装置应用于显示部3003,可以提供可靠性高的笔记本型个人计算机。
图11B示出便携式信息终端(PDA),在主体3021中设置有显示部3023、外部接口3025以及操作按钮3024等。另外,还具备作为用于操作的配件的触屏笔3022。通过将实施方式1至7中任一实施方式所示的半导体装置应用于显示部3023,可以提供可靠性高的便携式信息终端(PDA)。
图11C示出电子书的一个例子。例如,电子书由两个壳体,即壳体2701及壳体2703构成。壳体2701及壳体2703由轴部2711形成为一体,且可以以该轴部2711为轴进行开闭操作。通过采用这种结构,可以进行如纸的书籍那样的操作。
壳体2701组装有显示部2705,而壳体2703组装有显示部2707。显示部2705及显示部2707既可以是显示连屏画面的结构,又可以是显示不同的画面的结构。通过采用显示不同的画面的结构,例如可以在右边的显示部(图11C中的显示部2705)中显示文章而在左边的显示部(图11C中的显示部2707)中显示图像。通过将实施方式1至7中的任一实施方式所示的半导体装置应用于显示部2705和显示部2707,可以提供可靠性高的电子书。当作为显示部2705使用半透过型(transflective)或反射型液晶显示装置时,可以预料电子书也在较明亮的情况下被使用,因此也可以设置太阳能电池而进行利用太阳能电池的发电及利用电池的充电。另外,当作为电池使用锂离子电池时,有可以实现小型化等的优点。
此外,在图11C中示出壳体2701具备操作部等的例子。例如,在壳体2701中具备电源开关2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。另外,在与壳体的显示部相同的面上可以设置键盘、定位装置等。另外,也可以采用在壳体的背面或侧面具备外部连接端子(耳机端子、USB端子等)、记录介质插入部等的结构。再者,电子书也可以具有电子词典的功能。
此外,电子书阅读器也可以采用能够以无线的方式收发信息的结构。还可以采用以无线的方式从电子书服务器购买所希望的书籍数据等,然后下载的结构。
图11D示出移动电话,由壳体2800及壳体2801这两个壳体构成。壳体2801具备显示面板2802、扬声器2803、麦克风2804、定位装置2806、影像拍摄用透镜2807、外部连接端子2808等。此外,壳体2800具备对移动电话进行充电的太阳能电池单元2810、外部存储槽2811等。另外,在壳体2801内内置有天线。通过将实施方式1至7中任一实施方式所示的半导体装置应用于显示面板2802,可以提供可靠性高的移动电话。
另外,显示面板2802具备触摸屏,图11D使用虚线示出作为映像被显示出来的多个操作键2805。另外,还安装有用来将由太阳能电池单元2810输出的电压升压到各电路所需的电压的升压电路。
显示面板2802根据使用方式适当地改变显示的方向。另外,由于在与显示面板2802同一面上设置影像拍摄用透镜2807,所以可以实现可视电话。扬声器2803及麦克风2804不局限于音频通话,还可以进行可视通话、录音、再现等。再者,滑动壳体2800和壳体2801而可以从如图11D那样的展开状态到重叠状态,所以可以实现适于携带的小型化。
外部连接端子2808可以与AC适配器及各种电缆如USB电缆等连接,可以进行充电及与个人计算机等的数据通讯。另外,通过将记录介质插入外部存储槽2811中,可以应对更大量数据的保存及移动。
另外,也可以是除了上述功能以外还具有红外线通信功能、电视接收功能等的移动电话。
图11E示出数码摄像机,其包括主体3051、显示部(A)3057、取景器3053、操作开关3054、显示部(B)3055以及电池3056等。通过将实施方式1至7中任一实施方式所示的半导体装置应用于显示部(A)3057及显示部(B)3055,可以提供可靠性高的数码摄像机。
图11F示出电视装置的一个例子。在电视装置中,壳体9601组装有显示部9603。利用显示部9603可以显示映像。此外,在此示出利用支架9605支撑壳体9601的结构。通过将实施方式1至7中任一实施方式所示的半导体装置应用于显示部9603,可以提供可靠性高的电视装置。
可以通过利用壳体9601所具备的操作开关或另行提供的遥控操作机进行电视装置的操作。此外,也可以采用在遥控操作机中设置显示部的结构,该显示部显示从该遥控操作机输出的信息。
另外,电视装置采用具备接收机、调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者,通过调制解调器连接到有线或无线方式的通信网络,也可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
本实施方式可以与其他实施方式所示的结构适当地组合而使用。
实施例
在本实施例中,对在所公开的发明所涉及的半导体装置中使用的氧化铝膜的作为阻挡膜的特性进行评价。图13A1至图16D示出其结果。作为评价方法,使用二次离子质谱分析法(SIMS:Secondary IonMass Spectrometry)和TDS(Thermal Desorption Spectrometry:热脱附谱法)分析法。
首先,示出通过SIMS分析进行的评价。作为样品,制造两种样品:在玻璃衬底上通过溅射法形成膜厚100nm的氧化硅膜而成的比较例样品A;以及在玻璃衬底上通过溅射法形成膜厚100nm的氧化硅膜并在氧化硅膜上通过溅射法形成膜厚100nm的氧化铝膜而成的实施例样品A。
作为比较例样品A及实施例样品A,以下示出氧化硅膜的成膜条件:作为靶材使用氧化硅(SiO2)靶材;玻璃衬底与靶材之间的距离为60mm;压力为0.4Pa;电源功率为1.5kW;氧(氧流量为50sccm)气氛下;以及衬底温度为100℃。
以下示出实施例样品A中的氧化铝膜的成膜条件:作为靶材使用氧化铝(Al2O3)靶材;玻璃衬底与靶材之间的距离为60mm;压力为0.4Pa;电源功率为1.5kW;氩及氧(氩流量为25sccm;氧流量为25sccm)气氛下;以及衬底温度为250℃。
对比较例样品A及实施例样品A进行压力锅测试(PCT:PressureCooker Test)。在本实施例中,作为PCT 测试,在温度为130℃,湿度为85%,H2O(水)∶D2O(重水)=3∶1气氛,气压为2.3(0.23MPa)的条件下保持比较例样品A及实施例样品A 100小时。
作为SIMS分析,使用SSDP(Substrate Side Depth Profile)-SIMS来测定PCT测试前和PCT测试后的比较例样品A及实施例样品A的各样品的H原子及D原子的浓度。
图13A1及图13A2示出利用SIMS测定的比较例样品A中的H原子及D原子的浓度分布,其中图13A1为PCT测试前的浓度分布,而图13A2为PCT测试后的浓度分布。在图13A1及图13A2中,D原子预期(expected)分布是以D原子的存在比为0.015%来根据H原子的分布算出的存在于自然界的D原子的浓度分布。因此,因PCT测试而混入到样品中的D原子量为实际测定的D原子浓度与D原子预期浓度的差。图13B1及图13B2示出从实际测定的D原子浓度减去D原子预期浓度的D原子的浓度分布,其中图13B1为PCT测试前的浓度分布,而图13B2为PCT测试后的浓度分布。
同样地,图14A1及图14A2示出利用SIMS测定的实施例样品A中的H原子及D原子的浓度分布,其中图14A1为PCT测试前的浓度分布,而图14A2为PCT测试后的浓度分布。另外,图14B1及图14B2示出从实际测定的D原子浓度减去D原子预期浓度的D原子的浓度分布,其中图14B1为PCT测试前的浓度分布,而图14B2为PCT测试后的浓度分布。
另外,本实施例的SIMS分析结果都示出使用氧化硅膜的标准样品来定量的结果。
如图13A1至图13B2所示,在PCT测试之前实际测定的D原子的浓度分布与D原子预期分布重叠,而在PCT测试之后实际测定的D原子的浓度分布增大成高浓度,由此可知D原子混入到氧化硅膜中。因此,可以确认,比较例样品的氧化硅膜对来自外部的水分(H2O、D2O)的阻挡性低。
另一方面,如图14A1至图14B2所示,在将氧化铝膜层叠在氧化硅膜上的实施例样品A中,在PCT测试后D原子也只侵入到氧化铝膜表面近旁的区域,而不侵入到离氧化铝膜表面深于30nm左右的区域及氧化硅膜。由此,可以确认,氧化铝膜对来自外部的水分(H2O、D2O)阻挡性高。
接着,示出通过TDS分析进行的评价。作为实施例,制造如下实施例样品B,在玻璃衬底上通过溅射法形成有膜厚100nm的氧化硅膜,且在氧化硅膜上通过溅射法形成膜厚20nm的氧化铝膜。另外,作为比较例,制造如下比较例样品B,即在通过TDS分析测定实施例样品B之后,从实施例样品B去除氧化铝膜,来形成在玻璃衬底上只形成有氧化硅膜的比较例样品B。
作为比较例样品B及实施例样品B中的氧化硅膜的形成条件,采用如下条件:作为靶材使用氧化硅(SiO2)靶材;玻璃衬底与靶材之间的距离为60mm;压力为0.4Pa;电源功率为1.5kW;氧(氧流量为50sccm)气氛下;以及衬底温度为100℃。
在实施例样品B中,作为氧化铝膜的形成条件,采用如下条件:作为靶材使用氧化铝(Al2O3)靶材;玻璃衬底与靶材之间的距离为60mm;压力为0.4Pa;电源功率为1.5kW;氩及氧(氩流量为25sccm:氧流量为25sccm)气氛下;以及衬底温度为250℃。
分别在300℃的加热处理、450℃的加热处理、600℃的加热处理的条件下,在氮气氛下对比较例样品B及实施例样品B进行1小时的处理。
对分别在不进行加热处理、300℃的加热处理、450℃的加热处理、600℃的加热处理这4个条件下制造的比较例样品B及实施例样品B进行TDS分析。图15A至图16D示出测定比较例样品B及实施例样品B来得到的M/z=32(O2)的TDS光谱,其中图15A及图16A示出对比较例样品B及实施例样品B不进行加热处理时的TDS光谱,图15B及图16B示出对比较例样品B及实施例样品B进行300℃的加热处理时的TDS光谱,图15C及图16C示出对比较例样品B及实施例样品B进行450℃的加热处理时的TDS光谱,而图15D及图16D示出对比较例样品B及实施例样品B进行600℃的加热处理时的TDS光谱。
如图15A至图15D所示,作为比较例样品B,在不进行加热处理的图15A中从氧化硅膜放出氧,但是在进行300℃的加热处理的图15B中氧放出量大幅度地减少,而在进行450℃的加热处理的图15C及进行600℃的加热处理的图15D中氧放出量为TDS测定的背景值(background level)以下。
根据图15A至图15D的结果可知,包含在氧化硅膜中的过剩的氧中的9成以上通过300℃的加热处理从氧化硅膜中放出到外部,而包含在氧化硅膜中的几乎所有过剩的氧通过450℃、600℃的加热处理放出到氧化硅膜的外部。由此,可以确认氧化硅膜对氧阻挡性低。
另一方面,如图16A至图16D所示,作为将氧化铝膜形成在氧化硅膜上的实施例样品B,在进行300℃、450℃、600℃的加热处理的样品也放出与不进行加热处理时同等的量的氧。
根据图16A至图16D的结果可知,通过将氧化铝膜形成在氧化硅膜上,即使进行加热处理,包含在氧化硅膜中的过剩的氧也不易放出到外部,而长时间地保持在氧化硅膜中含有过剩的氧的状态。由此可以确认,氧化铝膜对氧阻挡性高。
根据上述结果可以确认,氧化铝膜对氢及水分具有阻挡性并对氧具有阻挡性,因此可以适用于阻挡氢、水分及氧的阻挡膜。
因此,可以将氧化铝膜用作如下保护膜,该保护膜在包括氧化物半导体层的晶体管的制造工序中及之后防止成为晶体管的电特性变动的主要原因的氢、水分等杂质混入到氧化物半导体层并防止从氧化物半导体层放出作为构成氧化物半导体的主要成分材料的氧。
因此,由于氢、水分等杂质不混入到所形成的结晶氧化物半导体层,所以该氧化物半导体层的纯度高。并且,由于防止氧放出,所以该结晶氧化物半导体层包括氧含量超过氧化物半导体处于结晶状态时的化学计量组成比的区域。由此,通过将该结晶氧化物半导体层用于晶体管,可以降低因氧缺损而产生的晶体管的阈值电压Vth的偏差、阈值电压的漂移ΔVth。

Claims (28)

1.一种半导体装置的制造方法,包括如下步骤:
形成氧化硅膜;
在所述氧化硅膜上形成非晶氧化物半导体层;
在所述非晶氧化物半导体层上形成氧化铝膜;以及
在形成所述氧化铝膜之后,对所述非晶氧化物半导体层进行加热处理,
其中,所述非晶氧化物半导体层包括含有与结晶状态的氧化物半导体的化学计量组成比相比过剩的氧的区域。
2.根据权利要求1所述的半导体装置的制造方法,其中进行所述加热处理来使所述非晶氧化物半导体层的一部分晶化,并且形成氧化物半导体层,所述氧化物半导体层包含具有与它的表面大致垂直的c轴的结晶。
3.根据权利要求1所述的半导体装置的制造方法,其中所述氧化硅膜包括含有与结晶状态的氧化硅的化学计量组成比相比过剩的氧的区域。
4.根据权利要求1所述的半导体装置的制造方法,还包括如下步骤:
在所述非晶氧化物半导体层与所述氧化铝膜之间形成氧化物绝缘膜。
5.根据权利要求1所述的半导体装置的制造方法,其中以不暴露于大气的方式连续形成所述氧化硅膜及所述非晶氧化物半导体层。
6.根据权利要求1所述的半导体装置的制造方法,其中所述非晶氧化物半导体层包含三元金属氧化物。
7.一种半导体装置的制造方法,包括如下步骤:
形成氧化硅膜;
在所述氧化硅膜上形成非晶氧化物半导体层;
对所述非晶氧化物半导体层进行第一加热处理;
在进行所述第一加热处理之后,在所述非晶氧化物半导体层上形成氧化铝膜;以及
在形成所述氧化铝膜之后,对所述非晶氧化物半导体层进行第二加热处理,
其中,所述非晶氧化物半导体层包括含有与结晶状态的氧化物半导体的化学计量组成比相比过剩的氧的区域。
8.根据权利要求7所述的半导体装置的制造方法,其中进行所述第二加热处理来使所述非晶氧化物半导体层的一部分晶化,并且形成氧化物半导体层,所述氧化物半导体层包含具有与它的表面大致垂直的c轴的结晶。
9.根据权利要求7所述的半导体装置的制造方法,其中以比所述第一加热处理的温度高的温度进行所述第二加热处理。
10.根据权利要求7所述的半导体装置的制造方法,其中进行所述第一加热处理来去除包含在所述非晶氧化物半导体层中的氢或水分。
11.根据权利要求7所述的半导体装置的制造方法,其中所述氧化硅膜包括含有与结晶状态的氧化硅的化学计量组成比相比过剩的氧的区域。
12.根据权利要求7所述的半导体装置的制造方法,还包括如下步骤:
在所述非晶氧化物半导体层与所述氧化铝膜之间形成氧化物绝缘膜。
13.根据权利要求7所述的半导体装置的制造方法,其中以不暴露于大气的方式连续形成所述氧化硅膜及所述非晶氧化物半导体层。
14.根据权利要求7所述的半导体装置的制造方法,其中所述非晶氧化物半导体层包含三元金属氧化物。
15.一种半导体装置的制造方法,包括如下步骤:
形成氧化硅膜;
在所述氧化硅膜上形成非晶氧化物半导体层;
形成接触于所述非晶氧化物半导体层的源电极层及漏电极层;
在所述非晶氧化物半导体层上形成氧化铝膜;以及
在形成所述氧化铝膜之后,对所述非晶氧化物半导体层进行加热处理,来形成包括沟道形成区的氧化物半导体层,
其中,所述非晶氧化物半导体层包括含有与结晶状态的氧化物半导体的化学计量组成比相比过剩的氧的区域。
16.根据权利要求15所述的半导体装置的制造方法,其中进行所述加热处理来使所述非晶氧化物半导体层的一部分晶化,并且形成氧化物半导体层,所述氧化物半导体层包含具有与它的表面大致垂直的c轴的结晶。
17.根据权利要求15所述的半导体装置的制造方法,其中所述氧化硅膜包括含有与结晶状态的氧化硅的化学计量组成比相比过剩的氧的区域。
18.根据权利要求15所述的半导体装置的制造方法,还包括如下步骤:
在所述非晶氧化物半导体层与所述氧化铝膜之间形成氧化物绝缘膜。
19.根据权利要求15所述的半导体装置的制造方法,其中以不暴露于大气的方式连续形成所述氧化硅膜及所述非晶氧化物半导体层。
20.根据权利要求15所述的半导体装置的制造方法,其中所述非晶氧化物半导体层包含三元金属氧化物。
21.一种半导体装置的制造方法,包括如下步骤:
形成氧化硅膜;
在所述氧化硅膜上形成非晶氧化物半导体层;
对所述非晶氧化物半导体层进行第一加热处理;
形成与所述非晶氧化物半导体层接触的源电极层及漏电极层;
在进行所述第一加热处理之后,在所述非晶氧化物半导体层上形成氧化铝膜;以及
在形成所述氧化铝膜之后,对所述非晶氧化物半导体层进行第二加热处理,来形成包括沟道形成区的氧化物半导体层,
其中,所述非晶氧化物半导体层包括含有与结晶状态的氧化物半导体的化学计量组成比相比过剩的氧的区域。
22.根据权利要求21所述的半导体装置的制造方法,其中进行所述第二加热处理来使所述非晶氧化物半导体层的一部分晶化,并且形成氧化物半导体层,所述氧化物半导体层包含具有与它的表面大致垂直的c轴的结晶。
23.根据权利要求21所述的半导体装置的制造方法,其中以比所述第一加热处理的温度高的温度进行所述第二加热处理。
24.根据权利要求21所述的半导体装置的制造方法,其中进行所述第一加热处理来去除包含在所述非晶氧化物半导体层中的氢或水分。
25.根据权利要求21所述的半导体装置的制造方法,其中所述氧化硅膜包括含有与结晶状态的氧化硅的化学计量组成比相比过剩的氧的区域。
26.根据权利要求21所述的半导体装置的制造方法,还包括如下步骤:
在所述非晶氧化物半导体层与所述氧化铝膜之间形成氧化物绝缘膜。
27.根据权利要求21所述的半导体装置的制造方法,其中以不暴露于大气的方式连续形成所述氧化硅膜及所述非晶氧化物半导体层。
28.根据权利要求21所述的半导体装置的制造方法,其中所述非晶氧化物半导体层包含三元金属氧化物。
CN201210060002.0A 2011-03-11 2012-03-09 半导体装置的制造方法 Active CN102683197B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011054815 2011-03-11
JP2011-054815 2011-03-11

Publications (2)

Publication Number Publication Date
CN102683197A true CN102683197A (zh) 2012-09-19
CN102683197B CN102683197B (zh) 2016-06-22

Family

ID=46795941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210060002.0A Active CN102683197B (zh) 2011-03-11 2012-03-09 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US8753928B2 (zh)
JP (3) JP6027320B2 (zh)
KR (2) KR20120104098A (zh)
CN (1) CN102683197B (zh)
TW (1) TWI521612B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839970A (zh) * 2012-11-20 2014-06-04 三星显示有限公司 显示装置
CN107004602A (zh) * 2014-10-20 2017-08-01 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及显示模块
CN108300968A (zh) * 2017-01-11 2018-07-20 株式会社爱发科 成膜方法及真空处理装置
CN112420520A (zh) * 2020-11-23 2021-02-26 山东华芯半导体有限公司 一种利用金属诱导半导体氧化物结晶的方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6006975B2 (ja) * 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20140072679A (ko) * 2012-12-05 2014-06-13 삼성디스플레이 주식회사 박막 트랜지스터
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI677193B (zh) * 2013-03-15 2019-11-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6230253B2 (ja) * 2013-04-03 2017-11-15 三菱電機株式会社 Tftアレイ基板およびその製造方法
TWI644434B (zh) 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6082912B2 (ja) * 2013-10-03 2017-02-22 株式会社Joled 薄膜トランジスタ基板の製造方法
KR102267237B1 (ko) 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US20150263140A1 (en) * 2014-03-14 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI625868B (zh) 2014-07-03 2018-06-01 晶元光電股份有限公司 光電元件及其製造方法
TWI790911B (zh) * 2014-07-03 2023-01-21 晶元光電股份有限公司 光電元件
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
JP6841782B2 (ja) * 2018-03-28 2021-03-10 ヤンマーパワーテクノロジー株式会社 自律走行システム
US11444025B2 (en) * 2020-06-18 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and fabrication method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060113536A1 (en) * 2004-11-10 2006-06-01 Canon Kabushiki Kaisha Display
CN1941299A (zh) * 2005-09-29 2007-04-04 株式会社半导体能源研究所 半导体器件及其制造方法
CN101591804A (zh) * 2009-06-26 2009-12-02 上海大学 高温液相加热晶化方法及装备
US20110114945A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7642573B2 (en) 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073698A (ja) * 2005-09-06 2007-03-22 Canon Inc トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP2008270313A (ja) * 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 半導体記憶素子
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5298470B2 (ja) * 2007-07-11 2013-09-25 三菱電機株式会社 半導体装置、半導体装置の製造方法
US8044464B2 (en) * 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8093136B2 (en) 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102210025A (zh) 2008-11-07 2011-10-05 株式会社半导体能源研究所 半导体器件
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011009393A (ja) * 2009-06-25 2011-01-13 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、および表示装置
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102153841B1 (ko) * 2009-07-31 2020-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101991006B1 (ko) * 2009-10-08 2019-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2494601A4 (en) * 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR102241766B1 (ko) * 2009-12-04 2021-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5548500B2 (ja) * 2010-03-31 2014-07-16 富士フイルム株式会社 薄膜電界効果型トランジスタの製造方法
KR101995851B1 (ko) 2010-07-02 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060113536A1 (en) * 2004-11-10 2006-06-01 Canon Kabushiki Kaisha Display
CN1941299A (zh) * 2005-09-29 2007-04-04 株式会社半导体能源研究所 半导体器件及其制造方法
CN101591804A (zh) * 2009-06-26 2009-12-02 上海大学 高温液相加热晶化方法及装备
US20110114945A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839970A (zh) * 2012-11-20 2014-06-04 三星显示有限公司 显示装置
CN103839970B (zh) * 2012-11-20 2018-04-10 三星显示有限公司 显示装置
CN107004602A (zh) * 2014-10-20 2017-08-01 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及显示模块
CN108300968A (zh) * 2017-01-11 2018-07-20 株式会社爱发科 成膜方法及真空处理装置
CN108300968B (zh) * 2017-01-11 2022-02-01 株式会社爱发科 成膜方法及真空处理装置
CN112420520A (zh) * 2020-11-23 2021-02-26 山东华芯半导体有限公司 一种利用金属诱导半导体氧化物结晶的方法

Also Published As

Publication number Publication date
JP2018061059A (ja) 2018-04-12
JP6027320B2 (ja) 2016-11-16
CN102683197B (zh) 2016-06-22
KR20120104098A (ko) 2012-09-20
TW201239997A (en) 2012-10-01
KR20190044597A (ko) 2019-04-30
JP2012209544A (ja) 2012-10-25
TWI521612B (zh) 2016-02-11
JP6511121B2 (ja) 2019-05-15
KR102186341B1 (ko) 2020-12-03
JP6262823B2 (ja) 2018-01-17
US20120231581A1 (en) 2012-09-13
JP2017028300A (ja) 2017-02-02
US8753928B2 (en) 2014-06-17

Similar Documents

Publication Publication Date Title
CN102683197B (zh) 半导体装置的制造方法
JP6867471B2 (ja) 半導体装置
CN102760697B (zh) 半导体装置的制造方法
CN102870219B (zh) 半导体装置的制造方法
CN102859705B (zh) 半导体装置及半导体装置的制造方法
CN102959713B (zh) 半导体装置
CN102939659B (zh) 半导体器件及半导体器件的制造方法
CN101740634B (zh) 半导体装置及其制造方法
CN102859703B (zh) 半导体装置的制造方法
CN102906882B (zh) 半导体装置及其制造方法
CN102738002B (zh) 半导体装置的制造方法
CN102859704B (zh) 半导体装置的制造方法
CN104835850B (zh) 半导体器件
CN102779854A (zh) 半导体装置
CN102844872A (zh) 半导体装置
CN102834922A (zh) 半导体装置
CN105140132A (zh) 半导体装置及其制造方法
CN102763203A (zh) 制造半导体装置的方法
CN102906881A (zh) 半导体装置
CN103035735A (zh) 半导体装置及半导体装置的制造方法
CN102893403B (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant