JP2017028300A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2017028300A
JP2017028300A JP2016174929A JP2016174929A JP2017028300A JP 2017028300 A JP2017028300 A JP 2017028300A JP 2016174929 A JP2016174929 A JP 2016174929A JP 2016174929 A JP2016174929 A JP 2016174929A JP 2017028300 A JP2017028300 A JP 2017028300A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
film
layer
semiconductor layer
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016174929A
Other languages
English (en)
Other versions
JP6262823B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
裕平 佐藤
Yuhei Sato
裕平 佐藤
恵司 佐藤
Keiji Sato
恵司 佐藤
哲紀 丸山
Yoshiki Maruyama
哲紀 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017028300A publication Critical patent/JP2017028300A/ja
Application granted granted Critical
Publication of JP6262823B2 publication Critical patent/JP6262823B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化する。【解決手段】酸化物半導体層を含むトランジスタの作製工程において、酸化シリコン膜上に、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体層を形成し、該非晶質酸化物半導体層上に酸化アルミニウム膜を形成した後、加熱処理を行い該非晶質酸化物半導体層の少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体層を形成する。【選択図】図１

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジス
タ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（
ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トラン
ジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その
他の材料として酸化物半導体が注目されている。
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満である
インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いた
トランジスタが開示されている（特許文献１参照）。
特開２００６−１６５５２８号公報
しかし、酸化物半導体は薄膜形成工程において、化学量論的組成からのずれや、電子供与
体を形成する水素や水分の混入などが生じると、その電気伝導度が変化してしまう。この
ような現象は、酸化物半導体を用いたトランジスタにとって電気的特性の変動要因となる
。
このような問題に鑑み、酸化物半導体を用いた半導体装置に安定した電気的特性を付与し
、高信頼性化することを目的の一とする。
酸化物半導体層を含むトランジスタの作製工程において、酸化シリコン膜上に、酸化物半
導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれて
いる非晶質酸化物半導体層を形成し、該非晶質酸化物半導体層上に酸化アルミニウム膜を
形成した後、加熱処理を行い該非晶質酸化物半導体層の少なくとも一部を結晶化させて、
表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体層を形成する。
表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体層（以下、結晶性酸化物半導
体層ともいう）は、単結晶構造ではなく、非晶質構造でもない構造であり、ｃ軸配向を有
した結晶（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ； ＣＡＡＣとも呼ぶ）を含
む酸化物を有する。結晶性酸化物半導体層とすることで、可視光や紫外光の照射によるト
ランジスタの電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる
。
酸化物半導体層（非晶質酸化物半導体層及び結晶性酸化物半導体層）は、酸化物半導体が
結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている。
この場合、酸素の含有量は、酸化物半導体の化学量論的組成比を超える程度とする。ある
いは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物半導体の格
子間に酸素が存在する場合もある。例えば、単結晶構造がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ
＞０）で表現される材料の場合、酸化物半導体の組成はＩｎＧａＺｎｍＯｍ＋３で表され
るから、例えば、ｍ＝１（ＩｎＧａＺｎＯ４）であれば、ＩｎＧａＺｎＯｘ（ｘ＞０）の
ｘが４を越える酸素過剰領域を有する酸化物半導体層を用いる。このような酸素過剰領域
は、酸化物半導体層の一部（界面も含む）に存在していればよい。
また、酸化物半導体層中に含まれる酸素は、下記式（１）で示すような酸化物半導体中の
金属元素との結合と脱離の反応を動的に繰り返す。酸素が脱離した金属元素は未結合手を
有するため、酸化物半導体層中において、酸素が脱離した箇所では酸素欠損が存在する。
開示する発明の一形態に係る酸化物半導体層は、膜中に過剰の酸素（好ましくは化学量論
的組成比より過剰の酸素）を含有することで、該酸素欠損を直ちに補填することができる
。よって、膜中に存在する酸素欠損に起因するＤＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔ
ｅ）を減少させることが可能となる。例えば、酸化物半導体層が化学量論的組成比に一致
した量の酸素を含有する場合のＤＯＳの平均密度が１０１８ｃｍ−３以上１０１９ｃｍ−
３以下程度である場合、化学量論的組成比より過剰な酸素を含む酸化物半導体におけるＤ
ＯＳの平均密度は１０１５ｃｍ−３以上１０１６ｃｍ−３以下程度となりうる。
酸化物半導体層中に存在する過剰な酸素が、膜中に生じた酸素欠損をすぐに補填すること
ができるため、酸素欠損に起因するドナー準位の生じる時間を短時間とし、膜中にドナー
準位が存在することを低減する、実質的になくすことが可能となる。
酸化物半導体層上に設けられた酸化アルミニウム膜は、水素、水分、水酸基又は水素化物
（水素化合物ともいう）などの不純物、及び酸素の両方に対して膜を透過させない遮断効
果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、トランジスタの電気的
特性の変動要因となる水素、水分などの不純物の酸化物半導体層への混入、及び酸化物半
導体を構成する主成分材料である酸素の酸化物半導体層からの放出を防止する保護膜とし
て機能する。
また、非晶質酸化物半導体層を結晶化させる加熱処理を、酸化シリコン膜と酸化アルミニ
ウム膜との間に非晶質酸化物半導体層を挟んだ状態で行うため、結晶化のための加熱処理
によって非晶質酸化物半導体層から酸素が放出されるのを防止することができる。従って
、得られる結晶性酸化物半導体層は、非晶質酸化物半導体層の含む酸素量を維持し、酸化
物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む
膜とすることができる。
従って、形成される結晶性酸化物半導体層は、水素、水分などの不純物が混入しないため
高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量論的組
成比に対し、酸素の含有量が過剰な領域を含む。よって、該結晶性酸化物半導体層をトラ
ンジスタに用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばら
つき、しきい値電圧のシフトΔＶｔｈを低減することができる。
また、酸化シリコン膜を該酸化シリコンが結晶状態における化学量論的組成比に対し、酸
素の含有量が過剰な領域が含まれていることが好ましい。この場合、酸素の含有量は、酸
化シリコンの化学量論的組成比を超える程度とする。あるいは、酸素の含有量は、単結晶
の場合の酸素の量を超える程度とする。酸化物シリコンの格子間に酸素が存在する場合も
ある。組成がＳｉＯｘ（ｘ＞０）で表現される酸化シリコン膜の場合、酸化シリコンの化
学量論的組成比はＳｉ：Ｏ＝１：２であるので、ｘが２を超える酸素過剰領域を有する酸
化シリコン膜を用いることが好ましい。このような酸素過剰領域は、酸化シリコン膜の一
部（界面も含む）に存在していればよい。
酸化物半導体層と接する酸化シリコン膜を、酸素を多く含む状態とすることによって、酸
化物半導体層へ酸素を供給する供給源として好適に機能させることができる。
また、酸化アルミニウム膜も、該酸化アルミニウムが結晶状態における化学量論的組成比
に対し、酸素の含有量が過剰な領域が含まれていることが好ましい。この場合、酸素の含
有量は、酸化アルミニウムの化学量論的組成比を超える程度とする。あるいは、酸素の含
有量は、単結晶の場合の酸素の量を超える程度とする。酸化アルミニウムの格子間に酸素
が存在する場合もある。組成がＡｌＯｘ（ｘ＞０）で表現される場合、酸化アルミニウム
の化学量論的組成比はＡｌ：Ｏ＝３：２であるので、ｘは３／２を超える酸素過剰領域を
有する酸化アルミニウム膜を用いることが好ましい。このような酸素過剰領域は、酸化ア
ルミニウム膜の一部（界面も含む）に存在していればよい。
また、酸化アルミニウム膜の形成前に非晶質酸化物半導体層に水素原子または水などの水
素原子を含む不純物を酸化物半導体層より意図的に排除する加熱処理による脱水化または
脱水素化処理を行うことが好ましい。
ｎ型不純物である水素を酸化物半導体から除去し、不純物が極力含まれないように高純度
化することによりＩ型（真性）の酸化物半導体、又はＩ型（真性）に限りなく近い酸化物
半導体とすることができる。すなわち、水素や水等の不純物を極力除去したことにより、
高純度化されたＩ型（真性）半導体又はそれに近づけることができる。そうすることによ
り、酸化物半導体のフェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにま
ですることができる。
本明細書で開示する発明の構成の一形態は、酸化シリコン膜と、酸化アルミニウム膜と、
酸化シリコン膜及び酸化アルミニウム膜に挟まれている非晶質酸化物半導体層を形成し、
非晶質酸化物半導体層に加熱処理を行い少なくとも一部を結晶化させて、表面に概略垂直
なｃ軸を有している結晶を含む酸化物半導体層を形成し、非晶質酸化物半導体層は、酸化
物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含ま
れている半導体装置の作製方法である。
本明細書で開示する発明の構成の一形態は、酸化シリコン膜を形成し、酸化シリコン膜上
に非晶質酸化物半導体層を形成し、非晶質酸化物半導体層に第１の加熱処理を行い、非晶
質酸化物半導体層中に含まれる水素若しくは水分を放出させ、第１の加熱処理を行った非
晶質酸化物半導体層上に酸化アルミニウム膜を形成し、第１の加熱処理を行った非晶質酸
化物半導体層に、第２の加熱処理を行い少なくとも一部を結晶化させて、表面に概略垂直
なｃ軸を有している結晶を含む酸化物半導体層を形成し、非晶質酸化物半導体層は、酸化
物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含ま
れている半導体装置の作製方法である。
本明細書で開示する発明の構成の一形態は、上記構成において、２の加熱処理は前記第１
の加熱処理の温度より高い温度で行う半導体装置の作製方法である。
このように、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体層を
有するトランジスタは、電気的特性変動が抑制されており、電気的に安定である。よって
安定した電気的特性を有する酸化物半導体を用いた信頼性の高い半導体装置を提供するこ
とができる。
酸化物半導体層に含まれる過剰な酸素が加熱処理で放出されないように酸化アルミニウム
膜を結晶性酸化物半導体層上に設けることにより、結晶性酸化物半導体中及びその上下で
接する層との界面で欠陥が生成され、また欠陥が増加することを防ぐことができる。すな
わち、結晶性酸化物半導体層に含ませた過剰な酸素が、酸素空孔欠陥を埋めるように作用
するので、安定した電気特性を有する信頼性の高い半導体装置を提供することができる。
よって、開示する発明の一形態は、安定した電気特性を有するトランジスタを作製するこ
とができる。
また、開示する発明の一形態は、電気特性が良好で信頼性の高い半導体装置を作製するこ
とができる。
半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 比較例試料ＡのＳＩＭＳデータを示す図。 実施例試料ＡのＳＩＭＳデータを示す図。 比較例試料ＢのＴＤＳデータを示す図。 実施例試料ＢのＴＤＳデータを示す図。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。
ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々
に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明
は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、第
２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではな
い。また、本明細書において発明を特定するための事項として固有の名称を示すものでは
ない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１を用いて説明
する。本実施の形態では、半導体装置の一例として酸化物半導体層を有するトランジスタ
を示す。
トランジスタの構造は特に限定されず、例えばトップゲート構造、又はボトムゲート構造
のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形
成領域が一つ形成されるシングルゲート構造でもよいし、二つ形成されるダブルゲート構
造もしくは三つ形成されるトリプルゲート構造などのマルチゲート構造であっても良い。
また、チャネル領域の上下にゲート絶縁層を介して配置された２つのゲート電極層を有す
る、デュアルゲート型でもよい。
図１（Ｅ）に示すように、トランジスタ４１０は、絶縁表面を有する基板４００上に、ゲ
ート電極層４０１、ゲート絶縁層４０２、結晶性酸化物半導体層４０３、ソース電極層４
０５ａ、ドレイン電極層４０５ｂを含む。トランジスタ４１０上には、酸化物絶縁層４０
７が形成されている。
また、酸化物絶縁層４０７は単層でも積層でもよいが、酸化アルミニウム膜を含む構造と
する。本実施の形態では、ゲート絶縁層４０２は酸化シリコン膜であり、酸化物絶縁層４
０７は酸化アルミニウム膜である。
また、結晶性酸化物半導体層４０３は、表面に概略平行なａ−ｂ面を有し、該表面に対し
て概略垂直なｃ軸を有している結晶を含む酸化物半導体層であって、単結晶構造ではなく
、非晶質構造でもない構造であり、ｃ軸配向を有した結晶（ＣＡＡＣ）を含む酸化物を有
する。結晶性酸化物半導体層とすることで、可視光や紫外光の照射によるトランジスタの
電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
図１（Ａ）乃至（Ｅ）にトランジスタ４１０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層４０１を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、
石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンな
どの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基
板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたも
のを、基板４００として用いてもよい。
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有
する半導体装置を作製するには、可撓性基板上に結晶性酸化物半導体層４０３を含むトラ
ンジスタ４１０を直接作製してもよいし、他の作製基板に結晶性酸化物半導体層４０３を
含むトランジスタ４１０を作製し、その後可撓性基板に剥離、転置してもよい。なお、作
製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体層を含むトラン
ジスタとの間に剥離層を設けるとよい。
下地膜となる絶縁膜を基板４００とゲート電極層４０１との間に設けてもよい。下地膜は
、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
また、ゲート電極層４０１の材料は、プラズマＣＶＤ法又はスパッタリング法等により、
モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジ
ウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成
することができる。
また、ゲート電極層４０１の材料は、インジウム錫酸化物、酸化タングステンを含むイン
ジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジ
ウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素
を添加したインジウム錫酸化物などの透光性を有する導電性材料、また透光性を有する導
電性材料の窒化物を適用することもできる。また、上記透光性を有する導電性材料と、上
記金属材料の積層構造とすることもできる。
また、ゲート電極層４０１を積層構造とし、その一層として、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−
Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚ
ｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ
−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を用いてもよい。ゲート電極
層４０１を積層構造とし、その一層として特に仕事関数の大きな材料であるインジウム、
ガリウム、及び亜鉛を含む酸窒化物膜（ＩＧＺＯＮ膜とも呼ぶ）を用いることが好ましい
。インジウム、ガリウム、及び亜鉛を含む酸窒化物膜は、アルゴン及び窒素の混合ガス雰
囲気下で成膜することにより得られる。
例えば、ゲート電極層４０１として基板４００側から銅膜と、タングステン膜と、インジ
ウム、ガリウム、及び亜鉛を含む酸窒化物膜（ＩＧＺＯＮ膜）との積層構造、タングステ
ン膜と、窒化タングステン膜と、銅膜と、チタン膜との積層構造などを用いることができ
る。
次いで、ゲート電極層４０１上にプラズマＣＶＤ法又はスパッタリング法等により、ゲー
ト絶縁層４０２を形成する（図１（Ｂ）参照）。ゲート絶縁層４０２は単層でも積層でも
よいが、結晶性酸化物半導体層４０３に接する膜には酸化シリコン膜を用いる。
結晶性酸化物半導体層４０３に接する酸化シリコン膜は該酸化シリコンが結晶状態におけ
る化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれていることが好ましい。
この場合、酸素の含有量は、酸化シリコンの化学量論的組成比を超える程度とする。ある
いは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物シリコンの
格子間に酸素が存在する場合もある。組成がＳｉＯｘ（ｘ＞０）で表現される酸化シリコ
ン膜の場合、酸化シリコンの化学量論的組成比はＳｉ：Ｏ＝１：２であるので、ｘが２を
超える酸素過剰領域を有する酸化シリコン膜を用いることが好ましい。このような酸素過
剰領域は、酸化シリコン膜の一部（界面も含む）に存在していればよい。
結晶性酸化物半導体層４０３と接する酸化シリコン膜を、酸素を多く含む状態とすること
によって、酸化物半導体層へ酸素を供給する供給源として好適に機能させることができる
。
ゲート絶縁層４０２を積層構造とする場合、結晶性酸化物半導体層４０３と接しない膜と
しては、プラズマＣＶＤ法又はスパッタリング法等により、窒化シリコン、酸化窒化シリ
コン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム
、窒化酸化アルミニウム、酸化ハフニウム、酸化ガリウム、又はこれらの混合材料を用い
て形成することができる。
また、ゲート絶縁層４０２、ゲート絶縁層４０２上に形成される酸化物半導体膜に水素、
水酸基及び水分がなるべく含まれないようにするために、酸化物半導体膜の成膜の前処理
として、スパッタリング装置の予備加熱室でゲート電極層４０１が形成された基板４００
、又はゲート絶縁層４０２までが形成された基板４００を予備加熱し、基板４００に吸着
した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設け
る排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもで
きる。またこの予備加熱は、酸化物絶縁層４０７の成膜前に、ソース電極層４０５ａ及び
ドレイン電極層４０５ｂまで形成した基板４００にも同様に行ってもよい。
次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以
上３０ｎｍ以下の非晶質酸化物半導体膜４４１を形成する（図１（Ｂ）参照）。
非晶質酸化物半導体膜４４１は、酸化物半導体が結晶状態における化学量論的組成比に対
し、酸素の含有量が過剰な領域が含まれている。この場合、酸素の含有量は、酸化物半導
体の化学量論的組成比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の
酸素の量を超える程度とする。酸化物半導体の格子間に酸素が存在する場合もある。例え
ば、単結晶構造がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０）で表現される材料の場合、酸化物
半導体の組成はＩｎＧａＺｎｍＯｍ＋３で表されるから、例えば、ｍ＝１（ＩｎＧａＺｎ
Ｏ４）であれば、ＩｎＧａＺｎＯｘ（ｘ＞０）のｘが４を越える酸素過剰領域を有する非
晶質酸化物半導体膜を用いる。このような酸素過剰領域は、非晶質酸化物半導体膜の一部
（界面も含む）に存在していればよい。
非晶質酸化物半導体膜４４１は、成膜時に酸素が多く含まれるような条件で成膜して、酸
化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含
まれている膜としてもよいし、非晶質酸化物半導体膜を形成後に酸素（少なくとも、酸素
ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を過剰に含
ませてもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマ
イマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
なお、非晶質酸化物半導体膜４４１をスパッタリング法により成膜する前に、アルゴンガ
スを導入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層４０２の表面
に付着している粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆
スパッタリングとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲ
Ｆ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である
。なお、アルゴンに代えて窒素、ヘリウム、酸素などを用いてもよい。
非晶質酸化物半導体膜４４１に用いる酸化物半導体としては、四元系金属酸化物であるＩ
ｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ
−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸
化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導
体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系
酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−
Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導
体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導
体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体はＳｉ
Ｏ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、イン
ジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり
、その化学量論的組成比はとくに問わない。また、ＩｎとＧａとＺｎ以外の元素を含んで
もよい。
また、非晶質酸化物半導体膜４４１は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記
される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ば
れた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭ
ｎ、またはＧａ及びＣｏなどがある。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、原子数比で、Ｉｎ／Ｚ
ｎ＝０．５〜５０、好ましくはＩｎ／Ｚｎ＝１〜２０、さらに好ましくはＩｎ／Ｚｎ＝１
．５〜１５とする。Ｚｎの原子数比を好ましい前記範囲とすることで、トランジスタの電
界効果移動度を向上させることができる。ここで、化合物の原子数比がＩｎ：Ｚｎ：Ｏ＝
Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
本実施の形態では、非晶質酸化物半導体膜４４１としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化
物ターゲットを用いてスパッタリング法により成膜する。また、非晶質酸化物半導体膜４
４１を成膜する際の雰囲気としては、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲
気下、または希ガスと酸素の混合雰囲気下において行うことができる。成膜によって、酸
素を過剰に含む非晶質酸化物半導体膜４４１を形成する場合は、酸素雰囲気下（例えば酸
素１００％）とすることが好ましい。
非晶質酸化物半導体膜４４１をスパッタリング法で作製するためのターゲットとしては、
例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の酸
化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材
料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏ
ｌ比］の金属酸化物ターゲットを用いてもよい。
また、金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上
９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜し
た非晶質酸化物半導体膜４４１は緻密な膜とすることができる。
非晶質酸化物半導体膜４４１を、成膜する際に用いるスパッタリングガスは水素、水、水
酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去し
つつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板４０
０上に非晶質酸化物半導体膜４４１を成膜する。成膜室内の残留水分を除去するためには
、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーショ
ンポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコール
ドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例
えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含
む化合物も）等が排気されるため、当該成膜室で成膜した非晶質酸化物半導体膜４４１に
含まれる不純物の濃度を低減できる。
また、ゲート絶縁層４０２と非晶質酸化物半導体膜４４１とを大気に解放せずに連続的に
形成することが好ましい。ゲート絶縁層４０２と非晶質酸化物半導体膜４４１とを大気に
曝露せずに連続して形成すると、ゲート絶縁層４０２表面に水素や水分などの不純物が吸
着することを防止することができる。
また、非晶質酸化物半導体膜４４１に過剰な水素（水や水酸基を含む）を除去（脱水化ま
たは脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、非晶質酸化物半
導体膜が結晶化しない温度とし、代表的には２５０℃以上４００℃以下、好ましくは３０
０℃以下とする。
脱水化又は脱水素化のための加熱処理は、非晶質酸化物半導体膜４４１が島状に加工され
る前に行うと、ゲート絶縁層４０２に含まれる酸素が加熱処理によって放出されるのを防
止することができるため好ましい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、または
ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好まし
くは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．
１ｐｐｍ以下）とすることが好ましい。
また、加熱処理で非晶質酸化物半導体膜４４１を加熱した後、同じ炉に高純度の酸素ガス
、高純度の二窒化酸素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザ
ー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５
℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）を導入してもよ
い。酸素ガスまたは二窒化酸素ガスに、水、水素などが含まれないことが好ましい。また
は、加熱処理装置に導入する酸素ガスまたは二窒化酸素ガスの純度を、６Ｎ以上好ましく
は７Ｎ以上（即ち、酸素ガスまたは二窒化酸素ガス中の不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は二窒化酸素ガスの作用に
より、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまっ
た非晶質酸化物半導体膜を構成する主成分材料である酸素を供給することによって、非晶
質酸化物半導体膜を高純度化及び電気的にＩ型（真性）化することができる。
次いで、非晶質酸化物半導体膜４４１を第２のフォトリソグラフィ工程により島状の非晶
質酸化物半導体層４４２に加工する（図１（Ｃ）参照）。また、島状の非晶質酸化物半導
体層４４２を形成するためのレジストマスクをインクジェット法で形成してもよい。レジ
ストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コスト
を低減できる。
なお、開示する発明の一形態において、酸化物半導体層（非晶質酸化物半導体層及び結晶
性酸化物半導体層）は、本実施の形態で示すように島状に加工してもよいし、形状を加工
せず、膜状のままでもよい。
また、ゲート絶縁層４０２にコンタクトホールを形成する場合、その工程は非晶質酸化物
半導体層４４２の加工時に同時に行うことができる。
なお、ここでの非晶質酸化物半導体膜４４１のエッチングは、ドライエッチングでもウェ
ットエッチングでもよく、両方を用いてもよい。例えば、非晶質酸化物半導体膜４４１の
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液など
を用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
次いで、ゲート絶縁層４０２、及び非晶質酸化物半導体層４４２上に、ソース電極層及び
ドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。該導
電膜は後の加熱処理に耐えられる材料を用いる。ソース電極層、及びドレイン電極層に用
いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元
素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モ
リブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金
属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれら
の金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた
構成としても良い。また、ソース電極層、及びドレイン電極層に用いる導電膜としては、
導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸
化スズ、酸化亜鉛、酸化インジウム酸化スズ、酸化インジウム酸化亜鉛またはこれらの金
属酸化物材料に酸化シリコンを含ませたものを用いることができる。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジスト
マスクを除去する。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、非晶質酸化物半導体層４４２がエッチングされ、分断
することのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜
のみをエッチングし、非晶質酸化物半導体層４４２を全くエッチングしないという条件を
得ることは難しく、導電膜のエッチングの際に非晶質酸化物半導体層４４２は一部のみが
エッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。
本実施の形態では、導電膜としてＴｉ膜を用い、非晶質酸化物半導体層４４２にはＩｎ−
Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いたので、エッチング液としてアンモニア過水（アン
モニア、水、過酸化水素水の混合液）を用いる。
次いで、非晶質酸化物半導体層４４２の一部に接する酸化物絶縁層４０７を形成する（図
１（Ｄ）参照）。酸化物絶縁層４０７も単層でも積層でもよいが、酸化アルミニウム膜を
含む構造とする。
酸化物絶縁層４０７に含まれる酸化アルミニウム膜の膜厚は、３０ｎｍ以上５００ｎｍ以
下、好ましくは５０ｎｍ以上２００ｎｍ以下とする。酸化物絶縁層４０７は、スパッタリ
ング法など、酸化物絶縁層４０７に水、水素等の不純物を混入させない方法を適宜用いて
形成することができる。酸化物絶縁層４０７に水素が含まれると、その水素の酸化物半導
体層への侵入、又は水素による酸化物半導体層中の酸素の引き抜きが生じ酸化物半導体層
のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれが
ある。よって、酸化物絶縁層４０７はできるだけ水素を含まない膜になるように、成膜方
法に水素を用いないことが重要である。
酸化アルミニウム膜も、該酸化アルミニウムが結晶状態における化学量論的組成比に対し
、酸素の含有量が過剰な領域が含まれていることが好ましい。この場合、酸素の含有量は
、酸化アルミニウムの化学量論的組成比を超える程度とする。あるいは、酸素の含有量は
、単結晶の場合の酸素の量を超える程度とする。酸化アルミニウムの格子間に酸素が存在
する場合もある。組成がＡｌＯｘ（ｘ＞０）で表現される場合、酸化アルミニウムの化学
量論的組成比はＡｌ：Ｏ＝３：２であるので、ｘは３／２を超える酸素過剰領域を有する
酸化アルミニウム膜を用いることが好ましい。このような酸素過剰領域は、酸化アルミニ
ウム膜の一部（界面も含む）に存在していればよい。
本実施の形態では、酸化物絶縁層４０７として膜厚１００ｎｍの酸化アルミニウム膜を、
スパッタリング法を用いて成膜する。酸化アルミニウム膜のスパッタリング法による成膜
は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合
雰囲気下において行うことができる。
非晶質酸化物半導体膜４４１の成膜時と同様に、酸化物絶縁層４０７の成膜室内の残留水
分を除去するためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ま
しい。クライオポンプを用いて排気した成膜室で成膜した酸化物絶縁層４０７に含まれる
不純物の濃度を低減できる。また、酸化物絶縁層４０７の成膜室内の残留水分を除去する
ための排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであっても
よい。
酸化物絶縁層４０７を、成膜する際に用いるスパッタガスとしては、水素、水、水酸基又
は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
酸化物絶縁層４０７を積層する場合、酸化アルミニウム膜の他に、代表的には酸化シリコ
ン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶
縁膜を用いることができる。図１２に酸化物絶縁層４０７を酸化物絶縁層４０７ａ、酸化
物絶縁層４０７ｂの積層構造とする例を示す。
図１２（Ｄ）に示すように、非晶質酸化物半導体層４４２、ソース電極層４０５ａ、ドレ
イン電極層４０５ｂ上に酸化物絶縁層４０７ａを形成し、酸化物絶縁層４０７ａ上に酸化
物絶縁層４０７ｂを形成する。酸化物絶縁層４０７ａは酸素の含有量が過剰な領域が含ま
れている酸化物絶縁層を用いると、非晶質酸化物半導体層４４２への酸素の供給源となる
ために好ましい。例えば、本実施の形態では、酸化物絶縁層４０７ａとして、酸化シリコ
ンが結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれてい
る酸化シリコン膜を用い、酸化物絶縁層４０７ｂとして酸化アルミニウム膜を用いる。
次に非晶質酸化物半導体層４４２に加熱処理を行い、該非晶質酸化物半導体層４４２の少
なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化
物半導体層４０３を形成する。
非晶質酸化物半導体層４４２上に酸化物絶縁層４０７として設けられた酸化アルミニウム
膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブ
ロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、トランジスタの電気的
特性の変動要因となる水素、水分などの不純物の酸化物半導体層（非晶質酸化物半導体層
４４２及び結晶性酸化物半導体層４０３）への混入、及び酸化物半導体を構成する主成分
材料である酸素の酸化物半導体層（非晶質酸化物半導体層４４２及び結晶性酸化物半導体
層４０３）からの放出を防止する保護膜として機能する。
非晶質酸化物半導体層４４２を結晶化させる加熱処理を、ゲート絶縁層４０２として設け
られた酸化シリコン膜と酸化物絶縁層４０７として設けられた酸化アルミニウム膜との間
に非晶質酸化物半導体層４４２を挟んだ状態で行うため、結晶化のための加熱処理によっ
て非晶質酸化物半導体層４４２から酸素が放出されるのを防止することができる。従って
、得られる結晶性酸化物半導体層４０３は、非晶質酸化物半導体層４４２の含む酸素量を
維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰
な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体層４０３は、水素、水分などの不純物が混入しな
いため高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量
論的組成比に対し、酸素の含有量が過剰な領域を含む。よって、該結晶性酸化物半導体層
４０３をトランジスタ４１０に用いることで、酸素欠損に起因するトランジスタのしきい
値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
非晶質酸化物半導体層４４２の少なくとも一部を結晶化させる加熱処理の温度は、２５０
℃以上７００℃以下、好ましくは４００℃以上、より好ましくは５００℃以上、さらに好
ましくは５５０℃以上とする。
例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して減圧
下４５０℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入
れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐ
ｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）
の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水
、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、ま
たは希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９
％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが
好ましい。
高純度化された結晶性酸化物半導体層４０３中にはキャリアが極めて少なく（ゼロに近い
）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、
さらに好ましくは１×１０１１／ｃｍ３未満である。
以上の工程でトランジスタ４１０が形成される（図１（Ｅ）参照）。トランジスタ４１０
は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体層を有するト
ランジスタである。よって、トランジスタ４１０は、電気的特性変動が抑制されており、
電気的に安定である。
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶
性酸化物半導体層４０３を用いたトランジスタ４１０は、オフ状態における電流値（オフ
電流値）を、チャネル幅１μｍ当たり室温にて１０ｚＡ／μｍ未満、８５℃にて１００ｚ
Ａ／μｍ未満レベルにまで低くすることができる。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
（実施の形態２）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を図２を用いて説
明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施
の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明
は省略する。
図２（Ａ）乃至（Ｅ）に示すトランジスタ４４０は、トップゲート構造のトランジスタの
例である。
図２（Ｅ）に示すように、トランジスタ４４０は、絶縁層４３６が設けられた絶縁表面を
有する基板４００上に、結晶性酸化物半導体層４０３、ソース電極層４０５ａ、ドレイン
電極層４０５ｂ、ゲート絶縁層４０２、ゲート電極層４０１を含む。トランジスタ４４０
上には、酸化物絶縁層４０７が形成されている。
図２（Ａ）乃至（Ｅ）にトランジスタ４４０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上に絶縁層４３６を形成する。絶縁層４３６は、単層
でも積層でもよいが、結晶性酸化物半導体層４０３に接する膜には酸化シリコン膜を用い
る。
結晶性酸化物半導体層４０３に接する酸化シリコン膜は該酸化シリコンが結晶状態におけ
る化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれていることが好ましい。
この場合、酸素の含有量は、酸化シリコンの化学量論的組成比を超える程度とする。ある
いは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物シリコンの
格子間に酸素が存在する場合もある。組成がＳｉＯｘ（ｘ＞０）で表現される酸化シリコ
ン膜の場合、酸化シリコンの化学量論的組成比はＳｉ：Ｏ＝１：２であるので、ｘが２を
超える酸素過剰領域を有する酸化シリコン膜を用いることが好ましい。このような酸素過
剰領域は、酸化シリコン膜の一部（界面も含む）に存在していればよい。
結晶性酸化物半導体層４０３と接する酸化シリコン膜を、酸素を多く含む状態とすること
によって、酸化物半導体層へ酸素を供給する供給源として好適に機能させることができる
。
絶縁層４３６を積層構造とする場合、結晶性酸化物半導体層４０３と接しない膜としては
、プラズマＣＶＤ法又はスパッタリング法等により、窒化シリコン、酸化窒化シリコン、
窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化
酸化アルミニウム、酸化ハフニウム、酸化ガリウム、又はこれらの混合材料を用いて形成
することができる。
次いで、絶縁層４３６上に、非晶質酸化物半導体膜４４１を形成する（図２（Ａ）参照）
。
非晶質酸化物半導体膜４４１は、酸化物半導体が結晶状態における化学量論的組成比に対
し、酸素の含有量が過剰な領域が含まれている。この場合、酸素の含有量は、酸化物半導
体の化学量論的組成比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の
酸素の量を超える程度とする。酸化物半導体の格子間に酸素が存在する場合もある。本実
施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング法によ
りＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物膜を成膜する。
また、絶縁層４３６と非晶質酸化物半導体膜４４１とを大気に解放せずに連続的に形成す
ることが好ましい。絶縁層４３６と非晶質酸化物半導体膜４４１とを大気に曝露せずに連
続して形成すると、絶縁層４３６表面に水素や水分などの不純物が吸着することを防止す
ることができる。
また、非晶質酸化物半導体膜４４１に過剰な水素（水や水酸基を含む）を除去（脱水化ま
たは脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、非晶質酸化物半
導体膜が結晶化しない温度とし、代表的には２５０℃以上４００℃以下、好ましくは３０
０℃以下とする。
脱水化又は脱水素化のための加熱処理は、非晶質酸化物半導体膜４４１が島状に加工され
る前に行うと、絶縁層４３６に含まれる酸素が加熱処理によって放出されるのを防止する
ことができるため好ましい。
次いで、非晶質酸化物半導体膜４４１をフォトリソグラフィ工程により島状の非晶質酸化
物半導体層４４２に加工する（図２（Ｂ）参照）。
絶縁層４３６及び非晶質酸化物半導体層４４２上にソース電極層４０５ａ、ドレイン電極
層４０５ｂを形成し、絶縁層４３６、非晶質酸化物半導体層４４２、ソース電極層４０５
ａ、及びドレイン電極層４０５ｂ上にゲート絶縁層４０２を形成する。ゲート絶縁層４０
２としてはスパッタリング法又はプラズマＣＶＤ法により成膜される酸化物絶縁層を用い
る。本実施の形態では、ゲート絶縁層４０２として、プラズマＣＶＤ法により成膜される
酸化窒化シリコン膜を用いる。
次に、非晶質酸化物半導体層４４２と重なるゲート絶縁層４０２上にゲート電極層４０１
を形成する（図２（Ｃ）参照）。
次いで、ゲート電極層４０１上に酸化物絶縁層４０７を形成する（図２（Ｄ）参照）。酸
化物絶縁層４０７は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。
酸化物絶縁層４０７に含まれる酸化アルミニウム膜の膜厚は、３０ｎｍ以上５００ｎｍ以
下、好ましくは５０ｎｍ以上２００ｎｍ以下とする。
酸化アルミニウム膜も、該酸化アルミニウムが結晶状態における化学量論的組成比に対し
、酸素の含有量が過剰な領域が含まれていることが好ましい。この場合、酸素の含有量は
、酸化アルミニウムの化学量論的組成比を超える程度とする。あるいは、酸素の含有量は
、単結晶の場合の酸素の量を超える程度とする。酸化アルミニウムの格子間に酸素が存在
する場合もある。組成がＡｌＯｘ（ｘ＞０）で表現される場合、酸化アルミニウムの化学
量論的組成比はＡｌ：Ｏ＝３：２であるので、ｘは３／２を超える酸素過剰領域を有する
酸化アルミニウム膜を用いることが好ましい。このような酸素過剰領域は、酸化アルミニ
ウム膜の一部（界面も含む）に存在していればよい。
本実施の形態では、酸化物絶縁層４０７として膜厚１００ｎｍの酸化アルミニウム膜を、
スパッタリング法を用いて成膜する。
次に非晶質酸化物半導体層４４２に加熱処理を行い、該非晶質酸化物半導体層４４２の少
なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化
物半導体層４０３を形成する。
非晶質酸化物半導体層４４２上に酸化物絶縁層４０７として設けられた酸化アルミニウム
膜は、水素などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック
効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、トランジスタの電気的
特性の変動要因となる水素、水分などの不純物の酸化物半導体層（非晶質酸化物半導体層
４４２及び結晶性酸化物半導体層４０３）への混入、及び酸化物半導体を構成する主成分
材料である酸素の酸化物半導体層（非晶質酸化物半導体層４４２及び結晶性酸化物半導体
層４０３）からの放出を防止する保護膜として機能する。
非晶質酸化物半導体層４４２を結晶化させる加熱処理を、絶縁層４３６として設けられた
酸化シリコン膜と酸化物絶縁層４０７として設けられた酸化アルミニウム膜との間に非晶
質酸化物半導体層４４２を挟んだ状態で行うため、結晶化のための加熱処理によって非晶
質酸化物半導体層４４２から酸素が放出されるのを防止することができる。従って、得ら
れる結晶性酸化物半導体層４０３は、非晶質酸化物半導体層４４２の含む酸素量を維持し
、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域
を含む膜とすることができる。
従って、形成される結晶性酸化物半導体層４０３は、水素、水分などの不純物が混入しな
いため高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量
論的組成比に対し、酸素の含有量が過剰な領域を含む。よって、該結晶性酸化物半導体層
４０３をトランジスタ４４０に用いることで、酸素欠損に起因するトランジスタのしきい
値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
非晶質酸化物半導体層４４２の少なくとも一部を結晶化させる加熱処理の温度は、２５０
℃以上７００℃以下、好ましくは４００℃以上、より好ましくは５００℃、さらに好まし
くは５５０℃以上とする。
以上の工程でトランジスタ４４０が形成される（図２（Ｅ）参照）。トランジスタ４４０
は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体層４０３を有
するトランジスタである。よって、トランジスタ４４０は、電気的特性変動が抑制されて
おり、電気的に安定である。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を図３を用いて説
明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施
の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明
は省略する。
図３（Ａ）乃至（Ｅ）に示すトランジスタ４３０は、ボトムゲート構造のトランジスタの
例である。
トランジスタ４３０は、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート
絶縁層４０２、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、及び結晶性酸化物半導
体層４０３を含む。また、トランジスタ４３０を覆い、酸化物絶縁層４０７が形成されて
いる。
図３（Ａ）乃至（Ｅ）にトランジスタ４３０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上にゲート電極層４０１を形成する（図３（Ａ）参照
）。
ゲート電極層４０１上にゲート絶縁層４０２を形成する。ゲート絶縁層４０２は、単層で
も積層でもよいが、結晶性酸化物半導体層４０３に接する膜には酸化シリコン膜を用いる
。
結晶性酸化物半導体層４０３に接する酸化シリコン膜は該酸化シリコンが結晶状態におけ
る化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれていることが好ましい。
この場合、酸素の含有量は、酸化シリコンの化学量論的組成比を超える程度とする。ある
いは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物シリコンの
格子間に酸素が存在する場合もある。組成がＳｉＯｘ（ｘ＞０）で表現される酸化シリコ
ン膜の場合、酸化シリコンの化学量論的組成比はＳｉ：Ｏ＝１：２であるので、ｘが２を
超える酸素過剰領域を有する酸化シリコン膜を用いることが好ましい。このような酸素過
剰領域は、酸化シリコン膜の一部（界面も含む）に存在していればよい。
結晶性酸化物半導体層４０３と接する酸化シリコン膜を、酸素を多く含む状態とすること
によって、酸化物半導体層へ酸素を供給する供給源として好適に機能させることができる
。
次にゲート絶縁層４０２上にソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する
（図３（Ｂ）参照）。
次いで、ゲート絶縁層４０２、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ上に
、非晶質酸化物半導体膜を形成し、島状に加工して非晶質酸化物半導体層４４２を形成す
る（図３（Ｃ）参照）。
非晶質酸化物半導体層４４２は、酸化物半導体が結晶状態における化学量論的組成比に対
し、酸素の含有量が過剰な領域が含まれている。この場合、酸素の含有量は、酸化物半導
体の化学量論的組成比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の
酸素の量を超える程度とする。酸化物半導体の格子間に酸素が存在する場合もある。本実
施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング法によ
りＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜を成膜する。
また、非晶質酸化物半導体層４４２に過剰な水素（水や水酸基を含む）を除去（脱水化ま
たは脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、非晶質酸化物半
導体層４４２が結晶化しない温度とし、代表的には２５０℃以上４００℃以下、好ましく
は３００℃以下とする。
脱水化又は脱水素化のための加熱処理は、島状の非晶質酸化物半導体層４４２に加工され
る前に行ってもよい。
次いで、非晶質酸化物半導体層４４２上に酸化物絶縁層４０７を形成する（図３（Ｄ）参
照）。酸化物絶縁層４０７は単層でも積層でもよいが、酸化アルミニウム膜を含む構造と
する。
酸化物絶縁層４０７に含まれる酸化アルミニウム膜の膜厚は、３０ｎｍ以上５００ｎｍ以
下、好ましくは５０ｎｍ以上２００ｎｍ以下とする。
酸化アルミニウム膜も、該酸化アルミニウムが結晶状態における化学量論的組成比に対し
、酸素の含有量が過剰な領域が含まれていることが好ましい。この場合、酸素の含有量は
、酸化アルミニウムの化学量論的組成比を超える程度とする。あるいは、酸素の含有量は
、単結晶の場合の酸素の量を超える程度とする。酸化アルミニウムの格子間に酸素が存在
する場合もある。組成がＡｌＯｘ（ｘ＞０）で表現される場合、酸化アルミニウムの化学
量論的組成比はＡｌ：Ｏ＝３：２であるので、ｘは３／２を超える酸素過剰領域を有する
酸化アルミニウム膜を用いることが好ましい。このような酸素過剰領域は、酸化アルミニ
ウム膜の一部（界面も含む）に存在していればよい。
本実施の形態では、酸化物絶縁層４０７として膜厚１００ｎｍの酸化アルミニウム膜を、
スパッタリング法を用いて成膜する。
次に非晶質酸化物半導体層４４２に加熱処理を行い、該非晶質酸化物半導体層４４２の少
なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化
物半導体層４０３を形成する。
非晶質酸化物半導体層４４２上に酸化物絶縁層４０７として設けられた酸化アルミニウム
膜は、水素などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック
効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、トランジスタの電気的
特性の変動要因となる水素、水分などの不純物の酸化物半導体層（非晶質酸化物半導体層
４４２及び結晶性酸化物半導体層４０３）への混入、及び酸化物半導体を構成する主成分
材料である酸素の酸化物半導体層（非晶質酸化物半導体層４４２及び結晶性酸化物半導体
層４０３）からの放出を防止する保護膜として機能する。
非晶質酸化物半導体層４４２を結晶化させる加熱処理を、ゲート絶縁層４０２として設け
られた酸化シリコン膜と酸化物絶縁層４０７として設けられた酸化アルミニウム膜との間
に非晶質酸化物半導体層４４２を挟んだ状態で行うため、結晶化のための加熱処理によっ
て非晶質酸化物半導体層４４２から酸素が放出されるのを防止することができる。従って
、得られる結晶性酸化物半導体層４０３は、非晶質酸化物半導体層４４２の含む酸素量を
維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰
な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体層４０３は、水素、水分などの不純物が混入しな
いため高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量
論的組成比に対し、酸素の含有量が過剰な領域を含む。よって、該結晶性酸化物半導体層
４０３をトランジスタ４３０に用いることで、酸素欠損に起因するトランジスタのしきい
値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
非晶質酸化物半導体層４４２の少なくとも一部を結晶化させる加熱処理の温度は、２５０
℃以上７００℃以下、好ましくは４００℃以上、より好ましくは５００℃、さらに好まし
くは５５０℃以上とする。
以上の工程でトランジスタ４３０が形成される（図３（Ｅ）参照）。トランジスタ４３０
は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体層４０３を有
するトランジスタである。よって、トランジスタ４３０は、電気的特性変動が抑制されて
おり、電気的に安定である。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を図４を用いて説
明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施
の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明
は省略する。
図４（Ａ）乃至（Ｅ）に示すトランジスタ４５０は、トップゲート構造のトランジスタの
例である。
図４（Ｅ）に示すように、トランジスタ４５０は、絶縁層４３６が設けられた絶縁表面を
有する基板４００上に、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、結晶性酸化物
半導体層４０３、ゲート絶縁層４０２、ゲート電極層４０１を含む。トランジスタ４５０
上には、酸化物絶縁層４０７が形成されている。
図４（Ａ）乃至（Ｅ）にトランジスタ４５０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上に絶縁層４３６を形成する。絶縁層４３６は、単層
でも積層でもよいが、結晶性酸化物半導体層４０３に接する膜には酸化シリコン膜を用い
る。
結晶性酸化物半導体層４０３に接する酸化シリコン膜は該酸化シリコンが結晶状態におけ
る化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれていることが好ましい。
この場合、酸素の含有量は、酸化シリコンの化学量論的組成比を超える程度とする。ある
いは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物シリコンの
格子間に酸素が存在する場合もある。組成がＳｉＯｘ（ｘ＞０）で表現される酸化シリコ
ン膜の場合、酸化シリコンの化学量論的組成比はＳｉ：Ｏ＝１：２であるので、ｘが２を
超える酸素過剰領域を有する酸化シリコン膜を用いることが好ましい。このような酸素過
剰領域は、酸化シリコン膜の一部（界面も含む）に存在していればよい。
結晶性酸化物半導体層４０３と接する酸化シリコン膜を、酸素を多く含む状態とすること
によって、酸化物半導体層へ酸素を供給する供給源として好適に機能させることができる
。
絶縁層４３６を積層構造とする場合、結晶性酸化物半導体層４０３と接しない膜としては
、プラズマＣＶＤ法又はスパッタリング法等により、窒化シリコン、酸化窒化シリコン、
窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化
酸化アルミニウム、酸化ハフニウム、酸化ガリウム、又はこれらの混合材料を用いて形成
することができる。
絶縁層４３６上にソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する（図４（Ａ
）参照）。
次いで、絶縁層４３６、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ上に、非晶
質酸化物半導体膜を形成し、島状に加工して非晶質酸化物半導体層４４２を形成する（図
４（Ｂ）参照）。
非晶質酸化物半導体層４２２は、酸化物半導体が結晶状態における化学量論的組成比に対
し、酸素の含有量が過剰な領域が含まれている。この場合、酸素の含有量は、酸化物半導
体の化学量論的組成比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の
酸素の量を超える程度とする。酸化物半導体の格子間に酸素が存在する場合もある。本実
施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング法によ
りＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜を成膜する。
また、非晶質酸化物半導体層４４２に過剰な水素（水や水酸基を含む）を除去（脱水化ま
たは脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、非晶質酸化物半
導体層４４２が結晶化しない温度とし、代表的には２５０℃以上４００℃以下、好ましく
は３００℃以下とする。
脱水化又は脱水素化のための加熱処理は、島状の非晶質酸化物半導体層４４２に加工され
る前に行ってもよい。
次に、絶縁層４３６、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、及び非晶質酸化
物半導体層４４２上にゲート絶縁層４０２を形成する。ゲート絶縁層４０２としてはスパ
ッタリング法又はプラズマＣＶＤ法により成膜される酸化物絶縁層を用いる。本実施の形
態では、ゲート絶縁層４０２として、プラズマＣＶＤ法により成膜される酸化窒化シリコ
ン膜を用いる。
次に、非晶質酸化物半導体層４４２と重なるゲート絶縁層４０２上にゲート電極層４０１
を形成する（図４（Ｃ）参照）。
次いで、ゲート電極層４０１上に酸化物絶縁層４０７を形成する（図４（Ｄ）参照）。酸
化物絶縁層４０７は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。
酸化物絶縁層４０７に含まれる酸化アルミニウム膜の膜厚は、３０ｎｍ以上５００ｎｍ以
下、好ましくは５０ｎｍ以上２００ｎｍ以下とする。
酸化アルミニウム膜も、該酸化アルミニウムが結晶状態における化学量論的組成比に対し
、酸素の含有量が過剰な領域が含まれていることが好ましい。この場合、酸素の含有量は
、酸化アルミニウムの化学量論的組成比を超える程度とする。あるいは、酸素の含有量は
、単結晶の場合の酸素の量を超える程度とする。酸化アルミニウムの格子間に酸素が存在
する場合もある。組成がＡｌＯｘ（ｘ＞０）で表現される場合、酸化アルミニウムの化学
量論的組成比はＡｌ：Ｏ＝３：２であるので、ｘは３／２を超える酸素過剰領域を有する
酸化アルミニウム膜を用いることが好ましい。このような酸素過剰領域は、酸化アルミニ
ウム膜の一部（界面も含む）に存在していればよい。
本実施の形態では、酸化物絶縁層４０７として膜厚１００ｎｍの酸化アルミニウム膜を、
スパッタリング法を用いて成膜する。
次に非晶質酸化物半導体層４４２に加熱処理を行い、該非晶質酸化物半導体層４４２の少
なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化
物半導体層４０３を形成する。
非晶質酸化物半導体層４４２上に酸化物絶縁層４０７として設けられた酸化アルミニウム
膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブ
ロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、トランジスタの電気的
特性の変動要因となる水素、水分などの不純物の酸化物半導体層（非晶質酸化物半導体層
４４２及び結晶性酸化物半導体層４０３）への混入、及び酸化物半導体を構成する主成分
材料である酸素の酸化物半導体層（非晶質酸化物半導体層４４２及び結晶性酸化物半導体
層４０３）からの放出を防止する保護膜として機能する。
非晶質酸化物半導体層４４２を結晶化させる加熱処理を、絶縁層４３６として設けられた
酸化シリコン膜と酸化物絶縁層４０７として設けられた酸化アルミニウム膜との間に非晶
質酸化物半導体層４４２を挟んだ状態で行うため、結晶化のための加熱処理によって非晶
質酸化物半導体層４４２から酸素が放出されるのを防止することができる。従って、得ら
れる結晶性酸化物半導体層４０３は、非晶質酸化物半導体層４４２の含む酸素量を維持し
、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域
を含む膜とすることができる。
従って、形成される結晶性酸化物半導体層４０３は、水素、水分などの不純物が混入しな
いため高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量
論的組成比に対し、酸素の含有量が過剰な領域を含む。よって、該結晶性酸化物半導体層
４０３をトランジスタ４５０に用いることで、酸素欠損に起因するトランジスタのしきい
値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
非晶質酸化物半導体層４４２の少なくとも一部を結晶化させる加熱処理の温度は、２５０
℃以上７００℃以下、好ましくは４００℃以上、より好ましくは５００℃、さらに好まし
くは５５０℃以上とする。
以上の工程でトランジスタ４５０が形成される（図４（Ｅ）参照）。トランジスタ４５０
は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体層４０３を有
するトランジスタである。よって、トランジスタ４５０は、電気的特性変動が抑制されて
おり、電気的に安定である。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
実施の形態１乃至４のいずれかで一例を示したトランジスタを用いて表示機能を有する半
導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動
回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成
することができる。
図６（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにし
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図６（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ
）４０１８ａ、４０１８ｂから供給されている。
図６（Ｂ）（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査
線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素
部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よ
って画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４
００５と第２の基板４００６とによって、表示素子と共に封止されている。図６（Ｂ）（
Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た信号線駆動回路４００３が実装されている。図６（Ｂ）（Ｃ）においては、別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図６（Ｂ）（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４
００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別
途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを
別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図６（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図６（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図６（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態１乃至４のいずれかで一例を示したトランジスタを適用することができ
る。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図７乃至図９を用いて説明する。図７乃至図９は、図６（
Ｂ）のＭ−Ｎにおける断面図に相当する。
図７乃至図９で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を
有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子
と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導
電膜で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図７乃至図９では、画素部４００２に含まれるトランジ
スタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示して
いる。図７では、トランジスタ４０１０、４０１１上には絶縁層４０２０、絶縁層４０２
４が設けられ、図８及び図９ではさらに、絶縁層４０２１が設けられている。なお、絶縁
膜４０２３は下地膜として機能する絶縁膜である。
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、実施の形態１
乃至４のいずれかで示したトランジスタを適用することができる。
トランジスタ４０１０及びトランジスタ４０１１は高純度化し、酸素欠損を補填する酸素
を過剰に含む結晶性酸化物半導体層を有するトランジスタである。よって、トランジスタ
４０１０及びトランジスタ４０１１は、電気的特性変動が抑制されており、電気的に安定
である。
よって、図７乃至図９で示す本実施の形態の半導体装置として信頼性の高い半導体装置を
提供することができる。
また、本実施の形態では、絶縁層上において駆動回路用のトランジスタ４０１１の結晶性
酸化物半導体層のチャネル形成領域と重なる位置に導電層が設けられている例である。導
電層を結晶性酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、Ｂ
Ｔ試験前後におけるトランジスタ４０１１のしきい値電圧の変化量をさらに低減すること
ができる。また、導電層は、電位がトランジスタ４０１１のゲート電極層と同じでもよい
し、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導
電層の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（薄膜トランジスタ
を含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有す
る。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気
的な特性が変動することを防止することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
図７に表示素子として液晶素子を用いた液晶表示装置の例を示す。図７において、表示素
子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶
層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜
４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に
設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積
層する構成となっている。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のス
ペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性
であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよ
いのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を
防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体層を用いるト
ランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範
囲を逸脱する恐れがある。よって酸化物半導体層を用いるトランジスタを有する液晶表示
装置にブルー相の液晶材料を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。高純度の結晶性酸化物半
導体層を有するトランジスタを用いることにより、各画素における液晶容量に対して１／
３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
本実施の形態で用いる高純度化された結晶性酸化物半導体層を用いたトランジスタは、オ
フ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電
気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定でき
る。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制す
る効果を奏する。
また、本実施の形態で用いる高純度化された結晶性酸化物半導体層を用いたトランジスタ
は、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このよ
うな高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチン
グトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成す
ることができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半
導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また
、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提
供することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード
、ＡＳＶモードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用するこ
とができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方
式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（
サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイ
ン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明
はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用する
こともできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。
図８に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子４
５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。
なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電
極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取
り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４００
１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５
１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガ
スの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材
でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイ
ミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エ
チレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよ
い。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と
同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能とい
う利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移
動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む
）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の
電極層間に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法で
ある。
図９に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図９
の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボー
ル表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層間に配置し
、電極層間に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法
である。
トランジスタ４０１０と接続する第１の電極層４０３０と、第２の基板４００６に設けら
れた第２の電極層４０３１との間には黒色領域４６１５ａ及び白色領域４６１５ｂを有し
、周りに液体で満たされているキャビティ４６１２を含む球形粒子４６１３が設けられて
おり、球形粒子４６１３の周囲は樹脂等の充填材４６１４で充填されている。第２の電極
層４０３１が共通電極（対向電極）に相当する。第２の電極層４０３１は、共通電位線と
電気的に接続される。
なお、図７乃至図９において、第１の基板４００１、第２の基板４００６としては、ガラ
ス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチッ
ク基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓ
ｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシート
を用いることもできる。
本実施の形態では、ゲート絶縁層として酸化シリコン膜を用い、絶縁層４０２０として酸
化アルミニウム膜を用いる。ゲート絶縁層、絶縁層４０２０はスパッタリング法やプラズ
マＣＶＤ法によって形成することができる。
酸化物半導体層上に絶縁層４０２０として設けられた酸化アルミニウム膜は、水素、水分
などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高
い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、トランジスタの電気的
特性の変動要因となる水素、水分などの不純物の酸化物半導体層への混入、及び酸化物半
導体を構成する主成分材料である酸素の酸化物半導体層からの放出を防止する保護膜とし
て機能する。
また、ゲート絶縁層として酸化物半導体層と接して設けられた酸化シリコン膜は、酸素を
酸化物半導体層へ供給する機能を有する。よって、ゲート絶縁層は酸素を多く含む酸化物
絶縁層が好ましい。
トランジスタ４０１０及びトランジスタ４０１１は、非晶質酸化物半導体層を結晶化した
結晶性酸化物半導体層を有する。また、トランジスタ４０１０及びトランジスタ４０１１
は、ゲート絶縁層として酸化シリコン膜を有する。非晶質酸化物半導体層を結晶化させる
加熱処理を、ゲート絶縁層として非晶質酸化物半導体層に接して設けられた酸化シリコン
膜と、絶縁層４０２０として設けられた酸化アルミニウム膜との間に非晶質酸化物半導体
層を挟んだ状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体層から
酸素が放出されるのを防止することができる。従って、得られる結晶性酸化物半導体層は
、非晶質酸化物半導体層の含む酸素量を維持し、酸化物半導体が結晶状態における化学量
論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体層は、水素、水分などの不純物が混入しないため
高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量論的組
成比に対し、酸素の含有量が過剰な領域を含む。よって、該結晶性酸化物半導体層をトラ
ンジスタ４０１０及びトランジスタ４０１１に用いることで、酸素欠損に起因するトラン
ジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減すること
ができる。
また、平坦化絶縁膜として機能する絶縁層４０２１は、アクリル、ポリイミド、ベンゾシ
クロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる
。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳ
Ｇ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これ
らの材料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、Ｓ
ＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、ス
クリーン印刷、オフセット印刷、ドクターナイフ、ロールコーター、カーテンコーター、
ナイフコーター等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物
、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材
料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することがで
きる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリ
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘
導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１乃至４のいずれかで示したトランジスタを適用することで、様
々な機能を有する半導体装置を提供することができる。
（実施の形態６）
実施の形態１乃至４のいずれかで一例を示したトランジスタを用いて、対象物の情報を読
み取るイメージセンサ機能を有する半導体装置を作製することができる。
図１０（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１０（Ａ）は
フォトセンサの等価回路であり、図１０（Ｂ）はフォトセンサの一部を示す断面図である
。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他
方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０
は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレイン
の他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォ
トセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体層を用いるトランジスタと明確に
判明できるように、酸化物半導体層を用いるトランジスタの記号には「ＯＳ」と記載して
いる。図１０（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１
のトランジスタ４１０に示すような結晶性酸化物半導体層を用いるトランジスタである。
図１０（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０
に示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機
能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオ
ード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられて
いる。
トランジスタ６４０上には絶縁層６３１、絶縁層６３２、層間絶縁層６３３、層間絶縁層
６３４が設けられている。フォトダイオード６０２は、層間絶縁層６３３上に設けられ、
層間絶縁層６３３上に形成した電極層６４１と、層間絶縁層６３４上に設けられた電極層
６４２との間に、層間絶縁層６３３側から順に第１半導体層６０６ａ、第２半導体層６０
６ｂ、及び第３半導体層６０６ｃを積層した構造を有している。
電極層６４１は、層間絶縁層６３４に形成された導電層６４３と電気的に接続し、電極層
６４２は電極層６４１を介してゲート電極層６４５と電気的に接続している。ゲート電極
層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオ
ード６０２はトランジスタ６４０と電気的に接続している。
ここでは、第１半導体層６０６ａとしてｐ型の導電型を有する半導体層と、第２半導体層
６０６ｂとして高抵抗な半導体層（Ｉ型半導体層）、第３半導体層６０６ｃとしてｎ型の
導電型を有する半導体層を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体層６０６ａはｐ型半導体層であり、ｐ型を付与する不純物元素を含むアモルフ
ァスシリコン膜により形成することができる。第１半導体層６０６ａの形成には１３族の
不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法に
より形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓ
ｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。ま
た、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入
法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等に
より不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。こ
の場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、
又はスパッタリング法等を用いればよい。第１半導体層６０６ａの膜厚は１０ｎｍ以上５
０ｎｍ以下となるよう形成することが好ましい。
第２半導体層６０６ｂは、Ｉ型半導体層（真性半導体層）であり、アモルファスシリコン
膜により形成する。第２半導体層６０６ｂの形成には、半導体材料ガスを用いて、アモル
ファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン
（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、Ｓ
ｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体層６０６ｂの形成は、ＬＰＣＶＤ法、
気相成長法、スパッタリング法等により行っても良い。第２半導体層６０６ｂの膜厚は２
００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体層６０６ｃは、ｎ型半導体層であり、ｎ型を付与する不純物元素を含むアモル
ファスシリコン膜により形成する。第３半導体層６０６ｃの形成には、１５族の不純物元
素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成す
る。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、
ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物
元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて
該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物
元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にア
モルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッ
タリング法等を用いればよい。第３半導体層６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以
下となるよう形成することが好ましい。
また、第１半導体層６０６ａ、第２半導体層６０６ｂ、及び第３半導体層６０６ｃは、ア
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモ
ルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半
導体を用いて形成してもよい。
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定
状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導
体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対し
て法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマン
スペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。
即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−
１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリ
ングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含
ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ま
せて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる
。
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、ま
たは周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ法により形成することができる。
代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、Ｓｉ
Ｆ４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び水
素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希
ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素
に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更
に好ましくは１００倍とする。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６等
の炭化物気体、ＧｅＨ４、ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させてもよい
。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型の
フォトダイオードはｐ型の半導体層側を受光面とする方がよい特性を示す。ここでは、ｐ
ｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２
が受ける光を電気信号に変換する例を示す。また、受光面とした半導体層側とは逆の導電
型を有する半導体層側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用
いるとよい。また、ｎ型の半導体層側を受光面として用いることもできる。
絶縁層６３２、層間絶縁層６３３、層間絶縁層６３４としては、絶縁性材料を用いて、そ
の材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディ
ップ、スプレー塗布、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印
刷、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いて形
成することができる。
本実施の形態では、絶縁層６３１として酸化アルミニウム膜を用いる。絶縁層６３１はス
パッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体層上に絶縁層６３１として設けられた酸化アルミニウム膜は、水素、水分な
どの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い
。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、トランジスタの電気的
特性の変動要因となる水素、水分などの不純物の酸化物半導体層への混入、及び酸化物半
導体を構成する主成分材料である酸素の酸化物半導体層からの放出を防止する保護膜とし
て機能する。
本実施の形態において、トランジスタ６４０は、非晶質酸化物半導体層を結晶化した結晶
性酸化物半導体層を有する。また、トランジスタ６４０は、ゲート絶縁層として酸化シリ
コン膜を有する。非晶質酸化物半導体層を結晶化させる加熱処理を、ゲート絶縁層として
非晶質酸化物半導体層に接して設けられた酸化シリコン膜と、絶縁層６３１として設けら
れた酸化アルミニウム膜との間に非晶質酸化物半導体層を挟んだ状態で行うため、結晶化
のための加熱処理によって非晶質酸化物半導体層から酸素が放出されるのを防止すること
ができる。従って、得られる結晶性酸化物半導体層は、非晶質酸化物半導体層の含む酸素
量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が
過剰な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体層は、水素、水分などの不純物が混入しないため
高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量論的組
成比に対し、酸素の含有量が過剰な領域を含む。よって、該結晶性酸化物半導体層をトラ
ンジスタ６４０に用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈ
のばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
絶縁層６３２としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又
は酸化窒化アルミニウム層などの酸化物絶縁層、窒化シリコン層、窒化酸化シリコン層、
窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物絶縁層の単層、又は積層
からなる無機絶縁材料を用いることができる。
層間絶縁層６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能す
る絶縁層が好ましい。層間絶縁層６３３、６３４としては、例えばポリイミド、アクリル
樹脂、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶
縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ
材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の
単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光６２２を検出することによって、被検出物の情報を
読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を
用いることができる。
以上のように、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体層
を有するトランジスタは、トランジスタの電気的特性変動が抑制されており、電気的に安
定である。よって、該トランジスタを用いることで信頼性の高い半導体装置を提供するこ
とができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
実施の形態１乃至４のいずれかで一例を示したトランジスタは、複数のトランジスタを積
層する集積回路を有する半導体装置に好適に用いることができる。本実施の形態では、半
導体装置の一例として、記憶媒体（メモリ素子）の例を示す。
実施の形態では、単結晶半導体基板に作製された第１のトランジスタであるトランジスタ
１４０と絶縁層を介してトランジスタ１４０の上方に半導体膜を用いて作製された第２の
トランジスタであるトランジスタ１６２を含む半導体装置を作製する。実施の形態１乃至
４のいずれかで一例を示したトランジスタは、トランジスタ１６２に好適に用いることが
できる。本実施の形態では、トランジスタ１６２として実施の形態２で示したトランジス
タ４４０と同様な構造を有するトランジスタを用いる例を示す。
積層するトランジスタ１４０、トランジスタ１６２の半導体材料、及び構造は、同一でも
よいし異なっていてもよい。本実施の形態では、記憶媒体（メモリ素子）の回路に好適な
材料及び構造のトランジスタをそれぞれ用いる例である。
図５は、半導体装置の構成の一例である。図５（Ａ）には、半導体装置の断面を、図５（
Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図５（Ａ）は、図５（Ｂ）のＣ
１−Ｃ２およびＤ１−Ｄ２における断面に相当する。また、図５（Ｃ）には、上記半導体
装置をメモリ素子として用いる場合の回路図の一例を示す。図５（Ａ）および図５（Ｂ）
に示される半導体装置は、下部に第１の半導体材料を用いたトランジスタ１４０を有し、
上部に第２の半導体材料を用いたトランジスタ１６２を有する。本実施の形態では、第１
の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料を酸化物半導体と
する。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリ
コンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半
導体を用いるのが好ましい。他に、有機半導体材料などを用いてもよい。このような半導
体材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いた
トランジスタは、その特性により長時間の電荷保持を可能とする。
図５における半導体装置の作製方法を図５（Ａ）乃至（Ｃ）を用いて説明する。
トランジスタ１４０は、半導体材料（例えば、シリコンなど）を含む基板１８５に設けら
れたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物
領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネル形成領域１
１６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上に設けられたゲート電
極１１０とを有する。
半導体材料を含む基板１８５は、シリコンや炭化シリコンなどの単結晶半導体基板、多結
晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用す
ることができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設け
られた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料か
らなる半導体層が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体
層は、シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁
基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。
ＳＯＩ基板の作製方法としては、鏡面研磨ウェハーに酸素イオンを注入した後、高温加熱
することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠
陥を消滅させて作る方法、水素イオン照射により形成された微小ボイドの熱処理による成
長を利用して半導体基板を劈開する方法や、絶縁表面上に結晶成長により単結晶半導体層
を形成する方法等を用いることができる。
例えば、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つの
面から一定の深さに脆弱化層を形成し、単結晶半導体基板の一つの面上、又は素子基板上
のどちらか一方に絶縁層を形成する。単結晶半導体基板と素子基板を、絶縁層を挟んで重
ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離する
熱処理を行い、単結晶半導体基板より半導体層として単結晶半導体層を素子基板上に形成
する。上記方法を用いて作製されたＳＯＩ基板も好適に用いることができる。
基板１８５上にはトランジスタ１４０を囲むように素子分離絶縁層１０６が設けられてい
る。なお、高集積化を実現するためには、図５に示すようにトランジスタ１４０がサイド
ウォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ１４０の特
性を重視する場合には、ゲート電極１１０の側面にサイドウォール絶縁層を設け、不純物
濃度が異なる領域を含む不純物領域１２０を設けても良い。
単結晶半導体基板を用いたトランジスタ１４０は、高速動作が可能である。このため、当
該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速
に行うことができる。
トランジスタ１４０を覆うように絶縁層を２層形成する。トランジスタ１６２および容量
素子１６４の形成前の処理として、該絶縁層２層にＣＭＰ処理を施して、平坦化した絶縁
層１２８、絶縁層１３０を形成し、同時にゲート電極１１０の上面を露出させる。
絶縁層１２８、絶縁層１３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化
アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化
酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁
層１２８、絶縁層１３０は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成する
ことができる。
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いるこ
とができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いること
ができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁層
１２８、絶縁層１３０を形成してもよい。
なお、絶縁層１３０において、半導体層と接する膜は酸化シリコン膜を用いる。
本実施の形態では、絶縁層１２８としてスパッタリング法により膜厚５０ｎｍの酸化窒化
シリコン膜を形成し、絶縁層１３０としてスパッタリング法により膜厚５５０ｎｍの酸化
シリコン膜を形成する。
ＣＭＰ処理により十分に平坦化した絶縁層１３０上に半導体膜を形成する。本実施の形態
では、半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング
法により酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰
な領域を含む非晶質酸化物半導体膜を形成する。
次に非晶質酸化物半導体膜を選択的にエッチングして非晶質酸化物半導体層を形成する。
次に、ゲート電極１１０、絶縁層１２８、絶縁層１３０などの上に導電層を形成し、該導
電層を選択的にエッチングして、ソース電極またはドレイン電極１４２ａ、ソース電極ま
たはドレイン電極１４２ｂを形成する。
導電層は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ
法を用いて形成することができる。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔ
ａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した元素を成分とする合金等を用いること
ができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合
わせた材料を用いてもよい。
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チタ
ン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。な
お、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有す
るソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２
ｂへの加工が容易であるというメリットがある。
上部のトランジスタ１６２のチャネル長（Ｌ）は、ソース電極またはドレイン電極１４２
ａ、およびソース電極またはドレイン電極１４２ｂの下端部の間隔によって決定される。
なお、チャネル長（Ｌ）が２５ｎｍ未満のトランジスタを形成する場合に用いるマスク形
成の露光を行う際には、数ｎｍ〜数１０ｎｍと波長の短い超紫外線を用いるのが望ましい
。
次に、非晶質酸化物半導体層に接し、ゲート絶縁層１４６を形成する。ゲート絶縁層１４
６として、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン膜、窒化シ
リコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミ
ニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜、又は
酸化ガリウム膜を形成することができる。
次に、ゲート絶縁層１４６上において非晶質酸化物半導体層と重畳する領域にゲート電極
１４８ａを形成し、ソース電極またはドレイン電極１４２ａと重畳する領域に電極１４８
ｂを形成する。
ゲート電極１４８ａおよび電極１４８ｂは、ゲート絶縁層１４６上に導電層を形成した後
に、当該導電層を選択的にエッチングすることによって形成することができる。
次に、非晶質酸化物半導体層、ゲート絶縁層１４６、ゲート電極１４８ａ、および電極１
４８ｂ上に、酸化アルミニウム膜を含む絶縁層１５０を形成する。絶縁層１５０を積層構
造とする場合、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン膜、窒
化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、酸化窒
化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜、又は酸化ガリウム膜を
酸化アルミニウム膜と積層して形成してもよい。
次に非晶質酸化物半導体層に加熱処理を行い、該非晶質酸化物半導体層の少なくとも一部
を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体層１
４４を形成する。
非晶質酸化物半導体層上に絶縁層１５０として設けられた酸化アルミニウム膜は、水素、
水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）
が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、トランジスタの電気的
特性の変動要因となる水素、水分などの不純物の酸化物半導体層への混入、及び酸化物半
導体を構成する主成分材料である酸素の酸化物半導体層からの放出を防止する保護膜とし
て機能する。
非晶質酸化物半導体層を結晶化させる加熱処理を、絶縁層１３０として設けられた酸化シ
リコン膜と絶縁層１５０として設けられた酸化アルミニウム膜との間に非晶質酸化物半導
体層を挟んだ状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体層か
ら酸素が放出されるのを防止することができる。従って、得られる結晶性酸化物半導体層
１４４は、非晶質酸化物半導体層の含む酸素量を維持し、酸化物半導体が結晶状態におけ
る化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体層１４４は、水素、水分などの不純物が混入しな
いため高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量
論的組成比に対し、酸素の含有量が過剰な領域を含む。よって、該結晶性酸化物半導体層
１４４をトランジスタ１６２に用いることで、酸素欠損に起因するトランジスタのしきい
値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
非晶質酸化物半導体層の少なくとも一部を結晶化させる加熱処理の温度は、２５０℃以上
７００℃以下、好ましくは４００℃以上、より好ましくは５００℃、さらに好ましくは５
５０℃以上とする。
次にトランジスタ１６２、及び絶縁層１５０上に、絶縁層１５２を形成する。絶縁層１５
２は、スパッタリング法やＣＶＤ法などを用いて形成することができる。また、酸化シリ
コン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶
縁材料を含む材料を用いて形成することができる。
次に、ゲート絶縁層１４６、絶縁層１５０、及び絶縁層１５２に、ソース電極またはドレ
イン電極１４２ｂにまで達する開口を形成する。当該開口の形成は、マスクなどを用いた
選択的なエッチングにより行われる。
その後、上記開口にソース電極またはドレイン電極１４２ｂに接する配線１５６を形成す
る。なお、図５にはソース電極またはドレイン電極１４２ｂと配線１５６との接続箇所は
図示していない。
配線１５６は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣ
ＶＤ法を用いて導電層を形成した後、当該導電層をエッチング加工することによって形成
される。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選
ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚ
ｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい
。詳細は、ソース電極またはドレイン電極１４２ａなどと同様である。
以上の工程でトランジスタ１６２及び容量素子１６４が完成する。トランジスタ１６２は
、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体層１４４を有す
るトランジスタである。よって、トランジスタ１６２は、電気的特性変動が抑制されてお
り、電気的に安定である。容量素子１６４は、ソース電極またはドレイン電極１４２ａ、
ゲート絶縁層１４６、および電極１４８ｂ、で構成される。
なお、容量が不要の場合は、容量素子１６４を設けない構成とすることも可能である。
図５（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。
図５（Ｃ）において、トランジスタ１６２のソース電極またはドレイン電極の一方と、容
量素子１６４の電極の一方と、トランジスタ１４０のゲート電極と、は電気的に接続され
ている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ１４
０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線とも
呼ぶ）とトランジスタ１４０のドレイン電極とは、電気的に接続されている。また、第３
の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ１６２のソース電極
またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ：第
２の信号線とも呼ぶ）と、トランジスタ１６２のゲート電極とは、電気的に接続されてい
る。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子１６４の
電極の他方は電気的に接続されている。
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有し
ているため、トランジスタ１６２をオフ状態とすることで、トランジスタ１６２のソース
電極またはドレイン電極の一方と、容量素子１６４の電極の一方と、トランジスタ１４０
のゲート電極とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時間
にわたって保持することが可能である。そして、容量素子１６４を有することにより、ノ
ードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易
になる。
半導体装置に情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トラン
ジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これ
により、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積
される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベル
電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その後
、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ
１６２をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧには
所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷を
蓄積及び保持させることで、メモリセルに情報を記憶させることができる。
トランジスタ１６２のオフ電流は極めて小さいため、ノードＦＧに供給された電荷は長時
間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リフ
レッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減すること
ができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持する
ことが可能である。
記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（定電位）を与
えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持さ
れた電荷量に応じて、トランジスタ１４０は異なる状態をとる。一般に、トランジスタ１
４０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合の
トランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷が
保持されている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｌより低くなるた
めである。ここで、見かけのしきい値とは、トランジスタ１４０を「オン状態」とするた
めに必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ
＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を判
別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、
第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１４０は「オン状態」
となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔ
ｈ＿Ｌ）となっても、トランジスタ１４０は「オフ状態」のままである。このため、第５
の配線の電位を制御して、トランジスタ１４０のオン状態またはオフ状態を読み出す（第
２の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の電
荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に係
る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ１６２がオン状態
となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電
位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄
積される。その後、第４の配線の電位をトランジスタ１６２がオフ状態となる電位にして
、トランジスタ１６２をオフ状態とすることにより、ノードＦＧには、新たな情報に係る
電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量の
電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うことで
、記憶させた情報を上書きすることが可能である。
本実施の形態で示すトランジスタ１６２は、高純度化され、酸素を過剰に含む酸化物半導
体層を結晶性酸化物半導体層１４４に用いることで、トランジスタ１６２のオフ電流を十
分に低減することができる。そして、このようなトランジスタを用いることで、極めて長
期にわたり記憶内容を保持することが可能な半導体装置が得られる。
以上のように、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体層
を有するトランジスタは、トランジスタの電気的特性変動が抑制されており、電気的に安
定である。よって、該トランジスタを用いることで信頼性の高い半導体装置を提供するこ
とができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態８）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう
）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説
明する。
図１１（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００
２、表示部３００３、キーボード３００４などによって構成されている。実施の形態１乃
至７のいずれかで示した半導体装置を表示部３００３に適用することにより、信頼性の高
いノート型のパーソナルコンピュータとすることができる。
図１１（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、
外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用
の付属品としてスタイラス３０２２がある。実施の形態１乃至７のいずれかで示した半導
体装置を表示部３０２３に適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ
）とすることができる。
図１１（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍は、筐体２７０１およ
び筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸
部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことがで
きる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１１（Ｃ）では表示部２７０５）に文章を表示し、左側の
表示部（図１１（Ｃ）では表示部２７０７）に画像を表示することができる。実施の形態
１乃至７のいずれかで示した半導体装置を表示部２７０５、表示部２７０７に適用するこ
とにより、信頼性の高い電子書籍とすることができる。表示部２７０５として半透過型、
又は反射型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想されるため
、太陽電池を設け、太陽電池による発電、及びバッテリーでの充電を行えるようにしても
よい。なおバッテリーとしては、リチウムイオン電池を用いると、小型化を図れる等の利
点がある。
また、図１１（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、
筐体２７０１において、電源スイッチ２７２１、操作キー２７２３、スピーカ２７２５な
どを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部
と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、
筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入
部などを備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせ
た構成としてもよい。
また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍
サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能で
ある。
図１１（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成さ
れている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォ
ン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子
２８０８などを備えている。また、筐体２８００には、携帯型情報端末の充電を行う太陽
電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐
体２８０１内部に内蔵されている。実施の形態１乃至７のいずれかで示した半導体装置を
表示パネル２８０２に適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル２８０２はタッチパネルを備えており、図１１（Ｄ）には映像表示され
ている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
１１（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図１１（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、
接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６な
どによって構成されている。実施の形態１乃至７のいずれかで示した半導体装置を表示部
（Ａ）３０５７、表示部（Ｂ）３０５５に適用することにより、信頼性の高いデジタルビ
デオカメラとすることができる。
図１１（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置は、筐体９６
０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示すること
が可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を
示している。実施の形態１乃至７のいずれかで示した半導体装置を表示部９６０３に適用
することにより、信頼性の高いテレビジョン装置とすることができる。
テレビジョン装置の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作
機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する
情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
本実施例では、開示する発明に係る半導体装置において用いる酸化アルミニウム膜のバリ
ア膜としての特性について評価を行った。図１３乃至図１６に結果を示す。評価方法とし
ては、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐ
ｅｃｔｒｏｍｅｔｒｙ）と、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃ
ｔｒｏｍｅｔｒｙ：昇温脱離ガス分光法）分析法を用いた。
まず、ＳＩＭＳ分析によって行った評価を示す。試料は、比較例としてガラス基板上にス
パッタリング法による酸化シリコン膜が膜厚１００ｎｍ形成された比較例試料Ａと、実施
例としてガラス基板上にスパッタリング法により酸化シリコン膜が膜厚１００ｎｍ形成さ
れ、酸化シリコン膜上にスパッタリング法により酸化アルミニウム膜が膜厚１００ｎｍ形
成された実施例試料Ａを作製した。
比較例試料Ａ及び実施例試料Ａにおいて、酸化シリコン膜の成膜条件は、ターゲットとし
て酸化シリコン（ＳｉＯ２）ターゲットを用い、ガラス基板とターゲットとの距離を６０
ｍｍ、圧力０．４Ｐａ、電源電力１．５ｋＷ、酸素（酸素流量５０ｓｃｃｍ）雰囲気下、
基板温度１００℃とした。
実施例試料Ａにおいて、酸化アルミニウム膜の成膜条件は、ターゲットとして酸化アルミ
ニウム（Ａｌ２Ｏ３）ターゲットを用い、ガラス基板とターゲットとの距離を６０ｍｍ、
圧力０．４Ｐａ、電源電力１．５ｋＷ、アルゴン及び酸素（アルゴン流量２５ｓｃｃｍ：
酸素流量２５ｓｃｃｍ）雰囲気下、基板温度２５０℃とした。
比較例試料Ａ及び実施例試料Ａにプレッシャークッカー試験（ＰＣＴ：Ｐｒｅｓｓｕｒｅ
Ｃｏｏｋｅｒ Ｔｅｓｔ）を行った。本実施例ではＰＣＴ試験として、温度１３０℃、
湿度８５％、Ｈ２Ｏ（水）：Ｄ２Ｏ（重水）＝３：１雰囲気、２．３気圧（０．２３ＭＰ
ａ）の条件で比較例試料Ａ及び実施例試料Ａを１００時間保持した。
ＳＩＭＳ分析としてＳＳＤＰ（Ｓｕｂｓｔｒａｔｅ Ｓｉｄｅ Ｄｅｐｔｈ Ｐｒｏｆｉ
ｌｅ）−ＳＩＭＳを用いて、ＰＣＴ試験前とＰＣＴ試験後の比較例試料Ａ及び実施例試料
Ａに対して、各試料のＨ元素及びＤ元素の濃度を測定した。
図１３（Ａ１）に比較例試料ＡのＰＣＴ試験前、図１３（Ａ２）に比較例試料ＡのＰＣＴ
試験後のＳＩＭＳによるＨ元素及びＤ元素の濃度プロファイルを示す。図１３（Ａ１）及
び図１３（Ａ２）において、Ｄ元素ｅｘｐｅｃｔｅｄプロファイルは、Ｄ元素の存在比が
０．０１５％としてＨ元素のプロファイルから算出した自然界に存在するＤ元素の濃度プ
ロファイルである。よって、ＰＣＴ試験によって試料中に混入したＤ元素量は、実測のＤ
元素濃度とＤ元素ｅｘｐｅｃｔｅｄ濃度との差分となる。実測のＤ元素濃度からＤ元素ｅ
ｘｐｅｃｔｅｄ濃度を差し引いたＤ元素の濃度プロファイルを、ＰＣＴ試験前を図１３（
Ｂ１）、ＰＣＴ試験後を図１３（Ｂ２）に示す。
同様に、図１４（Ａ１）に実施例試料ＡのＰＣＴ試験前、図１４（Ａ２）に実施例試料Ａ
のＰＣＴ試験後のＳＩＭＳによるＨ元素及びＤ元素の濃度プロファイルを示す。また、実
測のＤ元素濃度からＤ元素ｅｘｐｅｃｔｅｄ濃度を差し引いたＤ元素の濃度プロファイル
を、ＰＣＴ試験前を図１４（Ｂ１）、ＰＣＴ試験後を図１４（Ｂ２）に示す。
なお、本実施例のＳＩＭＳ分析結果は、すべて酸化シリコン膜の標準試料により定量した
結果を示している。
図１３に示すように、ＰＣＴ試験前は重なっていた実測のＤ元素の濃度プロファイルとＤ
元素ｅｘｐｅｃｔｅｄプロファイルが、ＰＣＴ試験後は実測のＤ元素の濃度プロファイル
が高濃度に増大しており、酸化シリコン膜中にＤ元素が混入したことがわかる。従って、
比較例試料の酸化シリコン膜は、外部からの水分（Ｈ２Ｏ、Ｄ２Ｏ）に対し、バリア性が
低いことが確認できた。
一方、図１４に示すように、酸化シリコン膜上に酸化アルミニウム膜を積層した実施例試
料Ａは、ＰＣＴ試験後でも酸化アルミニウム膜表面近傍の領域にややＤ元素の侵入が見ら
れるだけで、酸化アルミニウム膜深さ３０ｎｍ付近以降、及び酸化シリコン膜にはＤ元素
の侵入が見られない。従って、酸化アルミニウム膜は外部からの水分（Ｈ２Ｏ、Ｄ２Ｏ）
に対し、バリア性が高いことが確認できた。
次に、ＴＤＳ分析によって行った評価を示す。試料は、実施例として、ガラス基板上にス
パッタリング法により酸化シリコン膜が膜厚１００ｎｍ形成され、酸化シリコン膜上にス
パッタリング法により酸化アルミニウム膜が膜厚２０ｎｍ形成された実施例試料Ｂを作製
した。また、比較例として、実施例試料ＢをＴＤＳ分析によって測定後、実施例試料Ｂか
ら酸化アルミニウム膜を除去し、ガラス基板上に酸化シリコン膜のみが形成された比較例
試料Ｂを作製した。
比較例試料Ｂ及び実施例試料Ｂにおいて、酸化シリコン膜の成膜条件は、ターゲットとし
て酸化シリコン（ＳｉＯ２）ターゲットを用い、ガラス基板とターゲットとの距離を６０
ｍｍ、圧力０．４Ｐａ、電源電力１．５ｋＷ、酸素（酸素流量５０ｓｃｃｍ）雰囲気下、
基板温度１００℃とした。
実施例試料Ｂにおいて、酸化アルミニウム膜の成膜条件は、ターゲットとして酸化アルミ
ニウム（Ａｌ２Ｏ３）ターゲットを用い、ガラス基板とターゲットとの距離を６０ｍｍ、
圧力０．４Ｐａ、電源電力１．５ｋＷ、アルゴン及び酸素（アルゴン流量２５ｓｃｃｍ：
酸素流量２５ｓｃｃｍ）雰囲気下、基板温度２５０℃とした。
比較例試料Ｂ及び実施例試料Ｂにおいて、さらに３００℃加熱処理、４５０℃加熱処理、
６００℃加熱処理の条件で、それぞれ窒素雰囲気下で１時間処理を行った。
比較例試料Ｂ及び実施例試料Ｂにおいて、加熱処理なし、３００℃加熱処理、４５０℃加
熱処理、６００℃加熱処理と４つの条件で作製された試料にそれぞれＴＤＳ分析を行った
。比較例試料Ｂ及び実施例試料Ｂにおいて、図１５（Ａ）及び図１６（Ａ）に加熱処理な
し、図１５（Ｂ）及び図１６（Ｂ）に３００℃加熱処理、図１５（Ｃ）及び図１６（Ｃ）
に４５０℃加熱処理、図１５（Ｄ）及び図１６（Ｄ）に６００℃加熱処理を行った各試料
の測定されたＭ／ｚ＝３２（Ｏ２）のＴＤＳスペクトルを示す。
図１５（Ａ）乃至（Ｄ）に示すように、比較例試料Ｂは加熱処理なしの図１５（Ａ）では
酸化シリコン膜から酸素の放出が見られるが、図１５（Ｂ）の３００℃加熱処理を行った
試料では酸素の放出量が大きく減少し、図１５（Ｃ）の４５０℃加熱処理を行った試料及
び図１５（Ｄ）の６００℃加熱処理を行った試料においては、ＴＤＳ測定のバックグラウ
ンド以下となってしまった。
図１５（Ａ）乃至（Ｄ）の結果から、酸化シリコン膜中に含まれる過剰酸素の９割以上が
３００℃の加熱処理によって酸化シリコン膜中から外部へ放出され、４５０℃、６００℃
の加熱処理によってはほぼ全ての酸化シリコン膜中に含まれる過剰酸素が酸化シリコン膜
外部へ放出されたことがわかる。従って、酸化シリコン膜は酸素に対するバリア性が低い
ことが確認できた。
一方、図１６（Ａ）乃至（Ｄ）に示すように、酸化シリコン膜上に酸化アルミニウム膜を
形成した実施例試料Ｂにおいては、３００℃、４５０℃、６００℃の加熱処理を行った試
料においても、加熱処理なしの試料と同等の量の酸素の放出が見られた。
図１６（Ａ）乃至（Ｄ）の結果から、酸化アルミニウム膜を酸化シリコン膜上に形成する
ことで、加熱処理を行っても酸化シリコン膜中に含まれる過剰酸素は容易に外部へ放出さ
れず、酸化シリコン膜中に含有した状態がかなりの程度保持されることがわかる。従って
酸化アルミニウム膜は酸素に対するバリア性が高いことが確認できた。
以上の結果から、酸化アルミニウム膜は水素及び水分に対するバリア性と、酸素に対する
バリア性の両方を有しており、水素、水分、及び酸素に対するバリア膜として好適に機能
することが確認できた。
従って、酸化アルミニウム膜は、酸化物半導体層を含むトランジスタの作製工程中及び作
製後において、トランジスタの電気的特性の変動要因となる水素、水分などの不純物の酸
化物半導体層への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導
体層からの放出を防止する保護膜として機能することができる。
従って、形成される結晶性酸化物半導体層は、水素、水分などの不純物が混入しないため
高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量論的組
成比に対し、酸素の含有量が過剰な領域を含む。よって、該結晶性酸化物半導体層をトラ
ンジスタに用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばら
つき、しきい値電圧のシフトΔＶｔｈを低減することができる。

Claims (3)

  1. 酸化シリコン膜上に酸化物半導体層を形成し、
    前記酸化物半導体層上にソース電極及びドレイン電極を形成し、
    前記酸化物半導体層上、前記ソース電極上及び前記ドレイン電極上にゲート絶縁層を形成し、
    前記ゲート絶縁層上にゲート電極を形成し、
    前記ゲート電極上に酸化アルミニウム膜を形成し、
    前記酸化アルミニウム膜を形成後、加熱処理を行うことを特徴とする半導体装置の作製方法。
  2. 酸化シリコン膜上に酸化物半導体層を形成し、
    前記酸化物半導体層上にソース電極及びドレイン電極を形成し、
    前記酸化物半導体層上、前記ソース電極上及び前記ドレイン電極上に酸化窒化シリコン膜を形成し、
    前記酸化窒化シリコン膜上にゲート電極を形成し、
    前記ゲート電極上に酸化アルミニウム膜を形成し、
    前記酸化アルミニウム膜を形成後、加熱処理を行うことを特徴とする半導体装置の作製方法。
  3. 請求項１または請求項２において、
    前記加熱処理の温度は、２５０℃以上７００℃以下であることを特徴とする半導体装置の作製方法。
JP2016174929A 2011-03-11 2016-09-07 半導体装置の作製方法 Active JP6262823B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011054815 2011-03-11
JP2011054815 2011-03-11

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012048736A Division JP6027320B2 (ja) 2011-03-11 2012-03-06 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017239802A Division JP6511121B2 (ja) 2011-03-11 2017-12-14 記憶媒体の作製方法

Publications (2)

Publication Number Publication Date
JP2017028300A true JP2017028300A (ja) 2017-02-02
JP6262823B2 JP6262823B2 (ja) 2018-01-17

Family

ID=46795941

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012048736A Active JP6027320B2 (ja) 2011-03-11 2012-03-06 半導体装置の作製方法
JP2016174929A Active JP6262823B2 (ja) 2011-03-11 2016-09-07 半導体装置の作製方法
JP2017239802A Active JP6511121B2 (ja) 2011-03-11 2017-12-14 記憶媒体の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012048736A Active JP6027320B2 (ja) 2011-03-11 2012-03-06 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017239802A Active JP6511121B2 (ja) 2011-03-11 2017-12-14 記憶媒体の作製方法

Country Status (5)

Country Link
US (1) US8753928B2 (ja)
JP (3) JP6027320B2 (ja)
KR (2) KR20120104098A (ja)
CN (1) CN102683197B (ja)
TW (1) TWI521612B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6006975B2 (ja) * 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
KR20140072679A (ko) * 2012-12-05 2014-06-13 삼성디스플레이 주식회사 박막 트랜지스터
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI722545B (zh) * 2013-03-15 2021-03-21 日商半導體能源研究所股份有限公司 半導體裝置
JP6230253B2 (ja) * 2013-04-03 2017-11-15 三菱電機株式会社 Ｔｆｔアレイ基板およびその製造方法
TWI644434B (zh) 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6082912B2 (ja) * 2013-10-03 2017-02-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
KR102267237B1 (ko) 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US20150263140A1 (en) * 2014-03-14 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI790911B (zh) * 2014-07-03 2023-01-21 晶元光電股份有限公司 光電元件
TWI625868B (zh) 2014-07-03 2018-06-01 晶元光電股份有限公司 光電元件及其製造方法
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN107004602A (zh) * 2014-10-20 2017-08-01 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及显示模块
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
JP6640759B2 (ja) * 2017-01-11 2020-02-05 株式会社アルバック 真空処理装置
JP6841782B2 (ja) * 2018-03-28 2021-03-10 ヤンマーパワーテクノロジー株式会社 自律走行システム
US11444025B2 (en) * 2020-06-18 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and fabrication method thereof
CN112420520A (zh) * 2020-11-23 2021-02-26 山东华芯半导体有限公司 一种利用金属诱导半导体氧化物结晶的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270313A (ja) * 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 半導体記憶素子
US20100140613A1 (en) * 2008-12-05 2010-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011216585A (ja) * 2010-03-31 2011-10-27 Fujifilm Corp 薄膜電界効果型トランジスタの製造方法

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7642573B2 (en) 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2369940C2 (ru) 2004-11-10 2009-10-10 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2007073698A (ja) * 2005-09-06 2007-03-22 Canon Inc トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5298470B2 (ja) * 2007-07-11 2013-09-25 三菱電機株式会社 半導体装置、半導体装置の製造方法
US8044464B2 (en) * 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8093136B2 (en) 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI577027B (zh) * 2008-07-31 2017-04-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9666719B2 (en) * 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101659703B1 (ko) 2008-11-07 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2011009393A (ja) * 2009-06-25 2011-01-13 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、および表示装置
CN101591804B (zh) * 2009-06-26 2011-08-31 上海大学 高温液相加热晶化方法及设备
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101967480B1 (ko) * 2009-07-31 2019-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101991006B1 (ko) * 2009-10-08 2019-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104867982B (zh) * 2009-10-30 2018-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101943109B1 (ko) * 2009-12-04 2019-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102959713B (zh) 2010-07-02 2017-05-10 株式会社半导体能源研究所 半导体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270313A (ja) * 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 半導体記憶素子
US20100140613A1 (en) * 2008-12-05 2010-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2010156963A (ja) * 2008-12-05 2010-07-15 Semiconductor Energy Lab Co Ltd 半導体装置
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2010232651A (ja) * 2009-03-05 2010-10-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011216585A (ja) * 2010-03-31 2011-10-27 Fujifilm Corp 薄膜電界効果型トランジスタの製造方法

Also Published As

Publication number Publication date
TWI521612B (zh) 2016-02-11
JP6027320B2 (ja) 2016-11-16
KR102186341B1 (ko) 2020-12-03
US8753928B2 (en) 2014-06-17
KR20190044597A (ko) 2019-04-30
CN102683197A (zh) 2012-09-19
US20120231581A1 (en) 2012-09-13
JP2012209544A (ja) 2012-10-25
CN102683197B (zh) 2016-06-22
TW201239997A (en) 2012-10-01
JP2018061059A (ja) 2018-04-12
JP6511121B2 (ja) 2019-05-15
JP6262823B2 (ja) 2018-01-17
KR20120104098A (ko) 2012-09-20

Similar Documents

Publication Publication Date Title
JP6262823B2 (ja) 半導体装置の作製方法
JP6767550B2 (ja) トランジスタの作製方法
JP6393378B2 (ja) 半導体装置の作製方法
JP6461392B2 (ja) 半導体装置
JP6310978B2 (ja) 半導体装置の作製方法
JP6276819B2 (ja) 半導体装置の作製方法
JP6473773B2 (ja) 半導体装置の作製方法
JP5981753B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171214

R150 Certificate of patent or registration of utility model

Ref document number: 6262823

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250