TWI644434B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI644434B
TWI644434B TW103114244A TW103114244A TWI644434B TW I644434 B TWI644434 B TW I644434B TW 103114244 A TW103114244 A TW 103114244A TW 103114244 A TW103114244 A TW 103114244A TW I644434 B TWI644434 B TW I644434B
Authority
TW
Taiwan
Prior art keywords
insulating film
film
region
transistor
oxide semiconductor
Prior art date
Application number
TW103114244A
Other languages
English (en)
Other versions
TW201501312A (zh
Inventor
野田耕生
佐藤優一
遠藤佑太
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201501312A publication Critical patent/TW201501312A/zh
Application granted granted Critical
Publication of TWI644434B publication Critical patent/TWI644434B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明的目的之一是提供一種使用氧缺陷得到降低的氧化物半導體膜的電晶體。提供一種具有高工作速度的半導體裝置。或者,提供一種可靠性高的半導體裝置。或者,提供一種被微型化的電晶體。本發明的一個方式是一種半導體裝置,該半導體裝置包括氧化物半導體膜、與氧化物半導體膜重疊的閘極電極、氧化物半導體膜與閘極電極之間的閘極絕緣膜、以及配置在氧化物半導體膜、閘極電極、閘極絕緣膜的上方並具有包含磷或硼的區域的保護絕緣膜。

Description

半導體裝置及其製造方法
本發明係關於一種物體、方法或製造方法。或者,本發明係關於一種程式(process)、機器(machine)、產品(manufacture)或者組成物(composition of matter)。尤其是,本發明係關於例如半導體裝置、顯示裝置、液晶顯示裝置、發光裝置。或者,本發明係關於半導體膜、半導體裝置、顯示裝置、液晶顯示裝置、發光裝置的製造方法。或者,本發明係關於半導體裝置、顯示裝置、液晶顯示裝置、發光裝置的驅動方法。或者,本發明係關於包括該半導體裝置、該顯示裝置或該發光裝置的電子裝置等。
注意,在本說明書中半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置,因此電光裝置、半導體電路以及電子裝置等都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於 如積體電路或顯示裝置等的半導體裝置。作為可用於電晶體的半導體膜,已知矽膜。
用於電晶體的半導體膜的矽膜,根據用途分別使用非晶矽膜或多晶矽膜。例如,當用於構成大型顯示裝置的電晶體時,較佳為使用已有大面積基板上進行成膜的技術的非晶矽膜。另一方面,當用於構成一起形成有驅動電路的高性能的顯示裝置的電晶體時,較佳為使用製造具有高場效移動率的電晶體的多晶矽膜。作為形成多晶矽膜的方法,已知藉由對非晶矽膜進行高溫下的加熱處理或進行雷射處理形成的方法。
近年來,使用氧化物半導體膜(典型的是包含銦、鎵及鋅的氧化物半導體膜)的電晶體受到關注。
因為氧化物半導體膜可以利用濺射法等形成,所以可以將它用於構成大型顯示裝置的電晶體。另外,使用氧化物半導體膜的電晶體具有高場效移動率,從而可以實現一起形成有驅動電路的高性能的顯示裝置。另外,因為當製造使用氧化物半導體膜的電晶體時可以改良使用非晶矽層的電晶體的生產裝置的一部分而利用,所以在可以抑制生產投資的方面上優勢。
作為對使用氧化物半導體膜的電晶體賦予穩定的電特性的方法,已公開有對與氧化物半導體膜接觸的絕緣膜摻雜氧的技術(參照專利文獻1)。藉由利用專利文獻1所公開的技術,可以降低氧化物半導體膜中的氧缺陷。其結果是,可以降低使用氧化物半導體膜的電晶體的 電特性的偏差,而提高可靠性。
並且,已知使用氧化物半導體膜的電晶體在截止狀態下,其洩漏電流極小。例如,公開了一種組合使用氧化物半導體膜的電晶體的小洩漏特性與使用矽的電晶體的高導通特性的低耗電的半導體裝置等(參照專利文獻2)。例如,公開了一種應用了使用氧化物半導體膜的電晶體的小洩漏特性的低耗電的CPU等(參照專利文獻3)。
[專利文獻1]日本專利申請公開第2011-243974號公報
[專利文獻2]日本專利申請公開第2011-171702號公報
[專利文獻3]日本專利申請公開第2012-257187號公報
在使用氧化物半導體膜的電晶體中,氧是提高電特性的元素。
鑒於上述課題,本發明的目的之一是提供一種使用氧缺陷得到降低的氧化物半導體膜的電晶體。
另外,本發明的目的之一是提供一種電特性良好的電晶體。或者,本發明的目的之一是提供一種被微型化的電晶體。或者,本發明的目的之一是提供一種通態電流高的電晶體。或者,本發明的目的之一是提供一種具有穩定的電特性的電晶體。
本發明的目的之一是提供一種關態電流(off- state current)小的電晶體。或者本發明的目的之一是提供一種具有該電晶體的半導體裝置等。本發明的目的之一是提供一種新穎的半導體裝置等。
或者,本發明的目的之一是在絕緣膜中分別製造氧擴散係數彼此不同的區域。
注意,該半導體裝置具有高可靠性。另一方面,有時氧增高用於佈線的金屬膜的電阻而妨礙半導體裝置的高速工作。
鑒於上述課題,本發明的目的之一是提供一種具有高工作速度的半導體裝置。或者,本發明的目的之一是提供一種可靠性高的半導體裝置。或者,本發明的目的之一是提供一種被微型化的電晶體。
注意,這些目的的記載不妨礙其他目的的存在。此外,本發明的一個方式並不需要實現所有上述目的。另外,從說明書、圖式、申請專利範圍等的記載得知並可以抽出上述以外的目的。
即使是氧擴散係數大的絕緣膜,也藉由對該絕緣膜中添加雜質,有時可以形成氧擴散係數小的區域,即阻擋氧的區域(也稱為氧阻擋區域)。例如,當對以氧化矽膜、氧氮化矽膜等為代表的氧化物絕緣膜添加磷或硼時,可以在絕緣膜中形成氧阻擋區域。
氧阻擋區域例如是與其他區域相比氧(包括氧原子及具有氧原子的分子等)擴散係數小的區域。因此,當在絕緣膜中將氧熱擴散時,氧阻擋區域是所透過 (藉由)的氧量比其他區域少的區域。例如,在包括氧阻擋區域的情況下,與不包括氧阻擋區域的情況相比,可以使氧透過的比率小於20%,小於15%,小於10%,小於5%,小於2%或小於1%。
藉由在半導體裝置的一部分中設置氧阻擋區域,有時可以降低氧化物半導體膜的氧缺陷。
在使用氧化物半導體膜的電晶體的半導體裝置中,有時可以使氧到達使用氧化物半導體膜的電晶體中,而不使氧到達佈線中。在使用矽的電晶體中,氧是降低電特性的元素。因此,在組合使用氧化物半導體膜的電晶體和使用矽的電晶體的半導體裝置中,有時可以使氧到達使用氧化物半導體膜的電晶體中,而不使氧到達使用矽的電晶體中。
由於包括氧阻擋區域,而有時可以抑制例如從氧化物半導體膜氧脫離而擴散到半導體裝置的外部(也稱為外方擴散),到達構成半導體裝置的佈線,或者到達使用矽的電晶體等。或者,在設置有氧阻擋區域而例如與氧化物半導體膜接觸的膜等包含過剩氧的情況下,由於外放擴散、氧到達包括在半導體裝置的佈線或者氧到達使用矽的電晶體而過剩氧損失,因此可以高效地進行對氧化物半導體膜的過剩氧的供應。
過剩氧例如是指因加熱而可以釋放(被釋放)的氧。熱是指在半導體裝置的製程中施加的熱。就是說,在本說明書中,過剩氧是指因在半導體裝置的製程中 施加的溫度以下的熱而釋放的氧。另外,過剩氧例如可以移動在膜或層的內部。過剩氧在膜或層中的原子之間,或者,過剩氧取代構成膜或層的氧並如撞球那樣移動。
在此,包含過剩氧的膜有時在表面溫度為100℃以上且700℃以下,較佳為100℃以上且500℃以下的範圍內進行的熱脫附譜(TDS:Thermal Desorption Spectroscopy)中,釋放1×1018atoms/cm3以上、1×1019atoms/cm3以上或1×1020atoms/cm3以上的氧(換算為氧原子)。
另外,包含過剩氧的膜包含過氧化自由基。明確而言,起因於過氧化自由基的自旋密度為5×1017個/cm3以上。另外,包含過氧化自由基的膜有時在電子自旋共振法(ESR:Electron Spin Resonance)中當g值為2.01附近時具有非對稱性的信號。
本發明的一個方式是一種半導體裝置,該半導體裝置例如包括:基板上並具有包含磷或硼的區域以及不包含磷和硼的區域的基底絕緣膜;基底絕緣膜中的不包含磷及硼的區域上的氧化物半導體膜;氧化物半導體膜上的閘極絕緣膜;以及閘極絕緣膜上並與氧化物半導體膜重疊的閘極電極。
另外,基底絕緣膜較佳為包含因加熱而能夠釋放的氧。在氧化物半導體膜、閘極絕緣膜及閘極電極的上方具有保護絕緣膜,保護絕緣膜較佳為具有包含磷或硼的區域。閘極絕緣膜較佳為具有包含磷或硼的區域與不包 含磷及硼的區域。此外,閘極電極較佳為配置在閘極絕緣膜中的不包含磷及硼的區域上。
或者,本發明的一個方式例如是一種半導體裝置,該半導體裝置包括:氧化物半導體膜;與氧化物半導體膜重疊的閘極電極;氧化物半導體膜和閘極電極之間的閘極絕緣膜;配置在氧化物半導體膜、閘極電極和閘極絕緣膜的上方並具有包含磷或硼的區域的保護絕緣膜。
另外,保護絕緣膜較佳為包含因加熱而能夠釋放的氧。保護絕緣膜較佳為具有包含磷或硼的區域與不包含磷及硼的區域。此外,閘極電極較佳為配置在閘極絕緣膜中的不包含磷及硼的區域上。
或者,本發明的一個方式例如是一種半導體裝置,該半導體裝置包括:氧化物半導體膜;與氧化物半導體膜重疊的閘極電極;氧化物半導體膜和閘極電極之間的閘極絕緣膜;與氧化物半導體膜接觸的源極電極及汲極電極;配置在氧化物半導體膜、閘極電極、閘極絕緣膜、源極電極及汲極電極的上方,具有到達源極電極及汲極電極的開口部並具有包含磷或硼的區域的保護絕緣膜;以及保護絕緣膜上並藉由開口部與源極電極及汲極電極的每一個接觸的第一佈線及第二佈線。
此外,保護絕緣膜較佳為在開口部的側面附近具有包含磷或硼的區域。保護絕緣膜較佳為包含因加熱而能夠釋放的氧。
或者,本發明的一個方式是一種半導體裝置 的製造方法,該半導體裝置包括:基板上的基底絕緣膜;基底絕緣膜上的島狀氧化物半導體膜;島狀氧化物半導體膜上的閘極絕緣膜;以及閘極絕緣膜上並與島狀氧化物半導體膜重疊的閘極電極,該製造方法包括如下步驟:在基板上形成基底絕緣膜;在基底絕緣膜上形成氧化物半導體膜;在氧化物半導體膜上形成光阻遮罩;使用光阻遮罩對氧化物半導體膜進行蝕刻;在形成島狀氧化物半導體膜之後,使用光阻遮罩對基底絕緣膜添加磷或硼;以及去除光阻遮罩。
較佳為利用離子摻雜法或離子植入法進行磷或硼的添加。此時,例如也可以改變入射角度多次進行磷或硼的添加。或者,例如也可以邊使基板旋轉邊進行磷或硼的添加。
或者,本發明的一個方式例如是一種半導體裝置,該半導體裝置包括:使用矽的第一電晶體;第一電晶體上並具有包含磷或硼的區域的絕緣膜;以及絕緣膜上並使用氧化物半導體膜的第二電晶體。
絕緣膜較佳為包含因加熱而能夠釋放的氧。
或者,本發明的一個方式例如是一種半導體裝置,該半導體裝置包括:使用矽的第一電晶體;配置在第一電晶體上並具有到達第一電晶體的開口部的第一絕緣膜;配置在第一絕緣膜上並藉由第一絕緣膜的開口部與第一電晶體連接的導電膜;配置在第一絕緣膜及導電膜上並具有到達佈線的開口部的第二絕緣膜;以及配置在第二絕 緣膜上,藉由第二絕緣膜的開口部與導電膜連接並使用氧化物半導體膜的第二電晶體,第二絕緣膜具有包含磷或硼的區域。
第二絕緣膜較佳為包含因加熱而能夠釋放的氧。
第一絕緣膜較佳為在開口部的側面附近包含磷或硼。
第二絕緣膜較佳為在開口部的側面附近包含磷或硼。
於是,本發明可以提供一種使用氧缺陷得到降低的氧化物半導體膜的電晶體。
或者,本發明可以提供一種電特性良好的電晶體。或者,本發明可以提供一種被微型化的電晶體。本發明可以提供一種通態電流高的電晶體。或者,本發明可以提供一種具有穩定的電特性的電晶體。
本發明可以提供一種關態電流小的電晶體。本發明可以提供一種具有高場效移動率的電晶體。本發明可以提供一種良率高的電晶體。本發明可以提供一種具有該電晶體的半導體裝置等。本發明可以提供一種具有高工作速度的半導體裝置。或者,本發明可以提供一種可靠性高的半導體裝置。或者,本發明可以提供一種被微型化的電晶體。本發明可以提供一種新穎的半導體裝置等。
52‧‧‧絕緣膜
53‧‧‧區域
56‧‧‧氧化物半導體膜
68‧‧‧絕緣膜
69‧‧‧區域
100‧‧‧基板
102‧‧‧絕緣膜
103‧‧‧區域
104‧‧‧閘極電極
106‧‧‧氧化物半導體膜
112‧‧‧閘極絕緣膜
113‧‧‧區域
116a‧‧‧源極電極
116b‧‧‧汲極電極
118‧‧‧保護絕緣膜
119‧‧‧區域
120‧‧‧光阻遮罩
126a‧‧‧佈線
126b‧‧‧佈線
136‧‧‧氧化物半導體膜
152‧‧‧元件分離區域
154‧‧‧閘極電極
158‧‧‧區域
162‧‧‧閘極絕緣膜
166a‧‧‧區域
166b‧‧‧區域
168‧‧‧絕緣膜
169‧‧‧區域
180‧‧‧光阻遮罩
191‧‧‧電晶體
192‧‧‧電晶體
200‧‧‧基板
202‧‧‧基底絕緣膜
203‧‧‧區域
204‧‧‧閘極電極
206‧‧‧氧化物半導體膜
212‧‧‧閘極絕緣膜
213‧‧‧區域
216a‧‧‧源極電極
216b‧‧‧汲極電極
218‧‧‧保護絕緣膜
219‧‧‧區域
220‧‧‧光阻遮罩
226a‧‧‧佈線
226b‧‧‧佈線
236‧‧‧氧化物半導體膜
242‧‧‧絕緣膜
300‧‧‧基板
304‧‧‧閘極電極
306‧‧‧氧化物半導體膜
312‧‧‧閘極絕緣膜
313‧‧‧區域
316a‧‧‧源極電極
316b‧‧‧汲極電極
318‧‧‧保護絕緣膜
319‧‧‧區域
320‧‧‧光阻遮罩
326a‧‧‧佈線
326b‧‧‧佈線
336‧‧‧氧化物半導體膜
400‧‧‧記憶單元
411‧‧‧電晶體
412‧‧‧電晶體
413‧‧‧電晶體
414‧‧‧電容元件
500‧‧‧記憶體裝置
602‧‧‧記憶元件部
604‧‧‧驅動電路
606‧‧‧驅動電路
608‧‧‧記憶元件
610‧‧‧記憶體電路
612‧‧‧記憶體電路
614‧‧‧電晶體
616‧‧‧電晶體
618‧‧‧電晶體
620‧‧‧電晶體
622‧‧‧電晶體
624‧‧‧電晶體
626‧‧‧電晶體
628‧‧‧電晶體
630‧‧‧端子
632‧‧‧端子
634‧‧‧端子
636‧‧‧端子
668‧‧‧端子
640‧‧‧資料保持部
642‧‧‧資料保持部
644‧‧‧資料保持部
646‧‧‧資料保持部
648‧‧‧電容元件
650‧‧‧電容元件
1141‧‧‧切換元件
1142‧‧‧記憶單元
1143‧‧‧記憶單元群
1189‧‧‧ROM介面
1190‧‧‧基板
1191‧‧‧ALU
1192‧‧‧ALU控制器
1193‧‧‧指令解碼器
1194‧‧‧中斷控制器
1195‧‧‧時序控制器
1196‧‧‧暫存器
1197‧‧‧暫存器控制器
1198‧‧‧匯流排介面
1199‧‧‧ROM
8000‧‧‧電視機
8001‧‧‧外殼
8002‧‧‧顯示部
8003‧‧‧揚聲器部
8100‧‧‧警報裝置
8101‧‧‧微型電腦
8200‧‧‧室內機
8201‧‧‧外殼
8202‧‧‧出風口
8203‧‧‧CPU
8204‧‧‧室外機
8300‧‧‧電冷藏冷凍箱
8301‧‧‧外殼
8302‧‧‧冷藏室門
8303‧‧‧冷凍室門
8304‧‧‧CPU
9700‧‧‧電動汽車
9701‧‧‧二次電池
9702‧‧‧控制電路
9703‧‧‧驅動裝置
9704‧‧‧處理裝置
在圖式中:圖1A至圖1C是說明半導體內部的過剩氧的擴散的剖面圖;圖2A1至圖2C是說明離子的入射的圖;圖3A至圖3C是示出根據本發明的一個方式的半導體裝置的例子的俯視圖及剖面圖;圖4A1至圖4C2是示出根據本發明的一個方式的半導體裝置的製造方法的一個例子的剖面圖;圖5A1至圖5C2是示出根據本發明的一個方式的半導體裝置的製造方法的一個例子的剖面圖;圖6A1至圖6C2是示出根據本發明的一個方式的半導體裝置的製造方法的一個例子的剖面圖;圖7A1至圖7C2是示出根據本發明的一個方式的半導體裝置的製造方法的一個例子的剖面圖;圖8A1至圖8C2是示出根據本發明的一個方式的半導體裝置的製造方法的一個例子的剖面圖;圖9A至圖9C是示出根據本發明的一個方式的半導體裝置的例子的俯視圖及剖面圖;圖10A1至圖10C2是示出根據本發明的一個方式的半導體裝置的製造方法的一個例子的剖面圖;圖11A1至圖11C2是示出根據本發明的一個方式的半導體裝置的製造方法的一個例子的剖面圖;圖12A1至圖12C2是示出根據本發明的一個方式的 半導體裝置的製造方法的一個例子的剖面圖;圖13A1至圖13C2是示出根據本發明的一個方式的半導體裝置的製造方法的一個例子的剖面圖;圖14A1至圖14C2是示出根據本發明的一個方式的半導體裝置的製造方法的一個例子的剖面圖;圖15A至圖15C是示出根據本發明的一個方式的半導體裝置的例子的俯視圖及剖面圖;圖16A1至圖16C2是示出根據本發明的一個方式的半導體裝置的製造方法的一個例子的剖面圖;圖17A1至圖17C2是示出根據本發明的一個方式的半導體裝置的製造方法的一個例子的剖面圖;圖18A1至圖18C2是示出根據本發明的一個方式的半導體裝置的製造方法的一個例子的剖面圖;圖19A1至圖19C2是示出根據本發明的一個方式的半導體裝置的製造方法的一個例子的剖面圖;圖20A至圖20C是示出根據本發明的一個方式的CPU的例子的方塊圖;圖21A至圖21C是示出根據本發明的一個方式的電子裝置的例子的圖;圖22是示出利用TDS測量的基板溫度和離子強度之間的關係的圖;圖23是示出磷離子植入濃度和氧釋放量之間的關係的圖;圖24A和圖24B是示出蝕刻深度和氧釋放量之間的 關係的圖;圖25是示出利用TDS測量的基板溫度和離子強度之間的關係的圖;圖26是示出根據本發明的一個方式的半導體裝置的一個例子的剖面圖;圖27A至圖27D是說明半導體內部的過剩氧的擴散的剖面示意圖;圖28A至圖28D是示出根據本發明的一個方式的半導體裝置的製造方法的一個例子的剖面圖;圖29A至圖29C是示出根據本發明的一個方式的半導體裝置的製造方法的一個例子的剖面圖;圖30A和圖30B是示出根據本發明的一個方式的半導體裝置的製造方法的一個例子的剖面圖;圖31A和圖31B是示出根據本發明的一個方式的半導體裝置的製造方法的一個例子的電路圖及時序圖;圖32A和圖32B是示出根據本發明的一個方式的半導體裝置的製造方法的一個例子的方塊圖及電路圖;圖33是說明用來測量電晶體的關態電流的電路結構的圖;圖34是示出電晶體的關態電流的溫度特性的圖。
參照圖式對本發明的實施方式進行詳細說明。但是,本發明不侷限於以下說明,所屬技術領域的普 通技術人員可以很容易地理解一個事實,就是本發明的方式和詳細內容可以被變換為各種各樣的形式。此外,本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。注意,當利用圖式說明發明結構時,表示相同目標的元件符號在不同的圖式中共同使用。另外,有時使用相同的陰影圖案表示相同的部分,而不特別附加標記。
注意,在圖式中,大小、厚度或區域有時為了明確起見而被誇大。因此,本發明的一個方式並不限於圖式中的尺寸。
注意,“電壓”大多是指某個電位與標準電位(例如,接地電位(GND)或源極電位)之間的電位差。由此,可以將電壓換稱為電位。
在本說明書中,即使記載為“電連接”時,有時在現實的電路中沒有物理連接的部分而只是佈線延伸。
注意,為方便起見,附加了第一、第二等序數詞,而其並不表示製程順序或疊層順序。因此,例如可以將“第一”適當地替換為“第二”或“第三”等來進行說明。另外,有時在本說明書等中記載的序數詞與用來特定本發明的一個方式的序數詞不一致。
在本說明書中,例如,當使用“直徑”、“粒徑”、“大小”、“尺寸”、“寬度”等規定物體的形狀時,也可以將其換稱為容納物體的最小立方體的一邊 的長度或者物體的一個剖面的圓等效直徑。物體的一個剖面的圓等效直徑是指等於物體的一個剖面的面積的正圓形的直徑。
注意,即使記載為“半導體”時,例如,當導電性充分低時,也有時具有作為“絕緣體”的特性。此外,有時“半導體”與“絕緣體”之間的界限模糊,不能嚴格地區別“半導體”與“絕緣體”。因此,有時可以將在本說明書中記載的“半導體”換稱為“絕緣體”。同樣地,有時可以將在本說明書中記載的“絕緣體”換稱為“半導體”。
注意,即使記載為“半導體”時,例如,當導電性充分高時,也有時具有作為“導電體”的特性。此外,有時“半導體”與“導電體”之間的界限模糊,不能嚴格地區別“半導體”與“導電體”。因此,有時可以將在本說明書中記載的“半導體”換稱為“導電體”。同樣地,有時可以將在本說明書中記載的“導電體”換稱為“半導體”。
在本說明書中,“平行”是指兩條直線形成的角度為-10°以上且10°以下,因此也包括角度為-5°以上且5°以下的情況。另外,“垂直”是指兩條直線形成的角度為80°以上且100°以下,因此也包括角度為85°以上且95°以下的情況。
〈氧的行動1〉
以下,使用圖1A至圖1C說明半導體裝置內部的過剩氧的行動。
圖1A是包括絕緣膜52、絕緣膜52上的島狀氧化物半導體膜56、絕緣膜52及氧化物半導體膜56上的絕緣膜68的樣本的剖面圖。在圖1A所示的樣本中,絕緣膜52包含過剩氧(在圖式中記載為“ex-O”)。
作為絕緣膜52,可以使用氧化物膜、氧氮化物膜等。例如,作為絕緣膜52,使用氧化矽膜或氧氮化矽膜等即可。注意,在本說明書中,氧氮化物膜是指包含0.1atomic%以上且小於25atomic%的氮的氧化物膜。氮氧化物膜是指包含0.1atomic%以上且小於25atomic%的氧的氮化物膜。
關於氧化物半導體膜56及絕緣膜68,為了避免冗長,分別參照後述的氧化物半導體膜106及保護絕緣膜118的記載而在此省略說明。
當被施加熱時,過剩氧擴散在絕緣膜52中。例如,當擴散在絕緣膜52中的過剩氧到達絕緣膜52與氧化物半導體膜56之間的介面時,可以填充氧化物半導體膜56中的氧缺陷。藉由降低氧化物半導體膜56中的氧缺陷,可以降低起因於氧化物半導體膜56中的氧缺陷的缺陷態密度。
注意,並非所有的擴散在絕緣膜52中的過剩氧到達絕緣膜52與氧化物半導體膜56之間的介面。例如,擴散在絕緣膜52中的過剩氧有時藉由絕緣膜68外方 擴散。或者,例如,擴散在絕緣膜52中的過剩氧有時與構成半導體裝置的佈線等起反應而增高佈線電阻。
因此,在圖1A所示的樣本結構中,有可能不高效地利用過剩氧。
圖1B和圖1C示出可以有效地利用過剩氧的樣本結構的例子。
圖1B是具有與圖1A所示的樣本類似的結構的樣本。注意,圖1B所示的樣本與圖1A所示的樣本之間的不同之處在於:絕緣膜52在絕緣膜68附近具有區域53。在圖1B所示的樣本中,絕緣膜52包含過剩氧。區域53是設置在離絕緣膜52的頂面以1nm以上且200nm以下、較佳為5nm以上且150nm以下、更佳為10nm以上且100nm以下的深度處的區域。區域53也可以在深度方向上設置在整個絕緣膜52。
區域53是氧阻擋區域。例如,藉由對絕緣膜52添加選自硼、碳、鎂、鋁、矽、磷、鈣、鈧、鈦、釩、鉻、錳、鐵、鈷、鎳、鎵、鍺、砷、釔、鋯、鈮、鉬、銦、錫、鑭、鈰、釹、鉿、鉭、鎢中的一種以上,有時可以形成氧阻擋區域的區域53。上述雜質不容易成為使金屬高電阻化的原因。另外,藉由對絕緣膜52添加磷或硼,可以形成氧阻擋性高(氧擴散係數小)的特別優質的區域53。區域53是例如在絕緣膜52中包含5×1019atoms/cm3以上、較佳為1×1020atoms/cm3以上、更佳為2×1020atoms/cm3以上、進一步較佳為5× 1020atoms/cm3以上的上述雜質的區域。
以下,示出圖1B所示的樣本中的過剩氧的行動。
當被施加熱時,過剩氧擴散在絕緣膜52中。擴散在絕緣膜52中的過剩氧當到達絕緣膜52與氧化物半導體膜56之間的介面時可以填充氧化物半導體膜56中的氧缺陷。
擴散在絕緣膜52中的過剩氧不容易透過區域53,因此到達絕緣膜52與氧化物半導體膜56之間的介面的過剩氧的比率較高。因此,可以高效地填充氧化物半導體膜56中的氧缺陷。此外,例如可以抑制擴散在絕緣膜52中的過剩氧的透過絕緣膜68的外方擴散。或者,例如可以抑制擴散在絕緣膜52中的過剩氧與構成半導體裝置的佈線等起反應而增高佈線電阻。
因此,可知圖1B所示的樣本具有可以有效地利用過剩氧的結構。
同樣地,圖1C是具有與圖1A所示的樣本類似的結構的樣本。注意,圖1C所示的樣本與圖1A所示的樣本之間的不同之處在於:絕緣膜68具有區域69。圖1C所示的樣本中的絕緣膜68包含過剩氧。區域69是設置在離絕緣膜68的頂面以1nm以上且200nm以下、較佳為5nm以上且150nm以下、更佳為10nm以上且100nm以下的深度處的區域。
區域69是氧阻擋區域。例如,藉由對絕緣膜 68添加選自硼、碳、鎂、鋁、矽、磷、鈣、鈧、鈦、釩、鉻、錳、鐵、鈷、鎳、鎵、鍺、砷、釔、鋯、鈮、鉬、銦、錫、鑭、鈰、釹、鉿、鉭、鎢中的一種以上時,有時可以形成氧阻擋區域的區域69。另外,藉由對絕緣膜68添加磷或硼,可以形成氧阻擋性高的特別優質的區域69。區域69是例如在絕緣膜68中包含5×1019atoms/cm3以上、較佳為1×1020atoms/cm3以上、更佳為2×1020atoms/cm3以上、進一步較佳為5×1020atoms/cm3以上的上述雜質的區域。
以下,示出圖1C所示的樣本中的過剩氧的行動。
當被施加熱時,過剩氧擴散在絕緣膜68中。擴散在絕緣膜68中的過剩氧當到達絕緣膜68與氧化物半導體膜56之間的介面時可以填充氧化物半導體膜56中的氧缺陷。
擴散在絕緣膜68中的過剩氧不容易透過區域69,因此到達絕緣膜68與氧化物半導體膜56之間的介面的過剩氧的比率較高。因此,可以高效地填充氧化物半導體膜56中的氧缺陷。此外,例如可以抑制擴散在絕緣膜68中的過剩氧的外方擴散。或者,例如可以抑制擴散在絕緣膜68中的過剩氧與構成半導體裝置的佈線等起反應而增高佈線電阻。
因此,可知圖1C所示的樣本具有可以有效地利用過剩氧的結構。
雖然未圖示,但是也可以組合圖1B所示的樣本結構和圖1C所示的樣本結構。例如,絕緣膜52和絕緣膜68可以是包含過剩氧的絕緣膜。或者,例如也可以採用絕緣膜52在絕緣膜68附近具有區域53,絕緣膜68具有區域69的結構。
〈氧的行動2〉
接著,使用圖27A至圖27D說明半導體裝置內部的一部分中的過剩氧及氧的行動。
圖27A是具有絕緣膜和絕緣膜上的金屬膜的樣本的剖面示意圖。絕緣膜包含過剩氧。
在圖27A所示的樣本中,絕緣膜在金屬膜附近具有氧阻擋區域。因此,可以抑制擴散在絕緣膜中的過剩氧到達金屬膜。當樣本不具有氧阻擋區域時,有時因過剩氧到達金屬膜而使金屬膜氧化,這導致高電阻化。
圖27B是具有絕緣膜和絕緣膜上的島狀氧化物半導體膜的樣本的剖面示意圖。絕緣膜包含過剩氧。
在圖27B所示的樣本中,在絕緣膜中的沒有形成氧化物半導體膜的區域具有氧阻擋區域。因此,可以抑制擴散在絕緣膜中的過剩氧的外方擴散。或者,擴散在絕緣膜中的過剩氧可以填充氧化物半導體膜中的氧缺陷。當樣本不具有氧阻擋區域時,有時由於過剩氧的外方擴散而用來填充氧化物半導體膜中的氧缺陷的過剩氧不夠。
圖27C是具有金屬和金屬膜上的絕緣膜的樣本的剖面示意圖。絕緣膜包含過剩氧。
在圖27C所示的樣本中,絕緣膜在金屬膜附近具有氧阻擋區域。因此,可以抑制擴散在絕緣膜中的過剩氧到達金屬膜。當樣本不具有氧阻擋區域時,有時因過剩氧到達金屬膜而使金屬膜氧化,這導致高電阻化。
圖27D是具有電晶體以及電晶體上的絕緣膜的樣本的剖面示意圖。電晶體是由於氧的進入而其電特性降低的電晶體。
圖27D所示的樣本在絕緣膜中的上部具有氧阻擋區域。因此,可以抑制來自外部的氧(在圖式中記載為“O”)到達電晶體。當樣本不具有氧阻擋區域時,有時由於氧進入而電晶體的電特性降低。
如上所述,可知在示出半導體裝置的內部的一部分的各樣本中,為了防止半導體裝置的電特性的降低,氧阻擋區域是有效的。
〈氧阻擋區域的形成方法〉
以下,使用圖2A1至圖2C說明可以形成在圖1A至圖1C以及圖27A至圖27D中分別以區域53或區域69等表示的氧阻擋區域的方法。
以下,參照圖1B說明在絕緣膜52中形成區域53的情況作為代表。
首先,形成絕緣膜52。
接著,形成成為氧化物半導體膜56的氧化物半導體膜。
然後,在氧化物半導體膜上形成光阻劑。在藉由光罩對光阻劑進行曝光之後進行顯影,由此形成光阻遮罩。
接著,使用光阻遮罩對氧化物半導體膜進行蝕刻,形成氧化物半導體膜56。
接著,在殘留有光阻遮罩的情況下,對絕緣膜52添加雜質來形成區域53。如此,藉由使光阻遮罩殘留,可以抑制雜質被添加在氧化物半導體膜56的頂面。注意,當後面的製程中去除氧化物半導體膜56的頂面時等,也可以在去除光阻遮罩之後對絕緣膜52及氧化物半導體膜56添加雜質。
作為對絕緣膜52添加的雜質,使用選自硼、碳、鎂、鋁、矽、磷、鈣、鈧、鈦、釩、鉻、錳、鐵、鈷、鎳、鎵、鍺、砷、釔、鋯、鈮、鉬、銦、錫、鑭、鈰、釹、鉿、鉭、鎢中的一種以上即可。藉由對絕緣膜52添加磷或硼,可以形成氧阻擋性高的特別優質的區域53。
利用離子摻雜法(不進行質量分離的方法)或離子植入法(進行質量分離的方法)對絕緣膜52添加雜質即可。也可以採用產生原子或分子的簇而使其離子化的離子摻雜法或離子植入法。也可以藉由包含雜質元素的氛圍下的電漿處理等對絕緣膜52添加雜質。
當利用離子摻雜法或離子植入法在絕緣膜52中形成區域53時,例如離子摻雜法或離子植入法中的加速電壓為0.5kV以上且100kV以下,較佳為1kV以上且50kV以下,更佳為1kV以上且30kV以下,進一步較佳為1kV以上且10kV以下。此外,離子植入濃度為1×1015atoms/cm2以上,較佳為2×1015atoms/cm2以上,更佳為5×1015atoms/cm2以上,進一步較佳為1×1016atoms/cm2以上,還較佳為2×1016atoms/cm2以上。
可以以對樣本面指定的角度(例如,垂直角度)進行利用離子摻雜法或離子植入法的離子添加,較佳為利用圖2A1至圖2C所示的方法進行。圖2A1至圖2C是簡單地示出一個離子以角度(θ)及角度(Φ)入射到樣本面的情況的圖。
圖式中的x軸、y軸和z軸是在某個離子的入射點交叉的直線。x軸是在樣本面上任意決定的直線。y軸是在樣本面上與x軸正交的直線。z軸是入射點上的對樣本面的法線。角度(θ)是在剖面圖中離子的入射方向與z軸所形成的角度。角度(Φ)是在俯視圖中離子的入射方向與x軸所形成的角度。
當只以指定的角度(θ,Φ)使離子入射到樣本面時,有時形成沒有添加離子的區域。例如,在絕緣膜52上設置有氧化物半導體膜56及光阻遮罩。因此,有時產生絕緣膜52的沒有添加離子的區域。由此,較佳為藉由以多個角度使離子入射,降低產生在絕緣膜52中的區 域造成的影響。
如圖2A1和圖2A2所示那樣,在以第一角度(θ,Φ)使離子入射到樣本面之後,以第二角度(θ,Φ)使其入射即可。第一角度(θ,Φ)和第二角度(θ,Φ)是θ和Φ中的至少一個不同的角度。
在第一角度(θ,Φ)中,將角度(θ)例如設定為0°以上且小於90°,較佳為30°以上且88°以下,更佳為60°以上且85°以下。在第二角度(θ,Φ)中,將角度(θ)例如設定為0°以上且小於90°,較佳為30°以上且88°以下,更佳為60°以上且85°以下。在將第二角度(θ,Φ)中的角度(Φ)例如設定為比第一角度(θ,Φ)中的角度(Φ)大90°以上且270°以下,較佳為大135°以上且225°以下。注意,在此示出的第一角度(θ,Φ)和第二角度(θ,Φ)只是例子而已,而不侷限於此。
注意,離子入射角度不侷限於第一角度(θ,Φ)和第二角度(θ,Φ)這兩種。例如,也可以以第一至第n(n是2以上的自然數)角度(θ,Φ)使離子入射。第一至第n(n是2以上的自然數)角度分別包含θ和Φ中的至少一個不同的角度。
或者,如圖2B所示那樣,在以第一角度(θ,Φ)使離子入射到樣本面之後,使角度(θ)經過90°向第二角度(θ,Φ)方向進行θ掃描(也稱為θ掃描)即可。注意,離子入射角度(Φ)不侷限於一種,而也可以以第一至第n(n是2以上的自然數)角度(Φ)使離子入 射。藉由使離子的入射角度進行θ掃描,即使是寬高比高(例如,1以上,2以上,5以上或10以上)的開口部等,也可以到深區域確實地添加離子。因此,可以沒有間隙地形成氧阻擋區域。
在第一角度(θ,Φ)中,角度(θ)例如設定為0°以上且小於90°,較佳為30°以上且88°以下,更佳為60°以上且85°以下。在第二角度(θ,Φ)中,將角度(θ)例如設定為0°以上且小於90°,較佳為30°以上且88°以下,更佳為60°以上且85°以下。第一角度(θ,Φ)和第二角度(θ,Φ)也可以是相同的角度(θ)。
此外,又可以連續地進行θ掃描,又可以例如以0.5°、1°、2°、3°、4°、5°、6°、10°、12°、18°、20°、24°或30°分階段地進行掃描。
或者,如圖2C所示那樣,在以第一角度(θ,Φ)使離子入射到樣本面之後,到第二角度(θ,Φ)在角度(Φ)方向進行掃描(也稱為Φ掃描)即可。注意,離子入射角度(θ)不侷限於一種,而也可以以第一至第n(n是2以上的自然數)角度(θ)使離子入射。
在第一角度(θ,Φ)和第二角度(θ,Φ)中,將角度(θ)例如設定為0°以上且小於90°,較佳為30°以上且88°以下,更佳為60°以上且85°以下。第一角度(θ,Φ)和第二角度(θ,Φ)也可以是相同的角度(Φ)。
此外,又可以連續地進行Φ掃描,又可以例如以0.5°、1°、2°、3°、4°、5°、6°、10°、12°、18°、 20°、24°或30°分階段地進行掃描。
此外,雖然未圖示,但是也可以組合而進行θ掃描和Φ掃描。
藉由利用圖2A1至圖2C所示的方法,除了在不與氧化物半導體膜56重疊的區域中以外,也可以在其一部分與氧化物半導體膜56重疊的區域中形成區域53。就是說,以區域53以外的區域(不阻擋氧的區域)不超出設置有氧化物半導體膜56的區域的方式形成區域53。因此,可以有效地利用包含在絕緣膜52中的過剩氧而降低氧化物半導體膜56的氧缺陷。
藉由上述步驟,在絕緣膜52中形成區域53之後,在絕緣膜52的區域53上及氧化物半導體膜56上形成絕緣膜68,由此可以製造圖1B所示的樣本結構。
〈關於電晶體的結構及製造方法的說明〉
以下,說明根據本發明的一個方式的電晶體的結構及製造方法。
〈電晶體結構(1)〉
首先,說明頂閘極頂接觸型電晶體的一個例子。
圖3A至圖3C是電晶體的俯視圖及剖面圖。圖3A示出電晶體的俯視圖。圖3B1及圖3B2示出對應於圖3A中的點劃線A1-A2的剖面圖。此外,圖3C示出對應於圖3A中的點劃線A3-A4的剖面圖。
在圖3B1及圖3B2中,電晶體包括:基板100上的絕緣膜102;絕緣膜102上的氧化物半導體膜106;氧化物半導體膜106上的源極電極116a及汲極電極116b;氧化物半導體膜106、源極電極116a及汲極電極116b上的閘極絕緣膜112;以及閘極絕緣膜112上的閘極電極104。較佳的是,包括源極電極116a、汲極電極116b、閘極絕緣膜112及閘極電極104上的保護絕緣膜118、保護絕緣膜118上的佈線126a及佈線126b。閘極絕緣膜112和保護絕緣膜118具有分別到達源極電極116a及汲極電極116b的開口部,藉由該開口部,佈線126a及佈線126b分別與源極電極116a及汲極電極116b接觸。注意,有時電晶體也可以不具有絕緣膜102。
圖3B1及圖3B2所示的電晶體具有用作氧阻擋區域的區域103、用作氧阻擋區域的區域113和用作氧阻擋區域的區域119中的任何一個以上。關於氧阻擋區域,參照關於上述區域53及區域69的記載。
區域103是絕緣膜102中的與源極電極116a、汲極電極116b以及閘極絕緣膜112接觸的區域。區域103是設置在離絕緣膜102的頂面以1nm以上且200nm以下、較佳為5nm以上且150nm以下、更佳為10nm以上且100nm以下的深度處的區域。區域103也可以在深度方向上設置在整個絕緣膜102。也可以在基板100中設置有區域103。
區域113是絕緣膜112中的與保護絕緣膜118 接觸的區域。區域113是設置在離閘極絕緣膜112的頂面以1nm以上且200nm以下、較佳為5nm以上且150nm以下、更佳為10nm以上且100nm以下的深度處的區域。區域113也可以在深度方向上設置在整個絕緣膜112。也可以在絕緣膜102中的不與閘極電極104、源極電極116a及汲極電極116b重疊的區域中設置有區域113。
如圖3B1所示那樣,區域119是設置在保護絕緣膜118的上部的區域。如圖3B2所示那樣,區域119是設置在保護絕緣膜118中的上部及開口部的側部的區域。區域119是設置在離保護絕緣膜118的頂面或開口部的側面以1nm以上且200nm以下、較佳為5nm以上且150nm以下、更佳為10nm以上且100nm以下的深度處的區域。區域119也可以在深度方向上設置在整個保護絕緣膜118。也可以在閘極絕緣膜112中的不與閘極電極104重疊的區域中設置有區域119。
當電晶體具有區域103時,可以有效地利用包含在絕緣膜102中的過剩氧以降低氧化物半導體膜106中的氧缺陷。例如,當電晶體不具有區域103時,有時包含在絕緣膜102中的過剩氧被用於源極電極116a及汲極電極116b、佈線126a及佈線126b的氧化。另外,有時由於外放擴散而包含在絕緣膜102中的過剩氧消失。
當電晶體具有區域113時,也可以有效地利用包含在絕緣膜102或閘極絕緣膜112中的過剩氧以降低氧化物半導體膜106中的氧缺陷。當電晶體不具有區域 113時,有時包含在絕緣膜102或閘極絕緣膜112中的過剩氧被用於使源極電極116a及汲極電極116b、佈線126a及佈線126b氧化。另外,當電晶體不具有區域113時,有時由於外放擴散而包含在絕緣膜102或閘極絕緣膜112中的過剩氧消失。閘極絕緣膜112的整個區域也可以是區域113。注意,有時採用區域113與通道形成區不重疊的結構是較佳的,這是因為起因於閘極絕緣膜112中的區域113的劣化不容易發生。
當電晶體具有區域119時,也可以有效地利用包含在絕緣膜102、閘極絕緣膜112或保護絕緣膜118中的過剩氧以降低氧化物半導體膜106中的氧缺陷。當電晶體不具有區域119時,有時包含在絕緣膜102、閘極絕緣膜112或保護絕緣膜118中的過剩氧被用於使源極電極116a及汲極電極116b、佈線126a及佈線126b氧化。另外,當電晶體不具有區域119時,有時由於外放擴散而包含在絕緣膜102、閘極絕緣膜112或保護絕緣膜118中的過剩氧消失。尤其是,當如圖3B2所示那樣地配置區域119時,佈線126a及佈線126b不容易被氧化而不容易發生佈線電阻的增高,所以是較佳的。
在俯視圖的圖3A中,將氧化物半導體膜106與閘極電極104重疊的區域中的源極電極116a和汲極電極116b之間的間隔稱為通道長度。另外,將氧化物半導體膜106的垂直於通道長度方向上的長度稱為通道寬度。通道形成區是指氧化物半導體膜106中的與閘極電極104 重疊並夾在源極電極116a和汲極電極116b之間的區域。通道是指氧化物半導體膜106中的電流主要流過的區域。
另外,如圖3A所示,在俯視圖中以氧化物半導體膜106的端部位於閘極電極104的端部的內側的方式設置閘極電極104。由此,當光從閘極電極104一側入射時,可以抑制因光而在氧化物半導體膜106中產生載子。即,閘極電極104具有遮光膜的功能。注意,氧化物半導體膜106的端部也可以位於閘極電極104的端部的外側。
下面,對氧化物半導體膜106進行說明。
氧化物半導體膜106為包含銦的氧化物。氧化物例如在包含銦的情況下具有高載子移動率(電子移動率)。另外,氧化物半導體膜106較佳為包含元素M。元素M例如為鋁、鎵、釔或錫等。例如,元素M為與氧之間的鍵能高的元素。例如元素M為增大氧化物的能隙的元素。此外,氧化物半導體膜106較佳為包含鋅。氧化物在包含鋅時容易被晶化。氧化物的價帶頂的能量例如可以藉由調整鋅的原子數比控制。
注意,氧化物半導體膜106不侷限於包含銦的氧化物。氧化物半導體膜106例如也可以為Zn-Sn氧化物、Ga-Sn氧化物。
也可以在氧化物半導體膜106的通道形成區的上下具有第一氧化物半導體膜及第二氧化物半導體膜。第二氧化物半導體膜設置在氧化物半導體膜106和閘極絕緣膜112之間。
第一氧化物半導體膜包含一種或多種構成氧化物半導體膜106的除了氧以外的元素。由於第一氧化物半導體膜包含一種或多種構成氧化物半導體膜106的除了氧以外的元素,因此在氧化物半導體膜106與第一氧化物半導體膜之間的介面不容易形成介面態。
第二氧化物半導體膜包含一種或多種構成氧化物半導體膜106的除了氧以外的元素。由於第二氧化物半導體膜包含一種或多種構成氧化物半導體膜106的除了氧以外的元素,因此在氧化物半導體膜106與第二氧化物半導體膜之間的介面不容易形成介面態。
另外,在第一氧化物半導體膜為In-M-Zn氧化物且在In和M的總和為100atomic%的情況下,較佳的是,In的比率低於50atomic%,且M的比率為50atomic%以上,更佳的是,In的比率低於25atomic%,且M的比率為75atomic%以上。另外,在氧化物半導體膜106為In-M-Zn氧化物且在In和M的總和為100atomic%的情況下,較佳的是,In的比率為25atomic%以上,且M的比率低於75atomic%,更佳的是,In的比率為34atomic%以上,且M的比率低於66atomic%。另外,在第二氧化物半導體膜為In-M-Zn氧化物且在In和M的總和為100atomic%的情況下,較佳的是,In的比率低於50atomic%,且M的比率為50atomic%以上,更佳的是,In的比率低於25atomic%,且M的比率為75atomic%以上。注意,第二氧化物半導體膜也可以使用與第一氧化物 半導體膜相同種類的氧化物。
在此,在第一氧化物半導體膜與氧化物半導體膜106之間有時形成有第一氧化物半導體膜和氧化物半導體膜106的混合區。另外,在氧化物半導體膜106與第二氧化物半導體膜之間有時形成有氧化物半導體膜106和第二氧化物半導體膜的混合區。混合區的介面態密度較低。因此,在第一氧化物半導體膜、氧化物半導體膜106以及第二氧化物半導體膜的疊層體的能帶結構中,各層之間的介面附近的能量連續地變化(也稱為連接結合)。
氧化物半導體膜106使用能隙寬的氧化物。氧化物半導體膜106的能隙例如為2.5eV以上且4.2eV以下,較佳為2.8eV以上且3.8eV以下,更佳為3eV以上且3.5eV以下。
第一氧化物半導體膜使用能隙寬的氧化物。例如,第一氧化物半導體膜的能隙為2.7eV以上且4.9eV以下,較佳為3eV以上且4.7eV以下,更佳為3.2eV以上且4.4eV以下。
第二氧化物半導體膜使用能隙寬的氧化物。例如,第二氧化物半導體膜的能隙為2.7eV以上且4.9eV以下,較佳為3eV以上且4.7eV以下,更佳為3.2eV以上且4.4eV以下。注意,第一氧化物半導體膜及第二氧化物半導體膜的能隙比氧化物半導體膜106寬。
氧化物半導體膜106使用其電子親和力大於第一氧化物半導體膜的氧化物。例如,氧化物半導體膜 106使用如下氧化物,該氧化物的電子親和力比第一氧化物半導體膜大0.07eV以上且1.3eV以下,較佳為大0.1eV以上且0.7eV以下,更佳為大0.15eV以上且0.4eV以下。這裡,電子親和力是指真空能階與傳導帶底之間的能量差。
氧化物半導體膜106使用其電子親和力大於第二氧化物半導體膜的氧化物。例如,氧化物半導體膜106使用如下氧化物,該氧化物的電子親和力比第二氧化物半導體膜大0.07eV以上且1.3eV以下,較佳為大0.1eV以上且0.7eV以下,更佳為大0.15eV以上且0.5eV以下。
在此,當對閘極電極104施加電場時,在第一氧化物半導體膜、氧化物半導體膜106和第二氧化物半導體膜中的電子親和力大的氧化物,即,氧化物半導體膜106中形成通道。
此外,為了提高電晶體的通態電流,第二氧化物半導體膜的厚度越小越好。例如,將第二氧化物半導體膜的厚度設定為小於10nm,較佳為5nm以下,更佳為3nm以下。另一方面,第二氧化物半導體膜具有防止構成閘極絕緣膜112的氧以外的元素(矽等)進入被形成通道的氧化物半導體膜106的功能。因此,第二氧化物半導體膜較佳為具有一定的厚度。例如,將第二氧化物半導體膜的厚度設定為0.3nm以上,較佳為1nm以上,更佳為2nm以上。
另外,為了提高可靠性,較佳的是第一氧化物半導體膜厚,氧化物半導體膜106薄,第二氧化物半導體膜薄。明確而言,第一氧化物半導體膜的厚度為20nm以上,較佳為30nm以上,更佳為40nm以上,進一步較佳為60nm以上。藉由將第一氧化物半導體膜的厚度設定為20nm以上,較佳為30nm以上,更佳為40nm以上,進一步較佳為60nm以上,可以將絕緣膜102和第一氧化物半導體膜的介面與通道形成在其中的氧化物半導體膜106之間的距離設定為20nm以上,較佳為30nm以上,更佳為40nm以上,進一步較佳為60nm以上。注意,將第一氧化物半導體膜的厚度設定為200nm以下,較佳為120nm以下,更佳為80nm以下,因為半導體裝置的生產率有可能下降。另外,將氧化物半導體膜106的厚度設定為3nm以上且100nm以下,較佳為3nm以上且80nm以下,更佳為3nm以上且50nm以下。
例如,使第一氧化物半導體膜的厚度大於氧化物半導體膜106,並且,使氧化物半導體膜106的厚度大於第二氧化物半導體膜,即可。
下面,說明氧化物半導體膜106中的雜質的影響。另外,為了使電晶體的電特性穩定,降低氧化物半導體膜106中的雜質濃度而實現低載子密度及高純度是有效的。另外,氧化物半導體膜106的載子密度小於1×1017個/cm3,小於1×1015個/cm3或小於1×1013個/cm3。為了降低氧化物半導體膜106中的雜質濃度,較佳為還降低附近 的膜中的雜質濃度。
氧化物半導體膜106中的矽有時會成為載子陷阱或載子發生源。因此,將利用二次離子質譜分析法(SIMS:Secondary Ion Mass Spectrometry)測量出的氧化物半導體膜106與第一氧化物半導體膜之間的矽濃度設定為小於1×1019atoms/cm3,較佳為小於5×1018atoms/cm3,更佳為小於2×1018atoms/cm3。另外,將利用SIMS測量出的氧化物半導體膜106與第二氧化物半導體膜之間的矽濃度設定為小於1×1019atoms/cm3,較佳為小於5×1018atoms/cm3,更佳為小於2×1018atoms/cm3
當氧化物半導體膜106包含氫時,有可能使載子密度增大。將利用SIMS測量出的氧化物半導體膜106中的氫濃度設定為2×1020atoms/cm3以下,較佳為5×1019atoms/cm3以下,更佳為1×1019atoms/cm3以下,進一步較佳為5×1018atoms/cm3以下。當氧化物半導體膜106包含氮時,有可能使載子密度增大。將利用SIMS測量出的氧化物半導體膜106中的氮濃度設定為小於5×1019atoms/cm3,較佳為5×1018atoms/cm3以下,更佳為1×1018atoms/cm3以下,進一步較佳為5×1017atoms/cm3以下。
另外,為了降低氧化物半導體膜106中的氫濃度,較佳為降低第一氧化物半導體膜中的氫濃度。將利用SIMS測量出的第一氧化物半導體膜中的氫濃度設定為2×1020atoms/cm3以下,較佳為5×1019atoms/cm3以下,更 佳為1×1019atoms/cm3以下,進一步較佳為5×1018atoms/cm3以下。另外,為了降低氧化物半導體膜106中的氮濃度,較佳為降低第一氧化物半導體膜中的氮濃度。將利用SIMS測量出的第一氧化物半導體膜中的氮濃度設定為小於5×1019atoms/cm3,較佳為5×1018atoms/cm3以下,更佳為1×1018atoms/cm3以下,進一步較佳為5×1017atoms/cm3以下。
另外,為了降低氧化物半導體膜106中的氫濃度,較佳為降低第二氧化物半導體膜中的氫濃度。將利用SIMS測量出的第二氧化物半導體膜中的氫濃度設定為2×1020atoms/cm3以下,較佳為5×1019atoms/cm3以下,更佳為1×1019atoms/cm3以下,進一步較佳為5×1018atoms/cm3以下。另外,為了降低氧化物半導體膜106中的氮濃度,較佳為降低第二氧化物半導體膜中的氮濃度。將利用SIMS測量出的第二氧化物半導體膜中的氮濃度設定為小於5×1019atoms/cm3,較佳為5×1018atoms/cm3以下,更佳為1×1018atoms/cm3以下,進一步較佳為5×1017atoms/cm3以下。
下面,對氧化物半導體膜的結構進行說明。
氧化物半導體膜大致分為非單晶氧化物半導體膜和單晶氧化物半導體膜。非單晶氧化物半導體膜包括CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor:c軸配向結晶氧化物半導體)膜、多晶氧化物半導體膜、微晶氧化物半導體膜以及非晶氧化物半導 體膜等。
首先,說明CAAC-OS膜。
CAAC-OS膜是包含呈c軸配向的多個結晶部的氧化物半導體膜之一。
在CAAC-OS膜的穿透式電子顯微鏡(TEM:Transmission Electron Microscope)影像中,觀察不到結晶部與結晶部之間的明確的邊界,即晶界(grain boundary)。因此,在CAAC-OS膜中,不容易發生起因於晶界的電子移動率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映著被形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面,根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是,在不同的結晶部之間金屬原子的排列沒有規律性。
由剖面TEM影像及平面TEM影像可知,CAAC-OS膜的結晶部具有配向性。
注意,CAAC-OS膜所包含的結晶部幾乎都是可以被容納在一個邊長小於100nm的立方體內的尺寸。因此,有時CAAC-OS膜所包含的結晶部的尺寸為可以被 容納在一邊短於10nm、短於5nm或短於3nm的立方體。但是,有時包含在CAAC-OS膜中的多個結晶部聯結,從而形成一個大結晶區。例如,在平面TEM影像中有時會觀察到2500nm2以上、5μm2以上或1000μm2以上的結晶區。
使用X射線繞射(XRD:X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如,當利用out-of-plane法分析包括InGaZnO4的結晶的CAAC-OS膜時,在繞射角(2θ)為31°附近時會出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面,由此可知CAAC-OS膜中的結晶具有c軸配向性,並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
在本說明書中,六方晶系包括三方晶系和菱方晶系。
另一方面,當利用從大致垂直於c軸的方向使X線入射到樣本的in-plane法分析CAAC-OS膜時,在2θ為56°附近時會出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此,將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)。當該樣本是InGaZnO4的單晶氧化物半導體膜時,出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面,當該樣本是CAAC-OS膜時,即使在將2θ固定為56°附近的狀態下進行Φ掃描也不能觀察到明確的峰值。
由上述結果可知,在具有c軸配向的CAAC-OS膜中,雖然a軸及b軸的方向在結晶部之間不同,但是c軸朝向平行於被形成面或頂面的法線向量的方向。因此,在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意,結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述,結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此,例如,當CAAC-OS膜的形狀因蝕刻等而改變時,結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外,在CAAC-OS膜中,c軸配向結晶部的分佈不一定均勻。例如,當CAAC-OS膜的結晶部是由CAAC-OS膜的頂面附近的結晶成長而形成時,有時頂面附近的c軸配向結晶部的比例高於被形成面附近的c軸配向結晶部的比例。另外,當對CAAC-OS膜添加雜質時,被添加了雜質的區域變質,所以有時CAAC-OS膜中的c軸配向結晶部的比例根據區域而不同。
注意,當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時,除了在2θ為31°附近的峰值之外,有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶。較佳的是,在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽、過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是,矽等元素因為其與氧的結合力比構成氧化物半導體膜的金屬元素與氧的結合力更強而成為從氧化物半導體膜奪取氧來使氧化物半導體膜的原子排列雜亂使得結晶性降低的主要因素。此外,鐵或鎳等重金屬、氬、二氧化碳等因為其原子半徑(分子半徑)大而在包含在氧化物半導體膜內部時成為使氧化物半導體膜的原子排列雜亂使得結晶性降低的主要因素。注意,包含在氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。
此外,CAAC-OS膜是缺陷態密度低的氧化物半導體膜。例如,氧化物半導體膜中的氧缺陷有時成為載子陷阱或者藉由俘獲氫而成為載子發生源。
將雜質濃度低且缺陷態密度低(氧缺陷的個數少)的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質或實質上高純度本質的氧化物半導體膜具有少載子發生源,因此可以具有較低的載子密度。因此,使用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。此外,高純度本質或實質上高純度本質的氧化物半導體膜具有少載子陷阱。因此,使用該氧化物半導體膜的電晶體的電特性變動小,而成為高可靠性電晶體。此外,被氧化物半導體膜的載子陷阱俘獲的電荷到被釋放需要長時間,有時像固定電荷那樣 動作。因此,使用雜質濃度高且缺陷態密度高的氧化物半導體膜的電晶體的電特性有時不穩定。
此外,在使用CAAC-OS膜的電晶體中,起因於可見光或紫外光的照射的電特性的變動小。
接下來,說明微晶氧化物半導體膜。
在利用TEM得到的影像中,在微晶氧化物半導體膜中有時觀察不到明確的結晶部。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下,或1nm以上且10nm以下。尤其是,將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶(nc:nanocrystal)的氧化物半導體膜稱為nc-OS(奈米晶氧化物半導體:nanocrystalline Oxide Semiconductor)膜。另外,例如在利用TEM得到的影像中,在nc-OS膜中有時觀察不到明確的晶界。
nc-OS膜在微小區域(例如1nm以上且10nm以下的區域,特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外,nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此,在膜整個上觀察不到配向性。所以,有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如,在藉由其中利用使用其束徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時,檢測不出表示結晶面的峰值。此外,在對nc-OS膜進行使用其束徑比結晶部大(例如,50nm以上)的電子射線的電子繞射(選區電子繞 射)時,觀察到類似光暈圖案的繞射圖案。另一方面,在對nc-OS膜進行使用其束徑近於結晶部或者比結晶部小(例如,1nm以上且30nm以下)的電子射線的電子繞射(也稱為奈米束電子繞射)時,觀察到斑點。另外,在nc-OS膜的奈米束電子繞射圖案中,有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且,在nc-OS膜的奈米束電子繞射圖案中,有時還觀察到環狀的區域內的多個斑點。
nc-OS膜是其規律性比非晶氧化物半導體膜高的氧化物半導體膜。因此,nc-OS膜的缺陷態密度比非晶氧化物半導體膜低。但是,nc-OS膜的不同結晶部之間觀察不到晶體配向的規律性。所以,nc-OS膜的缺陷態密度比CAAC-OS膜高。
注意,氧化物半導體膜也可以是包括非晶氧化物半導體膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。
作為圖3A至圖3C所示的絕緣膜102,例如使用包含氧化矽或氧氮化矽的絕緣膜的單層或疊層即可。絕緣膜102較佳為使用包含過剩氧的絕緣膜。將絕緣膜102的厚度例如設定為20nm以上且1000nm以下,較佳為50nm以上且1000nm以下,更佳為100nm以上且1000nm以下,進一步較佳為200nm以上且1000nm以下。
作為絕緣膜102,可以採用第一層為氮化矽膜、第二層為氧化矽膜的疊層膜。此時,氧化矽膜也可以 為氧氮化矽膜。另外,氮化矽膜也可以為氮氧化矽膜。氧化矽膜較佳為使用缺陷密度小的氧化矽膜。明確而言,使用如下氧化矽膜:利用ESR測量出的信號中來源於g值為2.001的信號的自旋的密度為3×1017個/cm3以下,較佳為5×1016個/cm3以下。氮化矽膜使用氫氣體及氨氣體的釋放量少的氮化矽膜。可以氫氣體及氨氣體的釋放量利用TDS進行測量。另外,氮化矽膜使用使氫、水及氧不透過或幾乎不透過的氮化矽膜。
或者,作為絕緣膜102,可以採用第一層為氮化矽膜、第二層為第一氧化矽膜以及第三層為第二氧化矽膜的疊層膜。此時,第一氧化矽膜或/及第二氧化矽膜也可以為氧氮化矽膜。另外,氮化矽膜也可以為氮氧化矽膜。第一氧化矽膜較佳為使用缺陷密度小的氧化矽膜。明確而言,使用如下氧化矽膜:利用ESR測量出的信號中來源於g值為2.001的信號的自旋的密度為3×1017個/cm3以下,較佳為5×1016個/cm3以下。第二氧化矽膜使用包含過剩氧的氧化矽膜。氮化矽膜使用氫氣體及氨氣體的釋放量少的氮化矽膜。另外,氮化矽膜使用使氫、水及氧不透過或幾乎不透過的氮化矽膜。
源極電極116a及汲極電極116b可以使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭或鎢的導電膜的單層或疊層。
閘極絕緣膜112使用含有氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化 鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭的絕緣膜的單層或疊層,即可。閘極絕緣膜112較佳為使用包含過剩氧的絕緣膜。將閘極絕緣膜112的厚度(或者等效氧化膜厚度)設定為1nm以上且500nm以下,較佳為3nm以上且300nm以下,更佳為5nm以上且100nm以下,進一步較佳為5nm以上且50nm以下。
作為閘極絕緣膜112,可以採用第一層為氮化矽膜、第二層為氧化矽膜的疊層膜。此時,氧化矽膜也可以為氧氮化矽膜。另外,氮化矽膜也可以為氮氧化矽膜。氧化矽膜較佳為使用缺陷密度小的氧化矽膜。明確而言,使用如下氧化矽膜:利用ESR測量出的信號中來源於g值為2.001的信號的自旋的密度為3×1017個/cm3以下,較佳為5×1016個/cm3以下。氧化矽膜較佳為使用包含過剩氧的氧化矽膜。氮化矽膜使用氫氣體及氨氣體的釋放量少的氮化矽膜。可以氫氣體及氨氣體的釋放量利用TDS進行測量。
閘極電極104可以使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭或鎢的導電膜的單層或疊層。
保護絕緣膜118使用含有氧化矽、氧氮化矽、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭的絕緣膜的單層或疊層,即可。保護絕緣膜118較佳為使用包含過剩氧的絕緣膜。當作為保護絕緣膜118使用阻擋氧的絕緣膜時,有時也可以不設置區域119。將 保護絕緣膜118的厚度例如設定為20nm以上且1000nm以下,較佳為50nm以上且1000nm以下,更佳為100nm以上且1000nm以下,進一步較佳為200nm以上且1000nm以下。
佈線126a及佈線126b例如可以使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭或鎢的導電膜的單層或疊層。
對基板100沒有很大的限制。例如,作為基板100,可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外,作為基板100,也可以採用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator:絕緣體上矽晶片)基板等,並且也可以使用在這些基板上設置有半導體元件的基板。
此外,基板100也可以使用撓性基板。另外,作為在撓性基板上設置電晶體的方法,可以舉出如下方法:在不具有撓性的基板上形成電晶體之後,將該電晶體剝離並轉置到具有撓性的基板100上。在此情況下,較佳為在不具有撓性的基板和電晶體之間設置剝離層。
〈電晶體結構(1)的製造方法〉
以下,說明電晶體結構(1)的製造方法的一個例子。
圖4A1至圖8C2示出對應於圖3B1(圖 3B2)以及圖3C的剖面圖。
首先,準備基板100。
接著,形成絕緣膜102。絕緣膜102可以從作為絕緣膜102已示出的絕緣膜中選擇而形成。絕緣膜102可以藉由濺射法、化學氣相沉積(CVD:Chemical Vapor Deposition)法、分子束磊晶(MBE:Molecular Beam Epitaxy)法、原子層沉積(ALD:Atomic Layer Deposition)法或脈衝雷射沉積(PLD:Pulsed Laser Deposition)法形成。
在作為基板100使用矽晶片的情況下,絕緣膜102可以利用熱氧化法形成。
接著,為了使絕緣膜102的表面平坦,可以進行化學機械拋光(CMP:Chemical Mechanical Polishing)處理。藉由進行CMP處理,使絕緣膜102的平均表面粗糙度(Ra)設定為1nm以下,較佳為0.3nm以下,更佳為0.1nm以下。當Ra的值為上述數值以下時,氧化物半導體膜106的結晶性有時得到提高。可以利用原子力顯微鏡(AFM:Atomic Force Microscope)測量Ra。
接著,也可以對絕緣膜102添加氧離子,來形成包含過剩氧的絕緣膜。例如,利用離子植入法,採用2kV以上且100kV以下的加速電壓及5×1014ions/cm2以上且5×1016ions/cm2以下的劑量進行氧的添加,即可。
接著,形成氧化物半導體膜136(參照圖4A1 及圖4A2)。氧化物半導體膜136可以從作為氧化物半導體膜106已示出的氧化物半導體膜選擇而形成。氧化物半導體膜136可以藉由濺射法、CVD法、MBE法、ALD法或PLD法形成。
接著,在氧化物半導體膜136上形成成為光阻遮罩120的層。當進行使氧化物半導體膜136加工為一邊100nm以下的微細加工時,也可以在氧化物半導體膜136與成為光阻遮罩120的層之間設置硬遮罩。
注意,硬遮罩是用來對氧化物半導體膜136選擇性地進行蝕刻的遮罩層。作為硬遮罩,例如可以使用鎢、鉬、鈦或鉭的單體、上述物質的氮化物或包含上述物質中的任一個的合金的單層或疊層。或者,作為硬遮罩,可以使用含有氧化矽、氧氮化矽或氮化矽的絕緣層的單層或疊層。
此外,本發明的一個方式不侷限於在硬遮罩上形成成為光阻遮罩120的層的情況。例如,為了提高硬遮罩和成為光阻遮罩120的層的密接性,也可以在硬遮罩上形成由有機物構成的覆蓋層等。
成為光阻遮罩120的層使用光敏有機物層或光敏無機物層即可。成為光阻遮罩120的層利用旋塗法形成即可。
接著,使用光罩對成為光阻遮罩120的層照射光。作為該光,使用KrF準分子雷射、ArF準分子雷射、EUV(Extreme Ultraviolet:極紫外)光等。此外, 也可以利用在基板和投影透鏡之間填滿液體(例如,水)的狀態下進行露光的液浸技術。也可以使用電子束或離子束代替上述光對成為光阻遮罩120的層進行照射。注意,當使用電子束或離子束時,不需要光罩。當不被要求微細加工時,也可以作為對成為光阻遮罩120的層照射的光使用高壓汞燈的g線或i線等。
接著,將基板100浸漬在顯影液中,去除或殘留成為光阻遮罩120的層的被露光的區域,來形成光阻遮罩120(參照圖4B1及圖4B2)。
接著,使用光阻遮罩120對氧化物半導體膜136的一部分進行蝕刻,來形成島狀氧化物半導體膜106(參照圖4C1及圖4C2)。
作為對氧化物半導體膜136的一部分進行蝕刻的方法,較佳為使用乾蝕刻處理。該乾蝕刻處理例如在含有甲烷及稀有氣體的氛圍下進行即可。
接著,對絕緣膜102添加雜質來形成區域103(參照圖5A1及圖5A2)。關於對絕緣膜102添加雜質來形成區域103的方法,參照關於對絕緣膜52添加雜質形成區域53的方法的記載。注意,當在後面的製程中形成區域113或區域119時,有時也可以不形成區域103。
接著,去除光阻遮罩120。利用電漿處理、藥液處理等進行光阻遮罩120的去除即可。較佳的是,利用電漿灰化處理進行光阻遮罩120的去除。此外,藉由採用後述的方法,有時可以在去除光阻遮罩120之後對絕緣膜 102及氧化物半導體膜106添加雜質。
接著,較佳為進行第一加熱處理。第一加熱處理也可以以250℃以上且650℃以下的溫度,較佳為以300℃以上且500℃以下的溫度進行即可。第一加熱處理在惰性氣體氛圍或者包含10ppm以上、1%以上或10%以上的氧化性氣體的氛圍下進行。第一加熱處理也可以在減壓狀態下進行。或者,第一加熱處理在採用惰性氣體氛圍進行加熱處理之後,為了在填補脫離了的氧包含10ppm以上、1%以上或10%以上的氧化氣體氛圍下進行,即可。由於第一加熱處理而可以使過剩氧從絕緣膜102移動到氧化物半導體膜106中。因此,可以降低氧化物半導體膜106的氧缺陷。此外,可以提高氧化物半導體膜106的結晶性或去除氫、水等雜質。
接著,形成用作源極電極116a及汲極電極116b的導電膜。導電膜使用選自用作源極電極116a及汲極電極116b的導電膜形成。導電膜可以使用濺射法、CVD法、MBE法、ALD法或PLD法形成。
接著,利用光微影法等對導電膜進行加工,來形成源極電極116a及汲極電極116b(參照圖5B1及圖5B2)。此時,也可以對氧化物半導體膜106的頂面附近進行蝕刻。例如,當在去除光阻遮罩120之後對絕緣膜102添加雜質來形成區域103時,通道形成區也被添加雜質。此時,較佳為當形成源極電極116a及汲極電極116b時,去除通道形成區中的被添加雜質的區域。
接著,形成閘極絕緣膜112(參照圖5C1及圖5C2)。閘極絕緣膜112使用選自用作閘極絕緣膜112的絕緣膜形成。閘極絕緣膜112可以使用濺射法、CVD法、MBE法、ALD法或PLD法形成。
接著,形成成為閘極電極104的導電膜。導電膜使用選自用作閘極電極104的導電膜形成。導電膜可以使用濺射法、CVD法、MBE法、ALD法或PLD法形成。
接著,利用光微影法等對導電膜進行加工,來形成閘極電極104(參照圖6A1及圖6A2)。
接著,對閘極絕緣膜112及絕緣膜102添加雜質來形成區域113(參照圖6B1及圖6B2)。關於對閘極絕緣膜112及絕緣膜102添加雜質來形成區域113的方法,參照關於對絕緣膜52添加雜質形成區域53的方法的記載。注意,當形成有區域103時或者在後面的製程中形成區域119時,有時也可以不形成區域113。
接著,形成保護絕緣膜118(參照圖6C1及圖6C2)。保護絕緣膜118使用選自用作保護絕緣膜118的絕緣膜形成。保護絕緣膜118可以使用濺射法、CVD法、MBE法、ALD法或PLD法形成。
接著,對保護絕緣膜118添加雜質來形成區域119(參照圖7A1及圖7A2)。關於對保護絕緣膜118添加雜質來形成區域119的方法,參照關於對絕緣膜52添加雜質形成區域53的方法的記載。注意,當形成有區 域103或區域113時,有時也可以不形成區域119。
接著,較佳為進行第二加熱處理。第二加熱處理以選自第一加熱處理的條件進行或者以比第一加熱處理低的溫度進行,即可。另外,當進行第二加熱處理時,有時可以不進行第一加熱處理。
接著,在保護絕緣膜118及閘極絕緣膜112中形成開口部,使源極電極116a及汲極電極116b的一部分露出(參照圖7B1及圖7B2)。
接著,形成成為佈線126a及佈線126b的導電膜。導電膜使用選自用作佈線126a及佈線126b的導電膜形成。導電膜可以使用濺射法、CVD法、MBE法、ALD法或PLD法形成。
接著,利用光微影法等對導電膜進行加工,來形成佈線126a及佈線126b(參照圖7C1及圖7C2)。
藉由上述步驟,可以製造圖3B1所示的電晶體。
當製造圖3B2所示的電晶體時,進行圖8A1至圖8C2所示的製程代替圖7A1至圖7C2所示的製程。當圖3B1和圖3B2所示的電晶體時,都同樣地進行到圖6C1及圖6C2的製程。
首先,在保護絕緣膜118及閘極絕緣膜112中形成開口部,使源極電極116a及汲極電極116b的一部分露出(參照圖8A1及圖8A2)。
接著,對保護絕緣膜118添加雜質來形成區 域119。此時,開口部的側面也被添加雜質,而形成區域119(參照圖8B1及圖8B2)。關於對保護絕緣膜118添加雜質來形成區域119的方法,參照關於對絕緣膜52添加雜質形成區域53的方法的記載。
接著,較佳為進行第三加熱處理。
接著,形成成為佈線126a及佈線126b的導電膜。導電膜使用選自用作佈線126a及佈線126b的導電膜形成。導電膜可以使用濺射法、CVD法、MBE法、ALD法或PLD法形成。
接著,利用光微影法等對導電膜進行加工,來形成佈線126a及佈線126b(參照圖8C1及圖8C2)。
藉由上述步驟,可以製造圖3B2所示的電晶體。
〈電晶體結構(2)〉
接著,說明閘極絕緣膜的形狀與電晶體結構(1)不同的頂閘極頂接觸型電晶體的一個例子。
圖9A至圖9C是電晶體的俯視圖及剖面圖。圖9A示出電晶體的俯視圖。圖9B1及圖9B2示出對應於圖9A中的點劃線B1-B2的剖面圖。此外,圖9C示出對應於圖9A中的點劃線B3-B4的剖面圖。
在圖9B1及圖9B2中,電晶體包括:基板200上的基底絕緣膜202;基底絕緣膜202上的氧化物半導體膜206;氧化物半導體膜206上的源極電極216a及 汲極電極216b;氧化物半導體膜206、源極電極216a及汲極電極216b上的閘極絕緣膜212;以及閘極絕緣膜212上的閘極電極204。閘極絕緣膜212配置在與閘極電極204重疊的區域上。較佳的是,包括源極電極216a、汲極電極216b、閘極絕緣膜212及閘極電極204上的保護絕緣膜218、保護絕緣膜218上的佈線226a及佈線226b。保護絕緣膜218具有分別到達源極電極216a及汲極電極216b的開口部,藉由該開口部,佈線226a及佈線226b分別與源極電極216a及汲極電極216b接觸。注意,有時電晶體也可以不具有基底絕緣膜202。
圖3A至圖3C所示的電晶體與圖9A至圖9C所示的電晶體之間的不同之處只是閘極絕緣膜的形狀,因此在沒有特別的說明時,參照圖3A至圖3C的記載。
例如,基板200參照關於基板100的記載。基底絕緣膜202參照關於絕緣膜102的記載。氧化物半導體膜206參照關於氧化物半導體膜106的記載。源極電極216a及汲極電極216b參照關於源極電極116a及汲極電極116b的記載。閘極絕緣膜212參照關於閘極絕緣膜112的記載。閘極電極204參照關於閘極電極104的記載。保護絕緣膜218參照關於保護絕緣膜118的記載。佈線226a及佈線226b參照關於佈線126a及佈線126b的記載。
圖9B1及圖9B2所示的電晶體具有用作氧阻擋區域的區域203、用作氧阻擋區域的區域213和用作氧 阻擋區域的區域219中的任何一個以上。關於區域203、區域213及區域219,參照關於區域103、區域113及區域119的記載。
區域203是基底絕緣膜202中的與源極電極216a、汲極電極216b以及保護絕緣膜218接觸的區域。區域203是設置在離基底絕緣膜202的頂面以1nm以上且200nm以下、較佳為5nm以上且150nm以下、更佳為10nm以上且100nm以下的深度處的區域。區域203也可以在深度方向上設置在整個基底絕緣膜202。也可以在基板200中設置有區域203。
區域213是絕緣膜212中的與保護絕緣膜218接觸的區域。區域213是設置在離閘極絕緣膜212的側面以1nm以上且200nm以下、較佳為5nm以上且150nm以下、更佳為10nm以上且100nm以下的深度處的區域。也可以在基底絕緣膜202中的不與閘極電極204、源極電極216a及汲極電極216b重疊的區域中設置有區域213。
如圖9B1所示那樣,區域219是設置在保護絕緣膜218的上部的區域。如圖9B2所示那樣,區域219是設置在保護絕緣膜218中的上部及開口部的側部的區域。區域219是設置在離保護絕緣膜218的頂面或開口部的側面以1nm以上且200nm以下、較佳為5nm以上且150nm以下、更佳為10nm以上且100nm以下的深度處的區域。區域219也可以在深度方向上設置在整個保護絕緣膜218。也可以在閘極絕緣膜212中的不與閘極電極204 重疊的區域或在基底絕緣膜202中的不與閘極電極204、源極電極216a及汲極電極216b重疊的區域中設置有區域219。
當電晶體具有區域203時,可以有效地利用包含在基底絕緣膜202中的過剩氧以降低氧化物半導體膜206中的氧缺陷。例如,當電晶體不具有區域203時,有時包含在基底絕緣膜202中的過剩氧被用於源極電極216a及汲極電極216b、佈線226a及佈線226b的氧化。另外,有時由於外放擴散而包含在基底絕緣膜202中的過剩氧消失。
當電晶體具有區域213時,也可以有效地利用包含在閘極絕緣膜212中的過剩氧以降低氧化物半導體膜206中的氧缺陷。例如,當電晶體不具有區域213時,有時包含在閘極絕緣膜212中的過剩氧被用於使源極電極216a及汲極電極216b、佈線226a及佈線226b氧化。另外,當電晶體不具有區域213時,有時由於外放擴散而包含在閘極絕緣膜212中的過剩氧消失。閘極絕緣膜212的整個區域也可以是區域213。注意,有時採用區域213與通道形成區不重疊的結構是較佳的,這是因為起因於閘極絕緣膜212中的區域213的劣化不容易發生。
當電晶體具有區域219時,也可以有效地利用包含在基底絕緣膜202、閘極絕緣膜212或保護絕緣膜218中的過剩氧以降低氧化物半導體膜206中的氧缺陷。例如,當電晶體不具有區域219時,有時包含在基底絕緣 膜202、閘極絕緣膜212或保護絕緣膜218中的過剩氧被用於使源極電極216a及汲極電極216b、佈線226a及佈線226b氧化。另外,當電晶體不具有區域219時,有時由於外放擴散而包含在基底絕緣膜202、閘極絕緣膜212或保護絕緣膜218中的過剩氧消失。尤其是,當如圖9B2所示那樣地配置區域219時,佈線226a及佈線226b不容易被氧化而不容易發生佈線電阻的增高,所以是較佳的。
另外,如圖9A所示,在俯視圖中以氧化物半導體膜206的端部位於閘極電極204的端部的內側的方式設置閘極電極204。由此,當光從閘極電極204一側入射時,可以抑制因光而在氧化物半導體膜206中產生載子。即,閘極電極204具有遮光膜的功能。注意,氧化物半導體膜206的端部也可以位於閘極電極204的端的外側。
〈電晶體結構(2)的製造方法〉
以下,說明電晶體結構(2)的製造方法的一個例子。
圖10A1至圖14C2示出對應於圖9B1(圖9B2)以及圖9C的剖面圖。
首先,準備基板200。
接著,形成基底絕緣膜202。基底絕緣膜202參照關於絕緣膜102的形成方法的記載。
接著,為了使基底絕緣膜202的表面平坦,可以進行CMP處理。藉由進行CMP處理,使基底絕緣膜 202的Ra設定為1nm以下,較佳為0.3nm以下,更佳為0.1nm以下。
接著,也可以對基底絕緣膜202添加氧離子,來形成包含過剩氧的絕緣膜。例如,利用離子植入法,採用2kV以上且100kV以下的加速電壓及5×1014ions/cm2以上且5×1016ions/cm2以下的劑量進行氧的添加,即可。
接著,形成氧化物半導體膜236(參照圖10A1及圖10A2)。氧化物半導體膜236參照關於氧化物半導體膜236的形成方法的記載。
接著,在氧化物半導體膜236上形成成為光阻遮罩220的層。成為光阻遮罩220的層參照關於成為光阻遮罩120的層的記載。
接著,利用光微影法等對成為光阻遮罩220的層進行加工,來形成光阻遮罩220(參照圖10B1及圖10B2)。
接著,使用光阻遮罩220去除氧化物半導體膜236的一部分,來形成島狀氧化物半導體膜206(參照圖10C1及圖10C2)。
接著,對基底絕緣膜202添加雜質來形成區域203(參照圖11A1及圖11A2)。關於對基底絕緣膜202添加雜質來形成區域203的方法,參照關於對絕緣膜52添加雜質形成區域53的方法的記載。注意,當在後面的製程中形成區域213或區域219時,有時也可以不形成 區域203。
接著,去除光阻遮罩220。利用電漿處理、藥液處理等進行光阻遮罩220的去除即可。較佳的是,利用電漿灰化處理進行光阻遮罩220的去除。此外,藉由採用後述的方法,有時可以在去除光阻遮罩220之後對基底絕緣膜202及氧化物半導體膜206添加雜質。
接著,較佳為進行第一加熱處理。第一加熱處理參照電晶體結構(1)中的第一加熱處理的記載。
接著,形成源極電極216a及汲極電極216b(參照圖11B1及圖11B2)。此時,源極電極216a及汲極電極216b的形成方法參照關於源極電極116a及汲極電極116b的形成方法的記載。
接著,形成絕緣膜242(參照圖11C1及圖11C2)。絕緣膜242參照關於閘極絕緣膜112的形成方法。
接著,形成閘極電極204。閘極電極204的形成方法參照關於閘極電極104的形成方法的記載。
接著,將閘極電極204用作遮罩對絕緣膜242進行蝕刻,來形成閘極絕緣膜212(參照圖12A1及圖12A2)。注意,在此說明將閘極電極204用作遮罩對絕緣膜242進行蝕刻的情況,但是本發明的一個方式不侷限於該方法。例如,也可以使用用來對閘極電極204進行蝕刻的光阻遮罩對絕緣膜242進行蝕刻。
接著,對閘極絕緣膜212及基底絕緣膜202 添加雜質來形成區域213(參照圖12B1及圖12B2)。關於對閘極絕緣膜212及基底絕緣膜202添加雜質來形成區域213的方法,參照關於對絕緣膜52添加雜質形成區域53的方法的記載。注意,當形成有區域203時或者在後面的製程中形成區域219時,有時也可以不形成區域213。
接著,形成保護絕緣膜218(參照圖12C1及圖12C2)。保護絕緣膜218參照關於保護絕緣膜118的形成方法。
接著,對保護絕緣膜218添加雜質來形成區域219(參照圖13A1及圖13A2)。關於對保護絕緣膜218添加雜質來形成區域219的方法,參照關於對絕緣膜52添加雜質形成區域53的方法的記載。注意,當形成有區域203或區域213時,有時也可以不形成區域219。
接著,較佳為進行第二加熱處理。第二加熱處理以選自第一加熱處理的條件進行或者以比第一加熱處理低的溫度進行,即可。另外,當進行第二加熱處理時,有時可以不進行第一加熱處理。
接著,在保護絕緣膜218中形成開口部,使源極電極216a及汲極電極216b的一部分露出(參照圖13B1及圖13B2)。
接著,形成佈線226a及佈線226b(參照圖13C1及圖13C2)。佈線226a及佈線226b參照關於佈線126a及佈線126b的形成方法。
藉由上述步驟,可以製造圖9B1所示的電晶體。
當製造圖9B2所示的電晶體時,進行圖14A1至圖14C2所示的製程代替圖13A1至圖13C2所示的製程。當圖9B1和圖9B2所示的電晶體時,都同樣地進行到圖12C1和圖12C2的製程。
首先,在保護絕緣膜218中形成開口部,使源極電極216a及汲極電極216b的一部分露出(參照圖14A1及圖14A2)。
接著,對保護絕緣膜218添加雜質來形成區域219。此時,開口部的側面也被添加雜質,而形成區域219(參照圖14B1及圖14B2)。關於對保護絕緣膜218添加雜質來形成區域219的方法,參照關於對絕緣膜52添加雜質形成區域53的方法的記載。
接著,較佳為進行第三加熱處理。
接著,形成佈線226a及佈線226b(參照圖14C1及圖14C2)。佈線226a及佈線226b參照關於佈線126a及佈線126b的形成方法。
藉由上述步驟,可以製造圖9B2所示的電晶體。
〈電晶體結構(3)〉
接著,說明底閘極頂接觸型電晶體的一個例子。
圖15A至圖15C是電晶體的俯視圖及剖面 圖。圖15A示出電晶體的俯視圖。圖15B1及圖15B2示出對應於圖15A中的點劃線C1-C2的剖面圖。此外,圖15C示出對應於圖15A中的點劃線C3-C4的剖面圖。
在圖15B1及圖15B2中,電晶體包括:基板300上的閘極電極304;閘極電極304上的閘極絕緣膜312;閘極絕緣膜312上的氧化物半導體膜306;以及氧化物半導體膜306上的源極電極316a及汲極電極316b。此外,較佳的是,包括源極電極316a、汲極電極316b、閘極絕緣膜312及氧化物半導體膜306上的保護絕緣膜318以及保護絕緣膜318上的佈線326a及佈線326b。保護絕緣膜318包括分別到達源極電極316a及汲極電極316b的開口部,藉由該開口部佈線326a及佈線326b分別與源極電極316a及汲極電極316b接觸。電晶體也可以在基板300和閘極電極304之間具有基底絕緣膜。
關於圖15A至圖15C所示的電晶體的記載的一部分參照關於圖3A至圖3C所示的電晶體的記載。
例如,基板300參照關於基板100的記載。氧化物半導體膜306參照關於氧化物半導體膜106的記載。源極電極316a及汲極電極316b參照關於源極電極116a及汲極電極116b的記載。閘極絕緣膜312參照關於閘極絕緣膜112的記載。閘極電極304參照關於閘極電極104的記載。佈線326a及佈線326b參照關於佈線126a及佈線126b的記載。
圖15B1及圖15B2所示的電晶體具有用作氧 阻擋區域的區域313和用作氧阻擋區域的區域319中的至少一個。關於區域313及區域319,參照關於區域103、區域113及區域119的記載。
區域313是絕緣膜312中的與保護絕緣膜318接觸的區域。區域313是設置在離閘極絕緣膜312的頂面以1nm以上且200nm以下、較佳為5nm以上且150nm以下、更佳為10nm以上且100nm以下的深度處的區域。區域313也可以在深度方向上設置在整個閘極絕緣膜312。也可以在基板300中的不與閘極電極304重疊的區域中設置有區域313。
如圖15B1所示那樣,區域319是設置在保護絕緣膜318的上部的區域。或者,如圖15B2所示那樣,區域319是設置在保護絕緣膜318的上部及開口部的側部的區域。區域319是設置在離保護絕緣膜318的頂面或開口部的側面以1nm以上且200nm以下、較佳為5nm以上且150nm以下、更佳為10nm以上且100nm以下的深度處的區域。區域319也可以在深度方向上設置在整個保護絕緣膜318。
當電晶體具有區域313時,也可以有效地利用包含在閘極絕緣膜312中的過剩氧以降低氧化物半導體膜306中的氧缺陷。例如,當電晶體不具有區域313時,有時包含在閘極絕緣膜312中的過剩氧被用於源極電極316a及汲極電極316b、佈線326a及佈線326b的氧化。另外,有時由於外放擴散而包含在閘極絕緣膜312中的過 剩氧消失。閘極絕緣膜312的整個區域也可以是區域313。注意,有時採用區域313與通道形成區不重疊的結構是較佳的,這是因為起因於閘極絕緣膜312的區域313的劣化不容易發生。
當電晶體具有區域319時,也可以有效地利用包含在閘極絕緣膜312或保護絕緣膜318中的過剩氧以降低氧化物半導體膜306中的氧缺陷。例如,當電晶體不具有區域319時,有時包含在閘極絕緣膜312或保護絕緣膜318中的過剩氧被用於使源極電極316a及汲極電極316b、佈線326a及佈線326b氧化。另外,當電晶體不具有區域319時,有時由於外放擴散而包含在閘極絕緣膜312或保護絕緣膜318中的過剩氧消失。尤其是,當如圖15B2所示那樣地配置區域319時,佈線326a及佈線326b不容易被氧化而不容易發生佈線電阻的增高,所以是較佳的。
另外,如圖15A所示,在俯視圖中以氧化物半導體膜306的端部位於閘極電極304的端部的內側的方式設置閘極電極304。由此,當光從閘極電極304一側入射時,可以抑制因光而在氧化物半導體膜306中產生載子。即,閘極電極304具有遮光膜的功能。注意,氧化物半導體膜306的端部也可以位於閘極電極304的端部的外側。
圖15A至圖15C所示的保護絕緣膜318例如使用包含氧化矽或氧氮化矽的絕緣膜的單層或疊層即可。 保護絕緣膜318較佳為使用包含過剩氧的絕緣膜。將保護絕緣膜318的厚度例如設定為20nm以上且1000nm以下,較佳為50nm以上且1000nm以下,更佳為100nm以上且1000nm以下,進一步較佳為200nm以上且1000nm以下。
作為保護絕緣膜318,例如可以採用第一層為氧化矽膜、第二層為氮化矽膜的疊層膜。此時,氧化矽膜也可以為氧氮化矽膜。另外,氮化矽膜也可以為氮氧化矽膜。氧化矽膜較佳為使用缺陷密度小的氧化矽膜。明確而言,使用如下氧化矽膜:利用ESR測量的信號中來源於g值為2.001的信號的自旋的密度為3×1017個/cm3以下,較佳為5×1016個/cm3以下。氮化矽膜使用氫氣體及氨氣體的釋放量少的氮化矽膜。可以氫氣體及氨氣體的釋放量利用TDS進行測量。另外,氮化矽膜使用使氫、水及氧不透過或幾乎不透過的氮化矽膜。
或者,作為保護絕緣膜318,例如可以採用第一層為第一氧化矽膜、第二層為第二氧化矽膜以及第三層為氮化矽膜的疊層膜。此時,第一氧化矽膜或/及第二氧化矽膜也可以為氧氮化矽膜。另外,氮化矽膜也可以為氮氧化矽膜。第一氧化矽膜較佳為使用缺陷密度小的氧化矽膜。明確而言,使用如下氧化矽膜:利用ESR測量的信號中來源於g值為2.001的信號的自旋的密度為3×1017個/cm3以下,較佳為5×1016個/cm3以下。第二氧化矽膜使用包含過剩氧的氧化矽膜。氮化矽膜使用氫氣體及氨氣體 的釋放量少的氮化矽膜。另外,氮化矽膜使用使氫、水及氧不透過或幾乎不透過的氮化矽膜。
〈電晶體結構(3)的製造方法〉
以下,說明電晶體結構(3)的製造方法的一個例子。
圖16A1至圖19C2示出對應於圖15B1(圖15B2)以及圖15C的剖面圖。
首先,準備基板300。
接著,形成閘極電極304。閘極電極304的形成方法參照關於閘極電極104的形成方法的記載。
接著,形成閘極絕緣膜312(參照圖16A1及圖16A2)。閘極絕緣膜312參照關於閘極絕緣膜112的形成方法的記載。
接著,形成氧化物半導體膜336。氧化物半導體膜336參照關於氧化物半導體膜336的形成方法的記載。
接著,在氧化物半導體膜336上形成成為光阻遮罩320的層。成為光阻遮罩320的層參照關於成為光阻遮罩120的層的記載。
接著,利用光微影法等對成為光阻遮罩320的層進行加工,來形成光阻遮罩320(參照圖16B1及圖16B2)。
接著,使用光阻遮罩320去除氧化物半導體 膜336的一部分,來形成島狀氧化物半導體膜306(參照圖16C1及圖16C2)。
接著,對閘極絕緣膜312添加雜質來形成區域313(參照圖17A1及圖17A2)。關於對閘極絕緣膜312添加雜質來形成區域313的方法,參照關於對絕緣膜52添加雜質形成區域53的方法的記載。注意,當在後面的製程中形成區域319時,有時也可以不形成區域313。
接著,去除光阻遮罩320。利用電漿處理、藥液處理等進行光阻遮罩320的去除即可。較佳的是,利用電漿灰化處理進行光阻遮罩320的去除。此外,藉由採用後述的方法,有時可以在去除光阻遮罩320之後對閘極絕緣膜312及氧化物半導體膜306添加雜質。
接著,較佳為進行第一加熱處理。第一加熱處理參照電晶體結構(1)中的第一加熱處理的記載。
接著,形成源極電極316a及汲極電極316b(參照圖17B1及圖17B2)。此時,源極電極316a及汲極電極316b的形成方法參照關於源極電極116a及汲極電極116b的形成方法的記載。
接著,形成保護絕緣膜318(參照圖17C1及圖17C2)。保護絕緣膜318可以使用選自用作保護絕緣膜318的絕緣膜形成。保護絕緣膜318可以使用濺射法、CVD法、MBE法、ALD法或PLD法形成。
接著,對保護絕緣膜318添加雜質來形成區域319(參照圖18A1及圖18A2)。關於對保護絕緣膜 318添加雜質來形成區域319的方法,參照關於對絕緣膜52添加雜質形成區域53的方法的記載。注意,當形成有區域313時,有時也可以不形成區域319。
接著,較佳為進行第二加熱處理。第二加熱處理以選自第一加熱處理的條件進行或者以比第一加熱處理低的溫度進行,即可。另外,當進行第二加熱處理時,有時可以不進行第一加熱處理。
接著,在保護絕緣膜318中形成開口部,使源極電極316a及汲極電極316b的一部分露出(參照圖18B1及圖18B2)。
接著,形成佈線326a及佈線326b(參照圖18C1及圖18C2)。佈線326a及佈線326b參照關於佈線126a及佈線126b的形成方法的記載。
藉由上述步驟,可以製造圖15B1所示的電晶體。
當製造圖15B2所示的電晶體時,進行圖19A1至圖19C2所示的製程代替圖18A1至圖18C2所示的製程。當製造圖15B1和圖15B2所示的電晶體時,都同樣地進行到圖17C1和圖17C2的製程。
首先,在保護絕緣膜318中形成開口部,使源極電極316a及汲極電極316b的一部分露出(參照圖19A1及圖19A2)。
接著,對保護絕緣膜318添加雜質來形成區域319。此時,開口部的側面也被添加雜質,而形成區域 319(參照圖19B1及圖19B2)。關於對保護絕緣膜318添加雜質來形成區域319的方法,參照關於對絕緣膜52添加雜質形成區域53的方法的記載。
接著,較佳為進行第三加熱處理。
接著,形成佈線326a及佈線326b的導電膜(參照圖19C1及圖19C2)。佈線326a及佈線326b參照關於佈線126a及佈線126b的形成方法的記載。
藉由上述步驟,可以製造圖15B2所示的電晶體。
根據本發明的一個方式的電晶體結構的例子以及其製造方法的說明到此結束。注意,本發明的一個方式的電晶體結構不侷限於上述例子。例如,作為根據本發明的一個方式的電晶體結構,可以採用底接觸結構,也可以採用不設置源極電極及汲極電極的結構。
根據本發明的一個方式的電晶體可以有效地利用絕緣膜中的過剩氧以降低氧化物半導體膜中的氧缺陷。因此,該電晶體包括氧缺陷得到降低的氧化物半導體膜。
因此,根據本發明的一個方式的電晶體不容易起由氧缺陷所導致的劣化。例如,在氧化物半導體膜中,氧缺陷有時成為陷阱中心(trap center)而引起劣化。有時氧缺陷俘獲氫而形成施體能階,因此使電晶體的臨界電壓向負方向移動。
根據本發明的一個方式的電晶體可以有效地 利用過剩氧。因此,可以將該電晶體用於微細結構。此外,該電晶體不容易劣化並具有穩定的電特性。由於佈線的氧化所導致的電阻增大小,而可以提高通態電流。由於沒有臨界電壓的向負方向移動,而可以減少關態電流。
〈應用產品〉
下面,對使用上述電晶體的應用產品進行說明。
〈半導體裝置的結構〉
以下,說明組合使用氧化物半導體膜的電晶體和使用矽的電晶體的根據本發明的一個方式的半導體裝置的一個例子。
圖26是半導體裝置的剖面圖。半導體裝置包括:使用矽的電晶體191;電晶體191上的絕緣膜168;絕緣膜168上的導電膜172、導電膜174、導電膜176及導電膜178;絕緣膜168、導電膜172、導電膜174、導電膜176及導電膜178上的絕緣膜102;以及絕緣膜102上的使用氧化物半導體膜的電晶體192。此外,也可以在半導體裝置上設置保護絕緣膜118。
絕緣膜168例如使用包含氧化矽或氧氮化矽的絕緣膜的單層或疊層即可。
絕緣膜168具有到達電晶體191的開口部。導電膜174及導電膜176藉由設置在絕緣膜168中的開口部與電晶體191電連接。此外,在絕緣膜168中的上部及 開口部的側部設置用作氧阻擋區域的區域169。將絕緣膜168的厚度例如設定為20nm以上且1000nm以下,較佳為50nm以上且1000nm以下,更佳為100nm以上且1000nm以下,進一步較佳為200nm以上且1000nm以下。區域169是設置在離絕緣膜168的頂面或開口部的側面以1nm以上且200nm以下、較佳為5nm以上且150nm以下、更佳為10nm以上且100nm以下的深度處的區域。
絕緣膜102例如使用包含氧化矽或氧氮化矽的絕緣膜的單層或疊層即可。絕緣膜102較佳為使用包含過剩氧的絕緣膜。
絕緣膜102具有到達導電膜172的開口部。電晶體192藉由設置在絕緣膜102中的開口部與導電膜172電連接。此外,在絕緣膜102中的上部、底部及開口部的側部設置用作氧阻擋區域的區域158及用作氧阻擋區域的區域103。將絕緣膜102的厚度例如設定為20nm以上且1000nm以下,較佳為50nm以上且1000nm以下,更佳為100nm以上且1000nm以下,進一步較佳為200nm以上且1000nm以下。區域158是離絕緣膜102的底面以1nm以上且200nm以下、較佳為5nm以上且150nm以下、更佳為10nm以上且100nm以下的高度設置的區域。區域103是設置在離絕緣膜102的頂面及開口部的側面以1nm以上且200nm以下、較佳為5nm以上且150nm以下、更佳為10nm以上且100nm以下的深度處的區域。
半導體裝置的結構不侷限於具有區域169、區 域158和區域103的所有三個區域的結構。例如,半導體裝置也可以採用具有區域169及區域103而不具有區域158的結構或者採用具有區域158及區域103而不具有區域169的結構。
氧阻擋區域例如可以使用包含雜質的絕緣膜。例如,藉由對絕緣膜作為雜質添加選自硼、碳、鎂、鋁、矽、磷、鈣、鈧、鈦、釩、鉻、錳、鐵、鈷、鎳、鎵、鍺、砷、釔、鋯、鈮、鉬、銦、錫、鑭、鈰、釹、鉿、鉭、鎢中的一種以上,有時可以形成氧阻擋區域。上述雜質不容易成為使金屬高電阻化的原因。另外,藉由對絕緣膜添加磷或硼,可以形成氧阻擋性高(氧擴散係數小)的特別優質的氧阻擋區域。氧阻擋區域是例如在絕緣膜中包含5×1019atoms/cm3以上、較佳為1×1020atoms/cm3以上、更佳為2×1020atoms/cm3以上,進一步較佳為5×1020atoms/cm3以上的上述雜質的區域。
氧阻擋區域可以使用氧擴散係數小的絕緣膜。例如,作為氧擴散係數小的絕緣膜,使用含有氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭中的一種以上的絕緣膜的單層或疊層,即可。氧阻擋區域例如包括氮化矽膜。此時,氮化矽膜也可以是氮氧化矽膜。氮化矽膜的氫氣體及氨氣體的釋放量較佳少。可以氫氣體及氨氣體的釋放量利用TDS分析進行測量。另外,氮化矽膜較佳為使氫及水不透過或幾乎不透 過。氧阻擋區域例如包括氧化鋁膜。氧化鋁膜的氫氣體的釋放量較佳少。可以氫氣體的釋放量利用TDS分析進行測量。另外,氧化鋁膜較佳為使氫及水不透過或幾乎不透過。
在區域169、區域158和區域103中,用作氧阻擋區域的材料也可以彼此不同。例如,也可以作為區域169及區域103使用包含雜質的絕緣膜,作為區域158使用氧擴散係數小的絕緣膜。
導電膜172、導電膜174、導電膜176及導電膜178可以使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭或鎢的導電膜的單層或疊層。導電膜172、導電膜174及導電膜176例如也可以用作構成半導體裝置的佈線。導電膜178也可以用作電晶體192的背閘極電極。
保護絕緣膜118使用含有氧化矽、氧氮化矽、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿或氧化鉭的絕緣膜的單層或疊層,即可。
電晶體191例如包括:由矽構成的基板100上的閘極絕緣膜162;閘極絕緣膜162上的閘極電極154;設置在基板100中的不與閘極電極154重疊的區域中的區域166a及區域166b;以及具有絕緣性的元件分離區域152。注意,在此示出作為用於電晶體191的基板100使用矽的例子,但是基板100不侷限於由矽構成的半導體基板。例如,作為基板100,也可以使用鍺基板和金 剛石基板等半導體基板,還可以使用砷化鎵基板、碳化矽基板、氮化鎵基板、磷化銦基板、氧化鋅基板、氧化鎵基板等化合物半導體基板。或者,作為基板100,也可以使用SOI等。也可以在具有絕緣表面的基板上設置半導體膜諸如矽膜、鍺膜、金剛石膜等或者化合物半導體膜諸如砷化鎵膜、碳化矽膜、氮化鎵膜、磷化銦膜、氧化鋅膜、氧化鎵膜、In-Zn氧化物膜、In-Ga-Zn氧化物膜、In-Sn-Zn氧化物膜等代替基板100。
電晶體192例如包括:絕緣膜102上的氧化物半導體膜106;氧化物半導體膜106上的源極電極116a及汲極電極116b;氧化物半導體膜106、源極電極116a及汲極電極116b上的閘極絕緣膜112;以及閘極絕緣膜112上的閘極電極104。氧化物半導體膜106還設置在絕緣膜102的不與區域103重疊的區域上。
當絕緣膜102具有區域103時,可以有效地利用包含在絕緣膜102中的過剩氧以降低氧化物半導體膜106中的氧缺陷。例如,當絕緣膜102不具有區域103時,有時包含在絕緣膜102中的過剩氧被用於源極電極116a及汲極電極116b、佈線126a及佈線126b的氧化。另外,有時由於外放擴散而包含在絕緣膜102中的過剩氧消失。
以下,關於氧化物半導體膜106,參照圖3A至圖3C等中的說明。
〈半導體裝置的製造方法〉
以下,說明圖26所示的半導體裝置的製造方法。
首先,在基板100上形成電晶體191(參照圖28A)。
接著,在電晶體191上形成絕緣膜168(參照圖28B)。
接著,對絕緣膜168進行加工,來形成到達電晶體191的閘極電極154的開口部以及到達區域166b的開口部(參照圖28C)。
接著,藉由對絕緣膜168添加雜質,形成用作氧阻擋區域的區域169(參照圖28D)。在絕緣膜168中形成區域169的方法參照上述氧阻擋區域的形成方法的記載。
接著,在絕緣膜168上形成導電膜172、導電膜174、導電膜176及導電膜178(參照圖29A)。
接著,在絕緣膜168、導電膜172、導電膜174、導電膜176及導電膜178上形成具有用作氧阻擋區域的區域158的絕緣膜102(參照圖29B)。區域158可以使用氧擴散係數小的絕緣膜。或者,區域158可以藉由對絕緣膜102添加雜質形成。
當利用離子摻雜法或離子植入法在絕緣膜102中形成區域158時,例如離子摻雜法或離子植入法中的加速電壓為20kV以上且500kV以下,較佳為50kV以上且500kV以下,更佳為100kV以上且500kV以下,進一步 較佳為200kV以上且500kV以下。此外,離子植入濃度為1×1015atoms/cm2以上,較佳為2×1015atoms/cm2以上,更佳為5×1015atoms/cm2以上,進一步較佳為1×1016atoms/cm2以上,還較佳為2×1016atoms/cm2以上。
接著,對絕緣膜102進行加工,來形成到達導電膜172的開口部(參照圖29C)。
接著,形成成為氧化物半導體膜106的氧化物半導體膜。接著,在氧化物半導體膜上形成光阻遮罩180。接著,使用光阻遮罩180對氧化物半導體膜進行加工來形成島狀氧化物半導體膜106。
接著,使用光阻遮罩180對絕緣膜102添加雜質,來形成用作氧阻擋區域的區域103(參照圖30A)。在絕緣膜102中形成區域103的方法參照上述氧阻擋區域的形成方法的記載。
接著,去除光阻遮罩180。接著,形成電晶體192。然後,形成保護絕緣膜118(參照圖30B)。
藉由上述步驟,可以製造圖26所示的半導體裝置。
上述電晶體可以用於例如記憶體、CPU、顯示裝置等各種用途。
〈記憶體1〉
以下,參照圖31A和圖31B說明根據發明的一個方式的半導體裝置所具有的記憶單元的電路結構及其工作。
注意,除了記憶單元以外,半導體裝置有時還包括配置在與設置有記憶單元的基板不同的基板上的驅動電路、電源電路等。
圖31A是示出記憶單元400的一個例子的電路圖。
在圖31A所示的記憶單元400中,示出電晶體411、電晶體412、電晶體413及電容元件414。注意,雖然在圖31A中未圖示,但是實際上多個記憶單元400配置為矩陣狀。
電晶體411的閘極與寫入字線WWL連接。電晶體411的源極和汲極中的一方與位元線BL連接。電晶體411的源極和汲極中的另一方與浮動節點FN連接。
電晶體412的閘極與浮動節點FN連接。電晶體412的源極和汲極中的一方與電晶體413的源極和汲極中的一方連接。電晶體412的源極和汲極中的另一方與電源線SL連接。
電晶體413的閘極與讀出字線RWL連接。電晶體413的源極和汲極中的另一方與位元線BL連接。
電容元件414的一個電極與浮動節點FN連接。電容元件414的另一個電極被施加固定電位。
寫入字線WWL被施加字信號。
字信號是用來使電晶體411處於導通狀態以將位元線BL的電壓施加到浮動節點FN的信號。
藉由控制寫入字線WWL供應的字信號,使浮 動節點FN的電位成為對應於位元線BL的電壓的電位,這工作被稱為“對記憶單元寫入資料”。另外,藉由控制對讀出字線RWL供應的讀出信號,使位元線BL的電壓成為對應於浮動節點FN的電位的電壓,這工作被稱為“從記憶單元讀出資料”。
位元線BL被施加多值資料。位元線BL被施加用來讀出資料的放電電壓Vdischarge
多值資料是k位元資料(k是2以上的整數)。明確而言,2位元資料是4值資料,即具有四個階段的電壓中的任一個的信號。
放電電壓Vdischarge是用來讀出資料而施加到位元線BL的電壓。在被施加放電電壓Vdischarge之後,位元線BL處於電浮動狀態。另外,放電電壓Vdischarge是用來進行位元線BL的初始化而施加的信號。
讀出字線RWL被施加讀出信號。
讀出信號是用來從記憶單元選擇性地讀出資料而施加到電晶體413的閘極的信號。
浮動節點FN相當於連接電容元件414的一個電極、電晶體411的源極和汲極中的另一方以及電晶體412的閘極的佈線的任一個節點。
浮動節點FN的電位基於藉由位元線BL施加的多值資料的電位。藉由使電晶體411處於非導通狀態,浮動節點FN處於電浮動狀態。
電源線SL被施加比供應到位元線BL的放電 電壓Vdischarge高的預充電電壓Vprecharge
至少在從記憶單元400讀出資料的期間,電源線SL的電壓為預充電電壓Vprecharge即可。因此,也可以在對記憶單元400寫入資料的期間或/及在不進行資料的讀出或寫入的期間,使電源線SL的電壓為放電電壓Vdischarge,而使位元線BL和電源線SL為相同電位。藉由採用該結構,可以減少稍微流過位元線BL和電源線SL之間的貫通電流。
此外,作為其他結構,也可以採用對電源線SL施加與預充電電壓Vprecharge相等的恆電壓的結構。藉由採用該結構,不需要進行電源線SL的電壓的預充電電壓Vprecharge和放電電壓Vdischarge之間的切換,由此可以減少電源線SL的充放電所需要的耗電量。
對電源線SL施加的充電電壓Vprecharge是利用藉由電晶體412及電晶體413的充電改變對位元線BL施加的放電電壓Vdischarge的電壓。
藉由切換導通狀態和非導通狀態,電晶體411具有控制資料的寫入的開關的功能。藉由保持非導通狀態,電晶體411具有保持根據所寫入的資料的電位的功能。注意,假設電晶體411是n通道型電晶體而進行說明。
作為電晶體411,較佳為使用在非導通狀態下流過源極和汲極之間的電流(關態電流)小的電晶體。
在圖31A所示的記憶單元400的結構中,藉 由保持非導通狀態,保持根據所寫入的資料的電位。因此,作為抑制伴隨浮動節點FN中的電荷移動的電位變動的開關,特別較佳為使用關態電流小的電晶體。在後面說明評價關態電流小的電晶體的關態電流的方法。
電晶體411使用關態電流小的電晶體並保持非導通狀態,由此可以實現非揮發性記憶單元400。因此,到再次使電晶體411處於導通狀態,可以將寫入到記憶單元400中的資料保持在浮動節點FN中。
電晶體412具有根據浮動節點FN的電位使汲極電流Id流過源極和汲極之間的功能。在圖31A所示的記憶單元400的結構中,流過電晶體412的源極和汲極之間的汲極電流Id是流過位元線BL和電源線SL之間的電流。此外,電晶體412也被稱為第二電晶體。假設電晶體412是n通道型電晶體而進行說明。
電晶體413具有根據讀出字線RWL的電位使汲極電流Id流過源極和汲極之間的功能。在圖31A所示的記憶單元400的結構中,流過電晶體413的源極和汲極之間的汲極電流Id是流過位元線BL和電源線SL之間的電流。此外,電晶體413也被稱為第三電晶體。假設電晶體413是n通道型電晶體而進行說明。
作為電晶體412及電晶體413,較佳為使用臨界電壓的偏差小的電晶體。在此,臨界電壓的偏差小的電晶體是指如下電晶體,即在同一的製程中製造時,可容許的臨界電壓的差異為20mV以內的電晶體。明確而言,可 以舉出通道由單晶矽構成的電晶體。臨界電壓的偏差越小越好,但是即使是上述由單晶矽形成的電晶體,也會有20mV左右的臨界電壓的差異。
接著,說明圖31A所示的記憶單元400的工作。
圖31B所示的時序圖示出供應到圖31A所示的寫入字線WWL、讀出字線RWL、浮動節點FN、位元線BL和電源線SL的各信號的變化。
在圖31B所示的時序圖中,示出初始狀態的期間T1、為了讀出資料進行位元線BL的充電的期間T2。
在圖31B所示的期間T1中,進行位元線BL的放電。此時,寫入字線WWL被施加L位準電位。讀出字線RWL被施加L位準電位。在浮動節點FN中,保持對應於多值資料的電位。位元線BL被施加放電電壓Vdischarge。電源線SL被施加預充電電壓Vprecharge
在圖31B中,作為多值資料的一個例子示出2位元資料,即4值資料。明確而言,在圖31B中示出4值資料(V00、V01、V10、V11),並且可以以四個階段的電位表示資料。
位元線BL在被施加放電電壓Vdischarge之後處於電浮動狀態。就是說,位元線BL處於因電荷的充電或放電而發生電位變動的狀態。藉由關閉對位元線BL施加電位的開關,可以實現該浮動狀態。
接著,在圖31B所示的期間T2中,為了讀出資料進行位元線BL的充電。此時,寫入字線WWL如之前的期間那樣被施加L位準電位。讀出字線RWL被施加H位準電位。在浮動節點FN中,接著之前的期間保持對應於多值資料的電位。位元線BL的放電電壓Vdischarge按照浮動節點FN的電位上升。電源線SL接著之前的期間被施加預充電電壓Vprecharge
按照讀出字線RWL的電位變化,電晶體413處於導通狀態。由此,電晶體412的源極和汲極中的一方的電位下降,而成為放電電壓Vdischarge
電晶體412是n通道型電晶體,電晶體412的源極和汲極中的一方的電位下降而成為放電電壓Vdischarge,閘極和源極之間的電壓(閘極電壓)的絕對值變大。按照該閘極電壓的上升,在電晶體412和電晶體413中汲極電流Id流過源極和汲極之間。
由於汲極電流Id流過電晶體412和電晶體413,而電源線SL的電荷蓄積在位元線BL。電晶體412的源極的電位以及位元線BL的電位因充電而上升。由於電晶體412的源極的電位上升,而電晶體412的閘極電壓逐漸變小。
當在期間T2中電晶體412的閘極電壓成為臨界電壓時,汲極電流Id不流過。因此位元線BL的電位上升進展,在電晶體412的閘極電壓成為臨界電壓的階段充電結束,而位元線BL具有恆電位。此時的位元線BL的 電位大致為浮動節點FN的電位和臨界電壓之間的差異。
就是說,作為因充電而變化的位元線BL的電位,可以得到呈現反映浮動節點FN的電位高低的形狀的電位。藉由將該電位的差異用於多值資料的判定,可以讀出寫入到記憶單元400的多值資料。
因此,可以不根據多值資料的個數切換用來讀出資料的信號而從記憶單元讀出多值資料。
〈記憶體2〉
以下,參照圖32A和圖32B說明與記憶體1不同的半導體裝置的電路結構及其工作。
在圖32A中,作為本發明的一個方式的半導體裝置,示出記憶體裝置500。圖32A所示的記憶體裝置500包括記憶元件部602、第一驅動電路604以及第二驅動電路606。
在記憶元件部602中,配置有矩陣狀的多個記憶元件608。在圖32A所示的例子中,在記憶元件部602中,配置有5行6列的記憶元件608。
第一驅動電路604及第二驅動電路606控制對記憶元件608的信號供應,在讀取時取得來自記憶元件608的信號。例如,將第一驅動電路604用作字線驅動電路,將第二驅動電路606用作位元線驅動電路。但是電路結構不侷限於此,也可以將第一驅動電路604用作位元線驅動電路,將第二驅動電路606用作字線驅動電路。
另外,第一驅動電路604和第二驅動電路606分別藉由佈線與記憶元件608電連接。
記憶元件608包括揮發性記憶體和非揮發性記憶體。圖32B示出記憶元件608的具體電路結構的一個例子。圖32B所示的記憶元件608包括第一記憶體電路610和第二記憶體電路612。
第一記憶體電路610包括第一電晶體614、第二電晶體616、第三電晶體618、第四電晶體620、第五電晶體622和第六電晶體624。
首先,說明第一記憶體電路610的結構。第一電晶體614的源極和汲極中的一方與第一端子630電連接,第一電晶體614的閘極與第二端子632電連接。第二電晶體616的源極和汲極中的一方與高電位電源線Vdd電連接,第二電晶體616的源極和汲極中的另一方與第一電晶體614的源極和汲極中的另一方、第三電晶體618的源極和汲極中的一方、第一資料保持部640電連接。第三電晶體618的源極和汲極中的另一方與低電位電源線Vss電連接。第二電晶體616的閘極和第三電晶體618的閘極與第二資料保持部642電連接。
並且,第四電晶體620的源極和汲極中的一方與第三端子634電連接,第四電晶體620的閘極與第四端子636電連接。第五電晶體622的源極和汲極中的一方與高電位電源線Vdd電連接,第五電晶體622的源極和汲極中的另一方與第四電晶體620的源極和汲極中的另一 方、第六電晶體624的源極和汲極中的一方、第二資料保持部642電連接。第六電晶體624的源極和汲極中的另一方與低電位電源線Vss電連接。第五電晶體622的閘極和第六電晶體624的閘極與第一資料保持部640電連接。
第一電晶體614、第三電晶體618、第四電晶體620和第六電晶體624是n通道型電晶體。
第二電晶體616和第五電晶體622是p通道型電晶體。
第一端子630與位元線電連接。第二端子632與第一字線電連接。第三端子634與反轉位元線電連接。第四端子636與第一字線電連接。
由於具有上述結構,而第一記憶體電路610構成SRAM。就是說,第一記憶體電路610是揮發性記憶體。在本發明的一個方式的記憶體裝置500中,設置在第一記憶體電路610中的第一資料保持部640和第二資料保持部642與第二記憶體電路612電連接。
第二記憶體電路612包括第七電晶體626和第八電晶體628。
接著,說明第二記憶體電路612的結構。第七電晶體626的源極和汲極中的一方與第二資料保持部642電連接,第七電晶體626的源極和汲極中的另一方與第一電容元件648的一個電極電連接。第一電容元件648的另一個電極與低電位電源線Vss電連接。第八電晶體628的源極和汲極中的一方與第一資料保持部640電連 接,第八電晶體628的源極和汲極中的另一方與第二電容元件650的一個電極電連接。第二電容元件650的另一個電極與低電位電源線Vss電連接。第七電晶體626的閘極和第八電晶體628的閘極與第五端子668電連接。
第五端子668與第二字線電連接。第一字線和第二字線既可以具有根據一方的工作另一方的信號被控制的結構,又可以具有分別被獨立地控制的結構。
第七電晶體626和第八電晶體628是關態電流小的電晶體。注意,在圖32B所例示的結構中,第七電晶體626和第八電晶體628是n通道型電晶體,但是不侷限於此。
在第七電晶體626和第一電容元件648的一個電極之間形成有第三資料保持部644。在第八電晶體628和第二電容元件650的一個電極之間形成有第四資料保持部646。由於第七電晶體626和第八電晶體628的關態電流小,而可以長時間保持第三資料保持部644和第四資料保持部646的電荷。就是說,第二記憶體電路612是非揮發性記憶體。
如上所述,第一記憶體電路610是揮發性記憶體,第二記憶體電路612是非揮發性記憶體,第一記憶體電路610中的資料保持部的第一資料保持部640和第二資料保持部642藉由關態電流小的電晶體與第二記憶體電路612中的資料保持部的第三資料保持部644及第四資料保持部646電連接。因此,藉由控制關態電流小的電晶體 的閘極電位,可以將第一記憶體電路610的資料移動到第二記憶體電路612中的資料保持部。藉由使用關態電流小的電晶體,即使沒有對記憶元件608的電力供應,也可以在第三資料保持部644和第四資料保持部646中長期間保持儲存資料。
如此,圖32B所示的記憶元件608可以將揮發性記憶體中的資料移動到非揮發性記憶體中。
第一記憶體電路610構成SRAM,所以被要求高速工作。另一方面,第二記憶體電路612被要求停止電力供應之後的長時間的資料保持。藉由使用能夠進行高速工作的電晶體形成第一記憶體電路610且使用關態電流小的電晶體形成第二記憶體電路612,可以實現上述結構。例如,由使用矽的電晶體形成第一記憶體電路610,由使用氧化物半導體膜的電晶體形成第二記憶體電路612。
在本發明的一個方式的記憶體裝置500中,當使第一電晶體614和第四電晶體620導通而對揮發性記憶體的第一記憶體電路610中的資料保持部寫入資料時,在包含於第二記憶體電路612中的第七電晶體626和第八電晶體628處於導通狀態的情況下,為了使第一記憶體電路610的資料保持部(第一資料保持部640和第二資料保持部642)保持指定的電位,在包含於第二記憶體電路612中的第一電容元件648和第二電容元件650中積蓄電荷既可。因此,在對第一記憶體電路610中的資料保持部 寫入資料時處於導通狀態的第七電晶體626和第八電晶體628阻礙記憶元件608的高速工作。當由使用矽的電晶體形成第二記憶體電路612時,難以充分減少關態電流,而難以在第二記憶體電路612中長期保持儲存資料。
於是,在本發明的一個方式的半導體裝置中,在對第一記憶體電路610中的資料保持部(揮發性記憶體)寫入資料時,使配置在第一記憶體電路610中的資料保持部與第二記憶體電路612中的資料保持部之間的電晶體(即,第七電晶體626和第八電晶體628)關閉。由此,實現記憶元件608的高速工作。另外,當不進行對第一記憶體電路610中的資料保持部的寫入和讀出(即,第一電晶體614和第四電晶體620處於關閉狀態)時,使配置在第一記憶體電路610中的資料保持部與第二記憶體電路612中的資料保持部之間的電晶體導通。
以下,示出記憶元件608的對揮發性記憶體的資料寫入的具體工作。首先,使導通狀態的第七電晶體626和第八電晶體628關閉。接著,在使第一電晶體614和第四電晶體620導通,對第一記憶體電路610中的資料保持部(第一資料保持部640和第二資料保持部642)供應規定的電位之後,使第一電晶體614和第四電晶體620關閉。然後,使第七電晶體626和第八電晶體628導通。由此,在第二記憶體電路612中的資料保持部中,保持對應於第一記憶體電路610中的資料保持部所保持的資料的資料。
此外,在至少為了對第一記憶體電路610中的資料保持部寫入資料而使第一電晶體614和第四電晶體620導通時,使包含在第二記憶體電路612的第七電晶體626和第八電晶體628關閉。注意,在為了從第一記憶體電路610中的資料保持部讀出資料時,使第一電晶體614和第四電晶體620導通時,使包含在第二記憶體電路612的第七電晶體626和第八電晶體628既可以處於關閉狀態,又可以處於導通狀態。
當停止對記憶元件608的電力的供應時,即將停止對記憶元件608的電力供應之前,使配置在第一記憶體電路610中的資料保持部與第二記憶體電路612中的資料保持部之間的電晶體(即,第七電晶體626和第八電晶體628)關閉,來使保持在第二記憶體電路612的資料非揮發化。即將停止對揮發性記憶體的電力供應之前使第七電晶體626和第八電晶體628關閉的單元既可以安裝在第一驅動電路604和第二驅動電路606,又可以安裝在控制這些驅動電路的其他控制電路。
此外,在此,配置在第一記憶體電路610中的資料保持部與第二記憶體電路612中的資料保持部之間的第七電晶體626和第八電晶體628的導通和關閉切換既可以按每個記憶元件進行,又可以按將記憶元件部602區分為幾個而成的每個方塊進行。
當使第一記憶體電路610作為SRAM進行工作時,因為使配置在第一記憶體電路610中的資料保持部 與第二記憶體電路612中的資料保持部之間的電晶體關閉,不在包含在第二記憶體電路612的第一電容元件648和第二電容元件650中蓄積電荷而可以在第一記憶體電路610中保持資料,由此可以使記憶元件608進行高速工作。
在本發明的一個方式的記憶體裝置500中,在停止對記憶體裝置500的電力供應(切斷記憶體裝置500的電源)之前,也可以只使最後改寫資料的記憶元件608所具有的配置在第一記憶體電路610中的資料保持部與第二記憶體電路612中的資料保持部之間的電晶體導通。此時,藉由將最後改寫資料的記憶元件608的位址儲存在外部記憶體,可以順利地進行資料的移動。
注意,本發明的一個方式的半導體裝置的驅動方法不侷限於上述說明。
如上所述,可以使記憶體裝置500進行高速工作。另外,只在一部分記憶元件中進行資料的移動,因此可以抑制耗電量。
注意,雖然在此作為揮發性記憶體使用SRAM,但是不局於此,也可以使用其他揮發性記憶體。
〈CPU〉
圖20A至圖20C是示出將上述電晶體用於至少其一部分的CPU的具體結構的方塊圖。
圖20A所示的CPU在基板1190上包括: ALU1191(Arithmetic logic unit:算術邏輯單元);ALU控制器1192;指令解碼器1193;中斷控制器1194;時序控制器1195;暫存器1196;暫存器控制器1197;匯流排介面1198;可改寫的ROM1199;以及ROM介面1189。作為基板1190,使用半導體基板、SOI基板及玻璃基板等。ROM1199和ROM介面1189可以設置在另一晶片上。當然,圖20A所示的CPU只是將其結構簡化而示出的一個例子,並且實際上的CPU根據其用途具有多種結構。
藉由匯流排介面1198輸入到CPU的指令輸入到指令解碼器1193且被進行解碼之後,輸入到ALU控制器1192、中斷控制器1194、暫存器控制器1197和時序控制器1195。
根據被解碼的指令,ALU控制器1192、中斷控制器1194、暫存器控制器1197、時序控制器1195進行各種控制。明確而言,ALU控制器1192產生用來控制ALU1191的工作的信號。另外,當CPU在執行程式時,中斷控制器1194根據其優先度或遮罩狀態而判斷來自外部的輸入/輸出裝置或週邊電路的中斷要求,且處理該要求。暫存器控制器1197產生暫存器1196的位址,並根據CPU的狀態進行從暫存器1196的讀出或對暫存器1196的寫入。
另外,時序控制器1195產生控制ALU1191、ALU控制器1192、指令解碼器1193、中斷控制器1194以 及暫存器控制器1197的工作時序的信號。例如,時序控制器1195具備根據基準時脈信號CLK1產生內部時脈信號CLK2的內部時脈產生部,將內部時脈信號CLK2供應到上述各種電路。
在圖20A所示的CPU中,在暫存器1196中設置有記憶單元。作為暫存器1196的記憶單元,可以使用上述電晶體。
在圖20A所示的CPU中,暫存器控制器1197根據來自ALU1191的指示,進行暫存器1196中的保持工作的選擇。換言之,在暫存器1196所具有的記憶單元中,選擇利用正反器進行資料的保持還是利用電容元件進行資料的保持。當選擇利用正反器進行資料的保持時,進行對暫存器1196中的記憶單元的電源電壓的供應。當選擇利用電容元件進行資料保持時,進行對電容元件的資料改寫,而可以停止對暫存器1196內的記憶單元的電源電壓的供應。
如圖20B或圖20C所示那樣,藉由在記憶單元群與被供應電源電位VDD或電源電位VSS的節點之間設置切換元件,可以停止電源電壓的供應。以下說明圖20B和圖20C所示的電路。
在圖20B和圖20C中示出一種作為控制對記憶單元供應電源電位的切換元件使用上述電晶體的記憶體裝置。
圖20B所示的記憶體裝置包括切換元件1141 以及具有多個記憶單元1142的記憶單元群1143。明確而言,各記憶單元1142可以使用上述電晶體。高位準的電源電位VDD藉由切換元件1141被供應到記憶單元群1143所具有的各記憶單元1142。並且,信號IN的電位和低位準的電源電位VSS的電位被供應到記憶單元群1143所具有的各記憶單元1142。
在圖20B中,作為切換元件1141使用上述電晶體,該電晶體的開關受控於供應到其閘極電極層的信號SigA。
此外,在圖20B中,示出切換元件1141只具有一個電晶體的結構,但是不侷限於此,也可以具有多個電晶體。當切換元件1141具有多個用作切換元件的電晶體時,既可以將上述多個電晶體並聯,又可以將上述多個電晶體串聯,還可以組合並聯和串聯。
此外,在圖20B中,由切換元件1141控制對記憶單元群1143所包含的各記憶單元1142供應高位準的電源電位VDD,但是也可以由切換元件1141控制供應低位準的電源電位VSS。
另外,圖20C示出記憶體裝置的一個例子,其中低位準的電源電位VSS藉由切換元件1141被供應到記憶單元群1143所具有的各記憶單元1142。由切換元件1141可以控制對記憶單元群1143所具有的各記憶單元1142供應低位準的電源電位VSS。
在記憶單元群與被施加電源電位VDD或電源 電位VSS的節點之間設置切換元件,當暫時停止CPU的工作,停止電源電壓的供應時也可以保持資料,由此可以降低耗電量。明確而言,例如,在個人電腦的使用者停止對鍵盤等輸入裝置輸入資訊的期間中也可以停止CPU的工作,由此可以降低耗電量。
在此,以CPU為例子進行說明,但是也可以應用於DSP(Digital Signal Processor:數位訊號處理器)、定製LSI、FPGA(Field Programmable Gate Array:現場可程式邏輯閘陣列)等的LSI。
〈測量關態電流的方法〉
已知使用氧化物半導體膜的電晶體的關態電流極小。例如,在通道長度為3μm,通道寬度為1μm且溫度為85℃時,使用氧化物半導體膜的電晶體的關態電流可以小於10zA(1×10-20A),小於1zA(1×10-21A),小於100yA(1×10-22A),小於10yA(1×10-23A)或小於1yA(1×10-24A)。
但是,有時不能測量出小於1×10-13A或小於1×10-14A的電流。這是因為用來測量電流的裝置的測量下限為1×10-13A至1×10-14A左右的緣故。關態電流是指電晶體處於關閉狀態時(閘極電壓比臨界電壓充分小時)的汲極電流。
於是,以下說明在電晶體的關態電流極小的情況下,也可以測量關態電流的方法。
例如,可以藉由使用包括4個電晶體的電路結構,測量關態電流極小的電晶體的關態電流。
圖33示出用來測量第一電晶體(Tr1)的關態電流的電路結構。第一電晶體(Tr1)的汲極端子與第二電晶體(Tr2)的源極端子電連接。將該連接點稱為節點N。第二電晶體(Tr2)的汲極端子與供應高電位VDD1的佈線電連接。第一電晶體(Tr1)的源極端子與供應低電位VSS1的佈線電連接。
節點N與讀出電路電連接。在圖33中,示出作為讀出電路使用源極隨耦器電路的例子。源極隨耦器電路包括第三電晶體(Tr3)和第四電晶體(Tr4)。另外,源極隨耦器電路在第三電晶體(Tr3)的源極端子和第四電晶體(Tr4)的汲極端子之間具有輸出端子(電位Vout)。
第三電晶體(Tr3)的源極端子與第四電晶體(Tr4)的汲極端子電連接。第三電晶體(Tr3)的汲極端子與供應高電位VDD2的佈線電連接。第四電晶體(Tr4)的源極端子與供應低電位VSS2的佈線電連接。
第二電晶體(Tr2)是其關態電流比第一電晶體(Tr1)的關態電流充分小的電晶體。例如,當第一電晶體(Tr1)和第二電晶體(Tr2)具有相同結構時,只要是第二電晶體(Tr2)的通道寬度比第一電晶體(Tr1)的寬度充分小即可。將第二電晶體(Tr2)的通道寬度例如設定為第一電晶體(Tr1)的通道寬度的百分之一以下, 較佳為千分之一以下,更佳為萬之一以下。注意,第二電晶體(Tr2)有時也可以不是其關態電流比第一電晶體(Tr1)的關態電流充分小的電晶體。例如,有時第一電晶體(Tr1)和第二電晶體(Tr2)的關態電流也可以是相同程度。
另外,當測量構成不具有圖33所示的電路結構的半導體裝置的電晶體的關態電流時,也可以藉由改變半導體裝置內的佈線之間的連接,形成與圖33所示的電路結構類似的電路結構。例如,可以使用雷射光束等切斷佈線之間的連接。為了使佈線彼此連接,可以採用使用聚焦離子束(FIB:Focused Ion Beam)的蒸鍍法等。
接著,使用圖33所示的電路結構,說明測量第一電晶體(Tr1)的關態電流的方法。
首先,使第一電晶體(Tr1)關閉。(使閘極電壓Vg1比臨界電壓充分低)。接著,對節點N注入電荷。對節點N的電荷注入藉由使第二電晶體(Tr2)導通(使閘極電壓Vg2比臨界電壓充分高)進行即可。在對節點N的電荷注入結束之後,使第二電晶體(Tr2)關閉。第二電晶體(Tr2)是其關態電流比第一電晶體(Tr1)充分小的電晶體。因此,在積蓄在節點N的電荷中,很少因第二電晶體(Tr2)的關態電流而減少,而可以認為其大部分因第一電晶體(Tr1)的關態電流而減少。
接著,說明用來讀出積蓄在節點N的電荷的減少量的讀出電路(在此,是源極隨耦器電路)的工作。
首先,對第四電晶體(Tr4)的閘極端子施加閘極電壓Vref。閘極電壓Vref是稍微高於第四電晶體(Tr4)的閘極電壓的電壓。當被施加閘極電壓Vref時,第三電晶體(Tr3)的閘極端子(Vin)具有與輸出端子(Vout)相同程度的電位。
在此,如圖33所示那樣,節點N與第三電晶體(Tr3)的閘極端子電連接,因此節點N的電位與讀出電路的輸入端子(Vin)的電位相同。另外,因為輸入端子(Vin)與輸出端子(Vout)具有相同程度的電位,所以可以讀出節點N的電位作為輸出端子(Vout)的電位。
根據如此讀出的節點N的電位的變化,可以估計第一電晶體(Tr1)的關態電流。
積蓄在節點N的電荷量(QN[C])是能夠積蓄在節點N的電容(CN[F])與節點N的電位(VN[V])的積(QN=CN.VN)。另外,積蓄在節點N的電荷量的變化(△QN[C])除以時間變化(△t[秒])的值是節點N的洩漏電流(INleak[A])。
因此,使用能夠積蓄的電容(CN[F])以公式(1)表示節點N的洩漏電流(INleak[A])與對節點N的時間變化(△t[秒])的節點N的電位變化(△VN[V])之間的關係。
在此,當可以將節點N的洩漏電流看作第一電晶體(Tr1)的關態電流時,可以藉由將對節點N的時間變化的電位變化量的測量結果和能夠積蓄在節點N的電容代入公式(1)來估計第一電晶體(Tr1)的關態電流。在此,如上所述,如圖33所示那樣,節點N的電位與讀出電路的輸入端子(Vin)的電位相同。輸入端子(Vin)和輸出端子(Vout)具有相同程度的電位。因此,可以將對節點N的時間變化的電位的變化量看作輸出端子(Vout)的電位的變化量。
注意,當第一電晶體(Tr1)的關態電流和第二電晶體(Tr2)的關態電流是相同程度(關態電流比例為1:1左右)時,可以將第一電晶體(Tr1)的關態電流估計為節點N的洩漏電流的大約一半。如此,當得到第一電晶體(Tr1)與第二電晶體(Tr2)的關態電流比例時,在第二電晶體(Tr2)不是其關態電流比第一電晶體(Tr1)充分小的電晶體的情況下,也可以估計第一電晶體(Tr1)的關態電流。
〈實測關態電流的例子〉
以下,說明使用上述方法測量使用氧化物半導體膜的電晶體的關態電流的例子。作為氧化物半導體膜,使用In-Ga-Zn氧化物膜。使用In-Ga-Zn氧化物膜的電晶體是關態電流極小的電晶體。
作為圖33所示的用來測量關態電流的第一電 晶體(Tr1),使用通道長度為3μm且通道寬度為100000μm的電晶體。作為對節點N注入電荷的第二電晶體(Tr2),使用通道長度為3μm且通道寬度為10μm的電晶體。
就是說,第二電晶體(Tr2)的通道寬度是第一電晶體(Tr1)的通道寬度的萬分之一。在此,通道寬度與關態電流成比例。因此,第二電晶體(Tr2)的關態電流是第一電晶體(Tr1)的關態電流的萬分之一。
另一方面,在使用氧化物半導體膜的電晶體中,有時關態電流與通道長度不成反比。例如,在通道長度為0.3μm至10μm左右時,有時在電晶體的關態電流之間沒有大的差異。因此,例如即使通道長度在0.3μm至10μm的範圍內彼此不同,也可以以使用氧化物半導體膜的電晶體的關態電流為每通道寬度的關態電流而進行比較。注意,當更嚴格地比較電晶體的關態電流時,較佳為使用通道長度一致的電晶體。
在以上的結構中,測量第一電晶體(Tr1)的關態電流。在將基板溫度設定為85℃、125℃或150℃的情況下測量關態電流(樣本個數為2)。注意,測量關態電流的電晶體的通道寬度為10000μm。
其結果是,第一電晶體(Tr1)的每通道寬度為1μm的關態電流為:在85℃時4.4×10-23A/μm及4.0×10-23A/μm;在125℃時1.7×10-21A/μm及1.6×10-23A/μm;在150℃時1.4×10-20A/μm及1.3×10-23A/μm。
如上所述,藉由使用圖33所示的電路結構,可以估計關態電流極小並使用In-Ga-Zn氧化物膜的電晶體的關態電流。
在此,圖34示出以基板溫度(T[K])的倒數(1/T[1/K])為橫軸,以每通道寬度為1μm的關態電流(Ioff[A/μm])為縱軸(對數刻度)的阿瑞尼氏圖。
根據圖34可知,關態電流的對數與溫度的倒數呈現良好的線性關係。使用基板溫度(T[K])以阿瑞尼氏的式的算式(2)表示第一電晶體(Tr1)的每通道寬度為1μm的關態電流(Ioff[A/μm])。
〈測量關態電流的方法的應用例子〉
到此,說明了使用具有4個電晶體的電路結構估計極小的關態電流的方法。接著,說明從一個電晶體直接估計極小的關態電流的方法。
以下,說明藉由應用算式(2)估計極小的關態電流的方法。藉由該方法,有時在電晶體為1個的情況下也可以估計極小的關態電流。
如上所述,電晶體的關態電流的對數與基板溫度的倒數呈現良好的線性關係。因此,根據基板溫度,有時也可以測量關態電流極小的電晶體的關態電流。
在此,可知在算式(2)中,只要是使用氧化物半導體膜的電晶體,就表示傾斜度的-1.3×104總是都示出大致相同的值(-1.1×104至-1.5×104左右)。因此,可以將算式(2)變形為算式(3)。
算式(3)中的常數A是按照每個電晶體不同的固有的常數。因此,如果能夠求出常數A,則可以估計特定的基板溫度下的電晶體的關態電流。
例如,當能夠測量出某個溫度下的電晶體的關態電流時,藉由將基板溫度和關態電流代入算式(3),可以算出常數A。
因此,例如在低溫(25℃至95℃左右)下測量不到關態電流且在高溫(125℃至200℃左右)下能夠測量出關態電流時,可以根據在高溫下測量的關態電流估計低溫下的關態電流。注意,在更高的溫度(例如,高於200℃)下,有時由於半導體層的佈線、電極的劣化而電晶體發生異常。此時,不能正確地估計關態電流而需要注意溫度。
例如,當在高溫下不能測量出關態電流時,也可知低溫下的關態電流小於指定的值。明確而言,當測量電流的裝置的測量下限為1.0×10-14A時,關態電流小於測量下限的基板溫度與在各基板溫度下預測的關態電流之 間的關係小於表1所示的值。
另外,電晶體的通道寬度與關態電流成比例,由此在採用通道寬度大於1μm的電晶體時,可以估計比表1所示的值更小的關態電流。
如上所述,有時可以即使是1個關態電流極小的電晶體,也從算式(3)所示的關係估計關態電流。
〈設置的例子〉
在圖21A的電視機8000中,外殼8001組裝有顯示部8002,利用顯示部8002可以顯示影像,並且從揚聲器部8003可以輸出聲音。
電視機8000也可以具備接收機及數據機等。電視機8000可以藉由利用接收機,接收一般的電視廣播。再者,藉由數據機連接到有線或無線方式的通信網路,也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通信。
此外,電視機8000也可以具備用來進行資訊通信的CPU、記憶體等。電視機8000也可以使用上述記憶體及CPU。
在圖21A中,警報裝置8100是一種住宅用火災警報器,該警報器具有檢測部以及微型電腦8101。微型電腦8101包括使用上述電晶體的CPU。
在圖21A中,具有室內機8200及室外機8204的空調器包括使用上述電晶體的CPU。明確而言,室內機8200具有外殼8201、出風口8202、CPU8203等。在圖21A中,例示出CPU8203設置在室內機8200中的情況,但是CPU8203也可以設置在室外機8204中。或者,也可以在室內機8200和室外機8204的兩者中設置有CPU8203。藉由包括使用上述電晶體的CPU,可以使空調器實現低功耗化。
在圖21A中,電冷藏冷凍箱8300包括使用上述電晶體的CPU。明確而言,電冷藏冷凍箱8300包括外殼8301、冷藏室門8302、冷凍室門8303及CPU8304等。在圖21A中,CPU8304設置在外殼8301的內部。藉由包括使用上述電晶體的CPU,可以使電冷藏冷凍箱8300實現低功耗化。
在圖21B及圖21C中示出一種電動汽車的例子。電動汽車9700安裝有二次電池9701。二次電池9701的電力由控制電路9702調整輸出而供給到驅動裝置9703。控制電路9702由具有未圖示的ROM、RAM、CPU 等的處理裝置9704控制。藉由包括使用上述電晶體的CPU,可以使電動汽車9700實現低功耗化。
驅動裝置9703是利用直流電動機或交流電動機的,或者將電動機和內燃機組合而構成的。處理裝置9704根據電動汽車9700的駕駛員的操作資訊(加速、減速、停止等)、行車資訊(爬坡、下坡等,或者行車中的車輪受到的負載等)等的輸入資訊,向控制電路9702輸出控制信號。控制電路9702利用處理裝置9704的控制信號調整從二次電池9701供應的電能控制驅動裝置9703的輸出。當安裝交流電動機時,雖然未圖示,但是還安裝有將直流轉換為交流的逆變器。
注意,在本實施方式中,描述了基本原理的一個例子。因此,可以將本實施方式的一部分自由地組合於、應用於或替換為實施方式的其他部分而實施。
實施例1
在本實施例中,對包含過剩氧的絕緣膜的氧化矽膜或氧氮化矽膜添加磷作為雜質,並且評價利用TDS測量的氧釋放的情況。
以下,示出樣本的製造方法。
首先,準備矽晶片作為基板。接著,利用熱氧化使矽晶片氧化,以形成從其表面100nm厚的第一氧化矽膜。接著,利用濺射法形成300nm厚的第二氧化矽膜。
第二氧化矽膜在如下條件下形成:使用合成石英靶材;成膜氣體為50sccm的氧氣體;壓力為0.4Pa;成膜電力為1.5kW(13.56MHz);靶材-基板之間的距離為60mm;基板溫度為100℃。
接著,對樣本作為雜質植入磷離子(P+),來形成實施例樣本1、實施例樣本2以及實施例樣本3。
使用離子植入法,以30kV的加速電壓進行磷離子的添加。實施例樣本1的磷離子植入濃度為1×1015ions/cm2。實施例樣本2的磷離子植入濃度為2×1015ions/cm2。實施例樣本3的磷離子植入濃度為1×1016ions/cm2。另外,作為比較例樣本準備沒有植入磷離子的樣本。
圖22示出利用TDS測量的實施例樣本1、實施例樣本2、實施例樣本3以及比較例樣本的基板溫度與質量電荷比(M/z)為32的離子強度之間的關係。對分割為10mm×10mm的各樣本進行TDS測量。注意,作為以M/z=32檢測出的氣體,有氧氣體(O2)。在本實施例中,將以M/z=32檢測出的氣體都認為氧氣體。
根據圖22可知:沒有植入磷離子的比較例樣本在基板溫度為250℃以上且450℃以下左右的範圍內釋放氧氣體。另一方面,可知植入有磷離子的實施例樣本1、實施例樣本2、實施例樣本3的氧氣體釋放量比比較例樣本的氧氣體釋放量少。
根據圖22可知:實施例樣本1的氧釋放量為 8.1×1015atoms/cm2(2.7×1020atoms/cm3)。實施例樣本2的氧釋放量為5.5×1015atoms/cm2(1.8×1020atoms/cm3)。實施例樣本3的氧釋放量為1.1×1014atoms/cm2(3.7×1018atoms/cm3)。比較例樣本的氧釋放量為1.1×1016atoms/cm2(3.7×1020atoms/cm3)。此外,每單位體積的氧釋放量根據第二氧化矽膜的厚度為300nm的情況換算。
圖23示出根據圖22算出的氧釋放量。示出換算為氧原子而得到的值作為氧釋放量。圖23示出磷離子植入濃度與氧釋放量之間的關係。以虛線示出沒有植入磷離子的比較例樣本的氧釋放量。
因此,可知為了降低因加熱而釋放的氧的量,可以以30kV的加速電壓對氧化矽膜中植入1×1015ions/cm2以上的磷離子,較佳為2×1015ions/cm2以上的磷離子,更佳為1×1016ions/cm2以上的磷離子。
根據圖22可知:藉由對可以因加熱而釋放氧的絕緣膜植入磷離子,可以降低因加熱而釋放的氧量。
接著,示出實施例樣本4的製造方法。
首先,準備矽晶片作為基板。接著,利用熱氧化使矽晶片氧化,在表面上形成100nm厚的氧化矽膜。接著,利用CVD法形成300nm厚的氧氮化矽膜。
氧氮化矽膜在如下條件下形成:成膜氣體為2sccm的矽烷及4000sccm的一氧化二氮;壓力為700Pa;成膜電力為250W(60MHz);電極之間距離為9mm;基 板溫度為400℃。
接著,對樣本作為雜質植入磷離子(P+),來形成實施例樣本4。使用離子植入法以30kV的加速電壓進行磷離子的添加。實施例樣本4的磷離子植入濃度為1×1016ions/cm2
因此,實施例樣本3和實施例樣本4之間的不同之處在於:使用第二氧化矽膜或使用氧氮化矽膜。
接著,對實施例樣本3和實施例樣本4進行蝕刻,評價蝕刻深度和氧釋放量之間的關係。將實施例樣本3和實施例樣本4分割為10mm×10mm。在TDS測量中,一次測量使用分割的樣本中的一個。
在圖24A和圖24B中,以沒有進行蝕刻的第二氧化矽膜或氧氮化矽膜的厚度為基準(深度0nm),標繪出各蝕刻深度中的氧釋放量。作為蝕刻劑使用包含6.7%的氟化氫銨及12.7%的氟化銨的混合溶液(STELLA CHEMIFA CORPORATION公司製造的LAL500)以20℃進行蝕刻。圖24A示出實施例樣本3的氧釋放量,圖24B示出實施例樣本4的氧釋放量。
圖24A和圖24B示出藉由計算算出的第二氧化矽膜或氧氮化矽膜中的磷濃度。在計算中,使用TRIM(Transport of Ion in Matter:物質中的離子輸送),將膜密度設定為2.2g/cm3。根據計算可知:各樣本在50nm至60nm左右的深度具有磷濃度的最大值。
根據圖24A可知,藉由對第二氧化矽膜到 50nm深度進行蝕刻,實施例樣本3的氧釋放量增大。藉由對第二氧化矽膜到90nm深度進行蝕刻,實施例樣本3的氧釋放量成為局部極大值。另外,根據圖24B可知,藉由對氧氮化矽膜到78nm深度進行蝕刻,實施例樣本4的氧釋放量增大。藉由對氧氮化矽膜到83nm深度進行蝕刻,實施例樣本4的氧釋放量最大。
根據圖24A和圖24B可知,藉由對絕緣膜中的呈現磷濃度的最大值的區域進行蝕刻,氧釋放量大幅度地變化。由此可知,藉由將磷濃度設定為2×1020atoms/cm3以上,可以形成呈現高氧阻擋性的區域。在磷濃度較低的區域中,保持因加熱而釋放的氧。
根據本實施例可知,藉由對包含過剩氧的絕緣膜的氧化矽膜及氧氮化矽膜添加磷作為雜質,可以形成氧阻擋區域。
實施例2
在本實施例中,對包含過剩氧的絕緣膜的氧化矽膜添加硼作為雜質,並且評價利用TDS測量的氧釋放的情況。
以下,示出樣本的製造方法。
首先,準備矽晶片作為基板。接著,利用熱氧化使矽晶片氧化,在表面上形成100nm厚的第一氧化矽膜。接著,利用濺射法形成300nm厚的第二氧化矽膜。
第二氧化矽膜在如下條件下形成:使用合成石英靶材;成膜氣體為50sccm的氧氣體;壓力為0.4Pa;成膜電力為1.5kW(13.56MHz);靶材-基板之間的距離為60mm;基板溫度為100℃。
接著,對樣本作為雜質植入硼離子(B+),來形成實施例樣本5。
使用離子植入法,以10kV的加速電壓進行硼離子的添加。實施例樣本5的硼離子植入濃度為1×1016ions/cm2。另外,作為比較例樣本準備沒有植入磷離子的樣本。注意,該樣本是與作為比較例在上述實施例示出的樣本相同的。
圖25示出利用TDS測量的實施例樣本5以及比較例樣本的基板溫度與M/z為32時的離子強度之間的關係。對分割為10mm×10mm的各樣本進行TDS測量。
根據圖25可知:沒有植入硼離子的比較例樣本在基板溫度為250℃以上且450℃以下左右的範圍內釋放氧氣體。另一方面,可知植入有硼離子的實施例樣本5的氧氣體釋放量比比較例樣本的氧氣體釋放量少。
根據圖25可知:實施例樣本5的氧釋放量為3.1×1015atoms/cm2(1.0×1020atoms/cm3)。比較例樣本的氧釋放量為1.1×1016atoms/cm2(3.7×1020atoms/cm3)。此外,每單位體積的氧釋放量根據第二氧化矽膜的厚度為300nm的情況換算。
因此,可知為了降低因加熱而釋放的氧量, 可以以10kV的加速電壓對氧化矽膜中以1×1016ions/cm2以上的濃度植入硼離子。
根據圖25可知:對可以因加熱而釋放氧的絕緣膜植入硼離子,也可以降低因加熱而釋放的氧量。
根據本實施例可知,對包含過剩氧的絕緣膜的氧化矽膜添加硼作為雜質,也可以形成氧阻擋區域。

Claims (15)

  1. 一種半導體裝置,包括:包括第一區域、第二區域以及第三區域的基底絕緣膜;該基底絕緣膜上的氧化物半導體膜;該氧化物半導體膜上的閘極絕緣膜;以及該閘極絕緣膜上的閘極電極,其中該第一區域在該第三區域之上,其中該第一區域與該氧化物半導體膜彼此不重疊,其中該第二區域與該氧化物半導體膜彼此重疊,其中該第一區域與該閘極絕緣膜接觸,其中該第二區域與該氧化物半導體膜接觸,其中該第一區域包含磷或硼,並且其中該第二區域以及該第三區域不包含磷或硼。
  2. 根據申請專利範圍第1項之半導體裝置,其中該基底絕緣膜包含過剩氧。
  3. 根據申請專利範圍第1項之半導體裝置,其中該閘極絕緣膜包括第四區域,其中該第四區域與該閘極電極彼此不重疊,並且其中該第四區域包含磷或硼。
  4. 根據申請專利範圍第1項之半導體裝置,還包括該閘極電極上的保護絕緣膜,其中該保護絕緣膜的一部分包含磷或硼。
  5. 根據申請專利範圍第1項之半導體裝置,還包括包含矽的電晶體, 其中該氧化物半導體膜設置在該電晶體上。
  6. 一種半導體裝置,包括:包含矽的電晶體;該電晶體上的絕緣膜;該絕緣膜上的氧化物半導體膜;與該氧化物半導體膜相鄰的閘極絕緣膜;與該氧化物半導體膜相鄰的閘極電極,該閘極電極與該氧化物半導體膜夾著該閘極絕緣膜;以及該氧化物半導體膜、該閘極絕緣膜以及該閘極電極上的保護絕緣膜,其中,該絕緣膜具有不與該氧化物半導體膜重疊的第一部分和與該氧化物半導體膜重疊的第二部分,其中,該絕緣膜的該第一部分包含磷或硼,其中,該絕緣膜的該第二部分不包含磷或硼,並且其中,該保護絕緣膜的一部分包含磷或硼。
  7. 根據申請專利範圍第6項之半導體裝置,其中該保護絕緣膜包含過剩氧。
  8. 根據申請專利範圍第6項之半導體裝置,其中該閘極絕緣膜包括第一區域,其中該第一區域與該閘極電極彼此不重疊,並且其中該第一區域包含磷或硼。
  9. 根據申請專利範圍第6項之半導體裝置,其中該保護絕緣膜包括開口,並且其中該保護絕緣膜的該一部分包括該開口的側面。
  10. 一種半導體裝置,包括:包括第一區域、第二區域以及第三區域的基底絕緣膜;該基底絕緣膜上的氧化物半導體膜;與該氧化物半導體膜相鄰的閘極絕緣膜;與該氧化物半導體膜相鄰的閘極電極,該閘極電極與該氧化物半導體膜夾著該閘極絕緣膜;以及該氧化物半導體膜、該閘極絕緣膜以及該閘極電極上的包括第四區域的保護絕緣膜,其中該第一區域在該第三區域之上,其中該第一區域與該氧化物半導體膜彼此不重疊,其中該第二區域與該氧化物半導體膜彼此重疊,其中該第一區域與該閘極絕緣膜接觸,其中該第二區域與該氧化物半導體膜接觸,其中該第一區域以及該第四區域中的至少一個包含磷或硼,並且其中該第二區域以及該第三區域不包含磷或硼。
  11. 根據申請專利範圍第10項之半導體裝置,其中該基底絕緣膜包括過剩氧。
  12. 根據申請專利範圍第10項之半導體裝置,其中該保護絕緣膜包括過剩氧。
  13. 根據申請專利範圍第10項之半導體裝置,其中該閘極絕緣膜包括第五區域,其中該第五區域與該閘極電極彼此不重疊,並且其中該第五區域包含磷或硼。
  14. 根據申請專利範圍第10項之半導體裝置,其中該保護絕緣膜包括開口,並且其中該第四區域包括該開口的側面。
  15. 根據申請專利範圍第1或10項之半導體裝置,其中該第一區域與該第二區域的上部是處於相同的高度。
TW103114244A 2013-04-29 2014-04-18 半導體裝置及其製造方法 TWI644434B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013094863 2013-04-29
JP2013-094861 2013-04-29
JP2013094861 2013-04-29
JP2013-094863 2013-04-29

Publications (2)

Publication Number Publication Date
TW201501312A TW201501312A (zh) 2015-01-01
TWI644434B true TWI644434B (zh) 2018-12-11

Family

ID=51788531

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103114244A TWI644434B (zh) 2013-04-29 2014-04-18 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US9768279B2 (zh)
JP (3) JP6393512B2 (zh)
KR (1) KR20160003025A (zh)
TW (1) TWI644434B (zh)
WO (1) WO2014178357A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9318618B2 (en) 2013-12-27 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9425063B2 (en) * 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2016099580A2 (en) 2014-12-23 2016-06-23 Lupino James John Three dimensional integrated circuits employing thin film transistors
KR102582523B1 (ko) * 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR20170059364A (ko) * 2015-11-19 2017-05-30 삼성전자주식회사 반도체 소자 및 이의 제조 방법
JP2018157101A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 トランジスタ、メモリ及びトランジスタの製造方法
JP7397789B2 (ja) 2018-03-23 2023-12-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP7322008B2 (ja) * 2018-05-25 2023-08-07 株式会社半導体エネルギー研究所 半導体装置
TW202032242A (zh) * 2018-08-03 2020-09-01 日商半導體能源研究所股份有限公司 半導體裝置
EP3940753A1 (en) * 2020-07-15 2022-01-19 Imec VZW Method for processing a fet device
WO2024150098A1 (ja) * 2023-01-13 2024-07-18 株式会社半導体エネルギー研究所 半導体装置、及びその作製方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW237562B (zh) * 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
TW201201259A (en) * 2010-04-23 2012-01-01 Semiconductor Energy Lab Method for manufacturing semiconductor device

Family Cites Families (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2005005553A (ja) * 2003-06-13 2005-01-06 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4704006B2 (ja) * 2003-10-24 2011-06-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法、並びに電子機器
US7314785B2 (en) * 2003-10-24 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US7888702B2 (en) 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007273919A (ja) * 2006-03-31 2007-10-18 Nec Corp 半導体装置及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2011052396A1 (en) 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5762723B2 (ja) * 2009-11-20 2015-08-12 株式会社半導体エネルギー研究所 変調回路及びそれを備えた半導体装置
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102652396B (zh) 2009-12-23 2015-12-16 株式会社半导体能源研究所 半导体装置
WO2011155502A1 (en) * 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8519387B2 (en) * 2010-07-26 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing
CN107947763B (zh) 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
KR20140054465A (ko) * 2010-09-15 2014-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
WO2012090973A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI521612B (zh) 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN105931967B (zh) * 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
JP6104522B2 (ja) * 2011-06-10 2017-03-29 株式会社半導体エネルギー研究所 半導体装置
KR102014876B1 (ko) 2011-07-08 2019-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
US8802493B2 (en) * 2011-09-13 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor device
US9431545B2 (en) * 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW237562B (zh) * 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
TW201201259A (en) * 2010-04-23 2012-01-01 Semiconductor Energy Lab Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20140319517A1 (en) 2014-10-30
JP6393512B2 (ja) 2018-09-19
JP6753900B2 (ja) 2020-09-09
JP2018195851A (ja) 2018-12-06
TW201501312A (zh) 2015-01-01
KR20160003025A (ko) 2016-01-08
US9768279B2 (en) 2017-09-19
JP2020198443A (ja) 2020-12-10
JP2014232867A (ja) 2014-12-11
WO2014178357A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
TWI644434B (zh) 半導體裝置及其製造方法
JP7149998B2 (ja) 半導体装置
JP7153761B2 (ja) 半導体装置
JP7315734B2 (ja) 半導体装置
JP6741381B2 (ja) 半導体装置
JP6950042B2 (ja) 半導体装置
JP2019149567A (ja) 半導体装置
JP2014212312A (ja) 半導体装置およびその作製方法
TW201530765A (zh) 半導體裝置
JP6161431B2 (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees