JP2007273919A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007273919A
JP2007273919A JP2006101140A JP2006101140A JP2007273919A JP 2007273919 A JP2007273919 A JP 2007273919A JP 2006101140 A JP2006101140 A JP 2006101140A JP 2006101140 A JP2006101140 A JP 2006101140A JP 2007273919 A JP2007273919 A JP 2007273919A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating layer
boron
concentration
base insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006101140A
Other languages
English (en)
Inventor
Shigeru Mori
茂 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Tianma Japan Ltd
Original Assignee
NEC Corp
NEC LCD Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC LCD Technologies Ltd filed Critical NEC Corp
Priority to JP2006101140A priority Critical patent/JP2007273919A/ja
Priority to US11/727,971 priority patent/US7772645B2/en
Priority to CN2010102385388A priority patent/CN101924111B/zh
Priority to CN2007100906529A priority patent/CN101068030B/zh
Publication of JP2007273919A publication Critical patent/JP2007273919A/ja
Priority to US12/841,253 priority patent/US8080850B2/en
Priority to US13/291,450 priority patent/US8431447B2/en
Priority to US13/849,971 priority patent/US8779512B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Shift Register Type Memory (AREA)

Abstract

【課題】絶縁性基板上に下地絶縁層を介して半導体層が形成された半導体装置において、絶縁性基板に含まれている不純物が半導体層に作用するのを防止して、半導体装置の信頼性を向上させる。
【解決手段】開示されるＴＦＴ１０は、下地絶縁層２に、絶縁性基板１表面から略１００ｎｍ以内の領域に、絶縁性基板１表面から半導体層３に向かってボロン濃度が平均的に１ｎｍあたり略１／１０００倍以下の割合で減少するようにボロンが含まれている。
【選択図】図１

Description

この発明は、半導体装置及びその製造方法に係り、詳しくは、絶縁性基板上に下地絶縁層を介して半導体層を形成した半導体装置及びその製造方法に関する。
例えば、表示装置の代表として知られている液晶表示装置（Liquid Crystal Device：ＬＣＤ）においては、液晶素子の駆動用デバイスとして薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）を形成したアクティブマトリクス基板が用いられている。ＴＦＴは、絶縁性基板上に形成されたアモルファスシリコン膜やポリシリコン膜等の半導体層を活性層として、ソース領域及びドレイン領域等の活性領域が形成されている。近年、ＬＣＤにおける用途の多様化により、ＴＦＴの多機能化及び微細化が求められ、さらに高い信頼性、あるいは高い耐久性を備えたＴＦＴが要望されている。
ここで、ＴＦＴに用いられる絶縁性基板としては製造コストの点で有利なガラス基板が用いられるが、このガラス基板には製造、加工を容易にするために、製造段階である種の不純物の混入が避けられない。そして、これらの不純物は、ＴＦＴの活性領域となる半導体層に作用して、ＴＦＴの特性上重要なしきい値を変動させる等の影響を及ぼすので、ＴＦＴの信頼性を低下させる。そのような不純物として、特にボロンあるいはアルミニウムが含まれている場合は、微量であっても影響が大きい。このために、ガラス基板上に半導体層を形成するに先立って、ガラス基板に洗浄処理が施されるが、そのような不純物を完全に除去することは困難である。
そのようにガラス基板上に含まれている不純物の影響から半導体層を保護するようにしたＴＦＴが、特許文献１あるいは特許文献２に開示されている。図９は、例えば、特許文献１に開示された従来のＴＦＴの構成を示す断面図である。同ＴＦＴ１００は、絶縁性基板１０１と、この絶縁性基板１０１上に形成された下地絶縁層１０２と、この下地絶縁層１０２上に形成された半導体層１０３と、この半導体層１０３の両端領域にそれぞれ形成されたソース領域１０４及びドレイン領域１０５と、半導体層１０３上に形成されたゲート絶縁膜１０６と、このゲート絶縁膜１０６上に形成されたゲート電極１０７と、ゲート電極１０７を含む全面に形成された層間絶縁膜１０８と、この層間絶縁膜１０８にそれぞれ開孔されたコンタクトホール１０９、１１０を通じて両領域１０４，１０５にコンタクトするように形成されたソース電極１１１及びドレイン電極１１２とを備えている。
上述したような構成の従来のＴＦＴ１００によれば、絶縁性基板１０１上には下地絶縁層１０２を介して半導体層１０３が形成されているので、絶縁性基板１００に含まれている不純物は、下地絶縁層３により遮蔽されて半導体層１０３に作用するのが抑制されるようになる。したがって、ＴＦＴのしきい値が変動するのを防止することが可能となる。
特開平０５−２０３９８２号公報 特開２００５−３４０２８０号公報
ところで、特許文献1に記載されているような従来のＴＦＴでは、絶縁性基板と半導体層との間に下地絶縁層が介在されていても、ＴＦＴの製造段階で各種の熱処理が施されると、この熱処理によって絶縁性基板に含まれている不純物が下地絶縁層内に拡散して半導体層に作用する、という問題がある。
すなわち、ＴＦＴの製造段階では、例えばソース領域及びドレイン領域を形成するために半導体層にリン（N型不純物）やボロン（P型不純物）等の不純物が導入されるが、この後にそれらの不純物を活性化させるための活性化工程のように、３００℃以上の比較的高い温度での熱処理を伴う工程が繰り返される。この結果、このような熱処理が長時間にわたって、下地絶縁層を介して半導体層が形成された絶縁性基板が晒されると、絶縁性基板に含まれている前記したようなボロンあるいはアルミニウムが、絶縁性基板から下地絶縁層に拡散するようになる。
そして、ボロンあるいはアルミニウムが下地絶縁層に拡散して半導体層の付近に至るとＴＦＴ特性が変動する。この現象はボロンあるいはアルミニウムが下地絶縁層中の固定電荷として作用していることに起因している可能性がある。また、下地絶縁層を通過して半導体層まで到達するようになると、ボロンあるいはアルミニウムはアクセプタとして作用するので、ＴＦＴのしきい値を変動させるように働く。このような現象は不純物が特にゲート電極直下の半導体層付近もしくは半導体層まで、あるいは低濃度ドレイン（Lightly Doped Drain:ＬＤＤ）領域の半導体層付近もしくは半導体層まで到達した場合に著しくなる。
このため、上述したような活性化工程等の熱処理を伴う工程の熱処理温度を下げることによって、絶縁性基板から下地絶縁層へのボロンあるいはアルミニウムの拡散を抑制させることが考えられる。しかしながら、このように活性化工程等の熱処理温度を下げることは、熱処理の本来の目的が達成できないようになるので、活性化率の低下やゲート絶縁膜等の絶縁耐圧の低下等のマイナス要因をかえって招いてしまうことになる。したがって、特許文献１や特許文献２に開示されたＴＦＴのように絶縁性基板上に下地絶縁層を設けたとしても、ＴＦＴの信頼性の低下を避けることは困難である。
この発明は、上述の事情に鑑みてなされたもので、絶縁性基板上に下地絶縁層を介して半導体層が形成された半導体装置において、絶縁性基板に含まれている不純物が半導体層に作用するのを防止して、半導体装置の信頼性を向上させることができるようにした半導体装置及びその製造方法を提供することを目的としている。
上記課題を解決するために、請求項1記載の発明は、絶縁性基板上に下地絶縁層を介して半導体層を形成する半導体装置であって、前記下地絶縁層に含まれる不純物が、絶縁性基板表面から半導体層に向かって不純物濃度が平均的に１ｎｍあたり略１／１０００倍以下の割合で減少するように含まれていることを特徴としている。
また、請求項２記載の発明は、請求項１記載の半導体装置に係り、前記不純物濃度が前記のように減少している前記下地絶縁層の領域が、前記絶縁性基板表面から略１００ｎｍ以内の領域であることを特徴としている。
また、請求項３記載の発明は、請求項２記載の半導体装置に係り、前記絶縁性基板表面から略１００ｎｍ以上離れた前記下地絶縁層の領域の前記不純物濃度が、略１０１９（原子／ｃｍ３）以下であることを特徴としている。
また、請求項４記載の発明は、請求項１〜３のいずれか１項に記載の半導体装置に係り、前記不純物濃度が前記のように減少している前記下地絶縁層の領域が、少なくともゲート電極の下に位置するように形成されていることを特徴としている。
また、請求項５記載の発明は、請求項１〜４のいずれか１項に記載の半導体装置に係り、前記不純物がボロン、もしくはアルミニウム、もしくはボロンを含む物質、もしくはアルミニウムを含む物質であることを特徴としている。
また、請求項６記載の発明は、請求項１〜４のいずれか１項に記載の半導体装置に係り、前記不純物がボロン、もしくはボロンを含む物質であり、前記下地絶縁層にボロン濃度が平均的に1ｎｍあたり略１／１００００〜１／１０００倍の割合で減少するように含まれていることを特徴としている。
また、請求項７記載の発明は、請求項１〜４のいずれか１項に記載の半導体装置に係り、前記不純物がアルミニウム、もしくはアルミニウムを含む物質であり、前記下地絶縁層にアルミニウム濃度が平均的に1ｎｍあたり略１／１００００〜１／１０００倍の割合で減少するように含まれていることを特徴としている。
また、請求項８記載の発明は、請求項５〜７のいずれか１項に記載の半導体装置に係り、前記ボロン濃度あるいは前記アルミニウム濃度を、二次イオン質量分析法で得ることを特徴としている。
また、請求項９記載の発明は、絶縁性基板上に下地絶縁層を介して半導体層を形成する半導体装置の製造方法に係り、前記絶縁性基板上に、該絶縁性基板表面から前記半導体層に向かって不純物濃度が平均的に１ｎｍあたり略１／１０００倍以下の割合で減少する前記下地絶縁層を形成する工程を有することを特徴としている。
また、請求項１０記載の発明は、請求項９記載の半導体装置の製造方法に係り、前記不純物濃度が前記のように減少している前記下地絶縁層の領域を、前記絶縁性基板表面から略１００ｎｍ以内の領域に形成することを特徴としている。
また、請求項１１記載の発明は、請求項１０記載の半導体装置の製造方法に係り、前記絶縁性基板表面から略１００ｎｍ以上離れた前記下地絶縁層の領域の前記不純物濃度を、略１０１９（原子／ｃｍ３）以下に制御することを特徴としている。
また、請求項１２記載の発明は、請求項９〜１１のいずれか１項に記載の半導体装置の製造方法に係り、前記不純物濃度が前記のように減少している前記下地絶縁層の領域を、少なくともゲート電極の下に位置するように形成することを特徴としている。
また、請求項１３記載の発明は、請求項９〜１２のいずれか１項に記載の半導体装置の製造方法に係り、前記不純物がボロン、もしくはアルミニウム、もしくはボロンを含む物質、もしくはアルミニウムを含む物質であることを特徴としている。
また、請求項１４記載の発明は、請求項９〜１２のいずれか１項に記載の半導体装置の製造方法に係り、前記不純物としてボロン、もしくはボロンを含む物質を用いて、前記下地絶縁層にボロン濃度が平均的に1ｎｍあたり略１／１００００〜１／１０００倍の割合で減少するように含ませることを特徴としている。
また、請求項１５記載の発明は、請求項９〜１２のいずれか１項に記載の半導体装置の製造方法に係り、前記不純物としてアルミニウム、もしくはアルミニウムを含む物質を用いて、前記下地絶縁層にアルミニウム濃度が平均的に1ｎｍあたり略１／１００００〜１／１０００倍の割合で減少するように含ませることを特徴としている。
また、請求項１６記載の発明は、請求項１３〜１５のいずれか１項に記載の半導体装置の製造方法に係り、前記ボロン濃度あるいは前記アルミニウム濃度を、二次イオン質量分析法で得ることを特徴としている。
この発明の半導体装置によれば、下地絶縁層２にこの上の半導体層３に対して影響を及ぼさない程度の不純物濃度でボロンあるいはアルミニウムが含まれているので、絶縁性基板に含まれているボロンあるいはアルミニウムが半導体層に作用するのを防止でき、半導体装置の信頼性を向上させることができる。
絶縁性基板上に下地絶縁層を介して半導体層を形成する半導体装置において、絶縁性基板表面から略１００ｎｍ以内の領域に、絶縁性基板表面から半導体層に向かってボロン濃度が平均的に１ｎｍあたり略１／１００００〜１／１０００倍の割合で減少するようにボロンが含まれている。
〔発明の原理〕
この発明の発明者らは鋭意研究を重ねた結果、絶縁性基板上に形成された下地絶縁層中にボロンあるいはアルミニウムを含ませ、これらの不純物をその濃度が絶縁性基板から半導体層に向かって特定の平均的な割合で減少するように制御すると、ボロンあるいはアルミニウムが下地絶縁層に含まれていてもＴＦＴのしきい値に影響を及ぼさないことを見い出した。
図６は、絶縁性基板上に形成した、チャネル長及びチャネル幅がともに５μｍ、ＬＤＤ長が１．２μｍのＰチャネル型のＴＦＴを用いて、温度が６０℃、湿度が９０％の高温高湿の雰囲気に晒した状態で、ゲート・ソース間電圧Vｇｓ＝−１８Vを印加することにより負ゲートストレスを加えた条件で得られた、Ｖｔｈ(しきい値)変化率（縦軸）とボロン濃度の平均的な減少の割合（／ｎｍ）（横軸）との関係を示している。すなわち、横軸は下地絶縁層に含ませたボロンの濃度の絶縁性基板表面から半導体層に向かっての平均的な減少の割合を示し、この平均的な減少の割合が1ｎｍあたり１／１００倍より多く減少させると、Ｖｔｈ変化率がどのように変化するかを示している。
ここで、上記の割合とは、下地絶縁層のある位置でのボロンあるいはアルミニウム（後述する）の濃度をボロンあるいはアルミニウムのガラス基板（絶縁性基板）表面の濃度で割った値を示している。また、平均的な減少の割合とはボロンあるいはアルミニウムの濃度の減少した割合を膜厚あたりに換算したもので、２つ以上の異なる絶縁膜から下地絶縁層が構成されている場合には、１層の絶縁層とみなして換算する。例えば、１００ｎｍの下地絶縁層を介して１／１０００００倍の濃度となっている場合、平均的な減少の割合は、１ｎｍあたりで１／１０００倍である。
一方、図７は、絶縁性基板上に形成した、上記と同一規格のＴＦＴを用いて、上記と同一条件で得られた、Ｖｔｈ変化率（縦軸）とアルミニウム濃度の平均的な減少の割合（／ｎｍ）（横軸）との関係を示し、この平均的な減少の割合を1ｎｍあたり１／１００倍より多く減少させると、Ｖｔｈ変化率がどのように変化するかを示している。
ボロン濃度あるいはアルミニウム濃度の算出は、図８に示したような、二次イオン質量分析法において検出した不純物濃度分布を用いて算出すると容易である。同図は、不純物濃度（縦軸）と深さ（縦軸）との関係を示している。図６におけるボロン濃度は、二次イオン質量分析法で一次イオンとして酸素プラスイオンを用い、一次イオンの加速電圧を５ｋｅＶとして検出した。検出されるイオン濃度は下地絶縁層中のボロン単体、あるいはボロンを含む物質（化合物等）に由来している。同様にして、図７におけるアルミニウム濃度は、二次イオン質量分析法で一次イオンとして酸素プラスイオンを用い、一次イオンの加速電圧を５ｋｅＶとして検出した。検出されるイオン濃度は下地絶縁層中のアルミニウム単体、あるいはアルミニウムを含む物質（化合物等）に由来している。
図６から明らかなように、Ｖｔｈ変化率（縦軸）とボロン濃度の平均的な減少の割合（／nm）（横軸）との関係は、下地絶縁層におけるボロン濃度の平均的な減少の割合が１ｎｍあたり略１／１０００倍の領域で、Ｖｔｈ変化率は急激に減少し、さらにボロン濃度の平均的な減少の割合が１ｎｍあたり略１／１００００倍に達するまでそのＶｔｈ変化率は十分に小さく維持されている。ただし、下地絶縁層の形成時に多量のボロンが混入して、下地絶縁層の絶縁性基板表面から略１００ｎｍ以上離れた領域で、ボロン濃度が略１×１０１９／ｃｍ３より大きくなった場合には、半導体層付近においてボロンの影響を受けるので、下地絶縁層の絶縁性基板表面から略１００ｎｍ以上離れたその領域のボロン濃度は略１×１０１９（原子／ｃｍ３）以下であることが望ましい。もちろん、このボロン濃度は少なければ少ないほど良い。このように、下地絶縁層の絶縁性基板表面から略１００ｎｍ以内の領域に、絶縁性基板表面から半導体層に向かってボロン濃度が平均的に１ｎｍあたり略１／１０００倍以下の割合で減少するように設定することにより、ＴＦＴのしきい値の変動を抑えることができることを示している。とくに1ｎｍあたり略１／１００００〜１／１０００倍の割合で減少するようにボロン濃度を設定することが望ましい。すなわち、下地絶縁層にこの上の半導体層に対して影響を及ぼさない程度の不純物濃度でボロンを含ませることで、絶縁性基板に含まれているボロンが半導体層に作用するのを防止でき、半導体装置の信頼性を向上させることができる。
同様にして、図７から明らかなように、Ｖｔｈ変化率（縦軸）とアルミニウム濃度の平均的な減少の割合（／nm）（横軸）との関係は、アルミニウム濃度の平均的な減少の割合が１ｎｍあたり略１／１０００倍の領域で、Ｖｔｈ変化率は急激に減少し、さらにアルミニウム濃度の平均的な減少の割合が１ｎｍあたり略１／１００００倍に達するまでそのＶｔｈ変化率は十分に小さく維持されている。ただし、図６の場合と同様に、下地絶縁層の形成時に多量のアルミニウムが混入して、下地絶縁層の絶縁性基板表面から略１００ｎｍ以上離れた領域で、アルミニウム濃度が略１×１０１９（原子／ｃｍ３）より大きくなった場合には、半導体層付近においてアルミニウムの影響を受けるので、下地絶縁層の絶縁性基板表面から略１００ｎｍ以上離れた領域のアルミニウム濃度は略１×１０１９（原子／ｃｍ３）以下であることが望ましい。もちろん、このアルミニウム濃度は少なければ少ないほど良い。このように、下地絶縁層の絶縁性基板表面から略１００ｎｍ以内の領域に、絶縁性基板表面から半導体層に向かってアルミニウム濃度が平均的に１ｎｍあたり略１／１０００倍以下の割合で減少するように設定することにより、ＴＦＴのしきい値の変動を抑えることができることを示している。とくに1ｎｍあたり略１／１００００〜１／１０００倍の割合で減少するようにアルミニウム濃度を設定することが望ましい。
以下、上述の原理を基に、図面を参照して、この発明の実施例１について説明する。
図１は、この発明の実施例１である半導体装置の構成を示す断面図、図２（ａ）〜図４（ｊ）は同半導体装置の製造方法を工程順に示す工程図である。以下、図１を参照して同半導体装置の構成を説明する。なお、この例では半導体装置としてはＴＦＴに適用した例で説明する。
この例のＴＦＴ（半導体装置）１０は、図１に示すように、ガラスから成る絶縁性基板１と、この絶縁性基板1上に形成された膜厚が１００〜１０００ｎｍのシリコン酸化膜から成る下地絶縁層２と、この下地絶縁層２上に形成された膜厚が３０〜１００ｎｍのアモルファスシリコン層、あるいはポリシリコン層から成る半導体層３と、この半導体層３の両端領域にそれぞれ形成されたソース領域4及びドレイン領域５と、半導体層３上に形成された膜厚が５０〜３００ｎｍのシリコン酸化膜から成るゲート絶縁膜６と、このゲート絶縁膜６上に形成された膜厚が５０〜１０００ｎｍのクロム膜から成るゲート電極７とを備えている。この例では、後述するように、ソース領域４はＰ型高濃度領域４Ａ及びＰ型低濃度領域４Ｂから成り、一方ドレイン領域５はＰ型高濃度領域５Ａ及びＰ型低濃度領域５Ｂから成り、ともにLDD構造を有している。
さらに、このＴＦＴ１０は、図１に示すように、ゲート電極７を含む全面に形成された膜厚が１０〜５００ｎｍのシリコン酸化膜から成る層間絶縁膜８と、この層間絶縁膜８にそれぞれ開孔されたコンタクトホール９、１１を通じてソース領域４及びドレイン領域５にコンタクトするように形成された膜厚が３０〜５００ｎｍのアルミニウム膜から成るソース電極１２及びドレイン電極１３とを備えている。
ここで、下地絶縁層２には、上述の発明の原理に基づいて、絶縁性基板１表面から略１００ｎｍ以内の領域に、絶縁性基板１表面から半導体層に向かってボロン濃度が平均的に１ｎｍあたり略１／１００００〜１／１０００倍の割合で減少するようにボロンが含まれている。また、絶縁性基板１表面に存在しているボロンの濃度は、略１×１０２２（原子／ｃｍ３）以下であることが望ましい。
上述したようにこの例のＴＦＴ１０によれば、下地絶縁層２には、前述の発明の原理に基づいて、絶縁性基板１表面から略１００ｎｍ以内の領域に、絶縁性基板１表面から半導体層３に向かってボロン濃度が平均的に１ｎｍあたり略１／１００００〜１／１０００倍の割合で減少するようにボロンが含まれているので、下地絶縁層２におけるボロン濃度の平均的な減少の割合が１ｎｍあたり略１／１０００倍の領域で、Ｖｔｈ変化率は急激に減少し、さらにボロン濃度の平均的な減少の割合が１ｎｍあたり略１／１００００倍に達するまでそのＶｔｈ変化率は十分に小さく維持されている。
したがって、ＴＦＴ１０のしきい値の変動を抑えることができるので、ＴＦＴの信頼性を向上させることができる。
次に、図２（ａ）乃至図４（ｊ）を参照して、この例のＴＦＴ１０の製造方法（第１の製造方法）を工程順に説明する。
まず、図２（ａ）に示すように、ガラス等の絶縁性基板１を用意して、この絶縁性基板１上に、プラズマＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、ＴＥＯＳ（テトラエトキシシラン）もしくはＳｉＨ４（モノシラン）を原料ガスとして、膜厚が１００〜１０００ｎｍのシリコン酸化膜から成る下地絶縁層２を形成する。この下地絶縁層２上には、後述のように半導体層３が形成される。このとき、下地絶縁層２の絶縁性基板１表面から略１００ｎｍ以内の領域に、絶縁性基板1表面から半導体層３に向かってボロン濃度が平均的に１ｎｍあたり略１／１００００〜１／１０００倍の割合で減少するようにボロンを含ませる。これは、上述のプラズマＣＶＤ法により下地絶縁層２となるシリコン酸化膜を形成する際に、原料ガスの流量、ガス圧力、高周波印加電力量、電極と基板との距離、成膜温度等を適宜制御することにより可能となる。また、これらの制御要素はプラズマＣＶＤ装置によって異なるが、生産コストを考慮してできるだけ形成時間が少なくなるように設定する。
次に、図２（ｂ）に示すように、プラズマＣＶＤ法によりＳｉＨ４ガスを原料ガスとして、下地絶縁層２上に膜厚が３０〜１００ｎｍのアモルファスシリコン膜から成る半導体層３を形成する。このとき、アモルファスシリコン膜の成膜と同時にしきい値の制御を目的に、微量のボロン、リン等の不純物を半導体層３にドーピングさせる。あるいはこれらの不純物のドーピングはアモルファスシリコン膜の成膜後に行ってもよい。次に、必要に応じて、アモルファスシリコン膜にエキシマレーザ等を照射してポリシリコン膜に変えて、ポリシリコン膜から成る半導体層３を形成するようにしてもよい。ポリシリコン膜はアモルファスシリコン膜よりも移動度が大きいので、動作速度の高いＴＦＴを得ることができる。
次に、図２（ｃ）に示すように、フォトリソグラフィ法及びフォトエッチング法により、半導体層３を選択的にエッチングして所望の形状にパターニングした後、プラズマＣＶＤ法により半導体層３上に膜厚が５０〜３００ｎｍのシリコン酸化膜から成るゲート絶縁膜６を形成する。このゲート絶縁膜６は、シリコン酸化膜に代えてシリコン窒化膜を用いてもよく、あるいはシリコン酸化膜とシリコン窒化膜との積層膜を用いてもよい。また、プラズマＣＶＤ法に限らず、ＰＶＤ（Physical Vapor Deposition:物理的気相成長）法、プラズマ酸化法、高圧下での水蒸気による酸化法、あるいはこれらを組み合わせた方法等を用いることができるが、加熱時の絶縁性基板１の変形を防止するために略６００℃以下で実施することが望ましい。
次に、図２（ｄ）に示すように、スパッタリング法により、ゲート絶縁膜６上に膜厚が５０〜１０００ｎｍのクロム膜から成るゲート電極膜を形成する。このゲート電極膜は、クロム膜に代えてＣＶＤ法により形成したボロン、リン等の不純物をドーピングしたシリコン膜を用いてもよく、あるいはクロム膜とシリコン膜との積層膜を用いてもよい。次に、フォトリソグラフィ法及びフォトエッチング法により、ゲート電極膜を選択的にエッチングして所望の形状にパターニングすることによりゲート電極７を形成する。
次に、ゲート電極７上にレジストパターンを形成した後、図３（ｅ）に示すように、このレジストパターンをマスクとしてＰ型不純物をゲート絶縁膜７を通じて半導体層３に導入してＰ型高濃度領域４Ａ、５Ａを形成する。このＰ型高濃度領域４Ａ、５Ａの形成はゲート電極７を形成する前に実施してもよいが、不純物の導入によるゲート絶縁膜６の劣化を抑制するためにゲート絶縁膜６の形成前に実施することが望ましい。次に、ゲート電極７上に改めてレジストパターンを形成した後、このレジストパターンをマスクとしてＰ型不純物をゲート絶縁膜７を通じて半導体層３に導入してＰ型低濃度領域４Ｂ、５Ｂを形成する。以上により、Ｐ型高濃度領域４Ａ及びＰ型低濃度領域４Ｂから成るＰ型ソース領域４、Ｐ型高濃度領域５Ａ及びＰ型低濃度領域５Ｂから成るＰ型ドレイン領域５を形成する。
次に、図３（ｆ）に示すように、プラズマＣＶＤ法により、ＴＥＯＳ及びＯ２ガスを原料ガスとして、全面に膜厚が１０〜５００ｎｍのシリコン酸化膜、あるいはシリコン窒化膜、もしくはシリコン酸化膜とシリコン窒化膜との積層膜から成る層間絶縁膜１１を形成する。この層間絶縁膜１１は、この後の段階でLDD構造のソース領域４及びドレイン領域５内の不純物を活性化するために比較的高い温度である３００〜７００℃で熱処理を施す際に、ゲート電極５として用いている材料（この例では前記したようにクロム）が熱によって剥離してしまうのを抑制し、さらにゲート電極５とこの後の段階で形成されるソース電極及びドレイン電極とゲート電極５との絶縁性を確保するためのものである。
次に、図３（ｇ）に示すように、熱処理炉内で３００〜７００℃で熱処理を施して、ソース領域４及びドレイン領域５内の不純物を活性化する。この熱処理は、熱処理炉に代えてエキシマレーザ等を照射して活性化するようにしてもよい。
次に、図４（ｈ）に示すように、半導体層３及び半導体層３とゲート絶縁膜６との界面のダングリングボンドを終端させるために、水素プラズマ中で熱処理を行って水素終端処理を施す。これは、上記のダングリングボンドが終端されていない場合に生ずるＴＦＴの電気的特性の劣化を防止するために行う。
次に、図４（i）に示すように、フォトリソグラフィ法及びフォトエッチング法、あるいはウエットかつエッチング法、もしくは両エッチング法により、層間絶縁膜１１及びゲート絶縁膜７を選択的にエッチングしてそれぞれソース領域４及びドレイン領域５を露出させるコンタクトホール９、１１を開孔する。
次に、図４（ｊ）に示すように、スパッタリング法によりアルミニウム薄膜を全面に形成した後、フォトリソグラフィ法及びフォトエッチング法、あるいはウエットつエッチング法、もしくは両エッチング法により、アルミニウムをエッチングしてソース領域４及びドレイン領域５に接触するようにソース電極１２及びドレイン電極１３を形成する。次に、そのレジストマスクを除去することにより、図１に示したようなＴＦＴ１０を完成させる。この後は、必要に応じて、別の電極膜、パッシベーション膜、層間絶縁膜、平坦化膜、容量絶縁膜等を適宜形成する。
このようなＴＦＴ１０の製造方法によれば、周知の製造プロセスを組み合わせることにより、特別な製造プロセスを用いることなく、この例のＴＦＴ１０を製造することができるので、製造コストをアップすることなくＴＦＴ１０を得ることができる。
図５は、この発明の実施例２であるＴＦＴの構成を示す断面図である。この例のＴＦＴの構成が、上述した実施例１の構成と大きく異なるところは、下地絶縁層として積層構造を採用するようにした点である。
この例のＴＦＴ２０は、図５に示すように、下地絶縁層２が、膜厚が５０〜１００ｎｍのシリコン窒化膜から成る下層膜２Ａと、膜厚が５０〜１０００ｎｍのシリコン酸化膜から成る上層膜２Ｂとの積層層から構成されている。ここで、シリコン窒化膜は不純物イオンのブロッキング効果が高いというメリットを有する一方、内部応力が大きいというデメリットを有している。このため、シリコン窒化膜上に直接に半導体層３を形成すると半導体層３に歪みを与えてしきい値に影響するので、シリコン窒化膜上にはシリコン酸化膜を形成して積層構造にしている。この下地絶縁層２の膜厚は、絶縁性基板１と下地絶縁層２との界面に存在する電荷が半導体層３に及ぼす影響を抑制するために略１００ｎｍ以上に選ぶことが望ましい。
この例のＴＦＴ２０において、下地絶縁層２にボロンを含ませた場合には、図６に示したような関係と略同様な結果が得られ、またアルミニウムを含ませた場合には、図７に示したような関係と略同様な結果が得られる。
これ以外は、上述した実施例１の構成と略同じであるので、図５において、図１の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
このようにこの例のＴＦＴ２０によれば、下地絶縁層２が積層構造から構成された点が実施例１と異なるだけで、実施例１と略同様な効果を得ることができる。
次に、実施例２のＴＦＴ２０の製造方法（第２の製造方法）について説明する。
この第２の製造方法では、前述した第１の製造方法における図２（ａ）の工程において、プラズマＣＶＤ法により、ＳｉＨ４、ＮＨ３（アンモニア）及びＮ２を原料ガスとして、膜厚が５０〜１００ｎｍのシリコン窒化膜から成る下層膜２Ａを形成する。次に、プラズマＣＶＤ法により、ＴＥＯＳもしくはＳｉＨ４を原料ガスとして、下層膜２Ａ上に膜厚が５０〜１０００ｎｍのシリコン酸化膜から成る上層膜２Ｂを形成する。
このとき、下地絶縁層２の絶縁性基板１表面から略１００ｎｍ以内の領域に、絶縁性基板1表面から半導体層３に向かってボロン濃度が平均的に１ｎｍあたり略１／１００００〜１／１０００倍の割合で減少するようにボロンを含ませる。あるいは、下地絶縁層２の絶縁性基板１表面から略１００ｎｍ以内の領域に、絶縁性基板1表面から半導体層３に向かってアルミニウム濃度が平均的に１ｎｍあたり略１／１００００〜１／１０００倍の割合で減少するようにアルミニウムを含ませる。これは、上述のプラズマＣＶＤ法により下地絶縁層２となるシリコン窒化膜及びシリコン酸化膜を形成する際に、原料ガスの流量、ガス圧力、高周波印加電力量、電極と基板との距離、成膜温度等を適宜制御することにより可能となる。また、これらの制御要素はプラズマＣＶＤ装置によって異なるが、生産コストを考慮してできるだけ形成時間が少なくなるように設定する。
これ以外は、上述した第１の製造方法の構成と略同じであるので、その説明を省略する。
このようなＴＦＴ２０の製造方法によれば、ＴＦＴ１０の製造方法と同様に周知の製造プロセスを組み合わせることにより、特別な製造プロセスを用いることなく、この例のＴＦＴ２０を製造することができるので、同様な効果を得ることができる。
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、実施例では、ＴＦＴのソース領域及びドレイン領域がＬＤＤ構造を有する例で説明したが、これに限ることはない。またソース領域及びドレイン領域をＮ型導電型、ゲート絶縁膜はシリコン酸化膜を用いて構成した例で説明したが、これに限らずシリコン酸化膜とシリコン窒化膜との積層膜により構成することもできる。また、ゲート電極としてはクロム薄膜を用いる例で説明したが、クロムに代えてアルミニウム、モリブデン、タングステン、ニオブ、あるいはこれらの合金等の他の金属を使用することもできる。
この発明の実施例１である半導体装置の構成を示す断面図である。 同半導体装置の製造方法を工程順に示す工程図である。 同半導体装置の製造方法を工程順に示す工程図である。 同半導体装置の製造方法を工程順に示す工程図である。 この発明の実施例２である半導体装置の構成を示す断面図である。 この発明の原理を示すもので、Ｖｔｈ(しきい値)変化率（縦軸）とボロン濃度の平均的な減少の割合（／ｎｍ）（横軸）との関係を示す図である。 この発明の原理を示すもので、Ｖｔｈ変化率（縦軸）とアルミニウム濃度の平均的な減少の割合（／ｎｍ）（横軸）との関係を示す図である。 この発明の原理において二次イオン質量分析法において検出した不純物濃度分布を示し、不純物濃度（縦軸）と深さ（縦軸）との関係を示す図である。 従来の半導体装置の構成を示す断面図である。
符号の説明
１ 絶縁性基板
２ 下地絶縁層
２Ａ 下層膜
２Ｂ 上層膜
３ 半導体層
４ ソース領域
５ ドレイン領域
４Ａ、５Ａ Ｐ型高濃度領域
４Ｂ、５Ｂ Ｐ型低濃度領域
６ ゲート絶縁膜
７ ゲート電極
８ 層間絶縁膜
９，１１ コンタクトホール
１０、２０ ＴＦＴ（半導体装置）
１２ ソース電極
１３ ドレイン電極

Claims (16)

  1. 絶縁性基板上に下地絶縁層を介して半導体層を形成する半導体装置であって、
    前記下地絶縁層に含まれる不純物が、絶縁性基板表面から半導体層に向かって不純物濃度が平均的に１ｎｍあたり略１／１０００倍以下の割合で減少するように含まれている、
    ことを特徴とする半導体装置。
  2. 前記不純物濃度が前記のように減少している前記下地絶縁層の領域が、前記絶縁性基板表面から略１００ｎｍ以内の領域であることを特徴とする請求項1記載の半導体装置。
  3. 前記絶縁性基板表面から略１００ｎｍ以上離れた前記下地絶縁層の領域の前記不純物濃度が、略１０１９（原子／ｃｍ３）以下であることを特徴とする請求項２記載の半導体装置。
  4. 前記不純物濃度が前記のように減少している前記下地絶縁層の領域が、少なくともゲート電極の下に位置するように形成されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記不純物がボロン、もしくはアルミニウム、もしくはボロンを含む物質、もしくはアルミニウムを含む物質であることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記不純物がボロン、もしくはボロンを含む物質であり、前記下地絶縁層にボロン濃度が平均的に1ｎｍあたり略１／１００００〜１／１０００倍の割合で減少するように含まれていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  7. 前記不純物がアルミニウム、もしくはアルミニウムを含む物質であり、前記下地絶縁層にアルミニウム濃度が平均的に1ｎｍあたり略１／１００００〜１／１０００倍の割合で減少するように含まれていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  8. 前記ボロン濃度あるいは前記アルミニウム濃度を、二次イオン質量分析法で得ることを特徴とする請求項５〜７のいずれか１項に記載の半導体装置。
  9. 絶縁性基板上に下地絶縁層を介して半導体層を形成する半導体装置の製造方法であって、
    前記絶縁性基板上に、該絶縁性基板表面から前記半導体層に向かって不純物濃度が平均的に１ｎｍあたり略１／１０００倍以下の割合で減少する前記下地絶縁層を形成する工程を有する、
    ことを特徴とする半導体装置の製造方法。
  10. 前記不純物濃度が前記のように減少している前記下地絶縁層の領域を、前記絶縁性基板表面から略１００ｎｍ以内の領域に形成することを特徴とする請求項９記載の半導体装置の製造方法。
  11. 前記絶縁性基板表面から略１００ｎｍ以上離れた前記下地絶縁層の領域の前記不純物濃度を、略１０１９（原子／ｃｍ３）以下に制御することを特徴とする請求項１０記載の半導体装置の製造方法。
  12. 前記不純物濃度が前記のように減少している前記下地絶縁層の領域を、少なくともゲート電極の下に位置するように形成することを特徴とする請求項９〜１１のいずれか１項に記載の半導体装置の製造方法。
  13. 前記不純物がボロン、もしくはアルミニウム、もしくはボロンを含む物質、もしくはアルミニウムを含む物質であることを特徴とする請求項９〜１２のいずれか１項に記載の半導体装置。
  14. 前記不純物としてボロン、もしくはボロンを含む物質を用いて、前記下地絶縁層にボロン濃度が平均的に1ｎｍあたり略１／１００００〜１／１０００倍の割合で減少するように含ませることを特徴とする請求項９〜１２のいずれか１項に記載の半導体装置の製造方法。
  15. 前記不純物としてアルミニウム、もしくはアルミニウムを含む物質を用いて、前記下地絶縁層にアルミニウム濃度が平均的に1ｎｍあたり略１／１００００〜１／１０００倍の割合で減少するように含ませることを特徴とする請求項９〜１２のいずれか１項に記載の半導体装置の製造方法。
  16. 前記ボロン濃度あるいは前記アルミニウム濃度を、二次イオン質量分析法で得ることを特徴とする請求項１３〜１５のいずれか１項に記載の半導体装置の製造方法。
JP2006101140A 2006-03-31 2006-03-31 半導体装置及びその製造方法 Pending JP2007273919A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006101140A JP2007273919A (ja) 2006-03-31 2006-03-31 半導体装置及びその製造方法
US11/727,971 US7772645B2 (en) 2006-03-31 2007-03-29 Semiconductor device having semiconductor layer on insulating structure and method of manufacturing the same
CN2010102385388A CN101924111B (zh) 2006-03-31 2007-03-30 半导体器件和制造半导体器件的方法
CN2007100906529A CN101068030B (zh) 2006-03-31 2007-03-30 半导体器件和制造半导体器件的方法
US12/841,253 US8080850B2 (en) 2006-03-31 2010-07-22 Semiconductor device having semiconductor layer on insulating structure and method of manufacturing the same
US13/291,450 US8431447B2 (en) 2006-03-31 2011-11-08 Method of manufacturing a semiconductor device with a front-end insulating layer interposed between a semiconductor layer and an insulating substrate
US13/849,971 US8779512B2 (en) 2006-03-31 2013-03-25 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006101140A JP2007273919A (ja) 2006-03-31 2006-03-31 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012266804A Division JP5641371B2 (ja) 2012-12-05 2012-12-05 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007273919A true JP2007273919A (ja) 2007-10-18

Family

ID=38557535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006101140A Pending JP2007273919A (ja) 2006-03-31 2006-03-31 半導体装置及びその製造方法

Country Status (3)

Country Link
US (4) US7772645B2 (ja)
JP (1) JP2007273919A (ja)
CN (2) CN101924111B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195851A (ja) * 2013-04-29 2018-12-06 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273919A (ja) * 2006-03-31 2007-10-18 Nec Corp 半導体装置及びその製造方法
JP2008258345A (ja) * 2007-04-04 2008-10-23 Sony Corp 薄膜トランジスタおよびその製造方法ならびに表示装置
US9231111B2 (en) * 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6737620B2 (ja) * 2016-04-04 2020-08-12 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US11972983B2 (en) * 2020-06-24 2024-04-30 Etron Technology, Inc. Miniaturized transistor structure with controlled dimensions of source/drain and contact-opening and related manufacture method
US11973120B2 (en) 2020-06-24 2024-04-30 Etron Technology, Inc. Miniaturized transistor structure with controlled dimensions of source/drain and contact-opening and related manufacture method
US11855218B2 (en) 2020-09-09 2023-12-26 Etron Technology, Inc. Transistor structure with metal interconnection directly connecting gate and drain/source regions
CN112885849B (zh) * 2021-01-29 2022-09-09 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261802A (ja) * 1997-03-19 1998-09-29 Toshiba Electron Eng Corp 薄膜トランジスタアレイ基板及び薄膜トランジスタアレイ基板の製造方法
JP2000091583A (ja) * 1998-09-08 2000-03-31 Matsushita Electric Ind Co Ltd 半導体素子
JP2003257861A (ja) * 2001-12-28 2003-09-12 Sharp Corp 半導体素子およびその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930007096B1 (ko) * 1988-12-08 1993-07-29 후지쓰 가부시끼가이샤 세미콘덕터-온-인슐레이터(semiconductor-on-insulator)구조와 세미콘덕터-온-인슐레이터 구조를 가지는 반도체장치의 제조방법
JP3556679B2 (ja) * 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
US6849872B1 (en) * 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JPH0779166B2 (ja) 1991-12-25 1995-08-23 セイコーエプソン株式会社 薄膜トランジスタの製造方法
CN1560691B (zh) * 1992-08-27 2010-05-26 株式会社半导体能源研究所 半导体器件及其制造方法和有源矩阵显示器
DE4333661C1 (de) * 1993-10-01 1995-02-16 Daimler Benz Ag Halbleiterbauelement mit hoher Durchbruchsspannung
US5360752A (en) * 1993-10-28 1994-11-01 Loral Federal Systems Company Method to radiation harden the buried oxide in silicon-on-insulator structures
US5795813A (en) * 1996-05-31 1998-08-18 The United States Of America As Represented By The Secretary Of The Navy Radiation-hardening of SOI by ion implantation into the buried oxide layer
US6337500B1 (en) * 1997-06-19 2002-01-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2001250956A (ja) * 2000-03-08 2001-09-14 Semiconductor Energy Lab Co Ltd 半導体装置
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP2002184960A (ja) * 2000-12-18 2002-06-28 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
US7411250B2 (en) * 2001-04-05 2008-08-12 Peregrine Semiconductor Corporation Radiation-hardened silicon-on-insulator CMOS device, and method of making the same
US7122863B1 (en) * 2001-05-07 2006-10-17 Advanced Micro Devices, Inc. SOI device with structure for enhancing carrier recombination and method of fabricating same
JP4869509B2 (ja) * 2001-07-17 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4021194B2 (ja) * 2001-12-28 2007-12-12 シャープ株式会社 薄膜トランジスタ装置の製造方法
US7494901B2 (en) * 2002-04-05 2009-02-24 Microng Technology, Inc. Methods of forming semiconductor-on-insulator constructions
TWI288443B (en) * 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
KR100476901B1 (ko) * 2002-05-22 2005-03-17 삼성전자주식회사 소이 반도체기판의 형성방법
JP3904512B2 (ja) * 2002-12-24 2007-04-11 シャープ株式会社 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器
US6956237B2 (en) 2002-12-28 2005-10-18 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method for manufacturing the same
CN100339756C (zh) * 2003-03-11 2007-09-26 友达光电股份有限公司 薄膜晶体管液晶显示器的多层次扩散障碍层结构和制作方法
JP2005228819A (ja) * 2004-02-10 2005-08-25 Mitsubishi Electric Corp 半導体装置
JP2005340280A (ja) 2004-05-24 2005-12-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100601374B1 (ko) * 2004-05-28 2006-07-13 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치
JP2007273919A (ja) * 2006-03-31 2007-10-18 Nec Corp 半導体装置及びその製造方法
US7396776B2 (en) * 2006-07-10 2008-07-08 International Business Machines Corporation Semiconductor-on-insulator (SOI) structures including gradient nitrided buried oxide (BOX)
JP5458367B2 (ja) * 2007-07-09 2014-04-02 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261802A (ja) * 1997-03-19 1998-09-29 Toshiba Electron Eng Corp 薄膜トランジスタアレイ基板及び薄膜トランジスタアレイ基板の製造方法
JP2000091583A (ja) * 1998-09-08 2000-03-31 Matsushita Electric Ind Co Ltd 半導体素子
JP2003257861A (ja) * 2001-12-28 2003-09-12 Sharp Corp 半導体素子およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018195851A (ja) * 2013-04-29 2018-12-06 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US20100283106A1 (en) 2010-11-11
CN101924111B (zh) 2013-03-06
CN101068030A (zh) 2007-11-07
US7772645B2 (en) 2010-08-10
US20120058646A1 (en) 2012-03-08
CN101068030B (zh) 2011-07-27
US20070228457A1 (en) 2007-10-04
US8779512B2 (en) 2014-07-15
CN101924111A (zh) 2010-12-22
US8080850B2 (en) 2011-12-20
US20130221440A1 (en) 2013-08-29
US8431447B2 (en) 2013-04-30

Similar Documents

Publication Publication Date Title
JP2007273919A (ja) 半導体装置及びその製造方法
JP5015471B2 (ja) 薄膜トランジスタ及びその製法
JP4382375B2 (ja) 薄膜トランジスタの製造方法
JP2005228819A (ja) 半導体装置
JP2004040108A (ja) Ｌｄｄ構造を有する薄膜トランジスタとその製造方法
JP2004063845A (ja) 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置
JP2006332172A (ja) 半導体装置及び半導体装置の製造方法
JP2000332254A (ja) 薄膜トランジスタ装置
JP5641371B2 (ja) 半導体装置及びその製造方法
US9040368B1 (en) Thin film transistor and method of making the same
JP2009026781A (ja) 集積型半導体装置およびｍｉｓ型半導体装置
JP2014033136A (ja) 表示装置およびその製造方法
JP2010098149A (ja) 表示装置およびその製造方法
KR101334177B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP2002026332A (ja) 薄膜トランジスタの製造方法
JP2001036097A (ja) 半導体装置
JP2008270637A (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP4249512B2 (ja) 絶縁ゲイト型半導体装置
JP2006237310A (ja) Ｍｏｓトランジスタ及びその製造方法
JP2004064056A (ja) 半導体集積回路の作製方法
JP2005217368A (ja) 薄膜トランジスタおよびその製造方法
JP2000196095A (ja) 薄膜トランジスタ及びその製造方法
JP2001094108A (ja) 電界効果トランジスタ、トランジスタアレイ基板、およびその製造方法
KR100683664B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자
JP2011124596A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090212

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121226