KR930007096B1 - 세미콘덕터-온-인슐레이터(semiconductor-on-insulator)구조와 세미콘덕터-온-인슐레이터 구조를 가지는 반도체장치의 제조방법 - Google Patents
세미콘덕터-온-인슐레이터(semiconductor-on-insulator)구조와 세미콘덕터-온-인슐레이터 구조를 가지는 반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR930007096B1 KR930007096B1 KR1019890018051A KR890018051A KR930007096B1 KR 930007096 B1 KR930007096 B1 KR 930007096B1 KR 1019890018051 A KR1019890018051 A KR 1019890018051A KR 890018051 A KR890018051 A KR 890018051A KR 930007096 B1 KR930007096 B1 KR 930007096B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- active substrate
- fixed charge
- sio
- semiconductor
- Prior art date
Links
- 239000012212 insulator Substances 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 134
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 93
- 239000012535 impurity Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000009826 distribution Methods 0.000 claims description 12
- 239000011575 calcium Substances 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 claims description 5
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052791 calcium Inorganic materials 0.000 claims description 5
- 239000011591 potassium Substances 0.000 claims description 5
- 229910052700 potassium Inorganic materials 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005304 joining Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 5
- 229920005591 polysilicon Polymers 0.000 claims 5
- 230000008878 coupling Effects 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 description 18
- 230000003068 static effect Effects 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920006332 epoxy adhesive Polymers 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- YWCYJWYNSHTONE-UHFFFAOYSA-O oxido(oxonio)boron Chemical compound [OH2+][B][O-] YWCYJWYNSHTONE-UHFFFAOYSA-O 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
내용 없음.
Description
제1a도와 제1b도는 종래의 결합기술을 설명하기 위한 단면도.
제2도는 제1b도에 도시된 SOI구조를 사용하는 MOSFET의 예를 나타내는 단면도.
제3도는 SiO2층에서 발생하는 반전(inversion) 및 공핍(depletion)상태를 방지하는 종래의 하나의 방법을 설명하기 위한 단면도.
제4도는 SiO2층에서 발생하는 반전 및 공핍상태를 방지하는 종래의 다른 방법을 설명하기 위한 단면도.
제5a 내지 5e도는 SOI구조를 형성하는 제안된 방법을 설명하기 위한 단면도.
제6a 내지 6f도는 본 발명의 따른 세미콘덕터-온-인슐레이터구조를 제조하는 방법의 첫번째 실시예를 설명하기 위한 단면도.
제7도는 SiO2층에서의 A1확산을 설명하기 위한 그래프.
제8a 내지 8c도는 각각 SiO2/Si, Si/Si 및 SiO2/SiO2의 결합 상태를 설명하기 위한 데이타를 나타내는 도.
제9a 내지 9e도는 본 발명에 따른 세미콘덕터-온-인슐레이터 구조를 제조하는 방법의 두번째 실시예를 설명하기 위한 단면도.
제10도는 확대된 크기로 두번째 실시예에 의하여 제조된 세미콘덕터-온-인슐레이터 구조를 나타내는 단면도.
제11도는 제10도에 도시된 세미콘덕터-온-인슐레이터 구조의 사용에 의하여 형성되는 MOSFET를 나타내는 단면도.
제12a 내지 12c도는 본 발명에 따른 세미콘덕터-온-인슐레이터 구조를 제조하는 방법의 세번째 실시예를 설명하기 위한 단면도.
제13도는 본 발명에 따른 세미콘덕터-온-인슐레이터 구조를 제조하는 방법의 첫번째 실시예의 변경을 설명하기 위한 단면도.
본 발명은 일반적으로 세미콘덕터-온-인슐레이터 구조와 세미콘덕터-온-인슐레이터 구조를 가지는 반도체장치의 제조방법에 관한 것으로, 특히 실리콘-온-인슐레이터(SOI)등의 세미콘덕터-온-인슐레이터구조와 이러한 세미콘덕터-온-인슐레이터 구조를 가지는 반도체장치의 제조방법에 관한 것이다.
SOI기술은 고속 소자들을 제조하기 위한 두개의 단일 크리스탈 반도체층들 사이의 절연층과 알파선에 의하여 쉽게 영향받지 않는 반도체장치를 형성하는 방법으로서 제안되었다. SOI구조를 제조하는 방법으로서 실리콘 온 사파이어(SOS)기술, 레이저 용해기술, 웨이퍼 결합기술 등이 있다. 그러나, SOS기술과 레이저 용해 기술에 따르면 절연층 위에 단일 크리스탈 층을 완전하게 형성하는 것은 어렵다. 이러한 이유 때문에 웨이퍼 결합기술이 주목을 많이 받는다.
제1a도와 1b도는 종래의 결합기술을 설명하기 위한 도이다. 제1a도에 도시된 바와같이 베이스 기판 40과 액티브 기판41중의 하나의 표면이 이산화실리콘(SiO2)층 42에 의하여 덮혀진다. 이 예에서, SiO2층 42는 베이스 기판 40을 덮는다. 액티브 기판 41은 화살표에 의하여 지시된 바와같이 SiO2층 42를 가지는 베이스 기판 40에 결합된다. 그후, 액티브 기판 41은 제1b도에 가상선으로 지시된 액티브 기판 41의 일부를 제거하기 위하여 래핑(lapping)과 폴리싱(polishing)공정으로 처리된다. 결과적으로 베이스 기판 40의 SiO2층 42위에 남겨진 액티브 기판 41은 약 5미크론의 두께를 갖는다.
제1b도에 도시된 SOI구조가 금속산화물 반도체 전계효과 트랜지스터(MOSFET)를 만들기 위해 사용되면, MOSFET의 게이트전극 g는 제2도에 도시된 바와같이 절연층 43을 거쳐 베이스 기판 40위에 형성된다. 다음, 두개의 n형 영역들이 MOSFET의 소오스 S와 드레인 d를 형성하기 위하여 액티브 기판 41에 형성된다.
그러나, SiO2층 42에 존재하는 SiO와 Si2O3등의 산소가 결핍된 분자가 베이스 기판 40과 액티브 기판 41사이에 제공된다. 이러한 이유 때문에, 양성 인터페이스(interface)상태가 SiO2인터페이스에서 발생하고 반전(inversion) 및 공핍(depletion)상태가 액티브 기판 41의 측면상의 인터페이스에서 발생한다. 이러한 반전 및 공핍상태가 발생하면, 전자 변이가 MOSFET의 소오스 S와 드레인 d사이에서 자연적으로 발생하고 MOSFET의 잘못된 동작을 야기시킨다.
상술된 MOSFET의 잘못된 동작을 방지하기 위하여 SiO2층 42에서 발생하는 반전 및 공핍상태를 방지할 필요가 있다.
제3도는 SiO2층 42에서 발생하는 반전 및 공핍상태를 방지하는 종래의 하나의 방법을 나타낸다. 제3도에서 음전압은 전원 44로부터 베이스 기판 40에 인가된다.
제4도는 SiO2층 42에서 발생하는 반전 및 공핍상태를 방지하는 종래의 다른 방법을 나타낸다. 제4도에서 붕소(B)등의 P형 불순물 a의 액티브 기판 41에서 음저하의 발생을 방지하기 위하여 액티브 기판 41의 측면상의 인터페이스에 주입된다.
그러나, 제3도에 도시된 방법에 따르면 베이스 기판 40에 음전압을 인가하기 위한 전압원 44를 추가할 필요가 있기 때문에 반도체장치를 제어하기 위한 제어장치가 복잡해지고 부피가 커지는 문제가 있다. 예를들면, 상보형 금속산화물 반도체(CMOS)장치의 경우에 그곳에는 P채널, n채널 트랜지스터들을 위한 두개의 바이어스 전압을 제공할 필요가 있다.
한편, 제4도에 도시된 방법에 따르면 주입된 불순물 이온에 기인하여 MOSFET의 임계전압을 조절하기 어렵다는 문제점이 있다. 더욱이, P형 불순물 a가 액티브 기판 41에 확산되고 열처리가 액티브 기판 41위에 소자들을 형성하기 위해 행해지면 게이트 g의 임계 전압이 변하는 문제가 있다. 따라서, 확산된 P형 불순물 a를 포함하지 않고, 충분히 얇은 액티브 기판을 만드는 것은 사실상 불가능하다.
상술한 문제점들을 제거하기 위하여 결합방벙이 일본공개특허 출원번호 1-186612에 제안되어 있다. 이 제안된 방법에 따르면 SOI구조가 제5a 내지 5e도에 도시된 바와같이 형성된다. 액티브 기판 51의 표면은 제 a도에 도시된 바와같이 SiO2층 53에 의하여 덮혀진다. 한편, 베이스 기판 61의 표면은 제5b도에 도시된 바와 같이 SiO2층 63에 의하여 덮혀진다.
SiO2층 63의 두께는 SiO2층 53의 그것보다 더 두껍다. 음고정전하 nfc가 제5c도에 도시된 바와같이 알루미늄(A1) 이온 등을 주입하므로써 SiO2층 53에 형성된다. 다음, 제5d도에 도시된 바와 같이 액티브 기판 51과 베이스 기판 61은 베이스 기판 61의 SiO2층 63이 음고정전하 nfc를 가지는 SiO2층 53과 접촉할 수 있도록 서로 결합된다. 결과적으로 SiO2층 53의 양전하는 제거된다. 다음, 제5d도에 도시된 구조는 액티브 기판 51의 꼭대기 부분을 폴리싱하므로써 제5e도에 도시된 구조로 형성된다.
그러나, 이 제안된 방법에 따르면 SiO2층 53이 열산화에 의하여 액티브 기판 51에 형성되고, 형성된 SiO2층 53은 0.4미크론 내지 1.0미크론 범위의 두께를 가진다. 이러한 이유 때문에 A1이온이 높은 에너지로 SiO2층 53에 주입되면, A1이온은 SiO2층 53을 쉽게 통과하고 액티브 기판 51에 도달한다. A1이온이 액티브 기판 51에 주입되면, 액티브 기판 51에 형성된 트랜지스터 등의 소자 특성이 변하고, 반도체장치의 실행이 빈약하게 되는 문제가 있다. 이 문제점은 액티브 기판 51의 넓은 부분이 SiO2층 53을 통과하는 A1이온에 의하여 손상되기 때문에 액티브 기판 51이 얇게 만들어 지면 특히 현저하게 나타난다.
SiO2층 53을 통과하는 A1이온을 방지하기 위하여 A1 이온이 주입되는 에너지를 감소시키는 것을 고려할 수 있다. A1 이온의 통과를 방지하기 위하여 에너지는 10KeV 또는 그 이하로 감소되어야 하나, 이러한 작은 에너지로 인하여 주입계수는 크게 감소되고 이온 주입량을 조절하는 것이 어렵게 된다.
따라서, 본 발명의 일반적인 목적은 살술된 문제점들이 제거되는 세미콘덕터-온-인슐레이터 구조와 이러한 세미콘덕터-온-인슐레이터 구조를 가지는 반도체장치의 새롭고 유용한 제조방법을 제공하기 위한 것이다.
본 발명의 다른 더욱 특별한 목적은 베이스 기판의 절연층에 첫 번재 고정전하를 발생시키고, 베이스 기판의 절연층 위에서 반도체로 만들어진 액티브 기판을 결합하고, 그것에 의하여 절연층과 액티브 기판의 인테페이스에서 두번째 고정전하를 발생시키는데, 여기서 첫번째와 두번째 고정전하는 서로 반대 극성을 가지며 임의의 두께로 액티브 기판을 형성하기 위하여 액티브 기판의 일부를 제거하는 단계로 이루어지는 세미콘덕터-온-인슐레이터 구조의 제조방법을 제공하기 위한 것이다. 본 발명의 방법에 따라 백채널(back channel)을 효과적으로 방지할 수 있고, 지정된 특성을 가지는 소자들을 형성하기 위하여 사용될 수 있는 액티브 기판을 제공할 수 있다. 더욱이, 액티브 기판과 절연층 사이의 결합강도는 커지고 아주 만족스럽다.
본 발명의 또다른 목적은 베이스 기판의 첫번째 절연층에서 첫번째 고정전하를 발생시키고, 첫번째와 두번째 절연층이 서로 접촉하도록 베이스 기판 위에서 두번째 절연층을 가지며 반도체로 만들어진 액티브 기판을 결합하고, 그것에 의하여 두번째 절연층과 액티브 기판의 인터페이스에서 두번째 고정전하를 발생시키는데, 여기서 첫번째와 두번째 고정전하는 서로 반대 극성을 가지며, 임의의 두께로 액티브 기판을 형성하기 위하여 적어도 액티브 기판의 일부를 제거하는 단계로 이루어지는 세미콘덕터-온-인슐레이터 구조의 제조방법을 제공하기 위한 것이다. 본 발명의 방법에 따라 백체널을 효과적으로 방지할 수 있고, 지정된 특성을 가지는 소자들을 형성하기 위하여 사용될 수 있는 액티브 기판을 제공할 수 있다.
본 발명의 또다른 목적은 적어도 그의 표면에서 절연층의 표면으로부터의 거리에 의존하는 불순물 밀도로서 소정의 밀도분포로 분포되는 불순물을 포함하는 절연층을 가지며, 소정의 밀도분포에서 최대의 불순물 밀도에 거의 대응하는 불순물 밀도를 가지는 절연층의 표면부의 첫번째 고정전하를 가지는 베이스 기판과 베이스 기판의 질연층 위에 결합되는 반도체로 만들어지고, 그것에 의하여 절연층과 액티브 기판의 인터페이스에서 두번째 고정전하를 발생하는 액티브 기판으로 이루어지며, 여기서 첫 번째와 두번째 고정전하들이 서로 반대 극성을 가지는 세미콘덕터-온-인슐레이터 구조를 제공하기 위한 것이다. 본 발명의 세미콘덕터-온-인슐레이터 구조에 따라 백채널을 효과적으로 방지할 수 있고, 지정된 특성을 가지는 소자들을 형성하기 위하여 사용될 수 있는 액티브 기판을 제공할 수 있다. 더욱이, 액티브 기판과 절연층 사이의 결합 강도는 커지고 아주 만족스럽다.
본 발명의 또다른 목적은 적어도 그의 표면부에서 첫번째 절연층의 표면으로부터의 거리에 의존하는 불순물 밀도로서 소정의 밀도분포로 불순물들을 포함하는 첫번째 절연층을 가지며 소정의 밀도분포에서 최대의 불순물을 밀도에 거의 대응하는 불순물 밀도를 가지는 첫번째 절연층의 표면부와 첫번째 고정전하를 가지는 베이스 기판과 두번째 절연층을 가지며 반도체로 만들어진 액티브 기판으로 이루어지고, 여기서 액티브 기판은 첫번째와 두번째 절연층들이 서로 접촉하도록 베이스 기판에서 결합되고, 그것에 의하여 두번째 절연층과 액티브 기판의 인터페이스에서 두번째 고정전하를 발생시키고, 첫번째와 두번째 고정전하들이 서로 반대 극성을 가지는 세미콘덕터-온-인슐레이터 구조를 제공하기 위한 것이다. 본 발명의 세미콘덕터-온-인슐레이터 구조에 따라 백채널을 효과적으로 방지할 수 있고, 지정된 특성을 가지는 소자들을 형성하기 위하여 사용될 수 있는 액티브 기판을 제공할 수 있다.
본 발명의 다른 목적들 및 특징들은 수반된 도면에 의거하여 다음에 서술한 것으로부터 분명해질 것이다.
본 발명에 따른 세미콘덕터-온-인슐레이터 구조의 제조방법의 첫번째 실시예가 제6a도 내지 6f도에 의거하여 서술된다. 제6a도는 P형 실리콘(Si)으로 만들어진 액티브 기판 14를 나타내고, 제6b도는 P형 또는 n형 Si로 만들어진 베이스 기판 12를 나타낸다. 베이스 기판 12는 제6c도에 도시된 바와같이 베이스 기판 12의 표면에 SiO2층 13을 형성하기 위하여 열 산화로 처리된다. 예를들면, SiO2층 13은 0.5미크론 내지 2.0미크론 범위의 두께를 가진다.
다음, 알루미늄(A1) 이온은 SiO2층 13에 음고정전하 nfc를 발생시키기 위하여 제6d도에 도시된 바와같이 SiO2층 13의 하나의 표면에 주입된다. 다음, 액티브 기판 14는 액티브 기판 14의 표면에 6e도에 도시된 바와같이 음고정전하 nfc를 가지는 SiO2층 13과 접촉하도록 베이스 기판 12에서 결합된다. 그후, 액티브 기판 14는 제6f도에 도시한 바와같이 바람직한 두께로 폴리싱된다.
제6f도에서 양전하는 액티브 기판 14에 A1 이온을 확산시키지 않기 때문에 액티브 기판 14와 SiO2층 13사이의 인터페이스에서 발생된다. 결과적으로, 반전 및 공핍상태는 액티브 기판 14와 SiO2층 13의 인터페이스에서 발생하는 것으로부터 방지된다. 백채널을 방지하는 효과는 SiO2층 13의 전계에 영향을 끼치는 액티브 기판 14를 덮는 SiO2층이 없기 때문에 크다.
제7도는 SiO2층 13에서의 A1의 확산을 설명하기 위한 그래프이다. 제7도에서 세로좌표는 A1밀도를 나타내고, 가로좌표는 제로 기핑로서 액티브 기판 14와 접촉하는 SiO2층 13의 표면을 취하므로써 SiO2층 13의 깊이를 나타낸다. 곡선 I는 90KeV의 주입에너지, 1×1015cm2의 주입량 및 7˚의 주입각에서 400nm의 두께를 가지는 SiO2층 13에 A1 이온을 주입하므로써 얻어진다. 곡선Ⅱ는 600분 동안 1050℃에서 질소(N2)가스로 행해지는어닐링(annealing)후에 얻어진다. 제7도로부터 알 수 있는 바와같이 곡선 Ⅰ과Ⅱ는 거의 동일하며, SiO2층 13의 A1 이온이 어닐링이 행해진 후에도 액티브 기판 14에 확산되지 않는다는 것이 확실하다. 액티브 기판 14는 열처리에 의하여 SiO2층 13에서 결합된다. 제8a도는 SiO2층과 Si층 사이의 결합강도를 나타낸다. 데이타는 500nm의 두께를 가지는 SiO2층에 대하여 얻어지고 열처리는 2시간 동안 N2가스로 행해진다. 첫번째 샘플은 Si기판과 Si기판의 하나의 표면 위에 형성된 SiO2층으로 만들어진다. 두번째 샘플은 Si기판으로 만들어진다. 첫번째와 두번째 샘플들은 첫 번째 샘플의 SiO2층이 두번째 샘플의 하나의 표면(Si층)과 접촉하도록 결합된다. 데이터는 에폭시 접착제에 의하여 첫번째 베이스 위에 첫번째 샘플의 고정되지 않은 표면(Si)를 고정시키고, 에폭시 접착제에 의하여 두번째 베이스 위에 두번째 샘플의 고정되지 않은 표면(Si)을 고정시키며, 서로 분리하기 위하여 적어도 첫번째와 두번째 베이스중의 하나를 끌어 당김으로써 얻어진다. 검정색 원형마크는 SiO2층과 Si층의 인터페이스에서 발생하는 분리를 나타내고, 흰색 원형마크는 Si층과 에폭시 접착제의 인터페이스에서 발생하는 분리를 나타낸다.
제8b도는 Si층과 Si층 사이의 결합강도를 나타내고, 제8c도는 SiO2층과 SiO2층 사이의 결합강도를 나타낸다. 제8b도와 8c도에 도시된 데이터는 제8a도와 동일한 조건에서 얻어진다. 두개의 Si층들 사이의 결합강도가 작고 불만족스러울지라도 결합강도는 제8a도에 도시된 경우에 매우 크고, 제8b도와 8c도에 도시된 경우에 대해서도 충분히 크다는 것을 알 수 있다.
다음, 본 발명에 따른 SOI구조의 제조방법의 두번째 실시예가 제9a도 내지 9e도에 의거하여 서술된다. 제9a도 내지 9e도에서 제6a도 내지 6f도에 대응하는 부분과 근본적으로 동일한 부분은 동일 참조번호로 표시된다.
제9a도는 P형 Si로 만들어지고 SiO2층 15에 의하여 덮혀지는 액티브 기판 14를 나타낸다. 제9b도는 P형 n형 Si로 만들어지고, SiO2층 13으로 덮혀진 베이스 기판 12를 나타낸다. SiO2층들 13과 15는 열산화에 의하여 형성된다. 예를들면, SiO2층 15는 0.04미크론 내지 0.1미크론 범위의 두께를 가지며, SiO2층 13은 0.5미크론 내지 2.0미크론 범위의 두께를 갖는다.
다음, A1이온은 SiO2층 13에 음고정전하 nfc를 발생시키기 위하여 제9C도에 도시된 바와같이 SiO2층 13의 하나의 표면에 주입된다. 음고정전하 nfc는 손상 등에 의하여 SiO2층 13에 발생된다. 다음 액티브 기판 14는 SiO2층 15의 표면이 제9d도에 도시된 바와 같이 음고정전하 nfc를 가지는 SiO2층 13과 접촉하도록 베이스 기판 12에 결합된다. 결합은 SiO2층 15가 음고정전하 nfc를 가지는 SiO2층 13과, 접촉하는 상태에서 전계를 인가함으로써 이루어지고, SiO2층들 15와 13은 반데트 발스힘(Van der waals force)에 의하여 결합된다. 그후, 액티브 기판 14의 꼭대기 부분은 제9e도에 도시된 바와같이 기계적 폴리싱 또는 화학에칭에 의하여 제거된다. 예를들면, 액티브 기판 14는 0.1미크론 내지 10미크론 범위의 바람직한 두께로 형성된다.
제10도는 확대된 크기로 두번째 실시예에 의하여 제조되는 SOI구조를 나타낸다. 양전하는 A1이온이 SiO2층 15에 주입되지 않기 때문에 SiO와 si2O3층 분자에 기인하여 SiO2층에 15에 발생된다. 한편, 음고정전하 nfc는 A1 이온에 기인하여 SiO2층 13에 발생되고, 음고정전하 nfc는 SiO2층 15의 양전하에 의하여 발생된 전계를 삭제한다. 다시말하면, 반대 극성의 고정전하들은 두개의 SiO2층들 13과 15의 인터페이스 상태에 대하여 발생된다. 그러므로, 전하는 액티브 기판 14와 SiO2층부(13과 15) 사이의 인터페이스에서 유도되지 않고, 이 인터페이스에서 발생하는 반전 및 공핍상태를 방지할 수 있다. SiO2층 15의 두께가 작기 때문에 액티브 기판 14위에 작용하는 고정전하의 전계는 크다.
제11도는 제10도에 도시된 SOI구조를 사용하여 형성된 MOSFET를 나타낸다. MOSFET는 소오스 18, 드레인 19 및 게이트 전극 20을 갖는다. SOI 구조는 18과 드레인 19 사이에 형성되는 반전 및 공핍층의 자연적인 발생을 방지한다. 따라서, MOSFET의 정상동작이 확보된다.
다음의 본 발명의 따른 SOI구조의 제조방법의 세번째 실시예가 제12a도 내지 12c도에 의거하여 서술된다. 제12a도 내지 12c도에서 제9a도 내지 9e도에 대응하는 부분들과 근본적으로 동일한 부분은 동일 참조 부호로 표시되고, 그의 서술은 생략된다. 제12a도는 SiO2층 15를 가지는 액티브 기판 14를 나타낸다. 제12b도는 양고정전하 pfc를 가지는 유리층 33을 가지느 베이스 기판 12를 나타낸다. 예를들면, 유리층 33은 65중량퍼센트의 산화아연(ZnO), 21.5중량퍼센트의 이산화붕소(BO2), 13.5중량퍼센트의 이산화실리콘(SiO2)를 함유하며, 어닐링은 유리층 33이 베이스 기판 12위에서 코팅된 후에 행해진다. 이 실시예에서 유리층 33은 5000Å 또는 그 이상의 두께를 가지며 SiO2층 15는 제조공정의 마지막 단계에서 행해지는 열처리동안 액티브 기판 14에 확산되는 P,B 및 Zn을 방지하기 위하여 500Å 또는 그 이상의 두께를 가진다.
제12a도와 12b도에 도시된 기판들 14와 12는 제12c도에 도시된 SOI구조를 제조하기 위하여 결합 공정으로 처리된다. 결과적으로 음전하는 액티브 기판 14와 SiO2층 15사이의 인터페이스에서 유도된다. 따라서, 첫번째와 두번째 실시예에서 얻을 수 있는 동일한 효과가 실제로 얻어질 수 있다.
상술된 조정을 가지는 유리층 33의 사용 대신에 8중량퍼센트의 인(P)을 함유하는 PSG(Phospho- silcate glass)층을 사용하는 것도 가능하다. 이러한 PSG층은 기상반응법(CVD법)에 의하여 베이스 기판 12위에 증착된다.
제13도는 본 발명에 따른 SOI구조의 실시예를 제조하는 방법의 첫번째 실시예를 변경한 것의 단면도이다. 이 변경에서 음고정전하 nfc를 가지는 SiO2층 13은 기판들 14와 12를 결합하기 전에 제13도의 가상선에 의하여 지시된 바와같이 소정의 두께로 폴리싱된다. 소정의 두께는 SiO2층 13의 폴리싱된 표면에서의 A1밀도가 제7도에서 거의 최대가 되도록 선택된다. 다시말하면, 음고정전하 nfc를 가지는 SiO2층 13의 임의의 두께는 표면부가 제7도에 도시된 A1밀도 대 깊이(거리) 곡선의 피크부에 대응하는 A1밀도를 함유하기 위하여 제거된다.
그러므로, SOI구조의 실시예는 음고정전하가 SiO2층 13과 액티브 기판 14 사이의 인터페이스에서 크게되는 특징이 있다. 따라서 백채널을 방지한 효과는 아주 만족스럽다.
이 변경은 두번째 방법의 실시예에 비슷하게 적용할 수 있다. 첫번째와 두번째 방법의 실시예들에서 이온 주입은 SiO2층 13에 A1 이온을 주입하기 위해 사용된다. 그러나 1
n
5와 m
10일때, SiO2층 13에 음고정전하를 발생시키기 위하여 1000ppm 내지 10000ppm의 폴리알루미늄 클로라이드[A12(OH)nC16-n]m을 포함하는 용액속에 SiO2층 13을 가지는 베이스 기판 12를 담글 수 있다. 또한 CVD, ECR(electron cycrotron resonance) 플라즈마 CVD 등에 의하여 음고정전하를 발생시키는 것도 가능하다.
더욱이, 음고정전하의 발생은 SiO2층 13에 AL이온을 주입하는 것으로 제한되지 않는다. 예를들면 칼슘(Ca), 칼륨(K), 및 주석(Sn) 등의 다른 소자들을 조입할 수 있다.
더욱이 액티브 기판 14는 n형 반도체로 만들어지고, 음전하는 액티브 기판 14와 SiO2층 15 사이의 인터페이스에서 발생되며, 베이스 기판 12와 SiO2층 13의 적층된 구조를 제조할 때 양전하가 SiO2층 13에 발생되도록 베이스 기판 12의 SiO2층 13에 원소들을 주입할 필요가 있다.
추가로, 액티브 기판 14가 결합된 구조는 세미콘덕터/인슐레이트 구조를 반드시 가질 필요는 없다. 단지 조건은 베이스 기판 구조가 적어도 절연층을 가지며, 전체적인 베이스 기판 구조가 절연층으로 만들어지는 것이다.
물론 결합공정이 열처리로 제한되는 것은 아니다. 예를들면, 기판에 정전펄스(electrostatic pulse)를 인가하는 결합방법이 적용될 수도 있다.
더욱이, 본 발명은 이들 실시예들로 제한되지 않으며 다양한 변화와 수정은 본 발명의 영역으로부터 벗어나지 않고 행할 수 있다.
Claims (25)
- 베이스 기판(12)의 절연층(13)에 첫번째 고정전하를 발생시키는 단계; 베이스 기판의 절연층 위에 반도체로 만들어진 액티브 기판(14)을 결합하고, 그것에 의하여 절연층과 액티브 기판의 인테페이스에서 두번째 고정전하를 발생시키고, 상기 첫번째와 두번째 고정전하들이 서로 반대 극성을 갖도록 하는 단계, 및 임의의 두께로 액티브 기판을 형성하기 위하여 액티브 기판의 일부를 제거하는 단계로 이루어지는 세미콘덕터-온-인슐레이터 구조의 제조방법.
- 제1항에 있어서, 상기 첫번째 고정전하가 음이고, 상기 두번째 고정전하가 양인 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조의 제조방법.
- 제1항 또는 2항에 있어서, 첫번째 고정전하를 발생시키는 상기 단계가 절연층(13)에 불순물을 주입하는 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조의 제조방법.
- 제1항 또는 2항에 있어서, 상기 결합 단계가 베이스 기판(12)의 절연층(13)위에 액티브 기판(14)를 결합하기 위하여 열처리를 적용하는 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조의 제조방법.
- 제1항 또는 2항에 있어서, 상기 절연층(13)이 이산화실리콘(SiO2)을 포함하는 그룹으로부터 선택된 물질로 만들어지고, 첫번째 고정전하를 발생시키는 상기 단계가 알루미늄(A1), 칼슘(Ca), 칼륨(K) 및 주석(Sn)을 포함하는 원소들의 그룹으로부터 선택된 불순물들을 절열층에 주입하는 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조의 제조방법.
- 제5항에 있어서, 상기 액티브 기판(14)이 단결정 실리콘, 비정질실리콘 및 폴리실리콘을 포함하는 그룹으로부터 선택된 물질로 만들어지는 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조의 제조방법.
- 제1항에 있어서, 첫번째 고정전하를 발생시키는 상기 단계는 절연층(13)에 불순물을 주입하고, 상기 불순물은 불순물 밀도가 절연층의 표면으로부터의 거리에 의존하는 소정의 밀도분포로써 분포되며, 더욱이 상기 방법이 절연층의 표면부가 소정의 밀도분포로서 최대 불순물 밀도에 거의 대응하는 불순물 밀도를 갖도록 상기 결합단계 전에 절연층(13)의 일부를 제거하는 단계를 포함하는 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조의 제조방법.
- 베이스 기판(12)의 첫번째 절연층(13, 33)에 첫번째 고정전하를 발생시키는 단계, 첫번째와 두번째 절연층이 서로 접촉하도록 베이스 기판 위에 두번째 절연층(15)을 가지며 반도체로 만들어진 액티브 기판(14)을 결합하고, 그것에 의하여 두번째 절연층과 액티브 기판의 인터페이스에서 두번째 고정전하를 발생시키고, 상기 첫번째와 두번째 고정전하가 서로 반대 극성을 갖도록 하는 단계, 및 임의의 두께로 액티브 기판을 형성하기 위하여 적어도 액티브 기판의 일부를 제거하는 단계로 이루어지는 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조의 제조방법.
- 제8항에 있어서, 상기 첫번째 고정전하가 음이고, 상기 두번째 고정전하가 양인 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조의 제조방법.
- 제8항 또는 9항에 있어서, 첫번째 고정전하를 발생시키는 상기 단계가 첫번째 절연층(13)에 불순물을 주입하는 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조의 제조방법.
- 제8항에 있어서, 상기 결합단계가 베이스 기판(12)의 첫번째 절연층(13)위에 액티브 기판(14)의 두번째 절연층(15)을 결합하기 위하여 열처리를 적용하는 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조의 제조방법.
- 제8항에 있어서, 상기 첫번째와 두번째 절연층들(13, 15)이 이산화실리콘(SiO2)을 포함하는 그룹으로부터 선택된 물질로 만들어지고, 첫번째 고정전하를 발생시키는 상기 단계가 알루미늄(A1), 칼슘(Ca), 칼륨(K) 및 주석(Sn)을 포함하는 원소들의 그룹으로부터 선택된 불순물을 첫번째 절연층(13)에 주입하는 것을 특징으로 하는 세콘덕터-온-인슐레이터 구조의 제조방법.
- 제12항에 있어서, 상기 액티브 기판(14)이 단결정실리콘, 비정질실리콘 및 폴리 실리콘을 포함하는 그룹으로부터 선택된 물질로 만들어지는 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조의 제조방법.
- 제8항에 있어서, 첫번째 고정전하를 발생시키는 상기 단계가 첫번째 절연층(13)에 불순물을 주입하고, 불순물 밀도가 첫번째 절연층의 표면으로부터의 거리에 의존하는 소정의 밀도분포로서 분포되고, 더욱이 상기 방법이 첫번째 절연층의 표면부가 소정의 밀도분포로서 최대 불순물 밀도에 거의 대응하는 불순물 밀도를 갖도록 상기 결합단계 전에 첫번째 절연층(13)의 일부를 제거하는 단계로 이루어지는 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조의 제조방법.
- 제8항에 있어서, 상기 첫번째 고정전하가 양이고, 상기 두번째 고정전하가 음인 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조의 제조방법.
- 제8항 또는 15항에 있어서, 상기 첫번째 절연층(33)이 유리 및 PSG를 포함하는 그룹으로부터 선택된 물질로 만들어지고, 상기 두번째 절연층(15)이 이산화실리콘(SiO2)을 포함하는 그룹으로부터 선택된 물질로 만들어지는 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조의 제조방법.
- 제16항에 있어서, 상기 액티브 기판(14)이 단결정실리콘, 비정질실리콘 및 폴리실리콘을 포함하는 그룹으로부터 선택된 물질로 만들어지는 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조의 제조방법.
- 적어도 그의 표면부에서 첫번째 고정전하를 갖는 절연층을 갖는 베이스 기판(12)과 베이스 기판의 절연층 위에 결합되고 반도체로 만들어지는 액티브 기판(14)으로 이루어지고, 그것에 의하여 절연층과 상기 액티브 기판의 인터페이스에서 두번째 교정전하를 발생시키고, 상기 첫번째와 두번째 고정전하가 서로 반대 극성을 가지는 세미콘덕터-온-인슐레이터 구조에 있어서, 상기 절연층(13)이 불순물 밀도가 절연층의 표면으로부터의 거리에 의존하는 소정의 밀도분포로써 분포되는 불순물을 포함하고, 절연층의 표면부가 소정의 밀도분포로서 최대 불순물 밀도에 거의 대응하는 불순물 밀도를 갖는 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조.
- 제18항에 있어서, 상기 첫번째 고정전하가 음이고, 상기 두번째 고정전하가 양인 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조.
- 제18항 또는 제19항에 있어서, 상기 절연층(13)이 이산화실리콘(SiO2)을 포함하는 그룹으로부터 선택된 물질로 만들어지고, 상기 불순물이 알루미늄(A1), 칼슘(Ca), 칼륨(K) 및 주석(Sn)을 포함하는 원소들의 그룹으로부터 선택되는 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조.
- 제20항에 있어서, 상기 액티브 기판(14)이 단결정실리콘, 비정질실리콘 및 폴리실리콘을 포함하는 그룹으로부터 선택된 물질로 만들어지는 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조.
- 적어도 그의 표면부에서 고정된 첫번째 전하를 가지는 첫번째 절연층(13, 33)을 가지는 베이스 기판(12)과 두번째 절연층(15)을 가지며 반도체로 만들어지고, 첫번째와 두번째 절연층들이 서로 접촉하도록 상기 베이스 기판 위에 결합되는 액티브 기판(14)으로 이루어지며, 그것에 의하여 두번째 절연층과 상기 액티브 기판의 인터페이스에서 두번째 고정전하를 발생시키고, 상기 첫번째와 두번째 고정전하들이 서로 반대극성을 가지는 세미콘덕터-온-인슐레이터 구조에 있어서, 상기 첫번째 절연층(13, 33)이 불순물 밀도가 첫번째 절연층의 포면으로부터의 거리에 의존하는 소정의 밀도분포로서 분포되는 불순물을 포함하고, 첫번째 절연층의 표면부가 소정의 밀도분포로서 최대 불순물 밀도에 거의 대응하는 불순물 밀도를 갖는 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조.
- 제22항에 있어서, 상기 첫번째 고정전하가 음이고, 상기 두번째 고정전하가 양인 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조.
- 제22항에 있어서, 상기 첫번째와 두번째 절연층들(13, 15)이 이산화실리콘(SiO2)을 포함하는 그룹으로부터 선택된 물질로 만들어지고, 상기 불순물이 알루미늄(A1), 칼슘(Ca), 칼륨(K) 및 주석(Sn)을 포함하는 원소들의 그룹으로부터 선택되는 것을 특징으로 하는 세미콘덕터-온-인슐레이터 구조.
- 제24항에 있어서, 상기 액티브 기판(14)이 단결정실리콘, 비정질실리콘 및 폴리실리콘을 포함하는 그룹으로부터 선택된 물질로 만들어지는 것을 특징으로하는 세미콘덕터-온-인슐레이터 구조.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP88-310458 | 1988-12-08 | ||
| JP31045888 | 1988-12-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900010934A KR900010934A (ko) | 1990-07-11 |
| KR930007096B1 true KR930007096B1 (ko) | 1993-07-29 |
Family
ID=18005494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890018051A KR930007096B1 (ko) | 1988-12-08 | 1989-12-06 | 세미콘덕터-온-인슐레이터(semiconductor-on-insulator)구조와 세미콘덕터-온-인슐레이터 구조를 가지는 반도체장치의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5066993A (ko) |
| EP (1) | EP0378906A1 (ko) |
| KR (1) | KR930007096B1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264720A (en) * | 1989-09-22 | 1993-11-23 | Nippondenso Co., Ltd. | High withstanding voltage transistor |
| US5449953A (en) * | 1990-09-14 | 1995-09-12 | Westinghouse Electric Corporation | Monolithic microwave integrated circuit on high resistivity silicon |
| JP2602597B2 (ja) * | 1991-12-27 | 1997-04-23 | 信越半導体株式会社 | 薄膜ｓｏｉ基板の製造方法 |
| US5360752A (en) * | 1993-10-28 | 1994-11-01 | Loral Federal Systems Company | Method to radiation harden the buried oxide in silicon-on-insulator structures |
| US6548878B1 (en) | 1998-02-05 | 2003-04-15 | Integration Associates, Inc. | Method for producing a thin distributed photodiode structure |
| US6458619B1 (en) * | 1998-02-05 | 2002-10-01 | Integration Associates, Inc. | Process for producing an isolated planar high speed pin photodiode with improved capacitance |
| US6753586B1 (en) | 1998-03-09 | 2004-06-22 | Integration Associates Inc. | Distributed photodiode structure having majority dopant gradient and method for making same |
| JP2002076336A (ja) * | 2000-09-01 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置およびｓｏｉ基板 |
| JP2007273919A (ja) * | 2006-03-31 | 2007-10-18 | Nec Corp | 半導体装置及びその製造方法 |
| JP2010114409A (ja) * | 2008-10-10 | 2010-05-20 | Sony Corp | Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置 |
| KR20100054453A (ko) * | 2008-11-14 | 2010-05-25 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
| JP2017055015A (ja) * | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4426570Y1 (ko) * | 1966-08-25 | 1969-11-07 | ||
| GB1596184A (en) * | 1976-11-27 | 1981-08-19 | Fujitsu Ltd | Method of manufacturing semiconductor devices |
| US4758529A (en) * | 1985-10-31 | 1988-07-19 | Rca Corporation | Method of forming an improved gate dielectric for a MOSFET on an insulating substrate |
| JPH0622245B2 (ja) * | 1986-05-02 | 1994-03-23 | 富士ゼロックス株式会社 | 薄膜トランジスタの製造方法 |
| JPS62291067A (ja) * | 1986-06-10 | 1987-12-17 | Nec Corp | 薄膜トランジスタの製造方法 |
| US4810664A (en) * | 1986-08-14 | 1989-03-07 | Hewlett-Packard Company | Method for making patterned implanted buried oxide transistors and structures |
| US4771016A (en) * | 1987-04-24 | 1988-09-13 | Harris Corporation | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor |
| NL8701251A (nl) * | 1987-05-26 | 1988-12-16 | Philips Nv | Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| GB2206445A (en) * | 1987-07-01 | 1989-01-05 | Spectrol Reliance Ltd | Method of manufacturing dielectrically isolated integrated circuits and circuit elements |
| US4774196A (en) * | 1987-08-25 | 1988-09-27 | Siliconix Incorporated | Method of bonding semiconductor wafers |
| JPH01186612A (ja) * | 1988-01-14 | 1989-07-26 | Fujitsu Ltd | 半導体基板の製造方法 |
| GB2215126B (en) * | 1988-02-19 | 1990-11-14 | Gen Electric Co Plc | Process for manufacturing a thin film transistor |
-
1989
- 1989-12-06 KR KR1019890018051A patent/KR930007096B1/ko not_active IP Right Cessation
- 1989-12-06 EP EP89312691A patent/EP0378906A1/en not_active Ceased
- 1989-12-07 US US07/447,524 patent/US5066993A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5066993A (en) | 1991-11-19 |
| KR900010934A (ko) | 1990-07-11 |
| EP0378906A1 (en) | 1990-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5231045A (en) | Method of producing semiconductor-on-insulator structure by besol process with charged insulating layers | |
| US6717213B2 (en) | Creation of high mobility channels in thin-body SOI devices | |
| EP0652591B1 (en) | Method of forming a radiation-hardened silicon-on-insulator semiconductor device | |
| US6893936B1 (en) | Method of Forming strained SI/SIGE on insulator with silicon germanium buffer | |
| KR100992232B1 (ko) | 실리콘게르마늄-온-절연체 기판 및 게르마늄-온-절연체기판을 제조하기 위한 방법 | |
| US7364958B2 (en) | CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding | |
| JP4906727B2 (ja) | ウェハ接合技術を用いて欠陥のない高Ｇｅ含有量のＳｉＧｅオン・インシュレータ（ＳＧＯＩ）基板を製造する方法 | |
| KR930007096B1 (ko) | 세미콘덕터-온-인슐레이터(semiconductor-on-insulator)구조와 세미콘덕터-온-인슐레이터 구조를 가지는 반도체장치의 제조방법 | |
| KR20080068870A (ko) | 기판에 결합된 게르마늄층의 처리 | |
| JPH0377329A (ja) | 半導体装置の製造方法 | |
| JPH0573349B2 (ko) | ||
| US6211064B1 (en) | Method for fabricating CMOS device | |
| JPH05129258A (ja) | 半導体ウエハの製造方法および半導体集積回路装置の製造方法 | |
| JPS63261880A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10189609A (ja) | 半導体装置及びその製造方法 | |
| JPH0464249A (ja) | Ｓｏｉ基板の製造方法 | |
| US20040206951A1 (en) | Ion implantation in channel region of CMOS device for enhanced carrier mobility | |
| JP2002203968A (ja) | Ｍｏｓトランジスタの製造方法及びｍｏｓトランジスタ | |
| JPH01186612A (ja) | 半導体基板の製造方法 | |
| TW477074B (en) | Semiconductor device and method of fabricating the same | |
| JPH02256270A (ja) | Ｓｏｉ構造及びその製造方法 | |
| JPH06302790A (ja) | 絶縁分離基板の製造方法 | |
| KR100198618B1 (ko) | 반도체기판의 제조방법 | |
| YAMADA et al. | DEVELOPMENT OF NEW THREE-DIMENSIONAL INTEGRATION TECHNOLOGY FOR RETINAL PROSTHESIS | |
| KR19980048203A (ko) | 이중게이트구조를 갖는 모스트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040723 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |