KR20080068870A - 기판에 결합된 게르마늄층의 처리 - Google Patents
기판에 결합된 게르마늄층의 처리 Download PDFInfo
- Publication number
- KR20080068870A KR20080068870A KR1020087011858A KR20087011858A KR20080068870A KR 20080068870 A KR20080068870 A KR 20080068870A KR 1020087011858 A KR1020087011858 A KR 1020087011858A KR 20087011858 A KR20087011858 A KR 20087011858A KR 20080068870 A KR20080068870 A KR 20080068870A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- germanium
- substrate
- treatment
- manufacturing
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 103
- 229910052732 germanium Inorganic materials 0.000 title claims description 112
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 title claims description 108
- 238000000034 method Methods 0.000 claims abstract description 85
- 238000011282 treatment Methods 0.000 claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 claims abstract description 29
- 238000010438 heat treatment Methods 0.000 claims abstract description 26
- 239000012212 insulator Substances 0.000 claims description 27
- 238000002161 passivation Methods 0.000 claims description 21
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 19
- 238000000280 densification Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 230000003287 optical effect Effects 0.000 claims description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 8
- 238000003949 trap density measurement Methods 0.000 claims description 8
- 230000003313 weakening effect Effects 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 239000002243 precursor Substances 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 230000005527 interface trap Effects 0.000 claims description 6
- 230000000877 morphologic effect Effects 0.000 claims description 6
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims description 5
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 claims description 5
- 230000003746 surface roughness Effects 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 238000009832 plasma treatment Methods 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- -1 N 2 Chemical compound 0.000 claims description 3
- 229910002367 SrTiO Inorganic materials 0.000 claims description 3
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 3
- 239000012777 electrically insulating material Substances 0.000 claims description 3
- 238000005121 nitriding Methods 0.000 claims description 3
- 239000000615 nonconductor Substances 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- 238000010301 surface-oxidation reaction Methods 0.000 claims description 2
- 238000001947 vapour-phase growth Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 183
- 238000004140 cleaning Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 238000000926 separation method Methods 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- 239000000523 sample Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 241000894007 species Species 0.000 description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 230000001680 brushing effect Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910003811 SiGeC Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000013590 bulk material Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 238000000678 plasma activation Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000001687 destabilization Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 기판 상에 얇은 게르마늄층을 포함하는 구조의 처리방법에 관한 것으로서, 상기 층은 상기 기판과 미리 결합되어 있고, 상기 방법은 상기 층 및/또는 게르마늄층과 하부층의 계면의 전기적 특성을 향상시키기 위한 처리를 포함하며, 상기 처리는 3시간 이하 동안 500℃ 내지 600℃ 사이의 온도에서 적용된 열처리임을 특징으로 한다. 본 발명은 또한 게르마늄층을 포함하는 구조의 제조방법으로서, 상기 방법은 적어도 그의 상부에 얇은 게르마늄층을 포함하는 도너 기판과 리시빙 기판 사이의 결합을 포함하며, 하기 단계: (a) 상기 게르마늄층이 결합 계면 부근에 위치하도록 리시빙 기판과 도너를 결합시키는 단계, (b) 상기 게르마늄층을 포함하지 않는 상기 도너 기판의 일부분을 제거하는 단계, 및 (c) 상기 처리방법에 따라 상기 리시빙 기판 및 상기 게르마늄층을 포함하는 상기 구조를 처리하는 단계를 포함하는 것을 특징으로 한다.
게르마늄층, 게르마늄-온-절연체 구조, 도너 기판, 리시빙 기판, 처리, 절연층
Description
본 발명은 마이크로전자공학(예를 들면 MOS의 제조) 및/또는 광전자공학(예를 들면 광검출기) 및/또는 광발전 응용(예를 들면 태양 전지) 분야에의 응용을 위한 게르마늄-온-절연체(Germanium-On-Insulator) 구조(또한 "GeOI" 구조로 언급됨)와 같은, 기판 상에 게르마늄층을 포함하는 구조의 제조 및 처리에 관한 것이다. 이와 같은 GeOI 구조는 기판 상의 전기적 절연체 층 상에 상기 게르마늄층을 포함한다.
게르마늄은 특히 상기 물질 내에서의 더 큰 전하 이동도(mobility of charge)(이론상의 정공 이동도 1900 ㎠V-1s-1, 전자 이동도 3900 ㎠V-1s-1)에 기인하여, 실리콘보다 더 유리한 전기적 특성을 가진다.
예를 들면 이후 게르마늄층 상에 트랜지스터 또는 통합 검출기를 형성할 수 있도록 하기 위해, 장래의 응용에 따라 상기 층의 전체 표면 상에 우수한 결정성, 전기적 및 형태학적 품질을 가지는 게르마늄층을 제조할 수 있는 것이 바람직하다.
문헌 US 6 833 195 및 US 2005/0042842는 각각 최종적으로 GeOI 구조를 얻기 위해, 제1기판 상에 게르마늄층의 에피택시(epitaxy), 상기 에피택시된(epitaxied) 게르마늄층 상에 SiO2 필름의 형성, 그 위에 제2기판과 결합하는 약화 구역(weakening zone)을 만들기 위하여 상기 게르마늄층 아래에 이온 주입, 이후 상기 약화 구역 상의 게르마늄층의 분리(이런 분리 기술은 또한 "Smart Cut®"이라는 용어로 알려져 있음)를 포함하는 GeOI 구조 제조방법을 개시한다.
이러한 문헌에 따른 방법은 또한 분리 전에 100-150℃의 온도에서 1시간 내지 60시간 동안 열처리에 의한 결합의 강화(즉, 결합층의 치밀화(densification)), 및 불균일성과 표면 거칠기를 조정하기 위한 연마(polishing), 습식 화학 처리(wet chemical treatment), 또는 에칭을 이용한 최종적인 게르마늄층 마무리 단계를 개시한다.
게르마늄이 직면한 첫 번째 일반적인 문제는 산소와의 높은 반응성이며, 이에 의하여 게르마늄층의 전기적 특성에 역효과를 가져오는 게르마늄 옥사이드 층을 형성시킨다.
이와 같은 산화는 특히 Ge/SiO2 계면에서 일어날 수 있다.
문헌 EP 04 292742(출원번호)로부터, SiO2 층의 형성 이전에, 계면층(interfacial layer)의 형성이 뒤따를 수 있는 GeOxNy 패시베이션(passivation) 층을 형성하는 방법이 알려져 있으며, 이에 의하여 상기 게르마늄층의 산화를 막고 SiO2와의 향상된 계면 품질을 얻을 수 있다.
또한, 증착 산화물을 포함하는 다층 구조에서, SiO2 치밀화 단계가 빈번하게 요구된다. TEOS형 산화물의 경우에, 산화물 치밀화 단계는 일반적으로 전이된 Si 층에 대하여 약 900℃에서 수행되며, 단지 전이된 게르마늄층에 대하여 부분적으로 이루어질 수 있다(또는 산업상의 제조 요구와는 어느정도 모순됨).
그러나, 문헌 US 2005/0148122에서는 600℃에서 한 시간 동안의 치밀화가 제안된다.
다양한 기술에 따라 유전성 증착(dielectric deposition) 이전에 게르마늄층을 제조하는 것이 또한 알려져 있다. 예를 들면, 유전체층의 형성을 수행하기 직전에 실리콘의 박층을 증착하는 것이 가능하다(예를 들면, 참조로서 병합된 하기 문헌들에 이용된 기술상의 보다 세부적인 사항 참조: "Si interlayer passivation on germanium MOS capacitors with high-k dielectric and metal gate" by Bai et al.- Elec. Dev; 26(6) 378-380(2005)-; 및 "Optimisation of a thin epitaxial Si layer as Ge passivation layer to demonstrate deep sub-micron n- and p-FETs on Ge-On-Insulator substrates" by Jaeger et al. - Micro. Engin; 80 26-29(2005)).
전이된 게르마늄층을 가진 헤테로구조(heterostructures)가 직면한 두번째 문제는 예를 들면 스마트 컷(Smart Cut®)에 의하여 제한된 온도에서 전이가 수행되어야할 필요가 있다는 것이며, 이는 게르마늄 옥사이드가 매우 빠르게 매우 휘발성이 되고(그의 산화된 형태의 불안정화), 그의 녹는점이 상대적으로 낮기(937℃) 때문이다. 그러므로 이용되는 온도는 매우 제한된다.
또한, 게르마늄의 경우에, 스마트 컷 이온 주입에 수반하는 손상된 두께가 실리콘의 경우에서보다 훨씬 크다. 이런 이유 때문에, 결정 복원(잔여 주입 결함의 복구)을 가능케 하는 열처리가 바람직할 수 있다.
그러므로, 스마트 컷에 의해 전이된 우수한 품질의 얇은 게르마늄 필름을 얻기 위해서는, 특히 명확하게 게르마늄과 양립할 수 있는 온도 범위에서 열처리를 수행하는 것이 필수적이라고 할 수 있다.
본 발명의 하나의 목적은 우수한 결정성 및 형태학적 품질 둘 다를 갖는 우수한 게르마늄층 및 베이스 기판과의 계면을 포함하는 구조를 얻는 것이다.
본 발명의 다른 목적은 게르마늄층의 전기적 특성을 향상시키는 것이다.
본 발명의 다른 목적은 게르마늄/절연체 계면에서 GeOI 기판의 전기적 품질을 최적화하는 것이다.
특히, 게르마늄층이 초기에 도너 기판으로부터 온 경우에, 하나의 목적은 마이크로전자공학(예를 들면 MOS 제조), 광전자공학, 및/또는 광발전(photovoltaics) 등에의 응용을 위해, 게르마늄층에 대한 전기적, 형태학적 및/또는 결정성 특성들의 우수한 품질을 유지하는 것이다.
상기 목적들을 달성하기 위하여, 일 측면에 따르면, 본 발명은 기판 상에 얇은 게르마늄층을 포함하는 구조의 처리방법을 제안하며, 상기 층은 상기 기판과 미리 결합되어 있다. 상기 방법은 상기 층 및/또는 하부층(underlying layer)과 상기 게르마늄층의 계면의 전기적 특성을 향상시키기 위한 처리를 포함하며, 상기 처리는 3시간 이하 동안 500℃ 내지 600℃ 사이의 온도에서, 더욱 특히 525℃ 내지 575℃ 사이의 온도에서, 더욱 특히 525℃ 내지 550℃ 사이의 온도에서, 더욱 특히 약 550℃의 온도에서 적용된 열처리임을 특징으로 한다. 상기 열처리는 또한 더욱 특히 약 1시간 동안 지속될 수 있으며, 및/또는 불활성 분위기에서 수행될 수 있다. 상기 전이된 박층은 약 1.5 ㎛ 이하, 바람직하게는 약 50 내지 약 200 ㎚ 사이의 대략적인 두께를 가질 수 있고, 및/또는 상기 기판은 실리콘으로 만들어질 수 있다.
선택적으로, 게르마늄층은 상기 구조의 상부층(upper layer)이며, 상기 상부층은 직접적으로 또는 결합층에 의해 단독으로 결합된다.
유리하게는, 상기 구조는 GeOI 구조, 즉 상기 박층과 상기 기판 사이에 전기적 절연 물질의 층을 또한 포함하는 구조이다. 상기 절연체 층은 옥사이드, 니트라이드, 또는 옥시니트라이드일 수 있거나, 또는 상이한 유형의 상이한 층의 병치(juxtaposition)로 구성될 수 있다.
사실상, 특히 그러한 GeOI 구조에서, 발명자들은 본 발명에 따른 열처리의 이용이 특히 허용가능한 "계면 트랩 밀도"("Density of Interface Trap", "DIT") 값을 달성함으로써, 존재하는 결함으로부터 게르마늄층을 실질적으로 복구시킬 수 있을뿐 아니라, 상기 층 및/또는 상기 게르마늄/절연체 계면의 전기적 품질을 향상시킬 수 있다는 점을 증명했다(후술 참조). 그러므로, EP 04292742(출원번호)에 개시된 바와 같이 체계적으로 패시베이션 층 및/또는 계면층을 제공할 필요없이, 기초적인 열처리가 게르마늄층의 전기적 및/또는 광학적 품질을 향상시키기에 충분할 것이다.
그러나, 어떤 경우라도, 상기 박층 및/또는 상기 박층과 상기 구조의 잔부 사이의 계면층에 인접한 패시베이션 층을 포함하는 구조를 선택적으로 제공할 수 있으며, 상기 계면층은 게르마늄과의 계면에서 전기적 및/또는 광학적 특성을 향상시킬 수 있는 물질로 만들어진다.
제2 측면에 따르면, 본 발명은 게르마늄층을 포함하는 구조의 제조방법을 제안하며, 상기 방법은 적어도 그의 상부에 하나의 얇은 게르마늄층을 포함하는 도너 기판(donor substrate)과 리시빙 기판(receiving substrate) 사이의 결합을 포함하며, 다음 단계를 포함하는 것을 특징으로 한다:
(a) 게르마늄층이 결합 계면에 근접하게 위치하도록 리시빙 기판과 도너를 결합시키는 단계;
(b) 상기 게르마늄층을 포함하지 않는 도너 기판의 일부분을 제거하는 단계;
(c) 상기 처리 방법에 따라 상기 리시빙 기판 및 상기 게르마늄층을 포함하는 구조를 처리하는 단계.
상기 도너 기판은 벌크 게르마늄 기판 또는 표면 상에 상기 에피택시된 게르마늄층을 포함하는 복합체 구조일 수 있다.
상기 리시빙 기판은 임의의 형태의 물질(예를 들면, 벌크 Si, SiC, SiGe, SiGeC, Ge, GeC, 석영, 유리, Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ족 합금 물질 등을 포함할 수 있음)로 만들어질 수 있다.
이러한 구조 제조 방법의 다른 특징은 다음과 같다:
- 상기 방법은 또한 (a) 단계 이전에, 상기 게르마늄층 상에 패시베이션 층의 형성을 포함한다. 패시베이션 층은 GeOxNy로 만들어질 수 있으며, 특히 하기 기술 중 임의의 것에 따라 형성될 수 있다:
표면 게르마늄 산화 후 게르마늄 산화물의 질화;
열처리;
전구체 NH3, N2, O2 또는 N2와 O2의 혼합물에 의한 플라즈마 처리.
- 상기 방법은 또한 (a) 단계 이전에, 에피택시된 Si, 고유전율("high-k") 물질, HfO2, AlN과 같은, 게르마늄과의 계면에서 전기적 및/또는 광학적 특성을 향상시키기 위한 물질로 상기 게르마늄층 상에(또는 적용가능한 경우, 상기 패시베이션 층 상에) 계면층을 증착하는 것을 포함한다;
- 상기 방법은 또한 (a) 단계 이전에, 도너 기판 상에 및/또는 리시빙 기판 상에, 옥사이드, SiO2, HfO2, SrTiO3, Ta2O5, TiO2, ZrO2, Al2O3, 또는 Y2O3, 또는 예를 들면, Al, Ge 또는 Si의 니트라이드 또는 옥시니트라이드와 같은 물질로 적어도 필수적으로 구성되는, 전기적 절연체 층의 형성 단계를 포함한다;
- 상기 절연층이 SiO2로 만들어지는 경우에, 그것은 다음 기술 중 하나에 의해 형성된다: 예를 들면 실란을 이용하거나 또는 TEOS를 이용한 PECVD 증착, 게르마늄층에 미리 증착된 Si 층 및/또는 리시빙 기판의 Si 표면의 열적 산화;
- 절연층의 형성은 약 500℃ 이하의 온도에서 적용되며, 선택적으로 절연층의 치밀화 단계는 600℃ 이하의 열처리에 의하여 적용된다;
- 상기 방법의 (b) 단계는 다음 기술들 단독 또는 조합 중 임의의 것을 이용하여 적용된다: 연마(polishing), 그라인딩(grinding), 에칭(etching);
- 다른 실시예로서, 상기 방법은 또한 다음을 포함한다:
(a) 단계 이전에, 상기 게르마늄층의 두께와 유사한 깊이에 약화 구역(weakening zone)을 형성하기 위해 도너 기판에 원자종을 주입하는 단계;
(b) 단계는 약화 구역 상에 존재하는 약한 결합을 끊기 위한 에너지 공급을 포함한다;
- 상기 방법은 또한 (b) 단계 이후에, 게르마늄층의 두께 균일성 및 표면 거칠기를 향상시키기 위한 상기 게르마늄층의 마무리 단계를 포함하며, 상기 표면 거칠기는 약 1 내지 약 5 Å RMS일 수 있다.
제3 측면에 따르면, 본 발명은 5e13eV-1·cm-2 이하, 또는 1e13eV-1·cm-2 이하, 또는 약 7e12eV-1·cm- 2 인 Ge/SiO2 계면 트랩 밀도(또는 "Dit")를 가지는 SiO2 결합층에 의해서 기판과 결합된 게르마늄층을 포함하는 게르마늄-온-절연체 구조(Ge-on-insulator structure)를 제안한다. 선택적으로, 상기 구조는 또한 패시베이션 층 및/또는 게르마늄층과 SiO2층 사이의 계면층을 포함한다.
다른 특징들, 목적들 및 이점들은 하기 도면에 의하여 예시된 후술하는 본 발명의 비제한적인 기재로 설명될 것이다.
절연체 상에 얇은 게르마늄층을 제조하는 방법은 특히 후술하는 상이한 단계들을 포함한다.
도 1에 관하여, 도너 기판(10)은 벌크 게르마늄 기판일 수 있으므로, 게르마늄층(15)은 상기 벌크 물질에 포함되어 있다.
첫번째 대안에 따르면, 도너 기판(10)은 에피택시된 게르마늄층(15)으로 코팅된 실리콘 기판이다.
두번째 대안에 따르면, 도너 기판(10)은 에피택시된 게르마늄층(15)으로 코팅된 복합체 구조이다.
후자의 경우에, 도너 기판(10)은 예를 들면, 그 위에 완충 구조가 있는 벌크단결정 실리콘 기판을 갖는 구조일 수 있으며, 상기 기판 상에 상기 기판으로부터 게르마늄층까지 변화하는 점진적으로 증가하는 게르마늄 농도를 가지는 연속하는 SiGe 층을 포함하는 완충구조(buffer structure)가 애피택시에 의해 형성된다.
도너 기판(10)은 또한 예를 들면, Si/Ge/Si/Ge 교대 배열을 가질 수 있다.
도 1b에 관하여, 이후 도너 기판(10)과 결합되는, 리시빙 기판(20)이 나타내어진다. 그것은 임의의 유형의 물질(예를 들면, 벌크 Si, 실리콘 옥사이드, SiC, SiGe, SiGeC, Ge, GeC, 석영, 유리, Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ족 합금 물질 등을 포함할 수 있음)로 구성될 수 있다.
도 1c에 관하여, 전기적 절연 물질 층(30)은 도너 기판(10) 상에 및/또는 리시빙 기판(20) 상에 증착된다.
게르마늄의 특정한 제조는 상기 절연층(30)의 증착 전에 적용될 수 있다.
그러므로 상기 표면은 예를 들면, HF 및/또는 오존 용액으로 세정될 수 있으며, 이후 브러싱(brushing)될 수 있다.
선택적으로, 상기 절연층(30)의 상기 증착 전에, 게르마늄과 층(15)이 접촉하게 되는 상기 절연체 사이의 계면의 품질을 향상시키기 위하여 층(15)의 패시베이션이 수행될 수 있다. 이러한 패시베이션은 이후 증착되는 임의의 물질에 대하여 "점착층(adhesion layer)" 기능을 가질 수 있다. 예를 들면, 이와 같은 패시베이션은 상기 층(15)의 표면 상에 얇은 GeOxNy 층의 형성일 수 있으며, 이에 의하여 상기 게르마늄이 공기 중에서 안정하고, 계면 품질이 향상될 수 있다. 이러한 층은 예를 들면 다음의 상이한 기술들의 단독 또는 조합에 따라 형성된다:
- 게르마늄의 표면 산화 후 게르마늄 산화물의 질화, 또는 그 역과정;
- NH3 또는 N2와 같은 질소에 대한 전구체, 및 물 또는 O2와 같은 산소에 대한 전구체를 이용한 열처리. 상기 열처리는 통상적인 처리, 관련 두께의 기능에 따라 다소 긴 처리, 급속 열적 산화(RTO 또는 "Rapid Thermal Oxidation") 또는 급속 열적 질화(RTN 또는 "Rapid Thermal Nitridation") 처리일 수 있다;
- 전구체 NH3, N2, O2 또는 N2와 O2 혼합물에 의한 플라즈마 처리.
다른 유형의 소위 "계면층"이 상기 절연층(30) 이전에, 상기 게르마늄층(15) 상에 직접적으로 또는 상기 패시베이션 층을 통하여 또한, 및 선택적으로 증착될 수 있다.
상기 계면층의 성질과 배열은 원하는 최종적인 응용에 따라 전기적, 광학적, 기계적 또는 다른 관점에서 게르마늄/절연체 계면 품질을 향상시킬 수 있도록 선택된다. 그것은 얇거나 두꺼울 수 있으며, 예를 들면 에피택시된 실리콘, 또는 고유전율 층("High-k" 층), HfO2 층 또는 AlN 층으로 구성될 수 있다.
그러므로 그 두께는 전형적으로 수 Å으로부터 수백 Å까지 다양할 수 있다.
이러한 층은 주입 단계 이전 또는 이후에 형성될 수 있다(도 1d 참조).
층(15)의 표면의 제조는 그 조성이 패시베이션 층을 위해 이용될 수 있는 물질 및 계면층을 위해 이용될 수 있는 물질의 조합인 층일 수 있다.
절연층(30)은 도너 기판(10) 상에 및/또는 리시빙 기판(20) 상에 형성된다.
절연층(30)이 리시빙 기판(20) 상에 형성되는 경우, 원칙적으로 아무런 온도 제한이 없다. 특히 상기 기판이 실리콘, 또는 고온에 보다 내성이 있는 다른 물질로 만들어진 경우가 바로 이와 같은 경우이다. 이렇게 하여, 예를 들면, 상기 리시빙 기판(20)이 적어도 실리콘으로 만들어진 상부를 가지는 경우, 열적 산화물로 만들어진 절연층이 전형적으로 1000℃를 초과하는 온도에서 형성될 수 있다.
반면, 상기 절연층(30)이 도너 기판(10) 상에 생성되는 경우, 그것은 유리하게 낮은 온도에서(약 600℃ 이하, 또는 약 500℃ 이하) 형성되며, 이는 전술한 바와 같이 게르마늄의 물리적 특성에 기인한다.
실리콘 옥사이드 층을 예를 들면 증기 상에서, SiH4 및 테트라-에틸-오르토-실리케이트(TEOS, tetra-ethyl-ortho-silicate)로 증착시킬 수 있으며, 또한 상이한 유형, 즉 SiO2, HfO2, SrTiO3, Ta2O3, TiO2, ZrO2, Al2O3, Y2O3의 층을 형성할 수 있다.
절연층(30)은 또한 Al, Ge, Si, 또는 다른 원소들의 니트라이드 또는 옥시니트라이드 층일 수 있다.
이와 같은 층들은 예를 들면 저압 화학 기상 증착법(LPCVD, Low Pressure Chemical Vapour Deposition)에 의해 또는 플라즈마 화학 기상 증착법(PECVD, Plasma Enhanced Chemical Vapour Deposition)에 의해 게르마늄 상에 증착될 수 있다.
이렇게 하여 증착된 절연층(30)은 이후 그것을 고정시킬 수 있는 치밀화가 유리하게 수행된다.
상기 치밀화 온도는 제한적이므로, 임계 온도이다. 사실상, 상기 방법의 이후 단계 모두는 상기 구조가 변화하는 것을 방지하기 위해서 이런 치밀화 온도를 현저하게 초과하지 않아야 한다: 보다 높은 온도에서의 단계는 상기 층에 추가적인 응력(stress), 또는 상기 층의 추가적인 치밀화, 또는 적용가능한 경우 상기 층의 탈가스를 일으킬 수 있다. 그러므로, 상기 치밀화 온도는 상기 방법의 잔여 부분에 있어서 고려되어야 한다.
예를 들면, 게르마늄 상에 증착된 TEOS 층에 대하여, 상기 증착 온도는 300℃부터 400℃까지 다양하다. TEOS 증착에 뒤따르는 치밀화는 불활성 기체(Ar, N2)에서 최고 약 600℃로 상기 구조를 가열함으로써 이루어질 수 있다.
상기 치밀화 온도는 하부의 게르마늄의 불안정한 성질에 의해 제한될 수 있다. 이렇게 하여, 상기 온도는 약 600℃로 제한될 수 있다.
게르마늄 계면 복구 열처리는 또한 절연층의 증착 이전에, 리시빙 기판과의 결합 이전에, 또는 주입 단계 이후에 수행될 수 있다. 이와 같은 처리는 상기 층 자체의 품질을 향상시킬 수 있으며, 특히 계면층과 절연층 사이의 계면의 품질을 향상시킬 수 있다.
세정 및 패시베이션 및/또는 계면층의 형성이 또한 상기 방법의 이와 같은 단계에서 예상될 수 있다.
도 1d에 관하여, 게르마늄층(15) 안에 또는 게르마늄층(15) 아래에, 바람직하게는 상기 게르마늄층 내부에 약화 구역(12)을 형성하기 위하여 원자종 주입이 도너 기판(10)의 한쪽 면을 통해 수행된다. 상기 주입된 종은 일반적으로 수소, 또는 헬륨과 같은 가벼운 것으로 선택된다. 공동-주입(co-implantation)은 또한 적어도 두 개의 상이한 종을 주입함으로써 수행될 수 있다.
예를 들면, 기초적인 수소 주입의 경우에, 적용 용량(doses)은 4e16 at/㎠ 부터 7e16 at/㎠ 까지 다양할 수 있다. 에너지로 환산하는 경우, 그것은 상기 스마트 컷 방법에 따라 전이되는 게르마늄의 두께(대략적으로 1000 Å 내지 1.5 ㎛ 사이)의 함수로서 40 keV 부터 250 keV 까지 다양할 수 있다.
공동 주입의 경우에, 에피택시된 게르마늄층에 대하여든지 또는 벌크 물질 내에 존재하는 층에 대하여든지, 예를 들면 수소 또는 헬륨을 이용할 수 있다. 상기 이용 용량은 수소에 대하여 7e16 at/㎠ 부터 2e16 at/㎠ 까지 및 헬륨에 대하여 3e16 at/㎠ 부터 0.5e16 at/㎠ 까지로 다양할 수 있다. 이온 에너지로 환산하는 경우, 그것은 수소에 대하여 40 부터 250 keV 까지, 바람직하게는 70 부터 90 keV 까지, 및 헬륨에 대하여 60 부터 250 keV 까지, 바람직하게는 120 부터 140 keV 까지로 다양할 수 있다.
층(15)이 절연층(30) 또는 얇은 절연층(30)으로 코팅되지 않는 경우, 상기 층(15)의 보호층(도 1d에 도시되지 않음)이 우선적으로 형성된다. 상기 보호층은 선택적인 방법으로, 그 위에 보호층이 잔류하는 층에 대하여 쉽게 제거될 수 있도록 배열된다. 이를 제조하기 위해 예를 들면 HfO2 절연층 상에 SiO2 보호층을 이용할 수 있다. 이후 상기 보호층은 주입 후에 제거될 수 있다.
도 1e에 관하여, 도너 기판(10)은 절연층(30)을 통하여 리시빙 기판(20)과 결합된다. 상기 절연층(30)은 또한 결합층으로 작용할 수 있다. 특히 SiO2로 만들어진 절연층(30)이 이용되는 경우가 바로 이와 같은 경우이다.
절연층(30) 및/또는 계면층의 존재 또는 부재에 따라, 이후 다양한 가능한 유형의 세정이 이용될 수 있다. 후술하는 예로서 인용된 유형의 세정은 일반적으로 브러싱과 함께 또는 브러싱 없이, 및 O3와 함께 또는 O3 없이 액체 상에서 수행된다:
1 - 게르마늄(도너 기판 상의)의 세정: HF 및/또는 HF/O3 및/또는 플라즈마 및/또는 UV 오존.
2 - 절연체(리시빙 및/또는 도너 기판 상의)의 세정: CMP 및/또는 플라즈마 및/또는 RCA, 물, NH4OH.
3 - 실리콘(리시빙 기판 상의)의 세정: RCA, 물, 암모니아.
절연층(30) 또는 기판의 세정은 웨트 벤치(wet benches)에서, 또는 액체 화학에 의해, 화학적으로 적응할 수 있는 단일-웨이퍼 세정 기계(single-wafer cleaning machines)에서 수행될 수 있다.
화학적 세정, 화학적 기계적 평탄화(chemical mechanical planarisation, CMP), 플라즈마 활성화, 또는 브러싱, 또는 이런 처리들의 조합과 같은, 분자 결합을 목적으로 하는 하나 이상의 표면 제조 처리가 또한 이용될 수 있다. 플라즈마 활성화는 특히 높은 결합 온도를 이용할 필요없이 충분한 결합을 가능케 하는 경우에 적합할 수 있다. 그러한 플라즈마 처리는 세정 이전, 또는 이후에 리시빙 기판(20) 상에서 수행될 수 있다.
상기 결합은 도너 기판(10) 및 리시빙 기판(20) 사이에서 수행된다. 다양한 시나리오가 수반된다;
- 도너 기판(10)이 절연층(30)을 가지나 리시빙 기판(20)은 절연층을 가지지 않는 경우에는 이른바 "하부" 결합("bottom" bonding);
- 도너(10) 및 리시빙(20) 기판들 각각이 절연층을 가지는 경우에는 이른바 "중간" 결합("middle" bonding);
- 도너 기판(10)은 절연층(30)을 가지지 않으나 리시빙 기판(20)은 절연층을 가지는 경우에는 이른바 "상부" 결합("top" bonding).
- 기판(10) 및 (20) 어느 것도 절연층(30)을 가지지 않는 경우에는 직접 결합.
상기 결합은 주위 온도에서 수행될 수 있으며, 이 경우에 결합시간은 전형적으로 3 초부터 수 초까지 다양하다.
선택적으로, 상기 결합 계면은 분리 온도 이하, 즉 300℃(통상적인 수소 주입에 대하여) 이하의 온도에서 강화될 수 있다.
도 1g에 관하여, 약화 구역(12) 상의 약한 결합을 끊는데 충분한 에너지를 공급하여, 층(15)이 도너 기판 (10)으로부터 분리된다.
상기 분리 온도 범위는 이용된 주입 조건(용량, 에너지, 주입된 이온 유형 등)과 밀접하게 연관된다.
전이는 열처리(층(15)이 초기에 에피택시된 층인 경우에 유리함)에 의하여 또는 기계적 기공과 결합된 열처리(층(15)이 초기에 벌크 도너 기판(10)에 포함된 층인 경우에 유리함)에 의하여 수행될 수 있다.
예를 들면, 상기 분리에 이용된 온도는 5 내지 10 ℃/분의 경사도로, 15분 내지 3시간 동안, 보다 바람직하게는 30분 내지 1시간 동안 250℃부터 380℃까지 다양할 수 있다.
상기 온도 및 조건(경사도, 분위기)은 산업적 이용에 적합한 분리 시간을 얻기 위해, 주입 조건 및 물질의 성질에 따라 조절될 수 있다.
분리 후에, 손상 구역(16)이 상기 층(15)의 상부 부분에 남는다.
이용된 화학적 방법에 따라, 이와 같은 손상부의 상이한 화학적 제거 기술들이 예상될 수 있다. 단독 또는 화학적 에칭과 결합된 폴리싱이 또한 수행될 수 있다. 어떤 경우라도, 최종적인 CMP 단계가 층(15)의 최종적인 거칠기를 감소시키기 위해 유리하게 이용된다.
예를 들면, 500 Å부터 2000 Å까지의 다양한 두께의 층 및 약 수 Å RMS, 전형적으로 5 Å RMS이하의 최종적인 거칠기를 얻기 위하여, CMP 폴리싱에 의하여 상기 손상 구역(16)으로부터 대략 2000 Å을 제거할 수 있다.
세정은 예를 들면 수 분(바람직하게는 1분) 동안 1-5% HF 용액(바람직하게는 1%)으로, 또는 HF-O3 용액으로 수행될 수 있다.
게르마늄층, 절연층(30) 및 리시빙 층(20)을 포함하는 최종적인 GeOI 구조가 얻어진다.
본 발명에 따라, 구조(40)의 어닐링 열처리(annealing heat treatment)는 불활성 분위기(아르곤 또는 질소)가 적용될 수 있는 경우에, 3시간 이하, 더욱 특히 약 1시간 동안 약 500℃ 내지 600℃ 사이, 더욱 특히 525℃ 내지 575℃ 사이, 더욱 특히 525℃ 내지 550℃ 사이, 더욱 특히 대략 550℃에서 이용되며, 이에 의하여 게르마늄의 표면층(15)의 우수한 전기적 및/또는 광학적 및 결정성 특성, 및 특히 계면에서 우수한 전기적 품질이 복원될 수 있다.
사실상, 본 발명자는 500℃ 미만에서는, 상기 게르마늄층(15)은 완전히 복구되지 않으며(후술하는 설명과 함께, 도 2a 내지 2c 참조), 600℃ 초과에서는, 예를 들면 전자 및 정공 이동도가 550℃에서 보다 2 내지 5배 낮은 값을 가져(후술하는 설명과 함께, 도 3a 및 3b 참조), 전기적 특성이 악화되는 점에 주목했다.
이러한 결과들은 특히 SiO2로 만들어진 절연층(30)(TEOS를 이용하여 형성됨)에 대하여 얻어졌으나, 또한 다른 유형의 절연 물질에 적용될 수 있다.
도 2a 내지 2c는 각각 500℃, 550℃ 및 600℃의 온도에서의 어닐링 후에, 리시빙 기판(20) 상에 전이된 층(15)에서 투과전자현미경(transmission electron microscopy, TEM)에 의한 세 장의 사진을 나타낸다.
이렇게 하여, 500℃ 내지 600℃ 사이 온도에서의 어닐링이 스마트 컷에 의하여 전이된, 상기 게르마늄층(15)에 포함된 결함들을 적어도 부분적으로 복원할 수 있다는 점이 분명하게 보여질 수 있다.
도 3a 및 3b는 스마트 컷에 의하여 얻어진 두 개의 최종적인 구조 샘플(40) 각각 상의 상이한 최종 어닐링 온도(500℃ 내지 650℃ 사이)에 대하여, Pseudo-MOS 방법에 따라 얻어진 곡선을 나타내며, 이는 기판(20)의 후위에 적용된 전압(V)의 함수로서 층(15)에서의 드레인-소스 전류(A) 변동을 보여준다.
상기 Pseudo-MOS 방법은 특히 "A Review of the Pseudo-MOS transistor in SOI Wafers: Operation, Parameter Extraction, and Applications" by S.Cristoloveanu et al.; IEEE Transactions on electron devices, vol. 47, No. 5, May 2000에 개시되어 있다.
이러한 방법은 임의의 CMOS 구성요소의 제조 이전에, 반도체-온-절연체 웨이퍼의 전기적 특성의 빠른 평가를 수행할 수 있게 한다. 이와 같은 방법에 따르면, 게르마늄층은 트랜지스터의 본체를 나타낼 수 있고, 삽입된 절연체 층(30)은 그리드 절연체(grid insulator)로서의 역할을 할 수 있다. 두꺼운 Si 기판(20)은 그리드로 작용하고 금속 지지체에 의해 편극화되며, 이에 의하여 층(15) 및 절연체(30) 사이의 계면에 전도성 채널을 유도한다. 상기 그리드 편극화(양성 또는 음성)에 따라, 반전(inversion) 또는 축적(accumulation) 채널이 활성화될 수 있다. 소스 및 드레인은 상기 층(15)의 표면 상에 제어 압력 탐침(controlled pressure probes)을 적용함에 의해 형성된다.
이렇게 하여, 기판(20)의 편극화를 이용함으로써, 우수한 게르마늄/절연체 계면 품질에 의하여 부하 운반체(load carriers)가 상기 계면에서, 또는 내재 트랩 내에 잡히는 것을 가능한 한 방지할 수 있으며, 이는 인가된 전기장에 대한 상기 층(15)의 우수한 전기적 반응성을 부여할 것이다(즉, 낮은 전압이 상기 기판(20)에 인가될 때 전류는 강하게 반응할 것이다).
도 3a에 관하여, 첫 번째 샘플에 대한 시험 온도는 500℃, 550℃, 600℃, 650℃이다.
도 3b에 관하여, 두 번째 샘플에 대한 시험 온도는 525℃, 550℃, 575℃, 600℃이다.
도 3a 및 3b에 관하여, 500℃ 내지 600℃ 사이의 온도에서 비교적 충분한, 525℃ 내지 575℃ 사이의 온도에서 다소 더 우수한, 525℃ 내지 550℃ 사이의 온도에서 훨씬 우수한 것으로 생각될 수 있는 결과를 확인할 수 있다. 가장 우수한 결과는 대략 525℃의 온도에서 얻어졌으나, 최적의 결과는 525℃ 및 550℃ 사이의 온도에서 얻어질 것이라는 점이 외삽에 의해 추정될 수 있다.
또한, 하기 두 개의 표는 전술한 상이한 온도에 대하여 층(15)에서의 계면 트랩 밀도(일반적으로 매달린 결합(pendant bonds) 및/또는 결정성 결함에 기인한 게르마늄과 절연체 사이의 계면에 존재하는 트랩의 수를 반영함), 전자 및 정공 이동도에 대한 측정 결과(Pseudo-MOS 방법을 이용함)를 나타낸다. 표 1은 상기 첫 번째 샘플(도 3a)에 관한 것이고, 표 2는 상기 두 번째 샘플(도 3b)에 관한 것이다.
| 온도 | 계면 트랩 밀도 (Dit) | 전자 이동도 (electron mobility) | 정공 이동도 (Hole mobility) |
| 500℃ | 6e13 | 225 m·s-2 | 430 m·s-2 |
| 550℃ | 4e12 | 380 m·s-2 | 280 m·s-2 |
| 600℃ | 3e13 | 60 m·s-2 | 160 m·s-2 |
| 650℃ | 3e13 | 60 m·s-2 | 50 m·s-2 |
| 온도 | 계면 트랩 밀도 (Dit) | 전자 이동도 (electron mobility) | 정공 이동도 (Hole mobility) |
| 525 | 7e12 eV-1×cm-2 | 310 ㎠×V-1×s-1 | 420 ㎠×V-1×s-1 |
| 550 | 7e12 eV-1×cm-2 | 310 ㎠×V-1×s-1 | 340 ㎠×V-1×s-1 |
| 575 | 1e13 eV-1×cm-2 | 120 ㎠×V-1×s-1 | 250 ㎠×V-1×s-1 |
| 600 | 4e13 eV-1×cm-2 | 측정 안됨 | 150 ㎠×V-1×s-1 |
이와 같은 곡선 및 결과는 다음을 입증한다:
- 500℃ 에서: 결정성 복구가 다소 이루어지며, 결정도 문제 및 계면에서의 문제가 남는다;
- 525℃ 내지 550℃ 사이에서: 구조는 옥사이드 및 계면의 관점에서 모두 품질이 우수하다.
- 550℃ 내지 600℃ 사이의 온도에서, 절연체 층 및 계면은 품질이 보다 낮다.
- 600℃ 초과하는 경우에, 절연체 층 및 계면은 품질이 나쁘다.
일단 상기 어닐링이 전술한 특정 온도에서 수행되는 경우에, 게르마늄층(15)은 이후 적어도 부분적으로 복구되고 향상된 전기적 계면 품질을 나타낸다.
전술한 바와 같이 패시베이션 층이 상기 구조 안에 삽입되는 경우, 향상된 결과가 더 향상된 계면 트랩 밀도 값과 함께 얻어질 수 있다는 점을 주목하여야 한다. 상기 어닐링 온도 범위는 동일하게 유지될 수 있고 또한 전기적 계면 품질을 유지할 수 있다.
적용가능한 경우에, 기판(20)의 후위에서 환원(deoxidation) 단계가 이용될 수 있다. 그것은 전면을 보호하면서, 또는 단일 면 기계(single-face machine)를 이용하여 액체 상에서 수행될 수 있다.
마지막으로, 최종 세정이 예를 들면 HF, 및/또는 오존을 이용하여 이용될 수 있다.
도너 기판(10)에, 게르마늄층(15)에 및/또는 리시빙 기판(20)에, 도핑제, 또는 당해 층에서 실질적으로 50%이하 또는 더욱 특히 5%이하의 탄소 농도를 가진 탄소와 같은, 다른 구성요소들이 첨가될 수 있다.
최종적으로, 본 발명은 상기 Ⅳ족 또는 Ⅳ-Ⅳ족 물질로 만들어진 기판(10) 및 (20)에 제한되지 않을 뿐 아니라, Ⅱ족, Ⅲ족, Ⅳ족, Ⅴ족 또는 Ⅵ족 원자단에 속하는 다른 유형의 물질들 및 Ⅳ-Ⅳ족, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 원자단에 속하는 합금으로 확장되며, 그 위에 게르마늄층(15)이 에피택시되거나(상기 도너 기판(10)에 대하여) 결합(상기 리시빙 기판(20)에 대하여)될 수 있다. 또한, 상기 기판(10) 및/또는 (20)은 유전성 물질과 같은, 부도체 또는 비-반도체 물질로 만들어진 중간층을 포함할 수 있다.
합금 물질의 경우에, 선택된 합금은 2원, 3원, 4원 또는 보다 높은 차원일 수 있음이 명시되어야 한다.
도 1a 내지 1g는 본 발명에 따른 GeOI 구조 형성 방법의 상이한 단계를 나타낸다.
도 2a 내지 도 2c는 각각 500℃, 550℃ 및 600℃의 온도에서의 열처리 후에, 절연체 상에 전이된 세 개의 게르마늄층의 주사전자현미경에 의한 세 개의 사진을 나타낸다.
도 3a 및 3b는 Pseudo-MOS형 테스트 동안에 베이스 기판에 인가된 전압(V)의 함수로서, GeOI 구조에서 측정된 드레인-소스 전류(A)의 두 개의 대표적인 다이어그램이다 - 각각 상이한 GeOI 구조 어닐링 온도에 대하여 얻어진 곡선.
본 발명은 우수한 전기적, 형태학적 및 결정성 특성을 갖는 게르마늄층과 우수한 결정성 및 형태학적 품질 둘 다를 갖는 베이스 기판과의 계면을 포함하는 구조에 관한 것으로서, 마이크로전자공학, 광전자공학 및 광발전 등에 응용될 수 있다.
Claims (34)
- 기판 상에 얇은 게르마늄층을 포함하는 구조의 처리방법으로서,상기 층은 상기 기판과 미리 결합되어 있고,상기 방법은 상기 층 및/또는 게르마늄층과 하부층의 계면의 전기적 특성을 향상시키기 위한 처리를 포함하며, 상기 처리는 3시간 이하 동안 500℃ 내지 600℃ 사이의 온도에서 적용된 열처리임을 특징으로 하는처리방법.
- 제1항에 있어서,상기 열처리는 525℃ 내지 575℃ 사이의 온도에 상응하는처리방법.
- 제2항에 있어서,상기 열처리는 525℃ 내지 550℃ 사이의 온도에 상응하는처리방법.
- 제3항에 있어서,상기 열처리는 약 550℃의 온도에 상응하는처리방법.
- 제4항에 있어서,상기 열처리는 약 1시간 동안 지속되는처리방법.
- 제5항에 있어서,상기 열처리는 불활성 분위기에서 수행되는처리방법.
- 제1항 내지 제6항 중 어느 한 항에 있어서,상기 박층은 약 50 내지 약 200 ㎚ 사이의 두께를 가지는처리방법.
- 제1항 내지 제7항 중 어느 한 항에 있어서,상기 게르마늄층은 상기 구조의 상부층이며, 상기 상부층은 직접적으로 또는 결합층에 의해 단독으로 결합되는처리방법.
- 제1항 내지 제8항 중 어느 한 항에 있어서,상기 기판은 Si로 만들어진처리방법.
- 제1항 내지 제9항 중 어느 한 항에 있어서,상기 구조는 또한 게르마늄-온-절연체 구조(또는 "GeOI" 구조)가 되도록, 상기 박층 및 상기 기판 사이에 전기적 절연 물질의 층을 포함함으로써, 기판 상의 전기적 절연체 층 상에 얇은 게르마늄층을 포함하는처리방법.
- 제10항에 있어서,상기 절연층은 옥사이드, 니트라이드 또는 옥시니트라이드 또는 다른 유형의 층들의 스택으로 적어도 필수적으로 구성되는처리방법.
- 제1항 내지 제11항 중 어느 한 항에 있어서,상기 구조는 또한 상기 박층에 인접한 패시베이션 층을 포함하는처리방법.
- 제1항 내지 제11항 중 어느 한 항에 있어서,상기 구조는 또한 상기 박층과 상기 구조의 잔부 사이의 계면층을 포함하며, 상기 계면층은 게르마늄과의 계면에서 전기적 및/또는 광학적 및/또는 결정성 특성을 향상시킬 수 있는 물질로 만들어지는처리방법.
- 제12항에 있어서,상기 구조는 또한 상기 박층 및 상기 구조의 잔부 사이의 계면층을 포함하며, 상기 계면층은 게르마늄과의 계면에서 전기적 및/또는 광학적 특성을 향상시킬 수 있는 물질로 만들어지는처리방법.
- 게르마늄층을 포함하는 구조의 제조방법으로서,상기 방법은 적어도 그의 상부에 얇은 게르마늄층을 포함하는 도너 기판과 리시빙 기판 사이의 결합을 포함하며, 하기 단계:(a) 상기 게르마늄층이 결합 계면 부근에 위치하도록 리시빙 기판과 도너를 결합시키는 단계;(b) 상기 게르마늄층을 포함하지 않는 상기 도너 기판의 일부분을 제거하는 단계;(c) 제1항 내지 제14항 중 어느 한 항에 따른 처리방법에 따라 상기 리시빙 기판 및 상기 게르마늄층을 포함하는 상기 구조를 처리하는 단계를 포함하는 것을 특징으로 하는구조의 제조방법.
- 제15항에 있어서,단계 (a) 이전에, 상기 게르마늄층 상에 패시베이션 층을 형성하는 단계를 더 포함하는구조의 제조방법.
- 제16항에 있어서,상기 패시베이션 층은 GeOxNy로 만들어지며, 하기 기술: 게르마늄의 표면 산화 후 게르마늄 산화물의 질화 또는 그 역과정; NH3 또는 N2와 같은 질소에 대한 전구체, 및 물 또는 O2와 같은 산소에 대한 전구체를 이용한 열처리; 및 전구체 NH3, N2, O2, 또는 N2와 O2의 혼합물에 의한 플라즈마 처리의 단독 또는 조합 중 임의의 것에 따라 처음으로 형성되는 것을 특징으로 하는구조의 제조방법.
- 제15항에 있어서,단계 (a) 이전에, 게르마늄과의 계면에서의 전기적 및/또는 광학적 특성을 향상시키기 위한 물질로, 상기 게르마늄층 상에 계면층을 증착시키는 것을 더 포함하는구조의 제조방법
- 제16항 또는 제17항에 있어서,단계 (a) 이전에, 게르마늄과의 계면에서의 광학적 및/또는 형태학적 특성의 향상을 가능케 하는 물질로, 상기 패시베이션 층 상에 계면층을 증착시키는 것을 더 포함하는구조의 제조방법.
- 제18항 또는 제19항에 있어서,상기 계면층은 에피택시된 Si, 고유전율("high-k") 물질, HfO2 및 AlN 중 어느 하나로 만들어지는구조의 제조방법.
- 제15항 내지 제20항 중 어느 한 항에 있어서,단계 (a) 이전에, 상기 도너 기판 및/또는 상기 리시빙 기판 상에 전기적 절연체 층을 형성시키는 단계를 더 포함하는구조의 제조방법.
- 제21항에 있어서,상기 형성된 절연층은 SiO2, HfO2, SrTiO3, Ta2O5, TiO2, ZrO2, Al2O3, 또는 Y2O3와 같은 산화물, 또는 예를 들면 Al, Ge 또는 Si의 니트라이드 또는 옥시니트라이드로 적어도 필수적으로 구성되는구조의 제조방법.
- 제15항 내지 제21항 중 어느 한 항에 있어서,상기 절연층은 적어도 필수적으로 SiO2로 구성되며, 하기 기술: 실란을 이용하는 증기 상 증착; TEOS를 이용하는 증기 상 증착; 및 상기 게르마늄층 상에 미리 증착된 Si 층 및/또는 상기 리시빙 기판의 Si 표면의 열적 산화 중 하나에 의하여 형성되는구조의 제조방법.
- 제21항 내지 제23항 중 어느 한 항에 있어서,상기 절연층의 형성은 약 500℃ 이하의 온도에서 적용되는구조의 제조방법.
- 제21항 내지 제24항 중 어느 한 항에 있어서,600℃ 이하에서 열처리에 의해 적용되는 상기 절연층의 치밀화 단계를 더 포함하는구조의 제조방법.
- 제15항 내지 제25항 중 어느 한 항에 있어서,상기 방법은 단계 (a) 이전에, 상기 게르마늄층의 두께와 유사한 깊이에 약화 구역을 형성하기 위해, 상기 도너 기판에 원자종을 주입하는 단계를 더 포함하며, 단계 (b)는 상기 약화 구역 상에 존재하는 약한 결합을 끊기 위한 에너지 공급을 포함하는구조의 제조방법.
- 제15항 내지 제26항 중 어느 한 항에 있어서,단계 (b) 이후에, 두께 균일성 및 표면 거칠기를 향상시키기 위한 상기 게르마늄층의 마무리 단계를 더 포함하는구조의 제조방법.
- 제27항에 있어서,상기 마무리 단계는 상기 게르마늄층의 표면 거칠기가 약 1 내지 약 5 Å RMS 사이가 되도록 적용되는구조의 제조방법.
- 제15항 내지 제28항 중 어느 한 항에 있어서,상기 도너 기판은 벌크 게르마늄 기판 또는 표면 상에 상기 게르마늄층을 포함하는 복합체 구조인구조의 제조방법.
- 5e13 eV-1·cm-2 이하의 Ge/SiO2 계면 트랩 밀도(또는 "Dit")를 가지는 SiO2 결합층을 통해 기판과 결합된 게르마늄층을 포함하는게르마늄-온-절연체 구조.
- 제30항에 있어서,상기 계면 트랩 밀도는 4e13 eV-1·cm-2 이하인게르마늄-온-절연체 구조.
- 제31항에 있어서,상기 계면 트랩 밀도는 1e13 eV-1·cm-2 이하인게르마늄-온-절연체 구조.
- 제32항에 있어서,상기 계면 트랩 밀도는 7e12 eV-1·cm-2 이하인게르마늄-온-절연체 구조.
- 제30항 내지 제33항 중 어느 한 항에 있어서,상기 게르마늄층 및 상기 SiO2 층 사이에 패시베이션 층 및/또는 계면층을 포함하는게르마늄-온-절연체 구조.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0510636 | 2005-10-19 | ||
| FR0510636A FR2892230B1 (fr) | 2005-10-19 | 2005-10-19 | Traitement d'une couche de germamium |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080068870A true KR20080068870A (ko) | 2008-07-24 |
Family
ID=36676435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020087011858A KR20080068870A (ko) | 2005-10-19 | 2006-10-17 | 기판에 결합된 게르마늄층의 처리 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20080268615A1 (ko) |
| EP (1) | EP1949430A1 (ko) |
| JP (1) | JP2009513009A (ko) |
| KR (1) | KR20080068870A (ko) |
| CN (1) | CN101292342A (ko) |
| FR (1) | FR2892230B1 (ko) |
| WO (1) | WO2007045759A1 (ko) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7763502B2 (en) * | 2007-06-22 | 2010-07-27 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device |
| US8236668B2 (en) * | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| FR2923079B1 (fr) * | 2007-10-26 | 2017-10-27 | S O I Tec Silicon On Insulator Tech | Substrats soi avec couche fine isolante enterree |
| FR2933534B1 (fr) * | 2008-07-03 | 2011-04-01 | Soitec Silicon On Insulator | Procede de fabrication d'une structure comprenant une couche de germanium sur un substrat |
| EP2161742A1 (en) * | 2008-09-03 | 2010-03-10 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Method for Fabricating a Locally Passivated Germanium-on-Insulator Substrate |
| US8703521B2 (en) | 2009-06-09 | 2014-04-22 | International Business Machines Corporation | Multijunction photovoltaic cell fabrication |
| US8802477B2 (en) * | 2009-06-09 | 2014-08-12 | International Business Machines Corporation | Heterojunction III-V photovoltaic cell fabrication |
| LT5774B (lt) | 2010-04-21 | 2011-09-26 | Edvinas BAUBLYS | Pirkimo sistema savitarnos būdu |
| US20120045883A1 (en) * | 2010-08-23 | 2012-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
| US8772873B2 (en) | 2011-01-24 | 2014-07-08 | Tsinghua University | Ge-on-insulator structure and method for forming the same |
| CN102157432A (zh) * | 2011-01-24 | 2011-08-17 | 清华大学 | GeOI结构及其形成方法 |
| CN102184954B (zh) * | 2011-03-10 | 2013-03-27 | 清华大学 | 应变Ge沟道器件及其形成方法 |
| CN102169888B (zh) * | 2011-03-10 | 2012-11-14 | 清华大学 | 应变GeOI结构及其形成方法 |
| CN102184953B (zh) * | 2011-03-10 | 2013-03-27 | 清华大学 | 应变GeOI结构及其形成方法 |
| US8786017B2 (en) * | 2011-03-10 | 2014-07-22 | Tsinghua University | Strained Ge-on-insulator structure and method for forming the same |
| CN102201364A (zh) * | 2011-05-26 | 2011-09-28 | 北京大学 | 一种绝缘体上锗衬底的制备方法 |
| TWI521600B (zh) | 2011-06-03 | 2016-02-11 | 應用材料股份有限公司 | 在矽基材上形成高生長速率低電阻率的鍺膜之方法〈一〉 |
| CN102820251A (zh) * | 2011-06-08 | 2012-12-12 | 中国科学院上海微系统与信息技术研究所 | 一种基于键合工艺的高k介质埋层的soi材料制备方法 |
| CN102593039B (zh) * | 2011-11-16 | 2014-12-10 | 西安电子科技大学 | 基于AlN埋绝缘层的机械致单轴应变GeOI晶圆的制作方法 |
| CN102543755A (zh) * | 2012-01-09 | 2012-07-04 | 复旦大学 | 一种实现金属-锗接触中锗衬底表面费米能级解钉扎的方法 |
| JP6111678B2 (ja) * | 2013-01-17 | 2017-04-12 | 信越半導体株式会社 | ＧｅＯＩウェーハの製造方法 |
| KR102150252B1 (ko) | 2013-11-12 | 2020-09-02 | 삼성전자주식회사 | 반도체 장치 제조방법 |
| US10049916B2 (en) * | 2014-05-23 | 2018-08-14 | Massachusetts Institute Of Technology | Method of manufacturing a germanium-on-insulator substrate |
| CN106783616B (zh) * | 2016-11-24 | 2020-09-08 | 清华大学 | 半导体结构以及制备方法 |
| CN106531682A (zh) * | 2016-11-24 | 2017-03-22 | 清华大学 | GeOI结构以及制备方法 |
| CN110247026A (zh) * | 2018-03-08 | 2019-09-17 | 天津大学 | 一种GeCH3—RGO—SP纳米复合锂离子电池负极材料及制备方法 |
| CN113314397A (zh) * | 2021-04-16 | 2021-08-27 | 中国科学院微电子研究所 | 一种半导体衬底及半导体结构的制备方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4268584A (en) * | 1979-12-17 | 1981-05-19 | International Business Machines Corporation | Nickel-X/gold/nickel-X conductors for solid state devices where X is phosphorus, boron, or carbon |
| JPS6346779A (ja) * | 1986-08-15 | 1988-02-27 | Nec Corp | 半導体装置 |
| US5289057A (en) * | 1993-01-04 | 1994-02-22 | Rohm Co., Ltd. | Level shift circuit |
| US6251754B1 (en) * | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| EP0987529A1 (de) * | 1998-09-14 | 2000-03-22 | Heraeus Electro-Nite International N.V. | Elektrischer Widerstand mit wenigstens zwei Anschlusskontaktfeldern auf einem Substrat mit wenigstens einer Ausnehmung sowie Verfahren zu dessen Herstellung |
| EP1309989B1 (en) * | 2000-08-16 | 2007-01-10 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded expitaxial growth |
| US6559018B1 (en) * | 2002-01-18 | 2003-05-06 | Taiwan Semiconductor Manufacturing Company | Silicon implant in a salicided cobalt layer to reduce cobalt-silicon agglomeration |
| US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| WO2004061943A1 (en) * | 2003-01-07 | 2004-07-22 | S.O.I.Tec Silicon On Insulator Technologies | Recycling by mechanical means of a wafer comprising a taking-off structure after taking-off a thin layer thereof |
| US6949451B2 (en) * | 2003-03-10 | 2005-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | SOI chip with recess-resistant buried insulator and method of manufacturing the same |
| JP2004335642A (ja) * | 2003-05-06 | 2004-11-25 | Canon Inc | 基板およびその製造方法 |
| US6833195B1 (en) * | 2003-08-13 | 2004-12-21 | Intel Corporation | Low temperature germanium transfer |
| US7279369B2 (en) * | 2003-08-21 | 2007-10-09 | Intel Corporation | Germanium on insulator fabrication via epitaxial germanium bonding |
| FR2867310B1 (fr) * | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Technique d'amelioration de la qualite d'une couche mince prelevee |
| WO2006012544A2 (en) * | 2004-07-22 | 2006-02-02 | The Board Of Trustees Of The Leland Stanford Junior University | Germanium substrate-type materials and approach therefor |
| DE602004013163T2 (de) * | 2004-11-19 | 2009-05-14 | S.O.I. Tec Silicon On Insulator Technologies S.A. | Verfahren zur Herstellung eines Germanium-On-Insulator-Wafers (GeOI) |
-
2005
- 2005-10-19 FR FR0510636A patent/FR2892230B1/fr not_active Expired - Fee Related
-
2006
- 2006-10-17 US US12/090,318 patent/US20080268615A1/en not_active Abandoned
- 2006-10-17 WO PCT/FR2006/002332 patent/WO2007045759A1/fr active Application Filing
- 2006-10-17 CN CNA2006800388843A patent/CN101292342A/zh active Pending
- 2006-10-17 JP JP2008536082A patent/JP2009513009A/ja not_active Withdrawn
- 2006-10-17 EP EP06820227A patent/EP1949430A1/fr not_active Withdrawn
- 2006-10-17 KR KR1020087011858A patent/KR20080068870A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| FR2892230B1 (fr) | 2008-07-04 |
| FR2892230A1 (fr) | 2007-04-20 |
| US20080268615A1 (en) | 2008-10-30 |
| CN101292342A (zh) | 2008-10-22 |
| WO2007045759A1 (fr) | 2007-04-26 |
| EP1949430A1 (fr) | 2008-07-30 |
| JP2009513009A (ja) | 2009-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20080068870A (ko) | 기판에 결합된 게르마늄층의 처리 | |
| KR100878061B1 (ko) | 복합물 기판의 제조방법 | |
| US7449395B2 (en) | Method of fabricating a composite substrate with improved electrical properties | |
| US11145538B2 (en) | High resistivity silicon-on-insulator structure and method of manufacture thereof | |
| KR101828635B1 (ko) | 경화층을 갖는 유리-상-반도체 기판 및 이를 제조하는 방법 | |
| US20210035855A1 (en) | Method of preparing an isolation region in a high resistivity silicon-on-insulator substrate | |
| US7498229B1 (en) | Transistor and in-situ fabrication process | |
| US7229898B2 (en) | Methods for fabricating a germanium on insulator wafer | |
| US20040192067A1 (en) | Method for forming a relaxed or pseudo-relaxed useful layer on a substrate | |
| JP7470233B2 (ja) | 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム | |
| EP3652780A1 (en) | Method of manufacture of a semiconductor on insulator structure | |
| US20050023610A1 (en) | Semiconductor-on-insulator structure having high-temperature elastic constraints | |
| KR20020002998A (ko) | 절연층상의 실리콘 웨이퍼 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |