KR100874788B1 - 박층 박리 후에 박리 구조를 포함하는 웨이퍼의 기계적수단에 의한 재활용 방법 - Google Patents

박층 박리 후에 박리 구조를 포함하는 웨이퍼의 기계적수단에 의한 재활용 방법 Download PDF

Info

Publication number
KR100874788B1
KR100874788B1 KR1020057012741A KR20057012741A KR100874788B1 KR 100874788 B1 KR100874788 B1 KR 100874788B1 KR 1020057012741 A KR1020057012741 A KR 1020057012741A KR 20057012741 A KR20057012741 A KR 20057012741A KR 100874788 B1 KR100874788 B1 KR 100874788B1
Authority
KR
South Korea
Prior art keywords
layer
peeling
buffer
substrate
useful layer
Prior art date
Application number
KR1020057012741A
Other languages
English (en)
Other versions
KR20050091071A (ko
Inventor
브루노 기슬랑
쎄실 올네뜨
베네딕뜨 오스떼르노
다케시 아카츠
브루스 포르
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0300098A external-priority patent/FR2849714B1/fr
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20050091071A publication Critical patent/KR20050091071A/ko
Application granted granted Critical
Publication of KR100874788B1 publication Critical patent/KR100874788B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 반도체 재료에서 선택된 재료를 포함하는 유용층을 박리한 후 도너 웨이퍼(10)를 재활용하는 방법에 관한 것이다. 도너 웨이퍼(10)는 기판(1)과 박리 구조(I)를 연속적으로 포함하고, 박리 전의 박리 구조(I)는 박리할 유용층을 포함한다. 이 방법은 박리가 일어날 측 상의 물질의 제거를 포함하고, 이러한 물질의 제거는 기계적인 수단을 채용하여 물질의 제거 후에, 박리 구조의 적어도 일부(I')가 남게 하고, 이러한 박리 구조의 적어도 일부(I')는 유용층을 개질하는 보조 단계 없이 재활용 후에 박리될 수 있는 적어도 하나의 다른 유용층을 구비하는 것을 특징으로 한다. 본 출원은 유사하게 본 발명에 따라 재활용될 수 있는 도너 웨이퍼(10)로부터 박층을 박리하는 방법에 관한 것이다.

Description

박층 박리 후에 박리 구조를 포함하는 웨이퍼의 기계적 수단에 의한 재활용 방법{RECYCLING BY MECHANICAL MEANS OF A WAFER COMPRISING A TAKING-OFF STRUCTURE AFTER TAKING-OFF A THIN LAYER THEREOF}
본 발명은 반도체 재료층을 박리한 후에 도너 웨이퍼의 재활용 방법에 관한 것으로, 이러한 재활용은 박리가 일어난 측 상에서 도너 웨이퍼의 일부를 포함한 물질의 제거를 포함한다.
박리 전에, 이러한 도너 웨이퍼는 기판과 기판 상에 에피택셜하게 피착된 박리될 층을 포함한다.
박리 후에, 박리된 층은 특히 주로 마이크로일렉트로닉스(microelectronics), 광학 또는 광전자학의 분야에서 구성요소가 형성될 구조와 일체화된다.
따라서, 박리될 층은 하나 이상의 특별한 기준에 따라 결정되는 높은 수준의 품질을 가져야 한다.
박리될 층의 품질은 성장 지지물에, 즉 자신이 에피택셜하게 피착되는 기판의 품질에 크게 좌우된다.
이러한 고품질 기판의 형성은 종종 복잡하고 특별한 주의를 필요로 하여, 기 술적인 어려움과 상승된 경제적 비용을 수반한다.
이러한 비용에 관한 점은 박리될 층이 합금과 같은 복합 반도체 재료로 이루어진 점과, 에피택시 기판이 종종 수행하기 어렵고 고가의 구조를 나타내야 하는 점을 고려하면 더욱 확실해진다.
그러므로, 버퍼층을 포함하는 기판은 특히 이러한 수행의 어려움을 나타낸다.
"버퍼층"은 일반적으로 지지 기판과 같은 제1 결정 구조와 첫번째 기능으로서 구조적, 화학양론적 성질 또는 표면 원자 재결합과 같은 물성의 변형을 갖는 제2 결정 구조 사이에 전이층으로 이해되고 있다.
버퍼층의 구체예에서, 물성의 변형으로 인해 지지 기판의 격자 파라미터와 실질적으로 다른 격자 파라미터를 갖는 제 2 결정 구조를 얻을 수 있다.
버퍼층을 형성하는 제1 기술은 두께내에서 점진적으로 변화하는 조성을 갖는 구조를 형성하기 위해 연속적인 층들의 성장을 행하는 것이며, 버퍼층의 구성요소의 점진적인 변화는 그 격자 파라미터의 점진적인 변화와 직접 관련되어 있다.
버퍼층 상에 형성된 층 또는 중첩된 층들은 도너 웨이퍼로부터 박리되어 수용 기판에 이전되어 잘 정의된 구조를 형성할 수 있다.
버퍼층 상에 형성된 박층의 이전의 주요 응용 중 하나는 탄성적으로 스트레인된 실리콘층의 형성에 관한 것으로, 특히 실리콘이 인장력으로 스트레인되는 경우에, 재료 내에서의 전자 이전성과 같은 일부 특성이 명확히 향상되기 때문이다.
예를 들면, SiGe와 같은 다른 재료가 대체로 유사한 박리의 대상이 될 수도 있다.
이러한 층들의 수용 기판으로의 이전은, 특히 당업자에게 공지되어 있는 Smart-Cut(등록상표) 방법에 의해, SeOI(Semiconductor On Insulator) 구조와 같은 구조가 형성될 수 있게 한다.
예를 들어, SiGe의 탄성 완화층(elastically relaxed layer)을 박리한 후에, 박리된 층을 포함하는 얻어진 구조는 완화된 SiGe층에 의해 인장력의 작용 하에 실리콘의 성장 지지물로서 기능을 한다.
예시로서, 이러한 방법의 일례가 L. J. Huang 등의 IBM 문서("SiGe-On-Insulator prepared by wafer bonding and layer transfer for high-performance field-effect transistors", Applied Physics Letters, 26/02/2001, Vol. 78, No. 9)에 기재되어 있으며, 여기에 Si/SGOI 구조를 형성하는 프로세스가 제공되어 있다.
버퍼층 상에서의 성장의 다른 응용이 특히 Ⅲ-Ⅴ족 반도체를 이용하여 가능하다.
따라서, 트랜지스터가 GaAs 기반 또는 InP 기반 기술로 통상 형성된다.
전자적인 성능에 관하여, InP는 GaAs에 대해 상당한 이점을 갖는다.
비용 및 편의성이라는 주요 이유 때문에, 선택된 기술은 GaAs의 지지 기판 상의 버퍼층 상에 성장에 의해 얻어진 InP의 박리된 층을 수용 기판에 이전시키는 것으로 이루어진다.
"에치백(etch-back)"형의 방법과 같은 임의의 박리 방법은 박리 중에 버퍼층 의 및 지지 기판의 나머지 부분의 파괴를 수반한다.
박리의 임의의 다른 방법에서, 지지 기판은 재활용되지만 버퍼층은 손실된다.
버퍼층의 형성 기술은 복잡하다.
또한, 결정 결함의 밀도를 최소화하기 위해, 버퍼층의 두께는 통상 상당하며, 일반적으로 1과 수 ㎛ 사이이다.
따라서, 이러한 버퍼층의 생성은 그 수행이 종종 길고, 어려우며, 고가로 되게 한다.
버퍼층을 생성하는 제2 기술은 특히 문서 WO 00/15885호에 개시되어 있으며, Ge 버퍼층에 의해 스트레인된 Ge층을 탄성적으로 완화시키는 것을 주 목적으로 갖는다.
이 기술은 특히 온도, 시간 및 화학 조성의 파라미터와 관련된 특별한 에피택시 조건을 기초로 한다.
제1 기술에 대해, 제2 기술은 실행하기가 더 간단하고, 더 짧으며, 비용이 덜 드는 주요한 이점을 갖는다.
최종적으로 얻어진 버퍼층은 또한 제1 기술에 따라 형성된 버퍼층만큼 두껍지 않다.
버퍼층을 형성하는 제3 기술은 B. Hollander 등의 "Strain relaxation of pseudomorphic Si1-xGex/Si(100) heterostructures after hydrogen or helium ion implantation for virtual substrate fabrication"(in Nuclear and Instruments and Methods in Physics Research B 175-177(2001)357-367)이란 명칭의 문서에 기재되어 있다.
제3 기술은 깊은 수소나 헬륨 주입에 의해 박리될 층에 존재하는 탄성 응력을 완화시키는 것으로 이루어진다.
따라서, 이러한 관점에서, 이 제3 기술은 수행 요구가 대체로 더 적으면서도 2개의 이전의 기술 중 하나에 따라 생성된 버퍼층에 가까운 결과를 제공할 수 있다.
이 방법은 압축 스트레인된 SiGe층의 완화를 구체적으로 기술하며, 이 층은 Si 기판 상에 형성된다.
사용된 기술은 Si 기판 내의 스트레인된 층의 표면을 통해 소정의 깊이로 수소나 헬륨 이온의 주입, 주입된 영역 상에 Si의 두께로(이 두께가 버퍼층을 형성한다) 섭동(perturbation)의 발생, 및 열처리 하에서 SiGe층의 임의의 완화를 포함한다.
이 기술은 버퍼층을 형성하는 제1 기술에 비해 실시하기가 덜 길고 더 쉬우며, 비용이 덜 드는 것으로 생각된다.
이 기술을 사용하는 이점은 이러한 완화층 또는 의사 완화층을 특히 전자공학 또는 광전자학에 있어서 구성요소의 제조를 위한 구조에 이후에 일체화되는 것이다.
그러나, 버퍼층을 형성하는 제1 기술과 유사한 방법으로, 최종 2개의 기술 중 하나에 따라 만들어진 버퍼층은 박리 후에 도너 웨이퍼를 재활용하는 공지 기술 중에 제거된다.
수행의 기술적인 어려움은 실행 시에 남아 있다.
본 발명은 제1 양태에 따라 반도체 재료에서 선택된 재료를 포함하는 유용층(useful layer)을 박리한 후에 도너 웨이퍼를 재활용하는 방법을 제안하여 종래의 문제점을 해결하는 것을 목적으로 하며, 도너 웨이퍼는 기판과 박리 구조를 연속적으로 포함하고, 박리 전의 박리 구조는 박리가 일어나는 측 상에서의 물질의 제거를 포함하며, 물질의 제거는 기계적인 수단을 채용하여 물질의 제거 후에 박리 구조의 적어도 일부가 남아 있게 하는 것을 포함하고, 이 박리 구조의 적어도 일부는 유용층을 개질하는 보조 단계 없이 재활용 후에 박리될 수 있는 적어도 하나의 다른 유용층을 포함하는 것을 특징으로 한다.
제2 양태에 따르면, 본 발명은 유용층을 수용 기판에 이전시킴으로서 도너 웨이퍼로부터 유용층을 박리하는 방법을 제안하며, 이 방법은:
(a) 박리될 유용층의 측 상의 수용 기판에 도너 웨이퍼를 접착하는 단계;
(b) 도너 웨이퍼의 박리 구조(I)에 포함되는 유용층을 분리하는 단계;
(c) 상기 재활용 프로세스에 따라 도너 웨이퍼를 재활용하는 단계를 포함한다.
제3 양태에 따르면, 본 발명은 도너 웨이퍼로부터 유용층을 주기적으로 박리하는 방법을 제안하며, 이 방법은 유용층을 박리하는 연속하는 단계들을 포함하고, 이들 단계들은 각각 청구항 17 내지 23 중 한 항에 따르는 재활용 방법에 부합하는 것을 특징으로 한다.
제4 양태에 따르면, 본 발명은 청구항 1 내지 16 중 한 항에 따르는 주기적인 박리 방법 또는 청구항 17 내지 23 중 한 항에 따르는 박리 방법의, 수용 기판과 유용층을 포함하는 구조의 형성으로의 응용을 제안하며, 유용층은 아래의 재료 중 적어도 하나를 포함한다:
SiGe, Si, 가능한 조합(Al, Ga, In)-(N, P, As) 중에서 각각 선택된 조성을 갖는 Ⅲ-Ⅴ족에 속하는 합금.
제5 양태에 따르면, 본 발명은 청구항 1 내지 16 중 한 항에 따르는 방법에 의해 재활용될 수 있고 박리에 의해 유용층을 제공하는 도너 웨이퍼를 제안하며, 이 도너 웨이퍼는 기판과 유용층을 제공하는 박리 구조의 나머지 부분을 연속적으로 포함하고, 박리 후에 박리 구조의 나머지 부분은 박리될 적어도 하나의 다른 유용층을 포함하기에 충분한 두께인 것을 특징으로 한다.
본 발명의 다른 양태, 목적 및 이점은 첨부하는 도면을 참조하여 이루어지고 비제한적인 예로서 이하에 제공되는 바람직한 방법의 실시예의 상세한 설명을 보면 더욱 명백해질 것이다.
도 1은 도너 웨이퍼로부터 박층을 박리하는 단계 및 박리 후에 도너 웨이퍼를 재활용하는 단계를 연속적으로 포함하는, 본 발명에 따르는 방법의 다른 단계들을 도시한다.
본 발명의 주 목적은 유용층을 반도체 구조에 일체화하기 위해 적어도 하나의 유용층(즉, 박리되는 도너층의 일부)이 박리된 후에, 박리 구조를 포함하는 웨이퍼를 재활용하는 것으로 이루어지고, 재활용은 에피택시에 의한 결정 성장 단계와 같은 유용층을 개질시키는 단계를 사용하지 않고, 박리 구조의 나머지 부분이 재활용 후에 이후의 박리 시에 유용층을 다시 제공할 수 있도록 수행된다.
재활용은 유용층이 포함되는 박리 구조의 일부의 품질 저하를 초래하지 않는 적절한 처리를 특히 포함해야 하므로, 재활용 후에 유용층을 박리할 수 있게 된다.
특정 구성에서, 박리될 수 있는 여러 개의 유용층이 존재할 수 있고, 여러 개의 연속적인 박리를 연속하여 행하는 것이 가능해야 하며, 이들 간에 본 발명에 따르는 재활용 방법이 사용되는 것이 유리하다.
도 1a 및 도 1b를 참조하면, 도너 웨이퍼(10)는 기판과 박리 구조(I)로 구성되어 있다.
기판(1)의 제1 구성에서, 기판은 제1 격자 파라미터를 갖는 단결정 재료로 구성된다.
기판(1)의 제2 구성에서, 기판은 박리 구조(I)와 인터페이스된 버퍼 구조와 지지 기판으로 구성되는 "의사 기판(pseudo-substrate)"이다.
버퍼층으로 작용하는 임의의 구조는 "버퍼 구조"라고 한다.
표면에, 대체로 완화 및/또는 상당한 수의 구조적 결함이 없는 결정 구조를 갖는 것이 유리하다.
유리하게는, 버퍼층은 아래의 2개의 기능 중 적어도 하나를 갖는다:
- 상층에서의 결함의 밀도의 감소;
- 다른 격자 파라미터를 갖는 2개의 결정 구조 사이에서의 격자 파라미터의 적용.
두 번째 기능을 실행하기 위해, 버퍼층은 자신의 면 중 하나의 근방에서 지지 기판의 격자 파라미터와 거의 동일한 제1 격자 파라미터를 갖고, 자신의 다른 면의 근방에서 버퍼 구조를 바로 위에 있는 박리 구조(I)의 층의 격자 파라미터와 거의 동일한 제2 격자 파라미터를 갖는다.
버퍼층의 제1 구성에서, 버퍼층은 단일 버퍼층으로 구성된다.
지지 기판 상에 위치하는 버퍼층은 표면에서 지지 기판의 격자 파라미터와 실질적으로 다른 격자 파라미터를 나타낼 수 있으므로, 동일한 도너 웨이퍼(10) 상에서 지지 기판의 격자 파라미터와 다른 격자 파라미터를 갖는 층을 가질 수 있게 된다.
임의의 응용에서, 버퍼층은 또한 상층이 고밀도의 결함을 함유하는 것 및/또는 상당한 스트레인된 것을 회피할 수 있게 한다.
버퍼층은 또한 임의의 응용에서, 상층이 양호한 표면 상태를 가질 수 있게 한다.
버퍼 구조를 형성하는 제1 기술에 따르면, 버퍼층은 2개의 격자 파라미터간의 전이가 일어나게 하기 위해 상당한 두께에 대해 전체적인 점진적 변형이 가해지는 격자 파라미터를 갖도록 형성된다.
그러한 층은 통상 변성층이라고 한다.
이러한 격자 파라미터의 변형은 버퍼층의 두께에 연속적인 방식으로 달성될 수 있다.
또는 이러한 변형은 "단계들"에 의해 달성될 수 있으며, 각 단계에서는 단계별로 불연속적인 방식으로 격자 파라미터를 변형하기 위해, 박층이 기본적인 단계의 격자 파라미터와 다른 대체로 일정한 격자 파라미터를 갖는다.
이러한 변형은 또한 가변 레이트로 조성의 변화, 레이트의 부호의 반전, 또는 조성의 불연속인 점프와 같은 더 복잡한 형태를 가질 수 있다.
버퍼층에서의 격자 파라미터의 연속은 지지 기판에서 시작하여 지지 기판에 포함되지 않은 적어도 하나의 원소의 농도를 실재로 점진적으로 증가시킴으로써 밝혀진다.
따라서, 예를 들어, 단일 재료의 지지 기판 상에 형성되는 버퍼층은 이원, 삼원, 사원 이상의 재료로 이루어질 수 있다. 버퍼층은 예컨대, CVD 및 MBE(각각 "Chemical Vapor Deposition" 및 "Molecula Beam Epitaxy"의 약어이다)와 같은 공지된 기술을 사용하여 에피택시에 의해 지지 기판 상에 성장에 의해 형성되는 것이 유리하다.
통상적으로, 버퍼층은 예컨대, 상이한 원소의 합금으로 구성된 버퍼층을 얻기 위해 임의의 다른 공지된 방법에 의해 형성될 수 있다.
예컨대, CMP 연마에 의해 버퍼층 아래의 지지 기판을 표면 처리 다듬질하는 중요하지 않은 단계가 필요한 경우 버퍼층의 형성 이전에 행해질 수 있다.
다른 구성에서, 제1 기술에 의해 형성된 버퍼층은 버퍼층(제1 구성의 것과 실질적으로 동일함)과 부가층으로 구성되는 버퍼 구조에 포함된다.
부가층은 지지 기판과 버퍼층 사이, 또는 버퍼층 상에 있을 수 있다.
제1 구체예에서, 이 부가층은 결함이 한정될 수 있게 하여 버퍼 구조 상에 형성되는 박리 구조(I)의 결정 품질을 향상시키는 버퍼층과 같은 제2 버퍼층을 구성할 수 있다.
이러한 부가층은 바람직하게는 일정한 재료 조성을 갖는 반도체 재료로 이루어진다.
이러한 형성될 부가층의 선택된 조성 및 두께는 이러한 특성을 얻는데 특히 중요한 기준이다.
따라서, 예를 들어, 에피택셜층에서의 구조적인 결함은 일반적으로 이러한 층의 두께에서 점진적으로 감소된다.
제2 구체예에서, 부가층은 버퍼층 상에 위치되고 완화된 재료의 일정한 조성을 갖는다.
따라서, 부가층은 제2 격자 파라미터를 고정할 수 있다.
부가층은 또한 이들 2개의 최종 구체예 중에서 선택된 기능과 같은 여러 기능을 가질 수 있다.
유리한 구성에서, 부가층은 버퍼층 상에 위치되고 지지 기판의 격자 파라미터와 실질적으로 다른 격자 파라미터를 갖는다.
이러한 유리한 구성의 구체예에서, 부가층은 버퍼층에 의해 완화된 재료로 이루어진다.
부가층은 예컨대, CVD 또는 MBE에 의한 에피택시에 의해 버퍼층 상에서의 성장에 의해 형성되는 것이 유리하다.
제1 실시예에서, 부가층의 성장은 하부 버퍼층의 형성 직후에 제 위치에서 실행되고, 하부 버퍼층은 이 경우에 층 성장에 의해 형성되는 것이 또한 유리하다.
제2 실시예에서, 부가층의 성장은 하부 버퍼층의 중요하지 않은 표면 처리 다듬질의 단계 후에 예컨대, CMP 연마, 열 처리 또는 다른 평활 기술에 의해 달성된다.
버퍼 구조를 형성하는 제2 기술은 지지 기판 상에 층을 표면에 피착하는 기술에 기초하고 있으며, 이 표면층은 지지 기판 표면의 인접 재료의 격자 파라미터와 실질적으로 다른 공칭 격자 파라미터를 갖는다.
이러한 표면층의 피착은 피착된 층이 전위(dislocation)와 같은 소성 결함으로부터 실제로 자유로운 방식으로 실행된다.
이러한 표면층은 다듬질 시에:
- 전위와 같은 소성 결함을 한정하는 지지 기판과 접촉하는 제1 부분, 및
- 소성 결함이 없거나 거의 없는 제1 부분에 의해 완화되거나 의사 완화된 제2 부분을 갖도록 형성된다.
피착된 표면층의 제1 부분은 버퍼층의 부분으로 역할을 하는데, 그 이유는:
· 표면층의 제2 부분을 보존하기 위해 소성 결함을 한정하고;
· 기판의 격자 파라미터에 표면층의 격자 파라미터를 적응시키기 때문이다.
"한정"이란 소성 결함의 대부분이 제1 부분에서 발견되는 것을 의미한다. 표면층의 제2 부분은 결함으로부터 절대적으로 자유롭지는 않지만, 그 농도는 마이크로일렉트로닉 어플리케이션과 양립할 수 있다.
이러한 버퍼층을 형성하는데 사용되는 피착 기술은 온도의 변화와 피착의 화학 조성 배수를 포함하는 것이 유리하다.
따라서, 제1 기술에 따라 형성된 버퍼층과 반대로, 두께에 대해 대체로 일정한 화학 조성을 갖는 버퍼층을 형성할 수 있게 된다.
그러나, 하나 이상의 층들이 표면층의 제2 부분과 버퍼층 사이에 삽입될 수 있다.
버퍼층은 또한 제1 기술에 의해 형성되는 버퍼층의 최소 두께보다 얇은 두께를 가질 수 있다.
문서 WO 00/15885호는 이러한 최종 기술에 따라 단결정 Si 지지 기판 상에 SiGe 또는 Ge의 피착을 실행하는, 이러한 버퍼층의 형성의 일례를 개시한다.
이러한 피착의 방법은 또한 예컨대, 아래의 단계들:
· 400℃ 내지 500℃, 바람직하게는 430℃ 내지 460℃의 제1 소정의 안정화 온도에서 단결정 실리콘 지지 기판의 온도의 안정화 단계;
· 소망의 최종 두께보다 얇은 소정 두께의 지지 기판 상에서 Ge의 베이스층을 얻을 때까지 상기 제1 소정 온도에서 Ge의 화학 기상 위상 증착(CVD) 단계;
· 소정의 제1 온도로부터 750℃ 내지 850℃, 바람직하게는 800℃ 내지 850℃의 범위의 소정의 제2 온도로 Ge 화학 기상 위상 증착 온도의 상승 단계; 및
· 단결정 Ge의 표면층에 대해 소망의 최종 두께가 얻어질 때까지 상기 소정의 제2 온도에서 Ge 화학 기상 위상 증착을 계속하는 단계를 사용하여, 단결정 Si 지지 기판 상에 단결정 Ge의 피착이 실행되는 모드에 따라 달성될 수 있다.
버퍼층은 단결정 결함의 레이트가 제한값보다 큰 두께를 초과하고 지지 기판과 인터페이스되는 피착층의 부분이다.
이 버퍼층의 두께는 구체적으로는 제1 기술에 따라 형성된 버퍼층의 두께보다 얇은 대략 0.5 내지 1 미크론으로 될 수 있다.
이 층의 다른 부분은 박리 구조(I)의 적어도 일부이다.
이러한 피착 방법은 예를 들어, 문서 WO 00/15885호에 개시되어 있는 변형예에 따라 동등하게 달성될 수 있다.
이 방법으로 도너 웨이퍼(10)의 기판(1)이 형성되고, 이 기판(1)은 상기 지지 기판과 상기 버퍼층을 포함한다.
버퍼 구조를 형성하는 제3 기술은 기판(1)과 기판(1) 상에 피착된 층을 포함하는 구조에 사용된다.
이 층을 구성하기 위해 선택된 재료는 기판(1)에 의해 압축력이나 인장력이 가해질 때 탄성적으로 응력을 받아야 되도록 기판(1)의 표면의 격자 파라미터와 실질적으로 다른 공칭 격자 파라미터를 갖는 재료이다.
스트레인된 층은 스트레인된 재료의 일반적인 구조를 갖지만, 스트레인된 층의 두께보다 매우 얇은 축적된 두께를 갖는 완화된 또는 의사 완화된 재료의 하나 이상의 두께를 포함할 수도 있어, 스트레인된 층은 전체 스트레인된 상태를 유지한 다.
모든 경우에, 스트레인된 층은 공지된 기술 예컨대, CVD 및 MBE를 사용하여 에피택시와 같은 결정 성장에 의해 기판(1) 상에 형성되는 것이 유리하다.
예컨대, 포인트 결함 또는 전위와 같은 확장된 결함과 같은 과다한 결정 결함 없이 이러한 스트레인된 층을 얻기 위해, 기판(1)과 스트레인된 층(기판(1)과의 계면 근처에 있는)을 구성하는 결정 재료를 선택하는 것이 유리하며, 이들은 각각의 제1 및 제2 공칭 격자 파라미터 사이에 충분히 낮은 차이를 나타낸다.
예를 들어, 이러한 격자 파라미터의 차이는 일반적으로 약 0.5% 및 약 1.5% 사이로 이루어지지만, 더 큰 값을 가질 수도 있다.
예를 들어, Ⅳ-Ⅴ족 재료에서, Ge는 Si의 격자 파라미터보다 약 4.2%만큼 큰 공칭 격자 파라미터를 갖지므로, 30% Ge를 함유하는 SiGe는 Si의 격자 파라미터보다 약 1.15%만큼 큰 공칭 격자 파라미터를 갖는다.
한편, 스트레인된 층이 대체로 일정한 두께를 갖는 것이 바람직하므로, 스트레인된 층은 대체로 일정한 고유 특성을 갖고 및/또는 이후에 수용 기판에 접착하기 용이하게 해야 한다(도 1b에 도시된 바와 같이).
스트레인된 층의 완화 또는 소성형 내부 응력의 출현을 회피하기 위해, 상기 층의 두께는 또한 탄성 응력의 임계 두께보다 작게 유지되어야 한다.
이러한 탄성 응력의 임계 두께는 스트레인된 층을 구성하도록 선택된 주 재료와 기판(1)과의 격자 파라미터의 상기 차이에 주로 좌우된다.
당업자는 기판(1)에 사용되는 재료 상에 형성되는 스트레인된 층에 사용되는 탄성 응력값의 임계 두께를 알기 위해 당업계의 현황을 참조할 것이다.
일단 형성되면, 스트레인된 층은 자체의 성장 기판(1)의 격자 파라미터에 거의 가까운 격자 파라미터를 가지며, 압축력 또는 인장력이 가해질 때 내부 탄성 응력을 갖는다.
이러한 구조가 형성되면, 버퍼 구조를 형성하는 제3 기술은 섭동 영역의 기판(1)에 소정의 깊이로 형성하는 제1 단계를 포함한다.
섭동 영역은 주변 부분에 구조적인 섭동을 형성할 수 있는 내부 응력을 갖는 영역으로 정의된다.
이 섭동 영역은 기판(1)의 거의 모든 표면 상에 기판(1)의 표면에 평행하게 형성되는 것이 유리하다.
이러한 취성 영역(embrittlement zone)의 형성 방법은 소정의 주입 에너지 및 소정의 원자종(atomic species)의 주입량(dose)으로 상기 소정 깊이로 기판(1)에 원자종의 주입 단계를 포함한다.
주입의 특정 실시예에서, 주입되는 원자종은 수소 및/또는 헬륨을 포함한다.
주입에 의해 형성되는 이러한 섭동 영역은 내부 응력, 또는 섭동 영역에 인접한 결정 네트워크에 주입된 원자종에 의해 초래되는 결정 결함도 포함한다.
이들 내부 응력은 상부 영역에 결정 섭동을 생성할 수 있다.
이를 위해, 버퍼 영역이 이 제3 기술에 따라 제2 단계의 실행 중에:
· 섭동 영역 상부의 영역에서의 섭동의 출현을 돕고;
· 이 상부 영역에서의 이들 섭동의 범위를 증가시키며;
· 섭동의 출현에 뒤따르는 스트레인된 층의 적어도 상대적인 탄성 완화를 위한, 적절한 파라미터로 조정된 에너지의 적합한 공급에 의해 형성된다.
따라서, 이러한 에너지의 공급의 주요 목적은 완화된 스트레인된 층을 형성하기 위해 스트레인된 층의 탄성 응력을 적어도 상대적으로 완화하기 위한 것이다.
섭동 영역과 스트레인된 층 사이에서 기판(1)에 포함되는 중간 영역은:
· 전위형의 결함을 한정하고;
· 기판(1)의 격자 파라미터를 스트레인된 층의 공칭 격자 파라미터에 적응시킨다.
따라서, 여기에서는 이 중간 영역이 버퍼층으로서 고려될 수 있다.
그 파라미터가 적절하면 이들 구조적인 변형을 일으키기에 충분한 상기 에너지 공급을 발생하기 위해 열처리가 실행되는 것이 유리하다.
이러한 상기 열처리는 임계 온도보다 실질적으로 더 낮은 온도(들)로 실행되는 것이 유리하며, 임계 온도 초과 시에 상당수의 주입되는 원자종이 탈가스(degassed)된다.
섭동 영역 내의 내부 응력으로부터 시작하여 국소 결정 섭동이 생성된다.
특히 스트레인된 층의 영역에서의 탄성 에너지를 최소화하기 때문에, 이들 섭동은 주로 버퍼층에서 나타나고 열처리의 작용 하에 진폭이 증가한다.
이들 섭동이 충분히 커질 때, 스트레인된 층에 작용하여 탄성 응력을 적어도 상대적으로 완화시키고, 이들 완화된 응력은 주로 기판(1)의 격자 파라미터와 스트레인된 층의 재료의 각각의 공칭 격자 파라미터 사이의 격자 불일치 응력이 된다.
그러나, 스트레인된 층의 완화는 상기 층의 두께에서의 횡단 전위와 같은 비탄성형 결정 결함의 출현이 수반될 수도 있다.
열 처리와 같은 적절한 처리가 이들 결함의 수를 감소시키기 위해 실행될 수도 있다.
적절한 처리는 예컨대, 전위의 밀도가 2개의 제한값 사이에 포함될 때까지 전위의 밀도를 증가시킬 수 있는 것을 이용하여 행해질 수 있으며, 제한값은 전위의 적어도 일부가 쌍소멸되는 전위의 밀도의 구간을 정의한다.
임의의 경우에, 성장 기판(1)의 공칭 격자 파라미터와 실질적으로 다른 공칭 격자 파라미터를 갖고, 완화된 스트레인된 층내의 마이크로일렉트릭 성분의 형성에 불리한 소량의 전위를 갖는 완화 또는 의사 완화층을 최종적으로 얻는다.
이러한 완화 또는 의사 완화층은 박리 구조(I)의 적어도 일부를 구성할 수 있다.
더욱 상세하게는, B. Hollander 등의 "Strain relaxation of pseudomorphic Si1-xGex/Si(100) heterostructures after hydrogen or helium implantation for virtual substrate fabrication"(in Nuclear and Instruments and Methods in Physics Research B 175-177(2001) 357-367)이란 명칭의 문서를 특히 참조로 할 수 있다.
따라서, 이러한 버퍼 구조를 형성하는 제3 기술에 의해 생성된 버퍼층은, 이러한 버퍼층을 형성하는 제3 기술의 수행 전에 정의된 바와 같이 기판(1) 내에 구 성된다.
버퍼 구조를 형성하는 제4 기술은 그 표면이 양각되어 있는 형성될 버퍼 구조의 지지 기판과, 지지 기판 상에 버퍼 구조를 구성하는 요소들의 피착을 기초로 한다.
지지 기판 표면이 편평하지 않다고 가정하면, 버퍼 구조를 구성하는 요소들의 피착은 형성된 버퍼 구조 상에 특정 특성을 부여하는 국소 융합 및 선택적인 성장 결함을 갖는 이방성 방식으로 실행된다.
버퍼 구조를 형성하는 이러한 제4 모드는 버퍼 구조 상에 형성될 박리 구조(I)가 고품질 고유 구조를 갖게 하기 위해, 버퍼층의 획득된 특성이 결정 결함의 한정 특성에 대응하도록 특정 기술 및 파라미터들이 행해지게 한다.
지지 기판의 지형도(topography)의 선택은 그러한 결과를 얻기 위한 기본 데이터 중 하나이다.
특히, 지형도는 웨이퍼의 전체 표면 상에 효과를 균질화하기 위해, 지지 기판의 전체 표면 상에 주기적으로 반복되는 패턴으로 선택되는 것이 바람직하다.
예를 들면, 지지 기판은 소정의 거리만큼 이격된 밴드(band)를 나타낼 수 있다.
이러한 밴드의 지형학에 있어서, 소정의 피착 조건 하에서, 밴드의 근처 특히 밴드의 코너에 에피택셜층의 전위를 집중시키는 것을 성공할 수 있다.
전위의 대부분이 집중되는 층의 두께는 이후 버퍼층을 구성한다.
지지 기판의 전체 표면 상에 주기적으로 이격된 밴드의 이러한 특정 지지 기 판 표면 지형학에 있어서, 밴드들은 기판 상에 형성되고 이후에 피착될 재료에 대한 마스크를 구성하는 절연재로 구성되는 것이 유리하다.
또한, 버퍼층용의 성장 기판으로서 기능을 하는 결정 재료의 중간층이 고체 기판과 양각 구조 사이에 삽입될 수 있고, 절연 양각 구조는 그 아래의 성장 기판 상의 버퍼 구조의 성장의 속행을 교란하지 않게 하기에 충분히 미세하게 된다.
이 기술은 또한 에피택셜 측면 과성장, 또는 "ELOG"라고 하며, MOCVD(Metal Organic Chemical Vapor Deposition) 에피택시에 의한 질화막 피착에 주로 적용된다.
기초로서 예컨대, Shuji Nakamura의 "InGaN/GaN/AlGaN-Based Laser Diodes with an Estimated Lifetime of Longer than 10,000 hours"란 명칭의 논문 1998년 5월, Volume 23, No.5의 "Materials Research Community"의 회보를 사용할 수 있다.
ELOG에 의한 버퍼 구조의 이러한 제4 기술에 따라 형성된 GaN의 구조는 이후의 이 명세서의 예 9에서 설명할 것이다.
기판(1)의 구조적인 구성이 무엇이던간에(버퍼 구조를 포함하던지 하지 않던지), 상기 구조는 박리 구조(I)와의 경계 영역에서 결정 결함이 거의 없거나 없는 것을 나타내는 결정 재료로 구성된다.
박리 구조(I)를 구성하는 상이한 층들의 적어도 일부는 기판(1) 상에 성장에 의해 예컨대, CVD 또는 MBE에 의한 에피택시에 의해 형성되는 것이 유리하다.
제1 실시예에서, 이들 층의 적어도 일부의 성장은 각각 아래에 있는 층들의 형성에 바로 이어서 제 위치에 형성되고, 이들 층은 또한 이 경우에 층 성장에 의해 형성되는 것이 유리하다.
제2 실시예에서, 이들 층의 적어도 일부의 성장은 예컨대, CMP 연마, 열처리, 또는 다른 평활 처리에 의해, 각각 아래에 있는 층들의 중요하지 않은 표면 다듬질 단계 후에 실행된다.
결정 재료의 층들을 포함하는 박리 구조(I)가 최종적으로 얻어진다.
박리 구조(I)는 재활용 전에, 적어도 2개의 유용층과 동등하거나 큰 두께를 포함한다.
그러나, 박리 구조(I)는, 유용층의 박리 중에 대부분의 시간을 생성된 결함을 제거하도록, 재활용 중에 실행되는 처리(들)동안 제거되는 재료의 두께에 자신을 무관하게 하기 위해, 2개의 유용층보다 큰 두께를 갖는 것이 유리하다.
박리 후에 도너 웨이퍼(10)의 표면에서 박리 후 구조(I')(도 1c 참조)에서 볼 수 있는 것과 같은 거칠기, 두께의 불균질성, 구조적 결함 및/또는 다른 종류의 결함을 발견하는 것은 실로 흔한 일이다.
예를 들면, 돌출 및/또는 거친 부분이 나머지 도너 웨이퍼(10)의 박리 표면의 영역에 박리 후에 나타날 수 있다.
박리 구조(I)의 표면 상에 나타나는 이들 표면 양각 부분들은 박리 방법과 사용되는 박리 기술에 주로 좌우된다.
· 따라서, 예를 들면, 산업상 현재 사용되는 박리의 종류는 도너 웨이퍼(10)의 전체 표면 상에서가 아니라 도너 웨이퍼(10)의 일부(통상 대체로 중앙 부 분)로부터 박리하고, 도너 웨이퍼(10)의 표면 상에 돌출 부분들을 남기는 것으로 이루어진다. 이들 돌출 부분은 도너 웨이퍼(10)의 표면 상에 통상 모놀리식으로 주위에 위치되며, 돌출 부분들의 세트는 산업상 "박리 크라운(taking-off crown)"이라고 한다.
· 따라서, 예를 들면, 이미 언급한 Smart-Cut(등록상표) 기술과 같은 이후에 논의될 것과 같은 공지의 박리 기술은 종종 표면 거칠기를 초래한다.
박리 전의 박리 구조(I)는 재활용(들) 중에 제거될 최소 재료에 대응하는 두께 마진(margin) 이상의 두께와 박리될 적어도 2개의 유용층의 두께를 가져야 한다.
이러한 두께 마진은 Smart-Cut(등록상표)형 박리(이후에 논의됨) 후에 재활용하는 경우에 대략 미크론으로 되는 것이 일반적이다.
그러나, 이러한 두께 마진은 선택적인 화학 에칭과 같은 효율적인 재활용 기술을 사용하여 감소될 수 있다.
본 발명에 따른 재활용 중에 수행되는 주요한 처리는 재활용 후에 박리될 수 있는 적어도 다른 유용층을 포함하는 박리 구조(I)의 일부를 보존하도록 적응된 물질의 제거 처리이다.
이(들) 물질의 제거는 도너 웨이퍼(10) 상에서, 즉 박리 후에 남는 박리 구조(I)의 자유 표면의 영역에서 실행된다.
본 발명의 문맥에서, (연마 또는 랩핑(lapping)과 같은) 물질의 임의의 제거는 물질을 제거하는 기계적 수단의 사용을 포함한다.
이러한 처리는 표면 상에 실행될 수 있고, 유용층이 박리된 박리 구조(I)의 표면 부분을 제거하는데 사용되며, 특히 전위나 포인트 결함형의 결정 섭동과 같은 박리 중에 나타난 표면 결함을 포함하는 표면 두께의 제거를 가능하게 한다.
이러한 처리는 박리 기술이 사용되어 박리 구조(I)의 두께에서 더 깊이 존재하는 결함을 생성한 특정 경우에 깊이로 실행될 수 있는 이점이 있다.
현재 사용되는 연마형의 기계적 수단에 의한 물질의 제거 기술은 구동축 둘레를 회전할 수 있는 연마판과 연마 헤드 사이에 도너 웨이퍼(10)를 배치하는 것으로 구성된다.
연마 헤드와 연마판의 각각의 주요 표면은 대체로 평행하다.
연마 헤드에 가해지는 힘은 도너 웨이퍼(10)를 연마판의 상면에 향하도록 인가된다.
연마판에 대해 도너 웨이퍼(10)의 회전 운동은 도너 웨이퍼(10)의 한 면에 러빙(rubbing)을 유발하여 이 면을 연마한다.
바람직한 모드에서, 도너 웨이퍼(10)가 수반되는 연마 헤드는 연마를 가장 균질화시키기 위해 소정의 경로를 따라 연마판의 상면 상에 배치된다. 이러한 운동은 예컨대, 소정축을 따른 왕복 병진 운동 또는 나선 운동일 수 있다.
연마판은 직물(textured or woven material)로 덮여지는 것이 유리하다.
도너 웨이퍼 상에 연마판의 러빙 작용의 윤활을 가능하게 하는 연마액이 주입될 수 있는 것이 유리하다.
웨이퍼의 표면의 연마 후 세정이 통상 주입되는 탈이온수와 함께 연마에 후 속할 수 있다.
연마 후 린싱(rinsing)이 통상 주입되는 적절한 계면활성제를 포함하는 용액과 함께 연마와 세정 사이에 실행될 수 있다. 계면활성제의 주요 기능은 얇은 조각의 표면을 계속 부식시킬 수 있는 잔여 입자를 린싱액에 최대로 확산시키기 위한 것이며, 그에 따라 표면 상으로의 잔여 입자들의 피착을 감소시켜 이들 입자를 기화시킬 수 있게 하는 것이다.
하나 이상의 이들 액은 도너 웨이퍼(10)의 전체 표면 상에 액을 최대한 분산시키는 판을 덮는 직물을 습윤시키기 위해 주입되는 것이 유리하다.
연마판의 제1 실시예에서, 연마, 린싱 및 세정판의 상기 기능은 단일판에 의해서만 실행된다.
그러나, 전체 방법의 생산성을 향상시키기 위해, 여러 개의 판을 갖는 장치가 바람직하다.
연마판의 제2 실시예에서, 연마 기능은 연마판에 의해 충족되고, 린싱 및 세정의 기능은 린싱/세정판이라고 하는 단일판에 의해 충족된다. 연마를 린싱/세정과 분리하는 이 실시예는 판에 들러붙은 채로 남을 수 있는 모든 미립자 잔류물의 "처녀지(virgin)"인 기판을 린싱하는데 사용함으로써 린싱의 품질을 향상시킨다.
연마판의 제3 실시예에서, 연마판, 린싱판, 및 세정판은 별개의 판들이다. 이 실시예는 제2 실시예에 대해, 린싱을 세정과 분리함으로써, 린싱판에 들러붙은 채로 남을 수 있는 모든 미립자 잔류물의 처녀지인 판을 세정하는데 사용하여 얇은 조각의 표면의 최종적인 청정성을 향상시킨다.
연마에 부가하여, 실리카의 입자들과 같은 연마재 입자들이 재료의 어택(attack)을 향상시키기 위해 도입될 수 있다.
연마에 부가하여, 화학적 어택과 함께 연마판에 의해 행해지는 기계적 어택을 수반하도록 화학제가 도입될 수 있다.
도너 웨이퍼(10)로부터 물질의 제거의 유리한 실시예에서, CMP라고 하는 기계 화학적 평탄화가 사용되고, 그 원리는 연마재 입자와 화학적 어택제를 포함하는 연마액과 연마판의 연마 표면을 연결시키기 위한 것이다.
기계적 연마에 부가하여, 연마액은 연마될 도너 웨이퍼(10)의 어택제에 의한 화학적 에칭과, 연마 입자에 의한 기계적 에칭을 공동으로 행한다.
물질의 제거에는 도너 웨이퍼(10)의 연마된 표면의 린싱 및/또는 세정이 다시 후속할 수 있다.
린싱은 어떤 경우에는 잔류물 및 연마재 연마 입자의 더욱 고속 제거에 작용할 뿐만 아니라 화학적 연마 작용에 작용할 수도 있다.
실제로, 연마 중에 사용되는 화학적 어택제가 염기성 pH를 갖는 경우, 연마액에 계면활성제, 통상 산을 부가함으로써, 연마액의 화학 작용의 고속 정지에 알맞게 된다.
실리콘과 같은 임의의 반도체 재료에 있어서, 화학 작용은 기계 작용보다 우세하다(이러한 반도체 재료의 표면 연마 중에 사용되는 연마재 입자는 작은 크기이다).
따라서, 바로 앞의 절에서 언급한 재료용으로 특히 산성 계면활성제를 이용 한 이러한 린싱은, 연마 작용이 현저하게 정지될 수 있게 하고 얇은 조각에 대한 그 작용이 제어될 수 있게 한다. 이러한 방법으로, 연마 후 두께가 보증되고 재생산 가능하게 된다.
연마의 정지의 제어와 그에 따라 제거되는 두께의 더욱 정확한 제어가 이러한 방법으로 얻어질 수 있다.
또한, 린싱액의 점진적인 주입은: 너무 빠른 주입이 연마액의 pH의 빠른 저하를 초래하고, 실리콘과 같은 임의의 경우에 연마재 입자의 크기가 덩어리로 증가되며, 그에 따라 이들 더 큰 입자 덩어리로 인한 연마 손실의 위험이 있는 결과를 가질 수 있으므로, 바람직하다.
층의 평탄화를 이용하는 하나의 실시예가, 평탄화될 층이 실리콘을 적어도 부분적으로 포함하는 경우에 여기에서 제공된다.
실리콘을 연마하는데 적절한 액은 통상 7∼10 사이, 바람직하게는 8∼10 사이의 pH를 갖는 염기성 용액이고, 화학제는 바람직하게는 암모니아와 같은 질소 함유 염기이다.
연마재 입자는 바람직하게는 대략 1/10 미크론의 입자 크기를 갖는 실리카 입자이다.
린스하도록 결정된 경우, 약 0.1% 이하의 CMC(Critical Micellar Concentration)로 바람직하게는 3∼5 사이 또는 4 근처의 균일한 pH를 갖는 계면활성제가 사용된다.
린싱 단계의 시간은 연마 시간의 대략 50%인 것이 유리하다.
이들 기계적 또는 기계 화학적 수단은 특히 본 발명의 문맥에서는 박리 구조(I)의 적어도 일부를 보존할 수 있게 하기 위해, 제거되는 재료의 품질을 제어하기 위한 것이다.
일반적으로, 도너 웨이퍼(10)로부터의 물질의 제거는 예컨대, 랩핑이나 원자종에 의한 충격과 같은 재료를 어택하는 임의의 기계적 수단의 사용을 포함한다.
이러한 물질의 제거는 필요한 경우 제거될 표면을 더욱 평활하게 할 수 있는 열처리가 선행할 수 있다.
도 1c를 참조하면, 물질의 제거 후에 남아 있는 원래의 버퍼 구조의 부분은 참조부호 I'가 부여되어 있다.
물질의 제거 중에 나타날 수 있는 임의의 거칠기를 제거하기 위해, 제1 재활용 단계 동안 행해진 물질의 제거가 일어난 영역에서 도너 웨이퍼(10)의 표면 상태의 다듬질을 실행하는 것이 우선적으로 임의의 경우에 바람직하다.
이를 위해, 예컨대, 열처리가 실행된다.
박층을 박리하는 단계 및 재활용 후에 도너 웨이퍼(10)를 재활용하는 단계를 포함하는 전체 박리 방법의 예시된 일례가 도 1a 내지 도 1d를 참조하여 제공된다.
도 1a를 참조하면 앞서 입증된 바와 같이, 박리 구조(I)는 2개의 유용층 이상의 두께를 갖는다.
박층 박리 방법은 도 1b 및 도 1c에 도시된다.
본 발명의 제1의 바람직한 박리 단계는 이후의 분리를 행하여 소망의 층(들)을 박리하기 위해, 박리 구조(I) 내에 취성 영역을 생성하는 것에 있다.
이러한 취성 영역의 생성을 위해 수행될 수 있는 여러 가지 기술이 여기에 제공된다.
당업자에게 공지된 Smart-Cut(등록상표)이라는 제1 기술(그 설명은 웨이퍼 축소에 관한 다수의 작업에서 발견할 수 있다)은 제1 단계에서 취성 영역을 생성하기 위해 소정의 에너지로 원자종(수소 이온과 같은)을 주입하는 것에 있다.
제2 기술은 문서 EP-A-0 849 788호에 예를 들어 기재된 바와 같이, 적어도 하나의 다공층의 생성에 의해 취약한 계면을 형성하는 것으로 이루어진다.
도 1b를 참조하면, 박층의 박리에 관한 제2 단계는 도너 웨이퍼(10)의 표면에 수용 기판(2)을 도포하는 것에 있다.
수용 기판(2)은, 일부가 도너 웨이퍼(10)로부터 박리될 제2 층(3)을 지지하고, 외부로부터의 가능한 기계적 응력으로부터 보호하기에 충분한 강성의 기계적 지지물을 구성한다.
이 수용 기판(2)은 예컨대, 실리콘, 석영, 사파이어, SiC, 또는 다른 종류의 재료일 수 있다.
수용 기판(2)은 접착을 행할 때 박리 구조(I)와 밀접하게 접촉시킴으로써 도포되고, 분자 접착이 기판(2)과 박리 구조(I) 사이에서 행해지는 것이 유리하다.
이러한 접착 기술 뿐만 아니라 대체예가 특히 Q. Y. Tong, U. Gosele 및 Wiley의 "Semiconductor Wafer Bonding"(Science and Technology, Interscience Technology)란 명칭의 문서에 기재되어 있다.
접착은 필요한 경우, 접착될 각 표면의 적절한 예비 처리 및/또는 열 에너지 의 공급 및/또는 보조 접착제의 제공에 의해 달성된다.
따라서, 예를 들면, 접착 중에 또는 접착 직후에 접착이 강화될 수 있도록 열처리가 실행된다. 접착은 박리 구조(I)와 수용 기판(2) 사이에 삽입되는 실리카와 같은, 특히 강한 분자 접착일 수 있는 접착층에 의해 제어될 수 있다.
유리하게는, 수용 기판(2)의 ㅈ버착면을 구성하는 재료 및/또는 필요한 경우 형성되는 접착층의 재료는 박리층들로부터 시작하여 SeOI 구조를 형성하기 위해 전기적으로 절연되고, SeOI 구조의 반도체층은 박리 구조(I)의 박리 부분(즉, 유용층)이 된다.
수용 기판(2)이 접착되면, 도너 웨이퍼(10)의 부분의 제거가 이전에 형성된 취성 영역의 영역에서 분리를 행함으로써 실행된다.
상기 제1 기술(Smart-Cut(등록상표))의 경우에, 주입 영역(취성 영역을 형성함)은 제2 단계에서 열 및/또는 기계적 처리 또는 다른 에너지의 공급에 의해 취성 영역의 영역에서 분리가 행해지게 된다.
상기 제2 기술의 경우에, 취약한 층은 기계적 처리 또는 다른 에너지의 공급에 의해 취성 영역의 영역에서 분리가 행해지게 된다.
이들 2개의 기술 중 하나에 따라 취성 영역의 영역에서의 분리는 웨이퍼(10)의 주요부를 제거할 수 있게 하여 박리 구조(I)의 나머지(여기에서는 유용층을 나타낸다), 가능한 접착층 및 수용 기판(2)을 포함하는 구조를 얻을 수 있게 된다.
박리 후 구조(I')는 박리 후에 남아 있는 박리 구조(I)의 부분을 구성하고, 전체 웨이퍼가 이후의 층의 박리 중에 이후의 재사용을 위해 재활용하도록 이전될 도너 웨이퍼(10')를 형성한다.
이러한 도너 웨이퍼(10')의 재활용의 결과가 도 1d에 도시된다.
이것은 박리 후 구조(I')의 일부를 제거하기 위해, 앞서 이미 논의된 것 중 하나에 따라 박리 후 구조(I')의 기계적 또는 기계 화학적 어택을 실행한다.
특히 박리 후 구조(I')가 예컨대, CMP에 의한 및 간단한 연마에 의한 연속적인 어택을 사용하는 것과 같이, 상이한 원천의 여러 개의 층을 포함하는 경우, 상이한 기계적 수단에 의해 물질의 제거를 위한 여러 가지 기술들이 여기에서 수행될 수도 있다.
이러한 재료의 기계적 어택에는 화학적 에칭, 열처리 또는 평활화와 같은 표면 처리가 선행 및/또는 후속할 수 있다.
도 1d를 참조하면, 재활용 후에 얻어진 박리 구조(I")는 박리 구조(I)와 거의 동일하지만, 박리된 층과 재활용 중에 제거된 재료의 평균 두께에 가까운 두께만큼 감소되어 있다. 본 발명에 따르면, 이 두께는 박리될 수 있는 유용층을 포함하기에 충분하다.
도너 웨이퍼(10")는 결정 성장 단계와 같은 임의의 다른 보충 단계 없이 이후의 박리 중에 박리 구조(I")에 박리된 유용층을 제공하기에 적절하다.
박리 전의 도너 웨이퍼(10)의 특정 구성에서, 상기 웨이퍼는 박리될 수 있는 복수의 유용층을 포함한다.
이러한 특정 구성에서, 여러 개의 유용층들이 본 발명에 따라 재활용 단계들 사이에서 박리될 수 있는 본 발명에 따르는 박리 구조(I)에 있어서, 본 발명에 따 라 도너 웨이퍼(10)로부터 유용층들을 박리하는 순환 방법이 유리한 상황에서:
· 박리 프로세스, 및
· 본 발명에 따르는 재활용 프로세스를 연속하여 반복적으로 실행하면서, 사용된다.
순환 박리 프로세스의 수행 전에, 본 발명에 따르는 도너 웨이퍼(10)를 형성하는 프로세스가 상술한 기판(1) 상에 박층을 형성하는 기술들 중 하나 이상으로 실행될 수 있다.
본 발명에 따라, 도너 웨이퍼(10)로부터 시작하여, 보조층을 형성할 필요 없이 및/또는 기판의 적어도 일부를 복구하기 위한 처리를 실행할 필요 없이 기판(1) 상에 형성된 동일한 구조(I)에서, 수 회의 박리의 가능성은 모든 박리 방법의 수행 횟수의 이득, 이 방법의 더 쉬운 수행, 및 종래 기술의 다른 방법보다 실질적으로 덜 상승한 경제적 비용이 가능하게 한다.
박리 구조(I)에서 실행되는 임의의 횟수의 박리 및 재활용 후에, 박리의 횟수는 특히 박리 구조(I)의 두께의 함수이고, 박리 구조(I)의 나머지는 박리될 유용층을 포함하기에 충분한 두께를 갖지 않게 된다.
도너 웨이퍼(10)는 대략 기판(1)으로만 구성된다.
제1 경우에는, 도너 웨이퍼(10)는 폐기되고, 특히 기판(1)이 버퍼 구조를 포함하는 경우에는 생산이 복잡하고, 길며 고가일 수 있는 전체 기판(1)이 손실된다.
제2의 더욱 유리한 경우에는, 기판(1)의 적어도 일부가 재활용 방법을 수행함으로써 복구된다.
기판(1)이 버퍼 구조를 포하하는 경우에는, 기판(1)의 3가지 유형의 재활용이 수행될 수 있다:
- 전체 버퍼 구조의 제거를 포함하지만, 버퍼 구조가 형성된 지지 기판의 적어도 일부를 보존할 수 있는, 재활용; 이러한 재활용은 통상 형성하기 가장 어렵고 가장 고가인 기판(1)의 부분의 손실을 항상 수반하며; 예컨대, 재활용 전의 것과 동등한 기판(1)을 개량하는 것이 필요한 경우 버퍼 구조를 개량하는 보조 단계의 수행이 필요하다;
- 버퍼 구조의 일부의 제거를 포함하고, 버퍼 구조가 형성된 지지 기판을 보존할 수 있으며, 버퍼층과 같은 버퍼 구조의 일부는 생산하는데 고가인, 재활용; 재활용 중에 예컨대, 유리하게는 버퍼 구조에 신중하게 위치되는 스톱층에 의해 스톱되는 물질의 선택적인 제거가 실행될 수 있고; 재활용 전의 것과 동등한 기판(1)을 개량하는 것이 특히 필요한 경우 버퍼 구조를 개량하는 보조 단계가 유리하게 수행된다;
- 원래의 박리 구조(I)의 나머지의 적어도 일부의 제거를 포함하고, 전체 기판(1)이 보존될 수 있게 하는, 재활용; 재활용 중에 (예컨대, CMP, 열처리, 희생 산화(sacrificial oxidation), 충격, 또는 다른 평활 기술에 의해) 박리 구조(I)의 나머지를 표면 다듬질 및/또는 예컨대, 박리 구조(I)와 기판(1) 사이에 신중하게 위치된 스톱층에 의해 스톱되는, 물질의 선택적인 제거를 실행하기 위한 단계가 수행될 수 있다.
기판(1)을 재활용한 후, 본 발명의 방법에 따라 여러 개의 유용층들이 박리 될 수 있는 새로운 박리 구조(I)가 개량된다.
이러한 새로운 박리 구조(I)는 재활용 전의 박리 구조와 거의 동일할 수 있다.
이러한 새로운 박리 구조(I)는 임의의 형성 파라미터를 약간 변형함으로써 재활용 전의 박리 구조(I)와 약간 상이한 구조를 가질 수 있다. 예를 들면, 재료내의 임의의 화합물의 농도가 약간 변경된다.
임의의 경우에, 박리 구조는 예컨대, CVD 또는 MBE에 의한 에피택시에 의해, 층 성장에 의해 형성되는 것이 유리하다.
제1 경우에는, 박리 구조(I)에 포함되는 층들 중 적어도 하나의 성장이 하부 지지층의 형성에 바로 이어서 제 위치에 형성되며, 박리 구조는 또한 이 경우에 층 성장에 의해 형성되는 것이 유리하다.
제2 경우에는, 이들 층의 적어도 하나의 성장이 예컨대, CMP 연마, 열처리 또는 다른 평활 기술에 의해 하부 성장 지지물의 중요하지 않은 표면 다듬질 단계 후에 실행된다.
이 문서에서 후술하는 바에서는, 여러 개의 층들을 갖는 구조(I)를 포함하고 본 발명에 따르는 방법에 의해 사용될 수 있는 도너 웨이퍼(10)의 구성의 예들을 제시한다.
특히, 이러한 도너 웨이퍼(10)에 유리하게 사용될 수 있는 재료들을 제시한다.
임의의 상세한 예들에 있어서, 기판(1)은 버퍼 구조 및 지지 기판을 포함하 고, 버퍼 구조는 지지 기판 상에 형성된다.
버퍼 구조는 관련 예들에서, 지지 기판의 영역에 제1 격자 파라미터와 하부 박리 구조(I)와의 계면의 근처에 제2 격자 파라미터를 갖고 있다.
이러한 버퍼 구조는 실행될 격자 파라미터의 이러한 적응을 가능하게 하는 버퍼층을 포함한다.
이러한 특성을 갖는 버퍼층을 얻기 위해 가장 자주 사용되는 (상기 논의된 바와 같은) 버퍼 구조를 형성하는 제1 방법은 이하를 포함하는 여러 개의 원소로 구성된 버퍼층을 갖는 것이다:
· 지지 기판의 조성에서 발견되는 적어도 하나의 원소, 및
· 지지 기판에서 발견되지 않거나 거의 발견되지 않고, 버퍼층의 두께에서 점진적으로 증가하는 농도를 갖는 적어도 하나의 원소.
버퍼층 내에서의 이러한 원소의 증가된 농도는 변성 방법에서 버퍼층 내의 격자 파라미터의 점진적인 증가의 주요 원인이 된다.
따라서, 이러한 구성에서, 버퍼층은 주로 합금이다.
버퍼 기판용의 지지 기판 및 버퍼층의 조성을 위해 선택된 원소는 Si 또는 Ge와 같은 Ⅳ족일 수 있다.
예를 들면, 이 경우에, Si의 지지 기판과 SiGe의 버퍼층이 있을 수 있으며, 이때 지지 기판과의 계면에서 0에 가까운 값과 버퍼층의 다른 면 상의 특정값 사이의 두께를 따라 Ge 농도가 점진적으로 증가한다.
도시된 다른 경우에는, 지지 기판 및/또는 버퍼층의 조성은 가능한 조합(Al, Ga, IN)-(N, P, As) 중에서 선택된 한 쌍과 같은 Ⅲ-Ⅳ족의 한 쌍의 원소를 포함할 수 있다.
예를 들면, 이 경우에, 적어도 하나의 다른 원소와 함께 As 및/또는 Ga를 포함하는 버퍼층과 AsGa의 지지 기판이 있을 수 있으며, 이때 상기 다른 원소는 지지 기판과의 계면에서 0에 가까운 값과 버퍼층의 다른 면 상의 특정값으로부터의 두께를 따라 점진적으로 증가한다.
지지 기판 및/또는 버퍼층의 조성은 가능한 조합(Zn, Cd)-(S, Se, Te) 중에서 선택된 한 쌍과 같은 Ⅱ-Ⅳ족의 한 쌍의 원소를 포함할 수 있다.
이하 이러한 구성의 여러 가지 예들을 제시한다.
첫 번째 3개의 예들은 Si의 기판(1)과 SiGe의 버퍼층과 Si 및 SiGe의 다른 층들을 포함하는 도너 웨이퍼(10)를 특히 다룬다.
이들 웨이퍼(10)는 SGOI, SOI, 또는 Si/SGOI 구조를 형성하기 위한 SiGe의 및/또는 스트레인된 Si의 박리층의 경우에 특히 유용하다.
이하 이러한 구성의 여러 가지 예들을 제시한다.
예 1: 도너 웨이퍼(10)는:
- ∨ Si의 지지 기판과,
∨ 버퍼층 및 부가층을 포함하는 버퍼 구조 형성의 상기 제1 기술에 따라 형성된 SiGe의 버퍼 구조로 구성되는, 기판(1); 및
- 박리 구조(I)로 구성된다.
버퍼층은 바람직하게는 지지 기판과의 계면으로부터 점진적으로 증가하는 Ge 농도를 가짐으로써, SiGe의 격자 파라미터를 상술한 바와 같이 증가시킨다.
두께는 일반적으로 표면에서 양호한 구조적 완화를 얻고, 격자 파라미터의 차이에 관련된 결함들이 매설되도록 한정하기 위해 1∼3 ㎛ 사이에서 이루어진다.
부가층은 버퍼층과의 계면의 근처에서 버퍼층의 농도와 거의 같은 유리하게는 균일한 Ge 농도를 갖고 버퍼층에 의해 대체로 완화된 SiGe로 되어 있다.
완화된 SiGe층 내에서의 실리콘내 게르마늄의 농도는 일반적으로 15%∼30% 사이로 구성된다.
이러한 30%로의 제한은 본 기술의 일반적인 제한을 나타내지만, 금년 중에 증가하도록 만들어질 수 있다.
부가층은 경우에 따라 크게 변화할 수 있는 두께를 갖지만, 일반적으로 0.5∼1 미크론 사이로 이루어진 두께를 갖는다.
예 2: 도너 웨이퍼(10)는:
- ∨ Si의 지지 기판과,
∨ SiGe의 버퍼층과 부가의 Ge층을 포함하는 버퍼 구조를 형성하는 상기 제1 기술에 따라 형성된 버퍼 구조로 구성되는, 기판(1); 및
- 박리 전에 AsGa 및/또는 AlGaAs를 포함하는 박리 구조(I)로 구성된다.
버퍼층은 바람직하게는 지지 기판과의 계면으로부터 점진적으로 증가하는 Ge 농도를 가짐으로써, 격자 파라미터를 Si 지지 기판의 격자 파라미터와 Ge 부가층의 격자 파라미터 사이에서 증가시킨다.
이를 위해, 버퍼층 내의 Ge 농도는, 2개의 재료의 격자와 이론적으로 완전히 일치시키기 위해, 약 0∼100%, 또는 더욱 정확하게는 98% 근방으로 증가하게 된다.
예 3: 도너 웨이퍼(10)는:
- Si로 구성된 기판(1);
- 박리 전에 Si와 탄성적으로 스트레인된 SiGe의 하나 이상의 미세층을 포함하는 박리 구조(I)로 구성된다.
예 4: 도너 웨이퍼(10)는:
- ∨ Si의 지지 기판과,
∨ 상기 논의된 버퍼 구조를 형성하는, 문서 WO 00/15885호에 개시된 상기 제2 특정 기술에 따라 형성된, 즉,
· 상기 논의된 버퍼 구조를 형성하는, 문서 WO 00/15885호에 개시된 상기 제2 특정 기술에 따라 Ge 또는 SiGe의 제1 층의 피착,
· 문서 WO 00/15885호에 개시된 바와 같이, 상층의 결정 품질을 향상시킬 수 있는 선택적인 제2 층의 피착이 후속함에 의해 형성된, 버퍼층과,
제 2층은:
Figure 112005036833103-pct00001
버퍼층의 제1 층이 Ge로 되어 있는 경우에 SiGe(50/50);
Figure 112005036833103-pct00002
버퍼층의 제1 층이 SiGe로 되어 있는 경우에 스트레인된 Si로 되어 있고;
∨ 재료 Ge, SiGe, Si 중 적어도 하나를 포함하는 박리 구조(I)로 구성되는, 기판(1)으로 구성된다.
박리 구조(I)에서의 박리는 박리 구조(I)의 단일층 또는 층들의 세트에 관한 것일 수 있다.
이 예에 따른 박리의 종료 시에 얻어지는 구조는 매립된 영역에서도 전위형의 결함은 없다.
이러한 종류의 얻어진 구조는 SiGe, Ge 또는 Si의 층 상에 예컨대, 스트레인된 실리콘의 에피택셜 성장 보조층으로 사용될 수 있다.
예 5: 도너 웨이퍼(10)는:
- ∨ Si의 지지 기판과;
∨ 버퍼 구조를 형성하는 상기 제3 기술에 따라 형성된 Si의 버퍼층과;
∨ 재료 SiGe, Si 중 적어도 하나를 포함하는 박리 구조(I)를 포함하는 기판(1)으로 구성된다.
이 도너 웨이퍼(10)는 버퍼 구조를 형성하는 상기 제3 기술에 따라 버퍼층의 형성 후에 얻어지는 웨이퍼이다.
버퍼층의 제1 실시예에서, 박리 구조(I)는 버퍼층의 형성 전에 제공되었다.
박리 전에 박리 구조는 약 107 ㎝-2 미만의 전위와 같은 결함의 밀도를 갖는 것이 유리하다.
15% Ge를 갖는 SiGe의 박리 전의 박리 구조와 30% Ge를 갖는 SiGe의 박리 전의 박리 구조의 일반적인 두께는 각각 약 250 ㎚와 약 100 ㎚이며, 그에 따라 탄성 응력의 각각의 최종 임계 두께 이하로 남게 된다.
이상 예시된 바에 따르면, 버퍼층은 2개의 주요 단계:
· H 또는 He와 같은 원자종의 주입에 의해 Si의 지지 기판(1) 내에 섭동 영 역의 형성 단계;
· 박리 구조 내에서 탄성 응력의 적어도 상대 완화를 유도하기 위한 열처리 단계에 따라 형성된다.
제1 단계 중에, 사용되는 H 또는 He의 주입 에너지의 범위는 일반적으로 12∼25 keV 사이이다.
주입되는 H 또는 He의 주입량은 일반적으로 1014∼1017 ㎝-2 사이이다.
▶ 따라서, 예를 들면, 15% Ge를 갖는 박리 구조에 대해, H가 약 25 keV의 에너지에서 약 3·1016 ㎝-2의 주입량으로 사용되는 것이 바람직하다.
▶ 따라서, 예를 들면, 30% Ge를 갖는 박리 구조에 대해, H가 약 18 keV의 에너지에서 약 2·1016 ㎝-2의 주입량으로 사용되는 것이 바람직하다.
기판(1)에서의 원자종의 주입 깊이는 일반적으로 약 50 ㎚∼100 ㎚ 사이가 된다.
제2 단계 중에 실행되는 열처리는 섭동 영역과 박리 구조 사이에 위치되는 영역에서의 섭동의 수와 진폭을 현저하게 증가시키기에 적합해야 한다.
섭동이 옮겨지는 이 영역이 상기 버퍼층을 형성하게 된다.
버퍼층에서의 전위의 출현은 박리 구조의 전체적인 완화를 초래한다.
열처리는 비활성 분위기 하에서 실행되는 것이 바람직하다.
그러나, 열처리는 예컨대, 산화 분위기와 같은 다른 분위기 하에서 실행될 수도 있다.
따라서, 이러한 유형의 도너 웨이퍼(10)에 대해 실행되는 특정 열처리는 30초∼60분 사이, 더욱 구체적으로는 약 5분∼약 15분일 수 있는 시간 동안 일반적으로 400℃∼1000℃ 사이의 온도로 실행된다.
버퍼층의 제2 실시예에서, 버퍼 구조(I)는 버퍼층의 형성 전에 제공되지 않고, 도너 웨이퍼는 유리하게는 아래의 형태:
- Si의 기판;
- 적어도 15%의 Ge를 갖는 SiGe의 층의 형태로 나타나며, SiGe는 탄성적으로 스트레인된다.
이러한 SiGe층을 완화시키는 기술 및 파라미터는 버퍼층의 제1 실시예의 것들고 실질적으로 동일하다.
버퍼층의 형성 후에, 층들이 전체 완화층 또는 층들의 세트를 포함하는 박리 구조(I)를 구성한다.
따라서, 박리 구조(I)는 이 예에서 제안된 제1 실시예와 반대로 버퍼층 이후에 형성된다.
이러한 실험적인 기술에 관해 더욱 상세하게는, B. Hollander 등의 "Strain relaxation of pseudomorphic Si1-xGex/Si(100) heterostructures after hydrogen or helium ion implantation for virtual substrate fabrication"(in Nuclear and Instruments and Methods in Physics Research B 175-177(2001)357-367)이란 명칭의 문서에 의해 특히 행해지는 연구를 참조하라.
수용 기판(5)에 웨이퍼(10)를 접착한 후, 앞서 설명한 하나 이상의 공지된 기술에 따라 중간 접착층을 갖거나 갖지 않고 박리가 실행되며, 그 후 웨이퍼가 본 발명에 따라 재활용된다.
예 6: 도너 웨이퍼(10)는:
- ∨ 상부 버퍼 구조와의 계면의 영역에 AsGa의 적어도 일부를 포함하는 지지 기판과,
∨ 버퍼 구조를 형성하는 상기 제1 기술에 따라 형성된 Ⅲ-Ⅴ족 재료의 버퍼 구조로 구성되는 기판(1); 및
- 박리 전에 Ⅲ-Ⅴ족 재료를 포함하는 박리 구조(I)로 구성된다.
이러한 버퍼 구조의 주요 목적은 계면의 근처에서 박리 구조(I)의 재료에 대한 격자 파라미터(예컨대, InP의 경우에 약 5.87 Å의 공칭값이다)를 AsGa의 격자 파라미터(그 공칭값은 약 5.65 Å이다)에 적응시키는 것이다.
고체 Ⅲ-Ⅴ족 재료에서, 이러한 버퍼 구조의 실제적인 중요성은 예컨대, 고체 InP와 고체 AsGa와 같은 상이한 재료간의 비교를 고려하여 나타날 수 있고, 고체 AsGa는 예컨대, 고체 InP보다 덜 고가이고, 반도체 시장에서 더욱 잘 입수할 수 있으며, 후면 접촉 기술의 이미 공지된 수행에 의해 기계적으로 덜 취약하고, 더 큰 사이즈(일반적으로 고체 InP에서는 4인치 대신에 6인치)를 갖고 있다.
그러나, InP의 전자적인 성능은 AsGa보다 통상적으로 뛰어나다.
따라서, 상기 도너 웨이퍼(10)는 예를 들어, AsGa 지지 기판 상에 형성되고 버퍼 구조에 의해 완화된 InP를 포함하는 박리 구조(I)를 제안함으로써 6인치 치수 의 InP층을 형성하는 해법을 제공한다.
따라서, 이러한 도너 웨이퍼(10)가 제공할 수 있는 모든 이점이 여기에 나타나 있다: 즉, 도너 웨이퍼는 예를 들면, 상기 고체 재료의 실시예에서 밝혀진 특성에 가까울 수 있는 소정의 품질 및 특성을 가지고 이전하기 위한 Ⅲ-Ⅴ족 재료의 활성층이 형성될 수 있게 한다.
이러한 도너 웨이퍼(10)에 구성된 버퍼 구조는 일반적으로 1 미크론보다 큰 두께를 필요로 하고, 이 두께는 특히 본 발명에 따른 재활용 방법에 의해, 각 박리 후에 그 파괴가 방지될 수 있으면, 더 큰 두께를 향해 증가하게 될 수 있다.
하부 버퍼 구조와의 계면의 영역에서 근본적으로 완화된 InP를 포함하는 박리 구조(I)의 예에서, 기판(1)의 버퍼 구조는 바람직하게는 0∼약 53% 사이의 증가된 In 농도를 갖는 InGaAs로 구성되는 버퍼층을 포함한다.
버퍼 구조는 대체로 일정한 농도의 원소를 갖는 InGaAs 또는 InAlAs와 같은 Ⅲ-Ⅴ족 재료의 부가층을 더 포함할 수 있다.
박리의 특수한 경우, 적어도 하나의 InP층이 수용 기판(2)에 이전하기 위해 박리 구조(I)에서 박리된다.
예를 들면, 박리되는 부분이 InGaAs 또는 InAlAs를 더 포함하는 경우가 있으며: InGaAs 또는 InAlAs 재료와 InP 사이의 전자 밴드의 불연속성으로 인해 박리된 층에서의 전자 이전성이 더 양호하게 된다.
다른 Ⅲ-Ⅴ족 화합물을 포함하는 도너 웨이퍼(10)의 다른 구성도 가능하다.
이러한 층들의 박리의 응용은 일반적으로 HEMT 또는 HBT(High electron Mobility Transistor and Heterojunction Bipolar Transistor)의 실시예들이다.
예 7: 도너 웨이퍼(10)는:
- ∨ 상부 버퍼 구조와의 계면의 영역에서 AsGa를 포함하는 지지 기판과,
∨ 버퍼를 형성하는 상기 제1 기술에 따라 형성되고, 박리 구조(I)와의 계면의 영역에서 InGaAs를 포함하는 버퍼 구조로 구성되는, 기판(1); 및
- 박리 전에 InP 및/또는 InxGa1-xAsyP1-y를 포함하는 박리 구조(I)로 구성된다.
이러한 유형의 도너 웨이퍼(10)는 이미 예 6에서 설명한 바 있다.
예 8: 도너 웨이퍼(10)는:
- ∨ 사파이어 또는 SiC 또는 Si의 지지 기판과,
∨ 버퍼층을 형성하는 상기 제1 기술에 따라 형성되고,
Figure 112005036833103-pct00003
x는 사파이어와의 계면에서 시작하여 0에서 1로 두께가 변화하는, AlxGa1-xN의 변성 버퍼층;
Figure 112005036833103-pct00004
전위형 결정 결함을 한정하도록 의도된 GaN의 부가층으로 구성된 버퍼 구조로 구성되는, 기판(1); 및
- 질화물층을 포함하는 박리 구조(I)로 구성된다.
Ⅲ-Ⅴ족 질화물 GaN, AlN 및 InN은 마이크로일렉트로닉스의 분야에서, 구체적으로는 신규의 디스플레이 기술용의 전자발광 다이오드와 같은, 또는 컴팩트 디스크 상에 고밀도로 저장된 데이터의 판독 및 기입과 같은 응용을 위한 레이저와 같은 발광 장치에서 중요하다.
박리 구조(I)에 포함된 질화물층의 형성 모드는 GaN, AlN 및 InN의 층들의 각각의 피착을 위해 트리메틸 갈륨, 트리메틸아민 알란(alane), 또는 트리메틸 인듐과 같은 Ⅰ족의 유기금속 화합물의 피착에 이해 부가의 GaN층 상에서의 에피택셜 성장이다.
본 발명은 동일한 도너 웨이퍼(10)로부터 이들 질화물층의 일부를 이전하는데 사용될 때, 박리하는 각 층 사이에 다른 박리를 위한 박리 구조(I)의 다른 층의 준비를 가능하게 하는 재활용 단계를 포함한다.
예 9: 도너 웨이퍼(10)는:
- ∨ 사파이어 또는 SiC 또는 Si의 지지 기판과,
∨ GaN의 중간층과,
∨ SiO2의 마스크와,
∨ GaN의 버퍼층으로 구성된, 기판(1); 및
- 적어도 하나의 층이 GaN으로 된 질화물의 층 또는 층들의 세트를 포함하는 박리 구조(I)로 구성된다.
버퍼층의 형성 모드는 버퍼층을 형성하는 상기 제4 기술의 설명에서 이미 설명한 바 있고, ELOG 기술에 따라 질화물, 여기에서는 구체적으로 GaN의 연속된 층의 이방성 성장을 유발하는 것으로 이루어진다.
이 구성에 사용되는 SiO2 마스크는 유리하게는 주기적인 방법으로 서로 평행 하게, GaN의 중간층 상에 배치된 밴드의 형태를 갖는다.
각 밴드의 두께는 일반적으로 대략 수십 미크론인 반면에, 밴드의 폭은 대략 수 미크론이다.
밴드간의 주기는 일반적으로 약 10 미크론 또는 15 미크론이다.
예를 들면, 각 밴드가 0.2 미크론의 두께와 5 미크론의 폭을 갖는, 주기 13 미크론의 밴드 시스템이 있을 수 있다.
일반적인 예에서 상술한 바와 같이, 이들 SiO2 밴드는 자체 상에 피착되는 GaN의 층(들)내에서의 이들 밴드의 자유 표면의 근처에 국소화된 전위를 초래한다.
이들 전위가 마스크 주위에 국소화되어 있는 GaN의 두께가 상기 버퍼층을 구성한다.
GaN 또는 GaN에 가까운 격자 파라미터를 갖는 다른 재료의 층들이 버퍼층 상에 피착되어, 상기 박리 구조(I)를 형성한다.
이러한 박리 구조(I)는 박리하기를 원하는 유용층의 두께 이상의 두께를 각각 갖는 적어도 2개의 층을 포함한다.
LOG 방법에 따라 웨이퍼를 형성하는 모드의 더욱 상세한 것은 Shuji Nakamura의 "InGaN/GaN/AlGaN-Based Laser Diodes with an Estimated Lifetime of Longer than 10,000 hours"란 명칭의 논문 1998년 5월, Volume 23, No.5의 "MRS Bulletin"으로부터 취해진 문서를 참조할 수 있다.
InN층들은 특히 예 8에서 앞서 설명한 바와 같이, 그 형성 과정 중에 이러한 박리 구조(I)에 일체화될 수 있다.
이 문서에 언급된 반도체층들에는, 50% 이하의 탄소 농도를 갖는, 더욱 특히는 5% 이하의 농도를 갖는 탄소와 같은 다른 구성물질이 부가될 수 있다.
마지막으로, 본 발명은 이상의 예들에서 언급한 재료의 도너 웨이퍼(10)에 한정되는 것이 아니라, Ⅱ, Ⅲ, Ⅳ, Ⅴ 또는 Ⅵ족에 속하는 다른 종류의 재료 및 Ⅳ-Ⅳ, Ⅲ-Ⅴ, 또는 Ⅱ-Ⅵ족에 속하는 합금으로도 확장된다.
합금 재료의 경우에는, 선택된 합금이 2종, 3종, 4종, 또는 그 이상의 종일 수 있다.
도너 웨이퍼(10)가 버퍼층 또는 버퍼 구조를 포함하는 경우에, 본 발명은 각각 상이한 격자 파라미터를 갖는 2개의 인접한 구조간의 격자 파라미터의 적응을 주요 기능으로서 갖는 버퍼층 또는 버퍼 구조에 한정되는 것이 아니라, 이 문서에서 가장 일반적인 방법으로 정의된 것과 같은 임의의 버퍼층 또는 버퍼 구조에 관련된다.
유용층의 박리로부터 시작하여 최종적으로 얻어진 구조는 또한 SGOI, SOI, 또는 Si/SGOI 구조에, 트랜지스터용의 HEMT 및 HBT 구조에, 또는 레이저에서의 응용을 위한 구조에 한정되는 것은 아니다.

Claims (30)

  1. 도너 웨이퍼(10)로부터 유용층을 박리하는 방법으로서,
    상기 도너 웨이퍼(10)로부터 제1 반도체 유용층의 제1 박리를 실행한 후의 상기 도너 웨이퍼(10)의 재활용 단계(상기 제1 박리가 일어난 측 상의 물질의 제거 단계를 포함한다)와,
    상기 도너 웨이퍼(10)로부터의 제2 유용층의 제2 박리 단계(이 제2 유용층은 반도체 재료로부터 선택된 재료를 포함한다)를 포함하며,
    상기 도너 웨이퍼(10)는, 기판(1)과 박리 구조(I)를 연속적으로 포함하고, 상기 박리 구조(I)는 상기 제1 박리 이전에 상기 제1 반도체 유용층을 포함하며,
    상기 박리 구조(I)가 상기 제1 박리 이전에 상기 제2 유용층을 더 포함하는 것을 특징으로 하고, 상기 물질의 제거 단계는, 상기 제거 단계 후에 상기 제2 유용층을 재형성하는 보조 단계없이 상기 재활용 단계 후에 박리될 수 있는 상기 제2 유용층이 상기 박리 구조의 일부(I')에 남겨지도록 기계적 수단을 채용하는 단계를 포함하는 것을 특징으로 하며, 상기 제2 박리는 상기 제2 유용층을 재형성하는 보조 단계없이 실행되는 것을 특징으로 하는, 유용층 박리 방법.
  2. 제1항에 있어서, 상기 물질의 제거 중에 기계적 수단을 채용하는 단계는 연마를 포함하는 것을 특징으로 하는, 유용층 박리 방법.
  3. 제1항에 있어서, 상기 물질의 제거 중에 기계적 수단을 채용하는 단계는 연마재 연마를 포함하는 것을 특징으로 하는, 유용층 박리 방법.
  4. 제1항에 있어서, 상기 물질의 제거 중에 기계적 수단을 채용하는 단계는 화학적 에칭에 의해 달성되는 것을 특징으로 하는, 유용층 박리 방법.
  5. 제1항에 있어서, 상기 기계적 수단을 채용하는 단계를 포함하는 상기 물질의 제거 단계는 화학 및 기계적 평탄화(CMP)를 포함하는 것을 특징으로 하는, 유용층 박리 방법.
  6. 제1항에 있어서, 상기 기계적 수단을 채용하는 단계는 표면 다듬질 처리가 선행 또는 후속하는 것을 특징으로 하는, 유용층 박리 방법.
  7. 제6항에 있어서, 상기 표면 다듬질 처리는 열처리를 포함하는 것을 특징으로 하는, 유용층 박리 방법.
  8. 제1항에 있어서, 상기 기판(1)은 지지 기판과 상기 박리 구조(I) 사이에 위치되는 버퍼층을 포함하고, 상기 버퍼층은 일정한 화학 조성을 가지며 상기 지지 기판과의 격자 불일치를 갖는 결정 재료로 이루어져, 결정 결함을 한정하는 것을 특징으로, 유용층 박리 방법.
  9. 제8항에 있어서, 상기 버퍼층은 Si, SiGe, Ge, 또는 질화물 재료로 이루어지고, 상기 박리 구조(I)는 탄성적으로 스트레인된 Si, SiGe 또는 Ge 또는 질화물 재료 중 적어도 하나를 포함하는 것을 특징으로 하는, 유용층 박리 방법.
  10. 제1항에 있어서, 상기 기판(1)은 지지 기판과, 상기 지지 기판의 격자 파라미터 및 상기 지지 기판의 격자 파라미터와 상이한 다른 격자 파라미터 사이에서 그 두께를 통해 점진적으로 변화하는 격자 파라미터를 갖는 버퍼 구조를 포함하는 것을 특징으로 하는, 유용층 박리 방법.
  11. 제10항에 있어서, 상기 버퍼 구조는 상기 버퍼층 상에 부가층을 더 포함하고, 상기 부가층은:
    결함을 한정하며, 또한,
    상기 지지 기판의 표면 격자 파라미터와 다른 표면 격자 파라미터를 갖는 것을 특징으로, 유용층 박리 방법.
  12. 제10항에 있어서, 상기 버퍼 구조 및 상기 박리 구조(I)는 모두 아래의 원자 합금족 중 하나에 속하는 원자 합금을 포함하고:
    Ⅳ-Ⅴ족;
    Ⅲ-Ⅴ족;
    Ⅱ-Ⅵ족;
    상기 합금은 2종, 3종, 4종 또는 그 이상의 종으로 이루어진 것을 특징으로 하는, 유용층 박리 방법.
  13. 제1항에 있어서, 상기 도너 웨이퍼(10)는, 하기 제1 구성 내지 제10 구성 중 어느 하나의 구성으로 이루어진, 유용층 박리 방법.
    제1 구성: Si로 구성된 지지 기판; 두께 내에서 증가하는 Ge 농도를 갖는 SiGe의 버퍼층과, 상기 버퍼층에 의해 완화되는 SiGe의 부가층을 포함하는 버퍼 구조; 박리 전에, SiGe 또는 Ge를 포함하는 박리 구조(I)를 포함하는 구성,
    제2 구성: Si로 구성된 지지 기판; 0%∼100% 사이에서 점진적으로 두께 내에서 증가하는 Ge 농도를 갖는 SiGe의 버퍼층과, 상기 버퍼층에 의해 완화되는 Ge의 부가층을 포함하는 버퍼 구조; 박리 전에, AsGe 또는 Ge를 포함하는 박리 구조(I)를 포함하는 구성,
    제3 구성: Ⅲ-Ⅴ족에 속하는 3종 이상의 원자 합금과, Ⅲ족에서 선택된 적어도 2개의 원소 또는 Ⅴ족에서 선택된 적어도 2개의 원소를 포함하는 버퍼층을 포함하는 버퍼 구조(상기 원자 합금의 조성은 가능한 조합 (Al, Ga, In)-(N, P, As) 중에서 각각 선택되고, 상기 2개의 원소는 상기 버퍼층의 두께 내에서 점진적으로 증가하는 농도를 갖는다)와의 계면의 영역에 AsGa를 포함하는 지지 기판; 박리 전에, Ⅲ-Ⅴ족에 속하는 합금을 포함하는 박리 구조(I)를 포함하는 구성,
    제4 구성: 지지 기판과의 계면에 대향하는 면에서 InP의 격자 파라미터와 동일한 격자 파라미터를 갖는 버퍼 구조; 박리 전에, InP 또는 InGaAs를 포함하는 박리 구조(I);와 함께 상기 제3 구성의 층 및 재료들과 동일한 층 및 동일한 재료들을 포함하는 구성,
    제5 구성: 사파이어, 또는 SiC, 또는 Si의 지지 기판; x가 상기 지지 기판과의 계면으로부터 시작하여 0에서 1로 변화하는, AlxGa1-xN의 버퍼층; GaN의 부가층; 박리 전에, InP 또는 InGaAs를 포함하는 박리 구조(I)를 포함하는 구성,
    제6 구성: 사파이어, 또는 SiC, 또는 Si의 지지 기판; GaN의 층; 마스크; GaN의 버퍼층; 박리 전에, GaN을 포함하는 박리 구조(I)를 포함하는 구성
    제7 구성: 사파이어, 또는 SiC, 또는 Si의 지지 기판; x가 상기 지지 기판과의 계면으로부터 시작하여 0에서 1로 변화하는, AlxGa1-xN의 버퍼층; 박리 전에, InP 또는 InGaAs를 포함하는 박리 구조(I)를 포함하는 구성,
    제8 구성: 사파이어, 또는 SiC, 또는 Si의 지지 기판; 마스크; GaN의 버퍼층; 박리 전에, GaN을 포함하는 박리 구조(I)를 포함하는 구성,
    제9 구성: 사파이어, 또는 SiC, 또는 Si의 지지 기판; GaN의 층; 마스크; GaN의 버퍼층; 박리 전에, GaN 및 다른 질화물을 포함하는 박리 구조(I)를 포함하는 구성,
    제10 구성: 사파이어, 또는 SiC, 또는 Si의 지지 기판; 마스크; GaN의 버퍼층; 박리 전에, GaN 및 다른 질화물을 포함하는 박리 구조(I)를 포함하는 구성.
  14. 제13항에 있어서, 상기 박리 구조(I)는:
    상기 제1 구성에서 탄성적으로 스트레인된 Si를 더 포함하는 것을 특징으로 하는, 유용층 박리 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 도너 웨이퍼(10)는 50% 이하의 층내 탄소 농도를 갖는 탄소를 더 함유하는 적어도 하나의 층을 포함하는 것을 특징으로 하는, 유용층 박리 방법.
  16. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 도너 웨이퍼(10)는 5% 이하의 층내 탄소 농도를 갖는 탄소를 더 함유하는 적어도 하나의 층을 포함하는 것을 특징으로 하는, 유용층 박리 방법.
  17. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 제1 박리 및 제2 박리 단계 중 적어도 하나는,
    (a) 박리될 상기 유용층의 측 상에서 수용 기판(2)에 상기 도너 웨이퍼(10)를 접착하는 단계; 및
    (b) 상기 도너 웨이퍼(10)의 박리 구조(I)에 포함되는 상기 유용층을 분리하는 단계를 포함하는 것을 특징으로 하는, 유용층 박리 방법.
  18. 제17항에 있어서, 상기 단계 (a) 이전에, 접착층을 형성하는 단계를 더 포함하는 것을 특징으로 하는, 유용층 박리 방법.
  19. 제17항에 있어서,
    상기 단계 (a) 이전에, 상기 유용층 아래에 위치되는 취성 영역을 형성하는 단계를 더 포함하고,
    단계 (b)는 상기 도너 웨이퍼(10)로부터 상기 유용층을 포함하는 구조를 분리하기 위해 상기 취성 영역의 영역에 에너지를 공급함으로써 실행되는 것을 특징으로 하는, 유용층 박리 방법.
  20. 제19항에 있어서, 상기 취성 영역을 형성하는 단계는 원자종의 주입에 의해 실행되는 것을 특징으로 하는, 유용층 박리 방법.
  21. 제20항에 있어서, 상기 주입된 원자종은 수소, 또는 헬륨, 또는 이 둘의 조합을 포함하는 것을 특징으로 하는, 유용층 박리 방법.
  22. 제19항에 있어서, 상기 취성 영역은 다공성 처리(porosification)에 의해 형성되는 것을 특징으로 하는, 유용층 박리 방법.
  23. 제17항에 있어서, 단계 (b) 이후에, 분리가 일어나는 영역에서 상기 유용층에 대한 표면 다듬질 단계를 포함하는 것을 특징으로 하는, 유용층 박리 방법.
  24. 도너 웨이퍼(10)로부터 유용층을 주기적으로 박리하는 방법으로서, 유용층의 연속적인 박리 단계들을 포함하고, 이들 단계는 각각 제17항의 방법과 부합하는 것을 특징으로 하는 도너 웨이퍼로부터 유용층을 주기적으로 박리하는 방법.
  25. 제17항의 박리 방법을 수용 기판(2) 및 유용층을 포함하는 구조의 형성에 적용하여, 상기 유용층은 SiGe, Si, 가능한 조합 (Al, Ga, In)-(N, P, As) 중에서 각각 선택된 조성을 갖는 Ⅲ-Ⅴ족에 속하는 합금 중 적어도 하나를 포함하는, 구조 형성 방법.
  26. 제24항의 주기적으로 박리하는 방법을, 수용 기판(2) 및 유용층을 포함하는 SeOI(semiconductor-on-insulator) 구조의 형성에 적용하여(상기 유용층은 상기 SeOI 구조의 상기 반도체층의 적어도 일부임), 상기 SeOI 구조를 형성하는 SeOI 구조 형성 방법.
  27. 제1항 내지 제14항 중 어느 한 항의 방법에 의해 재생될 수 있고, 박리에 의해 유용층을 제공하는 도너 웨이퍼(10)에 있어서, 기판(1)과 상기 유용층을 제공하는 박리 구조(I)의 나머지 부분을 연속적으로 포함하고, 박리 후에, 상기 박리 구조의 나머지 부분(I')은 박리될 적어도 하나의 다른 유용층을 포함하는 것을 특징으로 하는 도너 웨이퍼.
  28. 제27항에 있어서, 상기 기판(1)은 지지 기판과 버퍼 구조를 포함하고, 상기 버퍼 구조는 상기 지지 기판과 상기 박리 구조의 나머지 부분(I') 사이에 위치되는 것을 특징으로 하는 도너 웨이퍼.
  29. 제1항에 있어서, 상기 도너 웨이퍼(10)는, 적어도 상기 박리 구조(I)와 계면을 이루는 부분 상의 Si; 박리 전에, Si를 포함하는 박리 구조(I)를 포함하는, 유용층 박리 방법.
  30. 제29항에 있어서, 상기 박리 구조(I)는 탄성적으로 스트레인된 SiGe를 더 포함하는 것을 특징으로 하는, 유용층 박리 방법.
KR1020057012741A 2003-01-07 2004-01-07 박층 박리 후에 박리 구조를 포함하는 웨이퍼의 기계적수단에 의한 재활용 방법 KR100874788B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR0300098 2003-01-07
FR0300098A FR2849714B1 (fr) 2003-01-07 2003-01-07 Recyclage par des moyens mecaniques d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince
US47247003P 2003-05-22 2003-05-22
US60/472,470 2003-05-22
PCT/IB2004/000285 WO2004061943A1 (en) 2003-01-07 2004-01-07 Recycling by mechanical means of a wafer comprising a taking-off structure after taking-off a thin layer thereof

Publications (2)

Publication Number Publication Date
KR20050091071A KR20050091071A (ko) 2005-09-14
KR100874788B1 true KR100874788B1 (ko) 2008-12-18

Family

ID=32715105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057012741A KR100874788B1 (ko) 2003-01-07 2004-01-07 박층 박리 후에 박리 구조를 포함하는 웨이퍼의 기계적수단에 의한 재활용 방법

Country Status (5)

Country Link
US (2) US7375008B2 (ko)
EP (1) EP1588415B1 (ko)
JP (1) JP5047609B2 (ko)
KR (1) KR100874788B1 (ko)
WO (1) WO2004061943A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9524869B2 (en) 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
US20140017840A1 (en) * 2004-03-11 2014-01-16 Epistar Corporation Nitride-based light-emitting device
US9011598B2 (en) 2004-06-03 2015-04-21 Soitec Method for making a composite substrate and composite substrate according to the method
DE102004062290A1 (de) 2004-12-23 2006-07-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips
DE102005052357A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
EP1777735A3 (fr) * 2005-10-18 2009-08-19 S.O.I.Tec Silicon on Insulator Technologies Procédé de recyclage d'une plaquette donneuse épitaxiée
FR2892230B1 (fr) * 2005-10-19 2008-07-04 Soitec Silicon On Insulator Traitement d'une couche de germamium
US7785995B2 (en) * 2006-05-09 2010-08-31 Asm America, Inc. Semiconductor buffer structures
US7608526B2 (en) * 2006-07-24 2009-10-27 Asm America, Inc. Strained layers within semiconductor buffer structures
JP4321595B2 (ja) * 2007-01-23 2009-08-26 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体基板の製造方法
FR2929758B1 (fr) 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
US20100044827A1 (en) * 2008-08-22 2010-02-25 Kinik Company Method for making a substrate structure comprising a film and substrate structure made by same method
TWI494682B (zh) * 2009-11-18 2015-08-01 Hoya Corp 基板之再生方法、光罩基底之製造方法、附多層反射膜基板之製造方法及反射型光罩基底之製造方法
US9127345B2 (en) 2012-03-06 2015-09-08 Asm America, Inc. Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2
US10535685B2 (en) 2013-12-02 2020-01-14 The Regents Of The University Of Michigan Fabrication of thin-film electronic devices with non-destructive wafer reuse
US9218963B2 (en) 2013-12-19 2015-12-22 Asm Ip Holding B.V. Cyclical deposition of germanium
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426270B1 (en) 1999-02-02 2002-07-30 Canon Kabushiki Kaisha Substrate processing method and method of manufacturing semiconductor substrate
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874747A (en) * 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
US6159824A (en) 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
FR2775121B1 (fr) 1998-02-13 2000-05-05 Picogiga Sa Procede de fabrication de substrats en film mince de materiau semiconducteur, structures epitaxiales de materiau semiconducteur formees sur de tels substrats, et composants obtenus a partir de ces structures
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
FR2783254B1 (fr) * 1998-09-10 2000-11-10 France Telecom Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin,et produits obtenus
US6350993B1 (en) * 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
US6468923B1 (en) * 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
FR2794893B1 (fr) * 1999-06-14 2001-09-14 France Telecom Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
US6690043B1 (en) * 1999-11-26 2004-02-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
EP1309989B1 (en) * 2000-08-16 2007-01-10 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
JP3589185B2 (ja) * 2000-08-24 2004-11-17 日亜化学工業株式会社 窒化物半導体の成長方法と窒化物半導体基板
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
EP1367150B1 (en) * 2001-02-14 2009-08-19 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
US20040029365A1 (en) * 2001-05-07 2004-02-12 Linthicum Kevin J. Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
FR2838865B1 (fr) * 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
US6953736B2 (en) * 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
EP1429381B1 (en) * 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
JP4949014B2 (ja) * 2003-01-07 2012-06-06 ソワテク 薄層を除去した後の多層構造を備えるウェハのリサイクル
FR2858875B1 (fr) * 2003-08-12 2006-02-10 Soitec Silicon On Insulator Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426270B1 (en) 1999-02-02 2002-07-30 Canon Kabushiki Kaisha Substrate processing method and method of manufacturing semiconductor substrate
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses

Also Published As

Publication number Publication date
EP1588415A1 (en) 2005-10-26
US20050189323A1 (en) 2005-09-01
US7602046B2 (en) 2009-10-13
US20050150447A1 (en) 2005-07-14
KR20050091071A (ko) 2005-09-14
JP2006516813A (ja) 2006-07-06
US7375008B2 (en) 2008-05-20
EP1588415B1 (en) 2012-11-28
JP5047609B2 (ja) 2012-10-10
WO2004061943A1 (en) 2004-07-22

Similar Documents

Publication Publication Date Title
US7602046B2 (en) Recycling by mechanical means of a wafer comprising a multilayer structure after taking-off a thin layer thereof
US7256075B2 (en) Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer
US7736988B2 (en) Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7018910B2 (en) Transfer of a thin layer from a wafer comprising a buffer layer
US7378729B2 (en) Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
KR20080078679A (ko) 기판들의 제조 방법, 특히 광학, 전자공학 또는 광전자공학분야들에 대한, 및 상기 방법에 의해 구현되는 기판
US7001826B2 (en) Wafer with a relaxed useful layer and method of forming the wafer
KR100854856B1 (ko) 버퍼층을 포함하는 웨이퍼를 그것으로부터 층을 취한 후에기계적으로 재활용하는 방법
EP1532677B1 (en) Recycling a wafer comprising a buffer layer, after having taken off a thin layer therefrom
US7452792B2 (en) Relaxation of layers
CN100580903C (zh) 剥离有用层及重复利用施主晶片的方法、应用和相应晶片
KR20060056955A (ko) 고온 내응력성 피응력 ＳeＯＩ 구조체
JP5032743B2 (ja) バッファ層を有しないウエハからの緩和された有用層の形成

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121203

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131209

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 10