KR20060056955A - 고온 내응력성 피응력 ＳeＯＩ 구조체 - Google Patents

고온 내응력성 피응력 ＳeＯＩ 구조체 Download PDF

Info

Publication number
KR20060056955A
KR20060056955A KR1020067001759A KR20067001759A KR20060056955A KR 20060056955 A KR20060056955 A KR 20060056955A KR 1020067001759 A KR1020067001759 A KR 1020067001759A KR 20067001759 A KR20067001759 A KR 20067001759A KR 20060056955 A KR20060056955 A KR 20060056955A
Authority
KR
South Korea
Prior art keywords
layer
film
donor wafer
relaxed
soi structure
Prior art date
Application number
KR1020067001759A
Other languages
English (en)
Inventor
브루노 기세렌
세실 올네뜨
올리비에르 레이작
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20060056955A publication Critical patent/KR20060056955A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Abstract

본 발명은 탄성구속이 존재하는 반도체 물질로 이루어진 부분 및 전기적 절연 물질로 이루어진 부분이 상호 일체로 구성되는 SOI 구조체에 관한 것이다. 전기적 절연 물질 부분은 SiO2 점성온도 TGSIO2 보다 높은 점성온도 TG를 가진다. 본 발명은 또한 이러한 SOI 구조체 제조 공정에 관한 것이다.

Description

고온 내응력성 피응력 ＳＯＩ 구조체{STRESSED SEMICONDUCTOR-ON-INSULATOR STRUCTURE RESISTANT TO HIGH-TEMPERATURE STRESS}
본 발명은 전자공학, 광학 또는 광전자학에 응용되는, 반도체층이 탄성구속(elastic constraints)을 가지는 반도체-온-절연체 구조체 (또는 SeOI)에 관한 것이다.
층을 구성하는 결정성 물질이 에피탁시(epitaxy)와 같은 결정성장 동안 격자인자가 이물질 공칭(nominal) 격자인자와 실질적으로 상이하도록 탄성적으로 인장되거나 압축된다면, 이 층은 변형(strained)되며, 이때 공칭 격자인자는 버크(bulk) 및 단결정 형태 및 평형상태에서의 물질 격자인자를 의미한다.
반대로, 층을 구성하는 결정성 물질이 공칭 격자인자와 실질적으로 동일한 층은 완화(relaxed)층이라 칭한다.
또한 본 발명은 탄속구성을 가지는 반도체층을 포함한 SeOI 제조공정에 관한 것이다.
공정의 제1단계에서, 변형필름은 웨이퍼상에 형성되며, 상기 변형층은 반도체 물질들 중 선택된 물질로 제조된다.
제2단계에서, SiO2 층은 상기 변형필름상에 및/또는 기판 표면상에 형성된다.
제3단계에서, 변형필름은 기판으로 이송되어 SeOI 구조체를 형성하며, 이때 구조체의 반도체 부분은 변형필름으로 구성되며, 전기적 절연부분은 SiO2층으로 구성된다.
이러한 SeOI 구조체에서 변형 반도체층은, 이것이 보일 수 있는 물리적 및/또는 전기적 특성을 이용하기에 유리할 수 있다.
따라서, 예를 들면, 변형 실리콘(또는 Si)층들에 대한 주요 장점은 주로 이들은 통상 완화Si층들에서 나타나는 것보다 더 큰 (more important) (홀들 또는 전자들과 같은) 전하입자들의 평균 이동도(mobility)를 가진다는 사실을 포함한다.
변형 Si층들은 완화Si층들 보다 100% 더 큰 (more significant) 전하 입자들의 이동도를 달성할 수 있다.
WO 01/99162 문서에서, 이러한 일반적 공정에 따라 변형 Si층 형성이 개시되며, 기판과의 웨이퍼 결합에 의해 변형필름을 이송하고, 이어 기판을 선택적으로 '백에서(at the back)' ('에치-백' 기술로도 알려짐) 에칭하여 웨이퍼를 제거하여, 최종적으로 반도체 부분이 변형 Si층인 SOI 구조체(Silicon-On-Insulator의 약어)가 제조됨이 제안된다.
택일적으로, 및 변형 Si를 가진 SOI 구조체를 제조할 때는 언제나, 전문가에게 익숙한 Smart-Cut® 기술 (특히 'Silicon-On-Insulator Technology; Materials to VLSI, 2판' 제하의 문서, J.-P Colinge, Kluwer Academic 출판사 발행, p. 50 및 51에 기재됨)이 상기 에치-백 기술 대신 웨이퍼 제거 단계에서 적용된다. 이 공정은 특히 TA. Langdo 등에 의해 저술된 'Preparation of novel SiGe-free strained Si on insulator' 제하의 문서 (2002 IEEE International SOI conference 회보, Williamsburg/Virginia (USA), p.211)에 기술된다.
이러한 SeOI 구조체, 특히 SOI 구조체 응용의 가장 빈번한 관심은 변형 반도체층들 내에서 트랜지스터 또는 다이오드와 같은 전자공학, 광학 또는 광전자학 부품 제조에 관한 것이다.
부품들의 이러한 실현을 위하여 때로는 상승온도에서의 열처리가 요구된다.
따라서 SeOI 구조체 반도체 부분에서의 탄성구속은 이러한 열처리를 견뎌야 하며, 이러한 열처리는 상기 구속을 상당히 완화시킬 수 있기 때문이다 (이것은 소망하는 효과와 상반된 효과를 일으킬 수도 있다).
상기 언급된 SeOI 구조체는 상기 변형 SOI 구조체의 경우 950℃ 내지 1000℃ 정도의 어떤 온도부터 반도체 부분의 탄성구속을 실질적으로 완화시킨다.
SeOI 구조체가 한계(threshold)온도보다 높은 온도에서 처리될 때, SeOI 구조체 반도체 부분에서의 탄성구속 거동과 관련된 실제 문제는 여기서 명백하다.
이러한 SeO 구조체에서의 탄성구속에 의해 제공된 전기적 또는 전자적 특성과 같은 소망 특성 손실이 염려되므로, SeOI 구조체의 변형 반도체 부분들 내에서의 부품 제조 공정은 따라서 이러한 한계온도보다 낮은 온도로 제한된다.
그리고 SeOI 구조체의 변형층들 내에서 실현될 수 있는 다양한 부품들이 재 변형된 위험이 있다.
본 발명은 이러한 문제점을 극복하기 위하여 주력하여, 제1측면에 의하면, 탄성구속이 존재하는 반도체 물질로 이루어진 부분 및 전기적 절연 물질로 이루어진 부분이 상호 일체로 구성되며, 전기적 절연 물질 부분은 점성온도 TG가 SiO2 점성온도 TGSIO2 보다 높은, SOI 구조체를 제공하는 것이다.
상기 SOI 구조체 다른 특징은:
- SiO2 점성온도 TGSIO2 는 약 1100℃보다 높고,
- 전기적 절연 부분은 Si3N4, SixGeyNz 또는 SiOyNz 로 제조되고,
- 전기적 절연 부분은 Si3N4, SixGeyNz 또는 SiOyNz 로 구성되고,
- 반도체 물질 부분은 변형 물질 필름이고,
- 반도체 물질 부분은 변형 물질 필름으로 구성되고,
- 변형 물질은 y 값이 0 내지 1인 Si1 - yGey로 제조되고,
- 반도체 물질 부분은 완화 또는 의사(pseudo)-완화 물질 층을 또한 포함하며,
- 완화 또는 의사-완화 반도체 물질 층은 변형 물질 필름 및 전기적 절연 부분 사이에 배치되고,
- 완화 또는 의사-완화 반도체 물질 층은 변형 물질 필름에 상대적으로 전기적 절연부분 반대측에 배치되고,
- 반도체 물질 부분은 각각 완화 또는 의사-완화 물질로 제조된 두 개의 층을 또한 포함하며, 이들 두 개의 층 중 하나는 변형 물질 필름 및 전기적 절연 부분 사이에 배치되고, 다른 하나는 변형 물질 필름에 상대적으로 전기적 절연부분 반대측에 배치되고,
- 완화 또는 의사-완화 물질은 Si1 - xGex 로 제조되고,
- 반도체 물질 부분은 전기적 절연부분으로부터 연속하여:
-변형 Si1 - yGey 층에 의해;
-완화 또는 의사-완화 Si1 - xGex 층에 의해 구성되며,
- 반도체 물질 부분은 전기적 절연부분으로부터 연속하여:
-완화 또는 의사-완화 Si1 - zGez 층에 의해;
-변형 Si1 - yGey 층에 의해 구성되며,
- 반도체 물질 부분은 전기적 절연부분까지 연속하여:
-완화 또는 의사-완화 Si1 - zGez 층에 의해;
-변형 Si1 - yGey 층에 의해;
-완화 또는 의사-완화 Si1 - xGex 층에 의해 구성된다.
제2측면에 의하면, 본 발명은 제1 격자인자를 가지는 결정성 물질 상부층을 포함하는 도너웨어퍼로부터 상술된 SOI 구조체 구현 공정을 제안하며, 다음 단계들로 구성된다:
(a) 상기 도너웨어피 상부층 상에 제1 격자인자와 실질적으로 상이한 공칭 격자인자를 가지는 반도체 물질에서 선택된 물질로 제조되며, 실질적으로 탄성적 구속이 가능한 충분한 최소의 두께에 거친 필름의 성장단계;
(b) 변형층 형성 면(side) 및/또는 수용기판 표면(surface)에 도너웨이퍼 표면상의 SiO2 점성온도 TGSiO2 보다 높은 점성온도 TG를 가지는 최소한 하나의 전기적 절연물질 층 형성단계;
(c) 수용기판을 절연층(들)에서 도너웨이퍼와 결합하는 단계;
(d) 도너웨이퍼의 최소한 일부를 제거하는 단계.
SOI 제조 공정의 다른 특징들은 :
- 단계 (a) 및 단계 (b) 사이에, 반도체 물질에서 선택된 물질로 제조되는, 변형필름 상에서의 완화 또는 의사-완화 층의 성장단계를 더욱 포함하며,
- 단계 (b)에서, 표면(들) 질화(nitriding)에 의해 전기적 절연층이 형성되며,
- 전기적 절연층은 최소한 하나의 결합표면상에 증착되고,
- 단계 (b)에서 형성된 절연층은 Si3N4, SixGeyNz 또는 SiOyNz로 구성되며,
- 단계 (d)는 도너웨이퍼 일부 제거와 관계되며, 제거후 수용기판으로 이송되는 부분은 최소한 결정성 물질 상층 일부이며,
- 이것은 :
● 단계 (c) 전에 수행되며, 도너웨이퍼 소정 깊이에 임플란트 깊이 근접한 곳에 연약영역(embrittlement zone)을 효과적으로 생성하는 원자 샘플들 임플란트으로 이루어진, 추가적인 임플란트 단계; 및 여기서
● 단계 (d)는 도너웨이퍼에 존재하는 연약영역 레벨에서 탈착을 유발하기 위한 에너지 분배 단계를 포함하여 구성되며,
- 이것은 또한 단계 (a) 전에, 다음으로 구성된 도너웨이퍼 형성단계를 포함한다:
● 결정성 지지 기판상에 다공성 층의 형성 단계;
● 다공성 층상에 결정성 층의 성장 단계;
- 지지 기판-다공성 층-결정성 층 일체(ensemble) 구성단계, 이때, 다공성 층은 도너웨이퍼에서 연약영역을 구성함.
및 여기서 단계 (d)는 도너웨이퍼에 존재하는 연약영역 레벨에서 탈착을 유발하기 위한 에너지 분배를 포함하며,
- 단계 (d)는 수용 기판으로 이송된 도너웨이퍼 일부의 표면 마무리 단계를 포함하며,
- 또한 단계 (d)는 수용기판으로 이송된 도너웨이퍼 일부의 제거와 관계되며, 따라서 모든 도너웨이퍼 제거가 가능하고,
- 단계 (d)에서 필름상에 잔류된 도너웨이퍼 일부 제거는 필름의 변형물질과 대면하는 선택적인 화학적 에칭으로 수행된다.
본 발명의 기타 특징, 목적 및 장점들은, 비제한적 실시예 및 하기 도면들을 참조하여 설명되는, 하기 바람직한 공정 구현에 대한 상세한 설명으로부터 더욱 명백하게 제시될 것이다 :
도 1은 본 발명에 의한, 변형 실리콘 박층을 포함하는 전자적 구조체를 구현하기 위한 제1공정의 상이한 단계들을 도시한 것이다.
도 2는 본 발명에 의한, 변형 실리콘 박층을 포함하는 전자적 구조체를 구현하기 위한 제2공정의 상이한 단계들을 도시한 것이다.
도 3은 본 발명에 의한, 변형 실리콘 박층을 포함하는 전자적 구조체를 구현하기 위한 제3공정의 상이한 단계들을 도시한 것이다.
도 4는 본 발명에 의한, 변형 실리콘 박층을 포함하는 전자적 구조체를 구현하기 위한 제4공정의 상이한 단계들을 도시한 것이다.
본 발명의 제1 목적은 기판상에 변형 반도체 물질 필름을 형성하는 것이다.
본 발명의 제2 목적은 이송 중 필름 내부 구속이 완화되지 않고, 소망하는 전자적 구조체를 온전히 형성하면서 도너웨이퍼의 변형물질 필름을 수용기판으로 이송하기 위한 신뢰할 수 있는 공정을 수행하는 것이다.
본 발명의 제3 목적은 변형 필름 이송 공정 수행에 있어서, 반도체 부분이 탄성구속을 포함하는 SeOI 구조체를 구현하는 것, 및 고온 열처리 동안 이들 구속 거동(behaviour)을 보존하는 것이다.
특별한 경우에, 이것은 950℃ 내지 1000℃ 정도 보다 높은 온도에서 열처리되는 동안, 최소한 상대적으로 SeOI 구조체 변형 Si층의 구속거동을 착상할 수 있 음을 의미한다.
이러한 열처리는, 예를 들면 변형필름 형성 후 또는 동안 수행되는, 예를 들면 필름에 부품을 구현하는 것과 같은 공정에 적용될 수 있다.
본 발명에 의한 공정의 비-제한적 실시예는 도 1 내지 도 4를 참조하여 설명되며, 여기서 본 발명에 의한 SeOI 구조체를 구현하기 위하여 이송되는 변형필름 2는 변형 Si로 제조되는 경우의 연구가 제안된다.
도 1a 내지 1d는 본 발명에 의한 공정들 중 제1공정의 단계들을 나타낸다.
도 1a를 참조하면, 이것은 도너웨이퍼 1에 기초한 것이고, 이것의 역할은 변형필름 2 (도 1b 참조) 성장에 대한 기판이 되는 것이다.
도너웨이퍼 1은 단결정성 Si 로 이루어진 지지기판 1A 및 변형필름 2와 접촉하는 (interfaced) 버퍼구조 1B로 구성된 '의사-기판'이다.
버퍼 구조 1B는 버퍼층과 같이 거동하는 어떠한 구조를 지칭한다.
버퍼층은 일반적으로 지지 기판 1A와 같은 제1 결정성 구조체 및 필름 2와 같은 제2 구조체 사이의 전이층이며, 제1 역할은 구조적 또는 화학양론적 특성과 같은 그 물질 특성 변형 또는 표면 원자 결합이다.
버퍼층의 특별한 경우에서, 이것은 지지 기판 1A의 격자인자와 실질적으로 상이한 제2 결정성 구조를 만들 수 있다.
택일적으로, 버퍼구조체 1B는 표면상에 실질적으로 완화된 결정학적 구조체 및/또는 현저한 구조적 결함이 없는 구조체를 제공한다.
유리하게는, 버퍼층은 다음 두 기능들 중 최소한 하나의 기능을 가진다:
- 상부층(upper layer)에서의 결함 밀도 감소;
- 상이한 격자인자들의 결정학적 구조체들 사이의 격자인자 적응(adaption).
두 번째 기능을 실현하기 위하여, 버퍼층은 그 면들 중 하나의 영역(region)에 지지기판 1A의 것과 실질적으로 동일한 제1 격자인자를 가지고 다른 면의 영역에는 제2 격자인자를 가진다.
버퍼구조체 1B에서의 버퍼층은 표면상에 지지기판 1A의 격자인자와 실질적으로 다른 격자인자를 제공하고, 따라서 동일 도너웨이퍼 1에서 지지기판 1A의 것과 다른 층을 가질 수 있다.
어떤 응용에서는, 또한 버퍼층은 상층(overlying)에서의 결함 축적 및 현저한 구속 경험이 없도록 하게 한다.
버퍼구조체 1B 구현을 위한 제1 기술에 의하면, 전체에 걸쳐 점차적으로 격자인자가 변형되어 결과적으로 두 격자인자들 사이의 전이(transition)가 확립되도록 버퍼층이 형성된다.
이러한 층은 통상 변성(metamorphic)층이라 칭한다.
이러한 버퍼층은 SiGe로 부터 유리하게 제조되며, Ge농도는 지지기판 1A 접촉면으로부터 점차 증가된다.
30% 이하의 Ge 표면 농도에 의해 양호한 구조적 표면 유연성을 나타내고, 격자인자 차이와 연관된 결함들이 임베드(embedded) 되도록 제한하기 위하여, 전형적인 두께는 1 내지 3 마이크로미터이다.
임의적으로, 일정한 Ge 조성을 가지는 SiGe에서는, 추가층 성장단계가 버퍼층 형성 전 또는 후에 수행되어, 온전한 상기 버퍼구조체 1B를 형성한다.
SiGe에서의 추가층은 버퍼층에 의하여 실질적으로 완화되어, 유리하게는 일정한 Ge 농도를 가지며 접촉면에 인접한 버퍼층의 것과 실질적으로 동일한 농도를 가진다.
완화 SiGe 층 내부의 실리콘 내 게르마늄 농도는 전형적으로 15 내지 30%이다. 이러한 30% 제한값은 현재 기술의 전형적인 한계수치이나, 장래 발전적으로 조정될 수 있다.
추가층은, 경우에 따라, 두께가 넓게 변동되어 전형적으로는 0.5 내지 1 마이크론이다.
버퍼구조체 1B 구현을 위한 제2 기술에 의하면, 이것은 지지 기판 1A 상에 표면층을 증착하는 기술을 기반으로, 표면층은 지지기판 1A 인접 표면 물질의 격자인자와는 실질적으로 상이한 공칭 격자인자를 가진다.
여기서, 공칭 격자인자는 고형, 단결정성 및 평형(balanced) 형태에서의 물질 격자인자를 언급하는 것이다.
이 표면층이 증착됨으로써 피증착 층은 실제로 변위(dislocation)와 같은 가소 결함(plastic defect)로부터 면제된다.
이 표면층은 최종적으로 :
- 변위와 같은 가소결함을 제한하는, 지지기판 1A와 접촉된 제1 부분; 및
- 제1 부분에 의하여 완화 또는 의사-완화되며, 가소결함이 전혀 없거나 소 수 존재하는 제2 부분을 제공하도록 제조된다.
따라서 피증착 표면흥의 제1 부분은 버퍼층 역할을 한다.
이러한 버퍼층 구현에 적용되는 증착기술은 온도 및 화학 증착조성에 따라 다양하게 구성된다.
제1 기술로 생산된 버퍼층과는 반대로, 두께층에서 실질적으로 일정한 화학조성을 가지는 버퍼층이 성공적으로 제조될 수 있다.
그러나 하나 또는 여러층들이 버퍼층 및 표면층 제2 부분 사이에 삽입될 수 있다.
또한 버퍼층은 제1 기술에 의해 제조된 버퍼층들의 더 얇은 두께보다 더 얇은 두께를 가질 수 있다.
WO 00/15885 문서에는, 특히 다음 단계들로 구성된 기술에 의한 버퍼구조체 실시예가 기재된다:
○ 지지 기판 1A 상에 제1 Ge 또는 SiGe 층의 증착,
○ 이후, 임의적으로, 상층부 필름 2의 결정학적 품질을 개선할 수 있도록 제2 추가층의 증착, WO 00/15885 에 기재된 바와 같이, 제2층은
○ 버퍼층의 제1층이 Ge 인 경우 SiGe (50/50);
○ 버퍼층의 제1층이 SiGe 인 경우 변형 Si 이다.
이러한 버퍼구조체 1B 두께는 특히 0.5 내지 1 마이크론 정도이며, 이것은 제1 기술에 의해 만들어진 버퍼층 두께보다 더 얇은 것이다.
이러한 방식으로 도너웨이퍼 1이 제조되어, 도너웨이퍼 1은 상기 Si의 지지 기판 1A 및 상기 Ge 또는 SiGe의 버퍼구조체 1B를 구성된다.
버퍼구조체 1B 제조를 위한 제3 기술에 의하면, 제1 단계는 지지기판 1A 및 가능한 에피탁시된(epitaxied) 층 1B가 도너웨이퍼 1에 포함되도록, 지지기판 1A 상에 변형 SiGe 층1B를 증착하는 단계로 이루어진다.
제2 단계는 수소 및/또는 헬륨과 같은 원자 샘플들을 임플란트하는 것으로 이루어지며, 이때 임플란트 에너지 및 샘플 조사량(dosage)은 임플란트 깊이 및 변형층 사이의 두께에서 섭동(perturbation) 영역이 형성될 정도로 결정된다.
섭동영역은 주변부에서 구조적 섭동 형성이 용이한 내부구속을 가진 영역으로 정의된다.
이들 내부 구속은 상층부 변형층에서 결정학적 섭동을 용이하게 생성한다.
제1 단계에서, H 또는 He 임플란트 에너지 범위는 전형적으로 12 내지 25 Kev이다.
H 또는 He 임플란트 조사량은 전형적으로 1014 내지 1017 cm-2이다.
-따라서, H는 예를 들면, 15% Ge 변형층 1B에 대하여는, 25 KeV 정도의 에너지를 가지는 3.1016 cm- 2정도의 임플란트 조사량이 바람직하게 적용될 것이며,
-따라서, H는 예를 들면, 15% Ge 변형층 1B에 대하여는, 18 KeV 정도의 에너지를 가지는 2.1016 cm- 2정도의 임플란트 조사량이 바람직하게 적용될 것이다.
도너웨이퍼 1에서 원자 샘플 임플란트 깊이는 전형적으로는 약 50nm 내지 100nm이다.
섭동영역에서 섭동의 생성 또는 강화를 위하여, 제3 기술에 의하면, 버퍼층은 제3 단계를 수행하여 제조되며, 이것은 변형 SiGe 층 1B의 탄성구속에 대하여 최소한 상대적 완화를 유발하여 SiGe 완화 변형층을 형성하기에 적합하고도 종래 인자화된 열에너지를 분배하는 단계이다.
열처리는 바람직하게는 불활성 또는 산화분위기에서 적용된다.
따라서, 도너웨이퍼 1과 같은 타입에 적용되는 특별한 열처리는 전형적으로는 400℃ 내지 1000℃에서, 30 초 내지 60분, 더욱 특별하게는 약 5분 내지 약 15분 사이에서 변동될 수 있는 시간 동안 수행된다.
따라서, 섭동영역은:
-변위 타입의 결함을 제한하고; 및
-Si 지지 기판 1A의 격자인자를 SiGe 변형층 1B의 공칭 격자인자로 적응시킨다.
따라서, 이것은 여기서 버퍼층으로 고려될 수 있다.
이 기술의 변형으로는 샘플 임플란트 전에 변형 Si층에 Si 필름 2를 형성하는 것이다.
임플란트 뒤이은 열처리는 변형 SiGe층을 완화 또는 의사-완화시키고 (상술한 바와 같이), 필름 2를 구속한다(constrain).
이 경우, 버퍼층 형성 및 필름 2에서의 구속 형성은 밀접하게 연관된다.
더욱 상세하게는, 특히 'Strain relaxation of pseudomorphic Si1-xGex/Si(100) heterostructures after hydrogen or helium ion implantation for virtual substrate fabrication' 제하의 문서 (Nuclear and Instrument and Methods, Physics Research B 176-177 (2001) 357-367)가 참조될 수 있다.
본 발명에 의한 공정을 적용함에 있어서, 도너웨이퍼 1의 구조적 배열과 무관하게, 본 발명은 접촉면에서 결정학적 결함이 소수 있거나 전혀 없는 결정성 Si1 -xGex로 이루어진 물질의 변형필름 2를 포함한다.
도너웨이퍼 1은 상부층을 포함하며, 상부층은 위에 놓이는(overlying) 변성필름 2에 이의 격자인자를 부과하기에 충분한, 변성필름 2는 실질적으로 도너웨이퍼 1의 상부층에 영향을 주지 않는, 두께를 가진다.
표면 품질 개선을 위하여 유리하게는 도너웨이퍼 1 표면에 대하여, 연마, 화학적 에칭, 삭마, 기계적-화학적 평탄화(CMP), 희생산화, 원자샘플충돌, 또는 기타 평탄화 기술과 같은 가벼운 마무리 단계가 수행된다.
도 1b를 참조하면, Si 필름 2 성장이 도너웨이퍼 1의 Si1 - xGex 성장 기판상에 적용된다.
Si 필름 2는 CVD 및 MBE (각각 Chemical Vapor Deposition 및 Molecular Beam Epitaxy의 약어들)와 같은 공지 기술을 이용하여 에피탁시로 형성된다.
실리콘은 게르마늄과 상이한 격자인자를 가지므로, 필름 2는 Si1 - xGex 성장에 의해 성장 기판의 것과 실질적으로 동일하게 나타나기 위해, 공칭 격자인자가 증가됨으로써 내부 인장 구속이 제공된다.
이러한 내부 결정학적 구조 변이(modification)는, 실리콘 결정 에너지 밴드 구조를 변화시켜 전하입자들 (홀 및 전자) 이동도를 증대시킬 것이다.
따라서, 본 발명에서의 필름 2에 대한 소망하는 전기적 특성들이 얻어진다.
층이 탄성적으로 구속되기 위하여는, 그 두께는 탄성 구속 임계(critical)두께를 초과하여서는 아니된다.
임계두께를 넘으면, 가소 구속 및 탄성 완화가 필름 2에 나타날 수 있고, 이것은 전기적 특성들의 실질적인 악화를 초래한다.
탄성 구속의 임계두께는 변형층을 이루는 물질 및 그 물질 격자인자 및 그 층이 형성되는 결정성 구조 물질과의 격자인자 차이에 주로 의존된다.
따라서, 실리콘은 게르마늄 보다 약 4.2% 작은 격자인자를 가지므로, 필름 2 및 Si1 - xGex 성장 기판 사이에 격자가 불일치함에 따라,필름 2의 임계두께는 약 100Å 내지 2000Å이며, x 값에 의존된다.
예를 들면, x=0.2이면, 변형 Si 필름 2는 전형적으로 약 200Å 정도이다.
또한 임계두께는 필름 2가 형성되는 온도, 에피탁시가 개시된 핵화 위치(nucleation site) 또는 적용 성장 기술들 (예를 들면 CVD 또는 MBE)과 같은 성장인자에 의존될 수 있다.
Si1 - xGex 성장 기판상에 에피탁시된 Si 필름 2 임계두께들은 예를 들면 Fredrich Schaffler에 의한 'High-mobility Si and Ge structures'(Semiconductor Science Technology, 12 (1997) 1515-1549) 제하의 문서에 제시된다.
따라서 변형 Si 필름 2 두께는 전형적으로 수백 Å이며, 바람직하게는 100 내지 500Å이다.
따라서, 필름이 형성된 후, 필름 2는 Si1 - xGex의 것과 실질적으로 근접된 격자인자를 가지며 인장에 있어서 탄성구속을 제공한다.
도너웨이퍼 1 및 필름 2는 일체로 예비-결합 웨이퍼 10을 형성한다.
도 1c를 참조하면, 예비-결합 웨이퍼 10은 수용기판 4와 함께 사용된다.
이러한 결합 이전에, 전기적 절연성 물질로 이루어진 최소한 하나의 절연층 3이 예비-결합 웨이퍼 10 표면상 및/또는 수용기판 4의 표면상에 형성된다.
절연층 3을 위한 물질은 SiO2 점성온도 (TGSiO2)보다 높은 점성온도 TG를 가지는 물질이다.
SiO2 의 TGSiO2 값은 소정의 기준에 따라 실질적으로 변동될 수 있다, 즉:
-SiO2 층 제조를 위한 적용 제조기술, 즉 층이 열적 산화 (건조 또는 습한 분위기에서, 화학적 샘플 사용 유무와 연관되었는지의 여부)에 따라 제조되면, TGSiO2 값은 약 1100℃ 내지 약 1150℃ 정도이며, 한편 SiO2 증착에 의해 형성된 층의 경우에는 TGSiO2 값은 통상 더 낮다;
-결합 전, 영향받는 표면 활성을 위한 에너지와 같은, SeOI 구조체 제조 인자들,
-필름 2에 의해 제공되는 구속 전하 계수(charge coefficient of constraints)와 같은 구조적 인자.
따라서 SiO2 점성온도 TGSiO2 는 1100℃ 내지 약 1150℃ 정도에 이를 수 있다.
Si3N4 절연층은 필름 2 실리콘 및/또는 수용기판 4의 실리콘 (비록 표면에 어떤 것이 함유되더라도) 질화에 의해, 또는 대상 표면에 CVD 기술에 의한 질화층 증착에 의하여, 형성될 수 있다.
특히 예로써 O. Rayssac 등에 의한 'From SOI to SOIM Technology: applicaiton for specific semiconductor process' (SOI Technology and Devices X, PV 01-03 ecs 회보, Pedington, 및 J (2001)) 제하의 문서를 참조하면 Smart-Cut® 공정을 적용하는 경우에, Si3N4 는 결합에너지 및 이송 품질 면에서 SiO2와 거의 동일한 결합특성을 가지는 것에 주목하여야 한다.
본 발명에 의한 유리한 제2 경우에서, 절연층 3 물질은 SiOyNz이다.
SiOyNz 절연층 3이 형성되는 동안, z값은 유리하게 기능할 수 있어, 점성온도 TG가 이 물질에 대하여 실질적으로 이러한 질소 조성 함수로 변화되도록 할 수 있다.
따라서, 조성 z가 증가함에 따라, 절연층 3의 TG는 (1100℃ 정도에서 변화될 수 있는) SiO2의 그것 정도 및 Si3N4의 그것 정도 사이에서 변동될 수 있다.
y를 이용하면, 넓은 범위의 TG가 포함될 수 있다.
또한 절연층 3의 TG 값들은, 유리질 같은 (vitreous) 층 물질에 실질적으로 의존된다면, 형성 조건에 따라 변동될 수도 있다.
유리한 경우에서, 절연층 3 형성 조건들은 제어된 방법으로 적응될 수 있는데, TGSiO2 보다 높은 임의의 하나 (a la carte)를 선택할 수 있다.
따라서 온도, 시간, 조사량, 및 가스분위기 포텐셜과 같은 증착인자들이 이용될 수 있다.
유리화 (vitrification) 분위기에 함유된 주요 가스 성분들에, TG 저하 효과를 가질 수 있는 붕소 및 인과 같은 도핑 성분들이 첨가될 수 있다.
하나 또는 그 이상의 절연층들 3이 결합되는 하나 또는 두 표면들에 형성된 후, 결합단계 전, 결합되는 표면들을 가능한 최대로 평탄화하기 위하여, 상기 마무리 기술들 중 하나에 의한 마무리 단계가 결합되는 두 표면들 상에 유리하게 실현된다.
결합조작 그 자체는 결합될 표면들을 함께 접촉시킴으로 수행된다.
결합 본드(bond)는 바람직하게는 결합면들의 친수성 특성을 이용한 분자 결합이다.
결합면들의 친수성 특성을 일으키고 강화시키기 위하여, 결합되는 두 구조체들의 화학적 세정은 배스(bath)에서 수행될 수 있으며, 전문가에게 잘 알려진 SC1 처리로 이루어진다.
결합 어셈블리를 아닐링하여, 예를 들면 공유결합 또는 기타 결합과 같은 결 합 성질을 변화시켜 결합을 더욱 강화할 수 있다.
결합 기술들에 대한 더욱 정확한 사항은, 특히 Q.Y.Tong, U.Gosele 및 Wileyㅇ'S 에 의한 'Semiconductor Wafer Bonding' (Science and technology, Interscience Technology) 제하의 문서를 참고할 수 있다.
도 1d는 도너웨이퍼 1이 제거된 후 얻어진 SeOI 구조체를 도시한 것이다.
도너웨이퍼 1 제거 구현을 위한 제1 방법에 의하면, 도너웨이퍼 1 전부 또는 일부는 파워공급에 의하여 도너웨이퍼 1에서 이미 형성되어 있는 연약영역에서 탈착될 수 있다.
이러한 연약영역은 결합표면과 실질적으로 평행하며, 그 상부 및 하부 사이의 결합 연약성(fragility)을 제공하여, 이들 연약 결합은 열적 및/또는 기계적 힘과 같은 파워 공급이 되는 동안 쪼개질 수 있다.
제1 기술에 의하면, SmartCut® 이라 불리는 기술이 연약영역 형성에 적용되며, 제1 예로써 도너웨이퍼 1 연약영역에 원자 샘플을 임플란트하는 것으로 이루어진다.
임플란트 샘플은 수소, 헬륨, 이들 샘플의 결합 또는 기타 경량 샘플일 수 있다.
바람직하게는 임플란트는 결합 전에 수행된다.
임플란트 파워는 (도너웨이퍼 1 상에 절연층이 형성된 경우) 절연층 3 표면을 통과하는 임플란트 샘플들이, 절연층 3 두께, 변형필름 2 및 도너웨이퍼 1 상부 소정 두께를 통과되도록 선택된다.
도너웨이퍼 1을 탈착할 때 변형필름 2가 손실되지 않도록 도너웨이퍼 1에 충분히 깊게 임플란트하는 것이 바람직하다.
도너웨이퍼 1에서의 임플란트 깊이는 전형적으로 약 1000Å 및 그 이상이다.
연약영역에서의 본드 깨어짐은 임플란트 샘플 조사량에 선택에 따라 발생되며, 전형적으로는 1016cm-2 및 1017cm-2 사이이며, 더욱 상세하게는 약 2.1016 cm-2 내지 약 7.1016 cm-2 범위이다.
이러한 연약영역에서의 탈착(detachment)는 통상 기계적 및/또는 열적 파워 공급에 의하여 성취된다.
더욱 상세한 Smart-Cut®기술은 'Silicon-On-Insulator Technology; Materials to VLSI, 2판' 제하의 문서, J.-P Colinge, Kluwer Academic 출판사 발행, p. 50 및 51에 기재됨)을 참조할 수 있다.
연약영역 달성을 위한 제2 방법에 의하면, 특히 EP 0 849 788 문서에서 언급된 기술이 적용된다.
여기서 연약영역은 필름 2 형성 이전 및 도너웨이퍼 1 형성 중에, 생성된다.
연약영역 제조는 다음 주요 조작들로 구성된다:
● 기판 상에 다공성 층의 형성;
● 다공성 층 상에 하나 또는 그 이상의 층(들) 성장.
기판-다공성 층-층(들) 일체는 도너웨이퍼 1을 구성하며, 다공성 층은 도너 웨이퍼 1의 연약영역을 구성한다.
다공성 연약영역에서 열적 및/또는 기계적 파워 공급과 같은 파워공급은 결과적으로 다공성 층 상의 상층(들), 지지 기판 1A의 탈착을 가져온다.
상기 두 가지 비제한적 제조 방법들 중 하나에 의하여 구현되는, 본 발명에 의한 연약영역에서 물질 제거를 위한 바람직한 기술에 따라, 도너웨이퍼 1의 상당 부분이 급속하고도 일괄적으로 제거된다.
또한 이것은 도너웨이퍼 1 제거 부분이 예를 들면 본 발명에 의한 공정과 같은 다른 공정에서 재활용될 수 있도록 한다.
따라서, 바람직하게는 제거 부분 표면 연마 후, 제거 부분 및 도너웨이퍼의 가능한 다른 부분 및/또는 다른 층들 상에 변형 필름이 재형성되도록 구현될 수 있다.
표면 마무리 단계는 Si1 - xGex 도너웨이퍼 잔류 부분이 회수되도록 하며, 이것은 상이한 마무리 기술, 예를 들면 CMP 연마, 삭마, 열 RTA 아닐링, 희생산화, 화학적 에칭, 이들 단독 또는 결합에 의해 감소될 수 있다.
유리한 방법에서, 마무리 물질 제거는 최소한 그 단계 마지막에서 기계적 수단과 결합하거나 그렇지 않은 선택적인 화학적 에칭을 적용한다.
따라서, HF:H2O2:CH3COOH로 구성된 용액과 같은 Si에 대한 SiGe 선택적 에칭용액(약 1:1000 선택도)이 Si1 - xGex 잔류 부분 회수에 이용될 수 있다.
필름 2는 결정성 구조이며, 도너웨이퍼 1 상에서 성장된 후 그것이 가지는 것과 근사한 동질한 특성을 두께층에 걸쳐 가지고 있다.
결합 단계 후, 탈착 및 연약영역 없이 물질 제거를 위한 제2 기술이 도너웨이퍼 1을 제거하기 위하여 본 발명에서 적용될 수 있다.
이것은 화학적 및/또는 기계적 및/또는 기계적-화학적 에칭 수행으로 이루어진다.
예를 들면, 제거되어야 하는 도너웨이퍼 1 물질의 선택적 에칭이, 에치-백 타입 공정에 따라 적용될 수 있다.
이 기술은 후면에서, 즉 도너웨이퍼 1의 자유면(free face)부터 도너 기판 1을 에칭하는 것으로 이루어진다.
제거되는 물질에 적합한 에칭 용액을 이용하는 습식에칭도 적용될 수 있다.
플라즈마 에칭 또는 분무에칭 (pulverisation etching)과 같은 건식에칭도 물질 제거를 위하여 사용될 수 있다.
에칭은 또한 순수하게 화학적 또는 전기화학적 또는 광 전기화학적일 수 있다.
에칭은 랩 마무리(lapping), 연마, 기계적 또는 원자 샘플의 분무에칭과 같은 도너웨이퍼 1의 기계적 공격 이전 또는 이후에 적용될 수 있다.
에칭은 또한 CMP 공정에서 기계적 삭마 운전과 임의적으로 결합된 연마와 같은 기계적 공격에 동반될 수 있다.
도너웨이퍼 1에서 물질 제거를 위한 모든 상기 언급 기술들은 본 문서에서 예로써 제안되지만, 본 발명은 본 발명에 의한 공정에 따라 도너웨이퍼 1에서 물질 을 제거할 수 있는 모든 형태의 기술에 확장되는 것이므로, 이에 제한되는 것은 아니다.
도 1d를 참조하면, SOI 구조체 20이 얻어지고, 이에 의하면 반도체 부분 (즉, 필름 2)은 변형 Si로 이루어지고, 절연 부분 (즉, 절연층 3)은 점성온도 TG가 TGSiO2 보다 높은, 예를 들면 Si3N4 또는 SiOYNZ로 이루어진다.
SOI 구조체 20는, 마치 SiO2 절연 부분을 가지는 SOI 구조체의 경우와 같이 변형물질 반도체 부분에서 상당한 탄성 완화없이, 예를 들면 필름 2에서 부품들 생성을 위하여 사용되는 일정한 처리와 같은 950℃ 내지 1000℃보다 높은 열처리가 가능하다.
본 발명에 의한 제2 공정은 도 2a 내지 2d를 참조하여 제안된다.
이 공정은 전체적으로는 도 1a 내지 1d를 참조하여 기술된 것과 같으나, 도너웨이퍼 1 제거단계에서는 그렇지 않다.
실제로, 여기서 도너웨이퍼 1로부터 물질을 제거하는 것은 도너웨이퍼 1 전부가 아니라, 단지 도너웨이퍼 1 일부와 관련되고, 도너웨이퍼 1 기타 부분은 구조체 20 상에 상부층 5를 형성한다 (도 2d 참조).
물질 제거 기술은 상기 개시된 것과 실질적으로 동일하다 (도 1d 참조).
그러나, 상부층 5이 보존되고, 이것은 버퍼구조체 1B의 최소한 일부로 구성되도록 기술들이 적용된다.
본 발명에 의한 이 공정은 버퍼구조체 1B를 제조하기 위한 상기 제1 기술 또 는 제2 기술에 의해 제조된 버퍼구조체 1B에 유리하게 적용된다.
본 발명에 의한 이 공정은, 두 타입의 버퍼구조체의 하나 또는 다른 타입 (두 타입의 버퍼구조체는 각각 두 제조기술들과 연관됨)이 상부에 과다한 결정학적 결함을 가지지 않고 실질적으로 일정한 조성을 가지는 Si1 - xGex 층을 포함하는 경우에 특히 유리하다. 이 경우, 물질 제거 기술은 상부층 5가 최소한 부분적으로 Si1 -xGex 층을 포함하도록 인자화되어 적용된다. 따라서 결과적으로 구조체 20은 Si1 - xGex를 가지는 상층부 5를 포함한다.
예를 들면 연마, 삭마, CMP 평탄화, 화학적 에칭, 이들 단독 또는 결합에 의하여 물질 제거 후, 표면 마무리 단계가 표면 거칠기 및 Si1 - xGex 상부층 5의 두께 불균일성을 제거하기 위하여 유리하게 적용된다.
이 변형예에 의하면, 도너웨이퍼 1은 상부층 및 도너웨이퍼 1 나머지 사이에 배치되는 에칭스톱층을 포함하며, 이 스톱층에 선택적 에칭에 따라 효과적으로 마무리 공정을 종료하여, 두께에서 균일하고 평탄 표면을 가지는 상부층 5을 얻는다.
도 1d를 참조하면, 최종 결과는 Si1 - xGex/SOI 구조체 20이고, 반도체 부분 (즉, 상부층 5 및 필름 2)는 변형 Si로 이루어지며, 절열부분 (즉, 절연층 3)은 예를 들면 Si3N4 또는 SiOYNZ와 같이 TGSiO2 보다 높은 점성온도 TG를 가진다.
따라서, 구조체 20은 필름 20에서 과도한 구속을 손실하지 않고, 950℃ 내지 1000℃ 이상에서 열처리가 가능하다.
열처리가 Si 내에서 Ge가 확산되는 온도 및 비교주기보다 높은 온도 및 주기에서 수행되는 특별한 경우, 상부층 5에 함유된 Ge는 필름 2로 확산될 수 있다.
일정한 다른 경우에서, 양호하게 제어된다면, 이러한 확산효과가 희망적일 수도 있다.
사실, Ge 샘플이 두 층들 2 및 5 전체에 균일하게 분배되도록 확산이 제어될 수 있으며, 실질적으로 균일한 Ge 농도를 가지는 SiGe 단일층을 형성한다.
US 5 461 243 문서, 칼럼 3, 라인 48-58에 이점에 대한 특별한 논의가 있다.
본 발명에 의한 제3 공정은 도 3a 내지 도 3d를 참조하여 제안된다.
이 공정은 전체적으로는 도 1a 내지 1d를 참조하여 기술된 것과 같으나, 도 3c를 참조하면 추가층 6의 결정성 성장 추가 단계를 포함하는 것에서 예외이다.
이 추가층 6은, 예를 들면 CVD 또는 MBE 기술에 의해 변형 Si 필름 2 상에 에피탁시된다.
구성 물질은 어떠한 타입일 수 있다.
그러나, 바람직하게는 이 물질은 Si1 - xGex이며, 조성 z는 버퍼구조체 1B 표면에 존재하는 Si1 - xGexS 조성 x와 실질적으로 동일하여, 추가층 6은 완화 또는 의사-완화된다.
추가층 6 성장 후, 절연층 3은 추가층 6 및/또는 수용기판 6 표면상에 형성된다.
절연층 3이 추가층 6 표면에 형성되는 경우, 이것은 제어된 분위기에서 기체 샘플들로 직접 증착, 또는 원자 샘플 및 추가층 6 표면을 구성하는 물질 간 화학반응에 따라 제조될 수 있다.
SixGeyNz 절연층은 Si1 - zGez 추가층 6의 실리콘-게르마늄 질화에 의하여 형성될 수 있다.
결합 단계 (도 3d 참조) 및 물질 제거 단계 (도 3e 참조)는 이후 전형적으로 도 1c 및 도 1d로 나타낸 것들과 동일하다.
도 3e를 참조하면, 최종 결과는 변형/SGOI Si 구조체 20이며, 여기서 반도체 부분 (즉, 필름 2 및 추가층 6)은 변형 Si로 이루어지며, 절연부분 (즉, 절연층 3)은 예를 들면 SixGeYNZ와 같은 경우 TGSiO2 보다 높은 점성온도 TG를 가진다.
구조체 20은 950℃ 내지 1000℃ 이상의 열처리가 가능하며, 필름 2에서 과도한 구속을 상실하지 않는다.
열처리가 Si 내에서 Ge가 확산되는 온도 및 비교주기보다 높은 온도 및 주기에서 수행되는 특별한 경우, 추가층 6에 함유된 Ge는 필름 2로 확산될 수 있다.
일정한 다른 경우에서, 양호하게 제어된다면, 이러한 확산효과가 희망적일 수도 있다.
사실, Ge 샘플이 두 층들 2 및 6 전체에 균일하게 분배되도록 확산이 제어될 수 있으며, 실질적으로 균일한 Ge 농도를 가지는 SiGe 단일층을 형성한다.
US 5 461 243 문서, 칼럼 3, 라인 48-58에 이점에 대한 특별한 논의가 있다.
도 4a 내지 도 4e를 참조하면, 본 발명에 의한 제4 공정은 전체적으로는 도 1a 내지 1d를 참조하여 기술된 것과 같으나, 다음은 예외이다:
● 여기서 도너웨이퍼 1로부터 물질을 제거하는 것은 도너웨이퍼 1 전부가 아니라, 단지 도너웨이퍼 1 일부와 관련되어, 최종 구조체 20 상부층 5를 남긴다 (도 4e 참조).
● 이것은 추가층 6의 결정성 성장 추가 단계를 포함하며, 도 4c 를 참조하여 적용될 수 있다.
이 공정은 도 2d를 참조하여 기술된 것과 동일한 단계를 포함하며, 상부층 5를 형성하며 (도 4e 참조), 도 3c를 참조하여 기술된 것과 동일한 단계를 포함하며, 필름 2 및 수용기판 4 사이에 삽입된 추가층 6을 형성한다 (도 4e 참조).
이들 두 층 5 및 6을 형성하는 수단 및 이들 구조 및 최종 구조체에 대한 효과 가능성은 따라서 도 2a 내지 2d 및 도 3a 내지 도 3e에 참조된 공정에서 언급된 것과 실질적으로 동일하다.
도 4c를 참조하면, 최종 결과는 SiGe/변형 Si/SGOI 구조체 20이며, 여기서 반도체 부분 (즉, 필름 2 및 추가층 6)은 변형 Si로 이루어지고, 절연 부분 (즉, 절연층 3)은 SixGeyNz 의 경우 950℃ 내지 1000℃보다 높은 점성 온도를 가진다.
구조체 20은 필름 2에서 과도한 구속을 손실함이 없이 TGSiO2 보다 높은 열처리가 가능하다.
열처리가 Si 내에서 Ge가 확산되는 온도 및 비교주기보다 높은 온도 및 주기에서 수행되는 특별한 경우, 추가층 6 및 상부층 5에 함유된 Ge는 필름 2로 확산될 수 있다.
일정한 다른 경우에서, 양호하게 제어된다면, 이러한 확산효과가 희망적일 수도 있다.
사실, Ge 샘플이 세 층들 2, 5 및 6 전체에 균일하게 분배되도록 확산이 제어될 수 있으며, 실질적으로 균일한 Ge 농도를 가지는 SiGe 단일층을 형성한다.
US 5 461 243 문서, 칼럼 3, 라인 48-58에 이점에 대한 특별한 논의가 있다.
본 발명에 의한 네 가지 바람직한 공정 중 하나에 의하면, 그리고 이것과 균등한 것에 의하면, 부품 생산 단계들은 본 발명에 의한 공정과 일체화 (integrated) 되거나 연속될 수 있다.
따라서, 부품 생산 준비 단계들은 필름 2의 구속 비율을 변경함이 없이 본 공정 동안 실현될 수 있다.
도 1d를 참조하면, 이것들은 SGOI 구조체 상의 변형 Si 필름 2에서, 도 2d를 참조하면 SiGe/SOI 구조체의 완화 Si1 - xGex 및/또는 필름 2에서, 도 3e를 참조하면 변형 Si/SGOI 구조체의 필름 2 및/또는 완화 Si1 - zGez 추가층 6에서, 도 4e를 참조하면, SiGe/Si 변형 SGOI 구조체의 완화 Si1 - xGex의 상부층 5 및/또는 필름 2 및/또는 Si1-xGex 추가층 6에서 이용될 수 있다.
층들에서 패턴을 에칭하도록, 예를 들면 리토그라피, 포토리토그라피, 반응성-이온 에칭 또는 패턴 마스킹의 기타 에칭에 의한 국부처리가 설계된다.
Si 필름 2 (또는 변형 Si 11로 덮이지 않은 경우 완화 SiGe 2)에서 트랜지스 터와 같은 부품 생산을 위한 하나 또는 그 이상의 단계들은 특히 필름 2 구속비율을 변경함이 없이 실행될 수 있다.
본 발명에서 기재된 기술들은 본 문서에서 예로써 제안된 것이며, 본 발명은 본 발명에 따른 공정을 사용할 수 있는 모든 타입의 기술들로 확장되므로, 제한되는 것은 아니다.
SiGe 또는 SiGeC 층의 에피탁시, 또는 Si 또는 변형 SiC 층의 에피탁시, 또는 다층 구조 형성을 위한 SiGe 또는 SiGeC 층들 및 Si 또는 변형 SiC 층들의 연속적인 에피탁시와 같이, 하나 또는 그 이상의 에피탁시가 최종 구조체 20 (도 1d, 2d, 3e, 4e 참조)에 적용될 수 있다.
따라서 특별히, 필름 2의 후박화는 이송후 처음 얻어진 필름 2에서 Si 에피탁시에 의해 달성될 수 있다.
본 출원인은 또한, 변형 Si 필름 2 후박화가 가능하며, 탄성 구속을 상실하지 않은 채, 두께는 Si 표준 임계두께보다 더 커진다 (more significant)는 점에 주목하였다.
Si 표준 임계두께는 필름 2의 구속비율로부터 그리고 이러한 구속비율은 필름 2가 존재하거나 에피탁시되는 의사-기판 상의 Si1 - xGex에서 Ge 농도 (즉, x 값)와 직접 연관된다는 사실 (만일 필름 2 구속비율이 형성 이후 변경되지 않았다면, Ge의 농도 x는 이송되기 이전, 필름 2가 에피탁시된 Si1 - xGex 의사-기판의 것이다)로부터 얻어질 수 있다.
따라서, 필름 2의 표준 임계두께 값은 필름 2가 존재하거나 에피탁시되는 Si1-xGex 의사기판의 Ge 농도와 직접 연관될 수 있다. Si 표준 임계두께 예들은 특히 Friedrich Schaffler에 의한 'High-Mobility Si and Ge Structures' (Semiconductor Science Technology, 12 (1997 1515-1549) 문서에서 찾을 수 있다.
따라서, 본 출원인은, TG부터 점성화되는 물질층 및 그 점성물질 상의 표준 Si 필름 2로 구성된 구조체에서, 필름 2의 임계두께 (그 이상에서 필름 2는 더 이상 탄성적으로 변형되지 않는다)는 Si 표준 임계두께보다 전형적으로 더 크다는 (more significant) 것에 주목하였다.
따라서, 경험에 의하면, 필름 2에 내재된 탄성 구속의 실질적 손실없이 필름 2 두께를 약 60 나노미터까지 증가시키는 것이 가능하다.
따라서 후박 필름 2는 활성(active) 층으로 사용될 수 있다 (이러한 물질에서 나타나는 상당한 전자 이동도 장점을 얻음).
최종 구조체가 성취되면, 후박화 유무와 무관하게, 예를 들면 아닐링을 포함한 마무리 처리가 실행될 수 있다. 또한 본 발명은 변형 Si 필름 2에만 제한되는 것이 아니라, x≠y 일때, (도너웨이퍼 1 표면상의) Si1 - xGex 성장 기판에 의해 변형될 수 있는 0 내지 1 사이를 포함하는 Si1 - yGey 합금(alloy)까지 연장될 수 있다.
따라서, 제1 특별한 응용에서, 도너웨이퍼 1은 Si 고상(solid) 기판일 수 있고, 여기에 변형 Si1 - xGex 필름 2가 성장될 수 있다 (고상 기판에 의해). 이송 이후, 최종 SOI 구조체 형성은 상기 기술된 본 발명에 의한 공정과 동일하며, 연약영역 3은 고상 기판에서 형성된다.
제2의 특별한 응용에서, 도너웨이퍼 1은 약 0.7 내지 1 사이를 포함하는 Si1-xGex 고상(solid) 기판일 수 있고, 여기에 변형 Si1 - xGex 필름 2가 고상 기판에 의해 변형될 수 있다. 이송 이후, 최종 SOI 구조체 형성은 상기 기술된 본 발명에 의한 공정과 동일하며, 연약영역 3은 고상 기판에서 형성된다.
제3의 특별한 응용에서, Si1 - zGez 버퍼구조체 1B (z는 두께에 따라 점차 감소)는 소망 필름의 구속계수를 찾기 위하여 Si1 - yGey (y∈[0≠1]) 고상 기판 1A 및 필름 2 (변형 Si 또는 변형 Si1 - xGex) 사이에 삽입된다.
일반적으로, 변형 필름 2는 타입 Ⅲ-Ⅴ또는 Ⅱ-Ⅵ 합금과 같은 다른 타입의 물질 또는 본 발명에 따른 공정에서 사용될 수 있고 본 발명에 따른 SOI 구조체인 다른 반도체 물질일 수 있다.
예를 들면, 필름 2는 사파이어 또는 SiC의 고상기판 또는 의사-기판으로 구성된 도너웨이퍼 1 상에 처음 형성된 합금 (Al, Ga, In)-(N)과 같은 질화물로 제조될 수 있다.
본 문서에서 논의된 반도체 층에서, 실질적으로 50% 이하 또는 동일한 또는, 특히 5% 이하 또는 동일한 탄소 농도에서 탄소와 같은 기타 구속들이 추가될 수도 있다.

Claims (26)

  1. 탄성구속이 존재하는 반도체 물질로 이루어진 부분 및 전기적 절연 물질로 이루어진 부분이 상호 일체로 구성되며, 전기적 절연 물질 부분은 점성온도 TG가 SiO2 점성온도 TGSIO2 보다 높은, SOI 구조체.
  2. 선행 항에 있어서, SiO2 점성온도 TGSIO2 는 약 1100℃보다 높은, SOI 구조체.
  3. 선행하는 두 항들 중 어느 하나의 항에 있어서, 전기적 절연 부분은 Si3N4, SixGeyNz 또는 SiOyNz 로 제조되는, SOI 구조체.
  4. 제1항 또는 제2항에 있어서, 전기적 절연 부분은 Si3N4, SixGeyNz 또는 SiOyNz 로 구성되는, SOI 구조체.
  5. 선행항들 중 어느 하나의 항에 있어서, 반도체 물질 부분은 변형 물질 필름인, SOI 구조체.
  6. 제1항 내지 제4항 중 어느 하나의 항에 있어서, 반도체 물질 부분은 변형 물 질로 제조된 필름으로 구성되는, SOI 구조체.
  7. 선행하는 두 항들 중 어느 하나의 항에 있어서, 변형 물질은 y 값이 0 내지 1인 Si1 - yGey로 제조되는, SOI 구조체.
  8. 제6항에 있어서, 반도체 물질 부분은 완화 또는 의사(pseudo)-완화 물질 층을 더욱 포함하는, SOI 구조체.
  9. 선행항에 있어서, 완화 또는 의사-완화 반도체 물질 층은 변형 물질 필름 및 전기적 절연 부분 사이에 배치되는, SOI 구조체.
  10. 제8항에 있어서, 완화 또는 의사-완화 반도체 물질 층은 변형 물질 필름에 상대적으로 전기적 절연부분 반대측에 배치되는, SOI 구조체.
  11. 제6항에 있어서, 반도체 물질 부분은 각각 완화 또는 의사-완화 물질로 제조된 두 개의 층을 더욱 포함하며, 이들 두 개의 층 중 하나는 변형 물질 필름 및 전기적 절연 부분 사이에 배치되고, 다른 하나는 변형 물질 필름에 상대적으로 전기적 절연부분 반대측에 배치되는, SOI 구조체.
  12. 선행하는 네 항들 중 어느 하나의 항에 있어서, 완화 또는 의사-완화 물질은 Si1-xGex 인, SOI 구조체.
  13. 선행항에 있어서, 반도체 물질 부분은 전기적 절연부분으로부터 연속하여:
    -변형 Si1 - yGey 층에 의해;
    -완화 또는 의사-완화 Si1 - xGex 층에 의해 구성되는, SOI 구조체.
  14. 제12항에 있어서, 반도체 물질 부분은 전기적 절연부분으로부터 연속하여:
    -완화 또는 의사-완화 Si1 - zGez 층에 의해;
    -변형 Si1 - yGey 층에 의해 구성되는, SOI 구조체.
  15. 제12항에 있어서, 반도체 물질 부분은 전기적 절연부분부터 연속하여:
    -완화 또는 의사-완화 Si1 - zGez 층에 의해;
    -변형 Si1 - yGey 층에 의해;
    -완화 또는 의사-완화 Si1 - xGex 층에 의해 구성되는, SOI 구조체.
  16. 제1 격자인자를 가지는 결정성 물질 상부층을 포함하는 도너웨어퍼로부터 선행항들 중 어느 하나에 의한 SOI 구조체를 구현 공정에 있어서,
    (a) 상기 도너웨어피 상부층 상에 제1 격자인자와 실질적으로 상이한 공칭 격자인자를 가지는 반도체 물질에서 선택된 물질로 제조되며, 실질적으로 탄성적 구속이 가능한 충분한 최소의 두께에 거친 필름 성장단계;
    (b) 변형층 형성 면(side) 및/또는 수용기판 표면(surface)에 도너웨이퍼 표면상의 SiO2 점성온도 TGSiO2 보다 높은 점성온도 TG를 가지는 최소한 하나의 전기적 절연물질 층 형성단계;
    (c) 수용기판을 절연층(들)에서 도너웨이퍼와 결합하는 단계;
    (d) 도너웨이퍼의 최소한 일부를 제거하는 단계로, 공정.
  17. 선행 항에 있어서, 단계 (a) 및 단계 (b) 사이에, 반도체 물질에서 선택된 물질로 제조되는, 변형 필름상에서 완화 또는 의사-완화 층의 추가적 성장단계를 더욱 포함하는, 공정.
  18. 선행하는 두 항들 중 어느 하나의 항에 있어서, 단계 (b)에서, 표면(들) 질화(nitriding)에 의해 전기적 절연층이 형성되는, 공정.
  19. 제17항 또는 제18항에 있어서, 전기적 절연층은 최소한 하나의 결합표면상에 증착되는, 공정.
  20. 선행하는 두 항들 중 어느 하나의 항에 있어서, 단계 (b)에서 형성된 절연층은 Si3N4, SixGeyNz 또는 SiOyNz로 구성되는, 공정.
  21. 선행하는 다섯 항들 중 어느 하나의 항에 있어서, 단계 (d)는 도너웨이퍼 일부 제거와 관계되며, 제거 후 수용기판으로 이송되는 부분은 최소한 결정성 물질 상부층 일부인, 공정.
  22. 선행 항에 있어서,
    ·단계 (c) 전에 수행되며, 도너웨이퍼 소정 깊이에 임플란트 깊이 근접한 곳에 연약영역(embrittlement zone)을 생성하는 원자 샘플들 임플란트로 이루어진, 추가적인 임플란트 단계; 및 여기서
    ·단계 (d)는 도너웨이퍼에 존재하는 연약영역에서 탈착을 유발하기 위한 파워 공급 단계로 구성되는, 공정.
  23. 제22항에 있어서, 단계 (a) 전에,
    ·결정성 지지 기판상에 다공성 층의 형성 단계;
    · 다공성 층상에 결정성 층의 성장 단계; 지지 기판-다공성 층-결정성 층 일체(ensemble)를 구성하며, 다공성 층은 도너웨이퍼에서 연약영역을 구성하고;
    및 여기서 단계 (d)는 도너웨이퍼에 존재하는 연약영역에서 탈착을 유발하기 위한 파워 공급단계로 구성된,
    도너웨이퍼 형성단계를 포함하는, 공정.
  24. 선행하는 세 항들 중 어느 하나의 항에 있어서, 단계 (d)는 수용 기판으로 이송된 도너웨이퍼 일부의 표면 마무리 단계를 포함하는, 공정.
  25. 제22항 내지 제24항 중 어느 하나의 항에 있어서, 모든 도너웨이퍼 제거가 가능하도록 단계 (d)는 수용기판으로 이송된 도너웨이퍼 일부 제거와 관계되는, 공정.
  26. 선행항에 있어서, 단계 (d)에서 수용기판에 이송된 도너웨이퍼 일부 제거는 필름의 변형물질과 대면하는 선택적인 화학적 에칭으로 수행되는, 공정.
KR1020067001759A 2003-07-30 2004-07-28 고온 내응력성 피응력 ＳeＯＩ 구조체 KR20060056955A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR03/09377 2003-07-30
FR0309377A FR2858460B1 (fr) 2003-07-30 2003-07-30 Structure semiconducteur-sur-isolant contrainte ayant une tenue des contraintes aux hautes temperatures

Publications (1)

Publication Number Publication Date
KR20060056955A true KR20060056955A (ko) 2006-05-25

Family

ID=34043669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067001759A KR20060056955A (ko) 2003-07-30 2004-07-28 고온 내응력성 피응력 ＳeＯＩ 구조체

Country Status (7)

Country Link
US (1) US20050023610A1 (ko)
EP (1) EP1654757A2 (ko)
JP (1) JP2007500434A (ko)
KR (1) KR20060056955A (ko)
CN (1) CN1830078A (ko)
FR (1) FR2858460B1 (ko)
WO (1) WO2005013317A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2881877B1 (fr) * 2005-02-04 2007-08-31 Soitec Silicon On Insulator Transistor a effet de champ multi-grille a canal multi-couche
CN102402125A (zh) * 2010-09-16 2012-04-04 上海华虹Nec电子有限公司 用于制造锗硅碳器件中的光刻标记结构及其制备方法
CN103367392A (zh) * 2012-03-27 2013-10-23 中国科学院微电子研究所 绝缘体上半导体结构及其制造方法
US9105689B1 (en) * 2014-03-24 2015-08-11 Silanna Semiconductor U.S.A., Inc. Bonded semiconductor structure with SiGeC layer as etch stop

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0131192B1 (en) * 1992-04-22 1998-04-14 Toshiba Corp Exposed mask, fabrication method of exposed mask substrate and patterning method based on exposed mask
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5776743A (en) * 1994-09-06 1998-07-07 La Jolla Cancer Research Foundation Method of sensitizing tumor cells with adenovirus E1A
US5906951A (en) * 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
FR2783254B1 (fr) * 1998-09-10 2000-11-10 France Telecom Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin,et produits obtenus
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
US6603156B2 (en) * 2001-03-31 2003-08-05 International Business Machines Corporation Strained silicon on insulator structures
WO2002082514A1 (en) * 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication

Also Published As

Publication number Publication date
WO2005013317A3 (fr) 2005-03-31
CN1830078A (zh) 2006-09-06
JP2007500434A (ja) 2007-01-11
US20050023610A1 (en) 2005-02-03
WO2005013317A2 (fr) 2005-02-10
FR2858460B1 (fr) 2005-10-14
EP1654757A2 (fr) 2006-05-10
FR2858460A1 (fr) 2005-02-04

Similar Documents

Publication Publication Date Title
US7348260B2 (en) Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
US7202124B2 (en) Strained gettering layers for semiconductor processes
JP4602474B2 (ja) 歪み半導体材料から成る層の転移方法
US7256473B2 (en) Composite structure with high heat dissipation
US20040192067A1 (en) Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
EP3573094B1 (en) High resistivity semiconductor-on-insulator wafer and a method of manufacturing
US10510583B2 (en) Method of manufacturing silicon germanium-on-insulator
EP1668693A1 (en) Indirect bonding with disappearance of the bonding layer
JP4980049B2 (ja) 遷移後の薄層の緩和
EP1437764A1 (en) A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate
US7452792B2 (en) Relaxation of layers
US20090047526A1 (en) Method for Manufacturing Semiconductor Wafer
KR20060056955A (ko) 고온 내응력성 피응력 ＳeＯＩ 구조체
JP2006519489A (ja) 薄層の、移動後の高温における弛緩

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application