JP2006516813A - 除去構造を含んでなるウェハーの、その薄層を除去した後の、機械的手段による循環使用 - Google Patents
除去構造を含んでなるウェハーの、その薄層を除去した後の、機械的手段による循環使用 Download PDFInfo
- Publication number
- JP2006516813A JP2006516813A JP2006500315A JP2006500315A JP2006516813A JP 2006516813 A JP2006516813 A JP 2006516813A JP 2006500315 A JP2006500315 A JP 2006500315A JP 2006500315 A JP2006500315 A JP 2006500315A JP 2006516813 A JP2006516813 A JP 2006516813A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- removal
- donor wafer
- buffer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 173
- 238000000034 method Methods 0.000 claims abstract description 160
- 239000000463 material Substances 0.000 claims abstract description 103
- 238000004064 recycling Methods 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000005498 polishing Methods 0.000 claims description 45
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 43
- 230000007547 defect Effects 0.000 claims description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 20
- 239000000126 substance Substances 0.000 claims description 20
- 239000000203 mixture Substances 0.000 claims description 19
- 239000000956 alloy Substances 0.000 claims description 16
- 229910045601 alloy Inorganic materials 0.000 claims description 15
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 11
- 229910017214 AsGa Inorganic materials 0.000 claims description 10
- 125000004122 cyclic group Chemical group 0.000 claims description 10
- 229910052734 helium Inorganic materials 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 238000011282 treatment Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- 239000001307 helium Substances 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- 239000002178 crystalline material Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 230000000737 periodic effect Effects 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 229910000756 V alloy Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 341
- 235000012431 wafers Nutrition 0.000 description 94
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 239000002245 particle Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000002585 base Substances 0.000 description 10
- 238000000151 deposition Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000000243 solution Substances 0.000 description 10
- 238000000407 epitaxy Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000002344 surface layer Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000008901 benefit Effects 0.000 description 7
- 239000007787 solid Substances 0.000 description 7
- 230000009471 action Effects 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- -1 helium ion Chemical class 0.000 description 6
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- 239000004033 plastic Substances 0.000 description 6
- 238000009499 grossing Methods 0.000 description 5
- 239000004094 surface-active agent Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000004377 microelectronic Methods 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000007847 structural defect Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- GETQZCLCWQTVFV-UHFFFAOYSA-N trimethylamine Chemical compound CN(C)C GETQZCLCWQTVFV-UHFFFAOYSA-N 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910000086 alane Inorganic materials 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000003637 basic solution Substances 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007730 finishing process Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000693 micelle Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000012487 rinsing solution Substances 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical group C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
本発明は、半導体材料の層を除去した後にドナーウェハーを循環使用(再利用)する方法であって、循環使用が、除去を行った側でドナーウェハーの一部を包含する物質を除去することを含んでなる方法、に関する。
除去する前、そのようなドナーウェハーは、基材、および基材上にエピタキシャル堆積させた、除去すべき層を含んでなる。
除去後、除去された層は、大部分、特にマイクロエレクトロニクス、光学、またはオプトエレクトロニクスの分野で、部品が形成される構造と一体化される。
従って、除去すべき層は、一つ以上の特別な基準により決定される高い品質レベルを達成しなければならない。
そのような高品質基材の形成は、複雑であることが多く、技術的な困難さおよび経済的なコストの上昇が関与する特別な注意を必要とする。
この後者の点は、除去すべき、複合半導体材料、例えば合金、からなる層を考えるとさらに確かであり、エピタキシー基材は、実施が困難で経費がかかることが多い構造を示す必要もある。
従って、緩衝層を含んでなる基材は、そのような実施の困難さを特に示す。
緩衝層の特殊な場合では、緩衝層は、格子パラメータが支持基材のそれと実質的に異なっている第二の結晶性構造を得ることができる。
緩衝層を形成する第一の技術では、厚さの中で組成が漸進的に変化する構造を形成し、それによって緩衝層の成分のゆるやかな変化が格子パラメータのゆるやかな変化と直接関連するように、連続する層を成長させる。
緩衝層上に形成される層、または重なり合った層は、ドナーウェハーから取り外し、受容基材上に移行させ、十分に限定された構造を形成することができる。
緩衝層上に形成された薄い層を移行させる技術の主な用途の一つは、弾性的に応力のかかったシリコンの層を形成することであり、特に、シリコンに張力で応力がかかっている場合であるが、これは、その特性のどれか、例えば材料中の電子移動度、が明らかに改善されるためである。
他の材料、例えばSiGe、も実質的に類似の除去を行うことができる。
例えば、SiGeの弾性的に弛緩した層を除去した後、除去された層を含む、得られた構造は、弛緩したSiGe層により張力下に置かれるシリコンのための成長支持体として使用できる。
例として、そのような方法の一例が、L.J. Huang et al.のIBM文書(「SiGe-On-Insulator prepared by wafer bonding and layer transfer for high-performance field-effect transistors」、Applied Physics Letters, 26/02/2001, Vol. 78, No.9)に記載されており、そこではSi/SGOI構造を形成する方法が記載されている。
このように、GaAsを基材とする、またはInPを基材とするトランジスターも一般的に形成されている。
電子的性能に関して、InPはGaAsに対してかなりの優位性を有する。
主にコストおよび実行可能性の理由から、選択される技術は、GaAs支持基材上の緩衝層上に成長させることにより得たInPの除去層を受容基材上に移行させることである。
ある種の除去方法、例えば「エッチ−バック」型の方法、では、除去の際に、支持基材の残りの部分および緩衝層が破壊される。
他の除去方法の中には、支持基材は循環使用されるが、緩衝層は失われるものがある。
緩衝層の形成技術は複雑である。
その上、その結晶学的欠陥の密度を最少に抑えるために、緩衝層の厚さは一般的に非常に大きく、典型的には1〜数マイクロメートルである。
従って、そのような緩衝層の製造は、実行が長く、困難で、経費のかかるものになる。
この技術は、特に温度、時間、および化学組成のパラメータに関連する、特殊なエピタキシー条件に基づいている。
第一の技術に対して、この方法には、簡単で、短時間に実行でき、経費がかからないという利点がある。
その上、最終的に得られる緩衝層は、第一の技術により形成される緩衝層程厚くない。
この技術では、除去すべき層の中に存在する弾性応力を、水素またはヘリウムを深く注入することにより、弛緩させる。
従って、この観点から、この第三の技術は、前の2つの技術の一方(実施の需要が実質的に少ない)により製造される緩衝層と近い結果を与えることができる。
この方法は、具体的には圧縮で応力がかかったSiGe層の弛緩を記載しており、この層はSi基材上に形成されている。
この技術は、短時間で、容易に実行でき、緩衝層を形成する第一の技術よりも経費がかからないと思われる。
この技術を使用する利点は、この弛緩した、または疑似弛緩した層を、後で、特にエレクトロニクスまたはオプトエレクトロニクス用の部品を製造するための構造に一体化することであろう。
しかし、緩衝層を形成するための第一の技術と同様に、最後の2通りの技術の一方により製造される緩衝層は、ドナーウェハーを除去後に循環使用する公知の技術の際に、除去される。
それを実行する際、実施の技術的な困難さが残っている。
本発明は、第一の態様により、半導体材料から選択された材料を含んでなる有用な層を除去した後、ドナーウェハー(該ドナーウェハーは、順に基材および除去構造を含んでなり、該除去構造は、除去前は、除去すべき有用な層を含んでなる)を循環使用するための、除去が行われる側にある物質を除去することを含んでなる方法であって、物質の除去が、物質を除去した後、除去構造の少なくとも一部が残り、この除去構造の少なくとも一部が、少なくとも一個の他の有用な層(該層は、有用な層を再形成する補充工程無しに、循環使用の後に除去できる)を包含するように、機械的手段を使用することを含んでなることを特徴とする、方法を提案することにより、この状況を改善することを目的とする。
(a)ドナーウェハーを、除去すべき有用な層の側で、受容基材に結合させること、
(b)ドナーウェハーの除去構造(I)中に含まれる有用な層を剥離すること、
(c)該循環使用をする方法により、ドナーウェハーを循環使用すること
を含んでなることを特徴とする、方法を提案する。
発明の詳細な説明
循環使用は、具体的には、除去構造の、有用な層が含まれている部分の劣化を引き起こさず、それを循環使用した後に、有用な層をなお除去できるような、好適な処理を含んでなるべきである。
特別な配置では、除去できる幾つかの有用な層があり、従って、幾つかの連続した除去を行い、その間に本発明を循環使用する方法を有利に使用できる。
図1aおよび1bに関して、ドナーウェハー10は、基材および除去構造Iから構成されている。
基材1の第一の配置では、基材1は、第一格子パラメータを有する単結晶材料から構成されている。
基材1の第二の配置では、基材1は、支持基材および除去構造Iと界面を形成する緩衝構造により構成される「疑似基材」である。
緩衝構造は、表面に、実質的に弛緩した、および/またはかなりの数の構造欠陥を含まない結晶学的構造を有するのが有利である。
緩衝層は、下記の2つの機能、すなわち
−上側層における欠陥密度の低下、
−異なった格子パラメータを有する2つの結晶学的構造の間の格子パラメータを適合させること
の少なくとも一つを有するのが有利である。
緩衝層の第一配置では、緩衝層は単一の緩衝層から構成されている。
支持基材上に位置する緩衝層により、その表面に、支持基材の格子パラメータと実質的に異なった格子パラメータを与えることができ、従って、同じドナーウェハー10上に、支持基材の格子パラメータと異なった格子パラメータを有する層を有することができる。
ある種の用途では、緩衝層により、上にある層が、高密度の欠陥を含むこと、および/またはかなりの応力を受けることを避けることができる。
緩衝層により、ある種の用途では、上にある層が良好な表面状態を有することができる。
そのような層は、一般的に変成層(metamorphic layer)と呼ばれる。
格子パラメータの調整は、緩衝層の厚さ中で連続的な様式で行う。
あるいは、格子パラメータの調整は、「段階的に」行うことができ、各段階は、その下にある段階の格子パラメータとは異なった、実質的に一定の格子パラメータを有する薄い層であり、格子パラメータを段階毎に分離した様式で変化させる。
格子パラメータの調整は、より複雑な形態を有する、例えば組成が様々な率で変化する、率の記号が逆転する、あるいは組成が不連続的にジャンプする、こともできる。
緩衝層中における格子パラメータの進行は、支持基材から出発して、そこにある少なくとも一種の、支持基材中には含まれない原子状元素の濃度を、実質的に漸進的に増加することにより行うのが有利である。
例えば、一元材料の支持基材上に形成される緩衝層は、二元、三元、四元、またはそれ以上の材料からなることができる。緩衝層は、例えば公知の技術、例えばCVDおよびMBE(それぞれ「化学蒸着」および「分子線エピタキシー」の略号)を使用するエピタキシーにより、支持基材上に成長させて形成するのが有利である。
必要であれば、緩衝層の下にある支持基材を表面仕上げするための、例えばCMP研磨による、軽い工程を、緩衝層を形成する前に行うことができる。
別の配置では、第一技術により形成された緩衝層が、緩衝層(第一配置の緩衝層と実質的に同等の)および追加の層により構成される緩衝構造を構成する。
追加の層は、支持基材と緩衝層の間、または緩衝層の上に存在することができる。
この追加層は、好ましくは一定の材料組成を有する半導体材料から形成する。
その場合、そのような形成すべき追加層の選択された組成および厚さは、この特性を得るための特に重要な基準である。
例えば、エピタキシャル層中の構造的欠陥は、通常、この層の厚さ中で徐々に減少する。
従って、追加層は第二格子パラメータを固定することができる。
追加層は、幾つかの機能、例えばこれら最後の2つの特別な場合の中から選択された機能、も有することができる。
有利な配置では、追加層は緩衝層上に位置し、支持基材の格子パラメータとは実質的に異なった格子パラメータを有する。
この有利な配置の特別な場合、追加層は、緩衝層により弛緩した材料から形成される。
追加層は、例えばCVDまたはMBEによるエピタキシーにより、緩衝層上に成長させることにより形成するのが有利である。
第二の実施態様では、追加層の成長は、下にある緩衝層の、例えばCMP研磨、熱処理、または他の平滑にする技術による軽い表面仕上げ工程の後に、行う。
表面層の堆積は、堆積した層が実質的に塑性欠陥、例えば転位、を含まないように行う。
−支持基材と接触している、塑性欠陥を閉じ込める第一部分、および
−第一部分により弛緩した、または疑似弛緩した、塑性欠陥をほとんど、または全く含まない第二部分
を有するように形成する。
・塑性欠陥を閉じ込め、表面層の第二部分を保存し、
・表面層の格子パラメータを基材の格子パラメータに適合させる
ので、緩衝層の役目を果たす。
そのような緩衝層の形成に使用される堆積技術は、堆積の温度および化学組成時間の変化を含むのが有利である。
従って、第一技術により形成される緩衝層と対照的に、厚さ全体にわたって実質的に一定な化学組成を有する緩衝層を形成することができる。
しかし、緩衝層と表面層の第二部分との間には、一つ以上の層を挿入することができる。
文献国際特許第WO00/15885号明細書は、この最後の技術によりそのような緩衝層を形成する例を開示しており、SiGeまたはGeを単結晶Si支持基材上に堆積させている。
・第一の予め決められた、安定化した温度400℃〜500℃、好ましくは430℃〜460℃、で、単結晶シリコン支持基材の温度を安定化させる工程、
・該第一の決定された温度で、支持基材上に、所望の最終的な厚さ未満の予め決められた厚さを有するGeのベース層が得られるまで、Geを化学蒸着(CVD)させる工程、
・Ge化学蒸着温度を、予め決められた第一温度から、750℃〜850℃、好ましくは800℃〜850℃の予め決められた第二温度まで、増加させる工程、および
・該予め決められた第二温度で、単結晶Geの表面層に所望の最終的な厚さが得られるまで、Ge化学蒸着を行う工程
により、単結晶Geを単結晶Si支持基材上に堆積させる様式により行うこともできる。
この緩衝層の厚さは、特に0.5〜1ミクロンのオーダーにあり、これは第一技術により形成される緩衝層の厚さよりも小さい。
この層の他の部分は、除去構造Iの少なくとも一部である。
そのような堆積方法は、別の方法、例えば文献国際特許第WO00/15885号明細書により開示されている方法によっても、同様に、行うことができる。
このようにして、ドナーウェハー10の基材1が形成されており、基材1は、該支持基材および該緩衝層を含んでなる。
この層を構成するのに選択される材料は、基材1の表面の格子パラメータとは実質的に異なった公称格子パラメータを有する材料であり、基材1による圧縮または張力で弾性応力を受けなければならない。
応力がかかった層は、応力がかかった材料の一般的な構造を有するが、弛緩した、または疑似弛緩した材料の一つ以上の厚さも含むことができ、それらの材料は、合計した厚さが応力がかかった層の厚さよりはるかに小さいので、応力がかかった層は、全体的に応力がかかった状態を維持する。
すべての場合で、応力がかかった層は、基材1上に結晶成長、例えば公知の技術を使用するエピタキシー、例えばCVDおよびMBE、により形成するのが有利である。
例えば、格子パラメータの差は、典型的には約0.5%〜約1.5%であるが、より大きな値を有することもできる。
例えば、III−V族材料で、Geは、公称格子パラメータがSiのそれよりも約4.2%大きく、従って、Ge30%を含むSiGeは、公称格子パラメータがSiのそれよりも約1.15%大きい。
応力がかかった層の弛緩または塑性型内部応力の出現を避けるために、該層の厚さは、さらに、弾性応力の臨界厚さ未満にとどまるべきである。
この弾性応力の臨界厚さは、原則的に、応力がかかった層を構成するように選択する主要材料、および格子パラメータの基材1からの該差によって異なる。
当業者には現状技術水準から、基材1に使用する材料の上に形成される応力がかかった層に使用される弾性応力の臨界厚さが分かる。
形成された後、応力がかかった層は、その成長基材1の格子パラメータに実質的に近い格子パラメータを有し、圧縮または張力下で内部弾性応力を有する。
混乱区域とは、周囲の部分に構造的な混乱を形成することができる内部応力を有する区域として定義される。
この混乱区域は、基材1の実質的にすべての表面上に、基材1の表面に対して平行に形成するのが有利である。
そのような脆化区域を形成する方法は、基材1中に原子状化学種を、該特定深さに、特定の注入エネルギーおよび特定の原子状化学種線量で、注入することを含んでなる。
注入の特別な実施態様では、注入される原子状化学種は水素および/またはヘリウムを含んでなる。
これによって、注入により形成されるそのような混乱区域は、その混乱区域に隣接する結晶性網目中にある注入された原子状化学種によりもたらされる内部応力を、あるいは結晶学的欠陥までも、含んでなる。
次いで、これらの内部応力は、上にある区域中に結晶学的混乱を造り出すことができる。
・混乱区域の上にある区域における混乱の出現を促進し、
・この上にある区域におけるこれらの混乱の程度を増加し、
・混乱の出現に続いて、応力がかかった層の少なくとも弾性弛緩を引き起こす
ための好適なパラメータに調節したエネルギーを適切に供給することにより、緩衝区域を形成する。
従って、そのようなエネルギー供給の主目的は、弛緩した応力がかかった層を形成するために、応力がかかった層の弾性応力の少なくとも相対的な弛緩を引き起こすことである。
・転位型の欠陥を閉じ込め、
・基材1の格子パラメータを応力がかかった層の公称格子パラメータに適合させる。
従って、この中間区域は、ここでは緩衝層と考えることができる。
これらの構造変性を引き起こすのに十分な該エネルギー供給を発生するために、熱処理(そのパラメータが好適であれば)を行うのが有利である。
該熱処理は、臨界温度(これを越えると、膨大な数の注入された原子状化学種が脱気される)より実質的に低い温度で行うのが有利である。
これによって、混乱区域における内部応力から出発して、局所的な結晶学的混乱が造り出される。
特に、応力がかかった層の区域における弾性エネルギーを最少に抑えるために、これらの混乱は、主として緩衝層に現れ、熱処理の影響下で振幅が増加する。
しかし、応力がかかった層の弛緩は、該層の厚さにおける非弾性型結晶欠陥、例えば横断転位、によっても達成することができる。
その場合、好適な処理、例えば熱処理、を行い、これらの欠陥の数を減少させることができる。
例えば、転位の密度を、2つの限界値(これらの限界値は、転位密度の間隔を限定し、その中で転位の少なくとも一部が消滅する)の間に入るまで増加することができる好適な処理を使用できる。
この弛緩した、または疑似弛緩した層は、除去構造Iの少なくとも一部を構成することができる。
より詳しくは、B. Hoellander et al.の、「Strain relaxation of pseudomorphic Si1−xGex/Si(100) heterostructures after hydrogen or helium ion implantaion for virtual substrate fabrication」(in Nuclear and Instruments and Methods in Physics Research B 175-177 (2001) 357-367)と題する文献を参照するとよい。
こうして、緩衝構造を形成するためのこの第三の技術により形成された緩衝層は、上記の緩衝層を形成するこの第三の技術と同様に基材1を構成する。
支持基材表面が平らではない場合、緩衝構造を構成する元素の堆積は、形成される緩衝構造に特殊な特性を与える選択的な成長効果および局所的な融着による異方性様式で行われる。
緩衝構造を形成するこの第四の様式は、得られる緩衝構造の特性が、結晶学的欠陥を閉じ込める特性に対応し、緩衝構造上に形成される形成される除去構造が高品質の固有構造を有するように、特殊な技術およびパラメータを実行する。
支持基材の輪郭を選択することは、そのような結果を得るための不可欠なデータの一つである。
例えば、支持基材は、特定の距離を置いて分離した帯を示すことができる。
そのような帯状の輪郭には、特定の堆積条件下で、帯の近く、特に帯の角部で、エピタキシャル層の転位を濃縮することができる。
その場合、層の、転位の主要部分が濃縮されている厚さが、緩衝層を構成する。
その上、固体基材とレリーフ構造との間に、緩衝層のための成長基材として作用する結晶材料の中間層を挿入することができ、その場合、絶縁レリーフ構造は、その下にある成長基材上の緩衝構造の成長続行をかき乱さないように十分に細かくする。
この技術は、エピタキシャル側面過成長または(「ELOG」)とも呼ばれ、主としてMOCVD(金属有機化学蒸着)エピタキシーによる窒化物被膜体積に応用される。
このELOGによる緩衝構造形成の第四の技術により形成されるGaN構造は、本明細書で例9に記載する。
除去構造Iを構成する様々な層の少なくとも一部は、基材1上での、例えばCVDまたはMBEによるエピタキシーによる成長により形成するのが有利である。
第二の実施態様では、これらの層の少なくとも一部の成長は、それぞれこれらの層の下にある層の、例えばCMP研磨、熱処理、または他の平滑化処理による軽い表面仕上げ工程の後に行う。
除去構造Iは、循環使用の前は、少なくとも2個の有用な層と等しいか、またはそれより大きい厚さを有する。
しかし、除去構造Iは、有用な層を除去する際の大部分の時間で形成された欠陥を無くすために循環使用の際に行われる処理中に除去される材料の厚さを含まないようにするために、2個の有用な層よりも大きな厚さを有するのが非常に有利である。
実際、ドナーウェハー10の表面で、除去後の構造(図1c参照)で直面するのと同様に、粗さ、厚さの不均質、構造的欠陥および/または他の種類の欠陥を発見するのが通常である。
これらの、除去構造Iの表面上に現れる表面レリーフ部分は、除去様式および使用する除去技術によって異なる。
例えば、公知の除去技術、例えば以下に考察する技術、例えばすでに述べたSmart-Cut(商品名)技術、は表面粗さを引き起こすことがある。
従って、余裕厚さは、Smart-Cut(商品名)型除去(以下に考察する)の後に循環使用する場合、典型的にはミクロンのオーダーである。
しかし、この余裕厚さは、効率的な循環使用技術、例えば選択的化学的エッチング、を使用することにより、低減できよう。
この/これらの材料除去は、ドナーウェハー10に対して、すなわち除去構造Iの、除去後に残る自由表面で行う。
本発明の状況では、物質の除去はすべて、機械的手段を使用して材料を除去すること(すなわち研磨またはラッピング)を包含する。
この処理は、表面に対して行い、有用な層が除去されている除去構造Iの表面部分を除去するのに使用され、特に、除去の際に現れた表面欠陥、例えば転位または点欠陥型の結晶学的混乱、を含む表面厚さを除去することができる。
この処理は、有利なことに、使用した除去技術が除去構造Iの厚さの、深い所に存在する欠陥を生じた特殊な場合に、深く実行することができる。
研磨ヘッドおよび研磨板のそれぞれの主要表面は、実質的に平行である。
研磨ヘッドに加えられる力は、ドナーウェハー10を板の上側面に押し付ける。
次いで、板に対するドナーウェハー10の回転運動が、ドナーウェハー10の片面を摩擦し、この面を研磨する。
好ましい様式では、ドナーウェハー10を取り付けた研磨ヘッドは、研磨を最も均質に行うために、特定の経路に沿って研磨板の上側表面上に配置される。この運動は、例えば特定の軸に沿った往復平行移動でも、あるいはらせん運動でもよい。
研磨板は、構造化された、または織り上げた材料で被覆するのが有利である。
ドナーウェハーに対する板の摩擦作用を潤滑できる研磨溶液を注入するのが有利である。
研磨後のすすぎは、研磨と洗浄の間に、一般的に好適な界面活性剤を含む溶液を注入して行うことができる。界面活性剤の第一の機能は、スライスの表面を浸食し続けることがある残留粒子をすすぎ溶液中に最大限に分散させ、それによって粒子の表面上への堆積を少なくし、排出し易くすることである。
これらの溶液の一種以上を注入し、板を覆う布地を湿らせることにより、板は溶液をドナーウェハー10の表面全体にわたって配分する。
板の第一実施態様では、研磨、すすぎおよび洗浄板の該機能は、単一の板だけで行う。
しかし、方法全体の生産性を向上させるためには、幾つかの板を有する装置が好ましい。
研磨に加えて、化学薬剤を導入し、研磨板により行われる機械的攻撃と、化学的攻撃を併用することができる。
ドナーウェハー10から物質を除去する有利な実施態様では、やはりCMPと呼ばれるメカノ−ケミカルプラナリゼーションを使用するが、その原理は、研磨板の研磨表面と、摩耗粒子および化学攻撃剤を包含する研磨液を併用することである。
その場合、研磨液は、機械的研磨に加えて、研磨すべきドナーウェハー10の表面の、攻撃剤による化学的エッチングおよび摩耗粒子による機械的エッチングを共同して行う。
やはり、物質の除去に続いて、ドナーウェハー10の研磨した表面のすすぎおよび/または洗浄を行う。
すすぎは、場合により、残留する摩耗研磨粒子をより急速に除去するのみならず、化学的研磨作用も行うことに注意する。
事実、研磨の際に使用する化学攻撃剤が塩基性pHを有する場合、研磨溶液に界面活性剤(一般的に酸性)を加えることにより、研磨溶液の化学作用を急停止させることができる。
そのような酸性界面活性剤によるすすぎは、特にすぐ上の段落に記載する材料には、研磨作用を大きく停止させ、そのスライスに対する影響を制御することができる。このようにして、研磨後の厚さは確保され、再生可能になる。
このようにして、研磨停止の制御、従って、除去される厚さのより正確な制御を行うことができる。
さらに、すすぎ溶液は漸進的に注入するのが好ましく、注入が急速過ぎると、研磨溶液のpHが急速に低下し、シリコンのような半導体材料の場合、凝集により摩耗粒子のサイズが増加し、これらの凝集した大きな粒子のために摩耗損傷を引き起こす危険性がある。
シリコンの研磨に好適な溶液は、一般的にpHが7〜10、好ましくは8〜10である塩基性溶液であり、その場合、薬剤は窒素系塩基、例えばアンモニア、である。
摩耗粒子は、好ましくは粒子径が10分の1ミクロンのオーダーのシリカ分子である。
すすぎを行う場合、界面活性剤を、好ましくはpH3〜5、さらには約4で、CMC(臨界ミセル濃度)約0.1%以下で使用する。
すすぎ工程の時間は、研磨時間の50%のオーダーにあるのが有利である。
しかし、ドナーウェハー10から物質を除去するのに、材料を攻撃するためのどのような機械的手段、例えばラッピングまたは原子状化学種による爆撃、でも使用できる。
この物質除去は、必要であれば、除去すべき表面をさらに平滑にすることができる熱処理を先行させることができる。
場合により、ドナーウェハー10の、第一循環使用工程の際に物質除去を行った区域における表面状態の仕上げを行い、物質除去の際に生じることがある粗さを除去するのが好ましい。
この目的には、例えば熱処理を行う。
図1aに関して、前に述べたように、除去構造Iは、2個の有用な層と等しいか、またはそれより大きい厚さを有する。
薄い層を除去する方法は図1bおよび1cに示す。
本発明の好ましい第一の除去工程は、後で剥離させ、所望の層を除去するために、除去構造I中に脆化区域を造り出す。
当業者には公知のSmart-Cut(商品名)(その説明はウェハー縮小に関する多くの研究に見られる)と呼ばれる第一の技術では、その第一工程で、脆化区域を造り出すための特定のエネルギーを有する原子状化学種(例えば水素イオン)の注入を行う。
図1bに関して、薄い層の除去に関する第二工程では、受容基材2をドナーウェハー10の表面に取り付ける。
受容基材2は、第二層3(その一部はドナーウェハー10から除去されることになる)を支持し、それを外部から来る可能性がある機械的応力から保護するのに十分な剛性を有する機械的支持体を構成する。
この受容基材2は、例えばシリコン、石英、サファイア、SiC、または他の種類の材料でよい。
受容基材2は、除去構造Iと緊密に接触して配置し、結合させ、その際、基材2と除去構造Iとの間に分子結合させるのが有利である。
この結合には、必要であれば、結合させるべきそれぞれの表面の予備処理および/または熱エネルギーの供給および/または補助的な結合剤の使用を行う。
例えば、結合の最中または直後に熱処理することにより、結合を堅くすることができる。結合は、除去構造Iと受容基材2との間に挿入され、特に強力な分子結合を可能にする結合層、例えばシリカ、により制御することもできる。
受容基材2を結合した後、予め形成された脆化区域で剥離させることにより、ドナーウェハー10の部分を除去する。
該第二技術の場合、脆い層を機械的処理または他のエネルギー供給にかけ、脆化区域の部分で剥離させる。
これら2通りの技術の一つにより脆化区域の部分で剥離させることにより、ウェハー10の主要部分を除去し、除去された除去構造Iの残りの部分(従って、ここでは有用な層を代表する)、可能な結合層、および受容基材2を含んでなる構造を得ることができる。
除去後の構造I’は、除去構造Iの、除去後に残る部分を構成し、ウェハー全体は、後の層を除去する際に再使用するために、循環使用に送られるドナーウェハー10’を形成する。
そのようなドナーウェハー10’の循環使用の結果を図1dに示す。
特に除去後の構造I’が様々な起源の幾つかの層を含んでなる場合、様々な機械的手段により物質除去を行う幾つかの技術もここで実行することができ、例えばCMPによる、および単純な研磨による連続的な攻撃を行うことができる。
材料の機械的攻撃の前および/または後に、表面処理、例えば化学的エッチング、熱処理、または平滑化、を行うことができる。
これで、ドナーウェハー10”は、他の補充工程、例えば結晶成長工程、を行わずに、後になって行う除去の際に、除去構造I”中で除去される有用な層を与えるのに好適である。
除去前のドナーウェハー10の特別な配置では、該ウェハーは、除去できる複数の有用な層を含んでなる。
・除去工程、および
・本発明の循環使用工程
を順次、繰り返し行う。
その場合、ドナーウェハー10は、ほとんど基材1だけで構成されている。
第一の場合、ドナーウェハー10を廃棄するが、特に基材1が緩衝構造を包含する場合、製造が複雑で、長く、経費がかかることがある基材1の全体が失われる。
第二の、より有利な場合、基材1の少なくとも一部を、循環使用をする方法を実施して回収する。
−緩衝構造の全体を除去するが、支持基材の、少なくとも緩衝構造が形成されている部分を保存できる循環使用。この循環使用は、基材1の、一般的に形成するのが最も困難で、最も経費がかかる部分が常に失われ、例えば循環使用前の基材と同等の基材1を再形成するのが望ましい場合、緩衝構造を再形成する補足工程を実施する必要がある。
−緩衝構造の一部を除去し、緩衝構造が形成されている支持基材、および緩衝構造の一部、例えば製造に経費がかかる緩衝層、を保存できる循環使用。循環使用の際、例えば、有利なことに、緩衝構造中に用意周到に配置された停止層により停止される物質の選択的除去を行うことができ、循環使用前の基材と同等の基材1を再形成するのが望ましい場合、緩衝構造を再形成する補足工程を実施するのが有利である。
−本来の除去構造Iの残っている部分の、少なくとも一部を除去し、基材1の全体を保存できる循環使用。循環使用の際に、除去構造Iの残っている部分を表面仕上げする工程(例えばCMP、熱処理、犠牲酸化、爆撃、または他の平滑化技術により)を行う、および/または例えば除去構造Iと基材1との間に用意周到に配置された停止層により停止される、物質の選択的除去を行うことができる。
この新しい除去構造Iは、循環使用前の除去構造と実質的に同等でよい。
この新しい除去構造Iは、形成の特定パラメータを僅かに変えることにより、循環使用前の除去構造Iと僅かに異なった構造を有することができる。例えば、材料中の特定の化合物の濃度を僅かに変化させる。
いずれの場合も、除去構造は層成長、例えばCVDまたはMBEによるエピタキシー、により形成するのが有利である。
第二の場合、これらの層の少なくとも一つの成長は、下にある支持層の、例えばCMP研磨、熱処理、または他の平滑化技術による軽い表面仕上げ工程の後に行う。
具体的には、我々は、そのようなドナーウェハー10に有利に使用できる材料を提供する。
そのような緩衝構造は、そのような格子パラメータの適合を行える緩衝層を含んでなる。
・支持基材の組成物中に見られる少なくとも一種の原子状元素、および
・支持基材の組成物中にはほとんど、または全く見られない、緩衝層の厚さで漸進的に濃度増加する、少なくとも一種の原子状元素
を含んでなる、幾つかの原子状元素から構成された緩衝層を有することである。
緩衝層中におけるこの元素の等級付けられた濃度は、緩衝層中の格子パラメータが変成様式で漸進的に進行することの第一の要因である。
従って、この配置では、緩衝層は主として合金である。
例えば、この場合、Siの支持基材およびSiGeの緩衝層が存在でき、Ge濃度が、厚さと共に、支持基材との界面における0に近い値から、緩衝層の他方の面における特定値の間で漸進的に増加する。
ここで示す別の場合には、支持基材および/または緩衝層の組成物は、III−V族の原子状元素の対、例えば可能な組合せ(Al、Ga、In)−(N、P、As)の中から選択された対を含んでなることができる。
例えば、この場合、AsGaの支持基材、およびAsおよび/またはGaを、少なくとも一種の他の元素と共に含んでなり、後者の元素が厚さと共に、支持基材との界面における0に近い値から、緩衝層の他方の面における特定値に漸進的に増加する緩衝層が存在し得る。
以下に、そのような配置の幾つかの例を記載する。
最初の3例は、特に、Siの基材1およびSiGeの緩衝層および他の、SiおよびSiGeの層を含んでなるドナーウェハー10に関する。
これらのウェハー10は、SiGeの除去層および/またはSGOI、SOI、またはSi/SGOI構造を形成するための応力がかかったSiの場合に特に有用である。
以下に、そのような配置の幾つかの例を記載する。
−基材1(該基材1は、
・Siの支持基材、
・緩衝構造形成の該第一技術により形成された、緩衝層および追加層を含んでなる、SiGeの緩衝構造
から構成されている)、
−除去構造I(該除去構造Iは、SiGeおよび場合により弾性応力がかかったSiの一個以上の薄い層を含んでなる)
から構成されている。
緩衝層は、好ましくはGe濃度が支持基材との界面から漸進的に増加し、SiGeの格子パラメータを上記のように進行させる。
厚さは、表面で良好な構造的弛緩を達成し、格子パラメータの差に関連する欠陥が閉じ込められ、埋め込まれるように、典型的には1〜3マイクロメートルである。
追加層は、SiGeの層であり、緩衝層により実質的に弛緩しており、Ge濃度が一様で、それらの界面の近くで緩衝層のそれと実質的に同等であるのが有利である。
弛緩したSiGe層内部のシリコン中のゲルマニウム濃度は、典型的には15%〜30%である。
この30%の限界は、本技術の典型的な限界を代表しているが、これから数年の間に進歩するであろう。
追加層の厚さは、場合により大きく変化することができ、典型的には0.5〜1ミクロンである。
−基材1(該基材1は、
・Siの支持基材、
・緩衝構造形成の該第一技術により形成された、SiGeの緩衝層および追加のGe層を含んでなる、緩衝構造
から構成されている)、
−除去構造I(該除去構造Iは、除去前は、AsGaおよび/またはAlGaAsを含んでなる)
から構成されている。
緩衝層は、好ましくはGe濃度が支持基材との界面から漸進的に増加し、格子パラメータをSi支持基材の格子パラメータとGe追加層の格子パラメータとの間で進行させる。
この目的には、緩衝層中のGe濃度が、2種類の材料の格子と理論的に完全に一致するように、約0〜約100%、より正確には約98%で進行する。
−Siにより構成される基材1、
−除去構造I(該除去構造Iは、除去前は、Siおよび場合により弾性的に応力がかかったSiGeの一個以上の薄い層を含んでなる)
から構成されている。
−基材1から構成され、該基材1は、
・Siの支持基材、
・緩衝層[該緩衝層は、上記の、および国際特許第WO00/15885号明細書に記載されている、緩衝構造を形成する該第二の特殊技術、すなわち
GeまたはSiGeの第一層の堆積(上記の、および国際特許第WO00/15885号明細書に記載されている、緩衝構造を形成する該第二の特殊技術による)、
場合により続いて、所望により使用する、上にある層の結晶学的品質を改良することができる、国際特許第WO00/15885号明細書に記載されている第二層の堆積(該第二層は、
○緩衝層の第一層がGeである場合、SiGe(50/50)、
○緩衝層の第一層がSiGeである場合、応力がかかったSi、
である)
により形成される]、
・除去構造I(該除去構造Iは、下記の材料、すなわちGe、SiGe、Siの少なくとも一種を含んでなる)
から構成されている。
この例による除去の後に得られる構造は、埋め込まれた区域でも、転位型の欠陥を含まないことが分かる。
得られるこの種の構造は、補充層(例えばSiGe、Ge、またはSiの層上の、応力がかかったシリコンの)をエピタキシャル成長させるのに使用できる。
−基材1から構成され、該基材1は、
・Siの支持基材、
・Siの緩衝層(緩衝構造を形成する該第三の技術により形成される)、
・除去構造I(該除去構造Iは、下記の材料、すなわちSiGe、Siの少なくとも一種を含んでなる)
から構成されている。
このドナーウェハー10は、緩衝構造を形成する該第三の技術により緩衝層を形成した後に得られるウェハーである。
この緩衝層の第一の実施態様では、除去構造Iは、緩衝層の形成前に存在している。
除去前の除去構造は、欠陥、例えば転位、の密度が約107cm−2未満である。
Ge15%を含むSiGeの除去前の除去構造の典型的な厚さ、およびGe30%を含むSiGeの除去前の除去構造の典型的な厚さは、それぞれ約250nmおよび約100nmであり、従って、弾性応力のそれぞれの最終的な臨界厚さよりも下にある。
・原子状化学種、例えばHまたはHe、の注入による、Siの支持基材中における混乱区域の形成、
・除去構造中で弾性応力の少なくとも相対的な弛緩を引き起こすための熱処理
により形成される。
HまたはHeの注入量は、典型的には1014〜1017cm−2である。
従って、例えば、Ge15%を含む除去構造には、Hは、約25keVのエネルギーで約3・1016cm−2の注入量で使用するのが好ましい。
従って、例えば、Ge30%を含む除去構造には、Hは、約18keVのエネルギーで約2・1016cm−2の注入量で使用するのが好ましい。
その場合、基材1における原子状化学種の注入深さは、典型的には約50nm〜100nmである。
次いで、この混乱が生じる区域が該緩衝層を形成するのである。
次いで、緩衝層における転位により、除去構造の全体的な弛緩が引き起こされる。
熱処理は、好ましくは不活性雰囲気中で行う。
しかし、熱処理は、別の雰囲気、例えば酸化性雰囲気、中で行うこともできる。
従って、この種のドナーウェハー10に対して行う特別な熱処理は、典型的には400℃〜1,000℃の温度で、30s〜60分間、特に約5分間〜約15分間行う。
−Siの基材1、
−SiGeの層(少なくとも15%のGeを含み、SiGeが弾性的な応力を受けている)
で現れるのが有利である。
このSiGe層を弛緩させる技術およびパラメータは、緩衝層の第一実施態様における技術およびパラメータと実質的に同等である。
こうして、この例で提案した第一実施態様と対照的に、除去構造Iは緩衝層の後に形成される。
−基材1[該基材1は、
・支持基材(該支持基材は、上にある緩衝構造との界面の区域にAsGaの少なくとも一つの部分を含んでなる)、
・緩衝構造を形成する該第一技術により形成されたIII−V族材料の緩衝構造
から構成されている]、
−除去前にIII−V族材料を含んでなる除去構造I
から構成される。
従って、該ドナーウェハー10は、例えば寸法6インチのInP層の形成に対して、AsGa支持基材上に形成し、緩衝構造により弛緩させたInPを含んでなる除去構造Iを提案することにより、解決策を与える。
従って、そのようなドナーウェハー10が提供できるすべての優位性がここに見られる、すなわち、ドナーウェハー10は、例えば該固体材料の実施態様で得られている特性に近い特定の品質および特性を移行させるために、III−V族材料の活性層を形成することができる。
下にある緩衝構造との界面の区域で実質的に弛緩したInPを含んでなる除去構造Iの例では、基材1の緩衝構造は、InGaAsから構成され、濃度が0〜約53%で増加する緩衝層を含んでなるのが有利である。
除去の特別な場合、少なくとも一つのInP層を除去構造Iから除去し、受容基材2に移行させる。
これによって、可能な電気的または電子的な特性の優位性が得られる。
これは、例えば、除去した部分がInGaAsまたはInAlAsをさらに含んでなる場合であり、後者の材料とInPとの間の電子的帯の不連続性が、除去された層における電子の移動度を大きく改善する。
ドナーウェハー10の、他のIII−V族化合物を含んでなる他の配置も可能である。
そのような層除去の応用は、典型的にはHEMTまたはHBT(High Electron Mobility TransistorおよびHeterojunction Bipolar Transistor)の実施態様である。
−基材1[該基材1は、
・支持基材(該支持基材は、上にある緩衝構造との界面の区域にAsGaを含んでなる)、
・緩衝構造を形成する該第一技術により形成された、除去構造Iとの界面の区域でInGaAsを含んでなる緩衝構造
から構成されている]、
−除去前にInxGa1−xAsyP1−yを含んでなる除去構造I
から構成される。この種のドナーウェハー10は、例6ですでに記載した。
−基材1[該基材1は、
・サファイアまたはSiCまたはSiの支持基材、
・緩衝層を形成する該第一技術により形成された緩衝構造[該緩衝構造は、
AlxGa1−xN(xは、サファイアとの界面から出発して厚さと共に0から1に変化する)の変成緩衝層、
転位型結晶学的欠陥を閉じ込めるためのGaNの追加層
から構成されている]、
−窒化物の層を含んでなる除去構造I
から構成される。
−基材1[該基材1は、
・サファイアまたはSiCまたはSiの支持基材、
・GaNの中間層、
・SiO2のマスク、
・GaNの緩衝層、
から構成されている]、
−窒化物の層または一連の層(その中の少なくとも一つはGaNである)を含んでなる除去構造I
から構成される。
帯の分離間隔は、典型的には約10ミクロンまたは15ミクロンである。
例えば、帯の系は、間隔が13ミクロン、各帯の厚さが0.2ミクロン、幅が5ミクロンでよい。
一般的な場合で上に記載したように、これらのSiO2帯は、これらの帯の自由表面の近くで、それらの上に配置されたGaNの層中に、局在する転位を引き起こす。
その際、これらの転位がマスクの周囲に局在するGaNの厚さが該緩衝層を形成する。
GaNまたは他の、GaNに近い格子パラメータを有する材料の層を緩衝層の上に堆積させ、該除去構造Iを形成する。
その場合、この除去構造Iは、それぞれ厚さが、除去するのが望ましい有用な層の厚さ以上である少なくとも二つの層を含んでなる。
本明細書に記載する半導体層には、他の構成成分、例えば炭素も、問題とする層中の炭素濃度50%以下で、特に5%以下で加えることができる。
合金材料の場合、選択する合金は二元、三元、四元、またはそれ以上でよい。
Claims (28)
- 半導体材料から選択された材料を含んでなる有用な層を除去した後、ドナーウェハー(10)を循環使用する方法であって、
前記ドナーウェハーが、基材(1)と除去構造(I)とを順に備えてなり、前記除去構造(I)が、除去前は、除去すべき前記有用な層を備えてなり、
前記方法が、前記除去が行われる側にある物質を除去することを含んでなり、
前記物質の除去が、機械的手段を使用することにより、物質を除去した後、前記除去構造の少なくとも一部(I’)が残り、前記除去構造の少なくとも一部(I’)が、循環使用の後に除去することが可能な少なくとも一個の他の有用な層を包含するものであり、
前記有用な層を再形成する補充工程を有しない、方法。 - 前記物質の除去の際に、前記機械的手段の使用が、研磨を含んでなる、請求項1に記載のドナーウェハー(10)を循環使用する方法。
- 前記物質の除去の際に、前記機械的手段の使用が、摩耗研磨を含んでなる、請求項1に記載のドナーウェハー(10)を循環使用する方法。
- 前記物質の除去の際に、前記機械的手段の使用が、化学的エッチングを伴うものである、請求項1〜3のいずれか一項に記載のドナーウェハー(10)を循環使用する方法。
- 前記機械的手段の使用を包含する前記物質除去が、化学的および機械的プラナリゼーション(CMP)を含んでなる、請求項1に記載のドナーウェハー(10)を循環使用する方法。
- 前記機械的手段の使用の前および/または後に表面仕上げ処理を行う、請求項1〜5のいずれか一項に記載のドナーウェハー(10)を循環使用する方法。
- 前記表面仕上げ処理が、熱処理を含んでなる、請求項1〜6のいずれか一項に記載のドナーウェハー(10)を循環使用する方法。
- 前記基材(1)が、前記支持基材と前記除去構造(I)との間に位置する緩衝層を含んでなり、
前記緩衝層が、一定の化学組成および前記支持基材との格子不適合を有する結晶性材料とであることにより、前記緩衝層が結晶学的欠陥を閉じ込めるものである、請求項1〜7のいずれか一項に記載の循環使用方法。 - 前記緩衝層が、Si、SiGe、Ge、または窒化物材料であり、前記除去構造(I)が、下記の材料:弾性的に応力がかかったSi、SiGeまたはGeまたは窒化物材料、の少なくとも一種を含んでなる、請求項1〜8のいずれか一項に記載の循環使用方法。
- 前記基材(1)が、支持基材および緩衝構造とを備えてなり、その厚さを通して実質的に、漸進的に、前記支持基材の格子パラメータと、前記支持基材の格子パラメータとが実質的に異なった別の格子パラメータとの間で変化する、格子パラメータを有する、請求項1〜7のいずれか一項に記載の循環使用方法。
- 前記緩衝構造が、前記緩衝層上に追加層をさらに含んでなり、
前記追加層が、
欠陥を閉じ込めるのに十分に大きな厚さと、および
前記支持基材の格子パラメータとは実質的に異なった表面格子パラメータとを有してなる、請求項10に記載の循環使用方法。 - 前記緩衝構造および前記除去構造(I)の両方が、下記の原子状合金族:
IV−V族;
III−V族;
II−VI族;
の一つに属する原子状合金を含んでなり、
前記合金が、二元、三元、四元、またはそれ以上の型の合金である、請求項10または11に記載の循環使用方法。 - 前記ドナーウェハー(10)が、
第一の配置において、
Siから構成される支持基材、
Ge濃度が厚さ中で増加するSiGeの緩衝層および緩衝層により弛緩したSiGeの追加層を含んでなる緩衝構造、
除去の前は、SiGeおよび/またはGeを含んでなる、除去構造(I)、または
第二の配置において、
Siから構成される支持基材、
Ge濃度が厚さ中で約0%〜約100%で徐々に増加するSiGeの緩衝層および緩衝層により弛緩したGeの追加層を含んでなる緩衝構造、
除去の前は、AsGaおよび/またはGeを含んでなる除去構造(I)、または
第三の配置において、
少なくとも厚い部分にわたって前記除去構造(I)と界面を形成するSi、
除去の前は、Siを含んでなる除去構造(I)、または
第四の配置において、
前記緩衝構造との界面区域でAsGaを含んでなる支持基材、
緩衝層を含んでなる緩衝構造、
前記緩衝層が、III−V族に属する三元またはそれ以上の型の原子状合金と、
前記原子状合金の組成が、可能な組合せ(Al、Ga、In)−(N、P、As)からそれぞれ選択されてなり、および、
III族から選択された少なくとも2種類の元素またはV族から選択された少なくとも2種類の元素とを含んでなるものであり、
これら2種類の元素が、濃度が緩衝層の厚さ中で次第に増加するものであり、
除去の前は、III−V族に属する合金を含んでなる除去構造(I)、または
第五の配置において、
第四の配置と同じ層および同じ材料と、
支持基材との界面と反対側の面の近くで、InPと類似の格子パラメータを有する緩衝構造、
除去の前は、InPおよび/またはInGaAsを含んでなる除去構造(I)とを伴い、または
第六の配置において、
サファイアまたはSiCまたはSiの支持基材、
AlxGa1−xN(xは、支持基材との界面から出発し0から1に変化する)の緩衝層、
場合によりGaNの追加層、
除去の前は、InPおよび/またはInGaAsを含んでなる除去構造(I)、または
第七の配置において、
サファイアまたはSiCまたはSiの支持基材、
場合によりGaNの層、
マスク、
GaNの緩衝層、
除去の前は、GaNおよび場合により他の窒化物を含んでなる除去構造(I)、とを備えてなる、請求項1〜7のいずれか一項に記載の循環使用方法。 - 前記除去構造(I)が、
第一の配置において、弾性的に応力がかかったSi、
第三の配置において、弾性的に応力がかかったSiGe、
をさらに含んでなる、請求項1〜13のいずれか一項に記載の循環使用方法。 - 前記ドナーウェハー(10)が、炭素をさらに包含する少なくとも一個の層を備えてなり、該層中の炭素濃度が実質的に50%以下である、請求項1〜14のいずれか一項に記載の循環使用方法。
- 前記ドナーウェハー(10)が、炭素をさらに包含する少なくとも一個の層を備えてなり、該層中の炭素濃度が実質的に5%以下である、請求項1〜14のいずれか一項に記載の循環使用方法。
- 有用な層を受容基材(2)に移行させることにより、ドナーウェハー(10)から前記有用な層を除去する方法であって、
(a)前記ドナーウェハー(10)を、除去すべき前記有用な層の側で、前記受容基材(2)に結合し、
(b)前記ドナーウェハー(10)の前記除去構造(I)中に含まれる前記有用な層を剥離し、
(c)請求項1〜16のいずれか一項に記載の方法により、前記ドナーウェハー(10)を循環使用することを含んでなる、方法。 - 前記工程(a)の前に、結合層を形成することをさらに含んでなる、請求項17に記載の有用な層を除去する、方法。
- 工程(a)の前に、前記有用な層の下に位置する脆化区域の形成をさらに含んでなり、
工程(b)が、前記ドナーウェハー(10)から前記有用な層を含んでなる構造を剥離するために、前記脆化区域にエネルギーを供給することにより行われる、請求項17または18に記載の有用な層を除去する、方法。 - 前記脆化区域の形成が、原子状化学種の注入により行われる、請求項17〜19のいずれか一項に記載の有用な層を除去する、方法。
- 前記注入される原子状化学種が水素および/またはヘリウムを含んでなる、請求項17〜20のいずれか一項に記載の有用な層を除去する、方法。
- 前記脆化区域が、多孔質化により形成されてなる、請求項19に記載の有用な層を除去する方法。
- 工程(b)の後に、剥離を行う区域にある有用な層上での表面仕上げ工程を含んでなる、請求項17〜22のいずれか一項に記載の有用な層を除去する、方法。
- ドナーウェハー(10)から有用な層を周期的に除去する方法であって、
有用な層を除去する連続工程を含んでなり、前記それぞれの工程が、請求項17〜23のいずれか一項に記載を循環使用方法に従うものである、方法。 - 請求項24に記載の周期的に除去する方法または請求項17〜23のいずれか一項に記載の方法の、構造の形成への用途であって、
前記構造が、前記受容基材(2)および前記有用な層とを備えてなり、
前記有用な層が、下記の材料:SiGe、Si、III−V族に属する合金の少なくとも一種を含んでなり、該合金の組成が、(Al、Ga、In)−(N、P、As)の可能な組合せの中からそれぞれ選択されるものである、用途。 - 請求項24に記載の周期的に除去する方法または請求項17〜23のいずれか一項に記載の方法の、絶縁体構造上の半導体の形成への応用であって、
前記構造が、前記受容基材(2)および前記有用な層を備えてなり、
前記有用な層が、絶縁体構造上の半導体の半導体層の少なくとも一部である、用途。 - 除去により有用な層を有してなり、かつ、請求項1〜16のいずれか一項に記載の方法により循環使用することができるドナーウェハー(10)であって、
基材(1)と、有用な層を備えた前記除去構造(I)の残りの部分とを順に備えてなり、除去後、前記除去構造の残りの部分(I’)が、少なくとも一個の他の除去すべき有用な層を含むのに十分に厚いものである、ドナーウェハー(10)。 - 前記基材(1)が、支持基材および緩衝構造を備えてなり、前記緩衝構造が前記支持基材と前記除去構造の残りの部分(I’)との間に位置してなる、請求項27に記載のドナーウェハー(10)。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0300098 | 2003-01-07 | ||
FR0300098A FR2849714B1 (fr) | 2003-01-07 | 2003-01-07 | Recyclage par des moyens mecaniques d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince |
US47247003P | 2003-05-22 | 2003-05-22 | |
US60/472,470 | 2003-05-22 | ||
PCT/IB2004/000285 WO2004061943A1 (en) | 2003-01-07 | 2004-01-07 | Recycling by mechanical means of a wafer comprising a taking-off structure after taking-off a thin layer thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006516813A true JP2006516813A (ja) | 2006-07-06 |
JP5047609B2 JP5047609B2 (ja) | 2012-10-10 |
Family
ID=32715105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006500315A Expired - Lifetime JP5047609B2 (ja) | 2003-01-07 | 2004-01-07 | 除去構造を含んでなるウェハーの、その薄層を除去した後の、機械的手段による循環使用 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7602046B2 (ja) |
EP (1) | EP1588415B1 (ja) |
JP (1) | JP5047609B2 (ja) |
KR (1) | KR100874788B1 (ja) |
WO (1) | WO2004061943A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9524869B2 (en) | 2004-03-11 | 2016-12-20 | Epistar Corporation | Nitride-based semiconductor light-emitting device |
US20140017840A1 (en) * | 2004-03-11 | 2014-01-16 | Epistar Corporation | Nitride-based light-emitting device |
US9011598B2 (en) | 2004-06-03 | 2015-04-21 | Soitec | Method for making a composite substrate and composite substrate according to the method |
DE102004062290A1 (de) | 2004-12-23 | 2006-07-06 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterchips |
DE102005052357A1 (de) * | 2005-09-01 | 2007-03-15 | Osram Opto Semiconductors Gmbh | Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement |
EP1777735A3 (fr) * | 2005-10-18 | 2009-08-19 | S.O.I.Tec Silicon on Insulator Technologies | Procédé de recyclage d'une plaquette donneuse épitaxiée |
FR2892230B1 (fr) * | 2005-10-19 | 2008-07-04 | Soitec Silicon On Insulator | Traitement d'une couche de germamium |
US7785995B2 (en) * | 2006-05-09 | 2010-08-31 | Asm America, Inc. | Semiconductor buffer structures |
US7608526B2 (en) * | 2006-07-24 | 2009-10-27 | Asm America, Inc. | Strained layers within semiconductor buffer structures |
JP4321595B2 (ja) * | 2007-01-23 | 2009-08-26 | 住友電気工業株式会社 | Iii−v族化合物半導体基板の製造方法 |
FR2929758B1 (fr) | 2008-04-07 | 2011-02-11 | Commissariat Energie Atomique | Procede de transfert a l'aide d'un substrat ferroelectrique |
US20100044827A1 (en) * | 2008-08-22 | 2010-02-25 | Kinik Company | Method for making a substrate structure comprising a film and substrate structure made by same method |
TWI494682B (zh) * | 2009-11-18 | 2015-08-01 | Hoya Corp | 基板之再生方法、光罩基底之製造方法、附多層反射膜基板之製造方法及反射型光罩基底之製造方法 |
US9127345B2 (en) | 2012-03-06 | 2015-09-08 | Asm America, Inc. | Methods for depositing an epitaxial silicon germanium layer having a germanium to silicon ratio greater than 1:1 using silylgermane and a diluent |
US9171715B2 (en) | 2012-09-05 | 2015-10-27 | Asm Ip Holding B.V. | Atomic layer deposition of GeO2 |
US10535685B2 (en) | 2013-12-02 | 2020-01-14 | The Regents Of The University Of Michigan | Fabrication of thin-film electronic devices with non-destructive wafer reuse |
US9218963B2 (en) | 2013-12-19 | 2015-12-22 | Asm Ip Holding B.V. | Cyclical deposition of germanium |
US20180019169A1 (en) * | 2016-07-12 | 2018-01-18 | QMAT, Inc. | Backing substrate stabilizing donor substrate for implant or reclamation |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11307413A (ja) * | 1998-04-23 | 1999-11-05 | Shin Etsu Handotai Co Ltd | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ |
WO2001015215A1 (fr) * | 1999-08-20 | 2001-03-01 | S.O.I.Tec Silicon On Insulator Technologies | Procede de traitement de substrats pour la micro-electronique et substrats obtenus par ce procede |
WO2001093325A1 (fr) * | 2000-05-30 | 2001-12-06 | Commissariat A L'energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
WO2002027783A1 (en) * | 2000-09-29 | 2002-04-04 | International Business Machines Corporation | PREPARATION OF A RELAXED SiGe LAYER ON AN INSULATOR |
JP2002141282A (ja) * | 2000-08-24 | 2002-05-17 | Nichia Chem Ind Ltd | 窒化物半導体の成長方法と窒化物半導体基板 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5874747A (en) * | 1996-02-05 | 1999-02-23 | Advanced Technology Materials, Inc. | High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same |
US6162705A (en) * | 1997-05-12 | 2000-12-19 | Silicon Genesis Corporation | Controlled cleavage process and resulting device using beta annealing |
FR2775121B1 (fr) * | 1998-02-13 | 2000-05-05 | Picogiga Sa | Procede de fabrication de substrats en film mince de materiau semiconducteur, structures epitaxiales de materiau semiconducteur formees sur de tels substrats, et composants obtenus a partir de ces structures |
FR2783254B1 (fr) * | 1998-09-10 | 2000-11-10 | France Telecom | Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin,et produits obtenus |
JP2000223682A (ja) * | 1999-02-02 | 2000-08-11 | Canon Inc | 基体の処理方法及び半導体基板の製造方法 |
US6350993B1 (en) * | 1999-03-12 | 2002-02-26 | International Business Machines Corporation | High speed composite p-channel Si/SiGe heterostructure for field effect devices |
US6468923B1 (en) * | 1999-03-26 | 2002-10-22 | Canon Kabushiki Kaisha | Method of producing semiconductor member |
FR2794893B1 (fr) * | 1999-06-14 | 2001-09-14 | France Telecom | Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie |
US6500732B1 (en) * | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
US6690043B1 (en) * | 1999-11-26 | 2004-02-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
JP3943782B2 (ja) | 1999-11-29 | 2007-07-11 | 信越半導体株式会社 | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ |
US6573126B2 (en) * | 2000-08-16 | 2003-06-03 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded epitaxial growth |
US6890835B1 (en) * | 2000-10-19 | 2005-05-10 | International Business Machines Corporation | Layer transfer of low defect SiGe using an etch-back process |
KR20030074824A (ko) * | 2001-02-14 | 2003-09-19 | 도요다 고세이 가부시키가이샤 | 반도체 결정의 제조 방법 및 반도체 발광 소자 |
US20040029365A1 (en) * | 2001-05-07 | 2004-02-12 | Linthicum Kevin J. | Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby |
FR2838865B1 (fr) * | 2002-04-23 | 2005-10-14 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee |
US6953736B2 (en) * | 2002-07-09 | 2005-10-11 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Process for transferring a layer of strained semiconductor material |
EP1429381B1 (en) * | 2002-12-10 | 2011-07-06 | S.O.I.Tec Silicon on Insulator Technologies | A method for manufacturing a material compound |
JP4949014B2 (ja) * | 2003-01-07 | 2012-06-06 | ソワテク | 薄層を除去した後の多層構造を備えるウェハのリサイクル |
FR2858875B1 (fr) * | 2003-08-12 | 2006-02-10 | Soitec Silicon On Insulator | Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse |
-
2004
- 2004-01-07 EP EP04700490A patent/EP1588415B1/en not_active Expired - Lifetime
- 2004-01-07 JP JP2006500315A patent/JP5047609B2/ja not_active Expired - Lifetime
- 2004-01-07 WO PCT/IB2004/000285 patent/WO2004061943A1/en active Application Filing
- 2004-01-07 KR KR1020057012741A patent/KR100874788B1/ko active IP Right Grant
-
2005
- 2005-03-07 US US11/075,323 patent/US7602046B2/en active Active
- 2005-03-07 US US11/075,272 patent/US7375008B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11307413A (ja) * | 1998-04-23 | 1999-11-05 | Shin Etsu Handotai Co Ltd | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ |
WO2001015215A1 (fr) * | 1999-08-20 | 2001-03-01 | S.O.I.Tec Silicon On Insulator Technologies | Procede de traitement de substrats pour la micro-electronique et substrats obtenus par ce procede |
WO2001093325A1 (fr) * | 2000-05-30 | 2001-12-06 | Commissariat A L'energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
JP2002141282A (ja) * | 2000-08-24 | 2002-05-17 | Nichia Chem Ind Ltd | 窒化物半導体の成長方法と窒化物半導体基板 |
WO2002027783A1 (en) * | 2000-09-29 | 2002-04-04 | International Business Machines Corporation | PREPARATION OF A RELAXED SiGe LAYER ON AN INSULATOR |
Also Published As
Publication number | Publication date |
---|---|
EP1588415A1 (en) | 2005-10-26 |
US7375008B2 (en) | 2008-05-20 |
US7602046B2 (en) | 2009-10-13 |
US20050150447A1 (en) | 2005-07-14 |
US20050189323A1 (en) | 2005-09-01 |
JP5047609B2 (ja) | 2012-10-10 |
KR100874788B1 (ko) | 2008-12-18 |
EP1588415B1 (en) | 2012-11-28 |
WO2004061943A1 (en) | 2004-07-22 |
KR20050091071A (ko) | 2005-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7375008B2 (en) | Recycling by mechanical means of a wafer comprising a multilayer structure after taking-off a thin layer thereof | |
US7256075B2 (en) | Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer | |
US7736988B2 (en) | Forming structures that include a relaxed or pseudo-relaxed layer on a substrate | |
US7534701B2 (en) | Process for transferring a layer of strained semiconductor material | |
KR100829644B1 (ko) | 스트레인된 반도체 재료층의 전달 방법 | |
US20040067622A1 (en) | Wafer with a relaxed useful layer and method of forming the wafer | |
JP4654710B2 (ja) | 半導体ウェーハの製造方法 | |
KR100854856B1 (ko) | 버퍼층을 포함하는 웨이퍼를 그것으로부터 층을 취한 후에기계적으로 재활용하는 방법 | |
EP1532677B1 (en) | Recycling a wafer comprising a buffer layer, after having taken off a thin layer therefrom | |
CN100580903C (zh) | 剥离有用层及重复利用施主晶片的方法、应用和相应晶片 | |
JP4846363B2 (ja) | 薄層除去後のバッファ層を有するウエハの再利用 | |
KR20060056955A (ko) | 고온 내응력성 피응력 SeOI 구조체 | |
JP5032743B2 (ja) | バッファ層を有しないウエハからの緩和された有用層の形成 | |
Hayashi et al. | Processing issues for wafer bonded III-V on insulator structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100402 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100629 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101004 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111227 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120718 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5047609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |