JPH11307413A - 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ - Google Patents

剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ

Info

Publication number
JPH11307413A
JPH11307413A JP10131351A JP13135198A JPH11307413A JP H11307413 A JPH11307413 A JP H11307413A JP 10131351 A JP10131351 A JP 10131351A JP 13135198 A JP13135198 A JP 13135198A JP H11307413 A JPH11307413 A JP H11307413A
Authority
JP
Japan
Prior art keywords
wafer
peeled
heat treatment
reusing
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10131351A
Other languages
English (en)
Other versions
JP3500063B2 (ja
Inventor
Noboru Kuwabara
登 桑原
Kiyoshi Mitani
清 三谷
Koji Aga
浩司 阿賀
Masae Wada
正衛 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP13135198A priority Critical patent/JP3500063B2/ja
Priority to DE69934271T priority patent/DE69934271T2/de
Priority to EP99107306A priority patent/EP0955671B1/en
Priority to US09/295,089 priority patent/US6284628B1/en
Publication of JPH11307413A publication Critical patent/JPH11307413A/ja
Priority to US09/875,668 priority patent/US20010029072A1/en
Application granted granted Critical
Publication of JP3500063B2 publication Critical patent/JP3500063B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02032Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/959Mechanical polishing of wafer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/977Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 水素イオン剥離法において副生した剥離ウエ
ーハに、適切な再処理を施して、実際にシリコンウエー
ハとして再利用することができる方法を提供し、特に剥
離ウエーハの再処理における取り代を減少させ、エピタ
キシャルウエーハのように高価なウエーハを何回も再処
理して、何度も再利用することができる方法を提供する
ことによって、実際に高品質のSOI層を有するSOI
ウエーハの生産性の向上と、コストダウンを図る。 【解決手段】 水素イオン剥離法によってSOIウエー
ハを製造する際に副生される剥離ウエーハに、再処理を
加えてシリコンウエーハとして再利用する方法におい
て、前記再処理として少なくとも剥離ウエーハに周辺の
段差を除去する研磨と、水素を含む還元性雰囲気下の熱
処理を行うことを特徴とする剥離ウエーハを再利用する
方法、およびこの方法で再処理された再利用に供される
シリコンウエーハ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、イオン注入したウ
エーハを結合後に剥離してSOI(silicon o
n insulator)ウエーハを製造する、いわゆ
る水素イオン剥離法(スマートカット法とも呼ばれてい
る)において、副生される剥離ウエーハに再処理を加え
てシリコンウエーハとして再利用する方法に関する。特
に本発明は、剥離ウエーハを何回も再処理して、何度も
再利用する方法に関するものである。
【0002】
【従来の技術】従来、SOI構造のウエーハの作製法と
しては、酸素イオンをシリコン単結晶に高濃度で打ち込
んだ後に、高温で熱処理を行い酸化膜を形成するSIM
OX(separation by implanted oxygen)法によるもの
と、2枚の鏡面研磨したシリコンウエーハを接着剤を用
いることなく結合し、片方のウエーハを薄膜化する結合
法が注目されている技術である。
【0003】SIMOX法は、デバイス活性領域となる
SOI層の膜厚を、酸素イオン打ち込み時の加速電圧で
決定、制御できるために、薄層でかつ膜厚均一性の高い
SOI層を容易に得る事ができる利点があるが、埋め込
み酸化膜の信頼性や、SOI層の結晶性、1300℃以
上の温度での熱処理が必要である等問題が多い。
【0004】一方、ウエーハ結合法は、単結晶のシリコ
ン鏡面ウエーハ2枚のうち少なくとも一方に酸化膜を形
成し、接着剤を用いずに接合し、次いで熱処理(通常は
1100℃〜1200℃)を加えることで結合を強化
し、その後片方のウエーハを研削や湿式エッチングによ
り薄膜化した後、薄膜の表面を鏡面研磨してSOI層を
形成するものであるので、埋め込み酸化膜の信頼性が高
くSOI層の結晶性も良好であるという利点がある。
【0005】しかし、機械的な加工により薄膜化してい
るため、薄膜化するのに大変な時間がかかる上に、片方
のウエーハは粉等となって消失してしまうので、生産性
が低く、著しいコスト高となってしまう。しかも、機械
加工による研削・研磨では得られるSOI層の膜厚およ
びその均一性にも限界があるという欠点がある。
【0006】その上、結合法において用いられるシリコ
ンウエーハは、チョクラルスキー法(CZ法)によって
作製されたCZウエーハが用いられる場合が多いが、近
年このCZウエーハには結晶成長時に導入されたCOP
(Crystal Originated Parti
cle)と称される結晶欠陥が存在することが判明して
いる。したがって、CZウエーハをデバイス活性層とな
るボンドウエーハに用いるとSOI層にもCOPが存在
し、近年要求される極薄のSOI層ではCOPがSOI
層を貫通してピンホールを形成し、電気特性を著しく悪
化させることがわかってきた。
【0007】これに対して、例えばCZウエーハにエピ
タキシャル層を成長させた後、このエピタキシャル層側
を結合して、その後基台となるシリコンウエーハを研削
・研磨して薄膜化しエピタキシャル層をSOI層とする
方法が提案されている(特開平7−254689号参
照)。この方法では、前記COP等の結晶欠陥は確実に
消滅させることができるが、高価なエピタキシャルウエ
ーハを用いるのでSOIウエーハの製造コストの一層の
上昇を招いてしまう。
【0008】また、FZウエーハを用いれば、FZウエ
ーハには酸素が含まれていないので、酸素に起因した欠
陥や前記COPの問題はなくなる。しかし、結合法で
は、2枚のシリコンウエーハから1枚のSOIウエーハ
を得ることしかできず、コスト高となることに変わりが
ない。
【0009】尚、上記ウエーハ結合法は、シリコンウエ
ーハ同士を結合する場合のみならず、シリコンウエーハ
とSiO2 、SiC、Al23 等の絶縁性ウエーハと
直接結合してSOI層を形成する場合もある。
【0010】一方、最近、SOIウエーハの製造方法と
して、イオン注入したウエーハを結合後に剥離してSO
Iウエーハを製造する方法(水素イオン剥離法:スマー
トカット法と呼ばれる技術)が新たに注目され始めてい
る。この方法は、二枚のシリコンウエーハのうち、少な
くとも一方に酸化膜を形成すると共に、一方のシリコン
ウエーハの上面から水素イオンまたは希ガスイオンを注
入し、該ウエーハ内部に微小気泡層(封入層)を形成さ
せた後、該イオンを注入した方の面を酸化膜を介して他
方のシリコンウエーハと密着させ、その後熱処理を加え
て微小気泡層を劈開面として一方のウエーハを薄膜状に
剥離し、さらに熱処理を加えて強固に結合してSOIウ
エーハとする技術(特開平5−211128号参照)で
ある。この方法では、劈開面は良好な鏡面であり、SO
I層の膜厚の均一性も高いSOIウエーハが比較的容易
に得られている。
【0011】そして、この水素イオン剥離法において
も、シリコンウエーハ同士を結合する場合のみならず、
シリコンウエーハにイオン注入して、これとSiO2
SiC、Al23 等の絶縁性ウエーハと直接結合して
SOI層を形成する場合もある。
【0012】
【発明が解決しようとする課題】このような水素イオン
剥離法でSOIウエーハを作製すると、必然的に1枚の
シリコンの剥離ウエーハが副生されることになる。従
来、水素イオン剥離法においては、この副生した剥離ウ
エーハを再利用することによって、実質上1枚のシリコ
ンウエーハから1枚のSOIウエーハを得ることができ
るので、コストを大幅に下げることができるとしてい
た。
【0013】ところが、このような剥離ウエーハの再利
用は、概念としてはあるものの、実際に再利用した例は
なく、具体的にどのようにして再利用すればよいのか不
明であった。特に、本発明者らの調査では、剥離ウエー
ハはそのままでは、通常のシリコン鏡面ウエーハ等とし
て使用できるようなものではなく、ウエーハ周辺に段差
があったり、表面にイオン注入によるダメージ層が存在
したり、表面粗さが大きかったりするものであることが
わかった。したがって、剥離ウエーハをシリコンウエー
ハとして再利用するためには、このような周辺の段差
や、ダメージ層等を除去する必要がある。
【0014】この場合、このような周辺の段差や、ダメ
ージ層、あるいは表面粗さ等を除去するには、剥離ウエ
ーハの表面を研削して、その後研磨することが考えられ
る。しかし、研削、研磨によったのでは、時間がかかる
上に、取り代が多く、例えば、水素イオン剥離法におい
てボンドウエーハとしてエピタキシャルウエーハを用
い、SOI層をエピタキシャル層とする場合、剥離ウエ
ーハに残ったエピタキシャル層が全部除去されてしま
い、エピタキシャル層をSOI層として再利用すること
ができなくなるため、SOIウエーハの作製コストが高
いことに変わりが無くなってしまう。
【0015】また、ボンドウエーハとしてCZウエーハ
を用いた場合においては、研削、研磨では、前記COP
の問題は何ら解決されないことになるし、ボンドウエー
ハとしてFZウエーハを用いた場合には、研削、研磨の
取り代が多いと、再利用できる回数が少なくなってしま
う上、時間がかかりコスト高となることに変わりがな
い。
【0016】そこで、本発明はこのような問題点に鑑み
なされたもので、水素イオン剥離法において副生した剥
離ウエーハに、適切な再処理を施して、実際にシリコン
ウエーハとして再利用することができる方法を提供する
ことを目的とし、特に剥離ウエーハの再処理における取
り代を減少させ、エピタキシャルウエーハのように高価
なウエーハを何回も再処理して、何度も再利用すること
ができる方法を提供することによって、実際に高品質の
SOI層を有するSOIウエーハの生産性の向上と、コ
ストダウンを図ることを目的とする。
【0017】
【課題を解決するための手段】上記課題を解決するため
本発明の請求項1に記載した発明は、水素イオン剥離法
によってSOIウエーハを製造する際に副生される剥離
ウエーハに、再処理を加えてシリコンウエーハとして再
利用する方法において、前記再処理として少なくとも剥
離ウエーハに周辺の段差を除去する研磨と、水素を含む
還元性雰囲気下の熱処理を行うことを特徴とする剥離ウ
エーハを再利用する方法である。
【0018】このように、水素イオン剥離法で副生した
剥離ウエーハには周辺に段差があることが判明した。そ
こで、本発明では剥離ウエーハの再処理として、周辺の
段差を研磨することによって除去することにした。剥離
ウエーハの周辺の段差を研磨により除去するようにすれ
ば、簡単に周辺の段差を除去できるとともに、剥離ウエ
ーハ表面のダメージ層の除去および表面粗さの改善も同
時にできる。一方、原則として研磨はこの周辺の段差を
除去するために必要な取り代にとどめておき、残留する
表面のダメージ層、表面粗さは、剥離ウエーハを水素を
含む還元性雰囲気下で熱処理することによって除去する
ことができる。
【0019】また、本発明の請求項2に記載した発明
は、ボンドウエーハとしてエピタキシャルウエーハを用
いて水素イオン剥離法によってSOIウエーハを製造す
る際に副生される剥離ウエーハに、再処理を加えてシリ
コンウエーハとして再利用する方法において、前記再処
理として少なくとも剥離ウエーハに周辺の段差を除去す
る研磨と、水素を含む還元性雰囲気下の熱処理を行うこ
とを特徴とする剥離ウエーハを再利用する方法である。
【0020】このように本発明では、剥離ウエーハの取
り代を必要最小限にして再処理することができるので、
高価なエピタキシャルウエーハのエピタキシャル層を何
度も再処理して再利用することが可能となり、高品質S
OIウエーハを低コストで得ることができる。
【0021】また、本発明の請求項3に記載した発明
は、ボンドウエーハとしてCZウエーハを用いて水素イ
オン剥離法によってSOIウエーハを製造する際に副生
される剥離ウエーハに、再処理を加えてシリコンウエー
ハとして再利用する方法において、前記再処理として少
なくとも剥離ウエーハに周辺の段差を除去する研磨と、
水素を含む還元性雰囲気下の熱処理を行うことを特徴と
する剥離ウエーハを再利用する方法である。
【0022】このように、本発明では、剥離ウエーハに
水素を含む還元性雰囲気下の熱処理を施すので、剥離ウ
エーハ表面に存在するダメージ層および表面粗さが改善
されると共に、CZウエーハ中のCOPの改善も図られ
る。したがって、水素イオン剥離法においてボンドウエ
ーハにCZウエーハを用い、剥離ウエーハがCZウエー
ハである場合に、剥離ウエーハ中のCOPをも改善され
た再利用ウエーハを得ることができる。
【0023】本発明の請求項4に記載した発明は、ボン
ドウエーハとしてFZウエーハを用いて水素イオン剥離
法によってSOIウエーハを製造する際に副生される剥
離ウエーハに、再処理を加えてシリコンウエーハとして
再利用する方法において、前記再処理として少なくとも
剥離ウエーハに周辺の段差を除去する研磨と、水素を含
む還元性雰囲気下の熱処理を行うことを特徴とする剥離
ウエーハを再利用する方法である。
【0024】このように本発明では、剥離ウエーハの取
り代を必要最小限にして再処理することができるので、
COPのないFZウエーハを何度も再処理して再利用す
ることが可能となり、高品質SOIウエーハを低コスト
で得ることができる。
【0025】また、請求項5に記載したように、剥離ウ
エーハの再処理として、周辺の段差を除去する研磨前
に、表面酸化膜を除去するのが好ましい。このように、
周辺の段差を除去する研磨前に、表面酸化膜を除去して
おけば、均一に研磨をすることができる。すなわち、周
辺の段差部に酸化膜が付着していると、より大きな段差
となる上に、酸化膜はシリコンと硬度が異なるため、研
磨において均一に研磨するのが難しくなるからである。
【0026】そして、本発明の請求項6に記載した発明
は、剥離ウエーハの再処理として、周辺の段差を除去す
る研磨における取り代を、1〜2ミクロンとすることを
特徴とする剥離ウエーハを再利用する方法である。この
ような取り代であれば、周辺の段差を確実に除去できる
とともに、除去量が少ないので、例えボンドウエーハを
エピタキシャルウエーハとした場合であっても、何度も
剥離ウエーハを再処理しエピタキシャル層をSOI層と
することが可能となる。
【0027】次に、本発明の請求項7に記載したよう
に、剥離ウエーハの再処理として、水素を含む還元性雰
囲気下の熱処理を、1000℃〜シリコンの融点以下の
温度範囲で、6時間以下行うのが好ましい。このような
条件の高温長時間熱処理をすれば、確実に剥離ウエーハ
の表面ダメージ層および表面粗さを除去することができ
る。また、この水素を含む還元性雰囲気下の熱処理は通
常の抵抗加熱方式の熱処理炉を用いて行うことができ
る。
【0028】また、本発明の請求項8に記載したよう
に、剥離ウエーハの再処理として、水素を含む還元性雰
囲気下の熱処理を、急速加熱・急速冷却装置を用いて、
1000℃〜シリコンの融点以下の温度範囲で、1〜3
00秒間行うようにすることができる。このように、剥
離ウエーハに急速加熱・急速冷却装置を用いて水素を含
む還元性雰囲気下の熱処理を施せば、極めて短時間で効
率よく剥離ウエーハ表面のダメージ層および表面粗さを
改善することができる。
【0029】この場合、請求項9に記載したように、剥
離ウエーハの再処理として、水素を含む還元性雰囲気下
の熱処理を、水素100%雰囲気または水素とアルゴン
との混合雰囲気で行うことができる。このような熱処理
雰囲気とすれば、確実に剥離ウエーハの表面を改善する
こができる。
【0030】このように、本発明で再処理された剥離ウ
エーハは、周辺の段差が除去され、かつダメージ層およ
び表面粗さも除去されている良好な品質であるので種々
のシリコンウエーハとして使用することができる。特
に、研磨取り代が少ないので、請求項10に記載したよ
うに、SOIウエーハのボンドウエーハとして再利用す
ることができ、これによって何度も剥離ウエーハをSO
Iウエーハの作製に再利用することが可能となる。
【0031】そして、本発明の請求項11に記載した発
明は、請求項1ないし請求項10のいずれか1項に記載
の方法で再処理されたことを特徴とする再利用に供され
るシリコンウエーハである。上述のように、本発明で再
処理された剥離ウエーハは、シリコンウエーハとして再
利用できるウエーハとなる。特に本発明の再処理では取
り代が極めて少ないので、水素イオン剥離法において予
め用いる剥離される側のウエーハの厚さを調整する必要
が必ずしもなく、極めて簡単かつ便利に再利用が可能で
ある。
【0032】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明するが、本発明はこれらに限定され
るものではない。ここで、図1は水素イオン剥離法でS
OIウエーハを製造する方法によるSOIウエーハの製
造工程の一例を示すフロー図である。また、図2は本発
明の剥離ウエーハを再処理して再利用する方法の一例を
示す工程フロー図である。
【0033】以下、本発明を2枚のシリコンウエーハを
結合する場合を中心に説明する。まず、図1の水素イオ
ン剥離法において、工程(a)では、2枚のシリコンウ
エーハを準備するものであり、デバイスの仕様に合った
基台となるベースウエーハ1とSOI層となるボンドウ
エーハ2を準備する。本実施形態では、特にボンドウエ
ーハ2として、シリコン鏡面ウエーハ上に約10ミクロ
ン厚のエピタキシャル層13を成長させた、エピタキシ
ャルウエーハとした。
【0034】次に工程(b)では、そのうちの少なくと
も一方のウエーハ、ここではボンドウエーハ(エピタキ
シャルウエーハ)2を熱酸化し、その表面に約0.1μ
m〜2.0μm厚の酸化膜3を形成する。
【0035】工程(c)では、表面に酸化膜を形成した
ボンドウエーハ2のエピタキシャル層が形成されている
方の面に対して水素イオンまたは希ガスイオンを注入
し、イオンの平均進入深さにおいて表面に平行な微小気
泡層(封入層)4を形成させるもので、この注入温度は
25〜450℃が好ましい。
【0036】工程(d)は、水素イオン注入したボンド
ウエーハ2の水素イオン注入面(エピタキシャル層側の
面)に、ベースウエーハ1を酸化膜を介して重ね合せて
密着させる工程であり、常温の清浄な雰囲気下で2枚の
ウエーハの表面同士を接触させることにより、接着剤等
を用いることなくウエーハ同士が接着する。
【0037】次に、工程(e)は、封入層4を境界とし
て剥離することによって、剥離ウエーハ5とSOIウエ
ーハ6(SOI層7+埋込み酸化膜3+ベースウエーハ
1)に分離する剥離熱処理工程で、例えば不活性ガス雰
囲気下約500℃以上の温度で熱処理を加えれば、結晶
の再配列と気泡の凝集とによって剥離ウエーハ5とSO
Iウエーハ6に分離される。この時、SOI層7は全て
エピタキシャル層からなるものとなる。
【0038】そして、工程(f)では、前記工程(d)
(e)の密着工程および剥離熱処理工程で密着させたウ
エーハ同士の結合力では、そのままデバイス工程で使用
するには弱いので、結合熱処理としてSOIウエーハ6
に高温の熱処理を施し結合強度を十分なものとする。こ
の熱処理は例えば不活性ガス雰囲気下、1050℃〜1
200℃で30分から2時間の範囲で行うことが好まし
い。なお、工程(e)の剥離熱処理と工程(f)の結合
熱処理を連続的に行ったり、また、工程(e)の剥離熱
処理と工程(f)の結合熱処理を同時に兼ねるものとし
て行ってもよい。
【0039】次に、工程(g)は、タッチポリッシュと
呼ばれる研磨代の極めて少ない鏡面研磨の工程であり、
SOI層7の表面である劈開面に存在する結晶欠陥層の
除去と表面粗さを除去する工程である。
【0040】以上の工程を経て結晶品質が高く、膜厚均
一性の高いエピタキシャル層からなるSOI層7を有す
る高品質のSOIウエーハ6を製造することができる
(工程(h))。
【0041】このような水素イオン剥離法においては、
図1(e)工程において、剥離ウエーハ5が副生される
ことになる。水素イオン剥離法によって作製されるSO
I層の厚さは、通常0.1〜1.5ミクロン程度で、厚
くても2ミクロン以下であるので、剥離ウエーハ5は充
分な厚さを有する。したがって、これをシリコンウエー
ハとして再利用すれば、SOIウエーハの製造コストを
著しく下げることが可能となる。特に、本実施形態のよ
うに、ボンドウエーハとして厚さ約10ミクロンのエピ
タキシャル層を有するエピタキシャルウエーハとした場
合、剥離後にも剥離ウエーハ上には、約8ミクロン以上
の厚さのエピタキシャル層が残ることになる。したがっ
て、これを再度ボンドウエーハとして用いることができ
れば著しくエピタキシャルウエーハを用いたSOIウエ
ーハの製造コストを低下させることができる。
【0042】ところが、図2(A)に剥離ウエーハの拡
大模式図を示したように、この剥離ウエーハ5の周辺部
には段差10が発生し、そのままではシリコンウエーハ
として使用できないものとなることがわかった。この周
辺の段差10は、ボンドウエーハの周辺部がベースウエ
ーハと結合されずに未結合となることから発生するもの
である。従って、この段差の高さは、SOI層の厚さと
埋め込み酸化膜3の厚さを足した程度のものとなる。
【0043】また、剥離ウエーハの剥離面11には、水
素イオン注入によるダメージ層12が残存し、その表面
粗さも、通常の鏡面ウエーハに比べて悪いものであるこ
とがわかった。特に、局所的な表面粗さが悪く、アルカ
リエッチングのような選択性のあるエッチングを施す
と、深いピットが形成されてしまうことがわかった。
【0044】この場合、このような周辺の段差、ダメー
ジ層、表面粗さは、研削、研磨をすることにより、全て
削り落してしまうことが考えられる。しかし、それでは
取り代が多くなってしまい、時間がかかる上に、そもそ
も本実施形態のように、エピタキシャルウエーハをボン
ドウエーハとしている場合、エピタキシャル層が全部削
り取られてしまうことになり、エピタキシャル層をSO
I層として再利用することが不可能になる。
【0045】そこで、本発明者らは、上記のような問題
を解決すべく、水素イオン剥離法において副生した剥離
ウエーハに、適切な再処理を施して、実際にシリコンウ
エーハとして再利用する方法を検討した結果本発明に到
ったものである。特に、本発明では剥離ウエーハの再処
理における取り代を減少させ、上記エピタキシャルウエ
ーハのように高品質ではあるが高価なウエーハを何回も
再処理して、何度も再利用することができる方法を検討
した。
【0046】すなわち、まず本発明では、水素イオン剥
離法によってSOIウエーハを製造する際に副生される
剥離ウエーハに生じる周辺の段差を、わずかに研磨する
ことにより除去するようにした。
【0047】このように、剥離ウエーハの周辺の段差を
研磨により除去するようにすれば、簡単に周辺の段差を
除去できる。例えば、SOI層の厚さが0.2ミクロン
である場合には、1ミクロン程度の研磨代で完全に段差
を除去することができるし、より厚いSOI層の場合で
も2ミクロンも研磨すれば周辺の段差は除去できる。し
かも、研磨により周辺の段差を除去する際に、同時に剥
離ウエーハ表面のダメージ層の除去および表面粗さのあ
る程度の改善もできる。
【0048】また、本発明においては、剥離ウエーハの
再処理として、周辺の段差を除去する研磨前に、表面酸
化膜3を除去するのが好ましい。これは、周辺の段差1
0を除去する研磨前に、表面酸化膜3を除去しておく方
が均一に研磨をすることができるからである。すなわ
ち、周辺の段差部10に酸化膜3が付着していると、段
差が一段と高いものとなるし、酸化膜はシリコンと硬度
が異なるため、剥離ウエーハ面内が均一に研磨され難く
なるからである。酸化膜の除去は、剥離ウエーハをフッ
酸中に浸漬することによって簡単に行うことができる。
【0049】次に、剥離ウエーハの再処理として、表面
粗さの完全な回復のため、周辺段差を除去する研磨後、
仕上げ研磨をしたのでは取り代が増加してしまうので、
本発明では、水素を含む還元性雰囲気下の熱処理を剥離
ウエーハに加えることで、表面のダメージ層および表面
粗さを改善する。熱処理によれば、剥離ウエーハの厚さ
を減少させずにダメージ層、表面粗さの改善をすること
ができ、再処理における取り代を、原則として周辺の段
差を除去するために必要な取り代にとどめることができ
る。
【0050】この場合、本発明の周辺の段差を除去する
研磨と、水素を含む還元性雰囲気下の熱処理は、いずれ
を先に行っても良い。周辺の段差を除去してから熱処理
をする方が、表面のダメージ層および表面粗さをある程
度除去してから熱処理をすることになるので、より確実
にダメージ層等を除去できるし、表面粗さも良好なもの
となるが、水素を含む還元性雰囲気下の熱処理をしてか
ら周辺の段差除去研磨をしてもかまわない。
【0051】そして、本発明の水素を含む還元性雰囲気
下の熱処理は、例えば1000℃〜シリコンの融点以
下、より好ましくは1200℃〜1350℃の温度範囲
で、6時間以下行うのが好ましい。このような条件の高
温長時間熱処理をすれば、どのような形式の熱処理炉を
用いても確実に剥離ウエーハの表面にあるダメージ層お
よび表面粗さを除去することができる。1200℃以上
のような高温であると特に効率的にダメージ層、表面粗
さを改善でき熱処理時間を短縮することができるが、1
350℃を越えて熱処理をすると炉の耐久性や、ウエー
ハ汚染の問題が生じることがあるので、1200℃〜1
350℃の範囲とするのがよい。
【0052】また、上記のように通常の熱処理炉を用い
たのでは時間がかかるので、本発明では、水素を含む還
元性雰囲気下の熱処理を、急速加熱・急速冷却装置を用
いて、1000℃〜シリコンの融点以下の温度範囲で、
1〜300秒間行うようにすることができる。このよう
に、剥離ウエーハに急速加熱・急速冷却装置を用いて水
素を含む還元性雰囲気下の熱処理を施せば、極めて短時
間で効率よく剥離ウエーハ表面のダメージ層および表面
粗さを改善することができる。この場合も、上記と同様
に、1200〜1350℃の温度範囲とするのがより効
果的である。
【0053】このような、本発明で用いられる、剥離ウ
エーハを急速加熱・急速冷却できる装置としては、熱放
射によるランプ加熱器のような装置を挙げることができ
る。また、市販されているものとして、例えばAST社
製、SHS−2800のような装置を挙げることがで
き、これらは特別複雑で高価なものではない。
【0054】ここで、本発明で用いた剥離ウエーハを急
速加熱・急速冷却できる装置の一例を示す。図6は、急
速加熱・急速冷却できる装置の概略断面図である。図6
の熱処理装置20は、例えば炭化珪素あるいは石英から
なるベルジャ21を有し、このベルジャ21内でウエー
ハを熱処理するようになっている。加熱は、ベルジャ2
1を囲繞するように配置される加熱ヒータ22,22’
によって行う。この加熱ヒータは上下方向で分割されて
おり、それぞれ独立に供給される電力を制御できるよう
になっている。もちろん加熱方式は、これに限定される
ものではなく、いわゆる輻射加熱、高周波加熱方式とし
てもよい。加熱ヒータ22,22’の外側には、熱を遮
蔽するためのハウジング23が配置されている。
【0055】炉の下方には、水冷チャンバ24とベース
プレート25が配置され、ベルジャ21内と、大気とを
封鎖している。そして剥離ウエーハ28はステージ27
上に保持されるようになっており、ステージ27はモー
タ29によって上下動自在な支持軸26の上端に取りつ
けられている。水冷チャンバ24には横方向からウエー
ハを炉内に出し入れできるように、ゲートバルブによっ
て開閉可能に構成される不図示のウエーハ挿入口が設け
られている。また、ベースプレート25には、ガス流入
口と排気口が設けられており、炉内ガス雰囲気を調整で
きるようになっている。
【0056】以上のような熱処理装置20によって、剥
離ウエーハの急速加熱・急速冷却する熱処理は次のよう
に行われる。まず、加熱ヒータ22,22’によってベ
ルジャ21内を、例えば1000℃〜シリコンの融点以
下の所望温度に加熱し、その温度に保持する。分割され
た加熱ヒータそれぞれを独立して供給電力を制御すれ
ば、ベルジャ21内を高さ方向に沿って温度分布をつけ
ることができる。したがって、ウエーハの処理温度は、
ステージ27の位置、すなわち支持軸26の炉内への挿
入量によって決定することができる。熱処理雰囲気は、
ベースプレートのガス流入口より水素を含む還元性ガス
を導入するようにする。
【0057】ベルジャ21内が所望温度で維持されたな
ら、熱処理装置20に隣接して配置される、不図示のウ
エーハハンドリング装置によって剥離ウエーハを水冷チ
ャンバ24の挿入口から入れ、最下端位置で待機させた
ステージ27上に例えばSiCボートを介してウエーハ
を乗せる。この時、水冷チャンバ24およびベースプレ
ート25は水冷されているので、ウエーハはこの位置で
は高温化しない。
【0058】そして、剥離ウエーハのステージ27上へ
の載置が完了したなら、すぐにモータ29によって支持
軸26を炉内に挿入することによって、ステージ27を
1000℃〜シリコンの融点以下の所望温度位置まで上
昇させ、ステージ上の剥離ウエーハに高温熱処理を加え
る。この場合、水冷チャンバ24内のステージ下端位置
から、所望温度位置までの移動には、例えば20秒程度
しかかからないので、剥離ウエーハは急速加熱されるこ
とになる。
【0059】そして、ステージ27を所望温度位置で、
所定時間停止(1〜300秒)させることによって、剥
離ウエーハに還元性雰囲気下、停止時間分の高温熱処理
を加えることができる。所定時間が経過し高温熱処理が
終了したなら、すぐにモータ29によって支持軸26を
炉内から引き抜くことによって、ステージ27を下降さ
せ水冷チャンバ24内の下端位置とする。この下降動作
も、例えば20秒程度で行うことができる。ステージ2
7上の剥離ウエーハは、水冷チャンバ24およびベース
プレート25が水冷されているので、急速に冷却され
る。最後に、ウエーハハンドリング装置によって、剥離
ウエーハを取り出すことによって、熱処理を完了する。
さらに熱処理する剥離ウエーハがある場合には、熱処理
装置20の温度を降温させてないので、次々にウエーハ
を投入し連続的に熱処理をすることができる。
【0060】この場合、本発明の水素を含む還元性雰囲
気下の熱処理の雰囲気としては、水素100%雰囲気ま
たは水素とアルゴンとの混合雰囲気で行うことができ
る。このような熱処理雰囲気とすれば、剥離ウエーハ表
面に害となるような被膜を形成することもなく、確実に
剥離ウエーハの表面のダメージ層、表面粗さを改善する
こができるからである。
【0061】こうして、剥離ウエーハ周辺部にある段
差、剥離面にある水素イオン注入によるダメージ層、お
よび剥離面の表面粗さを除去することができ、通常の鏡
面ウエーハに比べ何の遜色もない表面を持つ再利用ウエ
ーハを得ることができる。特に、本発明では、剥離ウエ
ーハの厚さを、1ミクロン以下あるいは多くても2ミク
ロン以下しか薄くしないで済むので、そのままボンドウ
エーハとして再利用することができる。
【0062】すなわち、例えば、ボンドウエーハとして
エピタキシャルウエーハを用いて水素イオン剥離法によ
ってSOIウエーハを製造し、副生された剥離ウエーハ
に、本発明の再処理を加えてエピタキシャルウエーハを
再生すれば、これを更にボンドウエーハとして再利用す
ることができるので、高価なエピタキシャルウエーハの
エピタキシャル層を何度も再処理してSOI層にするこ
とが可能となり、高品質SOIウエーハを低コストで得
ることができる。
【0063】また、ボンドウエーハとしてCZウエーハ
を用いて水素イオン剥離法によってSOIウエーハを製
造し、副生された剥離ウエーハに、本発明の再処理を加
えてシリコンウエーハとすれば、得られたウエーハに
は、水素を含む還元性雰囲気下の熱処理が施されている
ので、ダメージ層、表面粗さの改善が図られているとと
もに、CZウエーハ中のCOPの改善も図られることに
なる。したがって、水素イオン剥離法においてボンドウ
エーハにCZウエーハを用い、剥離ウエーハがCZウエ
ーハである場合には、剥離ウエーハ中のCOPをも改善
された再利用ウエーハを得ることができる。
【0064】また、ボンドウエーハとしてFZウエーハ
を用いて水素イオン剥離法によってSOIウエーハを製
造し、副生された剥離ウエーハに、本発明の再処理を加
えてシリコンウエーハとすれば、剥離ウエーハの取り代
を必要最小限にすることができるので、COPのないF
Zウエーハを何度も再処理して再利用することが可能と
なり、高品質SOIウエーハを低コストで得ることがで
きる。
【0065】こうして、本発明の方法によって再処理さ
れたシリコンウエーハは、上記のように再度ボンドウエ
ーハとして用いても良いが、ベースウエーハとして用い
ても良いし、通常のシリコン鏡面ウエーハとして用いて
も良いことは言うまでもなく、特にその再利用の用途は
限定されるものではない。特にボンドウエーハをエピタ
キシャルウエーハとした場合に、得られる剥離ウエーハ
を通常のエピタキシャルウエーハとして用いても差し支
えないものである。
【0066】
【実施例】以下、本発明の実施例を挙げて具体的に説明
するが、本発明はこれらに限定されるものではない。 (実施例)導電型がp型で抵抗率が1.0〜2.0Ωc
m、直径が150mmのシリコン鏡面ウエーハを2枚準
備し、一方のウエーハには厚さ約10ミクロンのエピタ
キシャル層を成長させた。このエピタキシャルウエーハ
をボンドウエーハとして用い、図1(a)〜(h)に示
す工程に従った水素イオン剥離法によりSOIウエーハ
を製造した。SOI層の厚さは0.2ミクロンとし、そ
の他イオン注入等の主な条件は次の通りである。 1)埋込み酸化膜厚:400nm(0.4ミクロン)、 2)水素注入条件:H+ イオン、注入エネルギ 69keV 注入線量 5.5×1016/cm2 3)剥離熱処理条件:N2 ガス雰囲気下、500℃×30分 4)結合熱処理条件:N2 ガス雰囲気下、1100℃×2時間
【0067】こうして厚さ0.2ミクロンのエピタキシ
ャル層をSOI層とする高品質のSOIウエーハを作製
することができたが、図1の工程(e)で剥離ウエーハ
5が副生された。この剥離ウエーハを図2の工程(A)
〜(F)にしたがい再処理を加えて、ボンドウエーハと
して再利用することにした。
【0068】まず、図2(A)の、未処理の剥離ウエー
ハ5の周辺形状を、触針式粗さ計でスキャンすることに
よって測定した。その測定結果を図3(A)に示した。
この図から明らかであるように、剥離ウエーハ5の周辺
部には貼り合わせ時に周辺で未結合となった部分に起因
する段差10が生じている。そして、その周辺の段差1
0の高さは、SOI層の厚さ(0.2ミクロン)と酸化
膜の厚さ(0.4ミクロン)を加えた値程度以上となる
ことがわかる。
【0069】また、図2(A)の、未処理の剥離ウエー
ハ5の剥離面11の表面粗さを位相シフト干渉法により
250ミクロン角で測定し、原子間力顕微鏡法により1
ミクロン角で測定したところ、それぞれRMS値(自乗
平均平方根粗さ)で、平均0.40nmと7.4nmで
あった。この値は、通常の鏡面研磨されたシリコンウエ
ーハの表面粗さより非常に悪い値であり、特に1ミクロ
ン角での値は通常の10倍以上の値で、剥離面は局部的
な面粗れが大きいことがわかる。
【0070】また、図2(A)の、未処理の剥離ウエー
ハ5の剥離面11のダメージ層の深さを測定するため、
KOH水溶液によるエッチングを行い、表面からのエッ
チング除去量を変えた剥離ウエーハを準備した。そし
て、これらのウエーハに1100℃、1時間のパイロジ
ェニック酸化を行い、フッ酸水溶液により表面に形成さ
れた酸化膜を除去した後、Seccoエッチング液を用
いて表面を選択エッチングし、その表面を顕微鏡観察し
てOSF(酸化誘起欠陥)密度を測定した。エッチング
除去量は、0、25、50、75、100、150、2
00nmとした。測定結果を、図5の曲線aに示した。
【0071】この図から、剥離ウエーハの表面には深さ
約100nmのダメージ層があることがわかる。なお、
100nmより深い所で観察されるOSFは、エピタキ
シャル層を形成した基板自体に存在する結晶欠陥の影響
により、エピタキシャル層中にOSFの核が形成される
ため発生したものと考えられる。
【0072】次に、図2(B)では、剥離ウエーハをフ
ッ酸中に浸漬することによって、表面の酸化膜3を除去
した。フッ酸は、HF50%水溶液とした。そして、酸
化膜を除去した剥離ウエーハの周辺形状を再び触針式粗
さ計でスキャンすることによって測定し、その結果を図
3(B)に示した。この図から明らかであるように、剥
離ウエーハ5の周辺部にはSOI層の厚さ(0.2ミク
ロン)より若干高い段差が生じていることがわかる。
【0073】次に、図2(C)では、酸化膜除去が終了
した剥離ウエーハに、周辺の段差を除去する研磨を行っ
た。研磨は、通常のシリコンウエーハを研磨する装置お
よび条件と同様にすればよい。本発明では、剥離ウエー
ハを上下定盤間に挟み込み、定盤を50rpmで相互に
逆回転しつつ、500g/cm2 の荷重をかけて、研磨
面に研磨スラリーを供給しつつ、剥離面を研磨した。
【0074】この時、研磨の取り代と周辺の段差の高さ
との関係を調査した結果を、図4に示した。この図か
ら、研磨代としては1ミクロンも研磨すれば、周辺の段
差は充分に除去できることがわかる。SOI層の厚さが
厚く、段差の高さが高い場合には、安全を見て2ミクロ
ンも研磨すればよい。
【0075】また、研磨代1ミクロンの周辺の段差除去
研磨をした剥離ウエーハの周辺形状を再び触針式粗さ計
でスキャンすることによって測定し、その結果を図3
(C)に示した。この図から明らかであるように、1ミ
クロンの研磨で剥離ウエーハの周辺部の段差はきれいに
除去されており、シリコンウエーハとして充分に再利用
可能な周辺形状となっていることがわかる。
【0076】次に、図2(D)では、剥離ウエーハを汚
染しないように、熱処理前洗浄をした。この洗浄は、い
わゆるRCA洗浄として広く知られている、(アンモニ
ア/過酸化水素水)、(塩酸/過酸化水素水)の2段洗
浄を行った。
【0077】そして、熱処理前洗浄が終わったなら、図
6に示した急速加熱・急速冷却装置を用いて、剥離ウエ
ーハに水素を含む還元性雰囲気下の熱処理を施した(図
2(E))。熱処理条件は、水素100%雰囲気下、1
200℃で30秒間とした。
【0078】そして、急速加熱・急速冷却装置による熱
処理後の剥離面の表面粗さを、位相シフト干渉法により
250ミクロン角で測定し、原子間力顕微鏡法により1
ミクロン角で再び測定したところ、それぞれRMS値
(自乗平均平方根粗さ)で、平均0.25nmと0.2
0nmであった。この値は、通常の鏡面研磨されたシリ
コンウエーハの表面粗さと同等であり、著しい改善が図
られたことがわかる。
【0079】また、急速加熱・急速冷却装置による熱処
理後、酸化および選択エッチングを行い、顕微鏡観察を
することにより表面のOSF密度を測定したところ、約
10ケ/cm2 であり、基板からの影響を受けてエピタ
キシャル層に出現するOSF密度と同等であることがわ
かった。
【0080】このように本発明により再処理された剥離
ウエーハは、再びエピタキシャルウエーハとして再利用
できるものであることがわかる。そこで、本実施例で
は、図2(F)のように、再処理された剥離ウエーハを
ボンドウエーハとして用いた。すなわち、図1(a)の
ボンドウエーハ2として、上記再利用ウエーハを用い
た。この剥離ウエーハは、周辺段差除去研磨で1ミクロ
ン薄くしただけであるので、エピタキシャル層の厚さ
は、まだ約9ミクロン残っている。以後図1の工程にし
たがい、水素イオン剥離法によってSOIウエーハを作
製した所、問題なくエピタキシャル層をSOI層とす
る、高品質SOIウエーハを作製することができた。
【0081】次に、水素を含む還元性雰囲気下の熱処理
のダメージ層および表面粗さの改善効果を見るため、図
2(B)の酸化膜除去した剥離ウエーハに、周辺の段差
を除去する研磨を施すことなく、したがって剥離面にダ
メージ層、表面粗さを有する剥離ウエーハに、前記RC
A洗浄後、図6に示した急速加熱・急速冷却装置を用い
て、直接水素を含む還元性雰囲気下の熱処理を施した。
熱処理条件は、水素100%雰囲気下、1200℃で3
0秒間とした。
【0082】熱処理後のダメージ層の深さを測定するた
め、表面からのエッチング除去量を変えた剥離ウエーハ
に酸化および選択エッチングを行い、その表面を顕微鏡
観察して、OSF密度を測定した。エッチング除去量
は、0、25、50、75、100、150、200n
mとした。測定結果を、図5の曲線bに示した。この図
から、水素を含む還元性雰囲気下の熱処理後の剥離ウエ
ーハの表面には、研磨を行っていないにもかかわらず、
ダメージ層がなくなっていることがわかる。
【0083】また、急速加熱・急速冷却装置による熱処
理後の剥離面の表面粗さを、位相シフト干渉法により2
50ミクロン角で測定し、原子間力顕微鏡法により1ミ
クロン角で測定したところ、それぞれRMS値(自乗平
均平方根粗さ)で、平均0.32nmと0.21nmで
あった。この値は、通常の鏡面研磨されたシリコンウエ
ーハの表面粗さと同等であり、著しい改善が図られたこ
とがわかる。したがって、図2の工程(C)の周辺段差
除去研磨と、工程(D)(E)の水素を含む還元性雰囲
気下の熱処理とは、順序を入れ替えることも可能である
ことがわかる。
【0084】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
【0085】例えば、上記では2枚のシリコンウエーハ
を結合してSOIウエーハを作製する場合を中心に説明
したが、本発明は、この場合に限定されるものではな
く、シリコンウエーハにイオン注入後に絶縁性ウエーハ
と結合し、シリコンウエーハを剥離してSOIウエーハ
を製造する場合に副生する剥離ウエーハに再処理を加え
るような場合にも当然に適用可能である。
【0086】また、本発明の剥離ウエーハの再処理工程
も、図2に示したものに限定されるものではなく、この
工程には、洗浄、熱処理等の他の工程が付加されること
もあるし、あるいは一部工程順の入れ替え、省略等が目
的に応じて適宜行うことができるものである。
【0087】
【発明の効果】以上説明したように、本発明によれば、
水素イオン剥離法において副生した剥離ウエーハに、適
切な再処理を施して、実際にシリコンウエーハとして再
利用することができるようになる。特に剥離ウエーハの
再処理における取り代を減少させることができるので、
エピタキシャルウエーハのように高価なウエーハを何回
も再処理して、何度も再利用することができる。そし
て、これによって実際に高品質のSOI層を有するSO
Iウエーハの生産性の向上と、コストダウンを図ること
ができる。
【図面の簡単な説明】
【図1】(a)〜(h)は、水素イオン剥離法によるS
OIウエーハの製造工程の一例を示すフロー図である。
【図2】(A)〜(F)は、実施例で採用した本発明の
剥離ウエーハを再利用する方法の工程フロー図である。
【図3】剥離ウエーハの周辺の段差の測定結果図であ
る。(A)未処理の剥離ウエーハ、(B)酸化膜除去
後、(C)周辺段差除去後。
【図4】周辺段差研磨の取り代と段差の高さとの関係を
調査した結果図である。
【図5】剥離ウエーハのダメージ層を測定した結果図で
ある。
【図6】急速加熱・急速冷却装置の一例を示した、概略
図である。
【符号の説明】
1…ベースウエーハ、 2…ボンドウエーハ、 3…酸
化膜、4…水素イオン注入微小気泡層(封入層)、 5
…剥離ウエーハ、6…SOIウエーハ、 7…SOI
層、 10…周辺の段差、11…剥離面、 12…ダメ
ージ層、 13…エピタキシャル層、20…熱処理装
置、 21…ベルジャ、 22,22’…加熱ヒータ、
23…ハウジング、 24…水冷チャンバ、 25…ベ
ースプレート、26…支持軸、 27…ステージ、 2
8…剥離ウエーハ、29…モータ。
フロントページの続き (72)発明者 阿賀 浩司 群馬県安中市磯部2丁目13番1号 信越半 導体株式会社半導体磯部研究所内 (72)発明者 和田 正衛 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 水素イオン剥離法によってSOIウエー
    ハを製造する際に副生される剥離ウエーハに、再処理を
    加えてシリコンウエーハとして再利用する方法におい
    て、前記再処理として少なくとも剥離ウエーハに周辺の
    段差を除去する研磨と、水素を含む還元性雰囲気下の熱
    処理を行うことを特徴とする剥離ウエーハを再利用する
    方法。
  2. 【請求項2】 ボンドウエーハとしてエピタキシャルウ
    エーハを用いて水素イオン剥離法によってSOIウエー
    ハを製造する際に副生される剥離ウエーハに、再処理を
    加えてシリコンウエーハとして再利用する方法におい
    て、前記再処理として少なくとも剥離ウエーハに周辺の
    段差を除去する研磨と、水素を含む還元性雰囲気下の熱
    処理を行うことを特徴とする剥離ウエーハを再利用する
    方法。
  3. 【請求項3】 ボンドウエーハとしてCZウエーハを用
    いて水素イオン剥離法によってSOIウエーハを製造す
    る際に副生される剥離ウエーハに、再処理を加えてシリ
    コンウエーハとして再利用する方法において、前記再処
    理として少なくとも剥離ウエーハに周辺の段差を除去す
    る研磨と、水素を含む還元性雰囲気下の熱処理を行うこ
    とを特徴とする剥離ウエーハを再利用する方法。
  4. 【請求項4】 ボンドウエーハとしてFZウエーハを用
    いて水素イオン剥離法によってSOIウエーハを製造す
    る際に副生される剥離ウエーハに、再処理を加えてシリ
    コンウエーハとして再利用する方法において、前記再処
    理として少なくとも剥離ウエーハに周辺の段差を除去す
    る研磨と、水素を含む還元性雰囲気下の熱処理を行うこ
    とを特徴とする剥離ウエーハを再利用する方法。
  5. 【請求項5】 前記再処理として、周辺の段差を除去す
    る研磨前に、表面酸化膜を除去することを特徴とする請
    求項1ないし請求項4のいずれか1項に記載の剥離ウエ
    ーハを再利用する方法。
  6. 【請求項6】 前記再処理として、周辺の段差を除去す
    る研磨における取り代を、1〜2ミクロンとすることを
    特徴とする請求項1ないし請求項5のいずれか1項に記
    載の剥離ウエーハを再利用する方法。
  7. 【請求項7】 前記再処理として、水素を含む還元性雰
    囲気下の熱処理を、1000℃〜シリコンの融点以下の
    温度範囲で、6時間以下行うことを特徴とする請求項1
    ないし請求項6のいずれか1項に記載の剥離ウエーハを
    再利用する方法。
  8. 【請求項8】 前記再処理として、水素を含む還元性雰
    囲気下の熱処理を、急速加熱・急速冷却装置を用いて、
    1000℃〜シリコンの融点以下の温度範囲で、1〜3
    00秒間行うことを特徴とする請求項1ないし請求項6
    のいずれか1項に記載の剥離ウエーハを再利用する方
    法。
  9. 【請求項9】 前記再処理として、水素を含む還元性雰
    囲気下の熱処理を、水素100%雰囲気または水素とア
    ルゴンとの混合雰囲気で行うことを特徴とする請求項1
    ないし請求項8のいずれか1項に記載の剥離ウエーハを
    再利用する方法。
  10. 【請求項10】 前記請求項1ないし請求項9のいずれ
    か1項に記載の方法で再処理された剥離ウエーハを、S
    OIウエーハのボンドウエーハとして再利用することを
    特徴とする剥離ウエーハを再利用する方法。
  11. 【請求項11】 前記請求項1ないし請求項10のいず
    れか1項に記載の方法で再処理されたことを特徴とする
    再利用に供されるシリコンウエーハ。
JP13135198A 1998-04-23 1998-04-23 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ Expired - Fee Related JP3500063B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP13135198A JP3500063B2 (ja) 1998-04-23 1998-04-23 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
DE69934271T DE69934271T2 (de) 1998-04-23 1999-04-19 Verfahren zur Wiedergewinnung eines abgetrennten Wafers und zur Wiedergewinnung verwendeter Siliziumwafer
EP99107306A EP0955671B1 (en) 1998-04-23 1999-04-19 A method of recycling a delaminated wafer and a silicon wafer used for the recycling
US09/295,089 US6284628B1 (en) 1998-04-23 1999-04-20 Method of recycling a delaminated wafer and a silicon wafer used for the recycling
US09/875,668 US20010029072A1 (en) 1998-04-23 2001-06-05 Method of recycling a delaminated wafer and a silicon wafer used for the recycling

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13135198A JP3500063B2 (ja) 1998-04-23 1998-04-23 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ

Publications (2)

Publication Number Publication Date
JPH11307413A true JPH11307413A (ja) 1999-11-05
JP3500063B2 JP3500063B2 (ja) 2004-02-23

Family

ID=15055912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13135198A Expired - Fee Related JP3500063B2 (ja) 1998-04-23 1998-04-23 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ

Country Status (4)

Country Link
US (2) US6284628B1 (ja)
EP (1) EP0955671B1 (ja)
JP (1) JP3500063B2 (ja)
DE (1) DE69934271T2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426270B1 (en) 1999-02-02 2002-07-30 Canon Kabushiki Kaisha Substrate processing method and method of manufacturing semiconductor substrate
WO2002084738A1 (fr) * 2001-04-06 2002-10-24 Shin-Etsu Handotai Co.,Ltd. Plaquette de silicium sur isolant et procede de fabrication associe
WO2005024917A1 (ja) * 2003-09-08 2005-03-17 Sumco Corporation 貼り合わせウェーハの製造方法
JP2006179887A (ja) * 2004-11-26 2006-07-06 Applied Materials Inc シリコン・オン・インシュレータ搬送ウエハのエッジ除去
JP2006516813A (ja) * 2003-01-07 2006-07-06 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ 除去構造を含んでなるウェハーの、その薄層を除去した後の、機械的手段による循環使用
JP2007053412A (ja) * 2006-11-30 2007-03-01 Dainippon Screen Mfg Co Ltd 薄膜形成装置および薄膜形成方法
JP2007116161A (ja) * 2005-10-18 2007-05-10 Soi Tec Silicon On Insulator Technologies エピタキシ済みドナー・ウェファをリサイクルする方法
JP2007149907A (ja) * 2005-11-28 2007-06-14 Sumco Corp 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP2007251129A (ja) * 2006-03-14 2007-09-27 Soi Tec Silicon On Insulator Technologies Sa 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法
WO2008007508A1 (fr) 2006-07-14 2008-01-17 Shin-Etsu Handotai Co., Ltd. Procédé de réutilisation de tranche retirée
WO2010126122A1 (ja) * 2009-05-01 2010-11-04 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP2012004232A (ja) * 2010-06-15 2012-01-05 Denso Corp 炭化珪素半導体基板の製造方法およびその基板を用いた炭化珪素半導体装置
US8951809B2 (en) 2008-04-07 2015-02-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of transfer by means of a ferroelectric substrate

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3719021B2 (ja) * 1998-12-04 2005-11-24 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP3911901B2 (ja) 1999-04-09 2007-05-09 信越半導体株式会社 Soiウエーハおよびsoiウエーハの製造方法
US6589876B1 (en) 1999-07-22 2003-07-08 Micron Technology, Inc. Methods of forming conductive capacitor plugs, methods of forming capacitor contact openings, and methods of forming memory arrays
US6482725B1 (en) * 1999-08-18 2002-11-19 Advanced Micro Devices, Inc. Gate formation method for reduced poly-depletion and boron penetration
EP1158581B1 (en) * 1999-10-14 2016-04-27 Shin-Etsu Handotai Co., Ltd. Method for producing soi wafer
US6808956B2 (en) 2000-12-27 2004-10-26 Honeywell International Inc. Thin micromachined structures
US6582985B2 (en) * 2000-12-27 2003-06-24 Honeywell International Inc. SOI/glass process for forming thin silicon micromachined structures
AU2002339592A1 (en) * 2001-10-29 2003-05-12 Analog Devices Inc. A method for bonding a pair of silicon wafers together and a semiconductor wafer
JP2003243403A (ja) * 2002-02-13 2003-08-29 Mitsubishi Electric Corp 半導体ウェハの再生方法
US20030228689A1 (en) * 2002-05-31 2003-12-11 Isis Pharmaceuticals Inc. Antisense modulation of G protein-coupled receptor kinase 6 expression
FR2843827B1 (fr) * 2002-08-26 2005-05-27 Recyclage mecanique d'une plaquette comprenant une couche tampon, apres y avoir preleve une couche mince
JP2005537685A (ja) 2002-08-26 2005-12-08 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ 緩衝層を含むウェハから層を取り除いた後のウェハの機械的リサイクル
US7008857B2 (en) 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
JP2004153081A (ja) * 2002-10-31 2004-05-27 Shin Etsu Handotai Co Ltd Soiウエーハ及びsoiウエーハの製造方法
US7141483B2 (en) * 2002-09-19 2006-11-28 Applied Materials, Inc. Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
EP1427002B1 (en) * 2002-12-06 2017-04-12 Soitec A method for recycling a substrate using local cutting
TWI233154B (en) 2002-12-06 2005-05-21 Soitec Silicon On Insulator Method for recycling a substrate
EP1427001A1 (en) * 2002-12-06 2004-06-09 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for recycling a surface of a substrate using local thinning
KR100889886B1 (ko) * 2003-01-07 2009-03-20 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법
FR2849715B1 (fr) * 2003-01-07 2007-03-09 Soitec Silicon On Insulator Recyclage d'une plaquette comprenant une structure multicouches apres prelevement d'une couche mince
US20090325362A1 (en) * 2003-01-07 2009-12-31 Nabil Chhaimi Method of recycling an epitaxied donor wafer
FR2892228B1 (fr) * 2005-10-18 2008-01-25 Soitec Silicon On Insulator Procede de recyclage d'une plaquette donneuse epitaxiee
US20040187769A1 (en) * 2003-03-27 2004-09-30 Yoshirou Aoki Method of producing SOI wafer
JP4552858B2 (ja) * 2003-09-08 2010-09-29 株式会社Sumco 貼り合わせウェーハの製造方法
FR2864339B1 (fr) * 2003-12-23 2006-02-17 Commissariat Energie Atomique Dispositif et procede d'observation d'une interface de collage
TWI235407B (en) * 2004-05-10 2005-07-01 Mosel Vitelic Inc Wafer and the manufacturing and reclaiming method therefor
US7670436B2 (en) 2004-11-03 2010-03-02 Applied Materials, Inc. Support ring assembly
US7659206B2 (en) * 2005-01-18 2010-02-09 Applied Materials, Inc. Removal of silicon oxycarbide from substrates
US7208325B2 (en) * 2005-01-18 2007-04-24 Applied Materials, Inc. Refreshing wafers having low-k dielectric materials
FR2881573B1 (fr) 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
KR20060102125A (ko) * 2005-03-23 2006-09-27 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US9127362B2 (en) 2005-10-31 2015-09-08 Applied Materials, Inc. Process kit and target for substrate processing chamber
CN101356629B (zh) 2005-11-09 2012-06-06 高级技术材料公司 用于将其上具有低k介电材料的半导体晶片再循环的组合物和方法
US8647484B2 (en) 2005-11-25 2014-02-11 Applied Materials, Inc. Target for sputtering chamber
US20070148917A1 (en) * 2005-12-22 2007-06-28 Sumco Corporation Process for Regeneration of a Layer Transferred Wafer and Regenerated Layer Transferred Wafer
US20070283884A1 (en) * 2006-05-30 2007-12-13 Applied Materials, Inc. Ring assembly for substrate processing chamber
US20100056410A1 (en) * 2006-09-25 2010-03-04 Advanced Technology Materials, Inc. Compositions and methods for the removal of photoresist for a wafer rework application
US7700488B2 (en) * 2007-01-16 2010-04-20 International Business Machines Corporation Recycling of ion implantation monitor wafers
EP1950803B1 (en) 2007-01-24 2011-07-27 S.O.I.TEC Silicon on Insulator Technologies S.A. Method for manufacturing silicon on Insulator wafers and corresponding wafer
US8083963B2 (en) * 2007-02-08 2011-12-27 Applied Materials, Inc. Removal of process residues on the backside of a substrate
EP1986229A1 (en) * 2007-04-27 2008-10-29 S.O.I.T.E.C. Silicon on Insulator Technologies Method for manufacturing compound material wafer and corresponding compound material wafer
FR2928775B1 (fr) * 2008-03-11 2011-12-09 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semiconducteur sur isolant
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Sumco 貼り合わせウェーハの製造方法
JP2010135538A (ja) * 2008-12-04 2010-06-17 Sumco Corp 貼り合わせウェーハの製造方法
US8198172B2 (en) 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
SG166060A1 (en) 2009-04-22 2010-11-29 Semiconductor Energy Lab Method of manufacturing soi substrate
JP2010278338A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 界面近傍における欠陥密度が低いsos基板
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないsos基板
US8318588B2 (en) 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178179A1 (en) 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
SG189292A1 (en) 2010-10-06 2013-05-31 Advanced Tech Materials Composition and process for selectively etching metal nitrides
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP5799740B2 (ja) * 2011-10-17 2015-10-28 信越半導体株式会社 剥離ウェーハの再生加工方法
JP5821828B2 (ja) * 2012-11-21 2015-11-24 信越半導体株式会社 Soiウェーハの製造方法
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
US10466126B2 (en) * 2018-02-27 2019-11-05 Globalfoundries Inc. MEMS capacitive pressure sensors in fully depleted semiconductor on insulator (FDSOI)
JP2020167358A (ja) * 2019-03-29 2020-10-08 ラピスセミコンダクタ株式会社 半導体装置の製造方法及び固体撮像装置の製造方法
CN112670183A (zh) * 2020-12-14 2021-04-16 珠海光库科技股份有限公司 一种键合剥离后的铌酸锂晶圆的修复方法和铌酸锂晶圆

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5131979A (en) * 1991-05-21 1992-07-21 Lawrence Technology Semiconductor EPI on recycled silicon wafers
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP1251556B1 (en) * 1992-01-30 2010-03-24 Canon Kabushiki Kaisha Process for producing semiconductor substrate
US5487931A (en) * 1993-12-02 1996-01-30 Annacone; William R. Rigid disc substrate comprising a central hard core substrate with a hard, thermally and mechanically matched overlying smoothing layer and method for making the same
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
WO1996015550A1 (en) * 1994-11-10 1996-05-23 Lawrence Semiconductor Research Laboratory, Inc. Silicon-germanium-carbon compositions and processes thereof
JPH08264552A (ja) * 1995-03-24 1996-10-11 Toshiba Ceramics Co Ltd シリコンウエーハの製造方法
US5855735A (en) * 1995-10-03 1999-01-05 Kobe Precision, Inc. Process for recovering substrates
FR2744285B1 (fr) * 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
SG71094A1 (en) * 1997-03-26 2000-03-21 Canon Kk Thin film formation using laser beam heating to separate layers
US6159825A (en) * 1997-05-12 2000-12-12 Silicon Genesis Corporation Controlled cleavage thin film separation process using a reusable substrate
US6140211A (en) * 1998-07-24 2000-10-31 Lucent Technologies Inc. Method for recycling wafers used for quality assurance testing of integrated circuit fabrication equipment

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426270B1 (en) 1999-02-02 2002-07-30 Canon Kabushiki Kaisha Substrate processing method and method of manufacturing semiconductor substrate
WO2002084738A1 (fr) * 2001-04-06 2002-10-24 Shin-Etsu Handotai Co.,Ltd. Plaquette de silicium sur isolant et procede de fabrication associe
US7560313B2 (en) 2001-04-06 2009-07-14 Shin-Etsu Handotai Co., Ltd. SOI wafer and method for producing the same
JP2006516813A (ja) * 2003-01-07 2006-07-06 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ 除去構造を含んでなるウェハーの、その薄層を除去した後の、機械的手段による循環使用
US7446016B2 (en) 2003-09-08 2008-11-04 Sumco Corporation Method for producing bonded wafer
WO2005024917A1 (ja) * 2003-09-08 2005-03-17 Sumco Corporation 貼り合わせウェーハの製造方法
JP2006179887A (ja) * 2004-11-26 2006-07-06 Applied Materials Inc シリコン・オン・インシュレータ搬送ウエハのエッジ除去
JP2009283964A (ja) * 2004-11-26 2009-12-03 Soitec Silicon On Insulator Technologies シリコン・オン・インシュレータ搬送ウエハのエッジ除去
JP2007116161A (ja) * 2005-10-18 2007-05-10 Soi Tec Silicon On Insulator Technologies エピタキシ済みドナー・ウェファをリサイクルする方法
JP2007149907A (ja) * 2005-11-28 2007-06-14 Sumco Corp 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
JP2007251129A (ja) * 2006-03-14 2007-09-27 Soi Tec Silicon On Insulator Technologies Sa 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法
JP2008021892A (ja) * 2006-07-14 2008-01-31 Shin Etsu Handotai Co Ltd 剥離ウェーハを再利用する方法
EP2048697A1 (en) * 2006-07-14 2009-04-15 Shin-Etsu Handotai Co., Ltd. Method for reusing removed wafer
WO2008007508A1 (fr) 2006-07-14 2008-01-17 Shin-Etsu Handotai Co., Ltd. Procédé de réutilisation de tranche retirée
EP2048697A4 (en) * 2006-07-14 2012-07-25 Shinetsu Handotai Kk RETIRED TRENCH REUSE METHOD
KR101364008B1 (ko) * 2006-07-14 2014-02-17 신에쯔 한도타이 가부시키가이샤 박리 웨이퍼를 재이용하는 방법
JP2007053412A (ja) * 2006-11-30 2007-03-01 Dainippon Screen Mfg Co Ltd 薄膜形成装置および薄膜形成方法
US8951809B2 (en) 2008-04-07 2015-02-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of transfer by means of a ferroelectric substrate
JP2010263038A (ja) * 2009-05-01 2010-11-18 Shin-Etsu Chemical Co Ltd 貼り合わせウェーハの製造方法
US8497188B2 (en) 2009-05-01 2013-07-30 Shin-Etsu Chemical Co., Ltd. Method for producing bonded wafer
WO2010126122A1 (ja) * 2009-05-01 2010-11-04 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP2012004232A (ja) * 2010-06-15 2012-01-05 Denso Corp 炭化珪素半導体基板の製造方法およびその基板を用いた炭化珪素半導体装置

Also Published As

Publication number Publication date
US20010029072A1 (en) 2001-10-11
DE69934271T2 (de) 2007-03-15
DE69934271D1 (de) 2007-01-18
EP0955671B1 (en) 2006-12-06
US6284628B1 (en) 2001-09-04
JP3500063B2 (ja) 2004-02-23
EP0955671A1 (en) 1999-11-10

Similar Documents

Publication Publication Date Title
JP3500063B2 (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
US6372609B1 (en) Method of Fabricating SOI wafer by hydrogen ION delamination method and SOI wafer fabricated by the method
JPH11307472A (ja) 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JP4103391B2 (ja) Soiウエーハの製造方法及びsoiウエーハ
JP3911901B2 (ja) Soiウエーハおよびsoiウエーハの製造方法
JP3932369B2 (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
US20080315349A1 (en) Method for Manufacturing Bonded Wafer and Bonded Wafer
JP2001155978A (ja) 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
US20090209085A1 (en) Method for reusing delaminated wafer
KR20070055955A (ko) 층전이 웨이퍼의 재생 방법 및 이 방법에 의해 재생된층전이 웨이퍼
JP2001274368A (ja) 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
TWI609434B (zh) SOS substrate manufacturing method and SOS substrate
JP4228419B2 (ja) Soiウエーハの製造方法およびsoiウエーハ
WO2003079447A1 (fr) Procede de production de plaquettes par collage
JP4379927B2 (ja) Soiウエーハの製造方法およびsoiウエーハ
JP4239676B2 (ja) Soiウェーハおよびその製造方法
EP1981065B1 (en) Process for producing soi wafer
JP2008028415A (ja) Soiウエーハの製造方法及びsoiウエーハ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101205

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees