KR20070055955A - 층전이 웨이퍼의 재생 방법 및 이 방법에 의해 재생된층전이 웨이퍼 - Google Patents

층전이 웨이퍼의 재생 방법 및 이 방법에 의해 재생된층전이 웨이퍼 Download PDF

Info

Publication number
KR20070055955A
KR20070055955A KR1020060115726A KR20060115726A KR20070055955A KR 20070055955 A KR20070055955 A KR 20070055955A KR 1020060115726 A KR1020060115726 A KR 1020060115726A KR 20060115726 A KR20060115726 A KR 20060115726A KR 20070055955 A KR20070055955 A KR 20070055955A
Authority
KR
South Korea
Prior art keywords
wafer
layer
soi
temperature
layer transfer
Prior art date
Application number
KR1020060115726A
Other languages
English (en)
Other versions
KR100841353B1 (ko
Inventor
히데히코 오쿠다
아키히코 엔도
타츠미 쿠사바
Original Assignee
가부시키가이샤 섬코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 섬코 filed Critical 가부시키가이샤 섬코
Publication of KR20070055955A publication Critical patent/KR20070055955A/ko
Application granted granted Critical
Publication of KR100841353B1 publication Critical patent/KR100841353B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

이온 주입 분리법에 의해 부산물로서 생성되는 층전이 웨이퍼에 재생 처리를 수행함으로써 SOI층 웨이퍼에 여러 번 재이용하여 산소 석출 핵 또는 산소 석출물이 제거되고 HF 결함의 발생이 억제된 양호한 수율의 SOI 웨이퍼를 제조하는, 재생 가공이 수행된 층전이 웨이퍼를 제공한다.
층전이 웨이퍼의 재생 방법은, 이온 주입 분리법에 의해 접합 SOI 웨이퍼(10)를 제조하는 과정에서 부산물로서 얻어지는 층전이 웨이퍼(11b)를 접합 SOI 웨이퍼(10)의 SOI층 웨이퍼(11)에 재이용하는 재생 방법에 있어서, 층전이 웨이퍼(11b)를 산화 분위기에서 급속 가열한 후, 일정 시간 유지하고 급속 냉각하는 공정과, 상기 층전이 웨이퍼(11b)의 표면을 경면 연마하는 공정을 포함한다.
박막 전이, 웨이퍼, 재생, HF 결함, 이온 주입 분리법, 부산물, SOI, 석출, 접합, 경면 연마

Description

층전이 웨이퍼의 재생 방법 및 이 방법에 의해 재생된 층전이 웨이퍼{A PROCESS FOR REGENERATING LAYER TRANSFERRED WAFER AND LAYER TRANSFERRED WAFER REGENERATED BY THE PROCESS}
도 1은 본 발명의 제1 실시예에 따른 층전이 웨이퍼의 재생 방법을 공정순으로 나타낸 도면이다.
도 2는 본 발명의 제2 실시예에 따른 층전이 웨이퍼의 재생 방법을 공정순으로 나타낸 도면이다.
도 3은 본 발명의 제1 실시예에 따른 기준과 실시예 1-1∼1-5 및 비교예 1-1∼1-5의 층전이 웨이퍼에 있어서, 재생 가공 횟수와 HF 결함 밀도의 상관 관계를 나타낸 도면이다.
도 4는 본 발명의 제2 실시예에 따른 기준과 실시예 2-1∼2-5 및 비교예 2-1∼2-5의 층전이 웨이퍼에 있어서, 재생 가공 횟수와 HF 결함 밀도의 관계를 나타낸 도면이다.
도 5는 HF 결함을 나타낸 단면도이다.
본 발명은 이온 주입된 웨이퍼를 접합 후에 분리하여 SOI(silicon on insulator)를 제조하는 소위 이온 주입 분리법(스마트 컷 방법이라고도 함)에 있어서, 부산물로서 얻어지는 층전이 웨이퍼(layer transferred wafer)를 SOI층 웨이퍼에 재이용하는 재생 방법에 관한 것이다. 특히, 본 발명은 층전이 웨이퍼를 여러 번 재생하는 재생 방법에 관한 것이다.
SOI 웨이퍼의 제조 방법으로서, 일반적으로, 수소 이온 또는 희가스 이온이 주입된 단결정 실리콘으로 이루어지는 SOI층용 웨이퍼를 산화막을 통하여 지지 웨이퍼와 접합하고, 열처리에 의해 이온 주입 영역에서 분리하여 SOI 웨이퍼를 제조하는 이온 주입 분리법(ion implantation separation)이 종래로부터 알려져 있다. 이 방법에 의해 얻어지는 SOI 웨이퍼의 벽개면은 양호한 경면이며, 따라서 높은 균일성을 갖는 막 두께의 SOI 웨이퍼를 얻을 수 있다.
또한, SOI 웨이퍼의 SOI층(SOI layer)에 사용되지 않는 하부의 층전이 웨이퍼를 부산물로서 얻고, 이 층전이 웨이퍼를 SOI층 웨이퍼에 재이용하여 SOI 웨이퍼를 다시 제조하기 위한 방법으로서, 층전이 웨이퍼의 재생 방법 및 층전이 웨이퍼(특허 문헌 1 참조)가 개시되어 있다.
이러한 층전이 웨이퍼의 재생 방법에서는, 층전이 웨이퍼의 적어도 모따기부(chamfered portion)의 이온 주입 영역을 제거한 후 층전이 웨이퍼 표면을 연마하여 SOI층 웨이퍼에 재이용하였을 때, 열처리를 수행한 경우라도 모따기부에 이온 주입 영역이 잔류하지 않는다. 따라서 모따기부가 박리되지 않고 파티클이 발생하지 않기 때문에, SOI 웨이퍼의 디바이스 영역에 파티클이 부착되지 않는다. 또한, 층전이 웨이퍼를 SOI층 웨이퍼에 재이용함으로써 제조된 SOI 웨이퍼는 높은 품질과 양호한 수율을 갖는다.
[특허 문헌 1] 일본 미심사 특허 출원, 일본특허공개공보 제2001-155978호 (청구항 2, 청구항 4, 단락 [0012], [0015], [0017], 도 4)
그러나, 전술한 종래의 층전이 웨이퍼의 재생 방법은, 층전이 웨이퍼가 열처리된 후에 층전이 웨이퍼 표면이 연마되는 것을 특징으로 한다(특허 문헌 1의 [청구항 4] 참조). 이때 연마 전의 열처리 조건은 층전이 웨이퍼를 산화 분위기 하 500℃ 이상의 온도에서 수 분 내지 수 시간 동안 유지한다. 또는 상기한 특허 문헌 1의 제2 실시예에서는, 층전이 웨이퍼는 1000℃의 온도에서 30분간 유지된다. 여기서, 1000℃의 열처리 온도에서 30분간 유지하는 열처리에서는, 층전이 웨이퍼에서의 산소 석출물(oxygen precipitates) 또는 산소 석출 핵(oxygen precipitate nuclei)의 생성이 촉진된다. 따라서, 접합 SOI 웨이퍼를 제조하기 위해 재생된 층전이 웨이퍼를 SOI층용 웨이퍼에 재이용하는 경우, SOI층 내부에 산소 석출 핵 또는 산소 석출물이 존재하게 된다.
도 5(a)에 도시한 바와 같이 SOI층(111a)의 내부에 산소 석출물 또는 산소 석출 핵을 갖는 SOI 웨이퍼에 있어서는, 도 5(b)에 도시한 바와 같이 산소 석출 핵 또는 산소 석출물(117)의 크기에 따라, 이들이 존재하는 부분이 SOI층(111a)을 관통하는 관통 결함(120)이 된다. 따라서, 접합 SOI 웨이퍼의 표면 상의 도시하지 않은 자연 산화막을 불산(불화수소산) 수용액을 이용하여 세정하면, 불화수소산 수 용액이 SOI층(111a)에 형성된 이 관통 결함(120)을 통하여 접합 웨이퍼의 SOI층(111a)과 지지 웨이퍼(112)의 사이에 있는 매립 산화막(113)을 식각하게 된다. 그 결과, 도 5(c)에 도시한 바와 같이 HF 결함(121)이 발생한다는 문제가 있다.
본 발명의 목적은, HF 결함의 발생을 억제할 수 있는 층전이 웨이퍼의 재생 방법 및 이 방법에 의해 재생된 층전이 웨이퍼를 제공하는 데 있다.
청구항 1에 따른 발명은, 도 1에 도시한 바와 같이, 이온 주입 분리법에 의해 접합 SOI 웨이퍼를 제조하는 과정에서 부산물로서 얻어지는 층전이 웨이퍼(11b)를 접합 SOI 웨이퍼(10)의 SOI층 웨이퍼(11)에 재이용하는 재생 방법에 있어서, 층전이 웨이퍼(11b)를 산화 분위기에서 급속하게 가열한 후, 일정 시간 동안 유지하고 급속 냉각하는 공정과, 상기 층전이 웨이퍼(11b)의 표면을 경면 연마하는 공정을 포함하는 층전이 웨이퍼의 재생 방법에 관한 것이다.
본 발명자들은 이온 주입 분리법에 의해 접합 SOI 웨이퍼를 제조하는 과정에서 부산물로서 얻어지는 층전이 웨이퍼(11b)를 소정의 조건 아래에서 급속 가열함으로써 층전이 웨이퍼(11b)의 산소 고용도(oxygen solid solubility)를 증가시킬 수 있어 산소 석출 핵 또는 산소 석출물을 녹이고, 또한 소정의 조건으로 급속 냉각함으로써 층전이 웨이퍼(11b)의 고용 상태(solid solution state)를 유지할 수 있어 산소 석출 핵 또는 산소 석출물의 재석출을 방지할 수 있다는 것을 발견하였다.
본 청구항 1에 기재된 층전이 웨이퍼의 재생 방법에서는, 층전이 웨이 퍼(11b)를 산화 분위기에서 급속 가열하므로 층전이 웨이퍼(11b)의 산소 고용도가 증가하고, 이에 산소 석출 핵 또는 산소 석출물로 구성되는 산소 원자가 실리콘 원자의 격자 사이에 확산될 수 있어 격자간 산소(interstitial oxygen)를 얻을 수 있다. 또한 이 층전이 웨이퍼(11b)를 급속 냉각하므로 고용 상태가 유지될 수 있고, 그에 따라 층전이 웨이퍼(11b) 내에 생성된 산소 석출 핵 또는 산소 석출물을 제거할 수 있다.
또한 급속 가열 / 급속 냉각(RTP: Rapid thermal process) 공정에 의해 층전이 웨이퍼(11b)의 표면에 형성된 산화막(13) 바로 아래에 수 많은 격자간 실리콘(interstitial silicon) 원자가 존재함으로써, 이 재생 공정이 수행된 SOI층 웨이퍼(11)를 이용하여 제조된 SOI 웨이퍼 내에서 산소 석출물이 성장하는 것을 억제할 수 있다.
청구항 6에 개시된 본 발명에 따르면, 도 2에 도시한 바와 같이, 이온 주입 분리법에 의해 접합 SOI 웨이퍼를 제조하는 과정에서 부산물로서 얻어지는 층전이 웨이퍼(11b)를 접합 SOI 웨이퍼(10)의 SOI층 웨이퍼(11)에 재이용하는 재생 방법에 있어서, 상기 층전이 웨이퍼(11b)의 표면을 경면 연마하는 공정과, 상기 층전이 웨이퍼(11b)를 산화 분위기에서 급속 가열한 후 일정 시간 동안 유지하고, 계속하여 급속 냉각하는 공정과, 상기 층전이 웨이퍼(11b)의 표면 상의 산화막을 제거하는 공정을 포함하는 층전이 웨이퍼의 재생 방법을 제공한다.
청구항 6에 따른 층전이 웨이퍼의 재생 방법에서는, 층전이 웨이퍼(11b)를 산화 분위기에서 급속 가열하므로 층전이 웨이퍼(11b)의 산소 고용도가 증가하여, 산소 석출 핵 또는 산소 석출물로 구성되는 산소 원자가 실리콘 원자의 격자 사이에 확산도리 수 있고 이에 의해 격자간 산소를 얻을 수 있다.
이 층전이 웨이퍼(11b)가 급속 냉각되므로 고용 상태가 유지될 수 있고, 이에 따라 층전이 웨이퍼(11b) 내에 생성된 산소 석출 핵 또는 산소 석출물이 제거될 수 있다. 또한 경면 연마 공정 후에 급속 가열 / 급속 냉각(RTP: Rapid thermal process) 공정에 의해 층전이 웨이퍼(11b)의 표면에 형성된 산화막(13) 바로 아래에 수 많은 격자간 실리콘 원자가 존재함으로써, 이 재생된 SOI층 웨이퍼(11)를 재이용함으로써 제조된 SOI 웨이퍼 내에 산소 석출물이 성장하는 것을 억제할 수 있다. 또한 층전이 웨이퍼의 표면에 형성된 산화막이 제거될 수 있다.
청구항 1에 기재된 본 발명에 따른 청구항 2에 기재된 본 발명에 따르면, 급속 가열 / 급속 냉각이 적용되어 층전이 웨이퍼(11b)를 실온으로부터 50∼5000℃/분의 온도 상승 속도로 1000∼1350℃의 범위의 온도까지 가열한 후, 이 온도와 동일한 온도에서 1∼1000초간 유지하고, 계속하여 해당 온도로부터 50∼5000℃/분의 온도 하강 속도로 실온까지 냉각하는 층전이 웨이퍼의 재생 방법이 제공된다.
청구항 6에 기재된 본 발명에 따른 청구항 7에 기재된 본 발명에 따르면, 급속 가열 / 급속 냉각 공정이 적용되어 층전이 웨이퍼(11b)를 실온으로부터 50∼5000℃/분의 온도 상승 속도로 1000∼1350℃의 범위의 온도까지 가열한 후, 이 온도와 동일한 온도에서 1∼1000초간 유지하고, 계속하여 해당 온도로부터 50∼5000℃/분의 온도 하강 속도로 실온까지 냉각하는 것을 특징으로 하는 층전이 웨이퍼의 재생 방법이 제공된다.
청구항 2 및 청구항 7에 기재된 층전이 웨이퍼를 재생하기 위한 공정에서는, 1000℃ 내지 실리콘의 융점 보다 작은 온도에서 고온의 열처리를 수행함으로써, 층전이 웨이퍼(11b) 내에 산소 석출 핵 또는 산소 석출물을 성장시키지 않고 제거할 수 있다.
청구항 3에 기재된 본 발명에 따르면, 청구항 1에 있어서, 산화 분위기는 산소 가스, 산소를 포함하는 질소 가스 또는 산소를 포함하는 아르곤 가스인 것을 특징으로 하는 층전이 웨이퍼의 재생 방법이 제공된다.
청구항 6에 기재된 본 발명에 따른 청구항 8에 기재된 본 발명에 따르면, 산화 분위기는 산소 가스, 산소를 포함하는 질소 가스 또는 산소를 포함하는 아르곤 가스인 것을 특징으로 하는 층전이 웨이퍼의 재생 방법이 제공된다.
이들 청구항 3 및 청구항 8에 기재된 층전이 웨이퍼의 재생 방법에 있어서, 수소 등의 환원 분위기에서 열처리를 수행하지 않기 때문에 노(furnace) 내에서 화합물이 생성되지 않고 층전이 웨이퍼(11b)의 표면에 부착되지도 않아, 상기 화합물은 이후의 경면 연마 공정에 있어서 흠집의 원인이 되지 않고, SOI층 웨이퍼(11)에 재이용되었을 때 접합 시의 보이드(void)의 원인이 되지 않는다.
청구항 1에 기재된 본 발명에 따른 청구항 4에 기재된 본 발명에 따르면, 경면 연마 시의 제거량이 1∼5μm인 것을 특징으로 하는 층전이 웨이퍼의 재생 방법이 제공된다.
청구항 6에 기재된 본 발명에 따른 청구항 9에 기재된 본 발명에 따르면, 경면 연마 시의 제거량이 1∼5μm인 것을 특징으로 하는 층전이 웨이퍼의 재생 방법 이 제공된다.
이들 청구항 4 및 청구항 9에 기재된 층전이 웨이퍼의 재생 방법에 있어서, 층전이 웨이퍼(11b)의 분리 표면(separated surface, 18) 상의 표면 거칠기(roughness)을 매끄럽게하고(smoothen), 층전이 웨이퍼(11b)의 표면의 중앙부와 주변 사이의 단차를 제거하여 평탄성(flatness)을 확보할 수 있다.
청구항 1에 기재된 본 발명에 따른 청구항 5에 기재된 본 발명에 따르면, 가열 / 냉각 이후 경면 연마 이전에, 상기 층전이 웨이퍼(11b)의 모따기부 상의 산화막(13) 및 모따기부 내부의 이온 주입 영역(14)을 엣지 연마에 의해 제거하는 것을 특징으로 하는 층전이 웨이퍼의 재생 방법이 제공된다.
청구항 6에 기재된 본 발명에 따른 청구항 10에 기재된 본 발명에 따르면, 경면 연마 이전에, 상기 층전이 웨이퍼(11b)의 모따기부 상의 산화막(13) 및 모따기부 내부의 이온 주입 영역(14)을 엣지 연마에 의해 제거하는 것을 특징으로 하는 층전이 웨이퍼의 재생 방법이 제공된다.
이들 청구항 5 및 청구항 10에 기재된 층전이 웨이퍼의 재생 방법에서는, 경면 연마 시의 제거량을 줄일 수 있고, 층전이 웨이퍼(11b)의 표면의 평탄성을 보다 개선할 수 있다.
청구항 6에 기재된 본 발명에 따른 청구항 11에 기재된 본 발명에 따르면, 산화막(11a)이 불산을 포함하는 수용액을 이용하여 제거되는 것을 특징으로 하는 층전이 웨이퍼의 재생 방법이 제공된다.
청구항 11에 기재된 층전이 웨이퍼의 재생 방법에서는, 불산을 이용하여 급 속 가열 / 급속 냉각에 의해 층전이 웨이퍼(11b)의 표면에 형성된 산화막(11a)을 제거할 수 있다.
청구항 12에 기재된 본 발명에 따르면, 도 1 또는 도 2에 도시한 바와 같이, 상기 청구항 1 내지 청구항 11 중 어느 한 항에 기재된 방법에 의해 재생된 층전이 웨이퍼가 제공된다.
청구항 12에 기재된 바와 같은 재생된 층전이 웨이퍼에서는 산소 석출물 또는 석출 핵이 제거되어 있다. 따라서, 이 층전이 웨이퍼(11b)를 SOI층 웨이퍼에 재이용하여 접합 SOI 웨이퍼(10)를 제조한 경우, 산소 석출물 또는 산소 석출 핵에 기인한 관통 결함이 발생하지 않고, 불산 수용액을 이용하여 세정하고 접합 SOI 웨이퍼(10)의 표면의 자연 산화막을 제거하는 공정에 있어서 HF 결함의 발생이 억제되게 된다.
이하, 첨부 도면을 참조하여 본 발명을 실시하기 위한 최선의 형태를 설명하기로 한다.
<제1 실시예>
본 발명의 층전이 웨이퍼의 재생 방법에 의하면, 도 1(h)에 도시한 바와 같이 이온 주입 분리법에 의해 SOI 웨이퍼(10)를 제작하는 과정에서 부산물로서 생성되는 층전이 웨이퍼(11b)를 대상으로 하고 있다. 도 1에 도시한 바와 같이, 이온 주입 분리법은, SOI층(11a)으로서 작용되는 SOI층 웨이퍼(11)의 표면 상에 산화막(13)을 형성하는 공정(도 1(b))과, 이 SOI층 웨이퍼(11)에 이온을 주입함으로써 SOI층 웨이퍼(11)의 내부에 이온 주입 영역(14)을 형성하는 공정(도 1(c))과, 상기 SOI층 웨이퍼(11)를 지지 기판으로서 제공되는 지지 웨이퍼(12)에 접합함으로써 적층체(15)를 형성하는 공정(도 1(e))과, SOI층 웨이퍼(11)를 이온 주입 영역(14)으로부터 분리하여 지지 웨이퍼(12) 상에 산화막(13)을 통하여 단결정 박막으로 구성되는 SOI층(11a)을 형성하는 공정(도 1(f))과, 지지 웨이퍼(12)와 SOI층(11a)을 열처리하여 접합 강도를 증가시키는 공정(도 1(g))과, SOI층(11a)의 표면을 경면 연마하여 결함층과 그에 기인하는 표면의 울퉁불퉁함(roughness)을 제거하는 공정(도 1(h))을 갖는다. 또한, 본 발명의 층전이 웨이퍼의 재생 방법에서는, 도 1(f)에 도시된 분리 열처리(separation heat treatment)에 의해 이온 주입 영역(14)으로부터 분리된 층전이 웨이퍼(11b)를 급속 가열 / 급속 냉각하는 공정(도 1(i))과, 층전이 웨이퍼(11b)를 경면 연마하는 공정(도 1(j))이 포함되며, SOI층 웨이퍼(11)의 표면에 산화막(13)을 형성하는 산화막 형성 공정(도 1(a))으로 돌아가 이들 공정이 반복적으로 수행된다.
이하, 이와 같이 구성된 층전이 웨이퍼의 재생 방법(도 1(i) 및(j))을 설명한다.
1. 급속 가열 / 급속 냉각
SOI층 웨이퍼(11)와 지지 웨이퍼(12)가 초크랄스키법(CZ법)에 의해 제조된다(도 1(a) 및 (d)). SOI층 웨이퍼(11)와 층전이 웨이퍼(11b)는 실리콘 단결정으로 이루어진다. SOI층 웨이퍼(11)와 층전이 웨이퍼(11b)는 SOI층 웨이퍼(11)와 지지 웨이퍼(12)를 서로 포갠 적층체(15)를 분리 열처리에 의해 이온 주입 영역(14)으로부터 박리함으로써 제조된다.
SOI층 웨이퍼(11)를 900℃ 이상의 고온에서 열산화함으로써 SOI층 웨이퍼(11)의 전면에 절연막으로서 제공되는 50∼300nm의 두께의 산화막(13)(SiO2막)이 형성된다(도 1(b)).
또한 SOI층 웨이퍼(11)의 주면 중 어느 하나로부터 수소 이온(H2 +)이 5.0×1016 이상의 도즈량으로 이온 주입되어, 200∼1200nm의 두께를 갖는 이온 주입 영역(14)이 SOI층 웨이퍼(11)의 내부에 산화막(13)과 평행하게 형성된다(도 1(c)).
따라서, 이온 주입 분리법의 분리 열처리(도 1(f)) 후에 부산물로서 얻어진 층전이 웨이퍼(11b)의 분리면(18)의 중앙부와 주변 사이에는 산화막(13)과 SOI 웨이퍼(10)의 일부를 형성하는 이온 주입 영역(14)과 SOI층(11a)을 합한 두께만큼의 차이(단차)가 발생해 있다.
또한 SOI층 웨이퍼는 CZ 실리콘 단결정으로 이루어진다. CZ 실리콘 단결정 내에 일반적으로 포함되는 불순물 산소의 농도는 실리콘 융점인 1414℃(1 기압 하에서의) 근방에서의 고용도를 가지며, 실온 및 디바이스 제조 프로세스 온도에서 항상 과포화인 불순물 산소를 함유하고 있다. 따라서 디바이스 제조 열처리에서 항상 산소가 석출하기 쉬운 상태에 있다. 게다가 실리콘 단결정 내에 존재하는 격자간 실리콘 원자의 응집체인 전위(dislocation) 또는 적층 결함(stacking fault)은 산소 석출 핵이 된다. SOI층 웨이퍼(11) 내에는 과포화 산소와 산소 석출 핵이 존재하기 때문에, 다단계의 열처리, 즉 산화막 형성을 위한 열처리(도 1(b))와 박 리 열처리(도 1(f))는 각각 약 1000℃ 근처의 중간 온도에서 5시간 동안, 그리고 약 500℃ 근처의 저온에서 30분 동안 수행된다. 그 결과 산소 석출 핵이 성장하여, 분리한 직후의 층전이 웨이퍼(11b) 내에는 성장한 산소 석출 핵 또는 산소 석출물이 존재한다.
도 1(i)에 도시한 바와 같이, 급속 가열 / 급속 냉각 과정에서 층전이 웨이퍼(11b)를 산화 분위기에서 급속 가열하고 고온에서 일정 시간 유지한다. 그러면, 층전이 웨이퍼(11b) 내에서의 산소 고용도가 증가하고, 이에 따라 산소 석출 핵 또는 산소 석출물을 구성하는 산소 원자가 실리콘 원자의 격자 내에 확산되어 격자간 산소 원자가 얻어진다. 이 상태를 산소 석출 핵 또는 산소 석출물이 용해된 고용 상태라 칭한다. 이 고용 상태에 있는 층전이 웨이퍼(11b)를 낮은 냉각 속도로 상온까지 서서히 냉각하면, 격자간 산소 원자가 실리콘 원자의 격자로부터 빠져 나가 산소 석출 핵 또는 산소 석출물로서 재석출된다. 그러나 단시간에 층전이 웨이퍼(11b)를 급속 냉각하면 고용 상태가 유지되어 산소 석출 핵 또는 산소 석출물이 다시 석출되지 않는다. 따라서, 산소 석출 핵 또는 산소 석출물을 제거할 수 있다.
또한, 층전이 웨이퍼(11b) 내 산소 석출물의 제거 혹은 성장은 각 산소 석출물의 크기 및 열처리 온도의 조건에 크게 의존하게 된다는 것에 유의해야 한다. 산소 석출물의 크기가 작을수록 각 산소 석출물과 각 실리콘 원자 사이의 계면 에너지에 의해 산소 석출물을 제거하기가 쉽다. 그리고, 열처리 온도가 높을수록 실리콘 결정 내의 산소 고용도가 증가하므로, 산소 석출물이 용해되기가 훨씬 쉬워진 다.
층전이 웨이퍼(11b) 내의 각 산소 석출물의 크기는 사용되는 실리콘 단결정의 산소 농도, 실리콘 단결정을 인상할 때의 냉각 속도에 의해 결정되는 격자 결함 밀도를 가지는 각 공공(vacancy), 격자간 실리콘, 매립 산화막을 형성하기 위한 산화 조건이나 분리 열처리의 조건에 따라 결정된다. 그리고 일반적인 실리콘 웨이퍼 상에 산화막을 형성하기 위한 열처리는 약 1000℃ 전후에서 수행되고 분리 열처리는 500∼600℃에서 수행되기 때문에, 이러한 열처리 조건 하에서 생성되는 각 산소 석출물의 크기는 100nm 이하로 추정될 수 있다. 이 100nm 이하의 크기를 갖는 각 산소 석출물을 급속 가열 / 급속 냉각에 의해 온도 상승 중에 산소 석출물을 성장시키지 않고 제거하기 위해서는 50℃/분 이상의 온도 상승 속도, 1000℃ 이상의 열처리 온도, 및 1초 이상의 유지 시간이라는 조건 하에서 열처리가 수행되어야 한다.
이 급속 가열 / 급속 냉각에서, 층전이 웨이퍼(11b)를 급속 어닐링 노(rapid thermal annealing furnace)에 수용하고, 실온으로부터 50∼5000℃/분의 온도 상승 속도로 1000∼1350℃의 범위의 온도까지 가열한 후 1∼1000초간 유지하고, 계속하여 상기 온도로부터 50∼5000℃/분의 온도 하강 속도로 실온까지 냉각한다.
또한 상기 열처리 시의 노 내 분위기는 산화 분위기이다. 바람직하게는, 산소 가스, 산소를 포함하는 질소 혼합 가스 또는 산소를 포함하는 아르곤 혼합 가스 등의 산화 분위기이다. 여기서 노 내 분위기를 산화 분위기로 한정한 것은, 아르곤 가스 100% 등의 환원 분위기 하에서는 층전이 웨이퍼(11b)의 열처리 중에 실리 콘과 아르곤 등의 생성물(product)이 노 내에서 발생하고, 이러한 생성물이 층전이 웨이퍼(11b)의 표면에 부착될 가능성이 높기 때문이다. 나아가, 이러한 생성물은 후속하는 경면 연마 공정 시 흠집(damage) 발생을 일으키거나 층전이 웨이퍼(11b)를 SOI층 웨이퍼(11)에 재이용하였을 때의 접합 공정에서 보이드 결함의 원인이 된다는 문제가 발생한다. 또한 더욱이 질소 가스 100% 분위기에서는 열처리에 의해 층전이 웨이퍼(11b)의 표면 상에 질화막이 형성되어 후속하는 경면 연마 공정에서 제거하기가 어렵고, 질화와 함께 층전이 웨이퍼(11b) 내에 생성되는 각 공공이 층전이 웨이퍼(11b)가 SOI층용 웨이퍼(11)에 재이용될 때의 접합 공정 시의 열처리에 의하여 산소 석출을 촉진한다는 문제도 발생한다.
상기 온도 상승 속도 및 온도 하강 속도는 가능한 한 높은 것이 바람직하며, 온도 상승 또는 온도 하강은 50∼5000℃/분, 바람직하게는 3000∼5000℃/분의 범위의 속도로 수행된다. 여기서 온도 상승 속도를 50∼5000℃/분의 범위로 한정한 것은, 상기 속도가 50℃/분 미만일 때에는 층전이 웨이퍼(11b)의 산소 고용도를 증가시킬 수 없어 각 산소 석출 핵 또는 산소 석출물을 녹일 수가 없고, 오히려 산소 석출 핵 또는 산소 석출물을 성장시키게 되기 때문이다. 또한 온도 하강 속도를 50∼5000℃/분의 범위로 한정한 것은, 상기 속도가 50℃/분 미만일 때에는 산소 석출 핵 또는 산소 석출물이 제거된 고용 상태를 유지할 수 없어, 격자간 산소가 다시 산소 석출 핵 또는 산소 석출물로서 재석출되어 버리는 문제가 있기 때문이다. 또한 온도 상승 속도 및 온도 하강 속도가 모두 5000℃/분을 초과하면 층전이 웨이퍼(11b)가 뒤틀리거나(warped) 균열되는(cracked) 문제가 발생한다.
상기 열처리는 1000∼1350℃의 범위의 온도에서 수행되며, 바람직하게는 1050∼1200℃이다. 여기서 상기 온도를 1000∼1350℃의 범위로 한정한 것은, 상기 온도가 1000℃ 미만 일때는 각 산소 석출물을 제거하기가 어렵기 때문이다. 또한 상기 온도가 1350℃를 초과하면 실리콘의 융점 혹은 그 이상이 되어 버리고, 이로 인해 실리콘이 고체에서 액체로 바뀌기 때문이다. 또한 바람직한 범위의 상한을 1200℃로 설정한 것은, 상기 온도가 1200℃를 초과하면 슬립(slip)의 발생율이 증가하기 때문이다.
상기 열처리 시간은 1초∼1000초간이며, 바람직하게는 1∼100초간이다. 여기서 상기 열처리 시간을 1초∼1000초의 범위로 한정한 것은, 장치의 구조로 인해 발생하는 제한 때문이다.
2. 경면 연마
도 1(j)에 도시한 바와 같이, 이 공정에서는 화학적 기계적 연마 공정(chemical mechanical polishing process)에 의해 층전이 웨이퍼(11b)의 표면을 경면 연마함으로써, 층전이 웨이퍼(11b)의 주변부과 분리면(18)의 단차(step), 분리면(18)의 손상층 및 표면 울퉁불퉁함이 제거된다.
또한 상기 급속 가열 / 급속 냉각 공정에 의해 층전이 웨이퍼(11b)의 표면 상에는 산화막(13)이 형성되어 있기 때문에, 이러한 경면 연마 공정에 의해 상기 산화막(13)도 또한 제거할 수 있다.
상기 연마 시의 제거량은 1∼5μm이고, 바람직하게는 3∼4μm이다. 상기 제거량을 1∼5μm로 한정한 것은, 상기 제거량이 1μm 미만일 때에는 분리면(18) 상 의 울퉁불퉁함을 매끈하게 하기가 어렵고, 주변에 형성된 단차를 완전히 제거할 수 없기 때문이다. 또한 상기 제거량이 5μm를 초과하면 층전이 웨이퍼(11b)의 평탄성을 열화시킨다는 문제가 발생한다.
또한 층전이 웨이퍼(11b)의 전체면을 경면 연마하기 이전에 층전이 웨이퍼(11b)의 주변의 단차만을 엣지 연마함으로써 경면 연마 시의 제거량을 줄일 수 있고, 층전이 웨이퍼(11b)의 표면의 평탄성을 보다 개선할 수 있다.
<제2 실시예>
도 2는 본 발명에 따른 제2 실시예를 나타낸다. 도 2에 있어서, 도 1과 동일한 부호는 동일한 구성 요소를 나타낸다.
본 실시예에 따르면, 제1 실시예의 공정 순서와 반대로, 도 2(f)에 도시한 박리 열처리에 의해 이온 주입 영역(14)으로부터 박리한 층전이 웨이퍼(11b)를 경면 연마하는 공정(도 2(i))과, 층전이 웨이퍼(11b)를 급속 가열 / 급속 냉각하는 공정(도 2(j))과, 층전이 웨이퍼(11b)의 표면 상의 산화막을 제거하는 공정(도 2(k))을 포함하며, 이후 다시 SOI층(11a) 웨이퍼(11) 표면 상에 산화막(13)을 형성하는 산화막 형성 공정(도 2(a))으로 돌아가 이들 공정이 반복적으로 수행된다. 이하, 이와 같이 구성된 층전이 웨이퍼의 재생 방법(도 2(i), (j) 및 (k))을 설명한다.
1. 경면 연마
도 2(i)에 도시한 바와 같이, 화학 기계적 연마 공정에 의해 층전이 웨이퍼(11b)의 표면을 경면 연마한다. 상기 화학 기계적 연마 공정이란, 연마를 수행 하기 위해 연마제를 흘리면서 정반 상의 연마용 천으로 층전이 웨이퍼(11b)를 문지르는(rubbing) 것을 말한다. 연마제 내의 용제에 의해 야기되는 화학 반응과, 연마용 천과 연마제 내의 연마 입자의 기계적 연마 작용의 조합에 의해 층전이 웨이퍼(11b)의 표면의 울퉁불퉁함이 제거될 수 있고 평탄화될 수 있다. 그 결과, 층전이 웨이퍼(11b) 표면의 분리면(18)의 중앙부와 층전이 웨이퍼(11b)의 주변에 잔류한 SOI층(11a)과 이온 주입 영역(14)만큼의 단차, 분리면(18)의 손상층 및 표면의 울퉁불퉁함이 제거될 수 있다.
2. 급속 가열 / 급속 냉각 공정
이 급속 가열 / 급속 냉각에서는 층전이 웨이퍼(11b)를 급속 어닐링 노에 수용하고, 실온으로부터 50∼5000℃/분의 온도 상승 속도로 1000∼1350℃의 범위의 온도까지 가열한 후 1∼1000초간 유지하고, 계속하여 상기 온도로부터 50∼5000℃/분의 온도 하강 속도로 실온까지 냉각한다.
상기한 동작은 제1 실시예와 대략 동일하므로 반복을 피하기 위하여 그 설명을 생략하기로 한다.
3. 산화막 제거
상기한 바와 같은 경면 연마 후에 급속 가열 / 급속 냉각을 수행함으로써, 상기 층전이 웨이퍼(11b)의 표면 상에는 SiO2로 이루어지는 두께 5∼25nm의 산화막(13)이 형성된다. 따라서, 제1 실시예에서는 급속 가열 / 급속 냉각 이후에 층전이 웨이퍼(11b)의 분리면(18)의 표면의 울퉁불퉁함 등의 제거를 목적으로 한 경 면 연마에 의해 층전이 웨이퍼(11b)의 표면 상에 형성된 산화막(13)도 동시에 제거되기 때문에, 더이상 상기 산화막(13)의 제거가 요구되지 않는다. 이 제2 실시예에서는 상기 층전이 웨이퍼(11b)의 표면 상에 형성된 산화막(13)을 제거하여야 한다.
상기 산화막은 불산, 질산 등을 이용함으로써 제거된다. 보다 바람직하게는, 상기 층전이 웨이퍼(11b)를 불산 수용액에 침지하여 세정한다.
상기 층전이 웨이퍼(11b)는 0.5∼10%의 농도, 바람직하게는 0.5∼5%의 농도를 가진 불산(불화 수소산) 수용액에 5∼30분간, 바람직하게는 5∼10분간 침지하여 세정한다. 상기 불산 농도를 상기 0.5∼10%의 범위로 한정한 것은, 이 농도가 0.5% 미만일 때에는 산화막을 제거하는 데 시간이 걸리고, 또한 이 농도가 10%를 초과할 때에는 웨이퍼 표면이 거칠어진다는 문제가 발생하기 때문이다. 또한 처리 시간을 5∼30분의 범위로 한정한 것은, 상기 처리 시간이 5분 미만일 때에는 상기 산화막을 완전히 제거할 수가 없고, 상기 처리 시간이 30분을 초과할 때에는 웨이퍼 표면이 거칠어진다는 문제가 발생하기 때문이다.
한편, 제1 실시예와 비교하여 불산 세정이 요구되는데, 급속 가열 / 급속 냉각에 의해 층전이 웨이퍼(11b)의 표면 상에 산화막(13)이 형성되고, 그 산화막(13) 바로 아래에는 수 많은 고용 격자간 실리콘 원자(solid solution interstitial silicon atoms)가 존재한다. 그러한 원자들의 집합체인 전위 또는 적층 결함이 산소 석출 핵이 되는데, 상기 고용 격자간 실리콘 원자는 산소 석출 핵이 되지 않고 오히려 산소 석출을 억제한다. 따라서, 제2 실시예에 따라 재생된 SOI층 웨이 퍼(11)는, 그 내부의 산소 석출이 제1 실시예와 비교하여 훨씬 억제된다.
또한 제1 및 제2 실시예에서는 반도체로서 실리콘을 채용하였으나, 본 발명은 SiGe, SiC, Ge 등의 반도체에도 적용될 수 있다.
실시예
이하, 본 발명의 실시예를 <제1 실시예>에 기초하여 비교예와 함께 상세하게 설명하기로 한다.
기준 웨이퍼
도 1에 도시한 바와 같이, 먼저 직경이 300mm, 전기 저항율이 1∼10Ωcm, 격자간 산소 농도가 12∼14×1017atoms/cm3(구 ASTM), COP(Crystal originated particles or pits) 결함이 없는 결정으로서, P형 실리콘 웨이퍼로 이루어지는 SOI층 웨이퍼 및 지지 웨이퍼를 각각 준비하였다. 이어서, SOI층 웨이퍼를 열처리하고, 건조한 산소 분위기 중 1000℃에서 5시간 유지하여 SOI층 웨이퍼의 전체면에 0.15μm의 두께를 갖는 산화막을 형성하였다. 계속하여, SOI층 웨이퍼의 제1 주면에 80keV의 가속 전압의 주입 에너지로 수소 이온(H+) 6×1016/cm2의 도즈량으로 이온 주입하여 SOI층 웨이퍼의 내부에 이온 주입 영역을 형성하였다. 다음, SOI층 웨이퍼와 지지 웨이퍼를 세정한 후, SOI층 웨이퍼의 제1 주면 측 상의 산화막이 지지 웨이퍼에 밀착되도록 SOI층 웨이퍼를 지지 웨이퍼 상에 중첩시켜 적층체를 형성하였다.
이 적층체를 열처리 노에 수용하고, 이 노 내의 온도를 질소(N2) 가스 분위 기에서 500℃로 상승하여 상기 적층체를 30분간 유지함으로써, 적층체를 이온 주입 영역으로부터 분리하였다. 이에 따라, SOI층이 산화막을 사이에 두고 중첩된 지지 웨이퍼로 이루어지는 SOI 웨이퍼가 얻어졌다.
또한 이 SOI 웨이퍼의 두께를 화학 기계적 연마(CMP: chemical mechanical polishing)를 이용하여 약 100nm까지 박막화하였다.
이 박막화된 SOI 웨이퍼를 열처리 노에 수용하고, 이 노의 온도를 질소(N2) 가스 95% 및 산소(O2) 가스 5%의 혼합 가스 분위기에서 1100℃까지 상승하고 2시간 유지함으로써 산화막과 지지 웨이퍼 사이의 접합을 강화하였다. 이 SOI 웨이퍼를 기준 웨이퍼로 하였다.
<실시예 1-1>
기준 웨이퍼를 제조하는 과정에서 이온 주입 영역으로부터 분리함으로써 부산물로서 생성되는 층전이 웨이퍼를 열처리 노에 수용하고, 1000℃/분의 온도 상승 속도로 실온(room temperature)으로부터 1000℃까지 가열한 후 10초간 유지하고, 계속하여 1000℃/분의 온도 하강 속도로 실온까지 냉각하는 급속 가열 / 급속 냉각을 하였다. 층전이 웨이퍼의 표면을 3μm의 제거량으로 경면 연마하고, 이 웨이퍼를 SOI층 웨이퍼에 재이용하였다. 층전이 웨이퍼를 한 번 재생한 이 SOI층 웨이퍼를 이용하여, 기준 웨이퍼를 제조하는 경우와 동일한 조건 및 순서로 SOI 웨이퍼를 제조하였다. 이 SOI 웨이퍼를 실시예 1-1로 하였다.
<실시예 1-2>
실시예 1-1에 따라 동일하게 생성되는 층전이 웨이퍼를 실시예 1-1과 동일한 순서로 열처리 노에 수용하고 1000℃/분의 온도 상승 속도로 실온으로부터 1000℃까지 가열한 후 10초간 유지하고, 계속하여 1000℃/분의 온도 하강 속도로 실온까지 냉각하는 급속 가열 / 급속 냉각을 하였다. 그런 다음, 층전이 웨이퍼의 표면을 3μm의 제거량으로 경면 연마하고, 이 웨이퍼를 SOI층 웨이퍼에 재이용하였다. 층전이 웨이퍼를 두 번 재생한 이 SOI층 웨이퍼를 이용하여, 기준 웨이퍼를 제조하는 경우와 동일한 조건 및 순서로 SOI 웨이퍼를 제조하였다. 이 SOI 웨이퍼를 실시예 1-2로 하였다.
<실시예 1-3>
실시예 1-2에 따라 동일하게 생성되는 층전이 웨이퍼를 실시예 1-1과 동일한 순서로 열처리 노에 수용하고 1000℃/분의 온도 상승 속도로 실온으로부터 1000℃까지 가열한 후 10초간 유지하고, 계속하여 1000℃/분의 온도 하강 속도로 실온까지 냉각하는 급속 가열 / 급속 냉각을 하였다. 그런 다음, 층전이 웨이퍼의 표면을 3μm의 제거량으로 경면 연마하고, 상기 얻어진 웨이퍼를 SOI층 웨이퍼에 재이용하였다. 층전이 웨이퍼를 세 번 재생한 이 SOI층 웨이퍼를 이용하여, 기준 웨이퍼를 제조하는 경우와 동일한 조건 및 순서로 SOI 웨이퍼를 제조하였다. 이 SOI 웨이퍼를 실시예 1-3으로 하였다.
<실시예 1-4>
실시예 1-3에 따라 동일하게 생성되는 층전이 웨이퍼를 실시예 1-1과 동일한 순서로 열처리 노에 수용하고 1000℃/분의 온도 상승 속도로 실온으로부터 1000℃ 까지 가열한 후 10초간 유지하고, 계속하여 1000℃/분의 온도 하강 속도로 실온까지 냉각하는 급속 가열 / 급속 냉각을 하였다. 그런 다음, 층전이 웨이퍼의 표면을 3μm의 제거량으로 경면 연마하고, 상기 얻어진 웨이퍼를 SOI층 웨이퍼에 재이용하였다. 층전이 웨이퍼를 네 번(4회) 재생한 이 SOI층 웨이퍼를 이용하여, 기준 웨이퍼를 제조하는 경우와 동일한 조건 및 순서로 SOI 웨이퍼를 제조하였다. 이 SOI 웨이퍼를 실시예 1-4로 하였다.
<실시예 1-5>
실시예 1-4의 SOI 웨이퍼를 제조하는 과정에서 이온 주입 영역으로부터 분리함으로써 부산물로서 생성되는 층전이 웨이퍼를 실시예 1-1과 동일한 순서로 열처리 노에 수용하고 1000℃/분의 온도 상승 속도로 실온으로부터 1000℃까지 가열한 후 10초간 유지하고, 계속하여 1000℃/분의 온도 하강 속도로 실온까지 냉각하는 급속 가열 / 급속 냉각을 하였다. 그런 다음, 층전이 웨이퍼의 표면을 3μm의 제거량으로 경면 연마하고, 상기 얻어진 웨이퍼를 SOI층 웨이퍼에 재이용하였다. 층전이 웨이퍼를 다섯 번(5회) 재생한 이 SOI층 웨이퍼를 이용하여, 기준 웨이퍼를 제조하는 경우와 동일한 조건 및 순서로 SOI 웨이퍼를 제조하였다. 이 SOI 웨이퍼를 실시예 1-5로 하였다.
<비교예 1-1>
기준 웨이퍼 제조시에 이온 주입 영역으로부터 분리함으로써 부산물로서 생성되는 층전이 웨이퍼의 표면을 제거량 3μm로 경면 연마하고, 이 웨이퍼를 다시 SOI층 웨이퍼에 다시 재이용하였다. 층전이 웨이퍼를 한 번 재생한 이 SOI층 웨이 퍼를 이용하여, 기준 웨이퍼를 제조하는 경우와 동일한 조건 및 순서로 SOI 웨이퍼를 다시 제조하였다. 이 SOI 웨이퍼를 비교예 1-1로 하였다.
<비교예 1-2>
비교예 1-1의 SOI 웨이퍼를 제조하는 과정에서 이온 주입 영역으로부터 분리함으로써 부산물로서 생성되는 층전이 웨이퍼의 표면을 제거량 3μm로 경면 연마하고, 이 웨이퍼를 다시 SOI층 웨이퍼에 재이용하였다. 층전이 웨이퍼를 두 번 재생한 이 SOI층 웨이퍼를 이용하여, 기준 웨이퍼를 제조하는 경우와 동일한 조건 및 순서로 SOI 웨이퍼를 다시 제조하였다. 이 SOI 웨이퍼를 비교예 1-2로 하였다.
<비교예 1-3>
비교예 1-2의 SOI 웨이퍼를 제조하는 과정에서 이온 주입 영역으로부터 분리함으로써 부산물로서 생성되는 층전이 웨이퍼의 표면을 제거량 3μm로 경면 연마하고, 이 웨이퍼를 다시 SOI층 웨이퍼에 재이용하였다. 층전이 웨이퍼를 세 번 재생한 이 SOI층 웨이퍼를 이용하여, 기준 웨이퍼를 제조하는 경우와 동일한 조건 및 순서로 SOI 웨이퍼를 다시 제조하였다. 이 SOI 웨이퍼를 비교예 1-3으로 하였다.
<비교예 1-4>
비교예 1-3의 SOI 웨이퍼를 제조하는 과정에서 이온 주입 영역으로부터 분리함으로써 부산물로서 생성되는 층전이 웨이퍼의 표면을 제거량 3μm로 경면 연마하고, 이 웨이퍼를 SOI층 웨이퍼에 다시 재이용하였다. 층전이 웨이퍼를 네 번 재생한 이 SOI층 웨이퍼를 이용하여, 기준 웨이퍼를 제조하는 경우와 동일한 조건 및 순서로 SOI 웨이퍼를 다시 제조하였다. 이 SOI 웨이퍼를 비교예 1-4로 하였다.
<비교예 1-5>
비교예 1-4의 SOI 웨이퍼를 제조하는 과정에서 이온 주입 영역으로부터 분리함으로써 부산물로서 생성되는 층전이 웨이퍼의 표면을 제거량 3μm로 경면 연마하고, 이 웨이퍼를 SOI층용 웨이퍼에 다시 재이용하였다. 층전이 웨이퍼를 다섯 번 재생한 이 SOI층 웨이퍼를 이용하여, 기준 웨이퍼를 제조하는 경우와 동일한 조건 및 순서로 SOI 웨이퍼를 다시 제조하였다. 이 SOI 웨이퍼를 비교예 1-5로 하였다.
다음, 본 발명이 다른 실시예를 <제2 실시예>에 따라 비교예와 함께 상세하게 설명한다.
<실시예 2-1>
기준 웨이퍼를 제조하는 과정에서 이온 주입 영역으로부터 분리함으로써 부산물로서 생성되는 층전이 웨이퍼의 표면을 제거량 3μm로 경면 연마하고, 이 층전이 웨이퍼를 열처리 노에 수용하여 실온으로부터 1000℃/분의 온도 상승 속도로 1000℃로 가열한 후 10초간 유지하고, 계속하여 1000℃/분의 온도 하강 속도로 실온까지 냉각하는 급속 가열 / 급속 냉각을 하였다. 그런 다음, 5%의 농도를 갖는 불산 수용액에 상기 층전이 웨이퍼를 5분간 침지하였다. 이 층전이 웨이퍼를 SOI층 웨이퍼에 다시 재이용하였다. 층전이 웨이퍼를 한 번 재생한 이 SOI층 웨이퍼를 이용하여, 기준 웨이퍼를 제조하는 경우와 동일한 조건 및 과정으로 SOI 웨이퍼를 다시 제조하였다. 이 SOI 웨이퍼를 실시예 2-1로 하였다.
<실시예 2-2>
실시예 2-1의 SOI 웨이퍼를 제조하는 과정에서 이온 주입 영역으로부터 분리 함으로써 부산물로서 생성되는 층전이 웨이퍼의 표면을 제거량 3μm로 실시예 2-1과 동일한 순서로 경면 연마하고, 이 층전이 웨이퍼를 열처리 노에 수용하여 1000℃/분의 온도 상승 속도로 실온으로부터 1000℃로 가열한 후 10초간 유지하고, 계속하여 1000℃/분의 온도 하강 속도로 실온까지 냉각하는 급속 가열 / 급속 냉각을 하였다. 그런 다음, 5%의 농도를 갖는 불산 수용액에 상기 층전이 웨이퍼를 5분간 침지하였다. 이 층전이 웨이퍼를 SOI층 웨이퍼에 다시 재이용하였다. 층전이 웨이퍼를 두 번 재생한 이 SOI층 웨이퍼를 이용하여, 기준 웨이퍼를 제조하는 경우와 동일한 조건 및 순서로 SOI 웨이퍼를 다시 제조하였다. 이 SOI 웨이퍼를 실시예 2-2로 하였다.
<실시예 2-3>
실시예 2-2의 SOI 웨이퍼를 제조하는 과정에서 이온 주입 영역으로부터 분리함으로써 부산물로서 생성되는 층전이 웨이퍼의 표면을 제거량 3μm로 실시예 2-1과 동일한 순서로 경면 연마하고, 이 층전이 웨이퍼를 열처리 노에 수용하여 실온으로부터 1000℃/분의 온도 상승 속도로 1000℃로 가열한 후 10초간 유지하고, 계속하여 1000℃/분의 온도 하강 속도로 실온까지 냉각하는 급속 가열 / 급속 냉각을 하였다. 그런 다음, 5%의 농도를 갖는 불산 수용액에 상기 층전이 웨이퍼를 5분간 침지하였다. 이 층전이 웨이퍼를 SOI층 웨이퍼에 다시 재이용하였다. 층전이 웨이퍼를 세 번 재생한 이 SOI층 웨이퍼를 이용하여, 기준 웨이퍼를 제조하는 경우와 동일한 조건 및 순서로 SOI 웨이퍼를 다시 제조하였다. 이 SOI 웨이퍼를 실시예 2-3으로 하였다.
<실시예 2-4>
실시예 2-3의 SOI 웨이퍼를 제조하는 과정에서 이온 주입 영역으로부터 분리함으로써 부산물로서 생성되는 층전이 웨이퍼의 표면을 제거량 3μm로 실시예 2-1과 동일한 순서로 경면 연마하고, 이 층전이 웨이퍼를 열처리 노에 수용하여 실온으로부터 1000℃/분의 온도 상승 속도로 1000℃로 가열한 후 10초간 유지하고, 계속하여 1000℃/분의 온도 하강 속도로 실온까지 냉각하는 급속 가열 / 급속 냉각을 하였다. 그런 다음, 5%의 농도를 갖는 불산 수용액에 상기 층전이 웨이퍼를 5분간 침지하였다. 이 층전이 웨이퍼를 SOI층 웨이퍼에 다시 재이용하였다. 층전이 웨이퍼를 네 번 재생한 이 SOI층 웨이퍼를 이용하여, 기준 웨이퍼를 제조하는 경우와 동일한 조건 및 순서로 SOI 웨이퍼를 다시 제조하였다. 이 SOI 웨이퍼를 실시예 2-4로 하였다.
<실시예 2-5>
실시예 2-4의 SOI 웨이퍼를 제조하는 과정에서 이온 주입 영역으로부터 분리함으로써 부산물로서 생성되는 층전이 웨이퍼의 표면을 제거량 3μm로 실시예 2-1과 동일한 순서로 경면 연마하고, 이 층전이 웨이퍼를 열처리 노에 수용하여 실온으로부터 1000℃/분의 온도 상승 속도로 1000℃로 가열한 후 10초간 유지하고, 계속하여 1000℃/분의 온도 하강 속도로 실온까지 냉각하는 급속 가열 / 급속 냉각을 하였다. 그런 다음, 5%의 농도를 갖는 불산 수용액에 상기 층전이 웨이퍼를 5분간 침지하였다. 이 층전이 웨이퍼를 SOI층 웨이퍼에 다시 재이용하였다. 층전이 웨이퍼를 다섯 번 재생한 이 SOI층 웨이퍼를 이용하여, 기준 웨이퍼를 제조하는 경우 와 동일한 조건 및 순서로 SOI 웨이퍼를 다시 제조하였다. 이 SOI 웨이퍼를 실시예 2-5로 하였다.
<비교예 2-1>
기준 웨이퍼를 제조하는 과정에서 이온 주입 영역으로부터 분리함으로써 부산물로서 생성되는 층전이 웨이퍼의 표면을 제거량 3μm로 경면 연마하고, 이 웨이퍼를 다시 SOI층 웨이퍼에 재이용하였다. 층전이 웨이퍼를 한 번 재생한 이 SOI층 웨이퍼를 이용하여, 기준 웨이퍼를 제조하는 경우와 동일한 조건 및 순서로 SOI 웨이퍼를 다시 제조하였다. 이 SOI 웨이퍼를 비교예 2-1로 하였다.
<비교예 2-2>
비교예 2-1의 SOI 웨이퍼를 제조하는 과정에서 이온 주입 영역으로부터 분리함으로써 부산물로서 생성되는 층전이 웨이퍼의 표면을 제거량 3μm로 경면 연마하고, 이 웨이퍼를 다시 SOI층 웨이퍼에 재이용하였다. 층전이 웨이퍼를 두 번 재생한 이 SOI층 웨이퍼를 이용하여, 기준 웨이퍼를 제조하는 경우와 동일한 조건 및 순서로 SOI 웨이퍼를 다시 제조하였다. 이 SOI 웨이퍼를 비교예 2-2로 하였다.
<비교예 2-3>
비교예 2-2의 SOI 웨이퍼를 제조하는 과정에서 이온 주입 영역으로부터 분리함으로써 부산물로서 생성되는 층전이 웨이퍼의 표면을 제거량 3μm로 경면 연마하고, 이 웨이퍼를 다시 SOI층 웨이퍼에 재이용하였다. 층전이 웨이퍼를 세 번 재생한 이 SOI층 웨이퍼를 이용하여, 기준 웨이퍼를 제조하는 경우와 동일한 조건 및 순서로 SOI 웨이퍼를 다시 제조하였다. 이 SOI 웨이퍼를 비교예 2-3으로 하였다.
<비교예 2-4>
비교예 2-3의 SOI 웨이퍼를 제조하는 과정에서 이온 주입 영역으로부터 분리함으로써 부산물로서 생성되는 층전이 웨이퍼의 표면을 제거량 3μm로 경면 연마하고, 이 웨이퍼를 다시 SOI층 웨이퍼에 재이용하였다. 층전이 웨이퍼를 네 번 재생한 이 SOI층 웨이퍼를 이용하여, 기준 웨이퍼를 제조하는 경우와 동일한 조건 및 순서로 SOI 웨이퍼를 다시 제조하였다. 이 SOI 웨이퍼를 비교예 2-4로 하였다.
<비교예 2-5>
비교예 2-4의 SOI 웨이퍼를 제조하는 과정에서 이온 주입 영역으로부터 분리함으로써 부산물로서 생성되는 층전이 웨이퍼의 표면을 제거량 3μm로 경면 연마하고, 이 웨이퍼를 다시 SOI층 웨이퍼에 재이용하였다. 층전이 웨이퍼를 다섯 번 재생한 이 SOI층 웨이퍼를 이용하여, 기준 웨이퍼를 제조하는 경우와 동일한 조건 및 순서로 SOI 웨이퍼를 다시 제조하였다. 이 SOI 웨이퍼를 비교예 2-5로 하였다.
<비교 시험 및 평가>
기준, 실시예 1-1∼2-5 및 비교예 1-1∼2-5 각각에 따른 SOI 웨이퍼를 50%의 농도를 갖는 불산 수용액에 30분간 각각 침지한 후, 배율 50배의 광학 현미경을 이용하여 관찰하고, SOI 웨이퍼의 표면 상의 HF 결함의 개수를 카운트하였다. 이 개수를 웨이퍼 면적으로 나누어 HF 결함 밀도를 산출하였다. 도 3에 제1 실시예의 결과를 나타내었고, 도 4에 제2 실시예의 결과를 나타내었다.
도 3에서 명백하게 알 수 있는 바와 같이, 재생 횟수가 0번 내지 2번까지인 기준, 실시예 1-1 및 1-2 및 비교예 1-1 및 1-2는 HF 결함 밀도에 현저한 차이는 나타나지 않는다. 그러나, 층전이 웨이퍼에 본 발명에 따른 급속 가열 / 급속 냉각을 수행하지 않은 비교예 1-5의 HF 결함 밀도는, 실시예 1-5의 결함 밀도가 0.2/cm2인 것에 반해 약 10배인 2.0/cm2 이다. 또한 도 4도 도 3과 마찬가지로, 재생 횟수가 0번 내지 2번일 때에는 HF 결함 밀도에 현저한 차이는 나타나지 않는다. 그러나, 재생 횟수가 3번인 실시예 2-3의 HF 결함 밀도는 0.3/cm2인 것에 반해, 비교예 2-3은 약 2배인 0.6/cm2 이다. 또한 재생 횟수가 4번인 실시예 2-4의 HF 결함 밀도는 0.4/cm2인 것에 반해, 비교예 2-4는 약 3배인 1.3/cm2 이다. 이 결과로부터, 재생 횟수가 많을수록 본 발명에 따른 급속 가열 / 급속 냉각을 포함하는 층전이 웨이퍼의 재생을 수행함으로써 HF 결함의 발생을 더 많이 억제할 수 있다는 것을 알 수 있었다.
이상에서 설명한 바와 같이, 본 발명에 따르면, 이온 주입 분리법에 의해 부산물로서 생성된 층전이 웨이퍼를 급속 가열 / 급속 냉각한다. 그러면, 급속 가열에 의해 층전이 웨이퍼의 산소 고용도가 커지고, 산소 원자가 실리콘 원자의 격자 사이에 확산되어 산소 석출 핵 또는 산소 석출물이 녹고, 급속 냉각에 의해 그 고용 상태가 유지되어, 산소 석출 핵 또는 산소 석출물을 제거할 수 있다. 이 결과, SOI층 웨이퍼에 몇 번이고 재이용하여도 HF 결함이 억제된 고품질의 SOI 웨이퍼를 제조할 수 있다.

Claims (12)

  1. 이온 주입 분리법에 의해 접합 SOI 웨이퍼를 제조하는 과정에서 부산물로서 얻어지는 층전이 웨이퍼를 접합 SOI 웨이퍼(10)의 SOI층 웨이퍼(11)에 재이용하기 위해 재생하는 방법으로서,
    층전이 웨이퍼(11b)를 산화 분위기에서 급속 가열한 후, 일정 시간 유지하고 급속 냉각하는 공정과
    상기 층전이 웨이퍼(11b)의 표면을 경면 연마하는 공정을 포함하는 층전이 웨이퍼의 재생 방법.
  2. 청구항 1에 있어서, 급속 가열 / 급속 냉각 중에, 층전이 웨이퍼(11b)는 50내지 5000℃/분의 온도 상승 속도로 실온으로부터 1000 내지 1350℃의 범위의 온도까지 가열된 후, 상기 온도 상승된 온도에서 1 내지 1000초간 유지되고, 계속하여 50 내지 5000℃/분의 온도 하강 속도로 상기 온도 상승된 온도로부터 실온까지 냉각되는 층전이 웨이퍼의 재생 방법.
  3. 청구항 1에 있어서, 산화 분위기는 산소 가스, 산소를 포함하는 질소 가스, 또는 산소를 포함하는 아르곤 가스인 층전이 웨이퍼의 재생 방법.
  4. 청구항 1에 있어서, 경면 연마 시의 제거량이 1 내지 5μm인 층전이 웨이퍼 의 재생 방법.
  5. 청구항 1에 있어서, 급속 가열 / 급속 냉각 이후 경면 연마 이전에, 상기 층전이 웨이퍼(11b)의 모따기부 상의 산화막(13) 및 모따기부 내의 이온 주입 영역(14)을 엣지 연마에 의해 제거하는 층전이 웨이퍼의 재생 방법.
  6. 이온 주입 분리법에 의해 접합 SOI 웨이퍼를 제조하는 과정에서 부산물로서 얻어지는 층전이 웨이퍼(11b)를 접합 SOI 웨이퍼(10)의 SOI층 웨이퍼(11)에 재이용하기 위해 재생하는 방법으로서,
    상기 층전이 웨이퍼(11b)의 표면을 경면 연마하는 공정과,
    상기 층전이 웨이퍼(11b)를 산화 분위기에서 급속 가열한 후 일정 시간 유지하고, 계속하여 급속 냉각하는 공정과,
    상기 층전이 웨이퍼(11b)의 표면 상의 산화막을 제거하는 공정을 포함하는 층전이 웨이퍼의 재생 방법.
  7. 청구항 6에 있어서, 급속 가열 / 급속 냉각 중에, 층전이 웨이퍼(11b)는 50 내지 5000℃/분의 온도 상승 속도로 실온으로부터 1000 내지 1350℃의 범위의 온도까지 가열된 후, 상기 온도에서 1 내지 1000초간 유지되고, 계속하여 50 내지 5000℃/분의 온도 하강 속도로 상기 온도로부터 실온까지 냉각되는 층전이 웨이퍼의 재생 방법.
  8. 청구항 6에 있어서, 산화 분위기는 산소 가스, 산소를 포함하는 질소 가스, 또는 산소를 포함하는 아르곤 가스인 층전이 웨이퍼의 재생 방법.
  9. 청구항 6에 있어서, 경면 연마 시의 제거량이 1 내지 5μm인 층전이 웨이퍼의 재생 방법.
  10. 청구항 6에 있어서, 경면 연마 이전에, 상기 층전이 웨이퍼(11b)의 모따기부 상의 산화막(13) 및 모따기부 내의 이온 주입 영역(14)을 엣지 연마에 의해 제거하는 층전이 웨이퍼의 재생 방법.
  11. 청구항 6에 있어서, 산화막의 제거가 불산을 포함하는 수용액을 이용하여 수행되는 층전이 웨이퍼의 재생 방법.
  12. 청구항 1 내지 청구항 11 중 어느 한 항에 기재된 방법에 의해 재생된 층전이 웨이퍼.
KR1020060115726A 2005-11-28 2006-11-22 층전이 웨이퍼의 재생 방법 및 이 방법에 의해 재생된층전이 웨이퍼 KR100841353B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00341397 2005-11-28
JP2005341397A JP4715470B2 (ja) 2005-11-28 2005-11-28 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ

Publications (2)

Publication Number Publication Date
KR20070055955A true KR20070055955A (ko) 2007-05-31
KR100841353B1 KR100841353B1 (ko) 2008-06-26

Family

ID=37876824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060115726A KR100841353B1 (ko) 2005-11-28 2006-11-22 층전이 웨이퍼의 재생 방법 및 이 방법에 의해 재생된층전이 웨이퍼

Country Status (4)

Country Link
US (1) US7763541B2 (ko)
EP (1) EP1791174B1 (ko)
JP (1) JP4715470B2 (ko)
KR (1) KR100841353B1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030228689A1 (en) * 2002-05-31 2003-12-11 Isis Pharmaceuticals Inc. Antisense modulation of G protein-coupled receptor kinase 6 expression
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
US7829436B2 (en) * 2005-12-22 2010-11-09 Sumco Corporation Process for regeneration of a layer transferred wafer and regenerated layer transferred wafer
EP1835533B1 (en) * 2006-03-14 2020-06-03 Soitec Method for manufacturing compound material wafers and method for recycling a used donor substrate
EP2015354A1 (en) * 2007-07-11 2009-01-14 S.O.I.Tec Silicon on Insulator Technologies Method for recycling a substrate, laminated wafer fabricating method and suitable recycled donor substrate
JP2009135453A (ja) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
JP2009212387A (ja) * 2008-03-05 2009-09-17 Semiconductor Energy Lab Co Ltd 半導体基板の製造方法
FR2928775B1 (fr) * 2008-03-11 2011-12-09 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semiconducteur sur isolant
US20100022070A1 (en) * 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
JP2010098167A (ja) * 2008-10-17 2010-04-30 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
US8252700B2 (en) * 2009-01-30 2012-08-28 Covalent Materials Corporation Method of heat treating silicon wafer
SG183670A1 (en) 2009-04-22 2012-09-27 Semiconductor Energy Lab Method of manufacturing soi substrate
US8871109B2 (en) * 2009-04-28 2014-10-28 Gtat Corporation Method for preparing a donor surface for reuse
JP4979732B2 (ja) * 2009-05-01 2012-07-18 信越化学工業株式会社 貼り合わせウェーハの製造方法
KR20120032487A (ko) 2009-06-24 2012-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 처리 및 ｓｏｉ 기판의 제작 방법
US8318588B2 (en) 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
WO2011024619A1 (en) * 2009-08-25 2011-03-03 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
US8956951B2 (en) * 2009-09-04 2015-02-17 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
KR101731809B1 (ko) * 2009-10-09 2017-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생된 반도체 기판의 제조 방법, 및 ｓｏｉ 기판의 제조 방법
US8367517B2 (en) * 2010-01-26 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2012156495A (ja) * 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US20130023108A1 (en) * 2011-07-22 2013-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
JP5799740B2 (ja) 2011-10-17 2015-10-28 信越半導体株式会社 剥離ウェーハの再生加工方法
JP5673572B2 (ja) * 2012-01-24 2015-02-18 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP2014082316A (ja) 2012-10-16 2014-05-08 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP2014107357A (ja) * 2012-11-26 2014-06-09 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP5888286B2 (ja) 2013-06-26 2016-03-16 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6136786B2 (ja) * 2013-09-05 2017-05-31 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5938113B1 (ja) * 2015-01-05 2016-06-22 信越化学工業株式会社 太陽電池用基板の製造方法
DE102015006971A1 (de) 2015-04-09 2016-10-13 Siltectra Gmbh Verfahren zum verlustarmen Herstellen von Mehrkomponentenwafern
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
KR102388994B1 (ko) 2016-03-22 2022-04-22 실텍트라 게엠베하 분리될 고형체의 결합된 레이저 처리 방법
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
EP3551373A1 (de) * 2016-12-12 2019-10-16 Siltectra GmbH Verfahren zum dünnen von mit bauteilen versehenen festkörperschichten
CN114914192A (zh) * 2022-04-29 2022-08-16 上海新昇半导体科技有限公司 一种绝缘体上硅结构及其制备方法
WO2024201649A1 (ja) * 2023-03-27 2024-10-03 三菱電機株式会社 半導体デバイスの製造方法および接合ウェハ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3605927B2 (ja) * 1996-02-28 2004-12-22 株式会社神戸製鋼所 ウエハーまたは基板材料の再生方法
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
EP1087041B1 (en) * 1999-03-16 2009-01-07 Shin-Etsu Handotai Co., Ltd Production method for silicon wafer and silicon wafer
JP3911901B2 (ja) * 1999-04-09 2007-05-09 信越半導体株式会社 Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
US6897084B2 (en) * 2001-04-11 2005-05-24 Memc Electronic Materials, Inc. Control of oxygen precipitate formation in high resistivity CZ silicon
US7446016B2 (en) * 2003-09-08 2008-11-04 Sumco Corporation Method for producing bonded wafer
JP2005093869A (ja) * 2003-09-19 2005-04-07 Mimasu Semiconductor Industry Co Ltd シリコンウエーハの再生方法及び再生ウエーハ
DE102004021113B4 (de) * 2004-04-29 2006-04-20 Siltronic Ag SOI-Scheibe und Verfahren zu ihrer Herstellung
JP2006294737A (ja) * 2005-04-07 2006-10-26 Sumco Corp Ｓｏｉ基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
EP1835533B1 (en) * 2006-03-14 2020-06-03 Soitec Method for manufacturing compound material wafers and method for recycling a used donor substrate

Also Published As

Publication number Publication date
EP1791174A2 (en) 2007-05-30
JP2007149907A (ja) 2007-06-14
EP1791174B1 (en) 2019-03-06
US7763541B2 (en) 2010-07-27
KR100841353B1 (ko) 2008-06-26
JP4715470B2 (ja) 2011-07-06
US20080124929A1 (en) 2008-05-29
EP1791174A3 (en) 2008-05-28

Similar Documents

Publication Publication Date Title
KR100841353B1 (ko) 층전이 웨이퍼의 재생 방법 및 이 방법에 의해 재생된층전이 웨이퍼
JP3943782B2 (ja) 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
US6372609B1 (en) Method of Fabricating SOI wafer by hydrogen ION delamination method and SOI wafer fabricated by the method
US6492682B1 (en) Method of producing a bonded wafer and the bonded wafer
JP3500063B2 (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
EP2048697B1 (en) Method for reusing delaminated wafer
US7582540B2 (en) Method for manufacturing SOI wafer
US20130089968A1 (en) Method for finishing silicon on insulator substrates
JP2006294737A (ja) Ｓｏｉ基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
JPWO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
JP2004193515A (ja) Ｓｏｉウエーハの製造方法
EP1471578A1 (en) Soi wafer manufacturing method and soi wafer
JP2008016534A (ja) 貼り合わせウェーハの製造方法
KR20050047505A (ko) Ｓｏｉ 웨이퍼의 제조방법
JP2003347176A (ja) 貼り合わせウェーハの製造方法
JP4228419B2 (ja) Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
JP4720164B2 (ja) Ｓｏｉウェーハの製造方法
JP2006202989A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
TWI549192B (zh) Method of manufacturing wafers
JP5703920B2 (ja) 貼り合わせウェーハの製造方法
JP4529036B2 (ja) 半導体用薄膜ウェハの製造方法
WO2022091831A1 (ja) 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130607

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140610

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150612

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170609

Year of fee payment: 10