JP6136786B2 - 貼り合わせウェーハの製造方法 - Google Patents
貼り合わせウェーハの製造方法 Download PDFInfo
- Publication number
- JP6136786B2 JP6136786B2 JP2013184209A JP2013184209A JP6136786B2 JP 6136786 B2 JP6136786 B2 JP 6136786B2 JP 2013184209 A JP2013184209 A JP 2013184209A JP 2013184209 A JP2013184209 A JP 2013184209A JP 6136786 B2 JP6136786 B2 JP 6136786B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- bond
- bonded
- thickness
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 235000012431 wafers Nutrition 0.000 claims description 244
- 239000010408 film Substances 0.000 claims description 66
- 238000010438 heat treatment Methods 0.000 claims description 31
- 238000005468 ion implantation Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 20
- 239000010409 thin film Substances 0.000 claims description 19
- 150000002500 ions Chemical class 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 8
- 239000006227 byproduct Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 2
- 238000000926 separation method Methods 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 7
- 238000005498 polishing Methods 0.000 description 6
- NIPNSKYNPDTRPC-UHFFFAOYSA-N N-[2-oxo-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 NIPNSKYNPDTRPC-UHFFFAOYSA-N 0.000 description 5
- 230000032798 delamination Effects 0.000 description 4
- 230000008929 regeneration Effects 0.000 description 4
- 238000011069 regeneration method Methods 0.000 description 4
- AFCARXCZXQIEQB-UHFFFAOYSA-N N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CCNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 AFCARXCZXQIEQB-UHFFFAOYSA-N 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 239000004579 marble Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
- H01L2924/35121—Peeling or delaminating
Description
本発明は、イオン注入剥離法を用いた貼り合わせウェーハの製造方法に関し、特に、イオン注入剥離法によって貼り合わせウェーハを製造した際に副生される剥離ウェーハに再生加工を施して得られた再生ウェーハを用いてイオン注入剥離法によって貼り合わせウェーハを製造する方法に関する。
ＳＯＩウェーハの製造方法、特に先端集積回路の高性能化を可能とする薄膜ＳＯＩウェーハの製造方法として、イオン注入したウェーハを貼り合わせ後に剥離してＳＯＩウェーハを製造する方法（イオン注入剥離法：スマートカット法（登録商標）とも呼ばれる技術）が注目されている。
このイオン注入剥離法は、二枚のシリコンウェーハの内、少なくとも一方に酸化膜を形成すると共に、一方のシリコンウェーハ（ボンドウェーハ）の上面から水素イオンまたは希ガスイオン等のガスイオンを注入し、該ウェーハ内部にイオン注入層（微小気泡層又は封入層とも呼ぶ）を形成する。その後、イオンを注入した方の面を、酸化膜を介して他方のシリコンウェーハ（ベースウェーハ）と密着させ、その後熱処理（剥離熱処理）を加えて微小気泡層を劈開面として一方のウェーハ（ボンドウェーハ）を薄膜状に剥離する。さらに、熱処理（結合熱処理）を加えて強固に結合してＳＯＩウェーハを製造する技術である（特許文献１参照）。この段階では、劈開面（剥離面）がＳＯＩ層の表面となっており、ＳＯＩ膜厚が薄くてかつ均一性も高いＳＯＩウェーハが比較的容易に得られている。
このイオン注入剥離法は、絶縁膜を介して貼り合わせＳＯＩウェーハを作製する場合に限らず、直接２枚のウェーハを貼り合わせて貼り合わせウェーハを作製する場合にも適用されている。
このイオン注入剥離法では、剥離後のボンドウェーハ（剥離ウェーハ）に対して、再度、研磨やエッチングなどの表面処理を含む再生加工（リフレッシュ加工）を施すことにより、未結合部に生じる段差や、剥離後の面粗さ、注入残存層の影響を減少もしくは除去し、ウェーハを繰り返し使用することができる。この再生加工の方法に関しては、例えば、特許文献２のように、面取り加工と研磨を組み合わせ、面取り部に存在するイオン注入残存層の影響を取り除く方法が提案されている。
剥離ウェーハに対して行う再生加工に関しては、特許文献３には、剥離ウェーハ表面の研磨代を２μｍ以上とすることや、剥離ウェーハを繰り返しボンドウェーハとして再利用することが記載されている。また、特許文献４には、剥離ウェーハの繰り返し再利用において、約５μｍの研磨を最大１０回繰り返すことができることが記載されている。更に、特許文献５には、剥離ウェーハ表面の研磨代を１〜５μｍ以上とすることや、剥離ウェーハを何回も再生加工することが記載されている。
イオン注入剥離法により作製された貼り合わせＳＯＩウェーハのＳＯＩ層の膜厚分布を測定すると、マーブル模様の膜厚ムラが見られる場合がある。この膜厚ムラは、ボンドウェーハ剥離後のＳＯＩ層表面の外観検査を行うと目視でも観察され、その膜厚ムラはｍｍ単位のパターンを形成している。
近年、ＳＯＩ層の膜厚分布の規格が厳しくなっており、剥離時に発生する大きなパターンを持った膜厚ムラをなくすことが重要である。特に、ＥＴＳＯＩ（Ｅｘｔｒｅｍｅｌｙ Ｔｈｉｎ ＳＯＩ、極めて薄いＳＯＩ）と呼ばれるＳＯＩ層膜厚が３０ｎｍ以下の品種については、このような膜厚ムラは、製造歩留まりに大きな影響を与えるため、その発生を防止することが望まれている。
本発明は前述のような問題に鑑みてなされたもので、イオン注入剥離法により貼り合わせウェーハを製造する際に薄膜に発生するマーブル模様の膜厚ムラを抑制し、薄膜の膜厚均一性の高い貼り合わせウェーハを製造することを目的とする。
上記目的を達成するために、本発明によれば、ボンドウェーハの表面に、水素イオン、希ガスイオンのうち少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面と、ベースウェーハの表面とを直接または絶縁膜を介して貼り合わせた後、熱処理を加えて前記イオン注入層で前記ボンドウェーハの一部を剥離させることにより、前記ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製する貼り合わせウェーハの製造方法において、前記ボンドウェーハとベースウェーハを貼り合わせる前に、前記ボンドウェーハと前記ベースウェーハの厚さを測定し、両ウェーハの厚さの差が５μｍ以上である前記ボンドウェーハと前記ベースウェーハとなる組み合わせを選択し、前記熱処理を４００℃以下で行って前記イオン注入層で前記ボンドウェーハの一部を剥離させることを特徴とする貼り合わせウェーハの製造方法が提供される。
このような貼り合わせウェーハの製造方法であれば、薄膜の膜厚ムラを抑制でき、薄膜の膜厚均一性の高い貼り合わせウェーハを製造できる。
このとき、前記熱処理を３５０℃以上で行うことが好ましい。
このように熱処理を３５０℃以上で行うことで、イオン注入層でボンドウェーハの一部を確実に剥離させることができる。
このように熱処理を３５０℃以上で行うことで、イオン注入層でボンドウェーハの一部を確実に剥離させることができる。
このとき、前記ボンドウェーハおよび／または前記ベースウェーハとして、前記貼り合わせウェーハの製造方法において貼り合わせウェーハを作製する際に副生された剥離ウェーハに、減厚を伴う再生加工を行った再生ウェーハを用いることができる。この再生ウェーハは、前記減厚を伴う再生加工が２回以上行われたもの、或いは、前記減厚を伴う再生加工として５μｍ以上の減厚が行われたものとすることができる。
このような、特に膜厚ムラが発生しやすい再生ウェーハを用いる場合に本発明を好適に適用でき、コストを低減しつつ、薄膜の膜厚均一性の高い貼り合わせウェーハを製造できる。
このような、特に膜厚ムラが発生しやすい再生ウェーハを用いる場合に本発明を好適に適用でき、コストを低減しつつ、薄膜の膜厚均一性の高い貼り合わせウェーハを製造できる。
また、前記ボンドウェーハおよび前記ベースウェーハがシリコン単結晶ウェーハからなり、前記絶縁膜がシリコン酸化膜からなり、前記薄膜がＳＯＩ層とすることができる。
このようにすれば、ＳＯＩ層の薄膜の膜厚均一性の高いＳＯＩウェーハを製造できる。
このようにすれば、ＳＯＩ層の薄膜の膜厚均一性の高いＳＯＩウェーハを製造できる。
本発明の貼り合わせウェーハの製造方法では、ボンドウェーハとベースウェーハを貼り合わせる前に、ボンドウェーハとベースウェーハの厚さを測定し、両ウェーハの厚さの差が５μｍ以上であるボンドウェーハとベースウェーハとなる組み合わせを選択し、熱処理を４００℃以下で行ってイオン注入層でボンドウェーハの一部を剥離させるので、薄膜の膜厚ムラを抑制でき、薄膜の膜厚均一性の高い貼り合わせウェーハを製造できる。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
一般的に、イオン注入剥離法により貼り合わせＳＯＩウェーハを作製する場合には、コスト削減のため、貼り合わせウェーハを作製する際に副生された剥離ウェーハに減厚を伴う再生加工を行った再生ウェーハをボンドウェーハまたはベースウェーハとして用いることが多い。或いは、ボンドウェーハおよびベースウェーハとして未使用のウェーハ（再生加工を行っていないウェーハ、以下、プライムウェーハと呼ぶ。）を用いる場合もある。
一般的に、イオン注入剥離法により貼り合わせＳＯＩウェーハを作製する場合には、コスト削減のため、貼り合わせウェーハを作製する際に副生された剥離ウェーハに減厚を伴う再生加工を行った再生ウェーハをボンドウェーハまたはベースウェーハとして用いることが多い。或いは、ボンドウェーハおよびベースウェーハとして未使用のウェーハ（再生加工を行っていないウェーハ、以下、プライムウェーハと呼ぶ。）を用いる場合もある。
上記したように、イオン注入剥離法により貼り合わせＳＯＩウェーハを作製すると、貼り合わせＳＯＩウェーハのＳＯＩ層にマーブル模様の膜厚ムラが発生するという問題があり、発明者らが詳細に調査したところ、以下のことが判明した。
ボンドウェーハおよびベースウェーハとしてプライムウェーハを用いる場合、両ウェーハが異なる製造ロットで製造されたものである場合にＳＯＩ層の膜厚ムラの発生頻度が高くなる。ボンドウェーハおよびベースウェーハの少なくとも一方に再生ウェーハを用いる場合には膜厚ムラの発生頻度がより高くなり、また、その再生回数が多いほど発生頻度が増加する傾向がある。そこで、発明者は、プライムウェーハと再生ウェーハを用いた下記の実験を行い、この発生頻度が高くなる傾向について以下のように考察した。
ボンドウェーハおよびベースウェーハとしてプライムウェーハを用いる場合、両ウェーハが異なる製造ロットで製造されたものである場合にＳＯＩ層の膜厚ムラの発生頻度が高くなる。ボンドウェーハおよびベースウェーハの少なくとも一方に再生ウェーハを用いる場合には膜厚ムラの発生頻度がより高くなり、また、その再生回数が多いほど発生頻度が増加する傾向がある。そこで、発明者は、プライムウェーハと再生ウェーハを用いた下記の実験を行い、この発生頻度が高くなる傾向について以下のように考察した。
一般的に、ボンドウェーハとベースウェーハとして用いられるシリコン単結晶ウェーハのウェーハ厚は、±１５μｍの規格で製造される。実際には、同一の製造ロットであれば、ウェーハ間の厚さバラツキは±数μｍ程度の精度である。従って、特に同一の製造ロットで製造されたプライムウェーハを用いれば膜厚ムラが発生する可能性は低い。一方、製造ロットが異なり、ウェーハ厚の中央値がずれているような場合には、プライムウェーハ同士であっても両ウェーハの厚さの差が５μｍを超える場合があり、膜厚ムラが発生する頻度が高くなる。
ボンドウェーハおよびベースウェーハの少なくとも一方に再生ウェーハを用いる場合には、ウェーハが減厚加工で薄くなっているため、両ウェーハの厚さの差が５μｍを超える可能性が高まる。特に、ボンドウェーハまたはベースウェーハの一方にプライムウェーハを用い、他方に再生ウェーハを用いた場合には、この可能性は非常に高い。そのため、膜厚ムラが発生する頻度もより高くなる。
（実験例）
ボンドウェーハおよびベースウェーハとして、表１に示す厚さを有する直径３００ｍｍ、結晶方位＜１００＞のシリコン単結晶からなる４種類の鏡面研磨ウェーハを用意した。ウェーハ厚は、静電容量式の測定装置を用いてウェーハ全面を測定し、その平均値（小数点以下四捨五入）を採用した。
ボンドウェーハおよびベースウェーハとして、表１に示す厚さを有する直径３００ｍｍ、結晶方位＜１００＞のシリコン単結晶からなる４種類の鏡面研磨ウェーハを用意した。ウェーハ厚は、静電容量式の測定装置を用いてウェーハ全面を測定し、その平均値（小数点以下四捨五入）を採用した。
これら４種類のウェーハをそれぞれボンドウェーハ、ベースウェーハとして使用し、下記の製造条件でイオン注入剥離法によって貼り合わせＳＯＩウェーハを作製した。その後、ＳＯＩ層の膜厚測定（測定装置：ＫＬＡ−Ｔｅｎｃｏｒ社製Ａｃｕｍａｐ）を行って膜厚ムラの有無を評価した。その結果を表２に示す。
このときの貼り合わせＳＯＩウェーハ製造条件を以下に示す。
[貼り合わせＳＯＩウェーハ製造条件]
（酸化膜）ボンドウェーハには５５ｎｍの熱酸化膜を形成、ベースウェーハには酸化膜なし、
（水素イオン注入条件）注入エネルギー：４８．７ｋｅＶ、ドーズ量：５×１０１６／ｃｍ２、
（剥離熱処理）３５０℃で４時間＋５００℃で３０分、Ａｒ雰囲気、
（平坦化熱処理）１２００℃で１時間、Ａｒ雰囲気
（ＳＯＩ膜厚調整）犠牲酸化処理によりＳＯＩ層を７０ｎｍ程度まで減厚
[貼り合わせＳＯＩウェーハ製造条件]
（酸化膜）ボンドウェーハには５５ｎｍの熱酸化膜を形成、ベースウェーハには酸化膜なし、
（水素イオン注入条件）注入エネルギー：４８．７ｋｅＶ、ドーズ量：５×１０１６／ｃｍ２、
（剥離熱処理）３５０℃で４時間＋５００℃で３０分、Ａｒ雰囲気、
（平坦化熱処理）１２００℃で１時間、Ａｒ雰囲気
（ＳＯＩ膜厚調整）犠牲酸化処理によりＳＯＩ層を７０ｎｍ程度まで減厚
表２の結果より、ボンドウェーハとベースウェーハの厚さの差が５μｍ以上あるとＳＯＩ層の膜厚ムラが発生することが明らかとなった。ここで、表２中の○は膜厚ムラが発生しなかったことを表し、×は膜厚ムラが発生したことを表す。
ボンドウェーハとベースウェーハの厚さの差が膜厚ムラの発生にどのように関係しているかのメカニズムについては明らかではないが、厚さが異なると剥離熱処理で剥離する際に、剥離領域の固有振動数が異なることに起因するものと推定される。
ボンドウェーハとベースウェーハの厚さの差が膜厚ムラの発生にどのように関係しているかのメカニズムについては明らかではないが、厚さが異なると剥離熱処理で剥離する際に、剥離領域の固有振動数が異なることに起因するものと推定される。
一方、上記製造条件のうち剥離熱処理のみを４００℃、８時間に変更して同様の実験を行ったところ、表２のいずれの組み合わせにおいてもＳＯＩ層の膜厚ムラが発生しないという結果が得られた。
以上のように、本発明者は、膜厚ムラの発生がボンドウェーハとベースウェーハの厚さの差が大きいことに起因していることを見出し、更に、厚さの差が大きい場合であっても、剥離熱処理を４００℃以下で行えば、ＳＯＩ層の膜厚ムラが発生しないことを見出し、本発明を完成させた。
以上のように、本発明者は、膜厚ムラの発生がボンドウェーハとベースウェーハの厚さの差が大きいことに起因していることを見出し、更に、厚さの差が大きい場合であっても、剥離熱処理を４００℃以下で行えば、ＳＯＩ層の膜厚ムラが発生しないことを見出し、本発明を完成させた。
以下、本発明の貼り合わせウェーハの製造方法を図１を参照しながら説明する。
本発明では、ベースウェーハ上に薄膜を有する貼り合わせウェーハとして、例えば、シリコン単結晶ウェーハ上にシリコン酸化膜を介してＳＯＩ層が形成されたＳＯＩウェーハを作製することができる。
本発明では、ベースウェーハ上に薄膜を有する貼り合わせウェーハとして、例えば、シリコン単結晶ウェーハ上にシリコン酸化膜を介してＳＯＩ層が形成されたＳＯＩウェーハを作製することができる。
まず、図１（ａ）に示すように、ボンドウェーハ１０及びベースウェーハ１１を準備する。このとき、事前に厚さを測定しておいた複数のウェーハの中から、両ウェーハの厚さの差が５μｍ以上であるボンドウェーハとベースウェーハとなる組み合わせを選択する。この選択工程は、ボンドウェーハとベースウェーハを貼り合わせる工程の前に行えば良く、その貼り合わせ工程の前の他の工程との間の実施順に特に限定されない。例えば、上記選択工程は、下記のボンドウェーハにイオン注入層を形成する工程の後に行っても良い。
ここで、ボンドウェーハとベースウェーハの両方に、プライムウェーハ、または再生ウェーハを用いることができる。或いは、ボンドウェーハとベースウェーハのどちらか一方にプライムウェーハを、他方に再生ウェーハを用いることもできる。尚、再生ウェーハとは、上記のように、貼り合わせウェーハを作製する際に副生される剥離ウェーハに、減厚を伴う再生加工を行ったウェーハであり、再生ウェーハを用いればコストを削減できるので好ましい。特に、減厚を伴う再生加工が２回以上行われた、すなわち２回以上再利用された再生ウェーハや、減厚を伴う再生加工として５μｍ以上の減厚が行われた再生ウェーハのような、従来では薄膜の膜厚ムラが発生しやすい再生ウェーハを用いても、本発明の貼り合わせウェーハの製造方法によれば、薄膜の膜厚ムラを抑制できる。
次に、図１（ｂ）に示すように、例えば熱酸化やＣＶＤ等によって、ボンドウェーハ１０に、埋め込み酸化膜１６となる酸化膜１２を成長させる。或いは、この際形成する酸化膜１２は、ベースウェーハ１１のみに形成しても良いし、両ウェーハに形成しても良い。直接貼り合わせウェーハを製造する場合には、この酸化膜は形成しなくとも良い。
次に、図１（ｃ）に示すように、その酸化膜１２の上からイオン注入機により、水素イオンと希ガスイオンのうちの少なくとも一種類のガスイオンを注入して、ボンドウェーハ１０内にイオン注入層１３を形成する。この際、目標とする剥離シリコン（薄膜１５）の厚さを得ることができるように、イオン注入加速電圧を選択する。
次に、図１（ｄ）に示すように、イオン注入したボンドウェーハ１０を、注入面が接するように、ベースウェーハ１１と密着させて貼り合わせる。
次に、図１（ｄ）に示すように、イオン注入したボンドウェーハ１０を、注入面が接するように、ベースウェーハ１１と密着させて貼り合わせる。
そして、貼り合わせたウェーハを４００℃以下で所定時間保持してイオン注入層１３に微小気泡層を発生させて微小気泡層にて剥離する熱処理（剥離熱処理）を施して、図１（ｉ）に示すようなベースウェーハ１１上に埋め込み酸化膜１６と薄膜１５が形成された貼り合わせウェーハ１４を作製する。
このように、剥離熱処理を４００℃以下で行えば、両ウェーハの厚さの差が５μｍ以上であるボンドウェーハ１０とベースウェーハ１１となる組み合わせを選択しても、剥離後に薄膜１５の膜厚ムラの発生を抑制でき、薄膜１５の膜厚均一性の高い貼り合わせウェーハ１４を製造できる。
また、剥離熱処理の温度は、３５０℃以上であることが好ましい。
剥離熱処理を３５０℃以上で行うことで、イオン注入層１３でボンドウェーハ１０の一部を確実に剥離させることができる。なお、ドーズ量が同一であれば、剥離熱処理の温度が低いほど剥離に必要な時間が長くなる傾向があるので、熱処理時間はドーズ量と剥離熱処理温度を考慮して適宜設定することができる。
剥離熱処理を３５０℃以上で行うことで、イオン注入層１３でボンドウェーハ１０の一部を確実に剥離させることができる。なお、ドーズ量が同一であれば、剥離熱処理の温度が低いほど剥離に必要な時間が長くなる傾向があるので、熱処理時間はドーズ量と剥離熱処理温度を考慮して適宜設定することができる。
なお、貼り合わせる面に予めプラズマ処理を施して貼り合わせることによって、室温で密着されたウェーハの結合強度を高めることもできる。
そして、図１（ｊ）に示すように、この貼り合わせウェーハ１４に、平坦化熱処理、結合熱処理、研磨等を施して、剥離面を平坦化したり、結合強度を高めることもできる。
そして、図１（ｊ）に示すように、この貼り合わせウェーハ１４に、平坦化熱処理、結合熱処理、研磨等を施して、剥離面を平坦化したり、結合強度を高めることもできる。
上記の製造過程において、図１（ｅ）に示すように、剥離後のボンドウェーハ１０である剥離ウェーハ１７が副生される。剥離ウェーハ１７は、剥離面１８の外周部に、ベースウェーハ１１に移設されなかった段差部を有している。このような剥離ウェーハ１７の段差部等を除去する再生加工して、次回の貼り合わせウェーハの製造時に再生ウェーハとして利用することができる。剥離ウェーハ１７の再生加工は、例えば以下のように行うことができる。
まず、図１（ｆ）に示すように、例えばＨＦ水溶液による洗浄を行うことにより、剥離面１８とは反対の面の酸化膜以外の酸化膜を除去する。その後、剥離面を研磨することにより、図１（ｇ）に示すように、剥離面を平坦化するとともに、イオン注入によるダメージ層を除去する。その後、図１（ｈ）に示すように、通常のバッチ式ＨＦ液槽浸漬方式のようなＨＦ洗浄を行うことで、裏面の酸化膜１２を除去し、プライムウェーハと同等の表面および裏面品質を持つ再生ウェーハを作製することができる。この再生加工により再生ウェーハの厚さは当初のボンドウェーハの厚さより薄くなる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１−２、比較例１−３）
直径３００ｍｍ、結晶方位＜１００＞のシリコン単結晶からなる鏡面研磨ウェーハをボンドウェーハおよびベースウェーハとして用いてイオン注入剥離法による貼り合わせＳＯＩウェーハを作製し、ＳＯＩ層の膜厚ムラの発生の有無を評価した。
このとき実施例１−２、比較例１−３のいずれもベースウェーハとしてはプライムウェーハ（７７５μｍ）を用い、ボンドウェーハとしては、再生研磨加工を２回行った再生ウェーハ（７６５μｍ）を用いた。
また、剥離熱処理条件は表３に記載された条件とし、その他の製造条件は実験例と同一とした。
直径３００ｍｍ、結晶方位＜１００＞のシリコン単結晶からなる鏡面研磨ウェーハをボンドウェーハおよびベースウェーハとして用いてイオン注入剥離法による貼り合わせＳＯＩウェーハを作製し、ＳＯＩ層の膜厚ムラの発生の有無を評価した。
このとき実施例１−２、比較例１−３のいずれもベースウェーハとしてはプライムウェーハ（７７５μｍ）を用い、ボンドウェーハとしては、再生研磨加工を２回行った再生ウェーハ（７６５μｍ）を用いた。
また、剥離熱処理条件は表３に記載された条件とし、その他の製造条件は実験例と同一とした。
膜厚ムラの発生状況を示す結果（膜厚マップ）を図２に示す。図２を見ると、剥離熱処理を４００℃で行った実施例１、２には膜厚ムラが発生しておらず、比較例１−３には膜厚ムラが発生していることがわかる。なお、比較例３は、４００℃でのプレアニールの後に５００℃で熱処理を行っているが、プレアニール時に剥離は発生せず、５００℃の熱処理で剥離するため膜厚ムラが発生したものと考えられる。
表３はＳＯＩ膜厚レンジ（面内膜厚の最大値から最小値を引いた値）を示しており、比較例１−３が２．０〜２．２ｎｍ程度であったのに対し、膜厚ムラのない実施例１、２のＳＯＩ膜厚レンジは１．５〜１．６ｎｍ程度と良好であった。
（実施例３、４）
剥離熱処理を３８０℃、１２時間（実施例３）、３５０℃、２４時間（実施例４）とした以外は実施例１、２と同一条件で貼り合わせＳＯＩウェーハを作製し、ＳＯＩ層の膜厚ムラの発生の有無を評価した。
その結果、膜厚ムラは発生せず、ＳＯＩ膜厚レンジも実施例１、２と同等であった。
剥離熱処理を３８０℃、１２時間（実施例３）、３５０℃、２４時間（実施例４）とした以外は実施例１、２と同一条件で貼り合わせＳＯＩウェーハを作製し、ＳＯＩ層の膜厚ムラの発生の有無を評価した。
その結果、膜厚ムラは発生せず、ＳＯＩ膜厚レンジも実施例１、２と同等であった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記では、絶縁膜を介して貼り合わせＳＯＩウェーハを作製する場合について説明しているが、直接２枚のウェーハを貼り合わせて貼り合わせウェーハを作製する場合にも本発明を適用可能である。
例えば、上記では、絶縁膜を介して貼り合わせＳＯＩウェーハを作製する場合について説明しているが、直接２枚のウェーハを貼り合わせて貼り合わせウェーハを作製する場合にも本発明を適用可能である。
１０…ボンドウェーハ、 １１…ベースウェーハ、 １２…酸化膜、
１３…イオン注入層、 １４…貼り合わせウェーハ、 １５…薄膜、
１６…埋め込み酸化膜、 １７…剥離ウェーハ、 １８…剥離面。
１３…イオン注入層、 １４…貼り合わせウェーハ、 １５…薄膜、
１６…埋め込み酸化膜、 １７…剥離ウェーハ、 １８…剥離面。
Claims (6)
- ボンドウェーハの表面に、水素イオン、希ガスイオンのうち少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面と、ベースウェーハの表面とを直接または絶縁膜を介して貼り合わせた後、熱処理を加えて前記イオン注入層で前記ボンドウェーハの一部を剥離させることにより、前記ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製する貼り合わせウェーハの製造方法において、
前記ボンドウェーハとベースウェーハを貼り合わせる前に、前記ボンドウェーハと前記ベースウェーハの厚さを測定し、両ウェーハの厚さの差が５μｍ以上である前記ボンドウェーハと前記ベースウェーハとなる組み合わせを選択し、
前記熱処理を４００℃以下で行って前記イオン注入層で前記ボンドウェーハの一部を剥離させることを特徴とする貼り合わせウェーハの製造方法。 - 前記熱処理を３５０℃以上で行うことを特徴とする請求項１に記載された貼り合わせウェーハの製造方法。
- 前記ボンドウェーハおよび／または前記ベースウェーハとして、前記貼り合わせウェーハの製造方法において貼り合わせウェーハを作製する際に副生された剥離ウェーハに、減厚を伴う再生加工を行った再生ウェーハを用いることを特徴とする請求項１又は請求項２に記載された貼り合わせウェーハの製造方法。
- 前記再生ウェーハは、前記減厚を伴う再生加工が２回以上行われたものであることを特徴とする請求項３に記載された貼り合わせウェーハの製造方法。
- 前記再生ウェーハは、前記減厚を伴う再生加工として５μｍ以上の減厚が行われたものであることを特徴とする請求項３又は請求項４に記載された貼り合わせウェーハの製造方法。
- 前記ボンドウェーハおよび前記ベースウェーハがシリコン単結晶ウェーハからなり、前記絶縁膜がシリコン酸化膜からなり、前記薄膜がＳＯＩ層であることを特徴とする請求項１乃至請求項５のいずれか一項に記載された貼り合わせウェーハの製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013184209A JP6136786B2 (ja) | 2013-09-05 | 2013-09-05 | 貼り合わせウェーハの製造方法 |
| EP14841954.2A EP3043374B1 (en) | 2013-09-05 | 2014-08-01 | Bonded wafer manufacturing method |
| CN201480047111.6A CN105493232B (zh) | 2013-09-05 | 2014-08-01 | 贴合晶圆的制造方法 |
| PCT/JP2014/004038 WO2015033516A1 (ja) | 2013-09-05 | 2014-08-01 | 貼り合わせウェーハの製造方法 |
| US14/912,679 US9679800B2 (en) | 2013-09-05 | 2014-08-01 | Method for manufacturing bonded wafer |
| KR1020167005605A KR102022507B1 (ko) | 2013-09-05 | 2014-08-01 | 접합 웨이퍼의 제조방법 |
| TW103127300A TWI578402B (zh) | 2013-09-05 | 2014-08-08 | Method of manufacturing wafers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013184209A JP6136786B2 (ja) | 2013-09-05 | 2013-09-05 | 貼り合わせウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015053332A JP2015053332A (ja) | 2015-03-19 |
| JP6136786B2 true JP6136786B2 (ja) | 2017-05-31 |
Family
ID=52628019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013184209A Active JP6136786B2 (ja) | 2013-09-05 | 2013-09-05 | 貼り合わせウェーハの製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9679800B2 (ja) |
| EP (1) | EP3043374B1 (ja) |
| JP (1) | JP6136786B2 (ja) |
| KR (1) | KR102022507B1 (ja) |
| CN (1) | CN105493232B (ja) |
| TW (1) | TWI578402B (ja) |
| WO (1) | WO2015033516A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107649785A (zh) * | 2017-09-22 | 2018-02-02 | 北京世纪金光半导体有限公司 | 一种晶圆减薄方法及装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JP3943782B2 (ja) | 1999-11-29 | 2007-07-11 | 信越半導体株式会社 | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ |
| FR2839385B1 (fr) | 2002-05-02 | 2004-07-23 | Soitec Silicon On Insulator | Procede de decollement de couches de materiau |
| EP1667223B1 (en) * | 2004-11-09 | 2009-01-07 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Method for manufacturing compound material wafers |
| JP4715470B2 (ja) * | 2005-11-28 | 2011-07-06 | 株式会社Ｓｕｍｃｏ | 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ |
| JP4839818B2 (ja) * | 2005-12-16 | 2011-12-21 | 信越半導体株式会社 | 貼り合わせ基板の製造方法 |
| JP5314838B2 (ja) | 2006-07-14 | 2013-10-16 | 信越半導体株式会社 | 剥離ウェーハを再利用する方法 |
| JP2009283582A (ja) * | 2008-05-21 | 2009-12-03 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ |
| JP5799740B2 (ja) * | 2011-10-17 | 2015-10-28 | 信越半導体株式会社 | 剥離ウェーハの再生加工方法 |
| JP5888286B2 (ja) * | 2013-06-26 | 2016-03-16 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
-
2013
- 2013-09-05 JP JP2013184209A patent/JP6136786B2/ja active Active
-
2014
- 2014-08-01 EP EP14841954.2A patent/EP3043374B1/en active Active
- 2014-08-01 KR KR1020167005605A patent/KR102022507B1/ko active IP Right Grant
- 2014-08-01 US US14/912,679 patent/US9679800B2/en active Active
- 2014-08-01 CN CN201480047111.6A patent/CN105493232B/zh active Active
- 2014-08-01 WO PCT/JP2014/004038 patent/WO2015033516A1/ja active Application Filing
- 2014-08-08 TW TW103127300A patent/TWI578402B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| EP3043374B1 (en) | 2021-03-17 |
| EP3043374A1 (en) | 2016-07-13 |
| JP2015053332A (ja) | 2015-03-19 |
| CN105493232A (zh) | 2016-04-13 |
| EP3043374A4 (en) | 2017-04-05 |
| WO2015033516A1 (ja) | 2015-03-12 |
| KR102022507B1 (ko) | 2019-09-18 |
| KR20160052551A (ko) | 2016-05-12 |
| US20160204024A1 (en) | 2016-07-14 |
| TW201528377A (zh) | 2015-07-16 |
| CN105493232B (zh) | 2018-12-28 |
| TWI578402B (zh) | 2017-04-11 |
| US9679800B2 (en) | 2017-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5799740B2 (ja) | 剥離ウェーハの再生加工方法 | |
| WO2013102968A1 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| KR101229760B1 (ko) | Ｓｏｉ 웨이퍼의 제조방법 및 이 방법에 의해 제조된ｓｏｉ 웨이퍼 | |
| JP2008028070A (ja) | 貼り合わせウェーハの製造方法 | |
| WO2010098007A1 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP5888286B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2014120587A (ja) | Ｓｏｉウェーハの製造方法 | |
| US9378999B2 (en) | Method for manufacturing SOI wafer | |
| JP6136786B2 (ja) | 貼り合わせウェーハの製造方法 | |
| WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
| EP3029730B1 (en) | Bonded wafer manufacturing method | |
| JP5368000B2 (ja) | Ｓｏｉ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170417 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6136786 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |