JP2014120587A - Ｓｏｉウェーハの製造方法 - Google Patents

Ｓｏｉウェーハの製造方法 Download PDF

Info

Publication number
JP2014120587A
JP2014120587A JP2012274110A JP2012274110A JP2014120587A JP 2014120587 A JP2014120587 A JP 2014120587A JP 2012274110 A JP2012274110 A JP 2012274110A JP 2012274110 A JP2012274110 A JP 2012274110A JP 2014120587 A JP2014120587 A JP 2014120587A
Authority
JP
Japan
Prior art keywords
wafer
oxide film
soi
bond
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012274110A
Other languages
English (en)
Other versions
JP5780234B2 (ja
Inventor
Koji Aga
浩司 阿賀
Isao Yokogawa
功 横川
Toru Ishizuka
徹 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012274110A priority Critical patent/JP5780234B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to EP13863262.5A priority patent/EP2887383B1/en
Priority to PCT/JP2013/006560 priority patent/WO2014091670A1/ja
Priority to KR1020157015578A priority patent/KR101901872B1/ko
Priority to SG11201502119TA priority patent/SG11201502119TA/en
Priority to US14/428,700 priority patent/US9337080B2/en
Priority to CN201380064933.0A priority patent/CN104885190B/zh
Publication of JP2014120587A publication Critical patent/JP2014120587A/ja
Application granted granted Critical
Publication of JP5780234B2 publication Critical patent/JP5780234B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Abstract

【課題】スクラッチおよびＳＯＩ膜厚異常が抑制されたＳＯＩウェーハを製造することができる方法を提供する。
【解決手段】半導体単結晶基板からなるボンドウェーハの表面から水素及び希ガスのうち１種類以上のガスイオンをイオン注入してイオン注入層を形成し、該ボンドウェーハのイオン注入した表面とベースウェーハ表面とを酸化膜を介して貼り合わせた後、熱処理炉で剥離熱処理を行い前記イオン注入層でボンドウェーハを剥離することによりＳＯＩウェーハを作製するＳＯＩウェーハの製造方法において、前記剥離熱処理後、３．０℃／ｍｉｎよりも遅い降温速度で２５０℃以下まで降温してから剥離後のＳＯＩウェーハ及びボンドウェーハを熱処理炉から取り出すＳＯＩウェーハの製造方法。
【選択図】図１

Description

本発明は、イオン注入剥離法によりＳＯＩウェーハを製造する方法に関する。
イオン注入剥離法によるＳＯＩウェーハの作製において、ＳＯＩ層（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ層、広義にはＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎｓｕｌａｔｏｒ）を形成するボンドウェーハとベースウェーハとを酸化膜を介して貼り合わせた後、イオン注入層で剥離を行うための熱処理（剥離熱処理）を行って剥離すると、剥離直後のＳＯＩウェーハのＳＯＩ層表面（剥離面）とボンドウェーハの表面（剥離面）は互いに向き合った状態で剥離熱処理が行われた熱処理炉外へ取り出される（特許文献１等参照）。
ボンドウェーハに酸化膜を形成し、ベースウェーハと貼り合わせてＳＯＩウェーハを作製した場合、ＳＯＩウェーハはボンドウェーハ表面から剥離熱処理により転写された埋め込み酸化膜によって剥離面側が凸形状に反る一方、剥離後のボンドウェーハは表面酸化膜が無くなり、背面にのみ酸化膜が残ることでＳＯＩウェーハとは逆に剥離面側が凹形状に反る。反りの大きさは転写した酸化膜の厚さよって変わるが、ＳＯＩウェーハと剥離後のボンドウェーハでは同程度となる為、ウェーハ間の接触は発生しにくい。
但し、実際にはウェーハ加工時の反り形状の影響もある為、例えば、ボンドウェーハ加工時のウェーハ形状が凸形状の場合、剥離後のボンドウェーハは、背面酸化膜の影響による凹形状からウェーハ加工時の凸形状を差し引きした形状となる。
この場合、ＳＯＩウェーハと剥離後のボンドウェーハの反り形状にミスマッチが生じ、ＳＯＩウェーハの凸形状の反りの大きさに比べ、剥離後のボンドウェーハの凹形状の反りの大きさが小さくなる。
また、剥離を生じさせるイオン注入層を形成するためのイオン注入を、例えば水素イオンとヘリウムイオンの２種類を注入することによって行う、いわゆる共注入により行うイオン注入剥離法においては、水素イオンの注入層で剥離が起こる為、ヘリウムイオンの注入層を水素イオンの注入層よりも深くすると、水素イオンの注入層はＳＯＩ側と剥離後のボンドウェーハに分割されるがヘリウムイオンの注入層は剥離後もボンドウェーハに残る。この場合、ヘリウムイオン注入層の存在によって剥離後のボンドウェーハには凸側に反る力が働き、ＳＯＩウェーハとの反り形状のミスマッチが生じる。
特開２００９−２８３５８２号公報
本発明者らは、前述したようなイオン注入剥離法を用いたＳＯＩウェーハの製造方法について鋭意研究を行った。その結果、図４に示すように、製造されたＳＯＩウェーハにおいて、ＳＯＩウェーハ中央部にＳＯＩ膜厚が薄い部分が発生したＳＯＩ膜厚異常や、その薄膜部でスクラッチが発生していることがわかった。
そこで本発明は、上記問題点に鑑みてなされたものであって、スクラッチおよびＳＯＩ膜厚異常が抑制されたＳＯＩウェーハを製造することができる方法を提供することを目的とする。
上記目的を達成するために、本発明は、半導体単結晶基板からなるボンドウェーハの表面から水素及び希ガスのうち１種類以上のガスイオンをイオン注入してイオン注入層を形成し、該ボンドウェーハのイオン注入した表面とベースウェーハ表面とを酸化膜を介して貼り合わせた後、熱処理炉で剥離熱処理を行い前記イオン注入層でボンドウェーハを剥離することによりＳＯＩウェーハを作製するＳＯＩウェーハの製造方法において、前記剥離熱処理後、３．０℃／ｍｉｎよりも遅い降温速度で２５０℃以下まで降温してから剥離後のＳＯＩウェーハ及びボンドウェーハを熱処理炉から取り出すことを特徴とするＳＯＩウェーハの製造方法を提供する。
本発明では、まず、熱処理炉からの取り出し温度を２５０℃以下とするので、取り出し時における酸化膜の形成を抑制できる。ミスマッチによってＳＯＩウェーハの凸形状先端部で剥離後のボンドウェーハと接触していたとしても、そもそも取り出し時における酸化膜の形成がウェーハ全面において抑制される為、従来のようなＳＯＩウェーハの凸形状先端部での膜厚異常の発生を防止できる。
また、本発明では、降温速度を３．０℃／分より遅くするので、降温中のウェーハ面内の温度分布を小さく抑えることができ、その為、温度分布に伴うウェーハの変形を少なくすることができる。したがってＳＯＩウェーハのスクラッチの発生を抑制することができる。
このように、本発明によってスクラッチおよび膜厚分布異常を抑制したＳＯＩウェーハを得ることができる。
このとき、前記イオン注入層を形成するボンドウェーハとして、表面酸化膜よりも厚い背面酸化膜を有する半導体単結晶基板を用意し、該表面酸化膜を通して前記イオン注入を行うことができる。
このようにすれば、酸化膜の膜厚差によって剥離後のボンドウェーハが凹形状になるため、ＳＯＩウェーハと剥離後のボンドウェーハとの反り形状のミスマッチを防止し、接触によるスクラッチやＳＯＩ膜厚異常の発生をより一層抑制することができる。
また、前記表面酸化膜よりも厚い背面酸化膜を有する半導体単結晶基板として、半導体単結晶基板の全面に熱酸化膜を形成した後、表面側の熱酸化膜を除去することによって背面側のみに熱酸化膜を有する半導体単結晶基板を作製し、該背面側のみに熱酸化膜を有する半導体単結晶基板を熱酸化することによって作製したウェーハを用いることができる。
このようにすれば、貼り合わせ面である表面側の酸化膜と背面側の酸化膜との間の膜厚差を適宜設定することができる。
また、前記背面側のみに熱酸化膜を有する半導体単結晶基板を熱酸化する前に、熱酸化膜が除去された表面側を研磨することができる。
このようにすれば、貼り合わせの際の不具合を抑制することができる。
また、前記表面酸化膜よりも厚い背面酸化膜を有する半導体単結晶基板として、イオン注入層で剥離したボンドウェーハを再生加工して作製したウェーハを用いることができる。
このようにすれば、経済的にＳＯＩウェーハを製造することができる。
このとき、前記再生加工を、前記剥離後のボンドウェーハの背面酸化膜を除去せずに行うことができる。
このようにすれば、ボンドウェーハの酸化膜の膜厚差の形成を容易に行うことができる。
また、前記イオン注入を水素イオンとヘリウムイオンの共注入によって行い、該共注入においてヘリウムイオンを水素イオンよりも深く注入することができる。
このようにヘリウムイオンを水素イオンよりも深く注入した場合であっても、本発明であればヘリウムイオン注入層の存在による剥離後のボンドウェーハへの反りの影響を抑制して、ＳＯＩウェーハと剥離後のボンドウェーハとの反り形状のミスマッチを防止することができる。
以上のように、本発明によれば、イオン注入剥離法での剥離熱処理に関し、剥離したＳＯＩウェーハとボンドウェーハとのミスマッチによる接触を防止することができる。また、ミスマッチ時の熱処理炉からの取り出しの際の酸化膜の形成ムラを防止することができる。それによって、ＳＯＩウェーハの凸形状先端部でのスクラッチやＳＯＩ膜厚異常の発生を抑制することができる。
本発明のＳＯＩウェーハの製造方法の一例を示すフロー図である。 本発明のＳＯＩウェーハの製造方法の他の一例を示すフロー図である。 実施例１、比較例３−５のＳＯＩ膜厚分布の測定結果を示す図である。 ＳＯＩウェーハの中央部に発生したＳＯＩ膜厚異常とスクラッチを示した測定図である。
以下では、本発明の実施の形態について、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
ここで、本発明者らが本発明を完成させた経緯について詳述する。
本発明者らは、イオン注入剥離法によるＳＯＩウェーハの作製の剥離熱処理において、剥離後のボンドウェーハ（剥がしボンドウェーハ）の凹形状の大きさがＳＯＩの凸形状の大きさよりも小さい時、剥がしボンドウェーハとＳＯＩウェーハの反り形状のミスマッチが生じ、剥離熱処理工程中に、ＳＯＩ層表面の凸形状の先端部で剥がしボンドウェーハと接触し、ＳＯＩウェーハ中央部などにスクラッチやＳＯＩ膜厚異常が発生する場合があることを見出した。
ボンドウェーハに熱酸化膜を作製して貼り合せる場合、ＳＯＩウェーハは埋め込み酸化膜の厚さに比例して剥離面側が凸形状に反る。一方、剥がしボンドウェーハは、表面の酸化膜が剥離により無くなることで背面の酸化膜が作用し、剥離面側が凹形状に反る。
前述したように、通常はＳＯＩウェーハの凸形状の大きさと剥がしボンドウェーハの凹形状の大きさは同程度になり、ＳＯＩウェーハの凸の先端部が剥がしボンドウェーハに接触しにくい。
しかしながら、ウェーハ加工時の反り形状の影響等もあり、上記のようなミスマッチが生じる場合がある。
本発明者らは、まず膜厚異常が発生するメカニズムを調査した。
その結果、ＳＯＩ層表面の凸形状先端部の剥がしボンドウェーハとの接触部では、接触しない部分と比べ、酸化膜の形成が抑制されることが分かった。この場合、酸化膜の形成厚さが薄くなり、剥離後のＲＣＡ洗浄のＳＣ１洗浄（ＮＨ４ＯＨとＨ２Ｏ２の混合水溶液による洗浄）において接触した部分から先にＳｉのエッチングが開始されてしまう。その為、洗浄後では凸形状先端部のＳＯＩ膜厚が薄くなる事を突き止めた。
そして剥離後のＳＯＩ層表面に形成される酸化膜の厚さの不均一性を改善する方法として、熱処理炉での剥離熱処理後、炉外へ取り出す温度を２５０℃以下とする事で、ＳＯＩウェーハ表面の酸化膜の形成を抑制する事を考案した。２５０℃より高い温度で炉外へ取り出すと、空気中に含まれる酸素により、ＳＯＩウェーハ表面に酸化膜が形成されてしまう。その為、ウェーハ接触部と非接触部の酸化膜厚さに不均一性が生じてしまう。
そこで、取り出し温度を２５０℃以下にする事で、そもそも取り出し時の表面酸化膜の形成を抑制することができ、ウェーハ面内の酸化膜厚分布を最小化することができる。したがって、次に行うＳＣ１洗浄でのＳｉエッチングが面内で均一に行われ、従来のような膜厚異常が発生するのを抑制することができる。
また、スクラッチについては、剥離熱処理（例えば４００〜６００℃）中でＳＯＩ層の剥離が生じた後、２５０℃以下の取り出し温度までの降温速度を３．０℃／ｍｉｎよりも遅くする事で、降温中のウェーハ面内の温度分布を最小化し、ウェーハの変形によるＳＯＩウェーハと剥がしボンドウェーハのこすれを抑制することができる。３．０℃／ｍｉｎ以上の降温速度では、降温中の面内の温度分布が大きくなり熱膨張の違いによりウェーハが変形する為にスクラッチが発生し易くなる。
以上のことを本発明者らは見出し、本発明を完成させた。
以下、本発明のＳＯＩウェーハの製造方法について詳述する。
（第一の実施態様）
図１に、本発明のＳＯＩウェーハの製造方法の一例を示す。
まず、ボンドウェーハ１として半導体単結晶基板２を用意し、酸化膜３を形成する（図１（Ａ））。
ボンドウェーハとして用いる半導体単結晶基板としては、シリコン単結晶ウェーハを用いることが好ましいが、それ以外にもゲルマニウム単結晶ウェーハ、ゲルマニウムエピタキシャルウェーハ、ＳｉＧｅエピタキシャルウェーハ、歪シリコンウェーハ、ＳｉＣ単結晶ウェーハを用いることもできる。ここではシリコン単結晶ウェーハを用いた場合について説明する。
また、酸化膜３の形成方法は特に限定されず、例えば熱酸化によって形成することができる。
次に、酸化膜３を形成した半導体単結晶基板１の貼り合わせ面側（表面側）にイオン注入してイオン注入層を形成する（図１（Ｂ））。このようなイオン注入層としては、水素および希ガスのうち１種類以上のガスイオンをイオン注入して形成するものを挙げることができる。ここでは水素イオンを注入する場合（水素イオン注入層４）を例に挙げて説明する。
次に、例えば２０〜３０℃程度の室温において、ボンドウェーハ１のイオン注入した表面とベースウェーハ５の表面を酸化膜３を介して貼り合わせ、貼り合わせウェーハ６を形成する（図１（Ｃ）、（Ｄ））。この場合、貼り合わせの前に、ボンドウェーハとベースウェーハの少なくとも一方のウェーハの貼り合わせ面にプラズマ処理を行うことによって、室温での貼り合わせ強度を向上させることもできる。
尚、ベースウェーハ５としては、例えばシリコン単結晶ウェーハ、又は、表面に絶縁膜を形成したシリコン単結晶ウェーハなどを用いることができる。
そして、この貼り合わせウェーハ６を熱処理炉内に挿入して昇温し、所定温度にて剥離熱処理を施す。剥離熱処理の温度としては、例えば４００℃以上、好ましくは４００〜６００℃とすることができる。このような温度範囲であれば、適切に貼り合わせウェーハ６を水素イオン注入層４で剥離を生じさせることができ、剥がしボンドウェーハ１’と、ＳＯＩ層７を有するＳＯＩウェーハ８を得ることができる（図１（Ｅ））。
なお、使用する熱処理炉は例えばバッチ式のものを用いることができる。剥離熱処理を適切にウェーハに施すことができ、かつ、後述するような降温速度で降温できるものであれば良い。
上記のように剥離熱処理を行った後、熱処理炉内の温度を３．０℃／ｍｉｎよりも遅い速度で降温する。そして２５０℃以下まで降温してからＳＯＩウェーハ８および剥がしボンドウェーハ１’を取り出す。
このように３．０℃／ｍｉｎよりも遅い速度で降温することによって、降温中の各々のウェーハの面内温度分布を小さくして、ウェーハの変形によるＳＯＩウェーハ８と剥がしボンドウェーハ１’のこすれを抑制することができ、スクラッチが発生するのを防止することができる。
また、降温速度は２．５℃／ｍｉｎ以下がより好ましく、下限値は特に限定されないが、剥離熱処理工程を効率的に行うために、１．０℃／ｍｉｎ以上とすることが好ましい。
また、取り出し温度を２５０℃以下にすることによって、取り出し時の表面酸化膜の形成を抑制することができる。したがって、ＳＯＩウェーハ８と剥がしボンドウェーハ１’のミスマッチが生じていたとしても、従来のようにＳＯＩウェーハの凸形状先端部において他の部分よりも酸化膜が薄く形成されてしまうこともなく、面内の酸化膜厚分布を最小化することができる。したがって、酸化膜厚の形成ムラを抑制することができ、後の工程のＳＣ１洗浄でのＳｉエッチングは面内で均一に行われ、従来のようなＳＯＩ層の膜厚異常が発生するのを防止することができる。
このようにしてスクラッチが抑制され、しかもＳＯＩ膜厚異常の発生が抑制されたＳＯＩウェーハ８を得ることができる。
（第二の実施形態）
前述の第一の実施形態ではボンドウェーハとして、半導体単結晶基板の全面に単に熱酸化膜を施した場合について説明した。
しかし本発明は、この他、ボンドウェーハとして、表面酸化膜（貼り合わせ面側の酸化膜）よりも厚い背面酸化膜を有する半導体単結晶基板を用いることもできる。このような場合について図２を参照して説明する。
まず、半導体単結晶基板２２に背面に酸化膜２３’を形成する（図２（Ａ））。このような背面の酸化膜２３’としては例えば熱酸化膜が好ましく、その形成方法としては、ボンドウェーハの全面に熱酸化膜を形成した後、ボンドウェーハの貼り合わせ面側の熱酸化膜を除去することによって背面のみに熱酸化膜を有するボンドウェーハを作製する方法が好ましい。
この背面の酸化膜２３’の形成方法の他の例としては、半導体単結晶基板の全面にほぼ均一な厚さの熱酸化膜を形成した後に、リング状のゴム（オーリング）やＰＶＣ等の保護シートを用いて背面の酸化膜を保護した状態で、酸化膜のエッチング液に接触させる方法や、スピンエッチングなどを用いてＨＦ溶液で貼り合わせ面側の熱酸化膜を除去し、背面の酸化膜のみを残す方法を挙げることができる。
次に、背面の酸化膜２３’を形成した半導体単結晶基板２２に、さらに酸化膜を形成する（図２（Ｂ））。このような酸化膜としては熱酸化膜が好ましく、その形成方法としては、背面の酸化膜を形成したボンドウェーハの全面を熱酸化する方法が好ましい。これにより、半導体単結晶基板２２の貼り合わせ面となる表面側よりも背面側のほうが厚い酸化膜２３を有するウェーハが得られる。このような表裏で酸化膜厚さが異なるボンドウェーハ２１を作製する。
なお、背面の酸化膜の形成や、貼り合わせ面側（表面側）の酸化膜の除去によるボンドウェーハの貼り合わせ面の面粗さの悪化やパーティクルの付着により、貼り合わせの際の不具合が生じる場合には、貼り合わせ面側の酸化膜を除去した後に、ＣＭＰ等で貼り合わせ面側を研磨する工程を入れ、その後全面の熱酸化を行っても良い（図２の（Ａ）と（Ｂ）の間）。
上記のようにして、貼り合わせ面となる表面側の酸化膜よりも背面側の酸化膜が厚いボンドウェーハ２１であれば、ベースウェーハに貼り合わせる前に予め凹形状を形成し、剥がしボンドウェーハとＳＯＩウェーハとの接触を抑制することができる。また後述のようにヘリウムイオン注入層を形成したとしても、必要以上の反りがボンドウェーハに発生して凸形状となり、ミスマッチが生じるのを抑制することができる。
尚、背面の酸化膜を貼り合わせ面の酸化膜よりもどの程度厚く形成するかについては、製造するＳＯＩウェーハの仕様（直径、ベースウェーハ厚さ、ＢＯＸ層厚さ等）、及び、使用するボンドウェーハの仕様（直径、ウェーハ厚さ等）に基づいて、剥離直後のミスマッチを防止するように（ＳＯＩウェーハの凸形状の大きさと剥がしボンドウェーハの凹形状の大きさが同等になるように）、実験や計算によって適宜設定することができる。
次に、酸化膜２３を形成したボンドウェーハ２１の貼り合わせ面側（表面側）にイオン注入してイオン注入層を形成する。
第一の実施態様では水素イオン注入層のみ形成する場合について説明したが、ここでは、水素イオンとヘリウムイオンを両方注入して形成した共注入層を例に挙げて説明する。
このイオン注入として、水素イオンとヘリウムイオンによる共注入を行う場合は、まず、水素イオンを注入して水素イオン注入層２４を形成する（図２（Ｃ））。次にヘリウムイオンを水素イオン注入層２４よりも深い位置に注入してヘリウムイオン注入層２４’を形成することが好ましい（図２（Ｄ））。このように共注入を行えば、１種類のイオンを単独で注入する時に比べて、注入するイオンの量を減らすことができる。
従来のＳＯＩウェーハの製造方法では、水素イオンとヘリウムイオンを共注入すると、ヘリウムイオン注入層の存在により、剥がしボンドウェーハが凸形状となり、ＳＯＩウェーハとの反り形状のミスマッチが生じ、スクラッチやＳＯＩ膜厚異常が発生していた。
しかし、図２（Ｂ）に示すように、背面の酸化膜厚を厚くすることでボンドウェーハの反り形状を貼り合わせ前に予め設定することができるため、ヘリウムイオン注入層２４’の存在による影響を最小限に抑制することができる。
次に、例えば２０〜３０℃程度の室温において、ボンドウェーハ２１のイオン注入した表面とベースウェーハ２５の表面を酸化膜２３を介して貼り合わせ、貼り合わせウェーハ２６を形成する（図２（Ｅ）、（Ｆ））。
そして、剥離熱処理により、貼り合わせウェーハ２６から水素イオン注入層２４でボンドウェーハを剥離して剥がしボンドウェーハ２１’とすることにより、ＳＯＩ層２７を有するＳＯＩウェーハ２８を形成する（図２（Ｇ））。剥離熱処理の条件は例えば第一の実施態様と同様に設定することができる。
第二の実施態様では、ボンドウェーハとして背面側のほうが表面側よりも厚い酸化膜を有するものを用いたため、剥がしボンドウェーハ２１’は、より確実に凹形状に反っており、従来のような剥がしボンドウェーハとＳＯＩウェーハとの形状のミスマッチによる接触を防ぐことができる。
したがって、スクラッチや、Ｓｉエッチング後のＳＯＩ膜厚異常がより一層抑制されたＳＯＩウェーハをさらに安定して得ることができる。
（第三の実施態様）
また、イオン注入剥離法を用いたＳＯＩウェーハの製造方法は、剥がしボンドウェーハを再利用できることが特徴の一つでもある。従って、本発明においても剥がしボンドウェーハ２１’等を再生加工して作製したウェーハをボンドウェーハとして用いることができる。このようにすればコスト面で有利である。
またこの場合、剥がしボンドウェーハを再生加工する際に、背面の酸化膜を除去しないで再生加工する事で、背面に酸化膜のついたボンドウェーハを作製する。そして、それを熱酸化することによって、貼り合わせ面の酸化膜よりも背面の酸化膜が厚いボンドウェーハを容易に作製することができる。
この際、剥がしボンドウェーハの再生加工における貼り合わせ面側の外周未結合部に残る酸化膜の除去については、貼り合わせ面側を直接研磨することで達成されるが、リング状のゴム（オーリング）やＰＶＣ等の保護シートを用いて背面の酸化膜を保護した状態で、酸化膜のエッチング液に接触させる方法や、スピンエッチング機を用いて行うこともできる。
剥がしボンドウェーハの再生加工の際の背面酸化膜の保護は上記のようにオーリングによりエッチング液やエッチングガスを遮断する処理を行っても良いし、ＰＶＣ等の保護シートを剥がしボンドウェーハの背面に付けても良いし、ウェーハの回転による遠心力や風圧によりボンドウェーハ背面にエッチング液やエッチングガスが回りこまないようにしても良い。酸化膜のエッチング液としてはＨＦ溶液が望ましい。また、ＨＦのガスによるエッチングでも良い。オーリングの設置位置はボンドウェーハに反りが発生するように外周から数ｍｍ程度が望ましいが、許容可能な反りのレベルによっては更に内側で設置しても良い。
このように剥がしボンドウェーハを再生して作製した、表面酸化膜よりも背面酸化膜が厚いボンドウェーハに対し、例えば第二の実施態様と同様に図２（Ｃ）〜（Ｇ）の各工程を行うことによって、スクラッチや、Ｓｉエッチング後のＳＯＩ膜厚異常がより一層抑制されたＳＯＩウェーハを得ることができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１、比較例１−６）
直径３００ｍｍの両面が鏡面研磨されたシリコン単結晶ウェーハからなるボンドウェーハに熱酸化を行って３０ｎｍの熱酸化膜を全面に形成し、その熱酸化膜を通して水素のイオン注入を行った。その後、直径３００ｍｍのシリコン単結晶ウェーハからなるベースウェーハと貼り合わせて貼り合わせウェーハを作製した。そして、剥離熱処理（５００℃、３０分、窒素雰囲気）を行い、貼り合わせウェーハからボンドウェーハの一部を剥離しＳＯＩウェーハを製造し、ＳＣ１洗浄を施した。
なお、降温速度、熱処理炉からの取り出し温度を下記のように設定して行った。
実施例１ 降温速度：２．０℃／ｍｉｎ、 取り出し温度：２５０℃
比較例１ 降温速度：３．０℃／ｍｉｎ、 取り出し温度：２５０℃
比較例２ 降温速度：３．０℃／ｍｉｎ、 取り出し温度：２２５℃
比較例３ 降温速度：３．０℃／ｍｉｎ、 取り出し温度：５００℃
比較例４ 降温速度：３．０℃／ｍｉｎ、 取り出し温度：３６０℃
比較例５ 降温速度：３．０℃／ｍｉｎ、 取り出し温度：２９５℃
比較例６ 降温速度：５．０℃／ｍｉｎ、 取り出し温度：２５０℃
これらの実施例１、比較例１−６の各種条件およびスクラッチ発生率、ＳＯＩ膜厚分布異常発生率について表１に示す。また図３に、実施例１、比較例３−５のＳＯＩ膜厚分布の測定結果を示す。
Figure 2014120587
表１、図３に示すように、本発明の製造方法を実施し、降温速度を３．０℃／ｍｉｎより遅く設定し、かつ、取り出し温度を２５０℃以下とした実施例１においては、スクラッチ発生率を５％という小さい値に留めることができ、かつ、ＳＯＩ膜厚分布異常発生率も５％に抑制することができ、スクラッチおよびＳＯＩ膜厚異常のない優れたＳＯＩウェーハを歩留り良く製造することができた。
一方、本発明とは異なり、従来法のように降温速度が３．０℃／ｍｉｎの比較例１−５は、スクラッチ発生率は、各々、１０％、１０％、１００％、５０％、３０％であり、実施例１の２〜２０倍の値であった。
また降温速度が５．０℃／ｍｉｎの比較例６は、それ以外の条件が同様の実施例１（２．０℃／ｍｉｎ）や比較例１（３．０℃／ｍｉｎ）と比べてスクラッチ発生率は２０％であり、実施例１や比較例１よりもさらに悪かった。
また、本発明と異なり、取り出し温度が２５０℃より高い比較例３−５では、ＳＯＩ膜厚分布異常発生率が、各々、１００％、１００％、５０％という高い値だった。
（実施例２）
直径３００ｍｍの両面が鏡面研磨されたシリコン単結晶ウェーハからなるボンドウェーハに熱酸化を行って１５０ｎｍの熱酸化膜を全面に形成した。そしてボンドウェーハの背面酸化膜をオーリングで保護した状態でＨＦ水溶液に浸漬して表面酸化膜を除去し、その後、ＣＭＰ加工により表面の再研磨を行い、再度、熱酸化を行い表面側に３０ｎｍの熱酸化膜（埋め込み酸化膜用）を形成した（背面酸化膜は１５５ｎｍに成長）。表面側の３０ｎｍの熱酸化膜を通して水素のイオン注入を行った後、直径３００ｍｍのシリコン単結晶ウェーハからなるベースウェーハと貼り合わせた。そして剥離熱処理（５００℃、３０分、窒素雰囲気）を施してＳＯＩウェーハを製造し、ＳＣ１洗浄を施した。
なお、降温速度を２．０℃／分とし、熱処理炉からの取り出し温度を２５０℃とした。
（実施例３）
イオン注入剥離法で剥離したボンドウェーハ（剥がしボンドウェーハであり、背面酸化膜１５０ｎｍ付きのもの）を、背面酸化膜をオーリングで保護した状態でＨＦ水溶液に浸漬して表面酸化膜を除去し、その後、ＣＭＰ加工により再生加工を行ったウェーハをボンドウェーハとして、熱酸化を行い表面側に３０ｎｍ熱酸化膜（埋め込み酸化膜用）を形成した（背面酸化膜は１５５ｎｍに成長）。表面側の３０ｎｍの熱酸化膜を通して水素のイオン注入を行った後、直径３００ｍｍのシリコン単結晶ウェーハからなるベースウェーハと貼り合わせた。そして剥離熱処理（５００℃、３０分、窒素雰囲気）を施してＳＯＩウェーハを製造し、ＳＣ１洗浄を施した。
なお、降温速度を２．０℃／分とし、熱処理炉からの取り出し温度を２５０℃とした。
（実施例４）
直径３００ｍｍの両面が鏡面研磨されたシリコン単結晶ウェーハからなるボンドウェーハに熱酸化を行って１５０ｎｍの熱酸化膜を全面に形成した。そしてボンドウェーハの背面酸化膜をオーリングで保護した状態でＨＦ水溶液に浸漬して表面酸化膜を除去し、その後、ＣＭＰ加工により表面の再研磨を行い、再度、熱酸化を行い表面側に３０ｎｍの熱酸化膜（埋め込み酸化膜用）を形成した（背面酸化膜は１５５ｎｍに成長）。３０ｎｍの熱酸化膜を通して水素及びヘリウムのイオン注入を行った後、直径３００ｍｍのシリコン単結晶ウェーハからなるベースウェーハと貼り合わせた。そして剥離熱処理（５００℃、３０分、窒素雰囲気）を施してＳＯＩウェーハを製造し、ＳＣ１洗浄を施した。
なお、降温速度を２．５℃／分とし、熱処理炉からの取り出し温度を２５０℃とした。
（比較例７）
直径３００ｍｍの両面が鏡面研磨されたシリコン単結晶ウェーハからなるボンドウェーハに３０ｎｍの熱酸化膜を作製した。そして３０ｎｍの熱酸化膜を通して水素及びヘリウムのイオン注入を行った後、直径３００ｍｍのシリコン単結晶ウェーハからなるベースウェーハと貼り合わせた。そして剥離熱処理（５００℃、３０分、窒素雰囲気）を施してＳＯＩウェーハを製造し、ＳＣ１洗浄を施した。
なお、降温速度を３．０℃／分とし、熱処理炉からの取り出し温度を３５０℃とした。
実施例２−４、比較例７の各種条件およびスクラッチ発生率、ＳＯＩ膜厚分布異常発生率について表２に示す。
Figure 2014120587
表２に示すように、本願発明のようにボンドウェーハとして、表面酸化膜よりも厚い背面酸化膜を有するシリコン単結晶ウェーハを用いた実施例２−４においては、スクラッチ発生率およびＳＯＩ膜厚分布異常発生率はいずれも０％であり、優れたＳＯＩウェーハを製造することができた。
また、実施例４ではイオン注入の際に共注入を行ったが、それでもなお、従来品と異なって上記のように優れたＳＯＩウェーハが得られた。
一方、比較例７では、降温速度も取り出し温度も本発明と異なり、スクラッチ発生率やＳＯＩ膜厚分布異常発生率は、共に高い値（各々、５０％、１００％）であった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１、２１…ボンドウェーハ、 １’、２１’…剥がしボンドウェーハ、
２、２２…半導体単結晶基板 ３、２３…酸化膜、
２３’…背面酸化膜、 ４、２４…水素イオン注入層、
２４’…ヘリウムイオン注入層、 ５、２５…ベースウェーハ、
６、２６…貼り合わせウェーハ、 ７、２７…ＳＯＩ層、
８、２８…ＳＯＩウェーハ。

Claims (7)

  1. 半導体単結晶基板からなるボンドウェーハの表面から水素及び希ガスのうち１種類以上のガスイオンをイオン注入してイオン注入層を形成し、該ボンドウェーハのイオン注入した表面とベースウェーハ表面とを酸化膜を介して貼り合わせた後、熱処理炉で剥離熱処理を行い前記イオン注入層でボンドウェーハを剥離することによりＳＯＩウェーハを作製するＳＯＩウェーハの製造方法において、
    前記剥離熱処理後、３．０℃／ｍｉｎよりも遅い降温速度で２５０℃以下まで降温してから剥離後のＳＯＩウェーハ及びボンドウェーハを熱処理炉から取り出すことを特徴とするＳＯＩウェーハの製造方法。
  2. 前記イオン注入層を形成するボンドウェーハとして、表面酸化膜よりも厚い背面酸化膜を有する半導体単結晶基板を用意し、該表面酸化膜を通して前記イオン注入を行うことを特徴とする請求項１に記載のＳＯＩウェーハの製造方法。
  3. 前記表面酸化膜よりも厚い背面酸化膜を有する半導体単結晶基板として、
    半導体単結晶基板の全面に熱酸化膜を形成した後、表面側の熱酸化膜を除去することによって背面側のみに熱酸化膜を有する半導体単結晶基板を作製し、該背面側のみに熱酸化膜を有する半導体単結晶基板を熱酸化することによって作製したウェーハを用いることを特徴とする請求項２に記載のＳＯＩウェーハの製造方法。
  4. 前記背面側のみに熱酸化膜を有する半導体単結晶基板を熱酸化する前に、熱酸化膜が除去された表面側を研磨することを特徴とする請求項３に記載のＳＯＩウェーハの製造方法。
  5. 前記表面酸化膜よりも厚い背面酸化膜を有する半導体単結晶基板として、イオン注入層で剥離したボンドウェーハを再生加工して作製したウェーハを用いることを特徴とする請求項２から請求項４のいずれか一項に記載のＳＯＩウェーハの製造方法。
  6. 前記再生加工を、前記剥離後のボンドウェーハの背面酸化膜を除去せずに行うことを特徴とする請求項５に記載のＳＯＩウェーハの製造方法。
  7. 前記イオン注入を水素イオンとヘリウムイオンの共注入によって行い、該共注入においてヘリウムイオンを水素イオンよりも深く注入することを特徴とする請求項１から請求項６のいずれか一項に記載のＳＯＩウェーハの製造方法。
JP2012274110A 2012-12-14 2012-12-14 Ｓｏｉウェーハの製造方法 Active JP5780234B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2012274110A JP5780234B2 (ja) 2012-12-14 2012-12-14 Ｓｏｉウェーハの製造方法
PCT/JP2013/006560 WO2014091670A1 (ja) 2012-12-14 2013-11-07 Ｓｏｉウェーハの製造方法
KR1020157015578A KR101901872B1 (ko) 2012-12-14 2013-11-07 Soi웨이퍼의 제조방법
SG11201502119TA SG11201502119TA (en) 2012-12-14 2013-11-07 Method for manufacturing soi wafer
EP13863262.5A EP2887383B1 (en) 2012-12-14 2013-11-07 Soi wafer manufacturing method
US14/428,700 US9337080B2 (en) 2012-12-14 2013-11-07 Method for manufacturing SOI wafer
CN201380064933.0A CN104885190B (zh) 2012-12-14 2013-11-07 Soi晶圆的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012274110A JP5780234B2 (ja) 2012-12-14 2012-12-14 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2014120587A true JP2014120587A (ja) 2014-06-30
JP5780234B2 JP5780234B2 (ja) 2015-09-16

Family

ID=50933979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012274110A Active JP5780234B2 (ja) 2012-12-14 2012-12-14 Ｓｏｉウェーハの製造方法

Country Status (7)

Country Link
US (1) US9337080B2 (ja)
EP (1) EP2887383B1 (ja)
JP (1) JP5780234B2 (ja)
KR (1) KR101901872B1 (ja)
CN (1) CN104885190B (ja)
SG (1) SG11201502119TA (ja)
WO (1) WO2014091670A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017054930A (ja) * 2015-09-09 2017-03-16 株式会社東芝 半導体装置の製造方法
JP2020504439A (ja) * 2017-01-13 2020-02-06 ソイテックＳｏｉｔｅｃ セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702564B (zh) * 2016-03-29 2018-10-16 上海华力微电子有限公司 一种改善晶圆翘曲度的方法
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
CN106597583B (zh) * 2016-12-30 2019-01-18 上海集成电路研发中心有限公司 一种形成光学分光透镜的结构和方法
FR3064398B1 (fr) * 2017-03-21 2019-06-07 Soitec Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347176A (ja) * 2002-03-20 2003-12-05 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2006270039A (ja) * 2005-02-28 2006-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
JP2008300435A (ja) * 2007-05-29 2008-12-11 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハのシリコン酸化膜形成方法
WO2012063402A1 (ja) * 2010-11-10 2012-05-18 信越半導体株式会社 シリコン単結晶ウェーハの熱酸化膜形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098124A (ja) 1995-06-15 1997-01-10 Nippondenso Co Ltd 絶縁分離基板及びその製造方法
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2002110688A (ja) * 2000-09-29 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
JP4407127B2 (ja) 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US20070069335A1 (en) * 2003-09-08 2007-03-29 Akihiko Endo Bonded wafer and its manufacturing method
WO2006092886A1 (ja) * 2005-02-28 2006-09-08 Shin-Etsu Handotai Co., Ltd. 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
WO2008030501A2 (en) 2006-09-06 2008-03-13 Ultra Clean Holdings, Incorporated Pre-certified process chamber and method
US7763502B2 (en) 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
JP2009283582A (ja) 2008-05-21 2009-12-03 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP5548395B2 (ja) 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8148237B2 (en) * 2009-08-07 2012-04-03 Varian Semiconductor Equipment Associates, Inc. Pressurized treatment of substrates to enhance cleaving process
CN102986020A (zh) 2010-06-30 2013-03-20 康宁股份有限公司 对绝缘体基材上的硅进行精整的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347176A (ja) * 2002-03-20 2003-12-05 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2006270039A (ja) * 2005-02-28 2006-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
JP2008300435A (ja) * 2007-05-29 2008-12-11 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハのシリコン酸化膜形成方法
WO2012063402A1 (ja) * 2010-11-10 2012-05-18 信越半導体株式会社 シリコン単結晶ウェーハの熱酸化膜形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017054930A (ja) * 2015-09-09 2017-03-16 株式会社東芝 半導体装置の製造方法
US10068775B2 (en) 2015-09-09 2018-09-04 Toshiba Memory Corporation Method of bonding supporting substrate with device substrate for fabricating semiconductor device
JP2020504439A (ja) * 2017-01-13 2020-02-06 ソイテックＳｏｉｔｅｃ セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス

Also Published As

Publication number Publication date
KR101901872B1 (ko) 2018-09-28
CN104885190B (zh) 2018-01-02
CN104885190A (zh) 2015-09-02
EP2887383A4 (en) 2016-03-30
EP2887383A1 (en) 2015-06-24
JP5780234B2 (ja) 2015-09-16
US20150249035A1 (en) 2015-09-03
EP2887383B1 (en) 2020-03-25
KR20150093703A (ko) 2015-08-18
US9337080B2 (en) 2016-05-10
WO2014091670A1 (ja) 2014-06-19
SG11201502119TA (en) 2015-05-28

Similar Documents

Publication Publication Date Title
JP5780234B2 (ja) Ｓｏｉウェーハの製造方法
WO2013102968A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
WO2015136834A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP5821828B2 (ja) Ｓｏｉウェーハの製造方法
JP5261960B2 (ja) 半導体基板の製造方法
JP6380245B2 (ja) Ｓｏｉウェーハの製造方法
JP2008016534A (ja) 貼り合わせウェーハの製造方法
KR102019653B1 (ko) Soi 웨이퍼의 제조방법 및 soi 웨이퍼
KR102095383B1 (ko) 접합 웨이퍼의 제조방법
JP2016201454A (ja) Ｓｏｉウェーハの製造方法
WO2014080565A1 (ja) Ｓｏｉウェーハの製造方法
WO2017217129A1 (ja) 貼り合わせウェーハの製造方法
JP5564785B2 (ja) 貼り合わせ基板の製造方法
JP6607207B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2010045345A (ja) 貼り合わせウェーハの製造方法
JP2005079389A (ja) 貼り合わせウェーハの分離方法及びその分離用ボート
KR20160052551A (ko) 접합 웨이퍼의 제조방법
JP2009111347A (ja) 貼り合わせウェーハの製造方法
JP2009252948A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141117

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150410

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150629

R150 Certificate of patent or registration of utility model

Ref document number: 5780234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250