JP2016201454A - Soiウェーハの製造方法 - Google Patents
Soiウェーハの製造方法 Download PDFInfo
- Publication number
- JP2016201454A JP2016201454A JP2015080318A JP2015080318A JP2016201454A JP 2016201454 A JP2016201454 A JP 2016201454A JP 2015080318 A JP2015080318 A JP 2015080318A JP 2015080318 A JP2015080318 A JP 2015080318A JP 2016201454 A JP2016201454 A JP 2016201454A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- oxide film
- heat treatment
- soi
- soi wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】裏面に酸化膜を有する貼り合わせSOIウェーハに、バッチ式炉によりアルゴン雰囲気下で熱処理を施してSOI層の表面を平坦化する工程において、LPDの増加を抑制することができるSOIウェーハの製造方法を提供することを目的とする。
【解決手段】裏面に酸化膜を有する貼り合わせSOIウェーハに、アルゴン雰囲気下で熱処理を施してSOI層の表面を平坦化する工程を有するSOIウェーハの製造方法であって、アルゴン雰囲気下での熱処理を1120℃以上1170℃以下の温度でバッチ式熱処理炉により行うことを特徴とするSOIウェーハの製造方法。
【選択図】図1
【解決手段】裏面に酸化膜を有する貼り合わせSOIウェーハに、アルゴン雰囲気下で熱処理を施してSOI層の表面を平坦化する工程を有するSOIウェーハの製造方法であって、アルゴン雰囲気下での熱処理を1120℃以上1170℃以下の温度でバッチ式熱処理炉により行うことを特徴とするSOIウェーハの製造方法。
【選択図】図1
Description
本発明は、SOIウェーハの製造方法に関し、特にボンドウェーハとベースウェーハを貼り合わせて作製する貼り合わせSOIウェーハの製造方法に関する。
半導体素子用のウェーハの一つとして、絶縁膜である埋め込み酸化膜の上にシリコン層(以下、SOI層と呼ぶことがある)を形成したSOI(Silicon On Insulator)ウェーハがある。このSOIウェーハは、デバイス作製領域となる基板表層部のSOI層が埋め込み絶縁層(埋め込み酸化膜層(BOX層))により基板内部と電気的に分離されているため、寄生容量が小さく、耐放射性能力が高いなどの特徴を有する。そのため、高速・低消費電力動作、ソフトエラー防止などの効果が期待され、高性能半導体素子用の基板として有望視されている。
ベースウェーハ、BOX層、SOI層という構造を有するSOIウェーハは、一般に貼り合わせ法で製造されることが多い。この貼り合わせ法は、例えば2枚のシリコン単結晶ウェーハのうちの少なくとも一方の表面にシリコン酸化膜を形成した後、この形成した酸化膜を介して2枚のウェーハを密着させ、結合熱処理を施すことによって結合力を高め、その後に片方のウェーハ(SOI層を形成するウェーハ(以下、ボンドウェーハ))を鏡面研磨や、いわゆるイオン注入剥離法により薄膜化して、SOIウェーハを製造する方法である。
このような貼り合わせ法でSOIウェーハを製造する場合、デバイスが作製されるSOI層から貼り合わせ界面を遠ざける目的で、ボンドウェーハ側に酸化膜を形成することが多かった。
一方、近年では、様々な通信機器で高速化大容量化が進んでいる。それに伴い高周波デデバイス(RFデバイス)用半導体も高性能化が求められている。RFデバイス用SOIウェーハは高抵抗率のベースウェーハ、及び、厚いBOX酸化膜を用いることが基本となっている。その場合、通常のボンド酸化(ボンドウェーハ側に酸化膜を形成すること)ではなく、ベース酸化(ベースウェーハ側に酸化膜を形成すること)が用いられる。その理由は、厚い酸化膜を通してボンドウェーハ側に水素を打ち込むには高エネルギーが必要であり、SOI膜厚均一性やパーティクルの増加等が問題になるためである。これらが、ベース酸化工程を用いる主な理由である。
イオン注入剥離法により貼り合わせSOIウェーハを製造するには、剥離後のSOI層表面の平坦性を高める工程が必要となる。この平坦化工程には、CMP(Chemical Mechanical Polish)を用いて行う平坦化工程と、水素ガスや不活性ガス雰囲気下の高温アニール(以下では平坦化熱処理と言うことがある)による平坦化工程がある。通常はこれらのいずれかが、剥離後の貼り合わせSOIウェーハに対して実施される。
CMPによる平坦化工程後のSOI層表面のラフネスは鏡面研磨ウェーハと同等であるが、SOI層の面内膜厚均一性が劣化する傾向がある。一方、高温アニールによる平坦化工程ではラフネスは鏡面研磨ウェーハより少し大きいが、膜厚均一性は良い。特に直径300mm以上の大直径ウェーハにおいては、CMPによる平坦化工程では膜厚均一性の劣化が著しい。それと比較して、高温アニールによる平坦化ではそのような傾向はない。
高温アニールによりSOI層表面を平坦化する熱処理の例として、不活性ガスであるアルゴンガスを含有するアルゴン雰囲気でのアニール(以下、Arアニールと言う)がある(特許文献1)。
特許文献1の図1(e)、及び[0047]段落には、裏面に酸化膜のあるSOIウェーハに、平坦化熱処理として不活性ガス雰囲気で熱処理することが記載されているが、アルゴン雰囲気の場合、1200℃以上で行うことが好ましいとされている(特許文献1の[0048]段落参照)。
本発明者らは、裏面に酸化膜があるSOIウェーハをバッチ式熱処理炉で高温Arアニール処理すると、ウェーハ支持部直下に位置するウェーハのSOI層の表面を中心に、Arアニール前に比べてLPD(Light Point Defect)が増加する傾向があることを新規に見出した。
観察されたLPDをSEM(Scanning Electron Microscope) EDX(Energy Dispersive X−ray Spectroscopy)により分析を行うと、酸素とシリコンが検出される。しかし、バッチ炉の一番上に充填されたウェーハには常にLPDの増加が見られない。
観察されたLPDをSEM(Scanning Electron Microscope) EDX(Energy Dispersive X−ray Spectroscopy)により分析を行うと、酸素とシリコンが検出される。しかし、バッチ炉の一番上に充填されたウェーハには常にLPDの増加が見られない。
一方、裏面に酸化膜がないSOIウェーハの場合には、アニール前後でLPDの増加は見られない。これは、LPDの増加が裏面酸化膜に依存していることを示唆している。裏面に酸化膜があるSOIウェーハに高温Arアニールを施す際には、このLPDの増加を抑える必要がある。
本発明は、上記問題点に鑑みてなされたものであって、裏面に酸化膜を有する貼り合わせSOIウェーハに、バッチ式炉によりアルゴン雰囲気下で熱処理を施してSOI層の表面を平坦化する工程において、LPDの増加を抑制することができるSOIウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、裏面に酸化膜を有する貼り合わせSOIウェーハに、アルゴン雰囲気下で熱処理を施してSOI層の表面を平坦化する工程を有するSOIウェーハの製造方法であって、
前記アルゴン雰囲気下での熱処理を1120℃以上1170℃以下の温度でバッチ式熱処理炉により行うことを特徴とするSOIウェーハの製造方法を提供する。
前記アルゴン雰囲気下での熱処理を1120℃以上1170℃以下の温度でバッチ式熱処理炉により行うことを特徴とするSOIウェーハの製造方法を提供する。
このように、アルゴン雰囲気下での熱処理を1120℃以上1170℃以下の温度で行うことで、バッチ式熱処理炉を用いてArアニールを行っても、貼り合わせSOIウェーハの表面のLPDの増加を抑制することができる。
このとき、前記裏面の酸化膜の膜厚を500nm以上とすることが好ましい。
このような裏面の酸化膜の膜厚とすることで、LPDの増加の抑制に加え、ヘイズ(Haze)の悪化も防ぐことができる。
このような裏面の酸化膜の膜厚とすることで、LPDの増加の抑制に加え、ヘイズ(Haze)の悪化も防ぐことができる。
このとき、シリコン単結晶からなるボンドウェーハの表面から水素または希ガスのうち少なくとも1種類のガスイオンをイオン注入してイオン注入層を形成し、該ボンドウェーハのイオン注入した表面と、シリコン単結晶からなるベースウェーハの表面とを、該ベースウェーハの全面に形成したシリコン酸化膜を介して貼り合わせた後、前記イオン注入層で前記ボンドウェーハを剥離することにより作製された貼り合わせSOIウェーハを、前記裏面に酸化膜を有する貼り合わせSOIウェーハとして用いることが好ましい。
このような方法で作製された、裏面に酸化膜を有する貼り合わせSOIウェーハであれば、本発明のSOIウェーハの製造方法に好適に適用することができる。
このような方法で作製された、裏面に酸化膜を有する貼り合わせSOIウェーハであれば、本発明のSOIウェーハの製造方法に好適に適用することができる。
以上のように、本発明によれば、Arアニールによる平坦化熱処理を1120℃以上1170℃以下の温度で行うことで、バッチ式熱処理炉を用いても、LPDの増加を抑制することができる。また、貼り合わせSOIウェーハの裏面の酸化膜の膜厚を500nm以上とすることで、ヘイズの悪化も防ぐことができる。
以下、本発明をより詳細に説明する。
上記のように、裏面に酸化膜を有する貼り合わせSOIウェーハのArアニールによる平坦化熱処理工程において、LPDを増加させることなくSOI層の平坦化を行えるSOIウェーハの製造方法が求められている。
上記のように、裏面に酸化膜を有する貼り合わせSOIウェーハのArアニールによる平坦化熱処理工程において、LPDを増加させることなくSOI層の平坦化を行えるSOIウェーハの製造方法が求められている。
本発明者らは、上記目的を達成するために鋭意検討を行った結果、裏面に酸化膜を有する貼り合わせSOIウェーハに、アルゴン雰囲気下で熱処理を施してSOI層の表面を平坦化する工程を有するSOIウェーハの製造方法であって、
前記アルゴン雰囲気下での熱処理を1120℃以上1170℃以下の温度でバッチ式熱処理炉により行うことを特徴とするSOIウェーハの製造方法が、上記課題を解決できることを見出し、本発明を完成させた。
前記アルゴン雰囲気下での熱処理を1120℃以上1170℃以下の温度でバッチ式熱処理炉により行うことを特徴とするSOIウェーハの製造方法が、上記課題を解決できることを見出し、本発明を完成させた。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図1は、本発明の貼り合わせSOIウェーハの製造方法の一実施形態を示す工程フロー図である。以下では、本発明の貼り合わせSOIウェーハの製造方法を図1を参照して工程順に説明する。
図1は、本発明の貼り合わせSOIウェーハの製造方法の一実施形態を示す工程フロー図である。以下では、本発明の貼り合わせSOIウェーハの製造方法を図1を参照して工程順に説明する。
図1において、まず、ベースウェーハ1とボンドウェーハ4を準備する。ベースウェーハ1及びボンドウェーハ4としては、シリコン単結晶ウェーハを好適に用いることができる。シリコン単結晶ウェーハには、ポリッシュウェーハ、エピタキシャルウェーハ、熱処理ウェーハ等、様々なウェーハが存在するが、その種類に関係なく本発明に適用することができる。
次に、図1(a)に示すように、ベースウェーハ1の全面に酸化膜2を形成する(ベース酸化)。酸化膜2は、例えば通常の熱酸化により形成することができる。酸化膜2の厚さは特に限定されないが、例えば500nmとすることができる。
一方、ボンドウェーハ4には、図1(b)に示すように、水素または希ガスのうち少なくとも1種類のガスイオンをイオン注入してイオン注入層3を形成するのが好ましい。これは、後述する図1(d)に示す工程において、このイオン注入層3を剥離面とするためのものである。この剥離法はイオン注入剥離法と呼ばれる。イオン注入層3のボンドウェーハ4の表面からの深さは、所望のSOI層の厚さに応じて、注入するイオンの種類やエネルギーを調整することにより設定することができる。
次に、酸化膜2を形成したベースウェーハ1とイオン注入層3を形成したボンドウェーハ4を、ボンドウェーハのイオン注入層を形成した側の面が、貼り合わせ面側になるようにして、図1(c)に示すように、酸化膜2を介して貼り合わせる(貼り合わせ工程)。この貼り合わせ工程の前には、ウェーハの表面に付着しているパーティクル及び有機物などの汚染物を除去するため、ベースウェーハ1とボンドウェーハ4の貼り合わせ前洗浄が実施されてもよい。貼り合わせ前洗浄としては、例えばRCA洗浄等を用いることができる。
貼り合わせ工程において貼り合わせたベースウェーハ1とボンドウェーハ4に対して、例えば窒素雰囲気で500℃程度の温度で剥離熱処理を行うと、イオン注入層3を剥離面としてボンドウェーハを剥離することができる(剥離工程)。この剥離工程により、図1(d)に示すように、剥離後のSOI層5、BOX層6(酸化膜2)、ベースウェーハ1からなり、裏面に酸化膜2を有する貼り合わせSOIウェーハ10を作製することができる。この時、副産物として剥離後のボンドウェーハ9が生成されるが、この剥離後のボンドウェーハ9は新品のボンドウェーハ4として再生することが可能である。
剥離後のSOI層5とベースウェーハ1の貼り合わせ界面の結合力を高めるために、高温の酸化性雰囲気にて結合熱処理を行う(結合熱処理工程)。この結合熱処理により、図1(e)に示したように、剥離後のSOI層5の表面に結合熱処理による表面酸化膜7が形成される。その後、結合熱処理で形成された表面酸化膜7を例えばフッ酸などにより除去する。この酸化膜形成と酸化膜除去による犠牲酸化処理によって、剥離時に発生した機械的ダメージや水素イオン等のイオン注入時に発生した注入ダメージが除去できる。
次に、図1(f)に示した平坦化処理工程を実施する。表面酸化膜7が除去された貼り合わせSOIウェーハをAr雰囲気下で、縦型バッチ炉により熱処理する。本発明のSOIウェーハの製造方法では、アルゴン雰囲気下での熱処理(Arアニール処理)の温度を
1120℃以上、1170℃以下とする。Arアニール処理時間は特に限定されないが、3分から10時間、より好ましくは30分から2時間程度とすることができる。この高温のArアニール処理により、SOI層8の表面のシリコン原子にマイグレーションが生じ、SOI層8の表面が平坦化される。尚、本発明のアルゴン雰囲気とは、Arガス100%の雰囲気のほか、Arガスを主成分とする非酸化性雰囲気とすることもできる。
1120℃以上、1170℃以下とする。Arアニール処理時間は特に限定されないが、3分から10時間、より好ましくは30分から2時間程度とすることができる。この高温のArアニール処理により、SOI層8の表面のシリコン原子にマイグレーションが生じ、SOI層8の表面が平坦化される。尚、本発明のアルゴン雰囲気とは、Arガス100%の雰囲気のほか、Arガスを主成分とする非酸化性雰囲気とすることもできる。
Arアニール処理の温度を1120℃未満とすると、SOI層8の表面の平坦化がほとんど進まないため、Arアニール処理の温度は1120℃以上とする必要があるが、平坦化に要する熱処理時間を短縮し製造コストを低減するためには1150℃以上にすることが好ましい。
Arアニールによる平坦化処理を行った貼り合わせSOIウェーハに対して、さらに熱酸化膜形成と酸化膜除去を伴った犠牲酸化処理を行い、SOI層の膜厚の調整を行うこともできる。以上の工程により、貼り合わせSOIウェーハの作製が完了する。
ベースウェーハ1として高抵抗率のシリコン単結晶ウェーハを使用し、酸化膜2の厚さを500nm程度以上とすれば、作製された貼り合わせSOIウェーハは高周波デバイス用半導体基板として好適なものになる。
ベースウェーハ1として高抵抗率のシリコン単結晶ウェーハを使用し、酸化膜2の厚さを500nm程度以上とすれば、作製された貼り合わせSOIウェーハは高周波デバイス用半導体基板として好適なものになる。
次に、本発明のSOIウェーハの製造方法により、LPDの増加を抑えることができる理由について以下に説明する。
まず、1170℃を超える平坦化熱処理温度でLPDが増加する理由について詳しく説明する。
前述のように、裏面酸化膜のあるSOIウェーハを1200℃以上の温度でバッチ式熱処理炉を用いてArアニール処理するとLPDが増加する。Arアニール処理の温度を低温化(1120℃以上1170℃以下)することにより、裏面酸化膜起因のLPDの増加は無くなる。この現象は、以下のように説明することができる。
前述のように、裏面酸化膜のあるSOIウェーハを1200℃以上の温度でバッチ式熱処理炉を用いてArアニール処理するとLPDが増加する。Arアニール処理の温度を低温化(1120℃以上1170℃以下)することにより、裏面酸化膜起因のLPDの増加は無くなる。この現象は、以下のように説明することができる。
LPDの増加は、SOIウェーハ裏面のボート支持部との接触部で裏面酸化膜にピンホールが発生し、露出したSiとSiO2の境界面において、SiOが気化することで界面の侵食が進行するため、裏面酸化膜が薄膜状に分離しやすくなるのと同時に、ボート支持部との接触の影響も加わって、SiO2及びSiがウェーハ裏面から分離して落下し、すぐ下に充填されたウェーハのLPDとなることによる。Arアニールが低温な程、アニール時のウェーハの変形が小さくなるためボート支持部との接触が抑制され、その結果、ピンホールの発生は抑えられる。さらに、低温であるためにSiOの気化も抑えられ、LPDの増加が抑制される。
図5は、裏面に厚さ500nmの酸化膜を有するSOIウェーハをアルゴン含有雰囲気下で、1150℃、1165℃、1200℃の各温度で1時間熱処理した後のSOIウェーハ裏面のボート接触部に形成されたピット深さを示している。1200℃の熱処理では、1150℃及び1165℃での熱処理に比べて形成されたピットの深さが10μm以上と極めて深く、SiOの気化が強く進行したことを示している。
一方、熱処理温度が1150℃及び1165℃の場合は、SOIウェーハ裏面のピット深さは2μm未満であり、1200℃に比べて大幅に小さくなっており、SiOの気化は進行していないと考えられる。
次に、1120℃未満の平坦化熱処理温度でLPDが増加し、かつ平坦化も行うことができない理由について説明する。
1120℃未満の平坦化熱処理温度では、SOI層表面のマイグレーションが十分に行われず、SOI層表面の自然酸化膜がエッチングにより除去されるときにできる連続したピットが平坦化熱処理によっても回復しない。そのため、検出されるLPDが増加する。
また、形成されたピットが回復しないため、SOI層表面のラフネスも、1120℃以上で熱処理した場合に比べ大きな値になってしまう。つまり、SOI層表面のマイグレーションによる平坦化を行うためには、1120℃以上の熱処理温度が必要である。
1120℃未満の平坦化熱処理温度では、SOI層表面のマイグレーションが十分に行われず、SOI層表面の自然酸化膜がエッチングにより除去されるときにできる連続したピットが平坦化熱処理によっても回復しない。そのため、検出されるLPDが増加する。
また、形成されたピットが回復しないため、SOI層表面のラフネスも、1120℃以上で熱処理した場合に比べ大きな値になってしまう。つまり、SOI層表面のマイグレーションによる平坦化を行うためには、1120℃以上の熱処理温度が必要である。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
裏面に酸化膜を有する貼り合わせSOIウェーハを製造し、バッチ式熱処理炉を用いてArアニールによる平坦化処理を行い、その後、SOIウェーハ表面のLPD、ヘイズ、及びラフネスを評価した。ラフネスの指標として、RMS(自乗平均粗さ)を用いた。
裏面に酸化膜を有する貼り合わせSOIウェーハを製造し、バッチ式熱処理炉を用いてArアニールによる平坦化処理を行い、その後、SOIウェーハ表面のLPD、ヘイズ、及びラフネスを評価した。ラフネスの指標として、RMS(自乗平均粗さ)を用いた。
[SOIウェーハの製造]
まず、ボンドウェーハ4及びベースウェーハ1として、両面が研磨された直径300mm、導電型p型、抵抗率10Ωcm、結晶方位<100>のシリコン単結晶ウェーハを準備した。
次にベースウェーハ1を熱酸化し、全面にシリコン酸化膜2を形成した。ここでは、裏面酸化膜の厚さの違いによる効果を比較するため、膜厚の異なる3種類の酸化膜を有するベースウェーハを作製した。
まず、ボンドウェーハ4及びベースウェーハ1として、両面が研磨された直径300mm、導電型p型、抵抗率10Ωcm、結晶方位<100>のシリコン単結晶ウェーハを準備した。
次にベースウェーハ1を熱酸化し、全面にシリコン酸化膜2を形成した。ここでは、裏面酸化膜の厚さの違いによる効果を比較するため、膜厚の異なる3種類の酸化膜を有するベースウェーハを作製した。
一方、ボンドウェーハ4の貼り合わせ面側から水素イオンを注入することでイオン注入層3を形成し、その後、上記ベースウェーハ1と、シリコン酸化膜2を介して貼り合わせて、剥離熱処理を施してボンドウェーハを剥離し、BOX層(シリコン酸化膜2)上に薄いSOI層を形成した。続いて、SOI層のダメージ除去及び貼り合わせ強度向上のため、950℃で犠牲酸化処理(酸化と酸化膜除去(SOI層表面のみ))を行って、裏面にのみ酸化膜を有するSOIウェーハ(裏面酸化膜厚:100nm、500nm、900nm)を製造した。
[Arアニール]
縦型のバッチ式熱処理炉を用い、50枚のSOIウェーハを充填し、100%Arガス雰囲気下で、1120℃(実施例1)、1150℃(実施例2)、1165℃(実施例3)、1170℃(実施例4)の各温度で、1時間の熱処理を行った。
縦型のバッチ式熱処理炉を用い、50枚のSOIウェーハを充填し、100%Arガス雰囲気下で、1120℃(実施例1)、1150℃(実施例2)、1165℃(実施例3)、1170℃(実施例4)の各温度で、1時間の熱処理を行った。
[LPD、ヘイズ、及びRMSの測定]
縦型のバッチ式熱処理炉の炉内中央部のSOIウェーハ(Arアニール処理後)のSOI層表面のLPD、ヘイズ、及びRMSを測定した。LPD及びヘイズの測定装置として、KLAテンコール社製SP2を用いた。LPDの測定サイズは90nm以上とした。
RMSはAFM(原子間力顕微鏡)により、SOI層表面の30μm×30μmのエリアで求めた。
縦型のバッチ式熱処理炉の炉内中央部のSOIウェーハ(Arアニール処理後)のSOI層表面のLPD、ヘイズ、及びRMSを測定した。LPD及びヘイズの測定装置として、KLAテンコール社製SP2を用いた。LPDの測定サイズは90nm以上とした。
RMSはAFM(原子間力顕微鏡)により、SOI層表面の30μm×30μmのエリアで求めた。
測定結果を以下に示す。
まず、各SOIウェーハのLPDの測定結果を表1に示した。LPDの単位は、個/ウェーハである。
尚、前述のように裏面に酸化膜がない(裏面酸化膜厚0nm)場合は、1200℃で熱処理を行ってもLPDの増加はない。このため、比較のための参考水準として、裏面酸化膜厚0nmの結果も表1中に示した。
まず、各SOIウェーハのLPDの測定結果を表1に示した。LPDの単位は、個/ウェーハである。
尚、前述のように裏面に酸化膜がない(裏面酸化膜厚0nm)場合は、1200℃で熱処理を行ってもLPDの増加はない。このため、比較のための参考水準として、裏面酸化膜厚0nmの結果も表1中に示した。
また、熱処理温度1165℃、裏面酸化膜厚500nmの場合のLPDのウェーハ面内マップを図2に示した。LPDの位置には特別な傾向は認められなかった。
(比較例)
Arアニールを実施するSOIウェーハを実施例に記載した手順と同様の手順で製造した。その後、実施例で使用した縦型のバッチ式熱処理炉を用い、50枚のSOIウェーハを充填し、100%Arガス雰囲気下で、1080℃(比較例1)、1100℃(比較例2)、1185℃(比較例3)、1200℃(比較例4)の各温度で1時間の熱処理を行った。すなわち、比較例においては熱処理温度を低温または高温としたこと以外は、実施例と同様の処理を行った。
Arアニールを実施するSOIウェーハを実施例に記載した手順と同様の手順で製造した。その後、実施例で使用した縦型のバッチ式熱処理炉を用い、50枚のSOIウェーハを充填し、100%Arガス雰囲気下で、1080℃(比較例1)、1100℃(比較例2)、1185℃(比較例3)、1200℃(比較例4)の各温度で1時間の熱処理を行った。すなわち、比較例においては熱処理温度を低温または高温としたこと以外は、実施例と同様の処理を行った。
熱処理後の各SOIウェーハに対して、実施例と同じ測定装置及び測定条件を用いてLPD、ヘイズ、及びRMSを評価し、LPDの評価結果を表1に、ヘイズの評価結果を表2に、RMSの評価結果を表3に、実施例の結果と併せてそれぞれ示した。
また、熱処理温度1200℃、裏面酸化膜厚500nmの場合のLPDのウェーハ面内マップを図3に示した。さらに、参考として、熱処理温度が1200℃で、裏面に酸化膜が無い場合(裏面酸化膜厚0nm)のLPDのウェーハ面内マップを図4に示した。
また、熱処理温度1200℃、裏面酸化膜厚500nmの場合のLPDのウェーハ面内マップを図3に示した。さらに、参考として、熱処理温度が1200℃で、裏面に酸化膜が無い場合(裏面酸化膜厚0nm)のLPDのウェーハ面内マップを図4に示した。
まず、LPDの評価結果について、表1を参照して以下にまとめる。
熱処理温度1185℃(比較例3)及び1200℃(比較例4)では、裏面酸化膜が厚い場合(500nm、900nm)、表1に示したようにLPDが増加した。熱処理温度1170℃(実施例3)でのLPD個数と比較すると、いずれも4倍近くまで増加した。LPDを実際に観察すると、大部分が異物であり、SEM EDXによる分析でSiとOが検出された。
熱処理温度1080℃(比較例1)及び1100℃(比較例2)では、裏面の酸化膜厚がいずれの場合でも、LPDが大幅に増加した。これは、前述のように、SOI層表面の自然酸化膜が除去されるときにできる連続したピットが熱処理で回復されずに、そのまま検出されるためと考えられる。
これに対し、熱処理温度1120℃(実施例1)、1150℃(実施例2)、1165℃(実施例3)、1170℃(実施例4)では、裏面酸化膜の膜厚がいずれの場合でも、LPDの増加はなく、本発明の効果を確認することができた。
熱処理温度1185℃(比較例3)及び1200℃(比較例4)では、裏面酸化膜が厚い場合(500nm、900nm)、表1に示したようにLPDが増加した。熱処理温度1170℃(実施例3)でのLPD個数と比較すると、いずれも4倍近くまで増加した。LPDを実際に観察すると、大部分が異物であり、SEM EDXによる分析でSiとOが検出された。
熱処理温度1080℃(比較例1)及び1100℃(比較例2)では、裏面の酸化膜厚がいずれの場合でも、LPDが大幅に増加した。これは、前述のように、SOI層表面の自然酸化膜が除去されるときにできる連続したピットが熱処理で回復されずに、そのまま検出されるためと考えられる。
これに対し、熱処理温度1120℃(実施例1)、1150℃(実施例2)、1165℃(実施例3)、1170℃(実施例4)では、裏面酸化膜の膜厚がいずれの場合でも、LPDの増加はなく、本発明の効果を確認することができた。
また、図5に示したように、裏面酸化膜の膜厚が厚い場合(500nm)、1200℃の熱処理では、ボート接触部でのウェーハ裏面の欠損が大きい(ピット深さが深い)が、1150℃及び1165℃の熱処理では欠損が小さかった。
一方、裏面酸化膜の膜厚が100nmの場合は、熱処理温度が1185℃及び1200℃であってもLPDの増加は見られなかった。
次に、ヘイズの評価結果について、表2を参照して以下にまとめる。
ヘイズは、熱処理温度を1185℃、1200℃とすると、裏面酸化膜の膜厚がいずれの場合でも、1120℃、1150℃、1165℃、及び1170℃よりも悪化した。熱処理温度1200℃では、1185℃よりも悪化しており、熱処理温度が高温になるほど悪化する傾向があった。
一方、低温側の熱処理温度1080℃、1100℃においてもヘイズは悪化した。この原因もLPDと同様に、SOI層表面の自然酸化膜が除去されるときにできるピットが熱処理によっても回復しないためだと考えられる。
ヘイズは、熱処理温度を1185℃、1200℃とすると、裏面酸化膜の膜厚がいずれの場合でも、1120℃、1150℃、1165℃、及び1170℃よりも悪化した。熱処理温度1200℃では、1185℃よりも悪化しており、熱処理温度が高温になるほど悪化する傾向があった。
一方、低温側の熱処理温度1080℃、1100℃においてもヘイズは悪化した。この原因もLPDと同様に、SOI層表面の自然酸化膜が除去されるときにできるピットが熱処理によっても回復しないためだと考えられる。
裏面酸化膜の膜厚が100nmの場合、熱処理温度が1170℃を超えるとヘイズが悪化するのは他の場合と同様であるが、熱処理温度が1120℃、1150℃、1165℃、1170℃でも他の裏面酸化膜厚の場合よりもヘイズのレベルが悪かった。
この原因は以下のように考えられる。
SiOの気化はSiとSiO2の境界面において進行するため、酸化膜が厚いと、裏面酸化膜が薄膜状に残留するため、それがパーティクル発生源となるが、SiOの気化は局部的であるため、対向するSOIウェーハのSOI層の表面への影響は比較的小さい。それに対して酸化膜が薄いと、裏面酸化膜が薄膜状に残留せずに除去されるため、SiOの気化が広範囲にわたって生じる。裏面の広範囲で気化したSiOにより、対向するSOIウェーハのSOI層の表面のラフネスが悪化し、その結果、ヘイズが悪化するものと考えられる。
SiOの気化はSiとSiO2の境界面において進行するため、酸化膜が厚いと、裏面酸化膜が薄膜状に残留するため、それがパーティクル発生源となるが、SiOの気化は局部的であるため、対向するSOIウェーハのSOI層の表面への影響は比較的小さい。それに対して酸化膜が薄いと、裏面酸化膜が薄膜状に残留せずに除去されるため、SiOの気化が広範囲にわたって生じる。裏面の広範囲で気化したSiOにより、対向するSOIウェーハのSOI層の表面のラフネスが悪化し、その結果、ヘイズが悪化するものと考えられる。
裏面酸化膜が薄い場合(100nm)、熱処理後の裏面酸化膜を観察するとボート接触部及びウェーハ面内数点において広い範囲で裏面酸化膜がなくなっていた。この観察結果からも、上記のヘイズ悪化のメカニズムが強く推測される。
次に、RMSの評価結果について、表3を参照して以下にまとめる。
熱処理温度が1080℃、1100℃では、裏面酸化膜の膜厚によらず、RMSの値が、大きくなっていた。これは、既に説明したように、熱処理温度1100℃以下では、SOI層表面のマイグレーションが十分に行われないためである。1120℃以上の高温では(実施例1、2、3、4及び比較例3、4)、裏面酸化膜の膜厚が100nmの場合を除いて、RMSの値は小さくなっている。これはSOI層表面のマイグレーションが十分に進行したためである。
熱処理温度が1080℃、1100℃では、裏面酸化膜の膜厚によらず、RMSの値が、大きくなっていた。これは、既に説明したように、熱処理温度1100℃以下では、SOI層表面のマイグレーションが十分に行われないためである。1120℃以上の高温では(実施例1、2、3、4及び比較例3、4)、裏面酸化膜の膜厚が100nmの場合を除いて、RMSの値は小さくなっている。これはSOI層表面のマイグレーションが十分に進行したためである。
裏面酸化膜の膜厚が100nmの場合は、熱処理温度が1120℃以上1170℃以下の範囲において、RMSの値は0.53〜0.56nmとなっている。この値は、熱処理温度が上記範囲外の場合と比べて同等以下であるが、裏面酸化膜の膜厚が500nm及び900nmの場合に比べて大きくなっている。これは、熱処理温度が1120℃以上では上に置かれたSOIウェーハ裏面からのSiOの気化の影響を受けたためと考えられる。
以上で説明したように、裏面に厚い酸化膜があっても、熱処理温度が1120℃〜1170℃であれば、LPDの増加はなく、ヘイズの悪化もなく、さらにラフネス(RMS)も改善された。すなわち、SOIウェーハの品質を悪化させるような問題を起こすことなく、Arアニールによる平坦化熱処理を行うことができた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…ベースウェーハ、 2…酸化膜、 3…イオン注入層、 4…ボンドウェーハ、
5…剥離後のSOI層、 6…BOX層、 7…表面酸化膜、 8…SOI層、
9…剥離後のボンドウェーハ、 10…貼り合わせSOIウェーハ。
5…剥離後のSOI層、 6…BOX層、 7…表面酸化膜、 8…SOI層、
9…剥離後のボンドウェーハ、 10…貼り合わせSOIウェーハ。
Claims (3)
- 裏面に酸化膜を有する貼り合わせSOIウェーハに、アルゴン雰囲気下で熱処理を施してSOI層の表面を平坦化する工程を有するSOIウェーハの製造方法であって、
前記アルゴン雰囲気下での熱処理を1120℃以上1170℃以下の温度でバッチ式熱処理炉により行うことを特徴とするSOIウェーハの製造方法。 - 前記裏面の酸化膜の膜厚を500nm以上とすることを特徴とする請求項1に記載のSOIウェーハの製造方法。
- シリコン単結晶からなるボンドウェーハの表面から水素または希ガスのうち少なくとも1種類のガスイオンをイオン注入してイオン注入層を形成し、該ボンドウェーハのイオン注入した表面と、シリコン単結晶からなるベースウェーハの表面とを、該ベースウェーハの全面に形成したシリコン酸化膜を介して貼り合わせた後、前記イオン注入層で前記ボンドウェーハを剥離することにより作製された貼り合わせSOIウェーハを、前記裏面に酸化膜を有する貼り合わせSOIウェーハとして用いることを特徴とする請求項1又は請求項2に記載のSOIウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015080318A JP2016201454A (ja) | 2015-04-09 | 2015-04-09 | Soiウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015080318A JP2016201454A (ja) | 2015-04-09 | 2015-04-09 | Soiウェーハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016201454A true JP2016201454A (ja) | 2016-12-01 |
Family
ID=57422725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015080318A Pending JP2016201454A (ja) | 2015-04-09 | 2015-04-09 | Soiウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016201454A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018056230A (ja) * | 2016-09-27 | 2018-04-05 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
CN109065447A (zh) * | 2018-08-03 | 2018-12-21 | 深圳市诚朗科技有限公司 | 一种功率器件芯片及其制造方法 |
JP2019201148A (ja) * | 2018-05-17 | 2019-11-21 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
US11738993B2 (en) | 2019-01-16 | 2023-08-29 | Murata Manufacturing Co., Ltd. | Silicon substrate having cavity and cavity SOI substrate including the silicon substrate |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001028000A1 (fr) * | 1999-10-14 | 2001-04-19 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche de soi, et tranche de soi |
JP2001144275A (ja) * | 1999-08-27 | 2001-05-25 | Shin Etsu Handotai Co Ltd | 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ |
JP2004111521A (ja) * | 2002-09-17 | 2004-04-08 | Shin Etsu Handotai Co Ltd | Soiウエーハおよびその製造方法 |
JP2008300435A (ja) * | 2007-05-29 | 2008-12-11 | Shin Etsu Handotai Co Ltd | Soiウェーハのシリコン酸化膜形成方法 |
JP2012129347A (ja) * | 2010-12-15 | 2012-07-05 | Shin Etsu Handotai Co Ltd | 貼り合わせsoiウエーハの製造方法 |
JP2012169449A (ja) * | 2011-02-14 | 2012-09-06 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
JP2013153016A (ja) * | 2012-01-24 | 2013-08-08 | Shin Etsu Handotai Co Ltd | 貼り合わせsoiウェーハの製造方法 |
US20140273405A1 (en) * | 2013-03-14 | 2014-09-18 | SunEdison Inc. | Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness |
-
2015
- 2015-04-09 JP JP2015080318A patent/JP2016201454A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144275A (ja) * | 1999-08-27 | 2001-05-25 | Shin Etsu Handotai Co Ltd | 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ |
WO2001028000A1 (fr) * | 1999-10-14 | 2001-04-19 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche de soi, et tranche de soi |
JP2004111521A (ja) * | 2002-09-17 | 2004-04-08 | Shin Etsu Handotai Co Ltd | Soiウエーハおよびその製造方法 |
JP2008300435A (ja) * | 2007-05-29 | 2008-12-11 | Shin Etsu Handotai Co Ltd | Soiウェーハのシリコン酸化膜形成方法 |
JP2012129347A (ja) * | 2010-12-15 | 2012-07-05 | Shin Etsu Handotai Co Ltd | 貼り合わせsoiウエーハの製造方法 |
JP2012169449A (ja) * | 2011-02-14 | 2012-09-06 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
JP2013153016A (ja) * | 2012-01-24 | 2013-08-08 | Shin Etsu Handotai Co Ltd | 貼り合わせsoiウェーハの製造方法 |
US20140273405A1 (en) * | 2013-03-14 | 2014-09-18 | SunEdison Inc. | Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018056230A (ja) * | 2016-09-27 | 2018-04-05 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
WO2018061523A1 (ja) * | 2016-09-27 | 2018-04-05 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
US10600677B2 (en) | 2016-09-27 | 2020-03-24 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing bonded SOI wafer |
JP2019201148A (ja) * | 2018-05-17 | 2019-11-21 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
CN109065447A (zh) * | 2018-08-03 | 2018-12-21 | 深圳市诚朗科技有限公司 | 一种功率器件芯片及其制造方法 |
US11738993B2 (en) | 2019-01-16 | 2023-08-29 | Murata Manufacturing Co., Ltd. | Silicon substrate having cavity and cavity SOI substrate including the silicon substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5135935B2 (ja) | 貼り合わせウエーハの製造方法 | |
JP3900741B2 (ja) | Soiウェーハの製造方法 | |
JP5572085B2 (ja) | Soiウェーハの製造方法 | |
JP6036732B2 (ja) | 貼り合わせウェーハの製造方法 | |
WO2013102968A1 (ja) | 貼り合わせsoiウェーハの製造方法 | |
KR101066315B1 (ko) | 접합 웨이퍼의 제조 방법 | |
JP2008028070A (ja) | 貼り合わせウェーハの製造方法 | |
JPWO2005024925A1 (ja) | Soiウェーハの作製方法 | |
JP2016201454A (ja) | Soiウェーハの製造方法 | |
JP6380245B2 (ja) | Soiウェーハの製造方法 | |
TWI716627B (zh) | 貼合式soi晶圓的製造方法 | |
JP2004087768A (ja) | Soiウエーハの製造方法 | |
JP5541136B2 (ja) | 貼り合わせsoiウエーハの製造方法 | |
WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
WO2014192207A1 (ja) | 貼り合わせウェーハの製造方法 | |
US7799660B2 (en) | Method for manufacturing SOI substrate | |
JP5766901B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP5531642B2 (ja) | 貼り合わせウェーハの製造方法 | |
TW201005883A (en) | Method for manufacturing soi wafer | |
WO2022091831A1 (ja) | 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板 | |
JP5119742B2 (ja) | 貼り合わせウエーハの製造方法 | |
JP2006013179A (ja) | Soiウェーハの製造方法 | |
US7927957B2 (en) | Method for producing bonded silicon wafer | |
JP2006032725A (ja) | 半導体ウェーハの酸化膜形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180627 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180814 |