JP2012129347A - 貼り合わせｓｏｉウエーハの製造方法 - Google Patents
貼り合わせｓｏｉウエーハの製造方法 Download PDFInfo
- Publication number
- JP2012129347A JP2012129347A JP2010279163A JP2010279163A JP2012129347A JP 2012129347 A JP2012129347 A JP 2012129347A JP 2010279163 A JP2010279163 A JP 2010279163A JP 2010279163 A JP2010279163 A JP 2010279163A JP 2012129347 A JP2012129347 A JP 2012129347A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- heat treatment
- soi
- layer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 238000010438 heat treatment Methods 0.000 claims abstract description 112
- 238000000034 method Methods 0.000 claims abstract description 75
- 239000012298 atmosphere Substances 0.000 claims abstract description 54
- 230000003647 oxidation Effects 0.000 claims abstract description 39
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 39
- 239000011261 inert gas Substances 0.000 claims abstract description 35
- 238000005468 ion implantation Methods 0.000 claims abstract description 27
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000001301 oxygen Substances 0.000 claims abstract description 19
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 19
- 239000010408 film Substances 0.000 claims description 108
- 239000007789 gas Substances 0.000 claims description 32
- 238000005498 polishing Methods 0.000 claims description 19
- 239000001257 hydrogen Substances 0.000 claims description 16
- 229910052739 hydrogen Inorganic materials 0.000 claims description 16
- -1 hydrogen ions Chemical class 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 229910052736 halogen Inorganic materials 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 78
- 239000010410 layer Substances 0.000 description 194
- 235000012431 wafers Nutrition 0.000 description 193
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 239000010703 silicon Substances 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 238000005530 etching Methods 0.000 description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 10
- 229910052786 argon Inorganic materials 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 9
- 239000002253 acid Substances 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 8
- 239000007864 aqueous solution Substances 0.000 description 7
- 238000002513 implantation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 230000032798 delamination Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 3
- 239000005052 trichlorosilane Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910020175 SiOH Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】 イオン注入剥離法を用いて作製した貼り合わせウエーハのＳＯＩ層の表面上にエピタキシャル成長を行った場合に該エピタキシャル層の欠陥密度が少ない貼り合わせＳＯＩウエーハの製造方法を提供すること。
【解決手段】 貼り合わせＳＯＩウエーハの製造方法であって、
前記結合熱処理として、９５０℃未満の温度で前記ＳＯＩ層表面に酸化膜を形成するための酸化熱処理を行った後に、５％以下の酸素を含む不活性ガス雰囲気で１０００℃以上の温度で熱処理を行い、
該酸化膜を除去した後、前記ＳＯＩ層の減厚を伴う平坦化処理を行い、
その後、該平坦化処理を行った前記ＳＯＩ層の表面にエピタキシャル成長を行うことを特徴とする貼り合わせＳＯＩウエーハの製造方法。
【選択図】 図１
【解決手段】 貼り合わせＳＯＩウエーハの製造方法であって、
前記結合熱処理として、９５０℃未満の温度で前記ＳＯＩ層表面に酸化膜を形成するための酸化熱処理を行った後に、５％以下の酸素を含む不活性ガス雰囲気で１０００℃以上の温度で熱処理を行い、
該酸化膜を除去した後、前記ＳＯＩ層の減厚を伴う平坦化処理を行い、
その後、該平坦化処理を行った前記ＳＯＩ層の表面にエピタキシャル成長を行うことを特徴とする貼り合わせＳＯＩウエーハの製造方法。
【選択図】 図１
Description
本発明は、ＳＯＩウエーハの製造方法に関し、特にボンドウエーハとベースウエーハを貼り合わせて作製する貼り合わせＳＯＩウエーハの製造方法に関する。
半導体素子用のウエーハの一つとして、絶縁膜であるシリコン酸化膜の上にシリコン層（以下、ＳＯＩ層と呼ぶことがある）を形成したＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウエーハがある。このＳＯＩウエーハは、デバイス作製領域となる基板表層部のＳＯＩ層が埋め込み酸化膜層（ＢＯＸ層）により基板内部と電気的に分離されているため、寄生容量が小さく、耐放射性能力が高いなどの特徴を有する。そのため、ＳＯＩウエーハは高速・低消費電力動作、ソフトエラー防止などの効果が期待され、高性能半導体素子用の基板として有望視されている。
このＳＯＩウエーハを製造する代表的な方法として、ウエーハ貼り合わせ法やＳＩＭＯＸ法が挙げられる。ウエーハ貼り合わせ法は、例えば２枚のシリコン単結晶ウエーハのうちの少なくとも一方の表面に熱酸化膜を形成した後、この形成した熱酸化膜を介して２枚のウエーハを密着させ、結合熱処理を施すことによって結合力を高め、その後に片方のウエーハ（ＳＯＩ層を形成するウエーハ（以下、ボンドウエーハ））を鏡面研磨等により薄膜化することによってＳＯＩウエーハを製造する方法である。また、この薄膜化の方法としては、ボンドウエーハを所望の厚さまで研削、研磨する方法や、ボンドウエーハの内部に水素イオンまたは希ガスイオンの少なくとも１種類を注入してイオン注入層を形成しておき、貼り合わせ後、イオン注入層においてボンドウエーハを剥離するイオン注入剥離法と呼ばれる方法等がある。
一方、ＳＩＭＯＸ法は、単結晶シリコン基板の内部に酸素をイオン注入し、その後に高温熱処理（酸化膜形成熱処理）を行って注入した酸素とシリコンとを反応させてＢＯＸ層を形成することによってＳＯＩウエーハを製造する方法である。
上記の代表的な２つの手法のうち、ウエーハ貼り合わせ法は、作製されるＳＯＩ層やＢＯＸ層の厚さが自由に設定できるという優位性があるため、様々なデバイス用途に適用することが可能である。
特に、ウエーハ貼り合わせ法の一つである前記イオン注入剥離法は、上記優位性に加えて、さらに優れた膜厚均一性を有するという特徴があり、該方法によればウエーハ全面で安定したデバイス特性を得ることが出来る。
しかしながら、ＳＯＩ層の厚さが数μｍと厚くなると、イオン注入機の最大加速電圧の制限から、イオン注入剥離法だけでは対応することが出来なくなる。これを解決する方法として、イオン注入剥離法で作製した貼り合わせウエーハの表面にエピタキシャル成長を行う方法がある（特許文献１）。この方法を用いることで、ＳＯＩ層の厚さを数μｍと自由に厚く設定出来ると同時に、研削・研磨法による貼り合わせウエーハで得ることが出来ない、高いＳＯＩ層厚均一性を得ることが出来る。
しかしながら、前記方法によりイオン注入剥離法で作製した貼り合わせウエーハ上にエピタキシャル成長を行って、ＳＯＩ層が数μｍの厚さの貼り合わせウエーハを作製した際、ウエーハ表面に多数のエピタキシャル層の欠陥が存在することが明らかとなった。そのため、エピタキシャル層の欠陥が抑制された貼り合わせＳＯＩウエーハの製造方法の開発が望まれていた。
半導体シリコン結晶学、志村、丸善、１９９３年、Ｐ．２３２
本発明は、前記問題を解決するためになされたものであり、イオン注入剥離法を用いて貼り合わせＳＯＩウエーハを製造する方法であって、イオン注入剥離法を用いて作製した貼り合わせウエーハのＳＯＩ層の表面上にエピタキシャル成長を行った場合に、該エピタキシャル層の欠陥密度が少ない貼り合わせＳＯＩウエーハの製造方法を提供すること目的とする。
上記目的を達成するために、本発明では、
ボンドウエーハの表面から水素イオン、希ガスイオン、及びハロゲンイオンのいずれか少なくとも一種類のガスイオンをイオン注入して該ボンドウエーハ内部にイオン注入層を形成し、前記ボンドウエーハのイオン注入された側の表面とベースウェーハの表面とを絶縁膜を介して貼り合わせた後、剥離熱処理を行うことによって前記ボンドウエーハの一部を前記イオン注入層で剥離して、前記ベースウェーハ上に前記ボンドウエーハの薄膜からなるＳＯＩ層を有する貼り合わせウエーハを作製し、その後、前記ＳＯＩ層と前記ベースウエーハの貼り合わせ界面の結合強度を高めるための結合熱処理を行う貼り合わせＳＯＩウエーハの製造方法であって、
前記結合熱処理として、９５０℃未満の温度で前記ＳＯＩ層表面に酸化膜を形成するための酸化熱処理を行った後に、５％以下の酸素を含む不活性ガス雰囲気で１０００℃以上の温度で熱処理を行い、
該酸化膜を除去した後、前記ＳＯＩ層の減厚を伴う平坦化処理を行い、
その後、該平坦化処理を行った前記ＳＯＩ層の表面にエピタキシャル成長を行うことを特徴とする貼り合わせＳＯＩウエーハの製造方法を提供する。
ボンドウエーハの表面から水素イオン、希ガスイオン、及びハロゲンイオンのいずれか少なくとも一種類のガスイオンをイオン注入して該ボンドウエーハ内部にイオン注入層を形成し、前記ボンドウエーハのイオン注入された側の表面とベースウェーハの表面とを絶縁膜を介して貼り合わせた後、剥離熱処理を行うことによって前記ボンドウエーハの一部を前記イオン注入層で剥離して、前記ベースウェーハ上に前記ボンドウエーハの薄膜からなるＳＯＩ層を有する貼り合わせウエーハを作製し、その後、前記ＳＯＩ層と前記ベースウエーハの貼り合わせ界面の結合強度を高めるための結合熱処理を行う貼り合わせＳＯＩウエーハの製造方法であって、
前記結合熱処理として、９５０℃未満の温度で前記ＳＯＩ層表面に酸化膜を形成するための酸化熱処理を行った後に、５％以下の酸素を含む不活性ガス雰囲気で１０００℃以上の温度で熱処理を行い、
該酸化膜を除去した後、前記ＳＯＩ層の減厚を伴う平坦化処理を行い、
その後、該平坦化処理を行った前記ＳＯＩ層の表面にエピタキシャル成長を行うことを特徴とする貼り合わせＳＯＩウエーハの製造方法を提供する。
このように、前記ＳＯＩ層と前記ベースウエーハの貼り合わせ界面の結合強度を高めるための結合熱処理を行う貼り合わせＳＯＩウエーハの製造方法において、前記結合熱処理として、まず９５０℃未満の温度で酸化熱処理を行うことにより、格子間シリコン原子の発生を抑えてＯＳＦ等の結晶欠陥の発生を防止しながら、貼り合わせウェーハの薄膜表面に酸化膜を形成することができる。これにより、薄膜の機械的ダメージが残っている領域が酸化されて、後工程で膜厚均一性を保持しながら効率的に除去することができる。そして、この酸化熱処理後に５％以下の酸素を含む不活性ガス雰囲気で１０００℃以上の温度で結合熱処理を行うことにより、酸化膜のエッチングと成長の両方を抑えて、表面の面荒れを防止しながら貼り合わせ界面の結合強度を十分に高くすることができる。
さらに、前記結合熱処理後、該酸化膜を除去した後、前記ＳＯＩ層の減厚を伴う平坦化処理を行い、その後、該平坦化処理を行った前記ＳＯＩ層の表面にエピタキシャル成長を行う貼り合わせＳＯＩウエーハの製造方法であれば、貼り合わせウエーハのＳＯＩ層の表面上にエピタキシャル成長を行う前にＳＯＩ表面上の欠陥を著しく低減させることができるため、該ＳＯＩ表面上に成長したエピタキシャル層の欠陥密度が少ない貼り合わせＳＯＩウエーハの製造方法となる。
また、前記酸化熱処理において、前記ＳＯＩ層表面に膜厚２００ｎｍ以下の酸化膜を形成することが好ましい。
このように、前記酸化熱処理において、前記ＳＯＩ層表面に膜厚２００ｎｍ以下の酸化膜を形成するようにすれば、前記ＳＯＩ層表面に形成される酸化膜は前記熱処理時に生じる格子間シリコンの注入や積層欠陥を抑制する上、最終的なエピタキシャル層の欠陥を著しく低減することができるため好ましい。
さらに、前記平坦化処理が、不活性ガス雰囲気又は還元性ガス雰囲気の熱処理を行った後に、熱酸化膜形成と酸化膜除去を伴う犠牲酸化処理を行う処理であることが好ましい。
このような平坦化処理であれば、前記ＳＯＩ層に残留するダメージ層をさらに除去することができるため、前記ＳＯＩ層の表面上にエピタキシャル成長を行った場合に、該エピタキシャル層の欠陥密度が極めて少ない貼り合わせＳＯＩウエーハの製造方法となる。
また、前記平坦化処理が、表面研磨のみを行う処理、及び不活性ガス雰囲気若しくは還元性ガス雰囲気の熱処理を行った後に表面研磨を行う処理のいずれかの処理であることが好ましい。
このような平坦化処理であっても、前記ＳＯＩ層に残留するダメージ層をさらに除去することができるため、前記ＳＯＩ層の表面上にエピタキシャル成長を行った場合に、該エピタキシャル層の欠陥密度が極めて少ない貼り合わせＳＯＩウエーハの製造方法となる。
さらに、前記犠牲酸化処理において、膜厚１００ｎｍ以上の犠牲酸化膜を形成することが好ましい。
このように、前記犠牲酸化処理において、膜厚１００ｎｍ以上の犠牲酸化膜を形成すれば、前記ＳＯＩ層に残留するダメージ層をさらに除去することができるため、前記ＳＯＩ層の表面上にエピタキシャル成長を行った場合に、該エピタキシャル層の欠陥密度が極めて少ない貼り合わせＳＯＩウエーハの製造方法となる。
また、前記エピタキシャル成長が、常圧エピタキシャル成長であることが好ましい。
このように、前記エピタキシャル成長を、常圧エピタキシャル成長とすれば、常圧エピタキシャル成長は減圧エピタキシャル成長に比べてエピタキシャル成長速度が高いため、エピタキシャル成長後のエピタキシャル層の欠陥密度をより低減することができる。
以上説明したように本発明によれば、結合熱処理中のＳＯＩ層の表面上の結晶欠陥発生を抑制できる上、結合熱処理後にＳＯＩ層の表面の結晶欠陥を除去することができるので、ＳＯＩ層の表面上にエピタキシャル成長を行った場合に、該エピタキシャル層の欠陥密度が少ない貼り合わせＳＯＩウエーハの製造方法を提供することができる。
以下、本発明に係る貼り合わせＳＯＩウエーハの製造方法の好適な実施形態について図面を参照して説明するが、本発明はこれに限定されるものではない。
前述のように、エピタキシャル層の欠陥が抑制された貼り合わせＳＯＩウエーハの製造方法の開発が望まれていた。
前述のように、エピタキシャル層の欠陥が抑制された貼り合わせＳＯＩウエーハの製造方法の開発が望まれていた。
エピタキシャル成長はウエーハ表面の欠陥に対して非常に敏感な為、通常のＳＯＩエッチピット検査では検出することが出来ない微小なＳＯＩウエーハ上の欠陥も、パーティクルカウンターなどで容易に検出出来る大きさのエピタキシャル層の欠陥に拡大してしまう。この為、エピタキシャル成長後に生じるエピタキシャル層の欠陥を低減させる為には、エピタキシャル成長前のＳＯＩ層表面上の微小な欠陥を含む欠陥密度を低減させる必要がある。
非特許文献１によると、ＳＯＩ層とベースウエーハの貼り合わせ界面の結合強度は、結合熱処理温度に依存し、その結合状態は、
Ｉ相：＜２００℃ ＳｉＯＨ：（Ｈ２Ｏ）２：（Ｈ２Ｏ）２：ＨＯＳｉ
ＩＩ相：＞２００℃ ＳｉＯＨ：ＨＯＳｉ＋（Ｈ２Ｏ）４
ＩＩＩ相：＞７００℃ Ｓｉ−Ｏ−Ｓｉ＋Ｈ２Ｏ
ＩＶ相：＞１０００℃ ＳｉＯＸ
であり、該貼り合わせ界面の結合強度を最も強くする為には、１０００℃以上の温度で結合熱処理を行い、該貼り合わせ界面にＳｉＯＸ結合を形成する必要がある。
Ｉ相：＜２００℃ ＳｉＯＨ：（Ｈ２Ｏ）２：（Ｈ２Ｏ）２：ＨＯＳｉ
ＩＩ相：＞２００℃ ＳｉＯＨ：ＨＯＳｉ＋（Ｈ２Ｏ）４
ＩＩＩ相：＞７００℃ Ｓｉ−Ｏ−Ｓｉ＋Ｈ２Ｏ
ＩＶ相：＞１０００℃ ＳｉＯＸ
であり、該貼り合わせ界面の結合強度を最も強くする為には、１０００℃以上の温度で結合熱処理を行い、該貼り合わせ界面にＳｉＯＸ結合を形成する必要がある。
イオン注入剥離法で剥離熱処理を行った後の貼り合わせウエーハの剥離面には、剥離時に発生した機械的ダメージや水素等のイオン注入時に発生した注入ダメージが存在する。この為、９５０℃以上の温度で、酸化性雰囲気にて結合熱処理を行うと、この処理の酸化時に発生した多量の格子間Ｓｉ原子が、剥離時等に発生したダメージに集まり、ＯＳＦなどの結晶欠陥を引き起こしてしまう。この対策として、一度、９５０℃未満の温度でダメージ層を犠牲酸化したのち、１０００℃以上の温度で５％以下の酸素を含む不活性ガス雰囲気にて結合熱処理を行う方法が、引用文献２に記載されている。
しかしながら、たとえ、犠牲酸化の酸化温度が９５０℃未満の温度であっても、形成される酸化膜厚が厚い場合は、ＳＯＩ層へ注入される格子間Ｓｉの量が多くなるため、微小欠陥が発生しやすくなる。
このような状況の中、結合熱処理後に、不活性ガス雰囲気や還元性ガス雰囲気等による平坦化処理を行っても、ＳＯＩ層表面上の微小欠陥を十分に低減することが出来ない。ここで、微小欠陥が十分に低減されていないＳＯＩ層表面に対してエピタキシャル成長を行うと、ＳＯＩ層表面上の微小欠陥が強調されて巨大化し、エピタキシャル成長後のＳＯＩウエーハ表面上にエピタキシャル層の欠陥が多発すると考えられる。
本発明者らは、鋭意検討を重ねたところ、イオン注入剥離法を用いて作製した貼り合わせウエーハの製造方法において、結合熱処理時の熱処理条件と、その後の平坦化処理条件を最適化することで、剥離熱処理後のＳＯＩ層表面上の微小欠陥を十分に低減することが出来ることを見出し、微小欠陥が十分に低減されたＳＯＩ層表面に対してエピタキシャル成長を行うことで、ＳＯＩ層の表面上にエピタキシャル成長を行った場合に、該エピタキシャル層の欠陥密度が少ない貼り合わせＳＯＩウエーハを製造できることを見出して本発明を完成させるに至った。
すなわち、本発明は、
ボンドウエーハの表面から水素イオン、希ガスイオン、及びハロゲンイオンのいずれか少なくとも一種類のガスイオンをイオン注入して該ボンドウエーハ内部にイオン注入層を形成し、前記ボンドウエーハのイオン注入された側の表面とベースウェーハの表面とを絶縁膜を介して貼り合わせた後、剥離熱処理を行うことによって前記ボンドウエーハの一部を前記イオン注入層で剥離して、前記ベースウェーハ上に前記ボンドウエーハの薄膜からなるＳＯＩ層を有する貼り合わせウエーハを作製し、その後、前記ＳＯＩ層と前記ベースウエーハの貼り合わせ界面の結合強度を高めるための結合熱処理を行う貼り合わせＳＯＩウエーハの製造方法であって、
前記結合熱処理として、９５０℃未満の温度で前記ＳＯＩ層表面に酸化膜を形成するための酸化熱処理を行った後に、５％以下の酸素を含む不活性ガス雰囲気で１０００℃以上の温度で熱処理を行い、
該酸化膜を除去した後、前記ＳＯＩ層の減厚を伴う平坦化処理を行い、
その後、該平坦化処理を行った前記ＳＯＩ層の表面にエピタキシャル成長を行うことを特徴とする貼り合わせＳＯＩウエーハの製造方法を提供する。
ボンドウエーハの表面から水素イオン、希ガスイオン、及びハロゲンイオンのいずれか少なくとも一種類のガスイオンをイオン注入して該ボンドウエーハ内部にイオン注入層を形成し、前記ボンドウエーハのイオン注入された側の表面とベースウェーハの表面とを絶縁膜を介して貼り合わせた後、剥離熱処理を行うことによって前記ボンドウエーハの一部を前記イオン注入層で剥離して、前記ベースウェーハ上に前記ボンドウエーハの薄膜からなるＳＯＩ層を有する貼り合わせウエーハを作製し、その後、前記ＳＯＩ層と前記ベースウエーハの貼り合わせ界面の結合強度を高めるための結合熱処理を行う貼り合わせＳＯＩウエーハの製造方法であって、
前記結合熱処理として、９５０℃未満の温度で前記ＳＯＩ層表面に酸化膜を形成するための酸化熱処理を行った後に、５％以下の酸素を含む不活性ガス雰囲気で１０００℃以上の温度で熱処理を行い、
該酸化膜を除去した後、前記ＳＯＩ層の減厚を伴う平坦化処理を行い、
その後、該平坦化処理を行った前記ＳＯＩ層の表面にエピタキシャル成長を行うことを特徴とする貼り合わせＳＯＩウエーハの製造方法を提供する。
このように、本発明ではイオン注入剥離法を用いた貼り合わせウエーハの製造における、結合熱処理工程において、まず、９５０℃未満の温度で薄い酸化膜を形成するための酸化熱処理を行った後に、５％以下の酸素を含む不活性ガス雰囲気で１０００℃以上の温度で結合熱処理を行う。この時、９５０℃未満の温度の熱処理によりＳＯＩ層の表面に形成される酸化膜の膜厚は薄い。一方でイオン注入時のダメージ層はＳＯＩ層の表面に比較的厚く残っている。しかし、このダメージはＳＯＩ層の表面に近づくほど大きく、深さ方向に進むに従って小さいので、ダメージが最も大きい該表面付近のダメージは前記酸化熱処理で形成された前記酸化膜を結合熱処理工程後に除去することで十分に除去することが出来る。また、前記酸化熱処理により形成される酸化膜厚が薄いため、酸化により新たに注入される格子間Ｓｉの量が少ないので、ＯＳＦなどの積層欠陥は形成されにくい。
前記結合熱処理後に、前記酸化膜を除去した後、前記ＳＯＩ層の減厚を伴う平坦化処理を行う。該平坦化処理は、不活性ガス雰囲気又は還元性ガス雰囲気の熱処理を行った後に、熱酸化膜形成と酸化膜除去を伴う犠牲酸化処理を行う処理であることが好ましく、又は表面研磨のみを行う処理、及び不活性ガス雰囲気若しくは還元性ガス雰囲気の熱処理を行った後に表面研磨を行う処理のいずれかの処理であることが好ましい。
例えば、１１００℃以上の不活性ガス雰囲気下で熱処理を行うと、前記ＳＯＩ層の格子間Ｓｉ密度が大きく低下する。この後、熱酸化膜形成と酸化膜除去を伴う犠牲酸化処理を行うことで膜厚調整、剥離時のダメージ層の除去をすることができる。前記ＳＯＩ層の格子間Ｓｉが少ない条件下で前記熱酸化膜形成が行われる為、該酸化で格子間Ｓｉが注入されても、積層欠陥などの微小な欠陥が成長できず、かつ、残留している剥離時のダメージ層は酸化膜により十分に除去される。ゆえに、エピタキシャル成長前の時点で、ＳＯＩ層表面の微小な欠陥の密度を低くできるので、エピタキシャル成長後のエピタキシャル層の欠陥密度を大幅に低減できる。
一方、結合熱処理後に不活性ガス雰囲気下で１１００℃以上の平坦化処理（ＳＯＩ層の減厚を伴わない平坦化処理）のみを行った状態でもＳＯＩ層表面に観察される欠陥は多少低減されるが、剥離時のダメージ層の除去が十分ではないため、エピタキシャル成長によって顕在化するサイズの微小欠陥が残留している。そのため、エピタキシャル成長後のエピタキシャル層の欠陥密度が増大してしまう。
図１は、本発明に係る貼り合わせＳＯＩウエーハの製造方法の一実施形態を概略的に示す工程フロー図である。以下詳細に説明する。
［ボンドウエーハとベースウエーハの準備］
図１において、まず、材料ウエーハとしてシリコン単結晶からなるベアウェーハを２枚用意する。ベアウェーハには、ポリッシュウェーハ、エピタキシャルウエーハ、熱処理ウエーハ等、様々なウエーハが存在するが、その種類に関係なく本発明に適用することが出来る。まず、ボンドウエーハ１として、前記ベアウエーハに絶縁膜として、例えば酸化膜２を形成する。酸化膜２が形成されたボンドウエーハ１の表面から水素イオンの注入を行い、所望の深さに均一に水素高濃度層３（イオン注入層）を形成する。エピタキシャル成長を行わない通常のイオン注入剥離法による貼り合わせウエーハでは、水素高濃度層３の深さが最終的に得られるＳＯＩ層の厚さを決める。ここで、注入イオンは水素としているが、水素ガスのみに限定されるものではなく、希ガスあるいはハロゲンガスでも構わない。ベースウェーハ４としては前記ベアウェーハを用いる。ここで、ボンドウエーハ１を水素高濃度層３を有するベアウェーハとし、ベースウェーハ４を酸化膜付ウエーハとしてもよい。また、絶縁膜を介してボンドウエーハとベースウエーハが貼り合わされるのであれば酸化膜はいずれのウエーハにあっても良いし、共に酸化膜付ウエーハとすることもできる。
図１において、まず、材料ウエーハとしてシリコン単結晶からなるベアウェーハを２枚用意する。ベアウェーハには、ポリッシュウェーハ、エピタキシャルウエーハ、熱処理ウエーハ等、様々なウエーハが存在するが、その種類に関係なく本発明に適用することが出来る。まず、ボンドウエーハ１として、前記ベアウエーハに絶縁膜として、例えば酸化膜２を形成する。酸化膜２が形成されたボンドウエーハ１の表面から水素イオンの注入を行い、所望の深さに均一に水素高濃度層３（イオン注入層）を形成する。エピタキシャル成長を行わない通常のイオン注入剥離法による貼り合わせウエーハでは、水素高濃度層３の深さが最終的に得られるＳＯＩ層の厚さを決める。ここで、注入イオンは水素としているが、水素ガスのみに限定されるものではなく、希ガスあるいはハロゲンガスでも構わない。ベースウェーハ４としては前記ベアウェーハを用いる。ここで、ボンドウエーハ１を水素高濃度層３を有するベアウェーハとし、ベースウェーハ４を酸化膜付ウエーハとしてもよい。また、絶縁膜を介してボンドウエーハとベースウエーハが貼り合わされるのであれば酸化膜はいずれのウエーハにあっても良いし、共に酸化膜付ウエーハとすることもできる。
［（ａ）貼り合わせ前洗浄工程］
材料ウエーハの表面に付着しているパーティクルおよび有機物などの汚染物を除去するため、前記ボンドウエーハ１と前記ベースウェーハ４の貼り合わせ前洗浄を行う。この時、洗浄工程はＲＣＡ洗浄等を用いる。
材料ウエーハの表面に付着しているパーティクルおよび有機物などの汚染物を除去するため、前記ボンドウエーハ１と前記ベースウェーハ４の貼り合わせ前洗浄を行う。この時、洗浄工程はＲＣＡ洗浄等を用いる。
［（ｂ）貼り合わせ工程］
洗浄された前記ボンドウエーハ１のイオン注入された側の表面と、前記ベースウェーハ４の表面とを絶縁膜を介して貼り合わせる。
洗浄された前記ボンドウエーハ１のイオン注入された側の表面と、前記ベースウェーハ４の表面とを絶縁膜を介して貼り合わせる。
［（ｃ）剥離熱処理工程］
貼り合わせ工程において貼り合わせた前記ボンドウエーハ１と前記ベースウェーハ４を、例えば窒素雰囲気で５００℃程度の剥離熱処理を行うと、ボンドウエーハ１内の水素高濃度層３にキャビティと呼ばれる欠陥層が形成される。この欠陥層がボンドウエーハ１内部で水平方向に繋がることで、ボンドウエーハ１の一部がボンドウエーハ１内の水素高濃度層３で剥離する。これにより、ボンドウエーハ１の他の一部がベースウェーハ４に転写され、ＳＯＩ層５となり、貼り合わせＳＯＩウエーハが形成される。この際、前記絶縁膜は埋め込み酸化膜層６（ＢＯＸ層）となる。
貼り合わせ工程において貼り合わせた前記ボンドウエーハ１と前記ベースウェーハ４を、例えば窒素雰囲気で５００℃程度の剥離熱処理を行うと、ボンドウエーハ１内の水素高濃度層３にキャビティと呼ばれる欠陥層が形成される。この欠陥層がボンドウエーハ１内部で水平方向に繋がることで、ボンドウエーハ１の一部がボンドウエーハ１内の水素高濃度層３で剥離する。これにより、ボンドウエーハ１の他の一部がベースウェーハ４に転写され、ＳＯＩ層５となり、貼り合わせＳＯＩウエーハが形成される。この際、前記絶縁膜は埋め込み酸化膜層６（ＢＯＸ層）となる。
［（ｄ）結合熱処理工程］
前記ＳＯＩ層と前記ベースウエーハの貼り合わせ界面の結合力を高めるため、結合熱処理を行う。該結合熱処理として、まず、９５０℃未満の温度で酸化熱処理を行い、ＳＯＩ層５の表面に例えば１５０ｎｍの薄い酸化膜７を形成し、その後、５％以下の酸素を含む不活性ガス雰囲気で１０００℃以上の熱処理を行う。
前記ＳＯＩ層と前記ベースウエーハの貼り合わせ界面の結合力を高めるため、結合熱処理を行う。該結合熱処理として、まず、９５０℃未満の温度で酸化熱処理を行い、ＳＯＩ層５の表面に例えば１５０ｎｍの薄い酸化膜７を形成し、その後、５％以下の酸素を含む不活性ガス雰囲気で１０００℃以上の熱処理を行う。
このように、結合熱処理においては、まず、９５０℃未満の低い温度で酸化熱処理を行うので、通常はＳＯＩ層５の表面に３００ｎｍ以下の薄い熱酸化膜７が形成される。これにより、続く５％以下の酸素を含む不活性ガス雰囲気で１０００℃以上の熱処理を行うとき、前記ＳＯＩ層の剥離面への格子間シリコンの注入が少なく、積層欠陥も形成されにくい。この際、結合熱処理工程にてＳＯＩ層表面に形成する前記薄い酸化膜７の膜厚は２００ｎｍ以下とすることが好ましい。前記酸化熱処理で形成される酸化膜７の膜厚が２００ｎｍ以下であれば、最終的なエピタキシャル層の欠陥を極めて低減することができ、ウエーハの製品品質が向上する。
尚、９５０℃未満の温度で形成する薄い酸化膜厚は、その後に行われる５％以下の酸素を含む不活性ガス雰囲気での熱処理時に、酸化膜のエッチングによる面粗れを防止するため１０ｎｍ以上形成することが好ましい。また、５％以下の酸素を含む不活性ガス雰囲気での熱処理における酸素濃度の下限値、及び、熱処理温度の上限値は特に限定されないが、酸化膜のエッチングによる面粗れを確実に防止するため、酸素濃度は０．５％以上とすることが好ましく、酸化膜の成長による格子間シリコンの過剰な注入を防止するため、熱処理温度は１２００℃以下とすることが好ましい。
［（ｅ）平坦化処理工程］
次に、結合熱処理で形成された表面酸化膜７を除去後、ＳＯＩ層５の減厚を伴う平坦化処理工程を行う。この平坦化処理としては、不活性ガス雰囲気または還元性ガス雰囲気の熱処理を行った後に、熱酸化膜形成と酸化膜除去を伴う犠牲酸化処理を行う処理とすることができ、また表面研磨のみを行う処理、或いは、不活性ガス雰囲気または還元性ガス雰囲気の熱処理を行った後に表面研磨を行う処理とすることができる。該平坦化処理工程により、前記ＳＯＩ層５の表面に残留するダメージが除去されたＳＯＩ層８を得ることができる。
次に、結合熱処理で形成された表面酸化膜７を除去後、ＳＯＩ層５の減厚を伴う平坦化処理工程を行う。この平坦化処理としては、不活性ガス雰囲気または還元性ガス雰囲気の熱処理を行った後に、熱酸化膜形成と酸化膜除去を伴う犠牲酸化処理を行う処理とすることができ、また表面研磨のみを行う処理、或いは、不活性ガス雰囲気または還元性ガス雰囲気の熱処理を行った後に表面研磨を行う処理とすることができる。該平坦化処理工程により、前記ＳＯＩ層５の表面に残留するダメージが除去されたＳＯＩ層８を得ることができる。
前記不活性ガス雰囲気としては、例えばアルゴンガスなどの不活性ガスが１００％雰囲気や、数％程度以下の微量の酸素ガスを含む不活性ガス雰囲気とすることができ、１２００℃以上の温度で熱処理を行うことが好ましい。
前記還元性ガス雰囲気としては、水素ガス１００％雰囲気や水素ガスと不活性ガスの混合ガス雰囲気とすることができ、１１００℃以上の温度で熱処理を行うことが好ましい。
これらの不活性ガス雰囲気または還元性ガス雰囲気の熱処理だけでは前記ＳＯＩ層５の減厚は伴わないので、エピタキシャル層の欠陥を十分に低減することはできない。そのため、前記平坦化処理として、不活性ガス雰囲気または還元性ガス雰囲気の熱処理を行った後に、熱酸化膜形成と酸化膜除去を伴う犠牲酸化処理を行うことができる。該犠牲酸化処理により形成する熱酸化膜の膜厚は、前記ＳＯＩ層５に残留するダメージ層を確実に除去するため、１００ｎｍ以上とすることが好ましい。
一方、前記平坦化処理（ＳＯＩ層の減厚を伴う平坦化処理）として、表面研磨のみを行う処理、及び不活性ガス雰囲気若しくは還元性ガス雰囲気の熱処理を行った後に表面研磨を行う処理のいずれかの処理を行うこともできる。その場合の研磨代としては、ＳＯＩ層の膜厚均一性の低下を考慮し、１００ｎｍ以下とすることが好ましい。
［（ｆ）エピタキシャル成長工程］
次に、前記平坦化処理工程を行ったＳＯＩ層８の表面にエピタキシャル成長を行い、所定の厚さの厚膜ＳＯＩ層９を形成する。エピタキシャル成長条件は特に限定されず、常圧エピタキシャル成長、減圧エピタキシャル成長のいずれも適用することができるが、常圧エピタキシャル成長は減圧エピタキシャル成長に比べてエピタキシャル成長速度が高く、本発明を適用した場合、エピタキシャル成長後のエピタキシャル層の欠陥の密度をより低減する効果が得られる。
次に、前記平坦化処理工程を行ったＳＯＩ層８の表面にエピタキシャル成長を行い、所定の厚さの厚膜ＳＯＩ層９を形成する。エピタキシャル成長条件は特に限定されず、常圧エピタキシャル成長、減圧エピタキシャル成長のいずれも適用することができるが、常圧エピタキシャル成長は減圧エピタキシャル成長に比べてエピタキシャル成長速度が高く、本発明を適用した場合、エピタキシャル成長後のエピタキシャル層の欠陥の密度をより低減する効果が得られる。
以下、実施例、比較例を示し、本発明をより具体的に説明するが、本発明は下記の実施例に限定されるものではない。各実施例、比較例の結果は表１に示す。
（実施例１）
材料ウエーハとして、直径３００ｍｍ、結晶方位＜１００＞のシリコンベアウエーハを用意する。該シリコンベアウエーハをボンドウエーハとしてボンドウエーハ上に２００ｎｍの酸化膜を形成した。該ボンドウエーハに、加速電圧８０ｋｅＶ、注入量７×１０１６／ｃｍ２の水素イオンを注入して該ボンドウエーハ内部にイオン注入層を形成する。ＲＣＡ洗浄等から構成される貼り合わせ前洗浄を行った後、室温にて前記ボンドウエーハのイオン注入された側の表面とベースウェーハの表面とを酸化膜を介して貼り合わせを行った。該ベースウエーハとしては前記シリコンベアウエーハを用いた。その後、剥離熱処理は５００℃で行い、ベースウェーハ上に酸化膜とＳｉとから成る薄膜層を転写してＳＯＩ層を有する貼り合わせウエーハを作製した。
材料ウエーハとして、直径３００ｍｍ、結晶方位＜１００＞のシリコンベアウエーハを用意する。該シリコンベアウエーハをボンドウエーハとしてボンドウエーハ上に２００ｎｍの酸化膜を形成した。該ボンドウエーハに、加速電圧８０ｋｅＶ、注入量７×１０１６／ｃｍ２の水素イオンを注入して該ボンドウエーハ内部にイオン注入層を形成する。ＲＣＡ洗浄等から構成される貼り合わせ前洗浄を行った後、室温にて前記ボンドウエーハのイオン注入された側の表面とベースウェーハの表面とを酸化膜を介して貼り合わせを行った。該ベースウエーハとしては前記シリコンベアウエーハを用いた。その後、剥離熱処理は５００℃で行い、ベースウェーハ上に酸化膜とＳｉとから成る薄膜層を転写してＳＯＩ層を有する貼り合わせウエーハを作製した。
続いて、前記ＳＯＩ層を有する貼り合わせウエーハに対して結合熱処理を行った。具体的には、まず、９００℃にてパイロ酸化（酸化熱処理）を行い、１５０ｎｍの酸化膜を形成後、Ａｒを主体とした雰囲気に２％の酸素を導入して、１１００℃、２時間の熱処理を行った。
前記結合熱処理後、ＳＯＩ層表面の酸化膜をＨＦ水溶液で除去した。その後、平坦化処理として、Ａｒガス１００％の不活性ガス雰囲気下、１２００℃、１時間の熱処理を行い、犠牲酸化処理として３００ｎｍの酸化膜形成と酸化膜除去を行い、ダメージ除去とＳＯＩ層の膜厚調整を行った。
ＳＯＩ層の膜厚調整後のＳＯＩウエーハを１枚抜き取り、混酸エッチングによるＳＯＩ層表面の欠陥評価を行った結果、欠陥密度は２０／ｃｍ２であることが確認された。
これと同一の製造条件で作製したＳＯＩウエーハ上に、常圧によるエピタキシャル成長を行った。このエピタキシャル表面を観察したところ、エピタキシャル層の欠陥は３個／ｗａｆｅｒとなった。
（エピタキシャル成長条件）
原料ガス：トリクロロシラン、温度：１１００℃、エピタキシャル層膜厚：３μｍ
（エピタキシャル成長条件）
原料ガス：トリクロロシラン、温度：１１００℃、エピタキシャル層膜厚：３μｍ
常圧エピタキシャル成長を行ったＳＯＩウエーハと同一の製造条件で作製したＳＯＩウエーハ上に、減圧（１０７ｈＰａ（８０ｔｏｒｒ））によるエピタキシャル成長を行った。このエピタキシャル層の表面を観察したところ、エピタキシャル層の欠陥は６個／ｗａｆｅｒとなった。
（エピタキシャル成長条件）
原料ガス：ジクロロシラン、温度：１０８０℃、エピタキシャル層膜厚：３μｍ
（エピタキシャル成長条件）
原料ガス：ジクロロシラン、温度：１０８０℃、エピタキシャル層膜厚：３μｍ
（実施例２）
材料ウエーハとして、直径３００ｍｍ、結晶方位＜１００＞のシリコンベアウエーハを用意する。該シリコンベアウエーハをボンドウエーハとしてボンドウエーハに２００ｎｍの酸化膜を形成した。該ボンドウエーハに、加速電圧８０ｋｅＶ、注入量７×１０１６／ｃｍ２の水素イオンを注入して該ボンドウエーハ内部にイオン注入層を形成する。ＲＣＡ洗浄等から構成される貼り合わせ前洗浄を行った後、室温にて前記ボンドウエーハのイオン注入された側の表面とベースウェーハの表面とを酸化膜を介して貼り合わせを行った。該ベースウエーハとしては前記シリコンベアウエーハを用いた。その後、剥離熱処理は５００℃で行い、ベースウェーハ上に酸化膜とＳｉとから成る薄膜層を転写して、ＳＯＩ層を有する貼り合わせウエーハを作製した。
材料ウエーハとして、直径３００ｍｍ、結晶方位＜１００＞のシリコンベアウエーハを用意する。該シリコンベアウエーハをボンドウエーハとしてボンドウエーハに２００ｎｍの酸化膜を形成した。該ボンドウエーハに、加速電圧８０ｋｅＶ、注入量７×１０１６／ｃｍ２の水素イオンを注入して該ボンドウエーハ内部にイオン注入層を形成する。ＲＣＡ洗浄等から構成される貼り合わせ前洗浄を行った後、室温にて前記ボンドウエーハのイオン注入された側の表面とベースウェーハの表面とを酸化膜を介して貼り合わせを行った。該ベースウエーハとしては前記シリコンベアウエーハを用いた。その後、剥離熱処理は５００℃で行い、ベースウェーハ上に酸化膜とＳｉとから成る薄膜層を転写して、ＳＯＩ層を有する貼り合わせウエーハを作製した。
続いて、ＳＯＩ層を有する貼り合わせウエーハに対して結合熱処理を行った。具体的には、まず、９００℃にてパイロ酸化（酸化熱処理）を行い、２００ｎｍの酸化膜を形成後、Ａｒを主体とした雰囲気に２％の酸素を導入して、１１００℃、２時間の熱処理を行った。
結合熱処理後、ＳＯＩ層表面の酸化膜をＨＦ水溶液で除去した。その後、平坦化処理として、Ａｒガス１００％の不活性ガス雰囲気下、１２００℃、１時間の熱化処理を行い、犠牲酸化処理として２５０ｎｍの酸化と酸化膜除去を行い、ダメージ除去とＳＯＩ層の膜厚調整を行った。
ＳＯＩ層の膜厚調整後のＳＯＩウエーハを１枚抜き取り、混酸エッチングによるＳＯＩ層表面の欠陥評価を行った結果、欠陥密度は２５／ｃｍ２であることが確認された。
これと同一の製造条件で作製したＳＯＩウエーハ上に、常圧によるエピタキシャル成長を行った。このエピタキシャル層の表面を観察したところ、エピタキシャル層の欠陥５個／ｗａｆｅｒとなった。
（エピタキシャル成長条件）
原料ガス：トリクロロシラン、温度：１１００℃、エピタキシャル層膜厚：３μｍ
（エピタキシャル成長条件）
原料ガス：トリクロロシラン、温度：１１００℃、エピタキシャル層膜厚：３μｍ
常圧エピタキシャル成長を行ったＳＯＩウエーハと同一の製造条件で作製したＳＯＩウエーハ上に、減圧（１０７ｈＰａ（８０ｔｏｒｒ））によるエピタキシャル成長を行った。このエピタキシャル層の表面を観察したところ、エピタキシャル層の欠陥は９個／ｗａｆｅｒとなった。
（エピタキシャル成長条件）
原料ガス：ジクロロシラン、温度：１０８０℃、エピタキシャル層膜厚：３μｍ
（エピタキシャル成長条件）
原料ガス：ジクロロシラン、温度：１０８０℃、エピタキシャル層膜厚：３μｍ
（実施例３）
材料ウエーハとして、直径３００ｍｍ、結晶方位＜１００＞のシリコンベアウエーハを用意する。該シリコンベアウエーハをボンドウエーハとしてボンドウエーハに２００ｎｍの酸化膜を形成した。該ボンドウエーハに、加速電圧８０ｋｅＶ、注入量７×１０１６／ｃｍ２の水素イオンを注入して該ボンドウエーハ内部にイオン注入層を形成する。ＲＣＡ洗浄等から構成される貼り合わせ前洗浄を行った後、室温にて前記ボンドウエーハのイオン注入された側の表面とベースウェーハの表面とを酸化膜を介して貼り合わせを行った。該ベースウエーハとしては前記シリコンベアウエーハを用いた。その後、剥離熱処理は５００℃で行い、ベースウェーハ上に酸化膜とＳｉとから成る薄膜層を転写して、ＳＯＩ層を有する貼り合わせウエーハを作製した。
材料ウエーハとして、直径３００ｍｍ、結晶方位＜１００＞のシリコンベアウエーハを用意する。該シリコンベアウエーハをボンドウエーハとしてボンドウエーハに２００ｎｍの酸化膜を形成した。該ボンドウエーハに、加速電圧８０ｋｅＶ、注入量７×１０１６／ｃｍ２の水素イオンを注入して該ボンドウエーハ内部にイオン注入層を形成する。ＲＣＡ洗浄等から構成される貼り合わせ前洗浄を行った後、室温にて前記ボンドウエーハのイオン注入された側の表面とベースウェーハの表面とを酸化膜を介して貼り合わせを行った。該ベースウエーハとしては前記シリコンベアウエーハを用いた。その後、剥離熱処理は５００℃で行い、ベースウェーハ上に酸化膜とＳｉとから成る薄膜層を転写して、ＳＯＩ層を有する貼り合わせウエーハを作製した。
続いて、ＳＯＩ層を有する貼り合わせウエーハに対して結合熱処理を行った。具体的には、まず、９００℃にてパイロ酸化（酸化熱処理）を行い、２５０ｎｍの酸化膜を形成後、Ａｒを主体とした雰囲気に２％の酸素を導入して、１１００℃、２時間の熱処理を行った。
結合熱処理後、ＳＯＩ層表面の酸化膜をＨＦ水溶液で除去した。その後、平坦化処理として、Ａｒガス１００％の不活性ガス雰囲気下、１２００℃、１時間の熱処理を行い、犠牲酸化処理として２００ｎｍの酸化と酸化膜除去を行い、ダメージ除去とＳＯＩ層の膜厚調整を行った。
ＳＯＩ層の膜厚調整後のＳＯＩウエーハを１枚抜き取り、混酸エッチングによるＳＯＩ層表面の欠陥評価を行った結果、欠陥密度は１０／ｃｍ２と高品質であることが確認された。
これと同一の製造条件で作製したＳＯＩウエーハ上に、常圧によるエピタキシャル成長を行った。このエピタキシャル層の表面を観察したところ、エピタキシャル層の欠陥は３０個／ｗａｆｅｒとなった。
（エピタキシャル成長条件）
原料ガス：トリクロロシラン、温度：１１００℃、エピタキシャル層膜厚：３μｍ
（エピタキシャル成長条件）
原料ガス：トリクロロシラン、温度：１１００℃、エピタキシャル層膜厚：３μｍ
常圧エピタキシャル成長を行ったＳＯＩウエーハと同一の製造条件で作製したＳＯＩウエーハ上に、減圧（１０７ｈＰａ（８０ｔｏｒｒ））によるエピタキシャル成長を行った。このエピタキシャル層の表面を観察したところ、エピタキシャル層の欠陥は２００個／ｗａｆｅｒとなった。
（エピタキシャル成長条件）
原料ガス：ジクロロシラン、温度：１０８０℃、エピタキシャル層膜厚：３μｍ
（エピタキシャル成長条件）
原料ガス：ジクロロシラン、温度：１０８０℃、エピタキシャル層膜厚：３μｍ
実施例１〜３の結果より、イオン注入剥離法でウエーハを剥離後、一度、９５０℃未満の温度で薄い酸化膜を形成して結合熱処理を行った後、ＳＯＩ層の減厚を伴う平坦化処理（不活性ガス雰囲気の熱処理＋犠牲酸化処理）を行ったところ、エピタキシャル層の欠陥密度が低い、高品質の厚膜ＳＯＩ層を有する貼り合わせＳＯＩウエーハが作製出来た。この際、結合熱処理時に形成する酸化膜厚が２００ｎｍ以下の場合には、エピタキシャル層の欠陥を極めて低減することができたが、酸化膜厚が２５０ｎｍの場合（実施例３）は、エピタキシャル層形成前の表面欠陥が少ないにもかかわらず酸化膜厚が２００ｎｍ以下の場合と比較するとエピタキシャル層の欠陥が多くなる傾向があった。また、常圧エピタキシャルと減圧エピタキシャルを比較すると、常圧エピタキシャルの方がエピタキシャル層の欠陥をより低減できる傾向が見られた。
（比較例１）
実施例１と同一条件で結合熱処理まで行ったＳＯＩウエーハを用意し、ＳＯＩ層表面の酸化膜をＨＦ水溶液で除去し、平坦化処理を行わないでそのまま実施例１と同一条件でエピタキシャル成長を行った。混酸エッチングによりＳＯＩ層表面の欠陥評価を行った結果、結合熱処理直後のＳＯＩ層表面の欠陥密度は２０／ｃｍ２であった。このエピタキシャル表面を観察したところ、常圧エピタキシャル、減圧エピタキシャル共にエピタキシャル層の欠陥は多発（＞３００個／ｗａｆｅｒ）した。
実施例１と同一条件で結合熱処理まで行ったＳＯＩウエーハを用意し、ＳＯＩ層表面の酸化膜をＨＦ水溶液で除去し、平坦化処理を行わないでそのまま実施例１と同一条件でエピタキシャル成長を行った。混酸エッチングによりＳＯＩ層表面の欠陥評価を行った結果、結合熱処理直後のＳＯＩ層表面の欠陥密度は２０／ｃｍ２であった。このエピタキシャル表面を観察したところ、常圧エピタキシャル、減圧エピタキシャル共にエピタキシャル層の欠陥は多発（＞３００個／ｗａｆｅｒ）した。
（比較例２）
実施例１と同一条件で結合熱処理まで行ったＳＯＩウエーハを用意し、ＳＯＩ層表面の酸化膜をＨＦ水溶液で除去した後、Ａｒガス１００％の不活性ガス雰囲気下、１２００℃、１時間の平坦化処理のみを行い、実施例１と同一条件でエピタキシャル成長を行った。混酸エッチングによりＳＯＩ層表面の欠陥評価を行った結果、平坦化処理直後のＳＯＩ層表面の欠陥密度は２０／ｃｍ２であった。このエピタキシャル層の表面を観察したところ、常圧エピタキシャル、減圧エピタキシャル共にエピタキシャル層の欠陥は多発（＞３００個／ｗａｆｅｒ）した。
実施例１と同一条件で結合熱処理まで行ったＳＯＩウエーハを用意し、ＳＯＩ層表面の酸化膜をＨＦ水溶液で除去した後、Ａｒガス１００％の不活性ガス雰囲気下、１２００℃、１時間の平坦化処理のみを行い、実施例１と同一条件でエピタキシャル成長を行った。混酸エッチングによりＳＯＩ層表面の欠陥評価を行った結果、平坦化処理直後のＳＯＩ層表面の欠陥密度は２０／ｃｍ２であった。このエピタキシャル層の表面を観察したところ、常圧エピタキシャル、減圧エピタキシャル共にエピタキシャル層の欠陥は多発（＞３００個／ｗａｆｅｒ）した。
（実施例４）
実施例１と同一条件で結合熱処理まで行ったＳＯＩウエーハを用意し、ＳＯＩ層表面の酸化膜をＨＦ水溶液で除去し、平坦化処理としてＡｒガス１００％の不活性ガス雰囲気下、１２００℃、１時間の熱処理を行い、研磨代１５０ｎｍの表面研磨を実施した。その後、実施例１と同一条件でエピタキシャル成長を行った。混酸エッチングによりＳＯＩ層表面の欠陥評価を行った結果、表面研磨直後のＳＯＩ層表面の欠陥密度は２０／ｃｍ２であった。このエピタキシャル層の表面を観察したところ、常圧ではエピタキシャル層の欠陥は４個／ｗａｆｅｒとなり、減圧ではエピタキシャル層の欠陥は７個／ｗａｆｅｒとなった。
実施例１と同一条件で結合熱処理まで行ったＳＯＩウエーハを用意し、ＳＯＩ層表面の酸化膜をＨＦ水溶液で除去し、平坦化処理としてＡｒガス１００％の不活性ガス雰囲気下、１２００℃、１時間の熱処理を行い、研磨代１５０ｎｍの表面研磨を実施した。その後、実施例１と同一条件でエピタキシャル成長を行った。混酸エッチングによりＳＯＩ層表面の欠陥評価を行った結果、表面研磨直後のＳＯＩ層表面の欠陥密度は２０／ｃｍ２であった。このエピタキシャル層の表面を観察したところ、常圧ではエピタキシャル層の欠陥は４個／ｗａｆｅｒとなり、減圧ではエピタキシャル層の欠陥は７個／ｗａｆｅｒとなった。
（実施例５）
実施例２と同一条件で結合熱処理まで行ったＳＯＩウエーハを用意し、ＳＯＩ層表面の酸化膜をＨＦ水溶液で除去し、平坦化処理として研磨代１２０ｎｍの表面研磨のみを実施した。その後、実施例１と同一条件でエピタキシャル成長を行った。混酸エッチングによりＳＯＩ層表面の欠陥評価を行った結果、表面研磨直後のＳＯＩ層表面の欠陥密度は２５／ｃｍ２であった。このエピタキシャル層の表面を観察したところ、常圧ではエピタキシャル層の欠陥は５個／ｗａｆｅｒとなり、減圧ではエピタキシャル層の欠陥は１１個／ｗａｆｅｒとなった。
実施例２と同一条件で結合熱処理まで行ったＳＯＩウエーハを用意し、ＳＯＩ層表面の酸化膜をＨＦ水溶液で除去し、平坦化処理として研磨代１２０ｎｍの表面研磨のみを実施した。その後、実施例１と同一条件でエピタキシャル成長を行った。混酸エッチングによりＳＯＩ層表面の欠陥評価を行った結果、表面研磨直後のＳＯＩ層表面の欠陥密度は２５／ｃｍ２であった。このエピタキシャル層の表面を観察したところ、常圧ではエピタキシャル層の欠陥は５個／ｗａｆｅｒとなり、減圧ではエピタキシャル層の欠陥は１１個／ｗａｆｅｒとなった。
（比較例３）
実施例１と同一条件で剥離熱処理まで行ったＳＯＩウエーハを用意し、結合熱処理として、９５０℃でパイロ酸化（酸化膜１５０ｎｍ）した後、１１００℃、２時間（２％酸素を含むアルゴン雰囲気）の熱処理を行った。該結合熱処理直後のＳＯＩウエーハに対して混酸エッチングによるＳＯＩ層表面の欠陥評価を行った結果、ＳＯＩ表面にはＯＳＦが多数（欠陥密度＞３００／ｃｍ２）確認された。（平坦化処理、エピタキシャル成長は実施せず。）
実施例１と同一条件で剥離熱処理まで行ったＳＯＩウエーハを用意し、結合熱処理として、９５０℃でパイロ酸化（酸化膜１５０ｎｍ）した後、１１００℃、２時間（２％酸素を含むアルゴン雰囲気）の熱処理を行った。該結合熱処理直後のＳＯＩウエーハに対して混酸エッチングによるＳＯＩ層表面の欠陥評価を行った結果、ＳＯＩ表面にはＯＳＦが多数（欠陥密度＞３００／ｃｍ２）確認された。（平坦化処理、エピタキシャル成長は実施せず。）
以上より、平坦化処理をしていない比較例１、又は減厚を伴う平坦化処理をしていない比較例２ではＳＯＩ層表面に減圧又は常圧でエピタキシャル層を成長させた場合に多くの欠陥が生じることが示された。さらに、本発明の結合熱処理を施していない比較例３はエピタキシャル成長前からＳＯＩ表面の欠陥が多いことが明らかとなった。一方で、本発明の貼り合わせＳＯＩウエーハの製造方法により貼り合わせＳＯＩウエーハを製造した実施例１〜５の場合には、エピタキシャル成長前のＳＯＩ表面の欠陥は少ない上、減圧又は常圧でエピタキシャル層を成長させた場合のエピタキシャル層の欠陥は大幅に低減されていることが示された。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…ボンドウエーハ、 ２…酸化膜、 ３…水素高濃度層、 ４…ベースウエーハ、 ５…ＳＯＩ層、 ６…埋め込み酸化膜層、 ７…酸化膜、 ８…ＳＯＩ層、 ９…厚膜ＳＯＩ層
Claims (6)
- ボンドウエーハの表面から水素イオン、希ガスイオン、及びハロゲンイオンのいずれか少なくとも一種類のガスイオンをイオン注入して該ボンドウエーハ内部にイオン注入層を形成し、前記ボンドウエーハのイオン注入された側の表面とベースウェーハの表面とを絶縁膜を介して貼り合わせた後、剥離熱処理を行うことによって前記ボンドウエーハの一部を前記イオン注入層で剥離して、前記ベースウェーハ上に前記ボンドウエーハの薄膜からなるＳＯＩ層を有する貼り合わせウエーハを作製し、その後、前記ＳＯＩ層と前記ベースウエーハの貼り合わせ界面の結合強度を高めるための結合熱処理を行う貼り合わせＳＯＩウエーハの製造方法であって、
前記結合熱処理として、９５０℃未満の温度で前記ＳＯＩ層表面に酸化膜を形成するための酸化熱処理を行った後に、５％以下の酸素を含む不活性ガス雰囲気で１０００℃以上の温度で熱処理を行い、
該酸化膜を除去した後、前記ＳＯＩ層の減厚を伴う平坦化処理を行い、
その後、該平坦化処理を行った前記ＳＯＩ層の表面にエピタキシャル成長を行うことを特徴とする貼り合わせＳＯＩウエーハの製造方法。 - 前記酸化熱処理において、前記ＳＯＩ層表面に膜厚２００ｎｍ以下の酸化膜を形成することを特徴とする請求項１に記載の貼り合わせＳＯＩウエーハの製造方法。
- 前記平坦化処理が、不活性ガス雰囲気又は還元性ガス雰囲気の熱処理を行った後に、熱酸化膜形成と酸化膜除去を伴う犠牲酸化処理を行う処理であることを特徴とする請求項１又は請求項２に記載の貼り合わせＳＯＩウエーハの製造方法。
- 前記犠牲酸化処理において、膜厚１００ｎｍ以上の犠牲酸化膜を形成することを特徴とする請求項３に記載の貼り合わせＳＯＩウエーハの製造方法。
- 前記平坦化処理が、表面研磨のみを行う処理、及び不活性ガス雰囲気若しくは還元性ガス雰囲気の熱処理を行った後に表面研磨を行う処理のいずれかの処理であることを特徴とする請求項１又は請求項２に記載の貼り合わせＳＯＩウエーハの製造方法。
- 前記エピタキシャル成長が、常圧エピタキシャル成長であることを特徴とする請求項１乃至請求項５のいずれか１項に記載の貼り合わせＳＯＩウエーハの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010279163A JP5541136B2 (ja) | 2010-12-15 | 2010-12-15 | 貼り合わせｓｏｉウエーハの製造方法 |
| PCT/JP2011/006164 WO2012081164A1 (ja) | 2010-12-15 | 2011-11-04 | 貼り合わせｓｏｉウエーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010279163A JP5541136B2 (ja) | 2010-12-15 | 2010-12-15 | 貼り合わせｓｏｉウエーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012129347A true JP2012129347A (ja) | 2012-07-05 |
| JP5541136B2 JP5541136B2 (ja) | 2014-07-09 |
Family
ID=46244284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010279163A Active JP5541136B2 (ja) | 2010-12-15 | 2010-12-15 | 貼り合わせｓｏｉウエーハの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5541136B2 (ja) |
| WO (1) | WO2012081164A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016516304A (ja) * | 2013-03-14 | 2016-06-02 | サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ | ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法 |
| JP2016201454A (ja) * | 2015-04-09 | 2016-12-01 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| WO2017072994A1 (ja) * | 2015-10-28 | 2017-05-04 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| WO2018061523A1 (ja) | 2016-09-27 | 2018-04-05 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10321548A (ja) * | 1997-05-15 | 1998-12-04 | Denso Corp | 半導体基板の製造方法 |
| JP2000030995A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| JP2007317988A (ja) * | 2006-05-29 | 2007-12-06 | Shin Etsu Handotai Co Ltd | 貼り合わせウエーハの製造方法 |
| JP2008159811A (ja) * | 2006-12-22 | 2008-07-10 | Siltronic Ag | Ｓｏｉウェーハの製造方法ならびにｓｏｉウェーハ |
| JP2010098167A (ja) * | 2008-10-17 | 2010-04-30 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
-
2010
- 2010-12-15 JP JP2010279163A patent/JP5541136B2/ja active Active
-
2011
- 2011-11-04 WO PCT/JP2011/006164 patent/WO2012081164A1/ja active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10321548A (ja) * | 1997-05-15 | 1998-12-04 | Denso Corp | 半導体基板の製造方法 |
| JP2000030995A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| JP2007317988A (ja) * | 2006-05-29 | 2007-12-06 | Shin Etsu Handotai Co Ltd | 貼り合わせウエーハの製造方法 |
| JP2008159811A (ja) * | 2006-12-22 | 2008-07-10 | Siltronic Ag | Ｓｏｉウェーハの製造方法ならびにｓｏｉウェーハ |
| JP2010098167A (ja) * | 2008-10-17 | 2010-04-30 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016516304A (ja) * | 2013-03-14 | 2016-06-02 | サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ | ライトポイント欠陥と表面粗さを低減するための半導体オンインシュレータウエハの製造方法 |
| JP2016201454A (ja) * | 2015-04-09 | 2016-12-01 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| EP3370249A4 (en) * | 2015-10-28 | 2019-06-26 | Shin-Etsu Handotai Co., Ltd. | METHOD FOR MANUFACTURING SELF-BONDED SHEET |
| WO2017072994A1 (ja) * | 2015-10-28 | 2017-05-04 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| JP2017084963A (ja) * | 2015-10-28 | 2017-05-18 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| CN108140553B (zh) * | 2015-10-28 | 2022-04-08 | 信越半导体株式会社 | 贴合式soi晶圆的制造方法 |
| KR102317552B1 (ko) * | 2015-10-28 | 2021-10-27 | 신에쯔 한도타이 가부시키가이샤 | 접합 soi 웨이퍼의 제조방법 |
| CN108140553A (zh) * | 2015-10-28 | 2018-06-08 | 信越半导体株式会社 | 贴合式soi晶圆的制造方法 |
| KR20180073580A (ko) * | 2015-10-28 | 2018-07-02 | 신에쯔 한도타이 가부시키가이샤 | 접합 soi 웨이퍼의 제조방법 |
| US10347525B2 (en) | 2015-10-28 | 2019-07-09 | Shin-Etsu Handotai Co., Ltd. | Method for producing bonded SOI wafer |
| CN109690733A (zh) * | 2016-09-27 | 2019-04-26 | 信越半导体株式会社 | 贴合式soi晶圆的制造方法 |
| KR20190050995A (ko) | 2016-09-27 | 2019-05-14 | 신에쯔 한도타이 가부시키가이샤 | 접합soi웨이퍼의 제조방법 |
| US10600677B2 (en) | 2016-09-27 | 2020-03-24 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing bonded SOI wafer |
| JP2018056230A (ja) * | 2016-09-27 | 2018-04-05 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| WO2018061523A1 (ja) | 2016-09-27 | 2018-04-05 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| KR102408679B1 (ko) * | 2016-09-27 | 2022-06-14 | 신에쯔 한도타이 가부시키가이샤 | 접합soi웨이퍼의 제조방법 |
| CN109690733B (zh) * | 2016-09-27 | 2022-10-18 | 信越半导体株式会社 | 贴合式soi晶圆的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012081164A1 (ja) | 2012-06-21 |
| JP5541136B2 (ja) | 2014-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5135935B2 (ja) | 貼り合わせウエーハの製造方法 | |
| JP2006216826A (ja) | Ｓｏｉウェーハの製造方法 | |
| JPWO2003009386A1 (ja) | 貼り合わせウエーハの製造方法 | |
| WO2013102968A1 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JPWO2005024925A1 (ja) | Ｓｏｉウェーハの作製方法 | |
| KR20180015634A (ko) | 접합 soi 웨이퍼의 제조방법 | |
| US10600677B2 (en) | Method for manufacturing bonded SOI wafer | |
| JP5541136B2 (ja) | 貼り合わせｓｏｉウエーハの製造方法 | |
| JP5522175B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2010098167A (ja) | 貼り合わせウェーハの製造方法 | |
| KR20150112968A (ko) | Soi 웨이퍼의 제조방법 및 soi 웨이퍼 | |
| TWI549192B (zh) | Method of manufacturing wafers | |
| WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
| WO2014080565A1 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP5703920B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP5125194B2 (ja) | 貼り合わせウエーハの製造方法 | |
| JP5477277B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| WO2019239763A1 (ja) | 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ | |
| CN108140553B (zh) | 贴合式soi晶圆的制造方法 | |
| KR20150070096A (ko) | Soi 웨이퍼의 제조방법 | |
| JP7251419B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JP2014212172A (ja) | 貼り合わせウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140421 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5541136 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |