JP5522175B2 - Ｓｏｉウェーハの製造方法 - Google Patents
Ｓｏｉウェーハの製造方法 Download PDFInfo
- Publication number
- JP5522175B2 JP5522175B2 JP2011529808A JP2011529808A JP5522175B2 JP 5522175 B2 JP5522175 B2 JP 5522175B2 JP 2011529808 A JP2011529808 A JP 2011529808A JP 2011529808 A JP2011529808 A JP 2011529808A JP 5522175 B2 JP5522175 B2 JP 5522175B2
- Authority
- JP
- Japan
- Prior art keywords
- soi
- wafer
- layer
- thickness
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 238000010438 heat treatment Methods 0.000 claims description 77
- 238000005468 ion implantation Methods 0.000 claims description 36
- 239000012298 atmosphere Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 19
- 230000003647 oxidation Effects 0.000 claims description 19
- 238000007254 oxidation reaction Methods 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 239000007789 gas Substances 0.000 claims description 12
- 229910052786 argon Inorganic materials 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- -1 hydrogen ions Chemical class 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 249
- 239000010410 layer Substances 0.000 description 244
- 239000010408 film Substances 0.000 description 75
- 239000011800 void material Substances 0.000 description 37
- 230000001590 oxidative effect Effects 0.000 description 22
- 238000004140 cleaning Methods 0.000 description 20
- 230000001133 acceleration Effects 0.000 description 17
- 238000000137 annealing Methods 0.000 description 17
- 230000007547 defect Effects 0.000 description 16
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 14
- 230000003746 surface roughness Effects 0.000 description 11
- 239000002245 particle Substances 0.000 description 10
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 9
- 239000005052 trichlorosilane Substances 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000005416 organic matter Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- MKYBYDHXWVHEJW-UHFFFAOYSA-N N-[1-oxo-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propan-2-yl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(C(C)NC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 MKYBYDHXWVHEJW-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Description
本発明は、イオン注入剥離法を用いたＳＯＩウェーハの製造において、ＳＯＩウェーハの表面を平坦化するための熱処理を行うＳＯＩウェーハの製造方法に関する。
イオン注入剥離法を用いたＳＯＩウェーハの製造では、例えば水素イオンや希ガスイオンをイオン注入したウェーハ（ボンドウェーハ）と、もう一方のウェーハ（ベースウェーハ）とを酸化膜を介して貼り合わせ、その後イオン注入したウェーハをイオン注入層で剥離することで、膜厚均一性の高いＳＯＩ層を有するＳＯＩウェーハを製造することができる。
この際、貼り合わせ界面に、異物、有機物、傷、あるいは、ウェーハ起因の微小な結晶欠陥等が存在すると、貼り合わせ界面に微小な空洞等を形成し、ウェーハを剥離した時点においてＳＯＩ層表面にボイドやブリスターと呼ばれる欠陥が形成される。
ボイドとは、ＳＯＩ層表面に穴があき、ＢＯＸ層（埋め込み酸化膜層）を通してベースウェーハまで穴が貫通した凹み形状の欠陥を言い、ブリスターとは、ＳＯＩ層に穴は形成されていないが、貼り合わせ界面に微小な空洞が形成され、これによりＳＯＩ層が膨れ上がって観察される部分である。
ボイドとは、ＳＯＩ層表面に穴があき、ＢＯＸ層（埋め込み酸化膜層）を通してベースウェーハまで穴が貫通した凹み形状の欠陥を言い、ブリスターとは、ＳＯＩ層に穴は形成されていないが、貼り合わせ界面に微小な空洞が形成され、これによりＳＯＩ層が膨れ上がって観察される部分である。
また、剥離直後のＳＯＩウェーハは表面の面粗さが大きく、そのままではデバイス回路を形成することが出来ない。このＳＯＩ層表面の面粗さを改善する方法の一つとして、アルゴン含有雰囲気で高温熱処理を行うアニール法がある。このアニール法によれば、ＳＯＩ層表面を平坦化しつつ、イオン注入剥離法により得られたＳＯＩ層の膜厚均一性を高く維持することが出来る（特許文献１参照）。
しかしながら、ＳＯＩウェーハの平坦化のためにアニール法を用いた場合、直径が１００μｍを越える大きなボイドが形成されることがあり、ウェーハ製造歩留まり、および、デバイス製造歩留まりが大きく低下するという問題があった。
本発明は、上記問題点に鑑みてなされたものであって、ＳＯＩウェーハの製造において、平坦化熱処理によるボイドの巨大化を防止しながら高平坦度で膜厚均一性が高いＳＯＩ層を有するＳＯＩウェーハを歩留まり良く製造できるＳＯＩウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、少なくとも、シリコン単結晶からなるボンドウェーハの表面から水素イオン又は希ガスイオンのうち少なくとも１種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハの前記イオン注入した表面とベースウェーハの表面とをシリコン酸化膜を介して貼り合わせた後、前記イオン注入層で前記ボンドウェーハを剥離することにより、前記ベースウェーハ上にＢＯＸ層とＳＯＩ層とを有するＳＯＩウェーハを作製し、該ＳＯＩウェーハに対してアルゴンガス含有雰囲気で平坦化熱処理を行うＳＯＩウェーハの製造方法において、前記平坦化熱処理を行うＳＯＩウェーハの前記ＳＯＩ層の厚さが前記ＢＯＸ層の厚さの１．４倍以上になるように、前記ＳＯＩウェーハの作製条件を設定し、かつ、前記平坦化熱処理を行ったＳＯＩウェーハの前記ＳＯＩ層に対して犠牲酸化処理を行って前記ＳＯＩ層の厚さを前記ＢＯＸ層の厚さの１．４倍未満にまで減ずることを特徴とするＳＯＩウェーハの製造方法を提供する。
このように、作製条件を設定して、平坦化熱処理を行うＳＯＩウェーハのＳＯＩ層の厚さをＢＯＸ層の厚さの１．４倍以上とすれば、平坦化熱処理中にボイド内壁に露出しているＢＯＸ層及びＳＯＩ層の端面がエッチングされて消滅することを効果的に抑制することができるため、平坦化熱処理によるボイドの拡大を防止できる。そして平坦化熱処理を行うことで、ＳＯＩウェーハのＳＯＩ層の膜厚均一性を高く維持しながら表面を効率的に平坦化することができる。
また、本発明において、平坦化熱処理後のＳＯＩウェーハのＳＯＩ層に対して犠牲酸化処理を行うことで、ＳＯＩ層の膜厚均一性を維持しながらＳＯＩ層の厚さを所望の厚さに調整することができる。さらに、平坦化熱処理後のＳＯＩウェーハのＳＯＩ層に対して犠牲酸化処理により所望厚さまで減ずることにより、ＳＯＩ層の厚さをＢＯＸ層の厚さの１．４倍未満にまで減ずる場合にも、膜厚均一性を悪化させることも無く、平坦度も十分に高くなる。
以上のように、本発明のＳＯＩウェーハの製造方法であれば、平坦化熱処理によって膜厚均一性高く平坦化され、デバイス歩留まりに影響するような大きさのボイドが無いＳＯＩ層を有するＳＯＩウェーハを効率的に製造できる。
また、本発明において、平坦化熱処理後のＳＯＩウェーハのＳＯＩ層に対して犠牲酸化処理を行うことで、ＳＯＩ層の膜厚均一性を維持しながらＳＯＩ層の厚さを所望の厚さに調整することができる。さらに、平坦化熱処理後のＳＯＩウェーハのＳＯＩ層に対して犠牲酸化処理により所望厚さまで減ずることにより、ＳＯＩ層の厚さをＢＯＸ層の厚さの１．４倍未満にまで減ずる場合にも、膜厚均一性を悪化させることも無く、平坦度も十分に高くなる。
以上のように、本発明のＳＯＩウェーハの製造方法であれば、平坦化熱処理によって膜厚均一性高く平坦化され、デバイス歩留まりに影響するような大きさのボイドが無いＳＯＩ層を有するＳＯＩウェーハを効率的に製造できる。
このとき、前記平坦化熱処理を行うＳＯＩウェーハの前記ＳＯＩ層の厚さが前記ＢＯＸ層の厚さの１．４倍以上になるように、前記ＳＯＩウェーハの作製条件として、前記イオン注入の注入条件及び前記シリコン酸化膜の厚さを設定することが好ましい。
このように、ＳＯＩウェーハの作製条件として、イオン注入の注入条件及びシリコン酸化膜の厚さを設定することで、得られるＳＯＩ層とＢＯＸ層の厚さを簡易に調節することができるため、本発明の製造方法をより容易に実施できる。
このように、ＳＯＩウェーハの作製条件として、イオン注入の注入条件及びシリコン酸化膜の厚さを設定することで、得られるＳＯＩ層とＢＯＸ層の厚さを簡易に調節することができるため、本発明の製造方法をより容易に実施できる。
このとき、前記平坦化熱処理を行ったＳＯＩウェーハの前記ＳＯＩ層に対して犠牲酸化処理を行って前記ＳＯＩ層の厚さを５０ｎｍ以上減ずることが好ましい。
このように、本発明において、犠牲酸化処理でＳＯＩ層の厚さを５０ｎｍ以上減ずることで、表層部に残留しているイオン注入ダメージを確実に除去することができる。
このように、本発明において、犠牲酸化処理でＳＯＩ層の厚さを５０ｎｍ以上減ずることで、表層部に残留しているイオン注入ダメージを確実に除去することができる。
このとき、前記犠牲酸化処理を行ったＳＯＩウェーハの前記ＳＯＩ層の表面にエピタキシャル層を形成することが好ましい。
このような、本発明の製造方法において、平坦化熱処理、犠牲酸化処理を行って高平坦度で膜厚均一性が高く、巨大化したボイドが無いＳＯＩ層であれば、その表面に欠陥の少ない高品質のエピタキシャル層を形成することができる。
このような、本発明の製造方法において、平坦化熱処理、犠牲酸化処理を行って高平坦度で膜厚均一性が高く、巨大化したボイドが無いＳＯＩ層であれば、その表面に欠陥の少ない高品質のエピタキシャル層を形成することができる。
このとき、前記ＢＯＸ層の厚さが２００ｎｍ以上になるように前記シリコン酸化膜の厚さを設定することが好ましい。
このように、ＢＯＸ層の厚さが２００ｎｍ以上になるようにシリコン酸化膜の厚さを設定すれば、剥離時の薄膜（ＳＯＩ層＋ＢＯＸ層）の剛性が高いため、ボイドやブリスターの発生を低減して、より歩留まり良くＳＯＩウェーハを製造できる。
このように、ＢＯＸ層の厚さが２００ｎｍ以上になるようにシリコン酸化膜の厚さを設定すれば、剥離時の薄膜（ＳＯＩ層＋ＢＯＸ層）の剛性が高いため、ボイドやブリスターの発生を低減して、より歩留まり良くＳＯＩウェーハを製造できる。
以上のように、本発明のＳＯＩウェーハの製造方法によれば、平坦化熱処理及び犠牲酸化処理によって膜厚均一性を高く維持しながら平坦化され、デバイス歩留まりに影響するような大きさのボイドが無いＳＯＩ層を有するＳＯＩウェーハを効率的に製造できる。
ＳＯＩウェーハの製造において、剥離時に生じる微小なボイドがその後拡大して、デバイス歩留まりが悪化するという問題があった。
このような問題に対して、本発明者らが鋭意検討した結果、平坦化熱処理中にボイドが巨大化していることを見出した。
図２は、従来法における平坦化熱処理時のボイドの変化を示す模式図である。図２に示すように、ＳＯＩウェーハ２５の剥離後のＳＯＩ層２２表面を観察した場合、ボイド２１はＳＯＩ層２２表面に穴が開き、さらにＢＯＸ層２３を通してベースウェーハ２４まで穴が貫通して、ボイド２１の内壁にはＢＯＸ層２３の端面が剥き出しの状態になっている（図２（ａ））。この状態で、アルゴン含有雰囲気での平坦化熱処理を行うと、剥き出しになったＢＯＸ層２３中の酸素がＳＯＩ層２２のＳｉと反応することでエッチングされてＳＯＩ層２２とＢＯＸ層２３の端部が共に消滅して行き（図２（ｂ））、熱処理後にはボイド２１がデバイス歩留まりに影響するほど大きくなってしまう（図２（ｃ））ということを本発明者らは見出した。このＳＯＩ層とＢＯＸ層が失われた部分には面荒れしたＳｉが残される。また、ボイドの大きさは平坦化熱処理時間が長くなるほど大きくなってしまう。
図２は、従来法における平坦化熱処理時のボイドの変化を示す模式図である。図２に示すように、ＳＯＩウェーハ２５の剥離後のＳＯＩ層２２表面を観察した場合、ボイド２１はＳＯＩ層２２表面に穴が開き、さらにＢＯＸ層２３を通してベースウェーハ２４まで穴が貫通して、ボイド２１の内壁にはＢＯＸ層２３の端面が剥き出しの状態になっている（図２（ａ））。この状態で、アルゴン含有雰囲気での平坦化熱処理を行うと、剥き出しになったＢＯＸ層２３中の酸素がＳＯＩ層２２のＳｉと反応することでエッチングされてＳＯＩ層２２とＢＯＸ層２３の端部が共に消滅して行き（図２（ｂ））、熱処理後にはボイド２１がデバイス歩留まりに影響するほど大きくなってしまう（図２（ｃ））ということを本発明者らは見出した。このＳＯＩ層とＢＯＸ層が失われた部分には面荒れしたＳｉが残される。また、ボイドの大きさは平坦化熱処理時間が長くなるほど大きくなってしまう。
これに対して、本発明者らは、ＳＯＩウェーハの作製条件を設定して、平坦化熱処理するＳＯＩウェーハのＳＯＩ層の厚さがＢＯＸ層の厚さの１．４倍以上になるようにすることで、当該ＳＯＩウェーハを平坦化熱処理しても、ボイドが巨大化しないことを見出し、さらに、その後犠牲酸化処理を行ってＳＯＩ層の厚さをＢＯＸ層の厚さの１．４倍未満になるまで減ずることで、ボイドの巨大化を防止しつつ、所望の膜厚を有するＳＯＩ層を膜厚均一性を高く保ちながら平坦化できることを見出して、本発明を完成させた。
図１は、本発明のＳＯＩウェーハの製造方法において平坦化熱処理時のボイドの変化を示す模式図である。
図１に示すように、本発明の製造方法で作製条件を設定して作製したＳＯＩウェーハ１４（図１（ａ））を、平坦化熱処理すると、熱処理初期（図１（ｂ））にはわずかながらＢＯＸ層１２の消滅はあるが、ＳＯＩ層１１が厚いためボイド１０の内壁のＢＯＸ層１２端面がＳＯＩ層１１で覆われてＢＯＸ層１２端面がそれ以上平坦化熱処理雰囲気にさらされることを防止し、ＳＯＩ層及びＢＯＸ層端面での反応速度を急速に低下させることが出来る。これにより、平坦化熱処理により、ボイド１０はほとんど大きくならない（図１（ｃ））。このため、ボイド１０底面のベースウェーハ１３表面が面荒れすることも無く、さらにデバイス歩留まりに影響するような巨大なボイドは形成されない。
図１に示すように、本発明の製造方法で作製条件を設定して作製したＳＯＩウェーハ１４（図１（ａ））を、平坦化熱処理すると、熱処理初期（図１（ｂ））にはわずかながらＢＯＸ層１２の消滅はあるが、ＳＯＩ層１１が厚いためボイド１０の内壁のＢＯＸ層１２端面がＳＯＩ層１１で覆われてＢＯＸ層１２端面がそれ以上平坦化熱処理雰囲気にさらされることを防止し、ＳＯＩ層及びＢＯＸ層端面での反応速度を急速に低下させることが出来る。これにより、平坦化熱処理により、ボイド１０はほとんど大きくならない（図１（ｃ））。このため、ボイド１０底面のベースウェーハ１３表面が面荒れすることも無く、さらにデバイス歩留まりに影響するような巨大なボイドは形成されない。
以下、本発明のＳＯＩウェーハの製造方法について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図３は、本発明のＳＯＩウェーハの製造方法の実施態様の一例を示すフロー図である。
図３は、本発明のＳＯＩウェーハの製造方法の実施態様の一例を示すフロー図である。
まず、図３（ａ）に示すように、ボンドウェーハ３０とベースウェーハ３２を準備する。この際準備するウェーハとしては、ボンドウェーハ３０がシリコン単結晶からなるものであれば、特に限定されず、ポリッシュドウェーハ、エピタキシャルウェーハ、熱処理ウェーハ等を準備することができる。
また、この際、例えば熱酸化処理やＣＶＤ等により、ボンドウェーハ３０の表面にシリコン酸化膜３１を所望の厚さで形成する。このシリコン酸化膜３１は、ベースウェーハ３２のみに形成されていてもよく、または、両ウェーハに形成されていてもよい。
また、この際、例えば熱酸化処理やＣＶＤ等により、ボンドウェーハ３０の表面にシリコン酸化膜３１を所望の厚さで形成する。このシリコン酸化膜３１は、ベースウェーハ３２のみに形成されていてもよく、または、両ウェーハに形成されていてもよい。
このとき、後工程で形成されるＢＯＸ層３４の厚さが２００ｎｍ以上になるように、ボンドウェーハ３０に形成するシリコン酸化膜３１の厚さを設定することが好ましい。
このように、厚さ２００ｎｍ以上のシリコン酸化膜がＢＯＸ層として形成されていれば、後工程での剥離時に剥離される薄膜（ＳＯＩ層＋ＢＯＸ層）の剛性が高いためボイドやブリスターの発生を低減することができる。また、従来では、ＢＯＸ層が２００ｎｍ以上と厚い場合には、平坦化熱処理の際に平坦化熱処理雰囲気にさらされるボイド内壁のＢＯＸ層端面の面積が大きくなるため、ＢＯＸ層が薄い場合に比べてボイドの巨大化が顕著に生じていた。しかし、本発明の製造方法であれば、上記の厚さのＢＯＸ層に対して十分に厚いＳＯＩ層とすることで剥離時のボイドやブリスターの発生を低減しながら、平坦化熱処理時のボイドの巨大化を防止できるため、好適である。
このように、厚さ２００ｎｍ以上のシリコン酸化膜がＢＯＸ層として形成されていれば、後工程での剥離時に剥離される薄膜（ＳＯＩ層＋ＢＯＸ層）の剛性が高いためボイドやブリスターの発生を低減することができる。また、従来では、ＢＯＸ層が２００ｎｍ以上と厚い場合には、平坦化熱処理の際に平坦化熱処理雰囲気にさらされるボイド内壁のＢＯＸ層端面の面積が大きくなるため、ＢＯＸ層が薄い場合に比べてボイドの巨大化が顕著に生じていた。しかし、本発明の製造方法であれば、上記の厚さのＢＯＸ層に対して十分に厚いＳＯＩ層とすることで剥離時のボイドやブリスターの発生を低減しながら、平坦化熱処理時のボイドの巨大化を防止できるため、好適である。
次に、図３（ｂ）に示すように、ボンドウェーハ３０の表面から水素イオン又は希ガスイオンのうち少なくとも１種類のガスイオンをイオン注入してイオン注入層３３を形成する。
イオン注入条件としては、特に限定されず、注入量、加速電圧等は適宜設定することができる。
イオン注入条件としては、特に限定されず、注入量、加速電圧等は適宜設定することができる。
この際、平坦化熱処理を行うＳＯＩウェーハ３６のＳＯＩ層３５の厚さがＢＯＸ層３４の厚さの１．４倍以上になるように、ＳＯＩウェーハ３６の作製条件として、イオン注入の注入条件及びシリコン酸化膜３１の厚さを設定する。
図３（ａ）の工程で形成するシリコン酸化膜３１の厚さが後工程でＢＯＸ層３４の厚さとほぼ同じになり、図３（ｂ）の工程でのイオン注入条件である加速電圧により決まるシリコン単結晶表面からのイオン注入深さが後工程で剥離直後のＳＯＩ層３５の厚さとほぼ同じになる。従って、形成するシリコン酸化膜３１の厚さとイオン注入条件（加速電圧）を設定することで、ＳＯＩウェーハ３６のＳＯＩ層３５の厚さ及びＢＯＸ層３４の厚さが上記条件になるように容易に調節することができる。この際、シリコン酸化膜３１の厚さやイオン注入条件の設定に際しては、剥離後、平坦化熱処理前のＳＯＩ層３５の研磨、エッチング、犠牲酸化処理等による取り代を考慮して設定する。
図３（ａ）の工程で形成するシリコン酸化膜３１の厚さが後工程でＢＯＸ層３４の厚さとほぼ同じになり、図３（ｂ）の工程でのイオン注入条件である加速電圧により決まるシリコン単結晶表面からのイオン注入深さが後工程で剥離直後のＳＯＩ層３５の厚さとほぼ同じになる。従って、形成するシリコン酸化膜３１の厚さとイオン注入条件（加速電圧）を設定することで、ＳＯＩウェーハ３６のＳＯＩ層３５の厚さ及びＢＯＸ層３４の厚さが上記条件になるように容易に調節することができる。この際、シリコン酸化膜３１の厚さやイオン注入条件の設定に際しては、剥離後、平坦化熱処理前のＳＯＩ層３５の研磨、エッチング、犠牲酸化処理等による取り代を考慮して設定する。
次に、図３（ｃ）に示すように、ボンドウェーハ３０のイオン注入した表面とベースウェーハ３２の表面とをシリコン酸化膜３１を介して例えば室温で貼り合わせる。
この際、貼り合わせ工程の雰囲気や、ウェーハを保管したボックスから、パーティクル汚染および有機物汚染を受ける場合があるので、貼り合わせ前洗浄を行うことが好ましく、洗浄後出来る限り早く貼り合わせることが好ましい。
この際、貼り合わせ工程の雰囲気や、ウェーハを保管したボックスから、パーティクル汚染および有機物汚染を受ける場合があるので、貼り合わせ前洗浄を行うことが好ましく、洗浄後出来る限り早く貼り合わせることが好ましい。
次に、図３（ｄ）に示すように、剥離熱処理を行うことにより、ボンドウェーハ３０内に形成されたイオン注入層３３に欠陥層が形成され、それが水平方向につながることで、ボンドウェーハ３０が剥離して、ベースウェーハ３２上にＢＯＸ層３４とＳＯＩ層３５とを有するＳＯＩウェーハ３６を作製する。
この剥離の際に、デバイス歩留まりに影響しない直径数１０μｍ以下の微小なボイドが形成される。
この剥離の際に、デバイス歩留まりに影響しない直径数１０μｍ以下の微小なボイドが形成される。
この剥離後のＳＯＩウェーハ３６に対して、例えば非酸化性雰囲気で１０００℃以上の結合熱処理を行い貼り合わせ界面の結合強度を高める。
または、剥離後のＳＯＩウェーハ３６に対して１０００℃未満で犠牲酸化を行って、その後非酸化性雰囲気或いは酸化性雰囲気で１０００℃以上の結合熱処理を行って、その後ＨＦ水溶液で酸化膜を除去することもできる。これにより、ＳＯＩ層表面のイオン注入ダメージを十分に除去することが可能となる。
または、剥離後のＳＯＩウェーハ３６に対して１０００℃未満で犠牲酸化を行って、その後非酸化性雰囲気或いは酸化性雰囲気で１０００℃以上の結合熱処理を行って、その後ＨＦ水溶液で酸化膜を除去することもできる。これにより、ＳＯＩ層表面のイオン注入ダメージを十分に除去することが可能となる。
次に本発明では、図３（ｅ）に示すように、作製条件を設定することでＳＯＩ層の厚さをＢＯＸ層の厚さの１．４倍以上にしたＳＯＩウェーハ３６に対してアルゴンガス含有雰囲気で平坦化熱処理を行う。
このように作製条件を設定してＳＯＩ層の厚さをＢＯＸ層の厚さの１．４倍以上にしたＳＯＩウェーハを平坦化熱処理することで、ボイド内壁に露出しているＢＯＸ層端面がわずかに消滅してもすぐにＳＯＩ層により覆われてＢＯＸ層及びＳＯＩ層のさらなる消滅を効果的に抑制することができる。これにより、平坦化熱処理によるボイドの拡大を防止でき、イオン注入剥離法により得られたＳＯＩ層の膜厚均一性を高く維持しながら表面を平坦化することができる。
このように作製条件を設定してＳＯＩ層の厚さをＢＯＸ層の厚さの１．４倍以上にしたＳＯＩウェーハを平坦化熱処理することで、ボイド内壁に露出しているＢＯＸ層端面がわずかに消滅してもすぐにＳＯＩ層により覆われてＢＯＸ層及びＳＯＩ層のさらなる消滅を効果的に抑制することができる。これにより、平坦化熱処理によるボイドの拡大を防止でき、イオン注入剥離法により得られたＳＯＩ層の膜厚均一性を高く維持しながら表面を平坦化することができる。
この平坦化熱処理条件としては、特に限定されず、熱処理温度としては十分に平坦化するために１１００℃以上で行うことが好ましく、また、アルゴン含有雰囲気としては、１００％アルゴン雰囲気や、アルゴンと他の非酸化性ガスの混合ガスの雰囲気或いは、アルゴンに微量酸素を含む雰囲気とすることもできる。
次に、図３（ｆ）に示すように、平坦化熱処理を行ったＳＯＩウェーハ３６のＳＯＩ層３５に対して犠牲酸化処理を行ってＳＯＩ層３５の厚さをＢＯＸ層３４の厚さの１．４倍未満にまで減ずる。
このように、犠牲酸化処理により所望厚さまで減ずることにより、所望の薄い厚さのＳＯＩ層を得ることが出来るとともに、ＢＯＸ層の厚さの１．４倍未満の厚さを有するＳＯＩ層を作製する場合にもボイドの拡大を防止でき、膜厚均一性を悪化させることも無く、平坦度も十分に高くなる。
このように、犠牲酸化処理により所望厚さまで減ずることにより、所望の薄い厚さのＳＯＩ層を得ることが出来るとともに、ＢＯＸ層の厚さの１．４倍未満の厚さを有するＳＯＩ層を作製する場合にもボイドの拡大を防止でき、膜厚均一性を悪化させることも無く、平坦度も十分に高くなる。
この際、犠牲酸化処理で減ずるＳＯＩ層３５の厚さ（取り代）は、表層部に残留しているイオン注入ダメージを確実に除去するため、５０ｎｍ以上とすることができ、好ましくは１００ｎｍ以上、より好ましくは１５０ｎｍ以上とすることができる。
次に、図３（ｇ）に示すように、ＳＯＩウェーハ３６のＳＯＩ層３５の表面にエピタキシャル層３７を形成することができる。このエピタキシャル層３７のドーパント濃度、膜厚、導電型等としては、適宜変更して成長させることができる。
本発明の製造方法により得られた高平坦度で膜厚均一性が高く、巨大化したボイドが無いＳＯＩ層であれば、その表面に欠陥の少ない高品質のエピタキシャル層を形成することができる。このようなエピタキシャル層形成により、イオン注入剥離法のみでは形成不可能な、例えば厚さ５μｍ以上のＳＯＩ層を有する高品質の厚膜ＳＯＩウェーハを製造できる。
本発明の製造方法により得られた高平坦度で膜厚均一性が高く、巨大化したボイドが無いＳＯＩ層であれば、その表面に欠陥の少ない高品質のエピタキシャル層を形成することができる。このようなエピタキシャル層形成により、イオン注入剥離法のみでは形成不可能な、例えば厚さ５μｍ以上のＳＯＩ層を有する高品質の厚膜ＳＯＩウェーハを製造できる。
なお、上記の実施形態では、本発明において、イオン注入の注入条件とシリコン酸化膜の厚さを設定することで、平坦化熱処理を行うＳＯＩウェーハのＳＯＩ層の厚さがＢＯＸ層の厚さの１．４倍以上となるようにしたが、この条件に限定されず、適宜研磨、エッチング、犠牲酸化処理等を行って、その取り代を設定することで、ＳＯＩ層とＢＯＸ層の厚さを本発明の条件に合うように作製することが可能である。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
直径３００ｍｍのシリコン単結晶ウェーハを、１００枚ずつ２組準備し、一方のウェーハ（ボンドウェーハ）を熱酸化処理して表面に１５０ｎｍの酸化膜を形成した。ついで、このウェーハに水素イオン注入（加速電圧４０ｋｅＶ、注入量７×１０１６／ｃｍ２）を行い、他方のウェーハと貼り合わせた。
この際、水素イオン注入の加速電圧（４０ｋｅＶ）は、平坦化熱処理（Ａｒアニール）を行う際のＳＯＩ層の厚さが２５０ｎｍになる様に、ボンドウェーハ表面に形成した酸化膜の膜厚（１５０ｎｍ）と、剥離後から平坦化熱処理までの間に除去されるＳＯＩ層の取り代を考慮して設定した。
（実施例１）
直径３００ｍｍのシリコン単結晶ウェーハを、１００枚ずつ２組準備し、一方のウェーハ（ボンドウェーハ）を熱酸化処理して表面に１５０ｎｍの酸化膜を形成した。ついで、このウェーハに水素イオン注入（加速電圧４０ｋｅＶ、注入量７×１０１６／ｃｍ２）を行い、他方のウェーハと貼り合わせた。
この際、水素イオン注入の加速電圧（４０ｋｅＶ）は、平坦化熱処理（Ａｒアニール）を行う際のＳＯＩ層の厚さが２５０ｎｍになる様に、ボンドウェーハ表面に形成した酸化膜の膜厚（１５０ｎｍ）と、剥離後から平坦化熱処理までの間に除去されるＳＯＩ層の取り代を考慮して設定した。
その後、この貼り合わせたウェーハに対して、５００℃、３０分の剥離熱処理を行い、ボンドウェーハを剥離してＳＯＩウェーハを得た。剥離時において、１００枚中５枚のウェーハにブリスター不良が発生していた。
得られたＳＯＩウェーハのうち、ブリスター不良のない９５枚について、貼り合わせ界面の結合強度を高めるため、酸化性雰囲気で９００℃に続いて非酸化性雰囲気（Ｎ２）で１１００℃の結合熱処理を行った。その後、ＨＦ洗浄によりＳＯＩ層表面の酸化膜を除去し、ＳＯＩ層厚２５０ｎｍ、ＢＯＸ層厚１５０ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝１．６７）のＳＯＩウェーハを作製した。
得られたＳＯＩウェーハのうち、ブリスター不良のない９５枚について、貼り合わせ界面の結合強度を高めるため、酸化性雰囲気で９００℃に続いて非酸化性雰囲気（Ｎ２）で１１００℃の結合熱処理を行った。その後、ＨＦ洗浄によりＳＯＩ層表面の酸化膜を除去し、ＳＯＩ層厚２５０ｎｍ、ＢＯＸ層厚１５０ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝１．６７）のＳＯＩウェーハを作製した。
この段階では、ＳＯＩ層表面の面粗さは剥離時の影響を引きずっており十分な平坦性が得られていないため、Ａｒアニール１２００℃、２時間の平坦化熱処理を行った。この後、ＳＯＩ層表面を犠牲酸化し、ＨＦ洗浄にて酸化膜を除去して、ＳＯＩ層厚１００ｎｍ、ＢＯＸ層厚１４５ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝０．６９）のＳＯＩウェーハを形成した。
得られたＳＯＩウェーハのボイド個数をパーティクルカウンターにて調査したところ、ボイドとして検出された個数は、９５枚平均で２．１個／ｗａｆｅｒであった。
得られたＳＯＩウェーハ１０枚のボイドの実サイズを顕微鏡にて調査した結果、ボイド１個当たりの平均直径は２３μｍであった。
得られたＳＯＩウェーハ１０枚のボイドの実サイズを顕微鏡にて調査した結果、ボイド１個当たりの平均直径は２３μｍであった。
この後、トリクロロシランを用い、１１００℃にて３μｍのエピ成長を行ってＳＯＩ層膜厚が３μｍ以上のＳＯＩウェーハを作製した。そのときのボイドのサイズを顕微鏡にて調査したところ、エピ成長前とほぼ同じ大きさであった。
（実施例２）
直径３００ｍｍのシリコン単結晶ウェーハを１００枚ずつ２組準備し、一方のウェーハ（ボンドウェーハ）を熱酸化処理して表面に２００ｎｍの酸化膜を形成した。ついで、このウェーハに水素イオン注入（加速電圧５５．５ｋｅＶ、注入量７．５×１０１６／ｃｍ２）を行い、他方のウェーハと貼り合わせた。
この際、水素イオン注入の加速電圧（５５．５ｋｅＶ）は、平坦化熱処理（Ａｒアニール）を行う際のＳＯＩ層の厚さが３２０ｎｍになる様に、ボンドウェーハ表面に形成した酸化膜の膜厚（２００ｎｍ）と、剥離後から平坦化熱処理までの間に除去されるＳＯＩ層の取り代を考慮して設定した。
直径３００ｍｍのシリコン単結晶ウェーハを１００枚ずつ２組準備し、一方のウェーハ（ボンドウェーハ）を熱酸化処理して表面に２００ｎｍの酸化膜を形成した。ついで、このウェーハに水素イオン注入（加速電圧５５．５ｋｅＶ、注入量７．５×１０１６／ｃｍ２）を行い、他方のウェーハと貼り合わせた。
この際、水素イオン注入の加速電圧（５５．５ｋｅＶ）は、平坦化熱処理（Ａｒアニール）を行う際のＳＯＩ層の厚さが３２０ｎｍになる様に、ボンドウェーハ表面に形成した酸化膜の膜厚（２００ｎｍ）と、剥離後から平坦化熱処理までの間に除去されるＳＯＩ層の取り代を考慮して設定した。
その後、この貼り合わせたウェーハに対して、５００℃、３０分の剥離熱処理を行い、ボンドウェーハを剥離してＳＯＩウェーハを得た。剥離時において、１００枚中いずれのウェーハにもブリスター不良は発生していなかった。
得られたＳＯＩウェーハについて、貼り合わせ界面の結合強度を高めるため、酸化性雰囲気で９００℃に続いて非酸化性雰囲気（Ｎ２）で１１００℃の結合熱処理を行った。その後、ＨＦ洗浄によりＳＯＩ層表面の酸化膜を除去し、ＳＯＩ層厚３２０ｎｍ、ＢＯＸ層厚２００ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝１．６０）のＳＯＩウェーハを形成した。
得られたＳＯＩウェーハについて、貼り合わせ界面の結合強度を高めるため、酸化性雰囲気で９００℃に続いて非酸化性雰囲気（Ｎ２）で１１００℃の結合熱処理を行った。その後、ＨＦ洗浄によりＳＯＩ層表面の酸化膜を除去し、ＳＯＩ層厚３２０ｎｍ、ＢＯＸ層厚２００ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝１．６０）のＳＯＩウェーハを形成した。
この段階では、ＳＯＩ層表面の面粗さは剥離時の影響を引きずっており十分な平坦性が得られていないため、Ａｒアニール１２００℃、２時間の平坦化熱処理を行った。この後、ＳＯＩ層表面を犠牲酸化し、ＨＦ洗浄にて酸化膜を除去して、ＳＯＩ層厚１７０ｎｍ、ＢＯＸ層厚１９５ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝０．８７）のＳＯＩウェーハを形成した。
得られたＳＯＩウェーハのボイド個数をパーティクルカウンターにて調査したところ、ボイドとして検出された個数は、１００枚平均で１．９個／ｗａｆｅｒであった。
得られたＳＯＩウェーハ１０枚のボイドの実サイズを顕微鏡にて調査した結果、ボイド１個当たりの平均直径は２２μｍであった。
得られたＳＯＩウェーハ１０枚のボイドの実サイズを顕微鏡にて調査した結果、ボイド１個当たりの平均直径は２２μｍであった。
この後、トリクロロシランを用い、１１００℃にて３μｍのエピ成長を行ってＳＯＩ層膜厚が３μｍ以上のＳＯＩウェーハを作製した。そのときのボイドのサイズを顕微鏡にて調査したところ、エピ成長前とほぼ同じ大きさであった。
（実施例３）
直径３００ｍｍのシリコン単結晶ウェーハを１００枚ずつ２組準備し、一方のウェーハ（ボンドウェーハ）を熱酸化処理して表面に２００ｎｍの酸化膜を形成した。ついで、このウェーハに水素イオン注入（加速電圧５４ｋｅＶ、注入量７．５×１０１６／ｃｍ２）を行い、他方のウェーハと貼り合わせた。
この際、水素イオン注入の加速電圧（５４ｋｅＶ）は、平坦化熱処理（Ａｒアニール）を行う際のＳＯＩ層の厚さが３１０ｎｍになる様に、ボンドウェーハ表面に形成した酸化膜の膜厚（２００ｎｍ）と、剥離後から平坦化熱処理までの間に除去されるＳＯＩ層の取り代を考慮して設定した。
直径３００ｍｍのシリコン単結晶ウェーハを１００枚ずつ２組準備し、一方のウェーハ（ボンドウェーハ）を熱酸化処理して表面に２００ｎｍの酸化膜を形成した。ついで、このウェーハに水素イオン注入（加速電圧５４ｋｅＶ、注入量７．５×１０１６／ｃｍ２）を行い、他方のウェーハと貼り合わせた。
この際、水素イオン注入の加速電圧（５４ｋｅＶ）は、平坦化熱処理（Ａｒアニール）を行う際のＳＯＩ層の厚さが３１０ｎｍになる様に、ボンドウェーハ表面に形成した酸化膜の膜厚（２００ｎｍ）と、剥離後から平坦化熱処理までの間に除去されるＳＯＩ層の取り代を考慮して設定した。
その後、この貼り合わせたウェーハに対して、５００℃、３０分の剥離熱処理を行い、ボンドウェーハを剥離してＳＯＩウェーハを得た。剥離時において、１００枚中いずれのウェーハにもブリスター不良は発生していなかった。
得られたＳＯＩウェーハについて、貼り合わせ界面の結合強度を高めるため、酸化性雰囲気で９００℃に続いて非酸化性雰囲気（Ｎ２）で１１００℃の結合熱処理を行った。その後、ＨＦ洗浄によりＳＯＩ層表面の酸化膜を除去し、ＳＯＩ層厚３１０ｎｍ、ＢＯＸ層厚２００ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝１．５５）のＳＯＩウェーハを作製した。
得られたＳＯＩウェーハについて、貼り合わせ界面の結合強度を高めるため、酸化性雰囲気で９００℃に続いて非酸化性雰囲気（Ｎ２）で１１００℃の結合熱処理を行った。その後、ＨＦ洗浄によりＳＯＩ層表面の酸化膜を除去し、ＳＯＩ層厚３１０ｎｍ、ＢＯＸ層厚２００ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝１．５５）のＳＯＩウェーハを作製した。
この段階では、ＳＯＩ層表面の面粗さは剥離時の影響を引きずっており十分な平坦性が得られていないため、Ａｒアニール１２００℃、２時間の平坦化熱処理を行った。この後、ＳＯＩ層表面を犠牲酸化し、ＨＦ洗浄にて酸化膜を除去して、ＳＯＩ層厚１６０ｎｍ、ＢＯＸ層厚１９５ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝０．８２）のＳＯＩウェーハを形成した。
得られたＳＯＩウェーハのボイド個数をパーティクルカウンターにて調査したところ、ボイドとして検出された個数は、１００枚平均で２．５個／ｗａｆｅｒであった。
得られたＳＯＩウェーハ１０枚のボイドの実サイズを顕微鏡にて調査した結果、ボイド１個当たりの平均直径は２３μｍであった。
得られたＳＯＩウェーハ１０枚のボイドの実サイズを顕微鏡にて調査した結果、ボイド１個当たりの平均直径は２３μｍであった。
この後、トリクロロシランを用い、１１００℃にて３μｍのエピ成長を行ってＳＯＩ層膜厚が３μｍ以上のＳＯＩウェーハを作製した。そのときのボイドのサイズを顕微鏡にて調査したところ、エピ成長前とほぼ同じ大きさであった。
（実施例４）
直径３００ｍｍのシリコン単結晶ウェーハを１００枚ずつ２組準備し、一方のウェーハ（ボンドウェーハ）を熱酸化処理して表面に２００ｎｍの酸化膜を形成した。ついで、このウェーハに水素イオン注入（加速電圧５２．５ｋｅＶ、注入量７．５×１０１６／ｃｍ２）を行い、他方のウェーハと貼り合わせた。
この際、水素イオン注入の加速電圧（５２．５ｋｅＶ）は、平坦化熱処理（Ａｒアニール）を行う際のＳＯＩ層の厚さが３００ｎｍになる様に、ボンドウェーハ表面に形成した酸化膜の膜厚（２００ｎｍ）と、剥離後から平坦化熱処理までの間に除去されるＳＯＩ層の取り代を考慮して設定した。
直径３００ｍｍのシリコン単結晶ウェーハを１００枚ずつ２組準備し、一方のウェーハ（ボンドウェーハ）を熱酸化処理して表面に２００ｎｍの酸化膜を形成した。ついで、このウェーハに水素イオン注入（加速電圧５２．５ｋｅＶ、注入量７．５×１０１６／ｃｍ２）を行い、他方のウェーハと貼り合わせた。
この際、水素イオン注入の加速電圧（５２．５ｋｅＶ）は、平坦化熱処理（Ａｒアニール）を行う際のＳＯＩ層の厚さが３００ｎｍになる様に、ボンドウェーハ表面に形成した酸化膜の膜厚（２００ｎｍ）と、剥離後から平坦化熱処理までの間に除去されるＳＯＩ層の取り代を考慮して設定した。
その後、この貼り合わせたウェーハを、５００℃、３０分の剥離熱処理を行い、ボンドウェーハを剥離してＳＯＩウェーハを得た。剥離時において、１００枚中１枚のウェーハにブリスター不良が発生していた。
得られたＳＯＩウェーハのうち、ブリスター不良のない９９枚について、貼り合わせ界面の結合強度を高めるため、酸化性雰囲気で９００℃に続いて非酸化性雰囲気（Ｎ２）で１１００℃の結合熱処理を行った。その後、ＨＦ洗浄によりＳＯＩ層表面の酸化膜を除去し、ＳＯＩ層厚３００ｎｍ、ＢＯＸ層厚２００ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝１．５０）のＳＯＩウェーハを作製した。
得られたＳＯＩウェーハのうち、ブリスター不良のない９９枚について、貼り合わせ界面の結合強度を高めるため、酸化性雰囲気で９００℃に続いて非酸化性雰囲気（Ｎ２）で１１００℃の結合熱処理を行った。その後、ＨＦ洗浄によりＳＯＩ層表面の酸化膜を除去し、ＳＯＩ層厚３００ｎｍ、ＢＯＸ層厚２００ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝１．５０）のＳＯＩウェーハを作製した。
この段階では、ＳＯＩ層表面の面粗さは剥離時の影響を引きずっており十分な平坦性が得られていないため、Ａｒアニール１２００℃、２時間の平坦化熱処理を行った。この後、ＳＯＩ層表面を犠牲酸化し、ＨＦ洗浄にて酸化膜を除去して、ＳＯＩ層厚１５０ｎｍ、ＢＯＸ層厚１９５ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝０．７７）のＳＯＩウェーハを形成した。
得られたＳＯＩウェーハのボイド個数をパーティクルカウンターにて調査したところ、ボイドとして検出された個数は、９９枚平均で１．６個／ｗａｆｅｒであった。
得られたＳＯＩウェーハ１０枚のボイドの実サイズを顕微鏡にて調査した結果、ボイド１個当たりの平均直径は２１μｍであった。
得られたＳＯＩウェーハ１０枚のボイドの実サイズを顕微鏡にて調査した結果、ボイド１個当たりの平均直径は２１μｍであった。
この後、トリクロロシランを用い、１１００℃にて３μｍのエピ成長を行ってＳＯＩ層膜厚が３μｍ以上のＳＯＩウェーハを作製した。そのときのボイドのサイズを顕微鏡にて調査したところ、エピ成長前とほぼ同じ大きさであった。
（実施例５）
直径３００ｍｍのシリコン単結晶ウェーハを、１００枚ずつ２組準備し、一方のウェーハ（ボンドウェーハ）を熱酸化処理して表面に２０５ｎｍの酸化膜を形成した。ついで、このウェーハに水素イオン注入（加速電圧５２．５ｋｅＶ、注入量７．５×１０１６／ｃｍ２）を行い、他方のウェーハと貼り合わせた。
この際、水素イオン注入の加速電圧（５２．５ｋｅＶ）は、平坦化熱処理（Ａｒアニール）を行う際のＳＯＩ層の厚さが２９３ｎｍになる様に、ボンドウェーハ表面に形成した酸化膜の膜厚（２０５ｎｍ）と、剥離後から平坦化熱処理までの間に除去されるＳＯＩ層の取り代を考慮して設定した。
直径３００ｍｍのシリコン単結晶ウェーハを、１００枚ずつ２組準備し、一方のウェーハ（ボンドウェーハ）を熱酸化処理して表面に２０５ｎｍの酸化膜を形成した。ついで、このウェーハに水素イオン注入（加速電圧５２．５ｋｅＶ、注入量７．５×１０１６／ｃｍ２）を行い、他方のウェーハと貼り合わせた。
この際、水素イオン注入の加速電圧（５２．５ｋｅＶ）は、平坦化熱処理（Ａｒアニール）を行う際のＳＯＩ層の厚さが２９３ｎｍになる様に、ボンドウェーハ表面に形成した酸化膜の膜厚（２０５ｎｍ）と、剥離後から平坦化熱処理までの間に除去されるＳＯＩ層の取り代を考慮して設定した。
その後、この貼り合わせたウェーハに対して、５００℃、３０分の剥離熱処理を行い、ボンドウェーハを剥離してＳＯＩウェーハを得た。剥離時において、１００枚中１枚のウェーハにブリスター不良が発生していた。
得られたＳＯＩウェーハのうち、ブリスター不良のない９９枚について、貼り合わせ界面の結合強度を高めるため、酸化性雰囲気で９００℃に続いて非酸化性雰囲気（Ｎ２）で１１００℃の結合熱処理を行った。その後、ＨＦ洗浄によりＳＯＩ層表面の酸化膜を除去し、ＳＯＩ層厚２９３ｎｍ、ＢＯＸ層厚２０５ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝１．４３）のＳＯＩウェーハを作製した。
得られたＳＯＩウェーハのうち、ブリスター不良のない９９枚について、貼り合わせ界面の結合強度を高めるため、酸化性雰囲気で９００℃に続いて非酸化性雰囲気（Ｎ２）で１１００℃の結合熱処理を行った。その後、ＨＦ洗浄によりＳＯＩ層表面の酸化膜を除去し、ＳＯＩ層厚２９３ｎｍ、ＢＯＸ層厚２０５ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝１．４３）のＳＯＩウェーハを作製した。
この段階では、ＳＯＩ層表面の面粗さは剥離時の影響を引きずっており十分な平坦性が得られていないため、Ａｒアニール１２００℃、２時間の平坦化熱処理を行った。この後、ＳＯＩ層表面を犠牲酸化し、ＨＦ洗浄にて酸化膜を除去して、ＳＯＩ層厚２４３ｎｍ、ＢＯＸ層厚２００ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝１．２２）のＳＯＩウェーハを形成した。
得られたＳＯＩウェーハのボイド個数をパーティクルカウンターにて調査したところ、ボイドとして検出された個数は、９９枚平均で２．３個／ｗａｆｅｒであった。
得られたＳＯＩウェーハ１０枚のボイドの実サイズを顕微鏡にて調査した結果、ボイド１個当たりの平均直径は２５μｍであった。
得られたＳＯＩウェーハ１０枚のボイドの実サイズを顕微鏡にて調査した結果、ボイド１個当たりの平均直径は２５μｍであった。
この後、トリクロロシランを用い、１１００℃にて３μｍのエピ成長を行ってＳＯＩ層膜厚が３μｍ以上のＳＯＩウェーハを作製した。そのときのボイドのサイズを顕微鏡にて調査したところ、エピ成長前とほぼ同じ大きさであった。
上記したように、実施例１−４におけるボイドの平均直径の方が、実施例５におけるボイドの平均直径に比べ、より小さかった。このため、ボイドの拡大抑制のためには、平坦化熱処理を行うＳＯＩウェーハのＳＯＩ層厚とＢＯＸ層の膜厚比（ＳＯＩ層／ＢＯＸ層）が１．５以上である場合が、より好ましいことがわかる。
（比較例１）
直径３００ｍｍのシリコン単結晶ウェーハを１００枚ずつ２組準備し、一方のウェーハ（ボンドウェーハ）を熱酸化処理して表面に２００ｎｍの酸化膜を形成した。ついで、このウェーハに水素イオン注入（加速電圧４６ｋｅＶ、注入量７×１０１６／ｃｍ２）を行い、他方のウェーハと貼り合わせた。
その後、この貼り合わせたウェーハに対して、５００℃、３０分の剥離熱処理を行い、ボンドウェーハを剥離してＳＯＩウェーハを形成した。剥離時において、１００枚中いずれのウェーハにもブリスター不良は発生していなかった。
直径３００ｍｍのシリコン単結晶ウェーハを１００枚ずつ２組準備し、一方のウェーハ（ボンドウェーハ）を熱酸化処理して表面に２００ｎｍの酸化膜を形成した。ついで、このウェーハに水素イオン注入（加速電圧４６ｋｅＶ、注入量７×１０１６／ｃｍ２）を行い、他方のウェーハと貼り合わせた。
その後、この貼り合わせたウェーハに対して、５００℃、３０分の剥離熱処理を行い、ボンドウェーハを剥離してＳＯＩウェーハを形成した。剥離時において、１００枚中いずれのウェーハにもブリスター不良は発生していなかった。
得られたＳＯＩウェーハについて、貼り合わせ界面の結合強度を高めるため、酸化性雰囲気で９００℃に続いて非酸化性雰囲気（Ｎ２）で１１００℃の結合熱処理を行った。その後、ＨＦ洗浄によりＳＯＩ層表面の酸化膜を除去し、ＳＯＩ層厚２５０ｎｍ、ＢＯＸ層厚２００ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝１．２５）のＳＯＩウェーハを作製した。
この段階では、ＳＯＩ層表面の面粗さは剥離時の影響を引きずっており十分な平坦性が得られていないため、Ａｒアニール１２００℃、２時間の平坦化熱処理を行った。この後、ＳＯＩ層表面を犠牲酸化し、ＨＦ洗浄にて酸化膜を除去して、ＳＯＩ層厚１００ｎｍ、ＢＯＸ層厚１９５ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝０．５１）のＳＯＩウェーハを形成した。
この段階では、ＳＯＩ層表面の面粗さは剥離時の影響を引きずっており十分な平坦性が得られていないため、Ａｒアニール１２００℃、２時間の平坦化熱処理を行った。この後、ＳＯＩ層表面を犠牲酸化し、ＨＦ洗浄にて酸化膜を除去して、ＳＯＩ層厚１００ｎｍ、ＢＯＸ層厚１９５ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝０．５１）のＳＯＩウェーハを形成した。
得られたＳＯＩウェーハのボイド個数をパーティクルカウンターにて調査したところ、ボイドとして検出された個数は、１００枚平均で１．８個／ｗａｆｅｒであった。
得られたＳＯＩウェーハ１０枚のボイドの実サイズを顕微鏡にて調査した結果、ボイド１個当たりの平均直径は１２０μｍと巨大化していた。
得られたＳＯＩウェーハ１０枚のボイドの実サイズを顕微鏡にて調査した結果、ボイド１個当たりの平均直径は１２０μｍと巨大化していた。
この後、トリクロロシランを用い、１１００℃にて３μｍのエピ成長を行ってＳＯＩ層膜厚が３μｍ以上のＳＯＩウェーハを作製した。そのときのボイドのサイズを顕微鏡にて調査したところ、エピ成長前とほぼ同じ大きさであった。
（比較例２）
直径３００ｍｍのシリコン単結晶ウェーハを１００枚ずつ２組準備し、一方のウェーハ（ボンドウェーハ）を熱酸化処理して表面に３００ｎｍの酸化膜を形成した。ついで、このウェーハに水素イオン注入（加速電圧７４ｋｅＶ、注入量８．５×１０１６／ｃｍ２）を行い、他方のウェーハと貼り合わせた。
その後、この貼り合わせたウェーハに対して、５００℃、３０分の剥離熱処理を行い、ボンドウェーハを剥離してＳＯＩウェーハを形成した。剥離時において、１００枚中いずれのウェーハにもブリスター不良は発生していなかった。
直径３００ｍｍのシリコン単結晶ウェーハを１００枚ずつ２組準備し、一方のウェーハ（ボンドウェーハ）を熱酸化処理して表面に３００ｎｍの酸化膜を形成した。ついで、このウェーハに水素イオン注入（加速電圧７４ｋｅＶ、注入量８．５×１０１６／ｃｍ２）を行い、他方のウェーハと貼り合わせた。
その後、この貼り合わせたウェーハに対して、５００℃、３０分の剥離熱処理を行い、ボンドウェーハを剥離してＳＯＩウェーハを形成した。剥離時において、１００枚中いずれのウェーハにもブリスター不良は発生していなかった。
得られたＳＯＩウェーハについて、貼り合わせ界面の結合強度を高めるため、酸化性雰囲気で９００℃に続いて非酸化性雰囲気（Ｎ２）で１１００℃の結合熱処理を行った。その後、ＨＦ洗浄によりＳＯＩ表面の酸化膜を除去し、ＳＯＩ層厚３７０ｎｍ、ＢＯＸ層厚３００ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝１．２３）のＳＯＩウェーハを作製した。
この段階では、ＳＯＩ層表面の面粗さは剥離時の影響を引きずっており十分な平坦性が得られていないため、Ａｒアニール１２００℃、２時間の平坦化熱処理を行った。この後、ＳＯＩ層表面を犠牲酸化し、ＨＦ洗浄にて酸化膜を除去して、ＳＯＩ層厚２２０ｎｍ、ＢＯＸ層厚２９５ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝０．７５）のＳＯＩウェーハを形成した。
この段階では、ＳＯＩ層表面の面粗さは剥離時の影響を引きずっており十分な平坦性が得られていないため、Ａｒアニール１２００℃、２時間の平坦化熱処理を行った。この後、ＳＯＩ層表面を犠牲酸化し、ＨＦ洗浄にて酸化膜を除去して、ＳＯＩ層厚２２０ｎｍ、ＢＯＸ層厚２９５ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝０．７５）のＳＯＩウェーハを形成した。
得られたＳＯＩウェーハのボイド個数をパーティクルカウンターにて調査したところ、ボイドとして検出された個数は、１００枚平均で２．３個／ｗａｆｅｒであった。
得られたＳＯＩウェーハ１０枚のボイドの実サイズを顕微鏡にて調査した結果、ボイド１個当たりの平均直径は１６０μｍと巨大化していた。
得られたＳＯＩウェーハ１０枚のボイドの実サイズを顕微鏡にて調査した結果、ボイド１個当たりの平均直径は１６０μｍと巨大化していた。
この後、トリクロロシランを用い、１１００℃にて３μｍのエピ成長を行ってＳＯＩ層膜厚が３μｍ以上のＳＯＩウェーハを作製した。そのときのボイドのサイズを顕微鏡にて調査したところ、エピ成長前とほぼ同じ大きさであった。
（比較例３）
直径３００ｍｍのシリコン単結晶ウェーハを１００枚ずつ２組準備し、一方のウェーハ（ボンドウェーハ）を熱酸化処理して表面に２５０ｎｍの酸化膜を形成した。ついで、このボンドウェーハに水素イオン注入（加速電圧４５ｋｅＶ、注入量７×１０１６／ｃｍ２）を行い、他方のウェーハと貼り合わせた。
その後、この貼り合わせたウェーハに対して、５００℃、３０分の剥離熱処理を行い、ボンドウェーハを剥離してＳＯＩウェーハを形成した。剥離時において、１００枚中いずれのウェーハにもブリスター不良は発生していなかった。
得られたＳＯＩウェーハについて、貼り合わせ界面の結合強度を高めるため、酸化性雰囲気で９００℃に続いて非酸化性雰囲気（Ｎ２）で１１００℃の結合熱処理を行った。その後、ＨＦ洗浄によりＳＯＩ表面の酸化膜を除去し、ＳＯＩ層厚２００ｎｍ、ＢＯＸ層厚２５０ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝０．８０）のＳＯＩウェーハを作製した。
直径３００ｍｍのシリコン単結晶ウェーハを１００枚ずつ２組準備し、一方のウェーハ（ボンドウェーハ）を熱酸化処理して表面に２５０ｎｍの酸化膜を形成した。ついで、このボンドウェーハに水素イオン注入（加速電圧４５ｋｅＶ、注入量７×１０１６／ｃｍ２）を行い、他方のウェーハと貼り合わせた。
その後、この貼り合わせたウェーハに対して、５００℃、３０分の剥離熱処理を行い、ボンドウェーハを剥離してＳＯＩウェーハを形成した。剥離時において、１００枚中いずれのウェーハにもブリスター不良は発生していなかった。
得られたＳＯＩウェーハについて、貼り合わせ界面の結合強度を高めるため、酸化性雰囲気で９００℃に続いて非酸化性雰囲気（Ｎ２）で１１００℃の結合熱処理を行った。その後、ＨＦ洗浄によりＳＯＩ表面の酸化膜を除去し、ＳＯＩ層厚２００ｎｍ、ＢＯＸ層厚２５０ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝０．８０）のＳＯＩウェーハを作製した。
この段階では、ＳＯＩ層表面の面粗さは剥離時の影響を引きずっており十分な平坦性が得られていないため、Ａｒアニール１２００℃、２時間の平坦化熱処理を行った。この後、ＳＯＩ層表面を犠牲酸化し、ＨＦ洗浄にて酸化膜を除去して、ＳＯＩ層厚５０ｎｍ、ＢＯＸ層厚２４５ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝０．２０）のＳＯＩウェーハを形成した。
得られたＳＯＩウェーハのボイド個数をパーティクルカウンターにて調査したところ、ボイドとして検出された個数は、１００枚平均で３．２個／ｗａｆｅｒであった。
得られたＳＯＩウェーハ１０枚のボイドの実サイズを顕微鏡にて調査した結果、ボイド１個当たりの平均直径は１４０μｍと巨大化していた。
得られたＳＯＩウェーハ１０枚のボイドの実サイズを顕微鏡にて調査した結果、ボイド１個当たりの平均直径は１４０μｍと巨大化していた。
この後、トリクロロシランを用い、１１００℃にて３μｍのエピ成長を行ってＳＯＩ層膜厚が３μｍ以上のＳＯＩウェーハを作製した。そのときのボイドのサイズを顕微鏡にて調査したところ、エピ成長前とほぼ同じ大きさであった。
（比較例４）
直径３００ｍｍのシリコン単結晶ウェーハを１００枚ずつ２組準備し、一方のウェーハ（ボンドウェーハ）を熱酸化処理して表面に２００ｎｍの酸化膜を形成した。ついで、このウェーハに水素イオン注入（加速電圧５０ｋｅＶ、注入量７．４×１０１６／ｃｍ２）を行い、他方のウェーハと貼り合わせた。
その後、この貼り合わせたウェーハに対して、５００℃、３０分の剥離熱処理を行い、ボンドウェーハを剥離してＳＯＩウェーハを形成した。剥離時において、１００枚中１枚のウェーハにブリスター不良が発生していた。
直径３００ｍｍのシリコン単結晶ウェーハを１００枚ずつ２組準備し、一方のウェーハ（ボンドウェーハ）を熱酸化処理して表面に２００ｎｍの酸化膜を形成した。ついで、このウェーハに水素イオン注入（加速電圧５０ｋｅＶ、注入量７．４×１０１６／ｃｍ２）を行い、他方のウェーハと貼り合わせた。
その後、この貼り合わせたウェーハに対して、５００℃、３０分の剥離熱処理を行い、ボンドウェーハを剥離してＳＯＩウェーハを形成した。剥離時において、１００枚中１枚のウェーハにブリスター不良が発生していた。
得られたＳＯＩウェーハのうち、ブリスター不良のない９９枚について、貼り合わせ界面の結合強度を高めるため、酸化性雰囲気で９００℃に続いて非酸化性雰囲気（Ｎ２）で１１００℃の結合熱処理を行った。その後、ＨＦ洗浄によりＳＯＩ層表面の酸化膜を除去し、ＳＯＩ層厚２７５ｎｍ、ＢＯＸ層厚２０５ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝１．３４）のＳＯＩウェーハを作製した。
この段階では、ＳＯＩ層表面の面粗さは剥離時の影響を引きずっており十分な平坦性が得られていないため、Ａｒアニール１２００℃、２時間の平坦化熱処理を行った。この後、ＳＯＩ層表面を犠牲酸化し、ＨＦ洗浄にて酸化膜を除去して、ＳＯＩ層厚２２５ｎｍ、ＢＯＸ層厚２００ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝１．１３）のＳＯＩウェーハを形成した。
この段階では、ＳＯＩ層表面の面粗さは剥離時の影響を引きずっており十分な平坦性が得られていないため、Ａｒアニール１２００℃、２時間の平坦化熱処理を行った。この後、ＳＯＩ層表面を犠牲酸化し、ＨＦ洗浄にて酸化膜を除去して、ＳＯＩ層厚２２５ｎｍ、ＢＯＸ層厚２００ｎｍ（膜厚比：ＳＯＩ層／ＢＯＸ層＝１．１３）のＳＯＩウェーハを形成した。
得られたＳＯＩウェーハのボイド個数をパーティクルカウンターにて調査したところ、ボイドとして検出された個数は、１００枚平均で２．１個／ｗａｆｅｒであった。
得られたＳＯＩウェーハ１０枚のボイドの実サイズを顕微鏡にて調査した結果、ボイド１個当たりの平均直径は１２０μｍと巨大化していた。
得られたＳＯＩウェーハ１０枚のボイドの実サイズを顕微鏡にて調査した結果、ボイド１個当たりの平均直径は１２０μｍと巨大化していた。
この後、トリクロロシランを用い、１１００℃にて３μｍのエピ成長を行ってＳＯＩ層膜厚が３μｍ以上のＳＯＩウェーハを作製した。そのときのボイドのサイズを顕微鏡にて調査したところ、エピ成長前とほぼ同じ大きさであった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
Claims (5)
- 少なくとも、シリコン単結晶からなるボンドウェーハの表面から水素イオン又は希ガスイオンのうち少なくとも１種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハの前記イオン注入した表面とベースウェーハの表面とをシリコン酸化膜を介して貼り合わせた後、前記イオン注入層で前記ボンドウェーハを剥離することにより、前記ベースウェーハ上にＢＯＸ層とＳＯＩ層とを有するＳＯＩウェーハを作製し、該ＳＯＩウェーハに対してアルゴンガス含有雰囲気で平坦化熱処理を行うＳＯＩウェーハの製造方法において、
前記平坦化熱処理を行うＳＯＩウェーハの前記ＳＯＩ層の厚さが前記ＢＯＸ層の厚さの１．４倍以上になるように、前記ＳＯＩウェーハの作製条件を設定し、かつ、前記平坦化熱処理を行ったＳＯＩウェーハの前記ＳＯＩ層に対して犠牲酸化処理を行って前記ＳＯＩ層の厚さを前記ＢＯＸ層の厚さの１．４倍未満にまで減じ、前記ＢＯＸ層の厚さが２００ｎｍ以上になるように前記シリコン酸化膜の厚さを設定することを特徴とするＳＯＩウェーハの製造方法。 - 前記平坦化熱処理を行うＳＯＩウェーハの前記ＳＯＩ層の厚さが前記ＢＯＸ層の厚さの１．４倍以上になるように、前記ＳＯＩウェーハの作製条件として、前記イオン注入の注入条件及び前記シリコン酸化膜の厚さを設定することを特徴とする請求項１に記載のＳＯＩウェーハの製造方法。
- 前記平坦化熱処理を行ったＳＯＩウェーハの前記ＳＯＩ層に対して犠牲酸化処理を行って前記ＳＯＩ層の厚さを５０ｎｍ以上減ずることを特徴とする請求項１又は請求項２に記載のＳＯＩウェーハの製造方法。
- 前記犠牲酸化処理を行ったＳＯＩウェーハの前記ＳＯＩ層の表面にエピタキシャル層を形成することを特徴とする請求項１乃至請求項３のいずれか一項に記載のＳＯＩウェーハの製造方法。
- 前記ＳＯＩ層の厚さを前記ＢＯＸ層の厚さの０．８７倍以下にまで減ずることを特徴とする請求項１から請求項４のいずれか１項に記載のＳＯＩウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011529808A JP5522175B2 (ja) | 2009-09-04 | 2010-09-01 | Ｓｏｉウェーハの製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009204462 | 2009-09-04 | ||
| JP2009204462 | 2009-09-04 | ||
| PCT/JP2010/005371 WO2011027545A1 (ja) | 2009-09-04 | 2010-09-01 | Ｓｏｉウェーハの製造方法 |
| JP2011529808A JP5522175B2 (ja) | 2009-09-04 | 2010-09-01 | Ｓｏｉウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2011027545A1 JPWO2011027545A1 (ja) | 2013-01-31 |
| JP5522175B2 true JP5522175B2 (ja) | 2014-06-18 |
Family
ID=43649100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011529808A Active JP5522175B2 (ja) | 2009-09-04 | 2010-09-01 | Ｓｏｉウェーハの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8956951B2 (ja) |
| EP (1) | EP2474995B1 (ja) |
| JP (1) | JP5522175B2 (ja) |
| WO (1) | WO2011027545A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8962224B2 (en) * | 2012-08-13 | 2015-02-24 | Applied Materials, Inc. | Methods for controlling defects for extreme ultraviolet lithography (EUVL) photomask substrate |
| JP6200273B2 (ja) * | 2013-10-17 | 2017-09-20 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP6473970B2 (ja) | 2015-10-28 | 2019-02-27 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| US11791299B2 (en) * | 2017-11-30 | 2023-10-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Redistribution layer (RDL) layouts for integrated circuits |
| CN110534474B (zh) * | 2019-09-03 | 2020-11-24 | 中国科学院上海微系统与信息技术研究所 | 衬底上薄膜的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000030995A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| JP2004193515A (ja) * | 2002-12-13 | 2004-07-08 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法 |
| JP2006013179A (ja) * | 2004-06-28 | 2006-01-12 | Sumco Corp | Ｓｏｉウェーハの製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124092A (ja) | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| FR2797714B1 (fr) * | 1999-08-20 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
| JP4526818B2 (ja) | 2001-07-17 | 2010-08-18 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
| JP4715470B2 (ja) * | 2005-11-28 | 2011-07-06 | 株式会社Ｓｕｍｃｏ | 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ |
| JP5168788B2 (ja) * | 2006-01-23 | 2013-03-27 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
-
2010
- 2010-09-01 JP JP2011529808A patent/JP5522175B2/ja active Active
- 2010-09-01 EP EP10813496.6A patent/EP2474995B1/en active Active
- 2010-09-01 US US13/389,273 patent/US8956951B2/en active Active
- 2010-09-01 WO PCT/JP2010/005371 patent/WO2011027545A1/ja active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000030995A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| JP2004193515A (ja) * | 2002-12-13 | 2004-07-08 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法 |
| JP2006013179A (ja) * | 2004-06-28 | 2006-01-12 | Sumco Corp | Ｓｏｉウェーハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2474995B1 (en) | 2014-04-30 |
| EP2474995A1 (en) | 2012-07-11 |
| JPWO2011027545A1 (ja) | 2013-01-31 |
| US20120135584A1 (en) | 2012-05-31 |
| US8956951B2 (en) | 2015-02-17 |
| EP2474995A4 (en) | 2013-03-06 |
| WO2011027545A1 (ja) | 2011-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5135935B2 (ja) | 貼り合わせウエーハの製造方法 | |
| JP2006216826A (ja) | Ｓｏｉウェーハの製造方法 | |
| JPWO2003009386A1 (ja) | 貼り合わせウエーハの製造方法 | |
| WO2013102968A1 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JP5522175B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JPWO2004075298A1 (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ | |
| JPWO2005024917A1 (ja) | 貼り合わせウェーハの製造方法 | |
| WO2016203677A1 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2010098167A (ja) | 貼り合わせウェーハの製造方法 | |
| JP5541136B2 (ja) | 貼り合わせｓｏｉウエーハの製造方法 | |
| JP2016201454A (ja) | Ｓｏｉウェーハの製造方法 | |
| WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
| TWI549192B (zh) | Method of manufacturing wafers | |
| JPH11354761A (ja) | Ｓｏｉ基板及びその製造方法 | |
| WO2014080565A1 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP5125194B2 (ja) | 貼り合わせウエーハの製造方法 | |
| WO2012086122A1 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP6473970B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JP2007019323A (ja) | ボンドウエーハの再生方法及びボンドウエーハ並びにｓｓｏｉウエーハの製造方法 | |
| JP2019201148A (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JP7251419B2 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| WO2014061196A1 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2005197525A (ja) | Ｓｏｉウェーハの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140324 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5522175 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |