WO2012086122A1 - Ｓｏｉウェーハの製造方法 - Google Patents

Ｓｏｉウェーハの製造方法 Download PDF

Info

Publication number
WO2012086122A1
WO2012086122A1 PCT/JP2011/006430 JP2011006430W WO2012086122A1 WO 2012086122 A1 WO2012086122 A1 WO 2012086122A1 JP 2011006430 W JP2011006430 W JP 2011006430W WO 2012086122 A1 WO2012086122 A1 WO 2012086122A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide film
wafer
soi
layer
soi wafer
Prior art date
Application number
PCT/JP2011/006430
Other languages
English (en)
French (fr)
Inventor
阿賀　浩司
横川　功
岡　哲史
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to EP11850322.6A priority Critical patent/EP2657955B1/en
Priority to CN201180061352.2A priority patent/CN103299395B/zh
Priority to KR1020137015782A priority patent/KR101766799B1/ko
Priority to US13/990,883 priority patent/US8728912B2/en
Publication of WO2012086122A1 publication Critical patent/WO2012086122A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Definitions

  • the present invention relates to a method for manufacturing an SOI wafer in which an epitaxial layer is formed on an SOI layer of an SOI wafer manufactured by an ion implantation separation method.
  • Patent Document 1 is cited as a method for realizing this.
  • a thin SOI layer is formed by an ion implantation delamination method that can relatively easily obtain an SOI layer having a film thickness uniformity of ⁇ 0.01 ⁇ m or less, and thereafter, epitaxial growth is performed on the SOI layer. In this method, the SOI layer is increased.
  • epitaxial growth is performed after the SOI wafer is immersed in an HF aqueous solution to remove the oxide film on the terrace portion, but the back oxide film for preventing warpage is the base.
  • the film thickness of the backside oxide film also decreases, which causes a problem that the warpage of the manufactured SOI wafer increases.
  • the method of performing HF spin cleaning as in Patent Document 2 is used. There is a method of performing epitaxial growth after completely removing only the oxide film.
  • an oxide film may be formed on the base wafer side when a thick buried oxide film is required or when the above-described warp problem is considered. In many cases, an oxide film is formed only on the bond wafer and bonded to the base wafer.
  • an oxide film is not formed on the terrace portion of the SOI wafer immediately after peeling, and the outer peripheral edge of the SOI layer of the manufactured SOI wafer and the outer peripheral edge of the buried oxide film are substantially in the same position (in the radial direction). Position). Therefore, when the oxide film is formed only on the bond wafer, the etching of the oxide film in the terrace portion is not performed as in the case where the oxide film is formed on the base wafer.
  • FIG. 7 shows a schematic cross-sectional view of the boundary portion between the SOI layer and the terrace when epitaxial growth is performed with the above structure.
  • a new problem that the step 25 (hereinafter referred to as “Epi Valley”) occurs is revealed.
  • the epitaxial layer 20 grown from the SOI layer 21 and the epitaxial layer 24 from the terrace portion 23 come into contact with each other, and this portion becomes a dust generation source and causes particle contamination in a later process.
  • the present invention has been made in view of the above problems, and performs epitaxial growth on an SOI wafer without a silicon oxide film on a terrace portion produced by an ion implantation separation method without generating the above-mentioned epi valley, It is an object to provide a method capable of manufacturing an SOI wafer having a desired SOI layer thickness.
  • a silicon oxide film is formed on the surface of a bond wafer made of a silicon single crystal, and at least one gas ion of hydrogen and a rare gas is ion-implanted through the silicon oxide film.
  • an SOI wafer having no oxide film on the outer peripheral terrace portion of the base wafer and using the silicon oxide film as a buried oxide film is manufactured, and the outer peripheral edge of the SOI layer of the SOI wafer
  • the outer periphery of the buried oxide film has a structure located outside the outer peripheral edge of the buried oxide film.
  • An SOI layer is formed on the surface of the SOI layer after the SOI wafer is subjected to a heat treatment in a reducing atmosphere containing hydrogen or an atmosphere containing hydrogen chloride gas.
  • a silicon oxide film is formed on the surface of a bond wafer made of a silicon single crystal, and at least one gas ion of hydrogen and a rare gas is ion-implanted through the silicon oxide film to thereby generate an inside of the bond wafer.
  • An ion-implanted layer is formed on the surface of the bond wafer, and the surface of the base wafer made of silicon single crystal is bonded to the surface of the base wafer made of silicon single crystal through the silicon oxide film.
  • the embedded portion exposed on the outer periphery of the SOI layer of the SOI wafer Performs a process of removing the oxide film, then, provides a method for manufacturing an SOI wafer, comprising forming an epitaxial layer on a surface of the SOI layer.
  • the epitaxial layer can be satisfactorily formed on the SOI layer. Therefore, it is possible to manufacture a high-quality thick film SOI wafer that prevents the occurrence of an epi valley and does not cause particle contamination in a subsequent process.
  • the treatment for removing the buried oxide film exposed on the outer periphery of the SOI layer is preferably performed by immersing the SOI wafer in an HF-containing aqueous solution. By performing in this way, the exposed outer peripheral portion of the buried oxide film can be efficiently removed by a simple method.
  • an epitaxial layer can be formed while preventing the formation of a valley-shaped step, and a high-quality thick film SOI wafer can be efficiently manufactured.
  • FIG. 1 is a flowchart showing an example of a method for manufacturing an SOI wafer according to the present invention.
  • a bond wafer 10 and a base wafer 11 made of a silicon single crystal are prepared.
  • the bond wafer 10 and the base wafer 11 are not particularly limited as long as they are made of a silicon single crystal.
  • the silicon single crystal wafer contains a dopant at a high concentration.
  • the conductivity type may be either n-type or p-type.
  • a silicon oxide film 12 is formed on the surface of the bond wafer 10. (An oxide film is not formed on the base wafer 11)
  • the thickness of the silicon oxide film 12 formed at this time is not particularly limited, and can be formed by a thermal oxidation method such as wet oxidation, for example.
  • the formed silicon oxide film 12 has an effect of preventing channeling at the time of ion implantation in a later step, and becomes a buried oxide film 14 after bonding.
  • the thickness of the SOI layer 16 can be controlled by performing ion implantation while controlling the implantation energy and the like.
  • the ion-implanted surface of the bond wafer 10 and the surface of the silicon single crystal of the base wafer 11 are interposed via the silicon oxide film 12. to paste together.
  • an oxide film is not formed on the base wafer as in the present invention, but is formed on a bond wafer to prevent channeling.
  • the buried silicon oxide film is used as a buried oxide film.
  • the bond wafer 10 is peeled off by the ion implantation layer 13, so that the SOI layer 16 is provided, the terrace portion 18 on the outer periphery of the base wafer 11 has no oxide film, and silicon An SOI wafer 15 having the oxide film 12 as a buried oxide film 14 is produced.
  • a bonded wafer is subjected to a heat treatment at a temperature of 500 ° C. or higher for 30 minutes or more in an inert gas atmosphere such as Ar, the bond wafer 10 is ion-implanted by crystal rearrangement and bubble aggregation.
  • the layer 13 can be peeled off.
  • chamfered part or chamfered part that is slightly thinner in the peripheral part of the base wafer and bond wafer to be bonded, and that part is not bonded after bonding and becomes an unbonded part, Since there is the unbonded portion, a region where the bonding surface of the base wafer is exposed is formed around the SOI layer after peeling, and the region is referred to as a terrace portion.
  • the buried oxide film 14 has a structure in which the outer peripheral edge of the SOI layer 16 of the SOI wafer 15 is positioned outside the outer peripheral edge of the buried oxide film 14.
  • a process of removing the outer peripheral portion is performed.
  • the amount of removal of the outer peripheral portion of the buried oxide film 14 is not particularly limited as long as it has an overhang-shaped structure as described above. For example, it is larger than the width that is reduced by etching the SOI layer 16 during the heat treatment in the subsequent process. If the width of the buried oxide film 14 is removed, the buried oxide film 14 can be surely not exposed by etching by heat treatment.
  • the process of removing the outer peripheral portion of the buried oxide film 14 is not particularly limited, and it is preferable to perform, for example, by immersing the SOI wafer 15 in an HF-containing aqueous solution. If the aqueous solution contains HF, the end surface of the outer peripheral portion of the buried oxide film 14 can be efficiently etched and removed so that the surface of the SOI layer 16 is not etched as much as possible, and the structure as described above is obtained. Easy.
  • the SOI wafer 15 is heat-treated in a reducing atmosphere containing hydrogen or an atmosphere containing hydrogen chloride gas.
  • a planarization heat treatment By this planarization heat treatment, the surface roughness of the SOI layer after peeling can be improved and the damaged layer can be removed.
  • the etching of the end face of the outer peripheral portion of the SOI layer proceeds and the outer peripheral portion of the SOI layer is etched and removed with a predetermined width.
  • the outer peripheral portion of the buried oxide film is removed in advance and originally overhangs Due to the shape, the buried oxide film is not exposed to the outer periphery of the SOI layer.
  • an epitaxial layer 17 is formed on the surface of the SOI layer 16 of the SOI wafer 15.
  • a growth gas such as trichlorosilane (SiHCl 3 ) or dichlorosilane (SiH 2 Cl 2 ) and a hydrogen gas (H 2 ) as a carrier gas are supplied to an SOI wafer that has been grown to a growth temperature.
  • the silicon epitaxial layer can be epitaxially grown.
  • 2 and 3 are schematic cross-sectional views partially showing an SOI wafer manufactured by the manufacturing method of the present invention. As shown in FIG.
  • the epitaxial layer 17 grown from the terrace portion 18 and the SOI layer 16 is connected and grown as one layer, an epi valley is not formed, and a high-quality thick film SOI wafer without dust generation and can do.
  • the outer peripheral end of the SOI layer 16 and the buried oxide film 14 do not coincide with each other, and the outer peripheral end of the SOI layer 16 is located outside the outer peripheral end of the buried oxide film 14 (overhang shape). However, it can be epitaxially grown well. At this time, a cavity may be formed at the outer peripheral end portion of the buried oxide film 14, but since it has a small size of several ⁇ m or less, it does not affect the subsequent process.
  • FIG. 4 is a flowchart showing an example of a method for manufacturing an SOI wafer according to another aspect of the present invention.
  • the steps shown in FIGS. 4A to 4E from the bonding of the bond wafer 10 and the base wafer 11 to the separation of the SOI wafer 15 are shown in FIG. It can be carried out in the same manner as the steps a) to (e).
  • FIG. 4F heat treatment is performed on the SOI wafer 15 in a reducing atmosphere containing hydrogen or an atmosphere containing hydrogen chloride gas.
  • a reducing atmosphere containing hydrogen or an atmosphere containing hydrogen chloride gas By this heat treatment, the surface of the SOI layer 16 is flattened and the outer peripheral portion is etched, so that the outer peripheral portion of the buried oxide film 14 is exposed.
  • FIG. 4G a process of removing the buried oxide film 14 exposed on the outer periphery of the SOI layer 16 of the SOI wafer 15 is performed. In this case, at least a portion exposed on the outer periphery of the buried oxide film 14 may be removed. As shown in FIG. 3, the structure is further removed so that the outer peripheral edge of the SOI layer 16 is located outside the outer peripheral edge of the buried oxide film 14. It may be.
  • the method for removing the exposed portion of the buried oxide film 14 is not particularly limited, and for example, the etching can be efficiently removed by immersing the SOI wafer 15 in an aqueous solution containing HF.
  • an epitaxial layer 17 is formed on the surface of the SOI layer 16 as shown in FIG. Since the exposed portion of the buried oxide film 14 is removed in the previous step, the epitaxial layer 17 is well formed as shown in FIGS. 2 and 3, and the occurrence of an epi valley can be prevented.
  • the SOI wafer manufacturing method of the present invention as described above can manufacture a high-quality thick film SOI wafer with good epitaxial growth.
  • Example 1 An SOI wafer was manufactured through the steps of FIGS. First, a silicon single crystal wafer having a diameter of 300 mm and a crystal orientation ⁇ 100> was prepared as a bond wafer and a base wafer. An oxide film having a thickness of 150 nm was formed only on the bond wafer. Next, hydrogen (H + ) ions were implanted through the oxide film of the bond wafer (implantation conditions: 40 keV, 5 ⁇ 10 16 atoms / cm 2 ) to form an ion implantation layer inside the bond wafer.
  • the manufactured SOI wafer was immersed in a 15% HF aqueous solution, and the BOX layer was etched. As a result, the outer peripheral edge of the BOX layer was formed 5 ⁇ m inside the outer peripheral edge of the SOI layer.
  • the BOX layer was not exposed on the outer periphery of the SOI layer of the SOI wafer after the heat treatment.
  • an epitaxial layer was grown to a film thickness of 4 ⁇ m on the SOI layer of the SOI wafer by using dichlorosilane as a source gas at 1080 ° C. for 4 minutes.
  • An SEM photograph of the boundary between the SOI layer and the terrace portion of the SOI wafer manufactured as described above is shown in FIG. As shown in FIG. 5, there was almost no step at the boundary between the SOI layer and the terrace, and good epitaxial growth could be performed.
  • FIG. 1 (f) shows an SEM photograph of the boundary portion between the SOI layer and the terrace portion of the manufactured SOI wafer.
  • a valley-shaped step (Epi Valley) was formed at the boundary between the SOI layer and the terrace. Such an epi valley causes particle contamination in a later process.
  • an epitaxial layer was grown to a film thickness of 4 ⁇ m on the SOI layer of the SOI wafer by using dichlorosilane as a source gas at 1080 ° C. for 4 minutes.
  • An SEM photograph of the boundary between the SOI layer and the terrace portion of the SOI wafer manufactured as described above is shown in FIG. As shown in FIG. 6, no step was formed at the boundary between the SOI layer and the terrace portion, and good epitaxial growth could be performed.
  • Example 2 As in Example 2, however, the SOI wafer was manufactured without performing etching removal (FIG. 4G) of the outer peripheral portion of the BOX layer after the heat treatment (HCl etching). In the SEM photograph of the boundary portion between the SOI layer and the terrace portion of the manufactured SOI wafer, an epi valley was formed as in FIG.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　本発明は、ＳＯＩウェーハのＳＯＩ層の外周端が、埋め込み酸化膜の外周端よりも外側に位置した構造となるように、該埋め込み酸化膜の外周部を除去する処理を行い、その後、ＳＯＩウェーハに水素を含む還元性雰囲気もしくは塩化水素ガスを含む雰囲気で熱処理を行った後、ＳＯＩ層の表面にエピタキシャル層を形成するＳＯＩウェーハの製造方法である。これによって、イオン注入剥離法により作製されたテラス部にシリコン酸化膜のないＳＯＩウェーハに、渓谷状の段差を発生させることなくエピタキシャル成長を行い、所望のＳＯＩ層厚を有するＳＯＩウェーハを製造できる方法が提供される。

Description

ＳＯＩウェーハの製造方法
　本発明は、イオン注入剥離法により作製したＳＯＩウェーハのＳＯＩ層上にエピタキシャル層を形成するＳＯＩウェーハの製造方法に関する。
　近年では、バイポーラデバイスやパワーデバイスに極めて有用なウェーハとして、ＳＯＩ層の膜厚が数μｍから数１０μｍの比較的厚い厚膜ＳＯＩウェーハが大いに期待されている。
　しかし、ウェーハの貼り合わせ法を用いて、ＳＯＩ層の膜厚が数μｍで、厚さ公差が±０．１μｍ程度を要求される高品質のＳＯＩウェーハを製造する場合、ボンドウェーハ（ＳＯＩ層を形成するウェーハ）の薄膜化を研削・研磨で行う方法では、高精度の研磨手法を用いても目標膜厚に対して高々±０．３μｍ程度の面内均一性しか得られず、ＳＯＩ層の膜厚のバラツキが大きく、膜厚均一性に限界がある。
　そこで、これを実現するための方法として特許文献１があげられる。この特許文献１では、膜厚均一性が±０．０１μｍ以下のＳＯＩ層を比較的容易に得ることができるイオン注入剥離法で薄いＳＯＩ層を形成し、その後、このＳＯＩ層上にエピタキシャル成長を行い、ＳＯＩ層を増膜するという方法である。
　しかし、この場合、ＳＯＩウェーハの反りを考慮し、ベースウェーハ（支持基板となるウェーハ）に予め酸化膜を形成して貼り合わせてＳＯＩウェーハを作製すると、ＳＯＩウェーハの周辺テラス部（未結合部分）の酸化膜が露出した状態となるため、この状態でＳＯＩ層の全面上にエピタキシャル成長を行うと、テラス部の酸化膜上にポリシリコンが成長し、後の工程でパーティクル汚染などの原因となる。
　一般的には、このポリシリコンを成長させないために、ＳＯＩウェーハをＨＦ水溶液中に浸漬させてテラス部の酸化膜を除去してからエピタキシャル成長を行っているが、反り防止用の裏面酸化膜がベースウェーハに残されている場合、裏面酸化膜の膜厚も減少してしまうため、製造されるＳＯＩウェーハの反りが大きくなってしまうという問題があった。
　このような問題を解決するには、ＳＯＩウェーハの反りを防止するための裏面酸化膜を必要以上に減少させないために、特許文献２のようにＨＦスピン洗浄を行う等といった方法によって、テラス部の酸化膜のみを完全に除去してからエピタキシャル成長を行うという方法がある。
特開２０００－３０９９５号公報 特開２００６－２７００３９号公報
　イオン注入剥離法でＳＯＩウェーハを作製する場合、イオン注入時のチャネリングを防止するため、ボンドウェーハの表面に薄い酸化膜を形成した上でイオン注入が行われることが一般的である。この場合、厚い埋め込み酸化膜が必要とされる場合や、前述の反りの問題を考慮した場合にはベースウェーハ側にも酸化膜を形成する場合があるが、２００ｎｍ以下の比較的薄い埋め込み酸化膜が必要とされる場合には、ボンドウェーハのみに酸化膜を形成してベースウェーハとの貼り合わせが行われることが多い。
　その場合、剥離直後のＳＯＩウェーハのテラス部には酸化膜が形成されておらず、作製されたＳＯＩウェーハのＳＯＩ層の外周端と埋め込み酸化膜の外周端は、ほぼ同一の位置（径方向の位置）にある。従って、ボンドウェーハのみに酸化膜を形成した場合には、ベースウェーハに酸化膜を形成した場合のようなテラス部の酸化膜のエッチング等は不要であるため行われない。
　しかし、このようなＳＯＩウェーハに対して、特許文献１のようなＳＯＩ層を増膜するという方法を適用すると、エピタキシャル成長前の水素を含む還元性雰囲気もしくは塩化水素ガスを含む雰囲気での熱処理の際、ＳＯＩ層の外周部の端面からエッチングが進行してしまう一方で、ＢＯＸ層（埋め込み酸化膜）の外周部ではエッチングがほとんど生じない。
　従って、前記熱処理が終了した段階（エピタキシャル成長が行われる直前）では、ＳＯＩ層の外周の全周にわたって埋め込み酸化膜が露出した構造となってしまう。
　図７に、上記の構造でエピタキシャル成長を行った場合のＳＯＩ層とテラス部の境界部分の概略断面図を示す。上記の構造のＳＯＩウェーハにエピタキシャル成長が行われると、たとえ、埋め込み酸化膜２２の露出した部分にポリシリコンが成長しないような条件でエピタキシャル成長を行っても、ＳＯＩ層２１とテラス部２３の間に露出した埋め込み酸化膜２２があるため、ＳＯＩ層２１の端面から成長したエピタキシャル層２０と、テラス部２３から成長したエピタキシャル層２４とは、横方向に連続した層として繋がり難く、その部分には渓谷状の段差２５（以下、エピ渓谷とも呼ぶ。）が発生してしまうという新たな問題が明らかとなった。
　このような場合、ＳＯＩ層２１から成長するエピタキシャル層２０と、テラス部２３からのエピタキシャル層２４が接触し、この部分が発塵源となり、後の工程でのパーティクル汚染の原因となる。
　本発明は、上記問題点に鑑みてなされたものであって、イオン注入剥離法により作製されたテラス部にシリコン酸化膜のないＳＯＩウェーハに、前記のエピ渓谷を発生させることなくエピタキシャル成長を行い、所望のＳＯＩ層厚を有するＳＯＩウェーハを製造できる方法を提供することを目的とする。
　上記目的を達成するために、本発明は、シリコン単結晶からなるボンドウェーハの表面にシリコン酸化膜を形成し、該シリコン酸化膜を通して水素及び希ガスのうち少なくとも１種類のガスイオンをイオン注入して前記ボンドウェーハの内部にイオン注入層を形成し、該ボンドウェーハのイオン注入した表面と、シリコン単結晶からなるベースウェーハの表面とを前記シリコン酸化膜を介して貼り合わせた後、前記イオン注入層で前記ボンドウェーハを剥離することにより、前記ベースウェーハの外周のテラス部に酸化膜がなく、前記シリコン酸化膜を埋め込み酸化膜としたＳＯＩウェーハを作製し、該ＳＯＩウェーハのＳＯＩ層の外周端が、前記埋め込み酸化膜の外周端よりも外側に位置した構造となるように、該埋め込み酸化膜の外周部を除去する処理を行い、その後、前記ＳＯＩウェーハに水素を含む還元性雰囲気もしくは塩化水素ガスを含む雰囲気で熱処理を行った後、前記ＳＯＩ層の表面にエピタキシャル層を形成することを特徴とするＳＯＩウェーハの製造方法を提供する。
　このような本発明の製造方法であれば、予め埋め込み酸化膜の外周部を除去しているため、熱処理でＳＯＩ層の外周端がエッチングされても埋め込み酸化膜が露出することがない。従って、このようなＳＯＩウェーハのＳＯＩ層上にエピタキシャル層を良好に形成することができ、エピ渓谷の発生を防止して、後工程でのパーティクル汚染の原因とならない高品質の厚膜ＳＯＩウェーハを製造することができる。
　このとき、前記埋め込み酸化膜の外周部を除去する処理を、前記ＳＯＩウェーハをＨＦ含有水溶液に浸漬させることによって行うことが好ましい。
　このように行うことで、埋め込み酸化膜の外周部除去を簡易な方法で効率的に行うことができる。
　また、本発明は、シリコン単結晶からなるボンドウェーハの表面にシリコン酸化膜を形成し、該シリコン酸化膜を通して水素及び希ガスのうち少なくとも１種類のガスイオンをイオン注入して前記ボンドウェーハの内部にイオン注入層を形成し、該ボンドウェーハのイオン注入した表面と、シリコン単結晶からなるベースウェーハの表面とを前記シリコン酸化膜を介して貼り合わせた後、前記イオン注入層で前記ボンドウェーハを剥離することにより、前記ベースウェーハの外周のテラス部に酸化膜がなく、前記シリコン酸化膜を埋め込み酸化膜としたＳＯＩウェーハを作製し、該ＳＯＩウェーハに水素を含む還元性雰囲気もしくは塩化水素ガスを含む雰囲気で熱処理を行った後、該ＳＯＩウェーハのＳＯＩ層の外周に露出した前記埋め込み酸化膜を除去する処理を行い、その後、前記ＳＯＩ層の表面にエピタキシャル層を形成することを特徴とするＳＯＩウェーハの製造方法を提供する。
　このような本発明の製造方法であれば、熱処理によりＳＯＩ層がエッチングされて露出した埋め込み酸化膜を除去してエピタキシャル層形成を行うため、ＳＯＩ層上にエピタキシャル層を良好に形成することができ、エピ渓谷の発生を防止して、後工程でのパーティクル汚染の原因とならない高品質の厚膜ＳＯＩウェーハを製造することができる。
　前記ＳＯＩ層の外周に露出した埋め込み酸化膜を除去する処理を、前記ＳＯＩウェーハをＨＦ含有水溶液に浸漬させることによって行うことが好ましい。
　このように行うことで、埋め込み酸化膜の露出した外周部の除去を簡易な方法で効率的に行うことができる。
　以上のように、本発明によれば、渓谷状の段差の発生を防止しながらエピタキシャル層を形成することができ、高品質の厚膜ＳＯＩウェーハを効率的に製造することができる。
本発明のＳＯＩウェーハの製造方法の一例を示すフロー図である。 本発明のＳＯＩウェーハの製造方法により製造されたＳＯＩウェーハの一例を部分的に示す概略断面図である。 本発明のＳＯＩウェーハの製造方法により製造されたＳＯＩウェーハの他の一例を部分的に示す概略断面図である。 本発明の他の態様のＳＯＩウェーハの製造方法の一例を示すフロー図である。 実施例１で製造されたＳＯＩウェーハのＳＥＭ写真である。 実施例２で製造されたＳＯＩウェーハのＳＥＭ写真である。 従来のＳＯＩウェーハの製造方法により製造されたＳＯＩウェーハを部分的に示す概略断面図である。 比較例１で製造されたＳＯＩウェーハのＳＥＭ写真である。
　以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
　図１は、本発明のＳＯＩウェーハの製造方法の一例を示すフロー図である。
　本発明の製造方法では、まず、図１（ａ）に示すように、シリコン単結晶からなるボンドウェーハ１０とベースウェーハ１１を準備する。
　ボンドウェーハ１０及びベースウェーハ１１としては、シリコン単結晶からなるものであれば、特に限定されないが、例えば、ゲッタリング能力を高める等といった目的のため、シリコン単結晶ウェーハに高濃度にドーパントを含ませたものを準備しても良く、その導電型はｎ型、ｐ型のいずれであってもよい。
　次に、図１（ｂ）に示すように、ボンドウェーハ１０の表面にシリコン酸化膜１２を形成する。（ベースウェーハ１１には酸化膜を形成しない。）
　このとき形成するシリコン酸化膜１２の厚さとしては特に限定されず、また、形成方法としても、例えば、ｗｅｔ酸化等の熱酸化方法により形成することができる。当該形成したシリコン酸化膜１２は、後工程のイオン注入の際のチャネリング防止の効果を有し、また、貼り合わせ後には、埋め込み酸化膜１４となる。
　次に、図１（ｃ）に示すように、シリコン酸化膜１２を通して水素及び希ガスのうち少なくとも１種類のガスイオンをイオン注入してボンドウェーハ１０の内部にイオン注入層１３を形成する。
　このとき形成するイオン注入層１３の深さは、剥離後に形成されるＳＯＩ層１６の厚さに反映される。従って、注入エネルギー等を制御してイオン注入することにより、ＳＯＩ層１６の厚さを制御できる。
　次に、図１（ｄ）に示すように、例えば常温の清浄な雰囲気下で、ボンドウェーハ１０のイオン注入した表面と、ベースウェーハ１１のシリコン単結晶の表面とをシリコン酸化膜１２を介して貼り合わせる。
　例えば、２００ｎｍ以下の比較的薄い埋め込み酸化膜を有するＳＯＩウェーハを製造する場合等には、本発明のように、ベースウェーハには酸化膜を形成しないで、チャネリング防止のためにボンドウェーハに形成されたシリコン酸化膜を埋め込み酸化膜とする。
　次に、図１（ｅ）に示すように、イオン注入層１３でボンドウェーハ１０を剥離することにより、ＳＯＩ層１６を有し、ベースウェーハ１１の外周のテラス部１８に酸化膜がなく、シリコン酸化膜１２を埋め込み酸化膜１４としたＳＯＩウェーハ１５を作製する。
　例えば、貼り合わせたウェーハに対して、Ａｒ等の不活性ガス雰囲気下、５００℃以上の温度、３０分以上熱処理を加えれば、結晶の再配列と気泡の凝集とによって、ボンドウェーハ１０をイオン注入層１３で剥離することができる。
　なお、貼り合わされるベースウェーハ、ボンドウェーハの周辺部には厚さが僅かに薄くなった研磨ダレと呼ばれる部分や面取り部が存在し、その部分は貼り合わせ後にも結合されず未結合部分となり、当該未結合部分があるため、剥離後には、ＳＯＩ層の周りに、ベースウェーハの貼り合わせ面が露出したままの領域ができ、当該領域をテラス部という。
　次に、図１（ｆ）に示すように、ＳＯＩウェーハ１５のＳＯＩ層１６の外周端が、埋め込み酸化膜１４の外周端よりも外側に位置した構造となるように、該埋め込み酸化膜１４の外周部を除去する処理を行う。
　埋め込み酸化膜１４の外周部を除去する量としては、上記のようなオーバーハング形状の構造となれば、特に限定されず、例えば、後工程の熱処理時にＳＯＩ層１６がエッチングされて減少する幅以上の幅を除去すれば、熱処理のエッチングにより埋め込み酸化膜１４が確実に露出しないようにできる。
　このとき、埋め込み酸化膜１４の外周部を除去する処理としては、特に限定されず、例えば、ＳＯＩウェーハ１５をＨＦ含有水溶液に浸漬させることによって行うことが好ましい。
　ＨＦ含有水溶液であれば、ＳＯＩ層１６の表面をできるだけエッチングしないように、埋め込み酸化膜１４の外周部の端面を効率的にエッチングして除去することができ、上記のような構造とすることが容易である。
　次に、図１（ｇ）に示すように、例えばエピタキシャル成長炉内で、ＳＯＩウェーハ１５に、水素を含む還元性雰囲気もしくは塩化水素ガスを含む雰囲気で熱処理を行う。
　この平坦化熱処理により、剥離後のＳＯＩ層の面粗さを改善し、ダメージ層を除去することができる。この際、ＳＯＩ層の外周部の端面のエッチングが進行してＳＯＩ層の外周部が所定の幅でエッチング除去されるが、本発明では、予め埋め込み酸化膜の外周部は除去され、もともとオーバーハング形状なので、埋め込み酸化膜がＳＯＩ層の外周に露出することはない。
　次に、図１（ｈ）に示すように、ＳＯＩウェーハ１５のＳＯＩ層１６表面にエピタキシャル層１７を形成する。
　この際、例えば、成長温度にされたＳＯＩウェーハに、トリクロロシラン（ＳｉＨＣｌ３）、ジクロロシラン（ＳｉＨ２Ｃｌ２）等の成長ガスと、キャリアガスとしての水素ガス（Ｈ２）を供給することで、シリコンエピタキシャル層をエピタキシャル成長させることができる。
　図２、３は、本発明の製造方法により製造したＳＯＩウェーハを部分的に示す概略断面図である。図２に示すように、テラス部１８及びＳＯＩ層１６から成長するエピタキシャル層１７が一つの層として繋がって成長するため、エピ渓谷が形成されず、発塵のない高品質の厚膜ＳＯＩウェーハとすることができる。また、図３のようにＳＯＩ層１６と埋め込み酸化膜１４の外周端が一致せず、ＳＯＩ層１６の外周端が埋め込み酸化膜１４の外周端より外側に位置する構造（オーバーハング形状）のままでも、良好にエピタキシャル成長させることができる。この際、埋め込み酸化膜１４の外周端部分に空洞が形成される場合があるが、数μｍ以下の微小なサイズであるため、後工程への影響はない。
　また、上記のような本発明の効果は、以下に説明する本発明の他の態様のＳＯＩウェーハの製造方法によっても達成できる。
　図４は、本発明の他の態様のＳＯＩウェーハの製造方法の一例を示すフロー図である。
　図４における本発明の製造方法では、ボンドウェーハ１０とベースウェーハ１１とを貼り合わせた後剥離してＳＯＩウェーハ１５を作製するまでの図４（ａ）－（ｅ）の工程は、図１（ａ）－（ｅ）の工程と同様に行うことができる。
　そして、図４（ｆ）に示すように、ＳＯＩウェーハ１５に水素を含む還元性雰囲気もしくは塩化水素ガスを含む雰囲気で熱処理を行う。この熱処理でＳＯＩ層１６の表面が平坦化されるとともに外周部がエッチングされ、埋め込み酸化膜１４の外周部が露出することになる。
　次に、図４（ｇ）に示すように、ＳＯＩウェーハ１５のＳＯＩ層１６の外周に露出した埋め込み酸化膜１４を除去する処理を行う。
　この場合、埋め込み酸化膜１４の少なくとも外周に露出した部分を除去すればよく、図３のように、さらに除去してＳＯＩ層１６の外周端が埋め込み酸化膜１４の外周端より外側に位置する構造にしてもよい。
　また、埋め込み酸化膜１４の露出した部分を除去する方法としては、特に限定されず、例えばＳＯＩウェーハ１５をＨＦ含有水溶液に浸漬させることによって行うことで、効率的にエッチング除去することができる。
　その後、図４（ｈ）に示すように、ＳＯＩ層１６の表面にエピタキシャル層１７を形成する。
　前工程で埋め込み酸化膜１４の露出した部分を除去しているため、図２，３のように、エピタキシャル層１７は良好に形成されて、エピ渓谷の発生を防止できる。
　以上のような本発明のＳＯＩウェーハの製造方法であれば、良好なエピタキシャル成長で、高品質の厚膜ＳＯＩウェーハを製造することができる。
　以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
　図１（ａ）－（ｈ）の工程でＳＯＩウェーハを製造した。
　まず、ボンドウェーハ及びベースウェーハとして、直径３００ｍｍ、結晶方位＜１００＞のシリコン単結晶ウェーハを準備した。ボンドウェーハのみに、厚さ１５０ｎｍの酸化膜を形成した。次に、ボンドウェーハの酸化膜を通して水素（Ｈ＋）をイオン注入して（注入条件：４０ｋｅＶ、５×１０１６ａｔｏｍｓ／ｃｍ２）、ボンドウェーハ内部にイオン注入層を形成した。次に、常温で貼り合わせて、５００℃、３０分、アルゴン雰囲気で剥離熱処理を行い、ボンドウェーハを剥離して、テラス部に酸化膜のないＳＯＩウェーハ（ＳＯＩ層／ＢＯＸ層＝３００ｎｍ／１５０ｎｍ）を作製した。
　次に、作製したＳＯＩウェーハを１５％ＨＦ水溶液に浸漬させて、ＢＯＸ層をエッチングした。これにより、ＢＯＸ層の外周端はＳＯＩ層の外周端より５μｍ内側に形成された。
　次に、エピタキシャル成長炉内で、１１００℃、５分、塩化水素ガスを含む雰囲気（ＨＣｌ＝０．５ＳＬＭ、Ｈ２＝５０ＳＬＭ）で熱処理を行い（ＨＣｌエッチング）、エッチング代１８５ｎｍまでＳＯＩ層表面をエッチングした。この際、熱処理後のＳＯＩウェーハのＳＯＩ層外周には、ＢＯＸ層は露出していなかった。
　次に、ＳＯＩウェーハのＳＯＩ層上に、原料ガスをジクロロシランとして、１０８０℃、４分で、エピタキシャル層を膜厚４μｍまで成長させた。
　上記のように製造したＳＯＩウェーハのＳＯＩ層とテラス部の境界部分のＳＥＭ写真を図５に示す。図５に示すように、ＳＯＩ層とテラス部の境界部分での段差はほとんど無く、良好なエピタキシャル成長を行うことができた。
（比較例１）
　実施例１と同様に、ただし、熱処理（ＨＣｌエッチング）前のＢＯＸ層の外周部のエッチング除去（図１（ｆ））は行わないで、ＳＯＩウェーハを製造した。
　図８に、製造したＳＯＩウェーハのＳＯＩ層とテラス部の境界部分のＳＥＭ写真を示す。
　図８に示すように、ＳＯＩ層とテラス部の境界部分には、渓谷状の段差（エピ渓谷）が形成されていた。このようなエピ渓谷は、後工程でのパーティクル汚染の原因となる。
（実施例２）
　図４（ａ）－（ｈ）の工程でＳＯＩウェーハを製造した。
　まず、ボンドウェーハ及びベースウェーハとして、直径３００ｍｍ、結晶方位＜１００＞のシリコン単結晶ウェーハを準備した。ボンドウェーハのみに、厚さ１５０ｎｍの酸化膜を形成した。次に、ボンドウェーハの酸化膜を通して水素（Ｈ＋）をイオン注入して（注入条件：４０ｋｅＶ、５×１０１６ａｔｏｍｓ／ｃｍ２）、ボンドウェーハ内部にイオン注入層を形成した。次に、常温で貼り合わせて、５００℃、３０分、アルゴン雰囲気で剥離熱処理を行い、ボンドウェーハを剥離して、テラス部に酸化膜のないＳＯＩウェーハ（ＳＯＩ層／ＢＯＸ層＝３００ｎｍ／１５０ｎｍ）を作製した。
　次に、１１００℃、５分、塩化水素ガスを含む雰囲気（ＨＣｌ＝０．５ＳＬＭ、Ｈ２＝５０ＳＬＭ）で熱処理を行い（ＨＣｌエッチング）、エッチング代１８５ｎｍまでＳＯＩ層表面をエッチングした。これにより、ＢＯＸ層の外周部３μｍ幅がテラス部（ＳＯＩ層の外側全周）に露出した。
　次に、ＳＯＩウェーハを１５％ＨＦ水溶液に浸漬させて、露出したＢＯＸ層をエッチングした。これにより、ＢＯＸ層の外周端はＳＯＩ層の外周端とほぼ同一の位置に形成された。
　次に、ＳＯＩウェーハのＳＯＩ層上に、原料ガスをジクロロシランとして、１０８０℃、４分で、エピタキシャル層を膜厚４μｍまで成長させた。
　上記のように製造したＳＯＩウェーハのＳＯＩ層とテラス部の境界部分のＳＥＭ写真を図６に示す。図６に示すように、ＳＯＩ層とテラス部の境界部分での段差は形成されず、良好なエピタキシャル成長を行うことができた。
（比較例２）
　実施例２と同様に、ただし、熱処理（ＨＣｌエッチング）後のＢＯＸ層の外周部のエッチング除去（図４（ｇ））は行わないで、ＳＯＩウェーハを製造した。
　製造したＳＯＩウェーハのＳＯＩ層とテラス部の境界部分のＳＥＭ写真についても、比較例１の図８と同様にエピ渓谷が形成されていた。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (4)

  1. 　シリコン単結晶からなるボンドウェーハの表面にシリコン酸化膜を形成し、該シリコン酸化膜を通して水素及び希ガスのうち少なくとも１種類のガスイオンをイオン注入して前記ボンドウェーハの内部にイオン注入層を形成し、該ボンドウェーハのイオン注入した表面と、シリコン単結晶からなるベースウェーハの表面とを前記シリコン酸化膜を介して貼り合わせた後、前記イオン注入層で前記ボンドウェーハを剥離することにより、前記ベースウェーハの外周のテラス部に酸化膜がなく、前記シリコン酸化膜を埋め込み酸化膜としたＳＯＩウェーハを作製し、
    　該ＳＯＩウェーハのＳＯＩ層の外周端が、前記埋め込み酸化膜の外周端よりも外側に位置した構造となるように、該埋め込み酸化膜の外周部を除去する処理を行い、その後、前記ＳＯＩウェーハに水素を含む還元性雰囲気もしくは塩化水素ガスを含む雰囲気で熱処理を行った後、前記ＳＯＩ層の表面にエピタキシャル層を形成することを特徴とするＳＯＩウェーハの製造方法。
  2. 　前記埋め込み酸化膜の外周部を除去する処理を、前記ＳＯＩウェーハをＨＦ含有水溶液に浸漬させることによって行うことを特徴とする請求項１に記載のＳＯＩウェーハの製造方法。
  3. 　シリコン単結晶からなるボンドウェーハの表面にシリコン酸化膜を形成し、該シリコン酸化膜を通して水素及び希ガスのうち少なくとも１種類のガスイオンをイオン注入して前記ボンドウェーハの内部にイオン注入層を形成し、該ボンドウェーハのイオン注入した表面と、シリコン単結晶からなるベースウェーハの表面とを前記シリコン酸化膜を介して貼り合わせた後、前記イオン注入層で前記ボンドウェーハを剥離することにより、前記ベースウェーハの外周のテラス部に酸化膜がなく、前記シリコン酸化膜を埋め込み酸化膜としたＳＯＩウェーハを作製し、
    　該ＳＯＩウェーハに水素を含む還元性雰囲気もしくは塩化水素ガスを含む雰囲気で熱処理を行った後、該ＳＯＩウェーハのＳＯＩ層の外周に露出した前記埋め込み酸化膜を除去する処理を行い、その後、前記ＳＯＩ層の表面にエピタキシャル層を形成することを特徴とするＳＯＩウェーハの製造方法。
  4. 　前記ＳＯＩ層の外周に露出した埋め込み酸化膜を除去する処理を、前記ＳＯＩウェーハをＨＦ含有水溶液に浸漬させることによって行うことを特徴とする請求項３に記載のＳＯＩウェーハの製造方法。
PCT/JP2011/006430 2010-12-20 2011-11-18 Ｓｏｉウェーハの製造方法 WO2012086122A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP11850322.6A EP2657955B1 (en) 2010-12-20 2011-11-18 Method for manufacturing soi wafer
CN201180061352.2A CN103299395B (zh) 2010-12-20 2011-11-18 Soi晶片的制造方法
KR1020137015782A KR101766799B1 (ko) 2010-12-20 2011-11-18 Soi 웨이퍼의 제조방법
US13/990,883 US8728912B2 (en) 2010-12-20 2011-11-18 Method for manufacturing SOI wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010283574A JP5477277B2 (ja) 2010-12-20 2010-12-20 Ｓｏｉウェーハの製造方法
JP2010-283574 2010-12-20

Publications (1)

Publication Number Publication Date
WO2012086122A1 true WO2012086122A1 (ja) 2012-06-28

Family

ID=46313417

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/006430 WO2012086122A1 (ja) 2010-12-20 2011-11-18 Ｓｏｉウェーハの製造方法

Country Status (6)

Country Link
US (1) US8728912B2 (ja)
EP (1) EP2657955B1 (ja)
JP (1) JP5477277B2 (ja)
KR (1) KR101766799B1 (ja)
CN (1) CN103299395B (ja)
WO (1) WO2012086122A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6200273B2 (ja) * 2013-10-17 2017-09-20 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6380245B2 (ja) * 2015-06-15 2018-08-29 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN111668121B (zh) * 2019-03-05 2022-05-27 台湾积体电路制造股份有限公司 晶圆接合结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000030995A (ja) 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2006270039A (ja) 2005-02-28 2006-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
JP2008028070A (ja) * 2006-07-20 2008-02-07 Sumco Corp 貼り合わせウェーハの製造方法
JP2009027124A (ja) * 2007-06-21 2009-02-05 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
CN101124657B (zh) * 2005-02-28 2010-04-14 信越半导体股份有限公司 贴合晶圆的制造方法及贴合晶圆
JP2009176860A (ja) * 2008-01-23 2009-08-06 Sumco Corp 貼り合わせウェーハの製造方法
JP5244650B2 (ja) * 2009-02-26 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000030995A (ja) 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2006270039A (ja) 2005-02-28 2006-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
JP2008028070A (ja) * 2006-07-20 2008-02-07 Sumco Corp 貼り合わせウェーハの製造方法
JP2009027124A (ja) * 2007-06-21 2009-02-05 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2657955A4 *

Also Published As

Publication number Publication date
KR20140014085A (ko) 2014-02-05
EP2657955A1 (en) 2013-10-30
EP2657955B1 (en) 2017-01-11
EP2657955A4 (en) 2014-06-04
CN103299395B (zh) 2015-12-16
JP2012134242A (ja) 2012-07-12
US20130316522A1 (en) 2013-11-28
KR101766799B1 (ko) 2017-08-09
US8728912B2 (en) 2014-05-20
JP5477277B2 (ja) 2014-04-23
CN103299395A (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
JP6100200B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
TWI310962B (ja)
JP5245380B2 (ja) Ｓｏｉウェーハの製造方法
JP2004247610A (ja) 基板の製造方法
TW201546873A (zh) 貼合式soi晶圓的製造方法
WO2011151968A1 (ja) 貼り合わせウェーハの製造方法
JP2017005201A (ja) Ｓｏｉウェーハの製造方法
JP5477277B2 (ja) Ｓｏｉウェーハの製造方法
CN109075028B (zh) 贴合式soi晶圆的制造方法
JP5522175B2 (ja) Ｓｏｉウェーハの製造方法
WO2005067053A1 (ja) Soiウェーハの作製方法
WO2018061523A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP5541136B2 (ja) 貼り合わせｓｏｉウエーハの製造方法
JP5310004B2 (ja) 貼り合わせウェーハの製造方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
JP5625239B2 (ja) 貼り合わせウェーハの製造方法
JP2015060887A (ja) Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
TWI549192B (zh) Method of manufacturing wafers
KR102317552B1 (ko) 접합 soi 웨이퍼의 제조방법
JP5565128B2 (ja) 貼り合わせウエーハの製造方法
JP2012114376A (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11850322

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13990883

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2011850322

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2011850322

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20137015782

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE