JP2009027124A - Soiウェーハの製造方法 - Google Patents

Soiウェーハの製造方法 Download PDF

Info

Publication number
JP2009027124A
JP2009027124A JP2007316013A JP2007316013A JP2009027124A JP 2009027124 A JP2009027124 A JP 2009027124A JP 2007316013 A JP2007316013 A JP 2007316013A JP 2007316013 A JP2007316013 A JP 2007316013A JP 2009027124 A JP2009027124 A JP 2009027124A
Authority
JP
Japan
Prior art keywords
oxide film
soi wafer
soi
wafer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007316013A
Other languages
English (en)
Other versions
JP5245380B2 (ja
Inventor
Isao Yokogawa
功 横川
Nobuhiko Noto
宣彦 能登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2007316013A priority Critical patent/JP5245380B2/ja
Publication of JP2009027124A publication Critical patent/JP2009027124A/ja
Application granted granted Critical
Publication of JP5245380B2 publication Critical patent/JP5245380B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】テラス部に酸化膜を有するSOIウェーハのSOI層上にシリコンエピタキシャル層を簡単に成長させることができ、製造されるSOIウェーハの反りを抑制することができ、また、デバイス製造等といった後の工程においてもパーティクルの発生を低減することができ、さらにそのようなSOIウェーハ製造のコスト削減を図ることができるSOIウェーハの製造方法を提供する。
【解決手段】テラス部に酸化膜を有するSOIウェーハのSOI層の全面にシリコンエピタキシャル層を形成する工程(f)において、反応ガスにHClガスを混合することを特徴とするSOIウェーハの製造方法。
【選択図】図1

Description

本発明は、SOIウェーハの製造方法に関し、特に、テラス部に酸化膜を有するSOIウェーハのSOI層の全面にシリコンエピタキシャル層を形成する工程を有するSOIウェーハの製造方法に関する。
半導体素子用のウェーハの一つとして、絶縁膜であるシリコン酸化膜の上にシリコン層(以下、SOI層と呼ぶことがある)を形成したSOI(Silicon On Insulator)ウェーハがある。このSOIウェーハは、デバイス作製領域となる基板表層部のSOI層が埋め込み絶縁層(埋め込み酸化膜層(BOX層))により基板内部と電気的に分離されているため、寄生容量が小さく、耐放射性能力が高いなどの特徴を有する。そのため、高速・低消費電力動作、ソフトエラー防止などの効果が期待され、高性能半導体素子用の基板として有望視されている。
このSOIウェーハを製造する代表的な方法として、ウェーハの貼り合わせ法があげられる。この貼り合わせ法は、例えばシリコン単結晶からなるボンドウェーハとベースウェーハのうちの少なくとも一方の表面に熱酸化膜を形成した後、この形成した熱酸化膜を介して2枚のウェーハを密着させ、結合熱処理を施すことによって結合力を高め、その後に片方のウェーハ(SOI層を形成するウェーハ(以下、ボンドウェーハ))を研削や鏡面研磨により薄膜化することによってSOIウェーハを製造する方法である。
このように製造されたSOIウェーハの場合、貼り合わせられる2枚のウェーハの周辺部には厚さが僅かに薄くなった研磨ダレと呼ばれる部分や面取り部が存在し、その部分は結合されないか、結合力が弱い未結合部分として残ってしまう。このような未結合部分が存在したまま研削等により薄膜化を行うと、その薄膜化工程中に未結合部分の一部が剥がれることになる。従って、薄膜化されたボンドウェーハは、基台となるベースウェーハよりも小径となり、また、周辺部には微小な凹凸が連続的に形成されることになる。
このようなSOIウェーハをデバイス工程に投入すると、残留する未結合部分がデバイス工程で剥離し、パーティクルを発生させ、デバイス歩留りを低下させてしまう。
そのため、薄膜化後のボンドウェーハの上面に周辺部が露出するようにマスキングテープを貼り付けてエッチングを行うことにより、残留する未結合部分を予め除去する。このように未結合部分が除去されベースウェーハが露出した外周部領域はテラス部と呼ばれる。
一方、ボンドウェーハを薄膜化する方法として、上記の研削・研磨による方法のほか、貼り合わせる前のボンドウェーハに予め水素イオンなどのイオン注入層を形成しておき、ベースウェーハと貼り合わせた後にそのイオン注入層で剥離することによりボンドウェーハを薄膜化する方法がある。このいわゆるイオン注入剥離法は、作製されるSOI層の膜厚を薄く、かつ膜厚均一性を極めて優れたものとすることができるため、盛んに使用されるようになってきている。
このイオン注入剥離法においても、研磨ダレ部分は未結合部分となり、剥離後、研磨ダレ部分にはSOI層が転写されず、ベースウェーハが露出したテラス部となる。
近年では、バイポーラデバイスやパワーデバイスに極めて有用なウェーハとして、SOI層の膜厚が数μmから数10μmの比較的厚い厚膜SOIウェーハが大いに期待されている。
しかし、SOI層の膜厚が数μmで、厚さ公差が±0.1μm程度を要求される高品質のSOIウェーハを製造する場合、ボンドウェーハの薄膜化を研削・研磨で行う方法では、高精度の研磨手法を用いても目標膜厚に対して高々±0.3μm程度の面内均一性しか得られず、SOI層の膜厚のバラツキが大きく、膜厚均一性に限界がある。
そこで、これを実現するための方法として特許文献1があげられる。この特許文献1では、SOI層の膜厚均一性が±0.01μm以下を比較的容易に得ることができるイオン注入剥離法で薄いSOI層を形成し、その後、このSOI層上の面にエピタキシャル成長を行い、SOI層を増膜するという方法である。
しかし、この場合、SOIウェーハの反りを考慮し、ベースウェーハに予め酸化膜を形成して貼り合わせてSOIウェーハを作製すると、SOIウェーハの周辺テラス部(未結合部分)の酸化膜が露出した状態となるため、この状態でSOI層の全面上にエピタキシャル成長を行うと、テラス部の酸化膜上にポリシリコンが成長し、後の工程でパーティクル汚染などの原因となる。
一般的にはこのポリシリコンを成長させないために、SOIウェーハをHF水溶液中に浸漬してテラス部の酸化膜を除去してからエピタキシャル成長を行っているが、反り防止用の裏面酸化膜がベースウェーハに残されている場合、裏面酸化膜の膜厚も減少してしまうため、製造されるSOIウェーハの反りが大きくなってしまうという問題があった。
このような問題を解決するには、SOIウェーハの反りを防止するための裏面酸化膜を必要以上に減少させないために、特許文献2のようにHFスピン洗浄を行う等といった方法によって、テラス部の酸化膜のみを完全に除去してからエピタキシャル成長を行ったり、エピタキシャル成長後にテラス部の酸化膜のみを除去することによって同時にテラス部の酸化膜上に形成されているポリシリコンを除去することが考えられるが、このようにしてテラス部の酸化膜を完全に除去すると、SOI層周辺下部のBOX層が大きく侵食されオーバーハング構造の不安定な状態となって、パーティクルの発生源となるという問題点があった。
特開2000−30995号公報 特開2006−270039号公報
本発明は、このような問題点に鑑みてなされたもので、テラス部に酸化膜を有するSOIウェーハのSOI層上にシリコンエピタキシャル層を簡単に成長させることができ、製造されるSOIウェーハの反りを抑制することができ、また、デバイス製造等といった後の工程においてもパーティクルの発生を低減することができ、さらにそのようなSOIウェーハ製造のコスト削減を図ることができるSOIウェーハの製造方法を提供することを目的とする。
上記目的を達成するため、本発明は、少なくとも、テラス部に酸化膜を有するSOIウェーハのSOI層の全面にシリコンエピタキシャル層を形成する工程を有するSOIウェーハの製造方法であって、前記シリコンエピタキシャル層を形成する際の反応ガスにHClガスを混合することを特徴とするSOIウェーハの製造方法を提供する(請求項1)。
このように本発明のSOIウェーハの製造方法は、少なくとも、テラス部に酸化膜を有するSOIウェーハのSOI層の全面にシリコンエピタキシャル層を形成する際、反応ガスにHClガスを混合することによって、SOIウェーハのテラス部に酸化膜が載った状態であっても、シリコンエピタキシャル層形成工程時に酸化膜上にポリシリコンの成長が起きず、SOI層上のみに選択的にシリコンエピタキシャル層の成長を行うことができる。そのため、SOIウェーハのテラス部上にポリシリコンができないので、その後の工程においてポリシリコンによるパーティクルの発生を低減することができる。
また、従来のエピタキシャル成長ではテラス部にポリシリコンができるため、その後にポリシリコンだけを除去する工程が必要であるが、本発明の場合は、エピ層形成工程時に反応ガスにHClガスを混合することによって、テラス部にポリシリコンが成長しないので、その後にポリシリコン除去のための工程が不要であり、SOIウェーハ製造の工程が簡素化して新たな設備を必要とせず、SOIウェーハ製造のコスト削減を図ることができる。
さらに、SOIウェーハに反り低減を目的とした裏面酸化膜が形成されている場合であっても、本発明のように、エピ層形成工程時に反応ガスにHClガスを混合することによって、ポリシリコンが成長しないので、従来のようにエピ層形成工程前にSOIウェーハのテラス部の酸化膜を完全に除去する工程を必要とせず、裏面酸化膜が必要以上に減少することがない。従って、製造されるSOIウェーハの裏面酸化膜の厚さを保持することができるので、エピタキシャル成長後においても反りの抑制されたSOIウェーハを製造することができる。
この場合、前記HClガスの流量を前記反応ガスの流量に対して1%以上とすることが好ましい(請求項2)。
このように、HClガスの流量を前記反応ガスの流量に対して1%以上とすることによって、効率的にポリシリコンの成長を抑えることができる。
また本発明は、前記シリコンエピタキシャル層を形成するテラス部に酸化膜を有するSOIウェーハとして、イオン注入剥離法により薄膜化されたSOI層を具備するSOIウェーハを使用することが好ましい(請求項3)。
このように、シリコンエピタキシャル層を形成する前のテラス部に酸化膜を有するSOIウェーハとして、イオン注入剥離法により薄膜化されたSOI層を具備するSOIウェーハを使用することで、シリコンエピタキシャル層を形成する前のSOIウェーハは、極めて膜厚均一性の優れたSOI層を具備する。そのため、イオン注入剥離法により薄膜化された薄いSOI層上にシリコンエピタキシャル層を形成すると、SOI層の膜厚が数μmで、且つ厚さ公差が±0.1μm程度といった高品質のSOIウェーハを、研削・研磨による薄膜化されたものより比較的簡単に製造することができる。
さらに本発明は、前記シリコンエピタキシャル層を形成する工程において、前記反応ガスとしての原料ガスをリアクタ内に流す前に、HClガスを所定時間流すことが好ましい(請求項4)。
このように、シリコンエピタキシャル層を形成する工程において、反応ガス(原料ガス+キャリアガス)としての原料ガスをリアクタ内に流す前、すなわち、リアクタ内にキャリアガスのみが流れている状態で、予めHClガスを所定時間流すことにより、リアクタ内もしくはウェーハ上に付着している金属不純物を除去できるため、より高品質なシリコンエピタキシャル層を積層することができる。
特に、イオン注入剥離法により薄膜化されたSOI層を具備し、且つ、テラス部に酸化膜を有するSOIウェーハに対して、シリコンエピタキシャル層を形成する工程において、反応ガスとしての原料ガスをリアクタ内に流す前に、予めHClガスを所定時間流すことにより、イオン注入剥離時にテラス部の酸化膜上に付着したシリコン薄片を除去することができる。そのため、シリコンエピタキシャル層形成後、テラス部にSi島ができることを抑制できる。
また、前記シリコンエピタキシャル層を形成する工程の前に、前記テラス部に酸化膜を有するSOIウェーハのテラス部に存在するシリコン薄片を除去する洗浄工程を行うことが好ましい(請求項5)。
このように、シリコンエピタキシャル層を形成する工程の前に、テラス部に酸化膜を有するSOIウェーハのテラス部に存在するシリコン薄片を除去する洗浄工程を行うことにより、イオン注入剥離時にテラス部の酸化膜上に付着したシリコン薄片を除去するため、シリコンエピタキシャル層形成後、テラス部にSi島ができることを抑制できる。
さらに、前記洗浄工程において、前記シリコン薄片を除去する洗浄液としてHFを含有する水溶液を用い、前記SOIウェーハの具備する裏面酸化膜が残るように洗浄することが好ましい(請求項6)。
このように、洗浄工程において、シリコン薄片を除去する洗浄液としてHFを含有する水溶液を用い、SOIウェーハの具備する裏面酸化膜が残るように洗浄することにより、反り防止用の裏面酸化膜が形成されたSOIウェーハをHF水溶液中に浸漬すると、テラス部の酸化膜が少しエッチングされてテラス部の酸化膜上に付着したシリコン薄片を十分に除去できる上に、反り防止用の裏面酸化膜はある程度残留する。従って、テラス部の酸化膜上にポリシリコンが成長せず、且つシリコン薄片によってできるSi島も抑制されたものとなり、さらに、SOIウェーハの反りが低減されたSOIウェーハを簡単に得ることができる。
また、前記洗浄工程において、前記テラス部の酸化膜の厚さの減少量を40nm以上に調整することが好ましい(請求項7)。
このように、洗浄工程において、減少させるテラス部の酸化膜の厚さを40nm以上に調整することで、より確実にシリコン薄片を除去することができる。
本発明に従うSOIウェーハの製造方法であれば、テラス部に酸化膜を有するSOIウェーハのSOI層上にシリコンエピタキシャル層を簡単に成長させることができ、デバイス製造等の後の工程においてもパーティクルの発生を低減することができ、製造されるSOIウェーハの反りを抑制することができ、さらにそのようなSOIウェーハ製造のコスト削減を図ることができる。
前述したように、SOIウェーハの有するSOI層の膜厚が数μmで、厚さ公差が±0.1μm程度を要求されるSOIウェーハを製造する場合、貼り合わせ法においてボンドウェーハの薄膜化をイオン注入剥離法で行い、SOI層上にエピタキシャル成長で対応可能である。しかし、SOIウェーハの反り防止のためベースウェーハに酸化膜を形成してSOIウェーハを作製すると、SOIウェーハの周辺テラス部(未結合部分)には酸化膜が露出した状態となる。この状態でSOI層上にエピタキシャル層成長を行うと、テラス部の酸化膜上にポリシリコンが成長し、後の工程でパーティクルの発生などの原因となる。
一方、このポリシリコンを成長させないためには、SOIウェーハをHF水溶液中に浸漬してテラス部の酸化膜を完全に除去してからエピタキシャル成長を行うことが一般的である。しかし、反り防止用の裏面酸化膜が形成されたSOIウェーハをHF水溶液中に浸漬すると、テラス部の酸化膜厚の減少量と同じだけ裏面酸化膜の厚さが減少してしまうため、テラス部の酸化膜を完全に除去すると、反り防止用の裏面酸化膜がほとんど残らず、SOIウェーハの反りが大きくなってしまう。
さらに、テラス部の酸化膜を完全に除去すると、SOI層周辺下部のBOX層が大きく侵食され、オーバーハング構造の不安定な状態となってパーティクルの発生源となるという問題があった。
本発明者等はこのような問題を解決すべく、鋭意研究を重ねた。
その結果、テラス部に酸化膜を有するSOIウェーハのSOI層上にシリコンエピタキシャル層を簡単に成長させることができ、製造されるSOIウェーハの反りを抑制することができ、また、デバイス製造等といった後の工程においてもパーティクルの発生を低減することができ、さらにそのようなSOIウェーハ製造のコスト削減を図るには、テラス部に酸化膜を有するSOIウェーハのSOI層上にシリコンエピタキシャル成長を行う際、反応ガスにHClガスを混合することによって、テラス部の酸化膜上にポリシリコン等の不要な堆積物を形成せず、SOI層のみにシリコンエピタキシャル層を形成すれば良いことに想到し、本発明を完成させた。
以下、本発明の実施の形態を図面を参照しながら説明するが、本発明はこれに限定されるものではない。
本発明の第1実施形態として、テラス部に酸化膜を有するSOIウェーハのうち、イオン注入剥離法により薄膜化されたSOI層を具備するものを作製し、該SOI層にシリコンエピタキシャル層を形成して、SOIウェーハを製造する方法を説明する。図1は、本発明に係るSOIウェーハの製造方法の第1実施形態を説明する概略図である。
まず、ボンドウェーハ11及びベースウェーハ12を用意する(工程a)。
ボンドウェーハ及びベースウェーハは特に限定しないが、例えばシリコン単結晶からなるものを用いることができる。また、ゲッタリング能力を高める等といった目的のため、シリコン単結晶ウェーハに高濃度にドーパントを含ませたものを使用しても良く、その導電型はn型、p型のいずれであってもよい。
次に、ベースウェーハ12に熱酸化処理を施し、ベースウェーハの全面に酸化膜13を形成する(工程b)。
近年では、特に厚い埋め込み酸化膜層を有するSOIウェーハを製造する際、貼り合わせ面側のみに酸化膜を形成すると該酸化膜が形成された面の方に凸に反るので、ウェーハの反りを低減するためにベースウェーハの全面に酸化膜13を形成することが多い。そして、後の工程においてもベースウェーハの貼り合わせ面とは反対側の裏面に形成された酸化膜13bを除去せずにSOIウェーハ製品として出荷され、デバイス製造工程においても裏面酸化膜13bは除去されないことが多い。
なお、本発明においては、工程bにおいて形成する酸化膜の厚さは特に限定しない。また、ベースウェーハ12の熱酸化方法は特に限定されず、例えばwet酸化等があげられる。このとき形成された酸化膜13は、貼り合わせ後に一方は埋め込み酸化膜層13aとなり、他方は裏面酸化膜13bとなる。
一方、ボンドウェーハ11の内部に水素イオン又は希ガスイオンの少なくとも1種類を注入してイオン注入層14を形成する(工程c)。
このときのイオン注入層14の深さは、剥離後に形成されるSOI層15の厚さに反映される。従って、注入エネルギー等を制御してイオン注入することにより、SOI層15の厚さを制御できる。
このイオン注入層14を形成する前に、チャネリング防止のため、ボンドウェーハ11の全面にシリコン酸化膜層(不図示)を熱酸化により形成しておいてもよい。
次に、ボンドウェーハ11とベースウェーハ12とを、ベースウェーハ12上の酸化膜13を介して貼り合わせる(工程d)。
このとき、ボンドウェーハ11の貼り合わせ面は、工程cにおいてイオン注入を行った側の面とする。
この貼り合わせ工程は例えば、常温の清浄な雰囲気下で、ボンドウェーハ11とベースウェーハ12のそれぞれ一方の主面を接触させることにより、接着剤等を用いることなくウェーハ同士が接着する。
次に、ボンドウェーハ11をイオン注入層14で剥離することにより、ボンドウェーハ11を薄膜化して、SOI層15を形成する(工程e)。
例えば、貼り合わせたウェーハに対して、Ar等の不活性ガス雰囲気下約500℃以上の温度、30分以上熱処理を加えれば、結晶の再配列と気泡の凝集とによって、ボンドウェーハ11をイオン注入層14で剥離することができる。
ここで、SOI層15とベースウェーハ12の結合力を高める結合熱処理を行ってもよい。例えば、この結合熱処理は不活性ガス雰囲気下あるいはわずかに酸化性のガス雰囲気下、1000℃〜1250℃で30分から4時間の範囲で行うことができる。
尚、剥離直後のSOI層表面は、通常の鏡面研磨ウェーハの鏡面研磨面と比べて面粗さが劣っていたり、イオン注入のダメージが残留していたりするので、その表面上に直接エピタキシャル成長を行うと、エピタキシャル層に結晶欠陥が発生する場合がある。
そのため、剥離直後のSOI層表面に対し、表面をわずかに研磨する処理(タッチポリッシュと呼ぶこともある)、不活性ガスや水素雰囲気等による高温熱処理、酸化性雰囲気により熱酸化膜を形成した後にその熱酸化膜を除去する処理(犠牲酸化処理)、あるいは、これらを適宜組み合わせた平坦化処理を行うことにより、SOI層表面を平坦化した後にエピタキシャル成長を行うこともできる。
以上のような工程により、テラス部20に酸化膜13が露出した状態のSOIウェーハ10が作製される。このようにイオン注入剥離法でボンドウェーハ11を薄膜化することにより、SOI層15の膜厚均一性が極めて優れたSOIウェーハ10を得る。
そして、テラス部に酸化膜を有するSOIウェーハ10のSOI層15の全面にシリコンエピタキシャル層16を形成する(工程f)。本発明ではこの工程において、反応ガスにHClガスを混合する。
まず、原料ガスをリアクタ内(不図示)に供給する前に、キャリアガスのみの雰囲気で反応温度まで昇温してから原料ガスを流す。
SOI層の全面にシリコンエピタキシャル層16を形成する反応ガスとしては、例えば、原料ガスとしてのトリクロロシラン(SiHCl)と、キャリアガスとしての水素ガス(H)を1:5の流量で供給しつつ、本発明では、特にこの反応ガスにさらにHClガスを混合させたものを供給する。
このように、テラス部に酸化膜を有するSOIウェーハのSOI層の全面にシリコンエピタキシャル層を形成する際の反応ガスにHClガスを混合することにより、テラス部20の酸化膜上にポリシリコンが形成されても、HClガスによって形成されたポリシリコンがエッチングされるので、SOI層15上のみにシリコンエピタキシャル層16を選択的に成長させることができる。従って、SOIウェーハ10のテラス部20上にポリシリコンができないので、その後の工程においてポリシリコンによるパーティクルの発生を低減することができる。
ポリシリコンに対してエッチング作用のあるHClガスを混合させない反応ガスのみの場合は、テラス部にポリシリコンができてしまうため、シリコンエピタキシャル層形成工程後に、テラス部に形成されたポリシリコンだけを除去する工程が必要である。
しかし、本発明の場合は、シリコンエピタキシャル層形成時に、反応ガスにHClガスを混合するので、テラス部にポリシリコンが成長せず、ポリシリコン除去のための工程が不要である。そのため、SOI層上にエピタキシャル層が形成されたSOIウェーハを製造するための工程が簡素化して、さらにポリシリコン除去のための新たな設備を必要とせず、SOIウェーハ製造のコスト削減を図ることができる。
そして、図1のようにSOIウェーハ10に反り低減を目的とした裏面酸化膜13bが形成されている場合であっても、本発明であれば、エピ層形成時に反応ガスにHClガスを混合することによって、ポリシリコンの成長が抑制されるので、従来のようにエピ層形成工程前にテラス部の酸化膜を完全に除去する工程を必要とせず、反り防止用の裏面酸化膜の膜厚が必要以上に減少しない。従って、製造されるSOIウェーハの裏面酸化膜の厚さを保持することができ、反りの抑制されたSOIウェーハを製造することができる。
また、本発明においては、シリコンエピタキシャル層を形成する際の反応ガスの流量に対して混合させるHClガスの流量を1%以上とすることが好ましい。
このように、反応ガスの流量に対して混合させるHClガスの流量を1%以上とすることにより、テラス部のポリシリコンをエッチングする効果が確実に得られるため、効率的にポリシリコンの成長を抑えつつ、SOI層上のみにシリコンエピタキシャル層を成長させることができる。
尚、HClガスの流量の上限は、テラス部のポリシリコンの成長を抑える効果が得られれば特に限定されないが、HClガス流量が5%を超えるとエピタキシャル層の膜厚分布が±10%よりも大きくなるおそれが高くなる。
従って、HClガス流量は5%以下とすることが好ましい。
一方、本発明者の更なる研究によると、エピタキシャル層形成工程後のデバイス製造工程におけるパーティクルの発生原因は、テラス部の酸化膜上に成長してしまうポリシリコン以外にもあることが明らかになった。それは、テラス部に酸化膜を有するSOIウェーハを特にイオン注入剥離法により作製した場合、ボンドウェーハの剥離時に付着するシリコン薄片である。このシリコン薄片は、図5のようにテラス部の酸化膜上に付着する。図5は、イオン注入剥離法によりSOI層を形成した、エピ層形成前のSOIウェーハのテラス部の一部を光学顕微鏡で観察した結果を示す図であり、図5(A)はSOI層とテラス部の境界付近の図であり、図5(B)は図5(A)のテラス部の拡大図である。
テラス部上に図5(B)に示すようなシリコン薄片が残ったままエピタキシャル成長を行うと、前述のテラス部の酸化膜上にポリシリコンが成長してしまうという問題に加えて、シリコン薄片上にもエピタキシャル層が形成されSi島となり、これもポリシリコンと同様に後の工程でパーティクル汚染などの原因となることがわかった。
そこで、本発明者らが更に鋭意研究を重ねた結果、シリコンエピタキシャル層形成時に、ポリシリコンの成長を抑制すると共に、Si島の発生を防止するには、シリコンエピタキシャル層がSOI層上に形成される前に、シリコン薄片を除去すれば良いことに想到した。
このようなシリコン薄片を除去するには、上記第1実施形態のテラス部に酸化膜を有するSOIウェーハ10のSOI層15の全面にシリコンエピタキシャル層16を形成する工程fの前に、テラス部に酸化膜を有するSOIウェーハのテラス部に存在するシリコン薄片を除去する洗浄工程を行うことが好ましい。具体的には、図2のようなフローで行うことができる。図2は、本発明に係るSOIウェーハの製造方法の第2実施形態のフロー図である。
この第2実施形態では、上記第1実施形態の工程a〜工程eと同様の手順でイオン注入剥離法により、テラス部に酸化膜を有するSOIウェーハを作製する。
そしてこのSOIウェーハに対し、エピタキシャル層を形成する前にテラス部の酸化膜上に付着したシリコン薄片を除去するために、SC−1洗浄(NHOHとHの混合水溶液による洗浄)を行う。SC−1洗浄によれば、SOIウェーハのテラス部及び裏面にある酸化膜はほとんどエッチングされない。
このように、テラス部に酸化膜を有するSOIウェーハのテラス部に存在するシリコン薄片を除去する洗浄工程を行うことによって、イオン注入剥離時にテラス部の酸化膜上に付着したシリコン薄片を除去できるため、シリコンエピタキシャル層形成後、テラス部にSi島ができることを抑制できる。
尚、この洗浄工程は、SC−1洗浄に限られず、付着したパーティクルの除去効果があり、シリコン薄片を除去できる洗浄であればよい。例えば、コリンや水酸化テトラメチルアンモニウムなどの有機アルカリを使用した洗浄液による洗浄であってもよい。
特には、洗浄工程において、シリコン薄片を除去する洗浄液としてHFを含有する水溶液を用い、SOIウェーハの具備する裏面酸化膜が残るように洗浄することが好ましい。
これにより、テラス部の酸化膜上に付着したシリコン薄片を、テラス部の上層の酸化膜ごと除去することができ、SC−1洗浄よりさらに確実にシリコン薄片を除去できるとともに、裏面酸化膜を残留させることができるので、SOIウェーハの反り発生を防止することができる。
しかし、上述したように、HFを含有する水溶液でSOIウェーハを洗浄すると、形成されているシリコン酸化膜の全面が均等にエッチングされる。そのため、SOIウェーハの具備する裏面酸化膜が残るように少しだけ洗浄することにより、反り防止用の裏面酸化膜はある程度残留させる。こうすれば、テラス部の酸化膜上にポリシリコンが成長せず、且つシリコン薄片によってできるSi島も抑制されたものとなり、さらに、SOIウェーハの反りが低減されたSOIウェーハを簡単に得ることができる。
この場合、貼り合わせ前のベースウェーハに酸化膜を形成する際に、予め厚めに酸化膜を形成しておいてもよい。また、HFスピン洗浄を用いてテラス部に存在するシリコン薄片を除去する洗浄工程を行えば、反り防止用の裏面酸化膜はエッチングされないので、反りの要求仕様が厳しい場合に有効である。
そして、上記洗浄工程において、エッチングされるテラス部の酸化膜は、その厚さの減少量が40nm以上に調整することが好ましい。
このように、除去されるテラス部の酸化膜厚を40nm以上とすれば、SC−1洗浄のみの場合よりも大幅にシリコン薄片が除去され、特には表面からテラス部の酸化膜を70nm以上除去することにより、ほぼ確実にシリコン薄片をテラス部の酸化膜から洗浄することができる。
ただし、HFを含有する水溶液にSOIウェーハを浸漬して洗浄を行うと、テラス部酸化膜と同一厚さ分だけ裏面酸化膜も除去される。裏面酸化膜厚が大幅に減少するとSOIウェーハの反りに影響を及ぼすので、除去する酸化膜厚は、除去前の裏面酸化膜厚の10%程度以下に調整することが好ましい。
また、HFを含有する水溶液による洗浄にSC−1洗浄等のパーティクル除去効果を有する洗浄を組み合わせて洗浄すると一層効果的にシリコン薄片を除去することができる。
一方、シリコン薄片を除去する更なる方法として、図3のように、シリコンエピタキシャル層を形成する工程において、反応ガスとしての原料ガスをリアクタ内に流す前に、HClガスを所定時間流すことが好ましい。この態様を本発明の第3実施形態として、以下に説明する。図3は、本発明に係るSOIウェーハの製造方法の第3実施形態のフローを示す図である。
まず、上記第1実施形態の図1で説明した工程a〜工程eの手順に沿って、イオン注入剥離法によりテラス部に酸化膜を有するSOIウェーハを作製する。
次に、イオン注入剥離法によって生じたシリコン薄片を予め除去するため、作製したSOIウェーハに対してSC−1洗浄を施す。
続いて、シリコン薄片が除去された、テラス部に酸化膜を有するSOIウェーハに対して、SOI層の全面にシリコンエピタキシャル層を形成する工程を行う。
このシリコンエピタキシャル層の形成工程では、まず、SOIウェーハをリアクタ内に入れ、キャリアガス(例えばH)のみの雰囲気で反応温度まで昇温する。
次に、キャリアガスに追加してHClガスをリアクタ内に例えば約40秒間流す。
これにより、リアクタ内に付着している重金属や、シリコンエピタキシャル層をこれから形成するSOI層の表面上に形成されてしまった自然酸化膜等を除去でき、より高品質で膜厚の均一なシリコンエピタキシャル層を積層することができる。
また、シリコンエピタキシャル層を成長させる前に、SC−1洗浄洗浄、およびキャリアガスへのHClガスのみの供給を組み合わせることにより、確実にイオン注入剥離時にテラス部の酸化膜上に付着したシリコン薄片をテラス部の酸化膜上から除去することができる。そのため、その後のシリコンエピタキシャル層の成長時に、テラス部の酸化膜上にSi島ができることを抑制できる。
次に、HClガスを混合した反応ガス(例えば、トリクロロシラン、水素、HCl)を一定の流量で流して、原料ガス(トリクロロシラン)を反応させることにより、SOI層上のみにシリコンエピタキシャル層を成長させ、SOI層の増膜されたSOIウェーハを得る。
上記第3実施形態によれば、シリコン薄片の除去をSC−1洗浄等で行ったうえで、続いてエピ層形成工程時に、予めHClガスでさらにシリコン薄片の除去を行い、反応ガスにHClガスを混合させることで、SOIウェーハのテラス部上に酸化膜が残っていても、ポリシリコン及びSi島の形成を抑制できる。そのため、後の工程において裏面酸化膜を残しつつポリシリコンやSi島の除去のためのHFスピンエッチングといった新たな設備が必要となる洗浄工程が不要である。従って、このように製造されたSOIウェーハは、反りが少なく、SOI層の膜厚が極めて均一に増膜され、さらにテラス部に酸化膜がある状態でもパーティクルの発生が抑制されたSOIウェーハとなる。
以上、第1〜第3実施形態は、イオン注入剥離法により薄膜化されたSOI層を有する場合の本発明の実施例を挙げた。次に、研削・研磨により薄膜化されたSOI層を有する場合の本発明の第4実施形態について図4を参照しながら説明する。
図4は、本発明に係るSOIウェーハの製造方法の第4実施形態のフローを示す図である。図4においてまず、貼り合わせ法によりSOIウェーハを作製するための原料ウェーハであるボンドウェーハ及びベースウェーハを用意する。ボンドウェーハ及びベースウェーハは特に限定しないが、たとえばシリコン単結晶ウェーハを用いることができる。
次に、用意されたシリコン単結晶ウェーハのうち、ベースウェーハに熱処理を施し、ベースウェーハの全面にシリコン熱酸化膜を形成する。
次に、ボンドウェーハと酸化膜を形成したベースウェーハとを清浄な雰囲気下で密着させる。これに酸化性雰囲気下で熱処理を加えて、ボンドウェーハとベースウェーハを強固に結合させる。熱処理条件としては、例えば、酸素または水蒸気を含む雰囲気下、200℃〜1200℃の温度で行えば良い。この時、ボンドウェーハとベースウェーハが強固に結合される(結合熱処理)。
こうして結合された貼り合わせウェーハの外周部約2mmには、ボンドウェーハとベースウェーハの未結合部分が存在している。このような未結合部分は、デバイスを作製するSOI層として用いることができない上に、後工程で剥れ落ちて、種々の問題を引き起こすため除去する必要がある。
未結合部分を除去するには、まず未結合部分が存在するボンドウェーハの外周部を所定厚さまで研削して除去する。研削によれば、高速で除去することができるし、加工精度もよいからである。この場合、所定厚さとしては例えば20〜150μmとすることができる。
次に、エッチングを行い、ボンドウェーハの外周部の未結合部分を除去したウェーハを得る。これは、酸化膜にくらべてシリコン単結晶のエッチング速度が格段に大きいエッチング液に、貼り合わせウェーハを浸漬することによって、簡単に行うことができる。このようなエッチングとしては、KOH、NaOH等のいわゆるアルカリエッチングを挙げることができる。このようなエッチングにより、酸化膜が露出したテラス部を形成する。
次に、ボンドウェーハの表面を研削・研磨により所望厚さまで薄膜化してSOI層を形成する。これにより、研削・研磨により薄膜化されたSOI層を有し、テラス部に酸化膜を有するSOIウェーハを得る。
そして、テラス部に酸化膜を有するSOIウェーハのSOI層の全面にシリコンエピタキシャル層を形成する。
まず、原料ガスをリアクタ内(不図示)に供給する前に、キャリアガスのみの雰囲気で反応温度まで昇温してから原料ガスを流す。
SOI層の全面にシリコンエピタキシャル層を形成する反応ガスとしては、上記第1〜第3実施形態と同様に、例えば、トリクロロシランと、水素ガスを1:5の流量で供給しつつ、この反応ガスにさらにHClガスを混合させる。
このように、テラス部に酸化膜を有するSOIウェーハのSOI層の全面にシリコンエピタキシャル層を形成する際、反応ガスにHClガスを混合することにより、SOI層上のみにシリコンエピタキシャル層を選択的に成長させることができる。従って、SOIウェーハのテラス部上にポリシリコンができないので、その後の工程においてポリシリコンによるパーティクルの発生を低減することができる。この方法によれば、上記イオン注入剥離法とは異なり、テラス部にシリコン薄片が生じ難いという利点がある。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
まず、テラス部に酸化膜を有するSOIウェーハ10の作製をイオン注入剥離法により行った。
これによって得られたSOIウェーハ10は、直径約300mmで、ボンドウェーハから薄膜化されたSOI層15の膜厚は150nmであった。また、埋め込み酸化膜層の厚さは3200nmであり、テラス部上の酸化膜と裏面酸化膜の膜厚は、ともに2800nmであった。
次に、エピタキシャル層を形成する前に、テラス部に存在するシリコン薄片を除去する洗浄として、SC−1洗浄(NHOHとHの混合水溶液による洗浄)を75℃で6分間行った。洗浄後のテラス部のシリコン薄片の付着状況を光学顕微鏡で観察した結果を図6(A)に示す。図6は、テラス部とSOI層の境界付近の一部の図である。図6(A)では、多少、シリコン薄片が観察された。
続いて、SOIウェーハをリアクタ内に入れ、キャリアガス(水素)のみの雰囲気で原料ガスの反応温度である1130℃にまでリアクタ内を昇温させた。次に、エピタキシャル層の成長温度を1130℃とし、反応ガスとしては、トリクロロシランと水素、そしてHClガスを使用した。
供給する反応ガスはそれぞれ、トリクロロシラン(SiHCl)10SLM、水素(H)50SLM、塩化水素(HCl)ガス1.8SLMとした(反応ガス流量に対するHClガス流量は3%)ものをリアクタ内に供給し、テラス部に酸化膜を有するSOIウェーハ10のSOI層の全面にシリコンエピタキシャル層16を3μm形成した。
このようにして製造されたSOI層上にシリコンエピタキシャル層が形成されたSOIウェーハの表面を目視及び光学顕微鏡で観察した結果、テラス部上の酸化膜にはポリシリコンの堆積物は見られなかった。また、テラス部を全周にわたって詳細に観察した結果、酸化膜上の一部の領域にSi島が多少形成されているのが観察された。
(実施例2)
実施例1と同一条件で作製されたSOIウェーハを用い、図3のようなフローで、まず、エピタキシャル層を形成する前に、テラス部に存在するシリコン薄片を除去する洗浄として、SC−1洗浄(NHOHとHの混合水溶液による洗浄)を75℃で6分間行った。
次に、SOI層の全面にシリコンエピタキシャル層を3μm形成した。
その際、エピタキシャル層の成長温度は1130℃とし、キャリアガスのみの雰囲気で1130℃に到達後、原料ガス(トリクロロシラン)のリアクター内への供給に先立ち、40秒間HClガスを流した。そして、反応ガスとしては、トリクロロシランと水素、そしてHClガスを使用した。
供給する反応ガスの流量はそれぞれ、トリクロロシラン(SiHCl)10SLM、水素(H)50SLM、塩化水素(HCl)ガス1.8SLMとした(反応ガス流量に対するHClガス流量は3%)。
このようにして製造されたSOI層上にシリコンエピタキシャル層が形成されたSOIウェーハの表面を目視及び光学顕微鏡で観察した結果、テラス部上の酸化膜にはポリシリコンの堆積物は見られなかった。また、テラス部を全周にわたって詳細に観察したが、Si島の形成は全く観察されなかった。
(実施例3)
実施例1と同一条件で作製されたSOIウェーハを用い、そのSOI層の全面に、実施例1と同一条件でシリコンエピタキシャル層を3μm形成した。
ただし、エピタキシャル層を形成する前に、テラス部に存在するシリコン薄片を除去する洗浄としては、12.5%HF水溶液を用い、テラス部の酸化膜が40nm除去されるように洗浄時間を調整した。同時に、裏面酸化膜も40nm除去された。洗浄後のテラス部のシリコン薄片の付着状況を光学顕微鏡で観察した結果を(図6(B))に示した。
このようにして製造されたSOI層上にシリコンエピタキシャル層が形成されたSOIウェーハの表面を目視及び光学顕微鏡で観察した結果、テラス部上の酸化膜にはポリシリコンの堆積物は見られなかった。また、テラス部を全周にわたって詳細に観察すると、酸化膜上にごくわずかSi島が形成されているのが観察された。尚、Si島の形成密度は実施例1よりも低かった。
(実施例4)
実施例1と同一条件で作製されたSOIウェーハを用い、そのSOI層の全面に、実施例1と同一条件でシリコンエピタキシャル層を3μm形成した。
ただし、エピタキシャル層を形成する前に、テラス部に存在するシリコン薄片を除去する洗浄としては、12.5%HF水溶液を用い、テラス部の酸化膜が70nm除去されるように洗浄時間を調整した。同時に、裏面酸化膜も70nm除去された。洗浄後のテラス部のシリコン薄片の付着状況を光学顕微鏡で観察した結果を(図6(C))に示した。
このようにして製造されたSOI層上にシリコンエピタキシャル層が形成されたSOIウェーハの表面を目視及び光学顕微鏡で観察した結果、テラス部上の酸化膜にはポリシリコンの堆積物は見られなかった。また、テラス部を全周にわたって詳細に観察したが、Si島の形成は全く観察されなかった。
(実施例5)
ボンドウェーハを研削・研磨により薄膜化することによりSOI層を形成するウェーハの貼り合わせ法を用いてテラス部に酸化膜を有するSOIウェーハを作製した。
これによって得られたSOIウェーハは、直径約200mmで、SOI層の膜厚は10μmであった。また、埋め込み酸化膜層とテラス部上の酸化膜の膜厚は1000nmであり、裏面酸化膜の膜厚は1500nmであった。
次に、上記のように、テラス部に酸化膜を有するSOIウェーハのSOI層の全面にシリコンエピタキシャル層を3μm形成した。
その際、エピタキシャル層の成長温度は1130℃とし、反応ガスとしては、トリクロロシランと水素、そしてHClガスを使用した。
供給する反応ガスの流量はそれぞれ、トリクロロシラン(SiHCl)10SLM、水素(H)50SLM、塩化水素(HCl)ガス1.2SLMとし(反応ガス流量に対するHClガス流量は2%)、反応ガスとHClガスのリアクター内への供給は同時に行った。
このようにして製造されたSOI層上にシリコンエピタキシャル層が形成されたSOIウェーハの表面を目視及び光学顕微鏡で観察した結果、テラス部上の酸化膜にはポリシリコンの堆積物及びSi島は全く見られなかった。
(比較例1)
比較のため、反応ガスにHClガスを混合させなかったこと以外は全て実施例1と同じ条件、方法で、SOI層上にエピタキシャル層が形成されたSOIウェーハを製造した。
該SOIウェーハの表面を実施例と同様に目視及び光学顕微鏡で観察した結果、テラス部上の酸化膜の上にほぼ全周にわたってポリシリコンの堆積物およびSi島が見られた。
(比較例2)
比較のため、反応ガスにHClガスを混合させなかったこと以外は全て実施例5と同じ条件、方法で、SOI層上にエピタキシャル層が形成されたSOIウェーハを製造した。
該SOIウェーハの表面を実施例と同様に目視及び光学顕微鏡で観察した結果、テラス部上の酸化膜の上にほぼ全周にわたってポリシリコンの堆積物が見られた。
上記実施例及び比較例の結果を、製造方法と共に下の表1にまとめた。
Figure 2009027124
表1の結果より、本発明のSOIウェーハの製造方法によれば、テラス部に酸化膜を有するSOIウェーハであっても、テラス部にポリシリコンやSi島といった不要な堆積物を成長させずにSOI層上のみにシリコンエピタキシャル層を簡単に成長させることができ、後の工程において堆積物によるパーティクルの発生を低減することができる。また、テラス部の酸化膜除去を行う必要がないので、SOIウェーハが厚い裏面酸化膜を有する場合、膜厚を必要以上に減少させることなくSOIウェーハの反りを抑制することができる。そして、ポリシリコンの除去工程を新たに必要としないため、SOIウェーハ製造のコスト削減を図ることができる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
なお、本発明においては上記のようなイオン注入剥離法によって作製されるSOIウェーハにエピタキシャル層を形成する場合につき説明したが、本発明はテラス部に酸化膜を有するSOIウェーハにエピタキシャル層を形成する場合であれば、どのような方法によって作製されたSOIウェーハであっても、同様の効果を得ることができる。
本発明に係るSOIウェーハの製造方法の第1実施形態を説明する概略図。 本発明に係るSOIウェーハの製造方法の第2実施形態のフロー図。 本発明に係るSOIウェーハの製造方法の第3実施形態のフロー図。 本発明に係るSOIウェーハの製造方法の第4実施形態のフロー図。 イオン注入剥離法によりSOI層を形成した、エピ層形成前のSOIウェーハのテラス部の一部を光学顕微鏡で観察した結果を示す図であり、(A)はSOI層とテラス部の境界付近の図、(B)は(A)のテラス部の拡大図。 テラス部とSOI層の境界付近の一部の図。(A)は、イオン注入剥離により薄膜化されたSOI層を有し、テラス部に酸化膜を有するSOIウェーハにおいて、SC−1洗浄をおこなった直後の図である。(B)は、実施例3での結果を示す図である。(C)は、実施例4での結果を示す図である。
符号の説明
10…SOIウェーハ、 11…ボンドウェーハ、 12…ベースウェーハ、
13…酸化膜(ベースウェーハ)、 13a…埋め込み酸化膜層(BOX層)、
13b…裏面酸化膜、 14…イオン注入層、 15…SOI層、
16…シリコンエピタキシャル層、 20…テラス部。

Claims (7)

  1. 少なくとも、テラス部に酸化膜を有するSOIウェーハのSOI層の全面にシリコンエピタキシャル層を形成する工程を有するSOIウェーハの製造方法であって、
    前記シリコンエピタキシャル層を形成する際の反応ガスにHClガスを混合することを特徴とするSOIウェーハの製造方法。
  2. 前記HClガスの流量を前記反応ガスの流量に対して1%以上とすることを特徴とする請求項1に記載のSOIウェーハの製造方法。
  3. 前記シリコンエピタキシャル層を形成するテラス部に酸化膜を有するSOIウェーハとして、イオン注入剥離法により薄膜化されたSOI層を具備するSOIウェーハを使用することを特徴とする請求項1又は請求項2に記載のSOIウェーハの製造方法。
  4. 前記シリコンエピタキシャル層を形成する工程において、前記反応ガスとしての原料ガスをリアクタ内に流す前に、HClガスを所定時間流すことを特徴とする請求項1乃至請求項3のいずれか1項に記載のSOIウェーハの製造方法。
  5. 前記シリコンエピタキシャル層を形成する工程の前に、前記テラス部に酸化膜を有するSOIウェーハのテラス部に存在するシリコン薄片を除去する洗浄工程を行うことを特徴とする請求項1乃至請求項4のいずれか1項に記載のSOIウェーハの製造方法。
  6. 前記洗浄工程において、前記シリコン薄片を除去する洗浄液としてHFを含有する水溶液を用い、前記SOIウェーハの具備する裏面酸化膜が残るように洗浄することを特徴とする請求項5に記載のSOIウェーハの製造方法。
  7. 前記洗浄工程において、前記テラス部の酸化膜の厚さの減少量を40nm以上に調整することを特徴とする請求項6に記載のSOIウェーハの製造方法。
JP2007316013A 2007-06-21 2007-12-06 Soiウェーハの製造方法 Active JP5245380B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007316013A JP5245380B2 (ja) 2007-06-21 2007-12-06 Soiウェーハの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007164238 2007-06-21
JP2007164238 2007-06-21
JP2007316013A JP5245380B2 (ja) 2007-06-21 2007-12-06 Soiウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2009027124A true JP2009027124A (ja) 2009-02-05
JP5245380B2 JP5245380B2 (ja) 2013-07-24

Family

ID=40156040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007316013A Active JP5245380B2 (ja) 2007-06-21 2007-12-06 Soiウェーハの製造方法

Country Status (6)

Country Link
US (1) US8361888B2 (ja)
EP (1) EP2159826A4 (ja)
JP (1) JP5245380B2 (ja)
KR (1) KR101446517B1 (ja)
CN (1) CN101689478B (ja)
WO (1) WO2008155876A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012086122A1 (ja) * 2010-12-20 2012-06-28 信越半導体株式会社 Soiウェーハの製造方法
JP2013131760A (ja) * 2011-12-20 2013-07-04 Commissariat A L'energie Atomique & Aux Energies Alternatives 可撓性構造体の製造方法、中間構造体及び可撓性構造体
WO2015056386A1 (ja) 2013-10-17 2015-04-23 信越半導体株式会社 貼り合わせウェーハの製造方法
WO2015141121A1 (ja) * 2014-03-18 2015-09-24 信越半導体株式会社 貼り合わせウェーハの製造方法
WO2016203677A1 (ja) * 2015-06-15 2016-12-22 信越半導体株式会社 Soiウェーハの製造方法
WO2017072994A1 (ja) * 2015-10-28 2017-05-04 信越半導体株式会社 貼り合わせsoiウェーハの製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2978868A1 (fr) * 2011-08-01 2013-02-08 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant, a "box" epais et couche active fine
FR3032555B1 (fr) * 2015-02-10 2018-01-19 Soitec Procede de report d'une couche utile
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
US10249493B2 (en) * 2015-12-30 2019-04-02 Siltronic Ag Method for depositing a layer on a semiconductor wafer by vapor deposition in a process chamber
US20200135489A1 (en) * 2018-10-31 2020-04-30 Atomera Incorporated Method for making a semiconductor device including a superlattice having nitrogen diffused therein

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04373121A (ja) * 1991-06-21 1992-12-25 Canon Inc 結晶基材の製造方法
JP2000030995A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JP2006270039A (ja) * 2005-02-28 2006-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法及び貼り合わせウエーハ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0616495B2 (ja) 1986-07-15 1994-03-02 日本電気株式会社 シリコン気相エピタキシヤル成長方法
JPH021116A (ja) 1988-03-09 1990-01-05 Tel Sagami Ltd 熱処理装置
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 S01基板の製造方法
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
JP3864495B2 (ja) 1997-05-15 2006-12-27 株式会社デンソー 半導体基板の製造方法
SG78332A1 (en) * 1998-02-04 2001-02-20 Canon Kk Semiconductor substrate and method of manufacturing the same
MY118019A (en) * 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3951487B2 (ja) 1998-12-25 2007-08-01 信越半導体株式会社 Soi基板及びその製造方法
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
JP2004281805A (ja) 2003-03-17 2004-10-07 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの平坦化処理方法
US7175709B2 (en) * 2004-05-17 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxy layer and method of forming the same
JP4407384B2 (ja) 2004-05-28 2010-02-03 株式会社Sumco Soi基板の製造方法
KR101151458B1 (ko) * 2005-02-28 2012-06-01 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법 및 접합 웨이퍼
EP1926130A1 (en) 2006-11-27 2008-05-28 S.O.I.TEC. Silicon on Insulator Technologies S.A. Method of improving the surface of a semiconductor substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04373121A (ja) * 1991-06-21 1992-12-25 Canon Inc 結晶基材の製造方法
JP2000030995A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JP2006270039A (ja) * 2005-02-28 2006-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法及び貼り合わせウエーハ

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012134242A (ja) * 2010-12-20 2012-07-12 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法
US8728912B2 (en) 2010-12-20 2014-05-20 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
WO2012086122A1 (ja) * 2010-12-20 2012-06-28 信越半導体株式会社 Soiウェーハの製造方法
JP2013131760A (ja) * 2011-12-20 2013-07-04 Commissariat A L'energie Atomique & Aux Energies Alternatives 可撓性構造体の製造方法、中間構造体及び可撓性構造体
KR20160070058A (ko) 2013-10-17 2016-06-17 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법
WO2015056386A1 (ja) 2013-10-17 2015-04-23 信越半導体株式会社 貼り合わせウェーハの製造方法
US9865497B2 (en) 2013-10-17 2018-01-09 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
JP2015177150A (ja) * 2014-03-18 2015-10-05 信越半導体株式会社 貼り合わせウェーハの製造方法
US9773694B2 (en) 2014-03-18 2017-09-26 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
WO2015141121A1 (ja) * 2014-03-18 2015-09-24 信越半導体株式会社 貼り合わせウェーハの製造方法
WO2016203677A1 (ja) * 2015-06-15 2016-12-22 信越半導体株式会社 Soiウェーハの製造方法
JP2017005201A (ja) * 2015-06-15 2017-01-05 信越半導体株式会社 Soiウェーハの製造方法
US10204824B2 (en) 2015-06-15 2019-02-12 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer
KR102327330B1 (ko) * 2015-06-15 2021-11-17 신에쯔 한도타이 가부시키가이샤 Soi웨이퍼의 제조방법
KR20180016394A (ko) 2015-06-15 2018-02-14 신에쯔 한도타이 가부시키가이샤 Soi웨이퍼의 제조방법
WO2017072994A1 (ja) * 2015-10-28 2017-05-04 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
CN108140553A (zh) * 2015-10-28 2018-06-08 信越半导体株式会社 贴合式soi晶圆的制造方法
US10347525B2 (en) 2015-10-28 2019-07-09 Shin-Etsu Handotai Co., Ltd. Method for producing bonded SOI wafer
JP2017084963A (ja) * 2015-10-28 2017-05-18 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
CN108140553B (zh) * 2015-10-28 2022-04-08 信越半导体株式会社 贴合式soi晶圆的制造方法

Also Published As

Publication number Publication date
KR101446517B1 (ko) 2014-10-06
JP5245380B2 (ja) 2013-07-24
CN101689478B (zh) 2012-10-10
KR20100022479A (ko) 2010-03-02
US20100129993A1 (en) 2010-05-27
CN101689478A (zh) 2010-03-31
WO2008155876A1 (ja) 2008-12-24
US8361888B2 (en) 2013-01-29
EP2159826A4 (en) 2010-07-07
EP2159826A1 (en) 2010-03-03

Similar Documents

Publication Publication Date Title
JP5245380B2 (ja) Soiウェーハの製造方法
TW463223B (en) Method of manufacturing semiconductor wafer method of using and utilizing the same
KR20070116224A (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
KR20130029110A (ko) 절연체 기판상의 실리콘 마감을 위한 방법
JP2009176860A (ja) 貼り合わせウェーハの製造方法
KR20140082701A (ko) 박리웨이퍼의 재생가공방법
TWI685019B (zh) 絕緣體上矽晶圓的製造方法
JP2010517286A (ja) 複合材料ウェハの製造方法および対応する複合材料ウェハ
JP2011103409A (ja) ウェーハ貼り合わせ方法
JP2009253237A (ja) 貼り合わせウェーハの製造方法
JP2008016534A (ja) 貼り合わせウェーハの製造方法
JPH03295235A (ja) エピタキシャルウェーハの製造方法
JP2011146438A (ja) 貼り合わせウェーハの製造方法
KR20100040329A (ko) 접합 웨이퍼 제조 방법
JP2006190703A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
CN109075028B (zh) 贴合式soi晶圆的制造方法
US8728912B2 (en) Method for manufacturing SOI wafer
JP2012174935A (ja) エピタキシャルウェーハの製造方法
JP2016082093A (ja) 貼り合わせウェーハの製造方法
CN112262455A (zh) 贴合soi晶圆的制造方法及贴合soi晶圆
WO2022091831A1 (ja) 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板
KR101032564B1 (ko) 접합 웨이퍼의 제조 방법
JP2004247609A (ja) 基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130325

R150 Certificate of patent or registration of utility model

Ref document number: 5245380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250