TWI685019B - 絕緣體上矽晶圓的製造方法 - Google Patents

絕緣體上矽晶圓的製造方法 Download PDF

Info

Publication number
TWI685019B
TWI685019B TW105107464A TW105107464A TWI685019B TW I685019 B TWI685019 B TW I685019B TW 105107464 A TW105107464 A TW 105107464A TW 105107464 A TW105107464 A TW 105107464A TW I685019 B TWI685019 B TW I685019B
Authority
TW
Taiwan
Prior art keywords
wafer
silicon
heat treatment
soi
oxide film
Prior art date
Application number
TW105107464A
Other languages
English (en)
Other versions
TW201643938A (zh
Inventor
橫川功
阿賀浩司
小林德弘
Original Assignee
日商信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越半導體股份有限公司 filed Critical 日商信越半導體股份有限公司
Publication of TW201643938A publication Critical patent/TW201643938A/zh
Application granted granted Critical
Publication of TWI685019B publication Critical patent/TWI685019B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

一種SOI晶圓的製造方法，將貼合晶圓的經離子注入的表面與基底晶圓的表面透過形成於基底晶圓表面的矽氧化膜貼合後，藉由進行剝離熱處理將貼合晶圓剝離，而製作出SOI晶圓，並以含有氬氣氛圍對SOI晶圓進行平坦化熱處理，其中於剝離熱處理後，不夾雜其他熱處理，在進行去除存在於SOI晶圓的臺地部的矽氧化膜上的矽薄片處理後，以含有氬氣氛圍進行平坦化熱處理。藉此，提供一種SOI晶圓的製造方法，而製作出於臺地部具有矽氧化膜的SOI晶圓的剝離面，並於SOI晶圓的剝離面進行平坦化熱處理時，能對剝離面進行平坦化而不會在臺地部形成不必要的凹陷。

Description

絕緣體上矽晶圓的製造方法
本發明係關於一種絕緣體上矽（SOI）晶圓的製造方法，特別是關於一種利用離子注入剝離法的SOI晶圓的製造方法。
作為SOI（Silicon On Insulator：SOI）晶圓的製造方法，特別是作為使尖端積體電路的高性能化變為可能的薄膜SOI晶圓的製造方法，其將經離子注入的晶圓於貼合後剝離而製造SOI晶圓的方法（離子注入剝離法：亦稱為Smart Cut®的技術）係受到重視。
此離子注入剝離法係於二片矽晶圓之中的至少一個形成氧化膜的同時，自另一個矽晶圓（貼合晶圓）的上表面注入氫離子或是稀有氣體離子等的氣體離子，使該晶圓內部形成離子注入層（又稱為微小氣泡層或封入層）。之後將經注入離子的面透過氧化膜與另一個矽晶圓（基底晶圓）密著，之後施加熱處理（剝離熱處理）以微小氣泡層作為劈開面將一邊的晶圓（貼合晶圓）剝離為薄膜狀。進一步施加熱處理（結合熱處理）使其穩固地結合而成為SOI晶圓的技術（參照專利文獻1）。於此階段，劈開面（剝離面）將成為SOI層的表面，較容易得到SOI層膜厚度較薄且均勻性亦高的SOI晶圓。
但是，剝離後的SOI晶圓表面存在有離子注入所導致的損傷層，另外，表面的粗糙度與一般的矽晶圓的鏡面相比較大。因此，於離子注入剝離法變得必須去除此損傷層及表面的粗糙度。
習知為了除去此損傷層等，於結合熱處理後的最終步驟中，進行有被稱之為觸碰式拋光（touch polish）的研磨量極低的鏡面研磨（加工量：約100nm）。但是，當於SOI層進行含有機械加工要素的研磨，由於研磨的加工量不均等，會產生由於氫離子等的注入以及剝離所導致的SOI層的膜厚度均勻性惡化的問題。
作為解決此問題點的方法，係進行高溫熱處理以改善表面粗糙度的平坦化處理來取代該觸碰式拋光。例如於專利文獻2中，提案有於剝離熱處理後（或是結合熱處理後），不研磨SOI層的表面，而是施加包含氫氣的還原性氛圍下的熱處理（快速加熱、快速冷卻熱處理（RTA處理））。
此處，如同專利文獻2的段落（0065）中所記載的，在進行相對於剝離後的SOI層表面（剝離面）的熱處理之前，為了避免因微粒或不純物等所引起的污染，必須進行眾所周知的濕洗，即所謂的RCA洗淨。
另外，根據專利文獻3的段落（0050），藉由離子注入剝離法製作出於臺地部（terrace）具有氧化膜的SOI晶圓的狀況下，由於在貼合晶圓的剝離時矽薄片附著於臺地部的氧化膜上，因而成為其後的磊晶成長所引起的微粒污染等的原因。專利文獻3中係記載有，為了迴避此問題，於磊晶成長前，進行SC1洗淨（以NH4 OH及H2 O2 的混合水溶液的洗淨）或HF洗淨等的濕洗來作為去除存在於臺地部的矽薄片的洗淨工程。
此處，於臺地部具有氧化膜的SOI晶圓之時候，特別是BOX（埋入氧化膜）層厚度在數μm厚的狀況下，為了抑制晶圓的翹曲發生而形成有相同程度的厚度的內面氧化膜。此種BOX層厚度為厚的SOI晶圓，最近已在使用於矽光子或RF裝置（高頻裝置）的用途上擴大。 ［先前技術文獻］ ［專利文獻］
［專利文獻1］日本特開平5-211128號公報 ［專利文獻2］日本特開平11-307472號公報 ［專利文獻3］日本特開2009-27124號公報
［發明所欲解決之問題］ 如專利文獻3所記載的，剝離後當下的貼合式晶圓的臺地部附著有矽薄片等的微粒之事係為眾所周知的。
發明人經研究後發現，若於臺地部具有矽氧化膜的SOI晶圓的臺地部的氧化膜上仍舊存在此種矽薄片的情況下，以含有氬氣氛圍進行平坦化熱處理，則矽薄片與氧化膜反應，並基於Si+SiO2 →2SiO（氣體）的化學式，在矽薄片的周圍，臺地部的矽氧化膜會受到大幅蝕刻而會形成凹陷。若在臺地部形成有此種凹陷的狀態下進行裝置製造製程，則光阻劑容易殘留於凹陷，而會成為了污染或微粒的產生來源。
本發明鑒於上述問題點，目的在於提供一種SOI晶圓的製造方法，係在對於藉由離子注入剝離法進行剝離熱處理而製作出的於臺地部具有矽氧化膜的SOI晶圓的剝離面，以含有氬氣氛圍進行平坦化熱處理時，能對剝離面進行平坦化而不會在臺地部形成不必要的凹陷。
［解決問題之技術手段］ 為了達成上述目的，本發明係提供一種SOI晶圓的製造方法，包含：自單晶矽所構成的貼合晶圓的表面離子注入氫離子及稀有氣體離子之中至少一種氣體離子而形成離子注入層，將該貼合晶圓的該經離子注入的表面與以單晶矽所構成的基底晶圓的表面透過形成於該基底晶圓表面的矽氧化膜貼合後，藉由進行剝離熱處理以該離子注入層將該貼合晶圓剝離，而製作出於該基底晶圓上具有內嵌氧化膜層與SOI層的SOI晶圓，並以含有氬氣氛圍對該SOI晶圓進行平坦化熱處理，其中 於該剝離熱處理後，不夾雜其他的熱處理，在進行去除存在於該SOI晶圓的臺地部的矽氧化膜上的矽薄片的處理後，以該含有氬氣氛圍進行平坦化熱處理。
如此，於剝離熱處理後，不夾雜其他的熱處理，在進行去除存在於SOI晶圓的臺地部的氧化膜（以下也稱之為階台氧化膜）上的矽薄片的處理後，藉由該含有氬氣氛圍進行平坦化熱處理，則在以含有氬氣氛圍進行平坦化熱處理時，能對剝離面進行平坦化而不會在臺地部形成不需要的凹陷。
此時，作為去除該矽薄片的處理，能使用含有HF的水溶液，進行減少該臺地部的矽氧化膜的厚度的蝕刻而去除該矽薄片。
如此，以使用含有HF（氟化氫）的水溶液減少臺地部的矽氧化膜的厚度，能去除矽薄片與臺地部之間的矽氧化膜，而使矽薄片剝離。
另外，本發明的SOI晶圓的製造方法中，作為去除該矽薄片的處理，也能以物理作用進行洗淨。
如此，藉由物理作用所進行的洗淨（摩擦晶圓表面的洗淨等），能有效地去除矽薄片。
另外，本發明的SOI晶圓的製造方法中，進行去除該矽薄片的處理後，在以該含有氬氣氛圍進行平坦化熱處理前，於該SOI晶圓的SOI層進行犧牲氧化處理為較佳。
如此，藉由對SOI晶圓的SOI層進行犧牲氧化處理，由於能充分去除剝離面的損傷，因此能得到結晶性優良的SOI層。
〔對照先前技術之功效〕 依照本發明，在剝離熱處理後當下的附著強度微弱的階段，由於能去除階台氧化膜上的矽薄片，因此能製作在階台氧化膜上無矽薄片的貼合式SO晶圓。經由保持這種狀態，在含有氬氣氛圍下藉由高溫退火進行SOI層表面的平坦化，能抑制臺地部的亮點（凹陷）的發生。
以下，使用第2圖詳細說明本發明的契機之以含有氬氣氛圍進行平坦化熱處理時，於臺地部的氧化膜產生凹陷的發生原因及其機制。
利用離子注入剝離法進行SOI晶圓20的製作後，係於晶圓周邊部形成SOI層22不轉移的區域（第2圖（a）），該區域係稱之為臺地部21。這是由於貼合前的材料晶圓的周邊部因研磨等而變成凹陷形狀，若將晶圓貼合，則無法使晶圓周邊部完全貼合，此未結合部分的矽層由於無法轉移所形成的區域，稱之為臺地部21。
臺地部21雖然不轉移SOI層22，但卻在對應於臺地部21的貼合晶圓的位置注入剝離用的氫離子等的氣體離子。因此，經離子注入的氫於剝離熱處理中發泡而使貼合晶圓於此位置被剝離，而導致會形成矽薄片23。此矽薄片23若附著於臺地部21，則會因剝離熱處理導致附著力升高。另外也有在剝離熱處理時，會在SOI層22的邊緣部發生剝離與破損，致使矽薄片23產生，因而導致矽薄片23掉落在臺地部21上的狀況。因此，剝離熱處理後，會有進行SC-1洗淨等的濕洗的狀況（第2圖（b））。
但是，在製作SOI層22比較厚的SOI晶圓20的狀況下，剝離時的SO層22若太厚（例如500nm以上），則剝離時被剝下的矽薄片23也會變厚。於是，由於矽薄片自身的剛性升高，剝離的矽薄片23的面積也相對變大。在此種狀況下，即使進行剝離後的洗淨，由於矽薄片23的表面積大，因此洗淨液也不容易進入矽薄片23與矽基板之間。也就是無法於洗淨時自晶圓剝離矽薄片23，導致矽薄片23會殘留於後面步驟。即，矽薄片23的厚度越厚（對貼合晶圓的離子注入深度越深），則越難去除所形成的矽薄片23。
另外，例如製作具有數100nm以上厚度BOX層26（氧化膜24之中夾置於基底晶圓與SOI層22的內嵌氧化膜層）的SOI晶圓20的狀況下，透過離子注入機的加速電源的制約，通過形成於貼合晶圓表面的厚的氧化膜，會有無法於矽層進行離子注入的狀況。此狀況下，於基底晶圓形成成為BOX層26的主要氧化膜24，於裸晶圓（或是形成有薄氧化膜的具有氧化膜的晶圓）進行離子注入，而進行晶圓的剝離。
此處，若於具有氧化膜的晶圓以離子注入進行剝離，則所剝離的矽薄片由氧化膜與矽層所構成。此狀況下，由於矽與氧化膜的熱膨脹係數的差異，矽薄片如雙金屬片（Bimetal）般翹曲。另一方面，若於裸晶圓以離子注入進行剝離，則由於矽薄片只以矽構成所以不會翹曲。在此狀況下，若進行剝離後的洗淨，則由於矽薄片不會翹曲，故矽薄片與矽基板之間不會產生間隙，因此洗淨液無法進入。也就是說，矽薄片於洗淨時剝落，自晶圓剝離變得極難，導致矽薄片會殘留於後續步驟。即，不透過氧化膜來對貼合晶圓進行離子注入，比起透過氧化膜來進行離子注入，所形成的矽薄片變得難以去除。
本發明發明人們發現，此種附著於臺地部21的矽氧化膜24上的矽薄片23，於其後進行平坦化熱處理時，成為臺地部21的凹陷25（第2圖（c））。即，進行剝離面的平坦化的在含有氬氣氛圍下的高溫退火處理時之中，一旦在臺地部21的矽氧化膜24上落有矽薄片23，則矽薄片23與矽氧化膜24反應，並基於Si+SiO2 →2SiO（氣體）的化學式，而在矽薄片23的周圍，臺地部21的矽氧化膜24會受到大的蝕刻。以此蝕刻所形成的凹陷25，於最終檢查時的感應檢查中作為亮點被檢出。於是本發明發明人們發現，若於臺地部21形成有此種凹陷25的狀態下進行裝置製造製程則容易造成光阻劑殘留，而會變成污染或微粒的產生來源之故，因此有必要不使此種凹陷25發生，進一步言，在充分去除臺地部的氧化膜上的矽薄片23的狀態下，以含有氬氣氛圍下進行平坦化熱處理。
關於臺地部的氧化膜上所附著的矽薄片所帶來的影響，專利文獻3上雖揭示有藉由磊晶成長的臺地部的多晶矽成長，但在不伴隨以含有氬氣氛圍下進行平坦化熱處理之類的膜成長的熱處理中，發生在臺地部凹陷的問題點以往皆不得而知，此乃本發明發明人們首先發現的現象。
本發明的目的為對剝離面進行平坦化而不會形成此種臺地部的凹陷。以下，更詳細敘述本發明。
第1圖係顯示本發明的SOI晶圓的製造方法的一範例的步驟流程圖。
首先，於由單晶矽所構成的基底晶圓的表面，藉由熱氧化等形成矽氧化膜（第1圖（A））。再者，形成矽氧化膜的厚度雖無特別限定，例如本發明中能設為2μm厚。
另外，自單晶矽所構成的貼合晶圓的表面離子注入氫離子及稀有氣體離子之中至少一種氣體離子，而於貼合晶圓的預定深度形成離子注入層（第1圖（B））。此時的離子注入層的深度會被反映於剝離後所形成的SOI層的厚度上。因此，藉由控制注入能量等而離子注入，能控制SOI層的厚度。再者，此時，既可自表面無氧化膜的由單晶矽所構成的貼合晶圓進行離子注入，亦可於貼合晶圓形成薄的矽氧化膜，並透過該氧化膜而進行離子注入。
對上述基底晶圓的處理與對上述貼合晶圓的處理皆能獨立進行，也可其中一方先進行，也可並行進行。
接下來，將貼合晶圓的經離子注入的表面與以單晶矽所構成的基底晶圓的表面透過形成於該基底晶圓表面的矽氧化膜而貼合（第1圖（C））。此貼合例如在常溫的乾淨氛圍下藉由使貼合晶圓與基底晶圓接觸，而不使用黏合劑將晶圓彼此黏合。
接下來，藉由進行剝離熱處理在離子注入層將貼合晶圓剝離，而製作出於基底晶圓上具有內嵌氧化膜層（BOX層）與SOI層的SOI晶圓（第1圖（D））。作為此剝離熱處理，例如在氬等的惰性氣體氛圍下，一般只要施加400℃以上700℃以下、30分鐘以上的熱處理，則能在離子注入層剝離貼合晶圓，例如也能設定為500℃、30分鐘。
如此，若使用表面經形成氧化膜的基底晶圓，並藉由離子注入剝離法製作貼合式SOI晶圓，則如第3圖（a）所示，在經剝離熱處理剝離後當下的SOI晶圓10的臺地部1的矽氧化膜4上附著有數量頗多的矽薄片3。
本發明中，於剝離熱處理後，不夾雜其他的熱處理，對存在於SOI晶圓10的臺地部1的矽氧化膜上4的矽薄片3進行去除處理（第1圖（E））。
此矽薄片3的去除，雖然只要能以RCA洗淨等一般的洗淨去除即不會有問題，但剝離厚度厚的晶圓，或者，於使用裸晶圓的貼合晶圓的狀況下，如只以RCA洗淨，則會有無法去除矽薄片3的狀況。
於是，在剝離後洗淨中，以使用含有HF（氟化氫）的水溶液，以進行使臺地部1的矽氧化膜的厚度減少的蝕刻，而去除矽薄片3與臺地部1之間的矽氧化膜4，能使矽薄片3剝離，並能有效地去除階台氧化膜上的矽薄片3（第3圖（b））。作為含有HF的水溶液，例如能使用15%HF水溶液。由於應減厚的厚度依附於剝離溫度或剝離時的SOI層厚度，故雖只要能去除矽薄片並無特別限定，但例如能設為1~100nm，設定為5nm以上為較佳。
另外此時，雖如第3圖（d）將臺地部1的矽氧化膜4完全去除也能去除矽薄片3，但除了藉由BOX層6的過蝕刻使SOI層2的周邊部成為懸垂狀之外，並藉由其後的在含有氬氣氛圍下的高溫退火處理（平坦化熱處理），而進行SOI層2與BOX層6交界面的蝕刻，形成薄膜狀的SOI層，而會成為新的微粒產生來源之故，因此希望不要完全地去除階台氧化膜。
在其他使用含有HF的水溶液的方法中，如使用搓刷洗淨用的海綿等摩擦晶圓表面而進行洗淨（藉由物理作用的洗淨），也能有效的去除矽薄片3。
此處，於使用離子注入剝離法的貼合式SOI晶圓的製造步驟中，為了去除離子注入時以及剝離時所發生的損傷層，係於剝離後的SOI層表面進行犧牲氧化處理（犧牲氧化+氧化膜去除），以及控制晶圓內部的氧析出，或是，為了改善表面粗糙度等的品質改善，而有實施RTA（Rapid Therm Anneal）等的狀況。然而，由於此些的熱處理與剝離熱處理相比其熱處理溫度較高，因此矽薄片與臺地部氧化膜之間的附著強度升高，即使經此些熱處理後再進行HF洗淨，也會有無法去除矽薄片的狀況。因此，本發明中，於剝離熱處理後，必須不夾雜（剝離熱處理以外的）其他的熱處理來進行臺地部的氧化膜上的矽薄片的去除。
在進行此種去除矽薄片的處理後，也能因應須要而進行一般的RCA洗淨（例如SC-1洗淨）。經由以上製程，能於階台氧化膜上作出無矽薄片的狀態。
經由此方式，於經去除矽薄片後，雖有以含有氬氣氛圍進行平坦化熱處理，但在此之前，於SOI晶圓SOI層進行犧牲氧化處理為較佳（第1圖（F））。例如藉由在900℃左右的溫度進行犧牲氧化處理，能於氧化SOI層表面的損傷的同時強化貼合介面結合強度。接下來，為了去除SOI層表面的犧牲氧化膜，進行15%的HF洗淨，以及因應須要進行RCA洗淨。由於藉由加上此種犧牲氧化處理能充分去除剝離面的損傷，因此能得到結晶性優良的SOI層。
接下來，對經去除臺地部1的矽氧化膜4上的矽薄片3的SOI晶圓10，進行在含有氬氣氛圍下的平坦化熱處理（第1圖（G）、第3圖（c）、（e））。作為該平坦化熱處理條件，例如能設定為在100%氬氣氛圍下的1200℃、二小時的熱處理。
藉由平坦化熱處理，而改善因在離子注入層的剝離所引起的表面粗糙度，而能形成能作為裝置使用的等級的晶圓表面。另外，本發明中，製作臺地部的氧化膜上無矽薄片的SOI晶圓，相對於此，藉由進行在含有氬氣氛圍下的平坦化熱處理，能抑制習知在含有氬氣氛圍下的平坦化熱處理後發生於臺地部的因矽薄片所引起的亮點（即凹陷）的發生，進而保持臺地部的潔淨。其結果，能避免於裝置製造製程中的污染或微粒的發生。
之後，亦可進行犧牲氧化，用於進一步的殘存損傷層的去除以及SOI層膜厚度調整。
另外，為了減輕用於平坦化的含有氬氣氛圍中的高溫熱處理的負擔，以及抑制滑移差排的發生，也能於含有氬氣氛圍的平坦化熱處理之前，進行氫氛圍的RTA（H2 RTA）。此狀況的步驟順序為如以下所述。 剝離熱處理→矽薄片去除→H2 RTA→犧牲氧化處理→氬退火處理 如此一來，藉由加上H2 RTA（例如1150℃、60秒），也能將氬退火處理的溫度下降至未滿1200℃。 〔實施例〕
以下雖顯示本發明的實施例及比較例以更具體的說明本發明，但本發明並非限定於此些實施例。
（實施例1～3） 作為貼合晶圓以及基底晶圓，係使用直徑300mm，結晶方位＜100＞的單晶矽晶圓，以表1的條件製造貼合式SOI晶圓（實施例1～3），並進行臺地部有無凹陷的顯微鏡觀察。實施例1～3中，並未觀察到亮點（凹陷），形成了潔淨的臺地部。再者，於第4圖（A）顯示實施例2的顯微鏡照片。
【表1】
Figure 02_image001
（實施例4） 除了將矽薄片去除步驟，於純水中使用海綿摩擦晶圓表面的搓刷洗淨以外，以與實施例3相同條件進行至氬退火處理之後，在進行臺地部的凹陷的顯微鏡觀察時，並無觀察到凹陷。
（比較例1～3） 作為貼合晶圓以及基底晶圓，係使用直徑300mm，結晶方位＜100＞的單晶矽晶圓，以表2的條件，即，於剝離熱處理後，只進行SC-1洗淨（不進行去除存在於SOI晶圓的臺地部的矽氧化膜上的矽薄片的處理），製造SOI晶圓（比較例1～3），並進行臺地部的有無凹陷的顯微鏡觀察。再者，於第4圖（B）顯示比較例2的顯微鏡照片。
【表2】
Figure 02_image003
比較例1中，由於在未將臺地部的矽薄片去除的情況下直接進行平坦化熱處理，因此在氬退火處理時在臺地部發生了凹陷。比較例2以及3中，雖藉由在平坦化熱處理（氬退火處理）前的犧牲氧化處理時的氧化膜去除，而減去臺地部的氧化膜厚度，但因為氧化熱處理或H2 RTA而使矽薄片堅實地附著而未能去除，故在氬退火處理時發生了凹陷。
此外，本發明並未被限定於上述實施例，上述實施例為例示，凡具有與本發明的申請專利範圍所記載的技術思想實質上相同的構成，能得到同樣的作用效果者，皆被包含在本發明的技術範圍內。
10‧‧‧SOI晶圓 1‧‧‧臺地部 2‧‧‧SOI層 3‧‧‧矽薄片 4‧‧‧矽氧化膜 6‧‧‧BOX層 20‧‧‧SOI晶圓 21‧‧‧臺地部 22‧‧‧SOI層 23‧‧‧矽薄片 24‧‧‧矽氧化膜 25‧‧‧凹陷 26‧‧‧BOX層
［第1圖］係顯示本發明的SOI晶圓的製造方法的一範例的步驟流程圖。 ［第2圖］係在臺地部的氧化膜產生的凹陷的發生原因及其機制的說明圖。 ［第3圖］係說明本發明的SOI晶圓的製造方法的概略圖。 ［第4圖］係臺地部與SOI層的邊界附近的顯微鏡照片。（A）為顯示實施例2中的結果的照片。（B）為顯示比較例2中的結果的照片。

Claims (1)

  1. 一種絕緣體上矽(SOI)晶圓的製造方法，包含：自單晶矽所構成的貼合晶圓的表面離子注入氫離子及稀有氣體離子之中至少一種氣體離子而形成離子注入層，將該貼合晶圓的該經離子注入的表面與以單晶矽所構成的基底晶圓的表面透過形成於該基底晶圓表面的矽氧化膜貼合後，藉由進行剝離熱處理以該離子注入層將該貼合晶圓剝離，而製作出於該基底晶圓上具有內嵌氧化膜層與SOI層的SOI晶圓，並以含有氬氣氛圍對該SOI晶圓進行平坦化熱處理，其中於該剝離熱處理後，不夾雜其他的熱處理，在進行去除存在於該SOI晶圓的臺地部的矽氧化膜上的矽薄片處理後，以該含有氬氣氛圍進行平坦化熱處理，在進行去除該矽薄片的處理之後，在以該含有氬氣氛圍進行平坦化熱處理之前，於該SOI晶圓的SOI層進行犧牲氧化處理，作為去除該矽薄片的處理，係藉由使用含有HF的水溶液進行減少該臺地部的矽氧化膜的厚度的蝕刻，或是以物理性作用進行洗淨，而除去該矽薄片。
TW105107464A 2015-06-15 2016-03-11 絕緣體上矽晶圓的製造方法 TWI685019B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-120424 2015-06-15
JP2015120424A JP6380245B2 (ja) 2015-06-15 2015-06-15 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201643938A TW201643938A (zh) 2016-12-16
TWI685019B true TWI685019B (zh) 2020-02-11

Family

ID=57545735

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105107464A TWI685019B (zh) 2015-06-15 2016-03-11 絕緣體上矽晶圓的製造方法

Country Status (8)

Country Link
US (1) US10204824B2 (zh)
EP (1) EP3309820B1 (zh)
JP (1) JP6380245B2 (zh)
KR (1) KR102327330B1 (zh)
CN (1) CN107615445B (zh)
SG (1) SG11201709420PA (zh)
TW (1) TWI685019B (zh)
WO (1) WO2016203677A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6473970B2 (ja) * 2015-10-28 2019-02-27 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN109037031B (zh) * 2018-07-11 2021-11-19 华东师范大学 一种掺镍氧化铜薄膜晶体管及制备方法
CN110739285A (zh) * 2019-10-30 2020-01-31 北京工业大学 硅基金属中间层化合物半导体晶圆的结构及制备方法
KR102456461B1 (ko) 2020-11-26 2022-10-19 현대제철 주식회사 딥러닝을 이용한 철강 미세 조직 분석 방법 및 시스템
CN112582332A (zh) * 2020-12-08 2021-03-30 上海新昇半导体科技有限公司 一种绝缘体上硅结构及其方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP4304879B2 (ja) * 2001-04-06 2009-07-29 信越半導体株式会社 水素イオンまたは希ガスイオンの注入量の決定方法
JP4123861B2 (ja) * 2002-08-06 2008-07-23 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
JP4603865B2 (ja) * 2004-12-01 2010-12-22 信越化学工業株式会社 酸化膜付きシリコン基板の製造方法及び酸化膜付きシリコン基板
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
JP2007317988A (ja) * 2006-05-29 2007-12-06 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法
JP2008028070A (ja) 2006-07-20 2008-02-07 Sumco Corp 貼り合わせウェーハの製造方法
JP5245380B2 (ja) * 2007-06-21 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP5135935B2 (ja) * 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
JP5531642B2 (ja) * 2010-01-22 2014-06-25 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5477277B2 (ja) * 2010-12-20 2014-04-23 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP5704039B2 (ja) 2011-10-06 2015-04-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP2013143407A (ja) * 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
JP5673572B2 (ja) * 2012-01-24 2015-02-18 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ

Also Published As

Publication number Publication date
KR20180016394A (ko) 2018-02-14
CN107615445B (zh) 2020-10-30
EP3309820A1 (en) 2018-04-18
TW201643938A (zh) 2016-12-16
EP3309820A4 (en) 2019-01-23
KR102327330B1 (ko) 2021-11-17
JP2017005201A (ja) 2017-01-05
SG11201709420PA (en) 2017-12-28
CN107615445A (zh) 2018-01-19
WO2016203677A1 (ja) 2016-12-22
EP3309820B1 (en) 2020-01-29
US10204824B2 (en) 2019-02-12
US20180144975A1 (en) 2018-05-24
JP6380245B2 (ja) 2018-08-29

Similar Documents

Publication Publication Date Title
TWI685019B (zh) 絕緣體上矽晶圓的製造方法
JP4509488B2 (ja) 貼り合わせ基板の製造方法
JP5135935B2 (ja) 貼り合わせウエーハの製造方法
TWI357101B (en) Method for producing bonded wafer
JP5245380B2 (ja) Ｓｏｉウェーハの製造方法
WO2013102968A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
EP2256787B1 (en) Process for producing soi wafer
KR20130029110A (ko) 절연체 기판상의 실리콘 마감을 위한 방법
KR20090081335A (ko) 접합 웨이퍼의 제조 방법
TWI487014B (zh) 自施體基板轉移一層至處理基板之方法
WO2010098007A1 (ja) Ｓｏｉウェーハの製造方法
WO2006109614A1 (ja) Ｓｏｉウェーハの製造方法およびこの方法により製造されたｓｏｉウェーハ
WO2015141121A1 (ja) 貼り合わせウェーハの製造方法
KR101901872B1 (ko) Soi웨이퍼의 제조방법
JP2004087768A (ja) Ｓｏｉウエーハの製造方法
WO2005067053A1 (ja) Soiウェーハの作製方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
JP2010129839A (ja) 貼り合わせウェーハの製造方法
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP2008072049A (ja) 貼り合わせウェーハの製造方法
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
EP3029730B1 (en) Bonded wafer manufacturing method
JP2022070034A (ja) 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板
TW202347607A (zh) 用於製作雙重絕緣體上半導體結構之方法
TW200935492A (en) Method for producing bonded wafer