JP6380245B2 - Ｓｏｉウェーハの製造方法 - Google Patents

Ｓｏｉウェーハの製造方法 Download PDF

Info

Publication number
JP6380245B2
JP6380245B2 JP2015120424A JP2015120424A JP6380245B2 JP 6380245 B2 JP6380245 B2 JP 6380245B2 JP 2015120424 A JP2015120424 A JP 2015120424A JP 2015120424 A JP2015120424 A JP 2015120424A JP 6380245 B2 JP6380245 B2 JP 6380245B2
Authority
JP
Japan
Prior art keywords
wafer
silicon
heat treatment
oxide film
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015120424A
Other languages
English (en)
Other versions
JP2017005201A (ja
JP2017005201A5 (ja
Inventor
横川　功
功 横川
阿賀　浩司
浩司 阿賀
徳弘 小林
徳弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2015120424A priority Critical patent/JP6380245B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to PCT/JP2016/001235 priority patent/WO2016203677A1/ja
Priority to CN201680028359.7A priority patent/CN107615445B/zh
Priority to US15/574,326 priority patent/US10204824B2/en
Priority to KR1020177035353A priority patent/KR102327330B1/ko
Priority to SG11201709420PA priority patent/SG11201709420PA/en
Priority to EP16811158.1A priority patent/EP3309820B1/en
Priority to TW105107464A priority patent/TWI685019B/zh
Publication of JP2017005201A publication Critical patent/JP2017005201A/ja
Publication of JP2017005201A5 publication Critical patent/JP2017005201A5/ja
Application granted granted Critical
Publication of JP6380245B2 publication Critical patent/JP6380245B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本発明は、ＳＯＩウェーハの製造方法に関し、特に、イオン注入剥離法を用いたＳＯＩウェーハの製造方法に関する。
ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェーハの製造方法、特に先端集積回路の高性能化を可能とする薄膜ＳＯＩウェーハの製造方法として、イオン注入したウェーハを貼り合わせ後に剥離してＳＯＩウェーハを製造する方法（イオン注入剥離法：スマートカット法（登録商標）とも呼ばれる技術）が注目されている。
このイオン注入剥離法は、二枚のシリコンウェーハの内、少なくとも一方に酸化膜を形成すると共に、一方のシリコンウェーハ（ボンドウェーハ）の上面から水素イオンまたは希ガスイオン等のガスイオンを注入し、該ウェーハ内部にイオン注入層（微小気泡層又は封入層とも呼ぶ）を形成する。その後、イオンを注入した方の面を、酸化膜を介して他方のシリコンウェーハ（ベースウェーハ）と密着させ、その後熱処理（剥離熱処理）を加えて微小気泡層を劈開面として一方のウェーハ（ボンドウェーハ）を薄膜状に剥離する。さらに、熱処理（結合熱処理）を加えて強固に結合してＳＯＩウェーハを製造する技術である（特許文献１参照）。この段階では、劈開面（剥離面）がＳＯＩ層の表面となっており、ＳＯＩ膜厚が薄くてかつ均一性も高いＳＯＩウェーハが比較的容易に得られている。
しかし、剥離後のＳＯＩウェーハ表面にはイオン注入によるダメージ層が存在し、また、表面粗さが通常のシリコンウェーハの鏡面に比べて大きなものとなっている。したがって、イオン注入剥離法では、このようなダメージ層と表面粗さを除去することが必要になる。
従来、このダメージ層等を除去するために、結合熱処理後の最終工程において、タッチポリッシュと呼ばれる研磨しろの極めて少ない鏡面研磨（取りしろ：１００ｎｍ程度）が行われていた。ところが、ＳＯＩ層に機械加工的要素を含む研磨をしてしまうと、研磨の取り代が均一でないために、水素イオンなどの注入と剥離によって達成されたＳＯＩ層の膜厚均一性が悪化してしまうという問題が生じる。
このような問題点を解決する方法として、前記タッチポリッシュの代わりに高温熱処理を行って表面粗さを改善する平坦化処理が行われるようになってきている。例えば、特許文献２では、剥離熱処理後（または結合熱処理後）に、ＳＯＩ層の表面を研磨することなく水素を含む還元性雰囲気下の熱処理（急速加熱・急速冷却熱処理（ＲＴＡ処理））を加えることを提案している。
ここで、特許文献２の（００６５）段落に記載されているように、剥離後のＳＯＩ層表面（剥離面）に対して熱処理を行う前には、パーティクルや不純物などによる汚染を避けるため、いわゆるＲＣＡ洗浄と呼ばれ、広く知られているウェット洗浄を行うことが必須である。
また、特許文献３の（００５０）段落によれば、テラス部に酸化膜を有するＳＯＩウェーハをイオン注入剥離法により作製した場合、ボンドウェーハの剥離時にテラス部の酸化膜上にシリコン薄片が付着するため、その後のエピタキシャル成長によってパーティクル汚染などの原因となる。特許文献３には、この問題を回避するため、エピタキシャル成長前に、テラス部に存在するシリコン薄片を除去する洗浄工程として、ＳＣ１洗浄（ＮＨ４ＯＨとＨ２Ｏ２の混合水溶液による洗浄）やＨＦ洗浄などのウェット洗浄を行うことが記載されている。
ここで、テラス部に酸化膜を有するＳＯＩウェーハのうち、特に、ＢＯＸ（埋め込み酸化膜）層厚が数μｍと厚い場合は、ウェーハの反り発生を抑制する為、同程度の厚みの裏面酸化膜が形成される。このようなＢＯＸ層厚が厚いＳＯＩウェーハは、最近、Ｓｉフォトニクスや、ＲＦデバイス（高周波デバイス）向けに用途が広がっている。
特開平５−２１１１２８号公報 特開平１１−３０７４７２号公報 特開２００９−２７１２４号公報
特許文献３に記載されているように、剥離直後の貼り合わせウェーハのテラス部にはシリコン薄片などのパーティクルが付着していることが知られている。
発明者らが検討したところ、テラス部にシリコン酸化膜を有するＳＯＩウェーハのテラス部の酸化膜上にこのようなシリコン薄片が存在したままアルゴンガス含有雰囲気で平坦化熱処理を行うと、シリコン薄片と酸化膜が反応し、Ｓｉ＋ＳｉＯ２→２ＳｉＯ（気体）の反応式に基づいて、シリコン薄片のまわりで、テラス部のシリコン酸化膜が大きくエッチングされて凹みが形成されてしまうことが判明した。テラス部にこのような凹みが形成されている状態でデバイス製造プロセスが行われると、凹みにフォトレジストが残留しやすく、汚染やパーティクルの発生源となってしまう。
本発明は、上記問題点に鑑みてなされたものであって、イオン注入剥離法による剥離熱処理を行って作製された、テラス部にシリコン酸化膜を有するＳＯＩウェーハの剥離面をアルゴンガス含有雰囲気で平坦化熱処理を行う際、テラス部に不要な凹みを形成することなく剥離面を平坦化することを可能にするＳＯＩウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、シリコン単結晶からなるボンドウェーハの表面から水素イオン及び希ガスイオンのうち少なくとも１種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハの前記イオン注入した表面と、シリコン単結晶からなるベースウェーハの表面とを、該ベースウェーハ表面に形成されたシリコン酸化膜を介して貼り合わせた後、剥離熱処理を行って前記イオン注入層で前記ボンドウェーハを剥離することにより、前記ベースウェーハ上に埋め込み酸化膜層とＳＯＩ層とを有するＳＯＩウェーハを作製し、該ＳＯＩウェーハに対してアルゴンガス含有雰囲気で平坦化熱処理を行うＳＯＩウェーハの製造方法において、
前記剥離熱処理後に、他の熱処理を挟まずに、前記ＳＯＩウェーハのテラス部のシリコン酸化膜上に存在するシリコン薄片を除去する処理を行った後に、前記アルゴンガス含有雰囲気で平坦化熱処理を行うことを特徴とするＳＯＩウェーハの製造方法を提供する。
このように、剥離熱処理後に、他の熱処理を挟まずに、ＳＯＩウェーハのテラス部の酸化膜（以下、テラス酸化膜ともいう）上に存在するシリコン薄片を除去する処理を行った後に、アルゴンガス含有雰囲気で平坦化熱処理を行うことによって、アルゴンガス含有雰囲気で平坦化熱処理を行う際にテラス部に不要な凹みを形成することなく、剥離面を平坦化することができる。
このとき、前記シリコン薄片を除去する処理として、ＨＦを含有する水溶液を用い、前記テラス部のシリコン酸化膜を減厚するエッチングを行うことで前記シリコン薄片を除去することができる。
このように、ＨＦ（フッ化水素）を含有する水溶液を用いてテラス部のシリコン酸化膜を減厚することで、シリコン薄片とテラス部との間のシリコン酸化膜が除去されて、シリコン薄片をリフトオフさせることができる。
また、本発明のＳＯＩウェーハの製造方法では、前記シリコン薄片を除去する処理として、物理的作用で洗浄を行うこともできる。
このように、物理的作用による洗浄（ウェーハ面を摩擦する洗浄等）を行うことによって、シリコン薄片を効果的に除去することができる。
また、本発明のＳＯＩウェーハの製造方法では、前記シリコン薄片を除去する処理を行った後、前記アルゴンガス含有雰囲気で平坦化熱処理を行う前に、前記ＳＯＩウェーハのＳＯＩ層に犠牲酸化処理を行うことが好ましい。
このように、ＳＯＩウェーハのＳＯＩ層に対して犠牲酸化処理を行うことで、剥離面のダメージを十分に除去することができるので、結晶性に優れたＳＯＩ層を得ることができる。
本発明によれば、剥離熱処理直後の付着強度が弱い段階で、テラス酸化膜上のシリコン薄片を除去することができるので、テラス酸化膜上にシリコン薄片の無い貼り合わせＳＯＩウェーハを作製することができる。この状態を維持した上で、アルゴンガス含有雰囲気下での高温アニールによるＳＯＩ層表面の平坦化を行うことで、テラス部の輝点（凹み）の発生を抑制することができる。
本発明のＳＯＩウェーハの製造方法の一例を示した工程フロー図である。 テラス部の酸化膜に生ずる凹みの発生原因及びそのメカニズムの説明図である。 本発明のＳＯＩウェーハの製造方法を説明する概略図である。 テラス部とＳＯＩ層の境界付近の顕微鏡写真である。（Ａ）は実施例２での結果を示す写真である。（Ｂ）は比較例２での結果を示す写真である。
以下、本発明の契機となった、アルゴンガス含有雰囲気で平坦化熱処理を行った際にテラス部の酸化膜に生ずる凹みの発生原因やそのメカニズムについて図２を用いて詳細に説明する。
イオン注入剥離法を用いて、ＳＯＩウェーハ２０の作製を行うと、ウェーハ周辺部は、テラス部２１と呼ばれる、ＳＯＩ層２２が転写しない領域が形成される（図２（ａ））。これは、貼り合せる前の材料ウェーハの周辺部が、研磨等によりダレ形状となっているため、ウェーハを貼り合わせると、ウェーハ周辺部を完全に貼り合わせることができず、この未結合部分のＳｉ層が転写できないために形成される領域であり、テラス部２１と呼ばれる。
テラス部２１には、ＳＯＩ層２２が転写されないものの、テラス部２１に対応するボンドウェーハの位置には、剥離用の水素イオン等のガスイオンが注入されている。この為、イオン注入された水素が剥離熱処理でブリスタリングしてこの位置でボンドウェーハが剥がれ、シリコン薄片２３が形成されてしまう。このシリコン薄片２３がテラス部２１に付着すると、剥離熱処理によって付着力が高まってしまう。また、剥離熱処理時に、ＳＯＩ層２２のエッジ部で剥離と割れが起きて、シリコン薄片２３が生じ、テラス部２１にシリコン薄片２３が載ってしまう場合もある。従って、剥離熱処理後、ＳＣ−１洗浄等のウェット洗浄が行われる場合がある（図２（ｂ））。
ところが、ＳＯＩ層２２が比較的厚いＳＯＩウェーハ２０を作製する場合、剥離時のＳＯＩ層２２が厚くなると（例えば５００ｎｍ以上）、剥離時に剥がれるシリコン薄片２３も厚くなってしまう。すると、シリコン薄片自体の剛性が高くなるので、剥離するシリコン薄片２３の面積が相対的に大きくなる。このような状況で、剥離後の洗浄を行っても、シリコン薄片２３の表面積が大きいので、シリコン薄片２３とＳｉ基板の間に、洗浄液が入り込むことができにくくなる。つまり、シリコン薄片２３を洗浄時にリフトオフし、ウェーハから剥がすことができず、後工程にシリコン薄片２３を残してしまう。すなわち、シリコン薄片２３の厚さが厚いほど（ボンドウェーハへのイオン注入深さが深いほど）、形成されたシリコン薄片２３は除去され難くなる。
また、例えば数１００ｎｍ以上の厚いＢＯＸ層２６（酸化膜２４のうち、ベースウェーハとＳＯＩ層２２に挟まれた埋め込み酸化膜層）を持つＳＯＩウェーハ２０を作製する場合、イオン注入機の加速電源の制約で、ボンドウェーハ表面に形成された厚い酸化膜を介して、Ｓｉ層にイオン注入できない場合がある。この場合、ベースウェーハにＢＯＸ層２６となる主な酸化膜２４を形成し、ベアウェーハ（又は、薄い酸化膜が形成された酸化膜付きウェーハ）にイオン注入して、ウェーハの剥離を行う。
ここで、酸化膜付ウェーハにイオン注入して剥離を行うと、剥離したシリコン薄片は酸化膜とＳｉ層から構成されている。この場合、Ｓｉと酸化膜の熱膨張係数の違いから、バイメタルのように、シリコン薄片が反っている。一方、ベアウェーハにイオン注入して剥離を行うと、シリコン薄片はＳｉのみから構成されている為反らない。このような状況で、剥離後の洗浄を行うと、シリコン薄片が反っていないので、シリコン薄片とＳｉ基板の間に隙間ができず、洗浄液が入り込むことができない。つまり、シリコン薄片を洗浄時にリフトオフし、ウェーハから剥がすことが極めて困難になり、後工程にシリコン薄片を残してしまう。すなわち、酸化膜を介さずにボンドウェーハへのイオン注入を行った方が、酸化膜を介してイオン注入を行うよりも、形成されたシリコン薄片は除去され難くなる。
本発明者らは、このようなテラス部２１のシリコン酸化膜２４上に付着したシリコン薄片２３が、その後平坦化熱処理を行った際に、テラス部２１の凹み２５となることを発見した（図２（ｃ））。即ち、剥離面の平坦化を行うアルゴンガス含有雰囲気下での高温アニール時において、テラス部２１のシリコン酸化膜２４上にシリコン薄片２３が載っていると、シリコン薄片２３とシリコン酸化膜２４が反応し、Ｓｉ＋ＳｉＯ２→２ＳｉＯ（気体）の反応式に基づいて、シリコン薄片２３のまわりで、テラス部２１のシリコン酸化膜２４が大きくエッチングされてしまう。このエッチングでできた凹み２５が、最終検査時の感応検査で輝点として検出される。そして、テラス部２１にこのような凹み２５が形成されている状態でデバイス製造プロセスが行われるとフォトレジストが残留しやすく、汚染やパーティクルの発生源となってしまうため、このような凹み２５を発生させないこと、延いては、テラス部の酸化膜上のシリコン薄片２３を十分に除去した状態でアルゴンガス含有雰囲気下での平坦化熱処理を行う必要があることを本発明者らは見出した。
テラス部の酸化膜上に付着したシリコン薄片が及ぼす影響については、特許文献３に、エピタキシャル成長によるテラス部のポリシリコン成長が開示されているが、アルゴンガス含有雰囲気下での平坦化熱処理のような膜成長を伴わない熱処理において、テラス部に凹みが発生してしまうという問題点については、従来は全く知られておらず、本発明者らが始めて見出した現象である。
本発明は、このようなテラス部の凹みを形成することなく剥離面を平坦化することを目的とする。以下、本発明について更に詳述する。
図１に本発明のＳＯＩウェーハの製造方法の一例を示した工程フロー図を示す。
まず、シリコン単結晶からなるベースウェーハの表面に、シリコン酸化膜を熱酸化等により形成する（図１（Ａ））。尚、形成するシリコン酸化膜の厚さは特に限定されないが、本発明では例えば２μｍ厚とすることができる。
また、シリコン単結晶からなるボンドウェーハの表面から水素イオン及び希ガスイオンのうち少なくとも１種類のガスイオンをイオン注入して、ボンドウェーハの所定深さにイオン注入層を形成する（図１（Ｂ））。このときのイオン注入層の深さは、剥離後に形成されるＳＯＩ層の厚さに反映される。従って、注入エネルギー等を制御してイオン注入することにより、ＳＯＩ層の厚さを制御することができる。尚、この際、表面に酸化膜の無いシリコン単結晶からなるボンドウェーハにイオン注入を行っても良いし、ボンドウェーハに薄いシリコン酸化膜を形成し、該酸化膜を介してイオン注入を行っても良い。
上記ベースウェーハに対する処理と上記ボンドウェーハに対する処理は、独立して行うことができ、どちらを先に行っても良いし、並行して行ってもよい。
次いで、ボンドウェーハのイオン注入した表面と、シリコン単結晶からなるベースウェーハの表面とを、該ベースウェーハ表面に形成されたシリコン酸化膜を介して貼り合わせる（図１（Ｃ））。この貼り合わせは、例えば、常温の清浄な雰囲気下でボンドウェーハとベースウェーハとを接触させることにより、接着剤等を用いることなくウェーハ同士が接着する。
次いで、剥離熱処理を行ってイオン注入層でボンドウェーハを剥離することにより、ベースウェーハ上に埋め込み酸化膜層（ＢＯＸ層）とＳＯＩ層とを有するＳＯＩウェーハを作製する（図１（Ｄ））。この剥離熱処理としては、例えば、Ａｒ等の不活性ガス雰囲気下、通常４００℃以上７００℃以下、３０分以上熱処理を加えればボンドウェーハをイオン注入層で剥離することができ、例えば５００℃３０分とすることができる。
このように、表面に酸化膜が形成されたベースウェーハを用いてイオン注入剥離法によって貼り合わせＳＯＩウェーハを作製すると、図３（ａ）に示すように、剥離熱処理を行った剥離直後のＳＯＩウェーハ１０のテラス部１のシリコン酸化膜４上には、シリコン薄片３が多数付着している。
本発明においては、剥離熱処理後に、他の熱処理を挟まずに、ＳＯＩウェーハ１０のテラス部１のシリコン酸化膜４上に存在するシリコン薄片３を除去する処理を行う（図１（Ｅ））。
このシリコン薄片３の除去は、ＲＣＡ洗浄などの通常の洗浄で除去できれば問題ないが、剥離厚さが厚いウェーハ、もしくは、ベアウェーハのボンドウェーハを用いた場合には、ＲＣＡ洗浄だけでは、シリコン薄片３を除去できない場合がある。
そこで、剥離後洗浄に、ＨＦ（フッ化水素）を含有する水溶液を用い、テラス部１の酸化膜厚を減厚するエッチングを行うことで、シリコン薄片３とテラス部１との間のシリコン酸化膜４を除去し、シリコン薄片３をリフトオフさせることができ、テラス酸化膜上のシリコン薄片３を効果的に除去することができる（図３（ｂ））。ＨＦを含有する水溶液としては、例えば１５％ＨＦ水溶液を用いることができる。減厚すべき厚さは剥離温度や剥離時のＳＯＩ層厚に依存するため、シリコン薄片を除去することができれば特に限定されないが、例えば１〜１００ｎｍとすることができ、５ｎｍ以上とすることが好ましい。
またこの際、図３（ｄ）のようにテラス部１のシリコン酸化膜４を完全に除去してもシリコン薄片３は除去できるが、ＢＯＸ層６のオーバーエッチングによりＳＯＩ層２の周辺部がオーバーハング状となることに加えて、その後のアルゴンガス含有雰囲気下での高温アニール（平坦化熱処理）により、ＳＯＩ層２とＢＯＸ層６界面のエッチングが進行して薄膜状のＳＯＩ層が形成され、新たなパーティクル発生源となり得るため、テラス酸化膜は完全に除去しない方が望ましい。
ＨＦを含有する水溶液を用いる方法の他に、スクラブ洗浄のように、スポンジなどを用いてウェーハ表面を摩擦する洗浄（物理的作用による洗浄）を行ってもシリコン薄片３を効果的に除去することができる。
ここで、イオン注入剥離法を用いた貼り合わせＳＯＩウェーハの製造工程では、イオン注入時、および、剥離時に発生したダメージ層を除去する為、剥離後のＳＯＩ層表面に犠牲酸化処理（犠牲酸化＋酸化膜除去）を行ったり、ウェーハ内部の酸素析出を制御する、或いは、面粗さ改善など品質改善の為、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などを実施する場合がある。しかし、これらの熱処理は剥離熱処理に比べて熱処理温度が高いため、シリコン薄片とテラス部酸化膜との間の付着強度が高くなり、これらの熱処理を経た後にＨＦ洗浄を行っても、シリコン薄片を除去できなくなる場合がある。ゆえに、本発明においては、テラス部の酸化膜上のシリコン薄片の除去は、剥離熱処理後に、（剥離熱処理以外の）他の熱処理を挟まずに行う必要がある。
このようにしてシリコン薄片を除去する処理を行った後、必要に応じて一般的なＲＣＡ洗浄（例えばＳＣ−１洗浄）を行うこともできる。以上のプロセスにより、テラス酸化膜上に、シリコン薄片が無い状態を作り出すことができる。
このようにして、シリコン薄片を除去した後は、アルゴンガス含有雰囲気で平坦化熱処理を行うのであるが、その前に、ＳＯＩウェーハのＳＯＩ層に犠牲酸化処理を行うことが好ましい（図１（Ｆ））。例えば９００℃程度の温度で犠牲酸化熱処理を行うことにより、ＳＯＩ層表面のダメージを酸化するのと同時に貼り合わせ界面結合強度を強化することができる。続いて、ＳＯＩ層表面の犠牲酸化膜を除去する為、１５％のＨＦ洗浄、および、必要に応じて、ＲＣＡ洗浄を行う。このような犠牲酸化処理を加えることで、剥離面のダメージを十分に除去することができるので、結晶性に優れたＳＯＩ層を得ることができる。
次いで、テラス部１のシリコン酸化膜４上のシリコン薄片３が除去されたＳＯＩウェーハ１０に対し、アルゴンガス含有雰囲気下での平坦化熱処理を行う（図１（Ｇ）、図３（ｃ）、（ｅ））。該平坦化熱処理条件としては、例えば１００％Ａｒガス雰囲気下での１２００℃、２時間の熱処理とすることができる。
平坦化熱処理によって、イオン注入層での剥離に起因する表面粗さが改善され、デバイスとして使用できるレベルのウェーハ表面を形成することができる。また、本発明においては、テラス部の酸化膜上にシリコン薄片が無いＳＯＩウェーハを作製し、それに対し、アルゴンガス含有雰囲気下での平坦化熱処理を行うことで、従来は、アルゴンガス含有雰囲気下での平坦化熱処理後にテラス部に発生していた、シリコン薄片起因の輝点（すなわち凹み）の発生を抑制し、テラス部を綺麗に保つことができる。その結果、デバイス製造プロセスでの汚染やパーティクルの発生を回避することができる。
この後、更なる残存ダメージ層の除去、および、ＳＯＩ層膜厚調整のため、犠牲酸化を行っても良い。
また、平坦化のためのアルゴンガス含有雰囲気での高温熱処理の負荷を軽減し、スリップ転位の発生を抑制するため、アルゴンガス含有雰囲気での平坦化熱処理の前に、水素雰囲気のＲＴＡ（Ｈ２ＲＴＡ）を行うこともできる。この場合の工程順は以下の通りである。
剥離熱処理 → シリコン薄片除去 → Ｈ２ＲＴＡ → 犠牲酸化処理 → Ａｒアニール
このように、Ｈ２ＲＴＡ（例えば、１１５０℃、６０秒）を加えることによって、Ａｒアニールの温度を１２００℃未満に下げることもできる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
（実施例１〜３）
ボンドウェーハ及びベースウェーハとして、直径３００ｍｍ、結晶方位＜１００＞のシリコン単結晶ウェーハを用い、表１の条件で貼り合わせＳＯＩウェーハを製造し（実施例１〜３）、テラス部の凹みの有無を顕微鏡観察を行った。実施例１〜３において、輝点（凹み）は観察されず、綺麗なテラス部が形成された。尚、実施例２の顕微鏡写真を図４（Ａ）に示す。
（実施例４）
シリコン薄片除去工程を、純水中でスポンジを用いてウェーハ表面を摩擦するスクラブ洗浄とした以外は、実施例３と同一条件でＡｒアニールまで行った後、テラス部の凹みの顕微鏡観察を行ったところ、凹みは観察されなかった。
（比較例１〜３）
ボンドウェーハ及びベースウェーハとして、直径３００ｍｍ、結晶方位＜１００＞のシリコン単結晶ウェーハを用い、表２の条件で、即ち、剥離熱処理後に、ＳＣ−１洗浄のみを行い（ＳＯＩウェーハのテラス部のシリコン酸化膜上に存在するシリコン薄片を除去する処理を行わずに）、ＳＯＩウェーハを製造し（比較例１〜３）、テラス部の凹みの有無を顕微鏡観察を行った。尚、比較例２の顕微鏡写真を図４（Ｂ）に示す。
比較例１では、テラス部のシリコン薄片を除去しないまま平坦化熱処理を行ったため、Ａｒアニールでテラス部に凹みが発生してしまった。比較例２及び３では、平坦化熱処理（Ａｒアニール）前の犠牲酸化処理時の酸化膜除去により、テラス部の酸化膜も減厚されるが、酸化熱処理やＨ２ＲＴＡによってシリコン薄片が強固に付着しているため除去されず、Ａｒアニールで凹みが発生してしまった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１、２１…テラス部、 ２、２２…ＳＯＩ層、 ３、２３…シリコン薄片、 ４、２４…シリコン酸化膜、 ２５…凹み、 ６、２６…ＢＯＸ層（埋め込み酸化膜層）、 １０、２０…ＳＯＩウェーハ。

Claims (1)

  1. シリコン単結晶からなるボンドウェーハの表面から水素イオン及び希ガスイオンのうち少なくとも１種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハの前記イオン注入した表面と、シリコン単結晶からなるベースウェーハの表面とを、該ベースウェーハ表面に形成されたシリコン酸化膜を介して貼り合わせた後、剥離熱処理を行って前記イオン注入層で前記ボンドウェーハを剥離することにより、前記ベースウェーハ上に埋め込み酸化膜層とＳＯＩ層とを有するＳＯＩウェーハを作製し、該ＳＯＩウェーハに対してアルゴンガス含有雰囲気で平坦化熱処理を行うＳＯＩウェーハの製造方法において、
    前記剥離熱処理後に、他の熱処理を挟まずに、前記ＳＯＩウェーハのテラス部のシリコン酸化膜上に存在するシリコン薄片を除去する処理を行った後に、前記アルゴンガス含有雰囲気で平坦化熱処理を行うＳＯＩウェーハの製造方法であり、
    前記シリコン薄片を除去する処理を行った後、前記アルゴンガス含有雰囲気で平坦化熱処理を行う前に、前記ＳＯＩウェーハのＳＯＩ層に犠牲酸化処理を行い、
    前記シリコン薄片を除去する処理として、ＨＦを含有する水溶液を用い、前記テラス部のシリコン酸化膜を減厚するエッチングを行う、又は、物理的作用で洗浄を行うことで前記シリコン薄片を除去することを特徴とするＳＯＩウェーハの製造方法。
JP2015120424A 2015-06-15 2015-06-15 Ｓｏｉウェーハの製造方法 Active JP6380245B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2015120424A JP6380245B2 (ja) 2015-06-15 2015-06-15 Ｓｏｉウェーハの製造方法
CN201680028359.7A CN107615445B (zh) 2015-06-15 2016-03-08 绝缘体上硅晶圆的制造方法
US15/574,326 US10204824B2 (en) 2015-06-15 2016-03-08 Method for producing SOI wafer
KR1020177035353A KR102327330B1 (ko) 2015-06-15 2016-03-08 Soi웨이퍼의 제조방법
PCT/JP2016/001235 WO2016203677A1 (ja) 2015-06-15 2016-03-08 Ｓｏｉウェーハの製造方法
SG11201709420PA SG11201709420PA (en) 2015-06-15 2016-03-08 Method for producing soi wafer
EP16811158.1A EP3309820B1 (en) 2015-06-15 2016-03-08 Method of manufacturing soi wafer
TW105107464A TWI685019B (zh) 2015-06-15 2016-03-11 絕緣體上矽晶圓的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015120424A JP6380245B2 (ja) 2015-06-15 2015-06-15 Ｓｏｉウェーハの製造方法

Publications (3)

Publication Number Publication Date
JP2017005201A JP2017005201A (ja) 2017-01-05
JP2017005201A5 JP2017005201A5 (ja) 2018-01-11
JP6380245B2 true JP6380245B2 (ja) 2018-08-29

Family

ID=57545735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015120424A Active JP6380245B2 (ja) 2015-06-15 2015-06-15 Ｓｏｉウェーハの製造方法

Country Status (8)

Country Link
US (1) US10204824B2 (ja)
EP (1) EP3309820B1 (ja)
JP (1) JP6380245B2 (ja)
KR (1) KR102327330B1 (ja)
CN (1) CN107615445B (ja)
SG (1) SG11201709420PA (ja)
TW (1) TWI685019B (ja)
WO (1) WO2016203677A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6473970B2 (ja) * 2015-10-28 2019-02-27 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN109037031B (zh) * 2018-07-11 2021-11-19 华东师范大学 一种掺镍氧化铜薄膜晶体管及制备方法
CN110739285A (zh) * 2019-10-30 2020-01-31 北京工业大学 硅基金属中间层化合物半导体晶圆的结构及制备方法
KR102456461B1 (ko) 2020-11-26 2022-10-19 현대제철 주식회사 딥러닝을 이용한 철강 미세 조직 분석 방법 및 시스템
CN112582332A (zh) * 2020-12-08 2021-03-30 上海新昇半导体科技有限公司 一种绝缘体上硅结构及其方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP4304879B2 (ja) * 2001-04-06 2009-07-29 信越半導体株式会社 水素イオンまたは希ガスイオンの注入量の決定方法
JP4123861B2 (ja) * 2002-08-06 2008-07-23 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
JP4603865B2 (ja) * 2004-12-01 2010-12-22 信越化学工業株式会社 酸化膜付きシリコン基板の製造方法及び酸化膜付きシリコン基板
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
JP2007317988A (ja) * 2006-05-29 2007-12-06 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法
JP2008028070A (ja) * 2006-07-20 2008-02-07 Sumco Corp 貼り合わせウェーハの製造方法
JP5245380B2 (ja) * 2007-06-21 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP5135935B2 (ja) * 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
JP5531642B2 (ja) * 2010-01-22 2014-06-25 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5477277B2 (ja) * 2010-12-20 2014-04-23 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP5704039B2 (ja) * 2011-10-06 2015-04-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP2013143407A (ja) * 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
JP5673572B2 (ja) * 2012-01-24 2015-02-18 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
US20180144975A1 (en) 2018-05-24
EP3309820A1 (en) 2018-04-18
JP2017005201A (ja) 2017-01-05
CN107615445A (zh) 2018-01-19
SG11201709420PA (en) 2017-12-28
CN107615445B (zh) 2020-10-30
KR20180016394A (ko) 2018-02-14
TWI685019B (zh) 2020-02-11
KR102327330B1 (ko) 2021-11-17
WO2016203677A1 (ja) 2016-12-22
TW201643938A (zh) 2016-12-16
EP3309820B1 (en) 2020-01-29
US10204824B2 (en) 2019-02-12
EP3309820A4 (en) 2019-01-23

Similar Documents

Publication Publication Date Title
JP4509488B2 (ja) 貼り合わせ基板の製造方法
JP6380245B2 (ja) Ｓｏｉウェーハの製造方法
TWI357101B (en) Method for producing bonded wafer
JP6036732B2 (ja) 貼り合わせウェーハの製造方法
WO2013102968A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2006216826A (ja) Ｓｏｉウェーハの製造方法
JP4421652B2 (ja) Ｓｏｉウェーハの製造方法
JP5673572B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
WO2010098007A1 (ja) Ｓｏｉウェーハの製造方法
KR101901872B1 (ko) Soi웨이퍼의 제조방법
WO2015136834A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
KR101910100B1 (ko) Soi 웨이퍼의 제조방법
JP2008016534A (ja) 貼り合わせウェーハの製造方法
JP4624812B2 (ja) Ｓｏｉウエーハの製造方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
WO2017217129A1 (ja) 貼り合わせウェーハの製造方法
JP2010129839A (ja) 貼り合わせウェーハの製造方法
KR102317552B1 (ko) 접합 soi 웨이퍼의 제조방법
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
WO2015056386A1 (ja) 貼り合わせウェーハの製造方法
KR20160052551A (ko) 접합 웨이퍼의 제조방법
JP2014212172A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171122

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171122

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20171207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180716

R150 Certificate of patent or registration of utility model

Ref document number: 6380245

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250