JP2008028070A - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
JP2008028070A
JP2008028070A JP2006197844A JP2006197844A JP2008028070A JP 2008028070 A JP2008028070 A JP 2008028070A JP 2006197844 A JP2006197844 A JP 2006197844A JP 2006197844 A JP2006197844 A JP 2006197844A JP 2008028070 A JP2008028070 A JP 2008028070A
Authority
JP
Japan
Prior art keywords
heat treatment
active layer
wafer
treatment step
bonded wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006197844A
Other languages
English (en)
Inventor
Hidehiko Okuda
秀彦 奥田
Tatsumi Kusaba
辰己 草場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2006197844A priority Critical patent/JP2008028070A/ja
Priority to SG200705313-5A priority patent/SG139678A1/en
Priority to EP07014349A priority patent/EP1881528A1/en
Priority to TW096126643A priority patent/TWI357101B/zh
Priority to US11/880,144 priority patent/US7745306B2/en
Priority to CN2007101464395A priority patent/CN101118845B/zh
Publication of JP2008028070A publication Critical patent/JP2008028070A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

【課題】本発明の目的は、活性層の欠陥の発生を抑制し、膜厚の均一化を図ることのできる貼り合わせウェーハの製造方法を提供することにある。
【解決手段】活性層用ウェーハに、水素またはヘリウム等の軽元素イオンを所定の深さ位置に注入してイオン注入層を形成する工程と、前記活性層用ウェーハを絶縁膜を介して支持基板用ウェーハに貼り合わせる工程と、前記イオン注入層で剥離する工程と、剥離により露出した活性層表面のダメージを減少させるため犠牲酸化を行う第１熱処理工程と、貼り合わせ強度を高める第２熱処理工程とを有する貼り合わせウェーハの製造方法において、前記第１熱処理工程後、活性層表面に生じる酸化膜を除去することなく、第２熱処理工程を引き続き行うことを特徴とする貼り合わせウェーハの製造方法を提供する。
【選択図】図１

Description

本発明は、水素又はヘリウム等の軽元素を所定の深さ位置にイオン注入した活性層用ウェーハを、支持基板用ウェーハと貼り合わせ、その後の熱処理によりイオン注入した部分を剥離させる工程を有する、貼り合わせウェーハの製造方法及びその方法により製造した貼り合わせウェーハに関するものである。
貼り合わせウェーハの製造方法としては、例えば、活性層用ウェーハに、水素またはヘリウム等の軽元素イオンを所定の深さ位置に注入してイオン注入層を形成する工程と、前記活性層用ウェーハを絶縁膜を介して支持基板用ウェーハに貼り合わせる工程と、前記イオン注入層で剥離する工程と、剥離により露出する活性層部分を研磨により薄膜化して、所定膜厚の活性層を形成する工程とを有する、いわゆるスマートカット法がある。このスマートカット法は、従来の貼り合わせ技術とは異なり、貼り合わせた後の剥離により、その剥離した残部がウェーハとして再利用できる。この再利用により、貼り合わせウェーハでありながら、そのうちの１枚のウェーハを複数回使用することが可能となり、材料コスト削減の道を開いた。また、スマートカット法により製造したウェーハは、膜厚均一性に優れているという利点もあり、将来性のある製造方法として注目されている。
しかしながら、スマートカット法により製造した貼り合わせウェーハは、イオン注入部分の剥離により、剥離後の活性層表面に100nm程度のダメージが残存する。そのため、そのダメージを取り除く処理が必要になってくるが、その代表的な手法として犠牲酸化がある。しかし、高温で犠牲酸化を行うと、ダメージ層中に存在する転位が熱処理中に活性層内部に伸展し、後工程で表面欠陥として顕在化するという問題があった。また、犠牲酸化後、フッ酸（HF）に浸漬して酸化膜を除去し、貼り合わせ強度を高める強化熱処理及び平坦化熱処理を行うのだが、フッ酸浸漬による絶縁膜のえぐれ及び貼り合わせ強度の不足が原因で、次工程の平坦加熱処理（アルゴンまたは水素雰囲気中で行う1000〜1200℃の高温熱処理）により活性層の剥がれが発生し、その結果、欠陥の発生及び活性層の膜厚均一性を崩すという問題があった。
欠陥の発生、及び活性層の膜厚のばらつきは、ウェーハのデバイス特性やデバイス性能に著しい悪影響をもたらすため、貼り合わせウェーハの品質を向上するためには、効果的に貼り合わせウェーハ中の欠陥の発生を抑制し、活性層の膜厚の均一性を確保することができる貼り合わせウェーハの製造方法の開発が望まれている。
本発明の目的は、剥離により露出した活性層表面のダメージを減少させるため犠牲酸化を行う第１熱処理工程と、貼り合わせ強度を高める第２熱処理工程を所定の条件で連続して行うことにより、活性層の欠陥の発生を抑制し、膜厚の均一化を図ることのできる貼り合わせウェーハの製造方法を提供することにある。
上記目的を達成するため、本発明の要旨構成は以下の通りである。
（１）活性層用ウェーハに、水素またはヘリウム等の軽元素イオンを所定の深さ位置に注入してイオン注入層を形成する工程と、前記活性層用ウェーハを絶縁膜を介して支持基板用ウェーハに貼り合わせる工程と、前記イオン注入層で剥離する工程と、剥離により露出した活性層表面のダメージを減少させるため犠牲酸化を行う第１熱処理工程と、貼り合わせ強度を高める第２熱処理工程とを有する貼り合わせウェーハの製造方法において、前記第１熱処理工程後、活性層表面に生じる酸化膜を除去することなく、第２熱処理工程を引き続き行うことを特徴とする貼り合わせウェーハの製造方法。
（２）前記第１熱処理工程の条件は、900℃以下の酸素雰囲気による熱処理であることを特徴とする上記（１）記載の貼り合わせウェーハの製造方法。
（３）前記第２熱処理工程の条件は、1050℃以上の酸素または窒素雰囲気により２時間以上行う熱処理であることを特徴とする上記（１）又は（２）記載の貼り合わせウェーハの製造方法。
この発明によれば、剥離により露出した活性層表面のダメージを減少させるため犠牲酸化を行う第１熱処理工程と、貼り合わせ強度を高める第２熱処理工程を所定の条件で連続して行うことにより、活性層の欠陥の発生を抑制し、膜厚の均一化を図ることのできる貼り合わせウェーハの製造方法の提供が可能となった。
次に、この発明に従う貼り合わせウェーハの製造方法について図面を参照しながら説明する。
図１は、この発明の製造方法によって貼り合わせウェーハを製造する工程を説明するためのフローチャートである。
この発明の製造方法は、活性層用ウェーハ１の少なくとも片面を熱酸化して、該表面に絶縁膜３（シリコン酸化膜）を形成した（図１(ａ)）後、この活性層用ウェーハ１に、水素またはヘリウム等の軽元素イオンを所定の深さ位置（好適には、400〜600nmの深さ位置）に注入し（図１(ｂ)）、その後支持基板用ウェーハ２と貼り合わせ、熱処理によりイオン注入した部分を剥離させる工程を有する、いわゆるスマートカット法による製造方法である。スマートカット法で製造した貼り合わせウェーハは、イオン注入した部分の剥離後に、活性層の剥離面に生じたダメージにより欠陥が発生し、歩留まりを悪化させる問題があった。それを解決するため、従来の方法においては、図２で示すように、剥離により露出した活性層表面のダメージを減少させるため犠牲酸化を行う熱処理工程（図２(ａ)）後に、ウェーハ表面の酸化膜除去を行い（図２(ｂ)）、その後、貼り合わせ強度を高め、ウェーハを平坦化するための熱処理工程（図２(ｃ)）を有する製造方法を用いていた。しかしながら、従来の犠牲酸化処理は、処理温度が950℃程度と高温で行われるため、活性層表面のダメージ中に存在する転位が熱処理中に活性層内部に伸展し、後工程で表面欠陥として顕在化するという問題があった。また、従来技術では、犠牲処理工程で水素注入ダメージが残る活性層表面近傍を酸化してダメージ領域をSiO2（酸化膜１１）とした後、その酸化膜１１をHF溶液により除去することでダメージ領域を取り除いているが、この際、本来除去すべきでないウェーハのテラス部に位置する絶縁膜の周縁部分についても除去される傾向がある。そのため、その後に行われる、貼り合わせ強度の向上及びウェーハの平坦化のための熱処理工程において、平坦化熱処理工程で活性層が部分的に剥がれ、欠陥の発生及び活性層膜厚の均一性を崩すという問題が生じている。
本発明者らは、前記問題について鋭意研究を重ねた結果、前記犠牲酸化熱処理工程（第1熱処理工程）後、活性層表面に生じる酸化膜１１を除去する前に、貼り合わせ強度を向上させる熱処理工程（第２熱処理工程）を引き続き行えば、貼り合わせ界面の絶縁膜の周縁部分が除去されず貼り合わせ強度が向上するため、その後の平坦化熱処理工程においても活性層の剥がれを防止でき、その結果、活性層の欠陥の発生を抑制し、膜厚の均一化を図ることのできる貼り合わせウェーハの製造方法を見出した。
本発明のより具体的な製造方法は、図１に示すように、表面に熱酸化させた絶縁膜３を有する活性層用ウェーハ（図１(ａ)）にH＋のような軽元素イオンを注入し、表面から所定の深さにイオン注入層４を形成させる（図１(b)）。次に、活性層用ウェーハ１と支持基板用ウェーハ２を貼り合わせた後（図１(d)）、窒素雰囲気中で所定温度、好適には400〜600℃の範囲内で熱処理を行い、イオン注入層４にて活性層用ウェーハの残部５を剥離させる（図１(e)）。剥離により露出した活性層７（図１(ｆ)）は、その後、所定条件、好適には900℃以下の酸素雰囲気で、図１(ｇ)に示すように、前記剥離により露出した活性層表面のダメージを減少させるため犠牲酸化を行う（第1熱処理工程）。第1熱処理工程後、HF溶液を用いた活性層表面の酸化膜除去を行うことなく、図１(ｈ)に示すように、所定条件、好適には1050℃以上の酸素または窒素雰囲気により２時間以上行う（第２熱処理工程）。その後、この貼り合わせウェーハ１０１を所定の洗浄液に浸漬することによりウェーハ表面に生じた酸化膜１１をエッチングして除去する工程（図１(ｉ)）を経て、活性層７を平坦化熱処理した後（図１(ｊ)）、研磨により薄膜化を行う（図１(ｋ)）。これにより、活性層の欠陥の発生を抑制し、膜厚の均一化を図ることのできる貼り合わせウェーハを製造することができる。
また、前記第１熱処理工程の条件は、900℃以下の酸素雰囲気による熱処理であることが好ましい。熱処理温度が900℃を超えると活性層７におけるダメージが結晶欠陥や転位として熱処理中に活性層７の内部に伸展し、結晶性を悪化させる恐れがあるからであり、酸素以外の雰囲気により熱処理を行った場合、ダメージ層を完全に除去することができないためである。
さらに、前記第２熱処理工程の条件は、1050℃以上の酸素または窒素雰囲気により２時間以上行う熱処理であることが好ましい。熱処理温度が1050℃未満では十分な貼り合わせ強度が得られず、酸素または窒素以外の雰囲気ガスにより熱処理を行った場合、熱処理時間が２時間未満では十分な貼り合わせ強度を得られず、また、還元性のあるガスを用いた場合は、ガスによる活性層表面のエッチングが起こるためである。
なお、前記酸化膜除去に用いる洗浄液としては、フッ酸（HF）を含むものであればよく、特に限定はしないが、例えば、0.1質量％〜50質量％のクエン酸、コハク酸、エチレンジアミン四酢酸、酒石酸、サリチル酸、シュウ酸、酢酸またはギ酸からなる群より選ばれた１種または２種以上の有機酸と、0.005〜0.25質量％のフッ酸を含む洗浄液が挙げられる。
また、前記平坦化熱処理は、活性層表面の凹凸を滑らかにするための還元作用を利用した高温熱処理であり、例えば、アルゴンまたは水素雰囲気で1000〜1200℃の熱処理が挙げられる。
上述したところは、この発明の実施形態の一例を示したにすぎず、請求の範囲において種々の変更を加えることができる。
（実施例１）
実施例１は、サイズが300mmの活性層用シリコンウェーハに150nmの酸化膜を形成した後、水素ガスのイオン注入（加速電圧：50keV、ドーズ量：1×1017／cm2）を行った後、活性層用ウェーハと支持基板用ウェーハを貼り合わせた。貼り合わせウェーハに窒素雰囲気で500℃、30分間の熱処理を施して、水素イオンを注入した部分を剥離させた。剥離させた貼り合わせウェーハに、縦型熱処理炉により850℃の酸素雰囲気で90分間保持する熱処理（第１熱処理）を施した後、同一熱処理炉内で、1050℃の酸素雰囲気で120分間保持する熱処理（第２熱処理）を施した。第２熱処理後、この貼り合わせウェーハを、0.5質量％のクエン酸からなる有機酸と、0.01質量％のフッ酸（HF）を含むHF溶液に浸漬して酸化膜の除去を行った後、1100℃のアルゴン雰囲気で120分間の平坦化熱処理を行い、貼り合わせウェーハを製造した。
（比較例１）
比較例１は、第１熱処理の温度が950℃であること以外は、実施例１と同様の工程で貼り合わせウェーハを製造した。
（比較例２）
比較例２は、第１熱処理の雰囲気ガスがアルゴンであること以外は、実施例１と同様の工程で貼り合わせウェーハを製造した。
（比較例３）
比較例３は、第２熱処理の温度が1000℃であること以外は、実施例１と同様の工程で貼り合わせウェーハを製造した。
（実施例２）
実施例２は、第２熱処理の雰囲気ガスが窒素であること以外は、実施例１と同様の工程で貼り合わせウェーハを製造した。
（比較例４）
比較例４は、第２熱処理の雰囲気ガスがアルゴンであること以外は、実施例１と同様の工程で貼り合わせウェーハを製造した。
（実施例５）
実施例５は、第２熱処理の処理時間が１時間であること以外は、実施例１と同様の工程で貼り合わせウェーハを製造した。
比較例
（比較例６）
比較例６は、第１熱処理工程の後、第２熱処理工程の前にHF溶液に浸漬して活性層表面の酸化膜除去を行ったこと以外は、実施例１と同様の工程で貼り合わせウェーハを製造した。
（評価方法）
上記各供試ウェーハをHF（49質量％）溶液に30分程度浸漬し、ウェーハ中に検出されたHF欠陥を光学顕微鏡で観察し、1平方センチメートルあたりの欠陥密度を算出した。また、活性層の膜厚均一性について、膜厚測定器を用いて測定し、ウェーハ中の膜厚の最大値と最小値の差分を取ることで膜厚均一性を算出した。これらの測定結果を表１に示す。
Figure 2008028070
 表１．実施例及び比較例のHF欠陥密度及び活性層の膜厚均一性。
表１の結果から、本発明の方法による実施例１及び２は、HF欠陥密度及び活性層の膜厚均一性のいずれについても、従来の方法により作製した比較例６の貼り合わせウェーハよりも良好な数値を得ていることがわかる。また、第１熱処理温度が900℃を超えている比較例１、第１熱処理の雰囲気ガスが酸素以外の比較例２、第２熱処理温度が1050℃未満の比較例３、第２熱処理の雰囲気ガスが酸素または窒素以外の比較例４、及び第２熱処理の処理時間が２時間未満の比較例５については、それぞれ好適範囲内の実施例１に比べ、欠陥密度及び膜厚均一性の数値が悪化していることがわかる。
この発明によれば、剥離により露出した活性層表面のダメージを減少させるため犠牲酸化を行う第１熱処理工程と、貼り合わせ強度を高める第２熱処理工程を所定の条件で連続して行うことにより、活性層の欠陥の発生を抑制し、膜厚の均一化を図ることのできる貼り合わせウェーハの製造方法の提供が可能になった。
この発明の製造方法によって貼り合わせウェーハを製造する工程を説明するためのフローチャートであって、(ａ)は熱酸化処理した活性層用ウェーハ、(ｂ)はH＋イオンを用いてイオン注入した活性層用ウェーハ、(ｃ)は支持基板用ウェーハ、(ｄ)は(ｂ)と(ｃ)の両ウェーハを貼り合わせた状態、(ｅ)は熱処理により活性層用ウェーハの残部を剥離した直後の状態、(ｆ)は活性層用ウェーハの残部を剥離後の貼り合わせウェーハの状態、(ｇ)は第１熱処理を施した直後の貼り合わせウェーハ、(ｈ)は第２熱処理を施した直後の貼り合わせウェーハ、(ｉ)は第２熱処理後にHF溶液を用いて酸化膜を取り除いた直後の貼り合わせウェーハ、(ｊ)は平坦化熱処理を施した直後の貼り合わせウェーハ、(ｋ)は貼り合わせウェーハに研磨を施した状態を示す。 従来の製造方法によって貼り合わせウェーハを製造する工程の一部を説明するためのフローチャートであって、(ａ)は犠牲酸化するための熱処理を施した直後の貼り合わせウェーハ、(ｂ)は犠牲酸化処理後にHF溶液を用いて酸化膜を取り除いた直後の貼り合わせウェーハ、(ｃ)は貼り合わせ強度を高め、ウェーハを平坦化するための熱処理を施した直後の貼り合わせウェーハ、(ｄ)は貼り合わせウェーハに研磨を施した状態を示す。
符号の説明
１ イオン注入した活性層用ウェーハ
２ 支持基板用ウェーハ
３ 絶縁膜
４ イオン注入層
５ 活性層用ウェーハの残部
６ テラス部
７ 活性層
９ 研磨機
１０ 貼り合わせウェーハ
１０１ 貼り合わせウェーハ
１１ 酸化膜

Claims (3)

  1. 活性層用ウェーハに、水素またはヘリウム等の軽元素イオンを所定の深さ位置に注入してイオン注入層を形成する工程と、前記活性層用ウェーハを絶縁膜を介して支持基板用ウェーハに貼り合わせる工程と、前記イオン注入層で剥離する工程と、剥離により露出した活性層表面のダメージを減少させるため犠牲酸化を行う第１熱処理工程と、貼り合わせ強度を高める第２熱処理工程とを有する貼り合わせウェーハの製造方法において、
    前記第１熱処理工程後、活性層表面に生じる酸化膜を除去することなく、第２熱処理工程を引き続き行うことを特徴とする貼り合わせウェーハの製造方法。
  2. 前記第１熱処理工程の条件は、900℃以下の酸素雰囲気による熱処理であることを特徴とする請求項１記載の貼り合わせウェーハの製造方法。
  3. 前記第２熱処理工程の条件は、1050℃以上の酸素または窒素雰囲気により２時間以上行う熱処理であることを特徴とする請求項１または２記載の貼り合わせウェーハの製造方法。
JP2006197844A 2006-07-20 2006-07-20 貼り合わせウェーハの製造方法 Withdrawn JP2008028070A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006197844A JP2008028070A (ja) 2006-07-20 2006-07-20 貼り合わせウェーハの製造方法
SG200705313-5A SG139678A1 (en) 2006-07-20 2007-07-19 Method for producing bonded wafer
EP07014349A EP1881528A1 (en) 2006-07-20 2007-07-20 Method for producing bonded wafer
TW096126643A TWI357101B (en) 2006-07-20 2007-07-20 Method for producing bonded wafer
US11/880,144 US7745306B2 (en) 2006-07-20 2007-07-20 Method for producing bonded wafer
CN2007101464395A CN101118845B (zh) 2006-07-20 2007-07-20 用于制造键合晶片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006197844A JP2008028070A (ja) 2006-07-20 2006-07-20 貼り合わせウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2008028070A true JP2008028070A (ja) 2008-02-07

Family

ID=38480453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006197844A Withdrawn JP2008028070A (ja) 2006-07-20 2006-07-20 貼り合わせウェーハの製造方法

Country Status (6)

Country Link
US (1) US7745306B2 (ja)
EP (1) EP1881528A1 (ja)
JP (1) JP2008028070A (ja)
CN (1) CN101118845B (ja)
SG (1) SG139678A1 (ja)
TW (1) TWI357101B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098167A (ja) * 2008-10-17 2010-04-30 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
WO2012086122A1 (ja) * 2010-12-20 2012-06-28 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2016082093A (ja) * 2014-10-17 2016-05-16 信越半導体株式会社 貼り合わせウェーハの製造方法
WO2016203677A1 (ja) * 2015-06-15 2016-12-22 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009148253A2 (ko) * 2008-06-02 2009-12-10 고려대학교 산학협력단 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자
US20100089978A1 (en) * 2008-06-11 2010-04-15 Suss Microtec Inc Method and apparatus for wafer bonding
EP2161741B1 (en) * 2008-09-03 2014-06-11 Soitec Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
CN102804328B (zh) * 2009-06-30 2015-09-16 特温克里克技术公司 离子植入装置和方法
FR3007891B1 (fr) 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
FR3036224B1 (fr) * 2015-05-13 2017-06-02 Commissariat Energie Atomique Procede de collage direct
CN106601615B (zh) * 2016-12-27 2020-05-15 上海新傲科技股份有限公司 提高键合强度的退火方法
JP6805074B2 (ja) * 2017-05-12 2020-12-23 株式会社東芝 半導体装置の製造方法
CN113078047A (zh) * 2021-03-30 2021-07-06 芜湖启迪半导体有限公司 键合Si衬底及其制备方法及制备Si/3C-SiC异质结构和3C-SiC薄膜的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10135137A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 結晶性半導体作製方法
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
FR2777115B1 (fr) 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
FR2797714B1 (fr) 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
JP3961240B2 (ja) * 2001-06-28 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100874724B1 (ko) 2001-07-17 2008-12-19 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법
DE60332681D1 (de) * 2002-01-22 2010-07-08 Ebara Corp Trägerplattevorrichtung
JP2004186226A (ja) * 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Ｓｏｉウェーハの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098167A (ja) * 2008-10-17 2010-04-30 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
WO2012086122A1 (ja) * 2010-12-20 2012-06-28 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2012134242A (ja) * 2010-12-20 2012-07-12 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
US8728912B2 (en) 2010-12-20 2014-05-20 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI wafer
KR101766799B1 (ko) * 2010-12-20 2017-08-09 신에쯔 한도타이 가부시키가이샤 Soi 웨이퍼의 제조방법
JP2016082093A (ja) * 2014-10-17 2016-05-16 信越半導体株式会社 貼り合わせウェーハの製造方法
WO2016203677A1 (ja) * 2015-06-15 2016-12-22 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US10204824B2 (en) 2015-06-15 2019-02-12 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer

Also Published As

Publication number Publication date
US7745306B2 (en) 2010-06-29
TWI357101B (en) 2012-01-21
EP1881528A1 (en) 2008-01-23
CN101118845B (zh) 2010-10-06
US20080020514A1 (en) 2008-01-24
SG139678A1 (en) 2008-02-29
CN101118845A (zh) 2008-02-06
TW200822199A (en) 2008-05-16

Similar Documents

Publication Publication Date Title
JP2008028070A (ja) 貼り合わせウェーハの製造方法
JP4934966B2 (ja) Ｓｏｉ基板の製造方法
EP1635396B1 (en) Laminated semiconductor substrate and process for producing the same
JP4828230B2 (ja) Ｓｏｉウェーハの製造方法
JP5135935B2 (ja) 貼り合わせウエーハの製造方法
JP4817342B2 (ja) Ｓｏｉタイプのウェハの製造方法
KR101229760B1 (ko) Ｓｏｉ 웨이퍼의 제조방법 및 이 방법에 의해 제조된ｓｏｉ 웨이퍼
JP6036732B2 (ja) 貼り合わせウェーハの製造方法
JPWO2009116664A1 (ja) Ｓｏｉウェーハの製造方法
JPWO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
JP2009176860A (ja) 貼り合わせウェーハの製造方法
TWI685019B (zh) 絕緣體上矽晶圓的製造方法
JP5261960B2 (ja) 半導体基板の製造方法
JP2008016534A (ja) 貼り合わせウェーハの製造方法
JP2008066500A (ja) 貼り合わせウェーハおよびその製造方法
TWI716627B (zh) 貼合式soi晶圓的製造方法
JP2004087768A (ja) Ｓｏｉウエーハの製造方法
JP2005197524A (ja) Ｓｏｉウェーハの作製方法
JP2010098167A (ja) 貼り合わせウェーハの製造方法
JP2016201454A (ja) Ｓｏｉウェーハの製造方法
JP2016082093A (ja) 貼り合わせウェーハの製造方法
JP2008072049A (ja) 貼り合わせウェーハの製造方法
JP4529036B2 (ja) 半導体用薄膜ウェハの製造方法
EP3029730B1 (en) Bonded wafer manufacturing method
JP5119742B2 (ja) 貼り合わせウエーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090616

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090616

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090616

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120111