JP4442090B2 - Soi基板の製造方法 - Google Patents
Soi基板の製造方法 Download PDFInfo
- Publication number
- JP4442090B2 JP4442090B2 JP2002364470A JP2002364470A JP4442090B2 JP 4442090 B2 JP4442090 B2 JP 4442090B2 JP 2002364470 A JP2002364470 A JP 2002364470A JP 2002364470 A JP2002364470 A JP 2002364470A JP 4442090 B2 JP4442090 B2 JP 4442090B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- layer
- oxygen
- ion implantation
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
Description
【発明の属する技術分野】
本発明は、SOI(Silicon on Insulator)基板、特に、単結晶シリコン基板内に酸素イオンを注入して基板の表面層近傍に酸化膜絶縁層を形成するSIMOX法によるSOI基板(SIMOX基板)の製造方法に関する。
【0002】
【従来の技術】
従来、絶縁物であるシリコン酸化物層上に単結晶シリコン層(SOI層)が存在するSOI基板として、大別して貼り合わせ基板と、SIMOX基板がよく知られている。
貼り合わせ基板は、2枚の単結晶シリコン基板(シリコンウエーハ)を、表面に形成した熱酸化膜を介して接合した後、片方のウェーハを薄膜化することによって製造される。
【0003】
一方、SIMOX基板の製造は、通常、酸素イオン注入工程と高温アニール工程とからなり、シリコンウェーハの内部に酸素イオンを注入し、その後、アニール処理によって酸素イオンとシリコン原子をシリコン酸化膜(埋め込み酸化膜)に変えることによって製造される。
具体的には、例えば、500℃程度に熱せられたウェーハに対し、一方の表面から酸素イオン(一般的にはO+)を注入する。イオン注入条件としては、一般的に150−200keVの加速電圧とし、ドーズ量は、形成する埋め込み酸化膜の化学両論比に匹敵する1.5×1018/cm2以上(ハイドーズ)を注入する高ドーズ領域と、それ以下の低ドーズ領域に分けられる。酸素イオンを注入した後は、例えば、酸素を1%以下含む不活性ガス中で、高温(一般的に1300℃以上)のアニールを行うことにより、注入した酸素を酸化膜に変化させることができる。
【0004】
SIMOX基板は、貼り合わせ基板のように2枚のウェーハを必要とせずに1枚のシリコンウエーハから製造することができるので、比較的低コストでの製造が可能である。また、注入エネルギーによって注入深さを制御することができ、SOI層の膜厚均一性に優れるという特徴もあることから、SOI層が50nm以下となる完全空乏型のトランジスタの材料として期待されている。
【0005】
しかしながら、SIMOX基板における埋め込み酸化膜は、貼り合わせ基板において埋め込み酸化膜となる熱酸化膜に比べて特性が劣り、それに加えて表面シリコン層(SOI層)の欠陥が多いほか、SOI層の表面粗さ、並びにSOI層と埋め込み酸化膜との界面粗さが大きいという欠点もある。
また、高ドーズ領域では埋め込み酸化膜の完全性を高めることができるものの、大量のイオンが通過した表面のSOI層には多数の欠陥が発生し、熱処理により埋め込み酸化膜を形成するときには、体積膨張を緩和するために格子間シリコンが大量に発生し、それによりSOI層に転位やシリコン島が発生し、それらの一部はSOI層と酸化膜の界面から表面に抜ける貫通転位となってリークの原因になるという問題がある。
【0006】
このような転位を減らす方法として、酸素イオン注入を分割し、注入とアニールを繰り返す方法が提案されている(特許文献1参照) 。しかし、この方法は工程が非常に複雑となり、非効率であるという問題がある。
【0007】
一方、低ドーズ領域で連続した均一な酸化膜層を得るためには、0.25〜0.50×1018/cm2のドーズ量が必要とされている(特許文献2参照)。このドーズ量の範囲は、ドーズウィンドウとして知られている。
しかし、低ドーズ量の場合、注入酸素の量はシリコン酸化膜の化学量論比に満たないため、埋め込み酸化膜の質は高ドーズ量の場合に比べて劣ってしまう。また、高ドーズ量の場合に比べれば低密度ながら貫通転位が存在し、貫通転位以外にも、SIMOX基板ではSOI層と酸化膜の界面にピラミッド型転位が発生しているという報告もなされている(非特許文献1参照)。
【0008】
さらに、低ドーズ量で酸化膜質を高めるためにさまざまな手法が提案されている。例えば、通常の高温アニールに引き続き高温酸素雰囲気中で酸化を行う、いわゆるITOX(Internal Thermal OXidation)処理により、埋め込み酸化膜の質を高める提案がなされている(特許文献3参照)。また、低濃度の酸素を室温で追加注入したり、シリコン原子など酸素以外の元素と酸素を注入するなどして、結晶をアモルファス化して酸化を促進させるという試みも多数なされている(特許文献4及び特許文献5参照)。
これらの方法によれば、内部酸化膜の質は通常の低ドーズSIMOX法に比べれば向上するものの、これらの方法により製造されるSIMOX基板においても、SOI層の欠陥密度も、界面粗さも最先端デバイスの材料として十分なレベルには達していない。
【0009】
ところで、表面粗さや界面粗さについては、イオン注入によるダメージピークに起こる酸素析出物が大きく影響していることが知られている。また、酸素イオン注入後の熱処理における酸化は、イオン注入の酸素濃度ピークとダメージピークの両方の位置から始まるといわれている。
【0010】
図3は、酸素イオン注入後、酸素イオン注入層を埋め込み酸化膜層に変化させる熱処理を行なったときの変化の様子を示したものである。図3に示されるように、酸素イオン注入後(A)の単結晶シリコン基板1に熱処理を施すと、酸素イオン注入層2での酸素濃度ピークの位置では高密度で均一に核が発生し、平坦な膜状の酸化膜3が生成する。一方、イオン注入によるダメージピークの位置では不均一に核形成がおこり酸素析出物4が成長し(B)、それぞれが成長した後で合体して酸化膜5を形成する。そのため、作製されたSOI基板10の表面、SOI層6と酸化膜5の界面には大きなうねりが残る(C)、という現象が起こっているといわれている。また、熱処理により酸素イオン注入層2を酸化膜に変化させる際、体積膨張が起こり、それを緩和するためにシリコン原子が格子間シリコンとなって放出され、この格子間シリコンが集まってSOI層6に多数の貫通転位7も生じることになる。
【0011】
このような表面や界面の粗さ、およびSOI層中の貫通転位を低減する手法として、単結晶シリコン基板中に高濃度の酸素イオンを注入し、アルゴンと酸素の混合ガス雰囲気下、1300〜1420℃で10〜35時間保持する手法が提案されている(特許文献6参照)。しかしながら、このように極めて高温長時間熱処理を行なうとなると、経済性が悪く、現実的な手法ではない。
【0012】
【特許文献1】
特開平1−17444公報
【特許文献2】
特開平4−264724号公報
【特許文献3】
特開平7−263538号公報
【特許文献4】
特開昭63−217657号公報
【特許文献5】
米国特許第5,930,643号明細書
【特許文献6】
特開2002−134724号公報
【非特許文献1】
Journal of Electronic Materials, Vol.25, No1 P7, 1996
【0013】
【発明が解決しようとする課題】
以上のように、SIMOX基板においては、埋め込み酸化膜とSOI層の欠陥を減らし、完全性を高めること、また、酸化膜とSOI層の界面の粗さをいかに改善するかが大きな課題となっている。そこで、本発明は、貫通転位などの欠陥が少なく、完全性の高いSOI層を有し、かつ、平坦度の高い表面及び界面を有するSIMOX基板を効率良く製造することを目的とする。
【0014】
【課題を解決するための手段】
前記目的を達成するため、本発明によれば、単結晶シリコン基板に対し、少なくとも、基板内に原子空孔を発生させる第1の熱処理と、酸素イオン注入層を形成する酸素イオン注入と、前記酸素イオン注入層を埋め込み酸化膜層に変化させる第2の熱処理を行なうことによりSOI基板を製造することを特徴とするSOI基板の製造方法が提供される。
【0015】
このように第1の熱処理により基板内に原子空孔を発生させ、熱処理前に比べて高濃度に分布させておけば、原子空孔が酸素析出を促し、イオン注入によるダメージピークの位置において酸素析出を高密度で均一に生じさせることができる。そのため、ダメージピーク位置での酸素析出物と、酸素濃度ピーク位置での酸化膜が合体しても界面粗さが小さく、完全性を高めることができる。また、酸化膜生成時に放出される格子間シリコンが原子空孔により吸収されるため、過剰な格子間シリコンに起因する貫通転位などの欠陥を低減させることができる。さらに、基板内に原子空孔を発生させる第1の熱処理は容易に行うことができるので、高品質のSOI基板を効率的に製造することができる。
【0016】
この場合、単結晶シリコン基板に対し、第1の熱処理を行なった後に酸素イオン注入を行なうことが好ましく、特に第1の熱処理を行なった後、表面層を所定量除去し、該除去された表面側から前記酸素イオン注入を行なうことが好ましい。
【0017】
第1の熱処理と酸素イオン注入を行なう順番は必ずしも限定されるものではないが、第1の熱処理を行なった後に酸素イオン注入を行なう方が容易である。また、第1の熱処理により発生する原子空孔の濃度ピークは、通常、酸素イオン注入による表面からの酸素濃度ピークまでの位置よりも深く位置することになる。従って、第1の熱処理を行なった後、表面層の原子空孔濃度が比較的低い部分を所定量除去し、その後シリコン基板の埋め込み酸化膜ができる部位(酸素イオンが注入される部分)を、熱処理前に比べて原子空孔過剰にした状態で酸素イオン注入を行なえば、原子空孔の濃度ピークと酸素の濃度ピークを近づけることができ、原子空孔による効果を一層高めることができる。
【0018】
この場合、第1の熱処理による基板内の原子空孔の濃度ピークが、酸素イオン注入による基板内の酸素濃度ピークと同じか、より浅い位置となるように、第1の熱処理、表面層の除去量、及び酸素イオン注入のうち少なくとも1つの条件を設定することが好ましく、特に、表面層の除去に関しては、単結晶シリコン基板と同一の条件で作製された他の単結晶シリコン基板に前記第1の熱処理を施した後に酸素析出熱処理を施すことにより検出されるDZ層の厚さをあらかじめ調べ、該DZ層の厚さ分を、前記単結晶シリコン基板の除去量として表面層の除去を行なうことができる。
【0019】
このように基板内の原子空孔の濃度ピークが、酸素濃度ピークと同じか、より浅い位置となるように各条件を設定すれば、原子空孔による効果をより確実に奏することができる。特に、表面層の除去については、上記のようにDZ層の厚さを予め調べてこれを表面層の除去量とすれば、原子空孔の濃度が高い部分にイオン注入層を確実に形成させることができ、均一性の高い埋め込み酸化膜の形成をより一層促進させることができる。
【0020】
表面層の除去は、エッチングと化学的機械的研磨の少なくとも一方によって行なうことができる。
表面層の除去の仕方は特に限定されるものではないが、エッチングや、化学的機械的研磨によれば、所定量を容易にかつ正確に除去することができる。
【0021】
また、第1の熱処理については、急速加熱・急速冷却により行なうことが好ましく、熱処理温度に関しては、1000℃以上シリコンの融点以下の温度範囲とし、雰囲気に関しては、窒素またはアンモニアを含む雰囲気内で行なうことが好ましい。
第1の熱処理をこのような条件で行えば、基板内に原子空孔を高濃度で発生させることができ、原子空孔による酸素析出の促進効果を確実に得ることができる。
【0022】
また、第2の熱処理に関しては、0.5℃/min以上、5℃/min以下の昇温速度で行なうことが好ましい。
第2の熱処理初期の昇温時に上記のような昇温速度で熱処理を行えば、析出核の密度が高くなり、成長した酸素析出物がつながった際に凹凸が小さくなり、結果的に、表面粗さ及び界面粗さを小さく抑えることができる。
【0023】
【発明の実施の形態】
以下、本発明に係るSOI基板の製造方法に関し、実施の形態について具体的に説明する。
まず、単結晶シリコン基板(シリコンウェーハ)に対し、基板内に原子空孔を発生させる第1の熱処理を行なう(しばしば、「原子空孔を注入する」と言われる。)。例えば、1000℃以上シリコン融点以下の温度範囲で急速加熱・急速冷却処理(RTA処理)によりシリコン基板内に大量の原子空孔を発生させることができる。RTA処理は、一般的なランプアニール装置を用いて行なうことができる。
【0024】
このような熱処理により発生した原子空孔は、ウェーハの深さ方向に図1(B)に示されるような密度分布を持ち、アニール条件にもよるが、最表面の数μm〜数十μmは外方拡散により熱平衡濃度まで低下してDZ層(無欠陥層)が生じ、DZ層の下には高濃度に原子空孔が含まれる層ができ、1013〜1014/cm3の原子空孔の濃度ピークが発生する。
熱処理雰囲気としては、窒素もしくはアンモニアを含む雰囲気内で熱処理を行なえば基板内に大量の原子空孔を発生させることができ、また、DZ層も比較的薄く形成されるので、高い効率性を発揮できるという利点がある。なお、例えば窒素を含まない雰囲気中で熱処理を行なっても原子空孔の増加効果は認められるが、その量が少なかったり、DZ層が形成される領域が厚くなりすぎる場合があるので、窒素もしくはアンモニアを含む雰囲気が好ましい。
【0025】
第1の熱処理により基板内に原子空孔を発生させた後、基板の表面から酸素イオンを注入して表面の浅い位置に酸素イオン注入層を形成するが、原子空孔による効果を高めるため、イオン注入の前に必要に応じ、図1(A)(B)に示されるように、外方拡散によってできた表面層の原子空孔濃度が比較的低い部分を除去するのが好ましい。
前記したように第1の熱処理としてRTA処理を行なった後、アニール条件にもよるが、最表面数μm〜数十μmの領域には原子空孔の増加がほとんどみられないことがある。一方、酸素イオン注入層を形成した後、熱処理を行なった場合、通常、300−700nmの深さに埋め込み酸化膜が形成される。そのため、酸素イオン注入により形成される酸素イオン注入層が原子空孔の濃度が高い領域と離れて効果が十分得られない場合がある。そこで、第1の熱処理による基板内の原子空孔の濃度ピークと、酸素イオン注入による基板内の酸素濃度ピークとが近づくように、第1の熱処理を行なった後、表面層を所定量除去する。
【0026】
表面層の除去量は、原子空孔分布を数値計算で求めるほか、DZ層の厚さを予め調べ、そのDZ層の厚さ分(深さ)から除去量を設定しても良い。具体的には、第1の熱処理を行なった単結晶シリコン基板と同一条件で作製された他の単結晶シリコン基板に同条件でRTA処理を行なった後、さらに例えば800℃で4時間+1000℃で16時間の酸素析出熱処理を行なってDZ層を検出し、検出されたDZ層の厚さ分を除去量として表面層の除去を行なえば良い。
【0027】
表面層の除去方法は特に限定されるものではないが、通常、シリコンウェーハの加工で行われているエッチングと化学的機械的研磨の少なくとも一方によって行うことができる。また、プラズマアシストドライエッチングのような気相エッチングを行なってもよい(特開平5−160074号公報参照)。
【0028】
次に、酸素イオン注入層を形成するため、除去した表面側から酸素イオン注入を行なう。例えば、注入エネルギーは通常広く行われている150−200keVとすればよく、ドーズ量についても限定されないが、2.5−5.0×1017/cm2のいわゆる低ドーズ量領域で特に効果を大きくすることができる。
また、酸素イオンの注入を分割して行なったり、低ドーズ量の注入に続いて低温で1015/cm2前後の注入を行なうプロセスを併用してもよい。
【0029】
ここで図4は、O+イオンを60keV、120keV、180keVでシリコンウェーハに注入した場合の酸素濃度ピーク(実線)とダメージピーク(点線)の各位置を算出した図である。固体中にイオンを注入したときのダメージ分布、注入分布等の算出は、モンテカルロシミュレーションにより広く実施されている。最も有名なプログラムはSRIM/TRIM(the Stopping and Range of Ions in Matter/the Transport of Ions in Matter)codeであり、インターネットのホームページ(http://www.srim.org/SRIM/SRIMINTRO.htm)よりダウンロードして利用することができる。図4もそのプログラムに基づいて計算したものである。図4に示されるように、酸素イオンを注入すると、注入エネルギーに応じて所定の深さに酸素濃度ピークを有する酸素高濃度層が形成されると同時に、その酸素濃度ピークよりも浅い位置にイオン注入によるダメージのピークを有するダメージ層が発生する。
【0030】
そして、従来、シリコンウエーハに対し、原子空孔を発生させる熱処理を行なわずに、酸素イオン注入と熱処理を順次行っていたが、この場合、前述したようにイオン注入後の高温アニール時に、酸素濃度ピーク近傍で平坦な膜状の酸化膜が形成されるとともにダメージピーク近傍では不均一に酸素析出核形成が生じることになる。そして酸化膜と酸素析出核とがアニールが進むにしたがって結合し、表面側はその粒界の名残が界面のラフネスとして残ってしまう(図3参照)。
【0031】
一方、本発明では、基板の表面近くに原子空孔を高濃度で発生させているので、酸素イオン注入によるダメージ層に原子空孔が高濃度に存在し、イオン注入後の第2の熱処理を行なうと、酸素析出が促進されて熱処理後の酸素析出の密度が高くなる。すなわち、過剰な原子空孔の存在によりアニール初期の昇温時に酸素析出核の密度が高くなり、さらに酸素析出物が成長し、その結果、図2(B)(C)に示されるように、析出物4がつながった際の表面側の界面の凹凸が緩和されることになる。従って、ダメージピーク近傍に形成される酸素析出核の密度を高めることにより、界面ラフネスが抑制されたSIMOX基板11を得ることができる。このような観点から、酸素析出を促進する作用を有する原子空孔の濃度ピークとダメージピークとがほぼ一致することが好ましい。
【0032】
一方、原子空孔が転位の発生源となる格子間シリコンを捕獲することによりSOI層の転位を低減するという効果を高めるためには、原子空孔の濃度ピークが酸素濃度ピークにできるだけ近い領域内に位置するように形成することが好ましい。
従って、酸素析出核の密度を高めて界面ラフネスを抑制する効果と、格子間シリコンを捕獲して転位の発生を低減させる効果を十分発揮させるには、第1の熱処理による基板内の原子空孔の濃度ピークが、酸素イオン注入による基板内の酸素濃度ピークと同じか、より浅い位置となるように、第1の熱処理、表面層の除去量、及び酸素イオン注入のうち少なくとも1つの条件を設定することが望ましい。
【0033】
酸素イオン注入後、酸素イオン注入層を埋め込み酸化膜層に変化させるため、第2の熱処理として高温アニールを行なう。
例えば、酸素濃度が1%以下のAr雰囲気の下、1300℃以上融点以下で3−6時間というような一般的な条件で高温アニールを行なえば良い。このアニールの初期の昇温時に酸素析出核の密度が高くなり、さらに酸素析出物が成長する。その結果、析出物がつながって表面側の界面の凹凸が緩和されることになる。
【0034】
従って、第2の熱処理の初期は析出核をより多く作る条件が好ましく、具体的には600〜1000℃のアニールの昇温速度を5℃/min以下、より好ましくは3℃/min以下とすることが望ましい。このような昇温速度とすれば、アニールの初期で析出核の密度を高めることができる。ただし、昇温速度が0.5℃/min未満になると時間的に非効率となるので、0.5〜5℃/minの昇温速度とするのが望ましい。
【0035】
以上のように、シリコンウエーハに対し、基板内に原子空孔を発生させる第1の熱処理と、酸素イオン注入層を形成する酸素イオン注入と、前記酸素イオン注入層を埋め込み酸化膜層に変化させる第2の熱処理を行なうことにより、埋め込み酸化膜の均一性に優れ、貫通転位の発生が抑制されたSIMOX基板を効率的に製造することができる。
【0036】
なお、埋め込み酸化膜をさらに酸化させるため、必要に応じ、いわゆるITOX処理を行なっても良い。例えば、酸素濃度を50%以上に高めた雰囲気内でアニールを行なうことで表面のSi層を拡散した酸素原子等が埋め込み酸化膜のピンホール内のSiを酸化し、ピンホールを減少させることができる。従って、このようなITOX処理を併用することで埋め込み酸化膜を一層優れたものとすることができる。
【0037】
また、以上の説明においては、原子空孔を注入する第1の熱処理を行ない、ウェーハ表面を所定量除去した後、酸素イオン注入を行なったが、この工程順とするのが有利である。すなわち、原子空孔を注入する第1の熱処理により所定の深さに原子空孔の濃度ピークを形成する場合、表面からミクロンから十ミクロン単位の位置に形成することが最も容易である一方、酸素イオンを注入して酸素濃度ピークが形成される深さは通常は100ナノメートルの単位である。従って、原子空孔の濃度ピークと、酸素濃度ピークができるだけ近い位置となるようにするためには、原子空孔を注入する熱処理を行なった後に、ウェーハ表面を所定量除去し、酸素イオンを注入する、という工程が最も好適である。
【0038】
しかしながら、原子空孔を注入する熱処理条件を調整することにより、ウェーハのごく表面近傍(例えば表面から200nm以内の領域)に原子空孔のピークを形成すれば、酸素イオン注入を行なった後に表面層を除去することなく原子空孔を注入する熱処理を行なうという工程順も可能である。
【0039】
また、酸素イオンを注入する前のウェーハ表面の除去量は、原子空孔を注入する熱処理により決定される注入された原子空孔の深さ方向の濃度プロファイル(あるいはDZ層深さ)により決定するものであるため、除去量を多くする場合には、出発原料ウェーハ(原子空孔を注入する熱処理を加えるウェーハ)としてケミカルエッチドウェーハを用い、除去量が少ない場合はポリッシュドウェーハを用いることが好適であるが、これに限定するものではない。
【0040】
【実施例】
以下、本発明の実施例及び比較例について説明する。
<SOI基板の作製>
チョクラルスキー法により作製されたp型、抵抗率約10Ωcm、結晶方位<100>のシリコン単結晶棒から直径200mmのポリッシュドウェーハを作製した。そのウェーハに下記の条件下でRTA処理を施して2種類のウェーハA、Bをそれぞれ複数枚作製し、RTA処理を施さなかったウェーハをウェーハCとした。
【0041】
(ウェーハA)
Arガス:N2ガス(10%:90%)の雰囲気、1250℃、30秒。
(ウェーハB)
Arガス:NH3ガス(70%:30%)の雰囲気、1250℃、60秒。
【0042】
これらのウェーハA、Bから1枚ずつ抜き取り、800℃で4時間+1000℃で16時間の酸素析出熱処理を行なった後、角度研磨を施した。そして、その角度研磨面をSecco液(0.15mol/リットルの重クロム酸カリウム水溶液と50wt%HF溶液を体積比で1:2で混合した水溶液)により選択エッチングを行い、それぞれのDZ層の厚さを測定したところ、ウェーハAでは約1μm、ウェーハBでは約10μmであることが確認された。
【0043】
次に、上記A、B、Cのウェーハをそれぞれ2枚ずつ用意し、ウェーハAはその表面を、DZ層の厚さ分として、通常のメカノケミカル研磨により1μm研磨し、ウエーハBはその表面を10μm研磨し、ウェーハCは研磨することなく各ウェーハの表面から180keVのエネルギーで3.5×1017の0+イオンを注入した。次いで、各ウエーハに対し、Ar:O2=99.5%:0.5%の雰囲気下、1350℃で4時間アニールを行なった後、Ar:O2=30%:70%の雰囲気下でさらに4時間アニールを行なった。その後、各ウエーハの表面の酸化膜をフッ酸でエッチングした。
【0044】
<評価>
このように作製されたSOI基板(SIMOX基板)のうち、A、B、Cからの各一枚は、希釈Secco液(0.15mol/リットルの重クロム酸カリウム水溶液と50wt%HF溶液と水とを体積比で1:2:15で混合した水溶液)でSOI層の厚さが25nmになるまでエッチングを行ない、SOI層の欠陥部分が埋め込み酸化膜まで達するエッチピットを形成するようにした。さらに50%HF溶液で処理することによりエッチピットが有る部分に露出している埋め込み酸化膜をエッチングした後、これを光学顕微鏡でカウントすることで、SOI層の欠陥密度を求めた。
【0045】
他の一枚は原子間力顕微鏡(AFM)でウェーハ中心部のSOI層の表面粗さを10μm×10μmの範囲で測定し、RMS(Root Mean Square)及びPV(Peak to Valley)値を出した。結果を表1に示す。
【0046】
【表1】
【0047】
次に、シリコンと酸化膜のエッチング選択比の高いKOH水溶液(シリコンはエッチングされるが、酸化膜はほとんどエッチングされない。)で表面シリコン層を選択的にエッチングし酸化膜表面を露出させ、再びAFMで同じ測定を行い表面シリコン層と酸化膜の界面粗さを測定した。結果を表2に示す。
【0048】
【表2】
【0049】
表1及び表2に示されているように、酸素イオン注入の前にRTA処理を行なったウエーハA、Bでは、RTA処理を行なわなかったウエーハCに比べてSOI層の欠陥が非常に少なく、表面粗さと界面粗さについても非常に小さいことが分かった。
【0050】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【0051】
【発明の効果】
以上述べたように本発明の方法によれば、SIMOX法によりSOI基板を製造する際、原子空孔を発生させる熱処理を行なうことにより、酸素析出核の密度を高めて界面粗さを抑制する効果と、格子間シリコンを捕獲して転位の発生を低減させる効果を得ることができる。その結果、SOI層の貫通転位などの欠陥を低減し、また、SOI層表面粗さ、並びにSOI層と埋め込み酸化膜層の界面粗さが非常に小さいSOI基板を効率的に製造することができる。
【図面の簡単な説明】
【図1】本発明によりSOI基板を製造する際の表面層の除去量と原子空孔の濃度分布の関係を示す図である。
(A)表面層の除去量
(B)原子空孔の濃度分布
【図2】本発明によりSOI基板を製造する際の基板内の変化の様子を示す概略図である。
(A)イオン注入後
(B)第2の熱処理中
(C)第2の熱処理後
【図3】従来の方法によりSOI基板を製造する際の基板内の変化の様子を示す概略図である。
(A)イオン注入後
(B)熱処理中
(C)熱処理後
【図4】酸素濃度の分布とダメージの分布を示すグラフである。
【符号の説明】
1…単結晶シリコン基板(シリコンウエーハ)、 2…イオン注入層、
3…酸化膜、 4…酸素析出物、 5…埋め込み酸化膜、
6…SOI層、 7…貫通転位、
10,11…SOI基板(SIMOX基板)。
Claims (8)
- 単結晶シリコン基板に対し、少なくとも、基板内に原子空孔を発生させる第1の熱処理と、酸素イオン注入層を形成する酸素イオン注入と、前記酸素イオン注入層を埋め込み酸化膜層に変化させる第2の熱処理を行ない、前記単結晶シリコン基板に対し、前記第1の熱処理を行なった後、表面層を所定量除去し、該除去された表面側から前記酸素イオン注入を行なうことによりSOI基板を製造することを特徴とするSOI基板の製造方法。
- 前記第1の熱処理による基板内の原子空孔の濃度ピークが、前記酸素イオン注入による基板内の酸素濃度ピークと同じか、より浅い位置となるように、前記第1の熱処理、表面層の除去量、及び酸素イオン注入のうち少なくとも1つの条件を設定することを特徴とする請求項1に記載されたSOI基板の製造方法。
- 前記単結晶シリコン基板と同一の条件で作製された他の単結晶シリコン基板に前記第1の熱処理を施した後に酸素析出熱処理を施すことにより検出されるDZ層の厚さをあらかじめ調べ、該DZ層の厚さ分を、前記単結晶シリコン基板の除去量として表面層の除去を行なうことを特徴とする請求項1または請求項2に記載されたSOI基板の製造方法。
- 前記表面層の除去を、エッチングと化学的機械的研磨の少なくとも一方によって行なうことを特徴とする請求項1ないし請求項3のいずれか一項に記載されたSOI基板の製造方法。
- 前記第1の熱処理を、急速加熱・急速冷却により行なうことを特徴とする請求項1ないし請求項4のいずれか一項に記載されたSOI基板の製造方法。
- 前記第1の熱処理を、1000℃以上シリコンの融点以下の温度範囲で行なうことを特徴とする請求項1ないし請求項5のいずれか一項に記載されたSOI基板の製造方法。
- 前記第1の熱処理を、窒素またはアンモニアを含む雰囲気内で行なうことを特徴とする請求項1ないし請求項6のいずれか一項に記載されたSOI基板の製造方法。
- 前記第2の熱処理を、0.5℃/min以上、5℃/min以下の昇温速度で行なうことを特徴とする請求項1ないし請求項7のいずれか一項に記載されたSOI基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002364470A JP4442090B2 (ja) | 2002-12-16 | 2002-12-16 | Soi基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002364470A JP4442090B2 (ja) | 2002-12-16 | 2002-12-16 | Soi基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004200250A JP2004200250A (ja) | 2004-07-15 |
JP4442090B2 true JP4442090B2 (ja) | 2010-03-31 |
Family
ID=32762293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002364470A Expired - Fee Related JP4442090B2 (ja) | 2002-12-16 | 2002-12-16 | Soi基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4442090B2 (ja) |
-
2002
- 2002-12-16 JP JP2002364470A patent/JP4442090B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004200250A (ja) | 2004-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4331593B2 (ja) | 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法 | |
TWI394204B (zh) | 鍵合晶圓的製造方法 | |
JP4830290B2 (ja) | 直接接合ウェーハの製造方法 | |
JP5135935B2 (ja) | 貼り合わせウエーハの製造方法 | |
JP4820801B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2005522879A (ja) | 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法 | |
JP2008028070A (ja) | 貼り合わせウェーハの製造方法 | |
JP2009176860A (ja) | 貼り合わせウェーハの製造方法 | |
JP6671436B2 (ja) | 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造 | |
JP4419147B2 (ja) | 貼り合わせウェーハの製造方法 | |
TW201009904A (en) | Method of producing bonded wafer | |
JPWO2004075298A1 (ja) | Soiウエーハの製造方法及びsoiウエーハ | |
JP2009253237A (ja) | 貼り合わせウェーハの製造方法 | |
JP5458525B2 (ja) | Soiウェーハの製造方法 | |
JP5239183B2 (ja) | Soiウェーハ及びその製造方法 | |
TWI549192B (zh) | Method of manufacturing wafers | |
JP4442090B2 (ja) | Soi基板の製造方法 | |
JP2004031715A (ja) | Soiウエーハの製造方法及びsoiウエーハ | |
JP5766901B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2007242972A (ja) | Soiウェーハの製造方法 | |
JPH07193072A (ja) | 半導体基板の製造方法 | |
JP2009107905A (ja) | シリコンウェーハの製造方法 | |
JP2009289948A (ja) | 貼り合わせウェーハの製造方法 | |
JP2010040638A (ja) | Soi基板の製造方法 | |
JP2010135538A (ja) | 貼り合わせウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4442090 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |