JPWO2004075298A1 - Soiウエーハの製造方法及びsoiウエーハ - Google Patents

Soiウエーハの製造方法及びsoiウエーハ Download PDF

Info

Publication number
JPWO2004075298A1
JPWO2004075298A1 JP2005502689A JP2005502689A JPWO2004075298A1 JP WO2004075298 A1 JPWO2004075298 A1 JP WO2004075298A1 JP 2005502689 A JP2005502689 A JP 2005502689A JP 2005502689 A JP2005502689 A JP 2005502689A JP WO2004075298 A1 JPWO2004075298 A1 JP WO2004075298A1
Authority
JP
Japan
Prior art keywords
oxide film
buried oxide
thickness
heat treatment
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005502689A
Other languages
English (en)
Other versions
JP4442560B2 (ja
Inventor
横川 功
功 横川
阿賀 浩司
浩司 阿賀
清隆 高野
清隆 高野
三谷 清
清 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of JPWO2004075298A1 publication Critical patent/JPWO2004075298A1/ja
Application granted granted Critical
Publication of JP4442560B2 publication Critical patent/JP4442560B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

本発明は、少なくとも、シリコンウエーハの一方の主表面から酸素イオンを注入して酸素イオン注入層を形成した後、該シリコンウエーハに前記酸素イオン注入層を埋め込み酸化膜に変える酸化膜形成熱処理を行って、埋め込み酸化膜上にSOI層を有するSOIウエーハを製造する方法において、前記シリコンウエーハに埋め込み酸化膜を形成する際に、前記製造されるSOIウエーハが有する埋め込み酸化膜の厚さよりも厚くなるようにして埋め込み酸化膜の形成を行い、その後、該埋め込み酸化膜を形成したシリコンウエーハに埋め込み酸化膜の厚さを減ずる熱処理を行うことを特徴とするSOIウエーハの製造方法である。これにより、SIMOX法を用いて、膜厚が薄くかつ完全性の高い埋め込み酸化膜を有し、またSOI層の結晶性及び表面品質が極めて良好な高品質のSOIウエーハを製造できるSOIウエーハの製造方法が提供される。

Description

本発明は、絶縁体上にシリコン層が形成されたSOI(Silicon on insulator)構造を有するSOIウエーハを製造する方法及びその方法で製造されたSOIウエーハに関する。
近年、絶縁体上にシリコン層(SOI層)が形成されたSOI構造を有するSOIウエーハが、デバイスの高速性、低消費電力性、高耐圧性、耐環境性等に優れていることから、電子デバイス用の高性能LSI用ウエーハとして特に注目されている。
このSOIウエーハを製造する代表的な方法として、貼り合わせ法やSIMOX(Separation by ion−implanted oxygen)法等がある。貼り合わせ法とは、SOI層を形成するボンドウエーハと支持基板となるベースウエーハのうちの少なくとも一方に酸化膜を形成し、その形成した酸化膜を介してボンドウエーハとベースウエーハとを貼り合わせた後、ボンドウエーハを薄膜化することによってSOIウエーハを製造する方法である。
また、SIMOX法とは、シリコンウエーハに酸素イオンを注入した後、熱処理を行うことによってシリコンウエーハ中に埋め込み酸化膜を形成することによってSOIウエーハ(SIMOXウエーハ)を製造する方法である。より具体的に説明すると、例えば図2に示すように、先ず、鏡面研磨等が施されたシリコンウエーハ11を準備し(工程(a’))、続いて工程(b’)で500℃程度に熱せられたシリコンウエーハ11の一方の主表面からウエーハ内部に酸素イオン(O)のイオン注入を行って酸素イオン注入層12を形成する。このとき、イオン注入条件としては、注入エネルギーを通常150〜200keVとし、また酸素イオンのドーズ量は、連続した埋め込み酸化膜を形成するために1.5×10 /cm以上程度の高いドーズ量を必要とする。
その後、工程(c’)においてウエーハに形成した酸素イオン注入層12を埋め込み酸化膜13に変える酸化膜形成熱処理を、例えば不活性ガス雰囲気中で1300℃以上の温度で行うことによって、埋め込み酸化膜13上にSOI層14が形成されたSOIウエーハ15を製造することができる。
このようにSIMOX法により製造されたSOIウエーハは、SOI層や埋め込み酸化膜の膜厚が酸素イオン注入を行う際のイオン注入エネルギーやドーズ量により決まるため、優れた膜厚均一性を容易に得ることができるという利点を有し、また上記の貼り合わせ法のように2枚のウエーハを必要とせずに1枚のシリコンウエーハからSOIウエーハを製造することができるため、比較的低コストでの製造が可能である。
しかしながら、SIMOX法を用いて上記のように高ドーズ量で酸素イオンの注入を行った場合、埋め込み酸化膜の完全性を高めることができるものの、大量の酸素イオンが通過したウエーハ表面にダメージが導入されるため、酸化膜形成熱処理を行う際にSOI層に高密度に貫通転位が発生し易く、良好な結晶品質を有するSOI層が得られにくいという問題があった。
このような問題を解決するために、様々な研究及び検討が重ねられてきた。その中で、低ドーズ量の酸素イオン注入でも連続した埋め込み酸化膜が形成できることが見出され、貫通転位密度の低いSOIウエーハを製造できることが可能となった(SOIの科学、UCS半導体基盤技術研究会編集、リアライズ社発行、p.26−30参照)。このとき、酸素イオンのドーズ量は約4×1017/cmに限定されるため、このドーズ量の範囲はドーズウインドウとして知られている。
しかしながら、このような低ドーズ量で形成された埋め込み酸化膜は、貫通転位を低減することはできるものの、埋め込み酸化膜の絶縁不良を引き起こすピンホールが形成されやすく、高ドーズ量で形成した埋め込み酸化膜に比べて埋め込み酸化膜の品質が低いものであった。
そこで、低ドーズ量のイオン注入によって形成された埋め込み酸化膜の品質を改善するために様々な方法が提案されている。例えば、通常の酸化膜形成熱処理を行った後に、引き続き高温酸素雰囲気中で酸化処理を行う、いわゆる内部酸化処理(以下、ITOX(Internal Thermal Oxidation)処理と記載する場合がある)により、埋め込み酸化膜の品質を高める方法が提案されている(特許第3036619号公報参照)。このように低ドーズ量で酸素イオン注入を行うSIMOX法にITOX処理を付加することによって、埋め込み酸化膜が厚膜化されてその品質が改善され、ピンホール密度が低く埋め込み酸化膜の完全性が高められた高品質のSIMOXウエーハを製造することが可能となった。
ところが、近年の半導体デバイスの高集積化に伴い、より高品質のSOIウエーハの製造が望まれており、例えば厚さの薄い埋め込み酸化膜を有するSOIウエーハが求められいる。さらに、今後、SOIウエーハが有する埋め込み酸化膜の厚さは、100nmから50nm、あるいはそれ未満へとさらに薄くなる方向に進むと考えられる。
しかしながら、上記のようにSIMOX法を用いてSOIウエーハを製造する際に、例えば、連続した埋め込み酸化膜を形成するために必要となる高ドーズ量で酸素イオンの注入を行った場合、SOIウエーハに形成される埋め込み酸化膜の厚さはどうしてもある厚さ以上になってしまい、上記のような厚さの薄い埋め込み酸化膜を形成することはできなかった。
また、酸素イオンの注入を約4×1017/cm(ドーズウインドウ)の低ドーズ量で行ってSOIウエーハの製造を行う場合では厚さの薄い埋め込み酸化膜を形成できるものの、酸化膜の品質が低いために上記のように埋め込み酸化膜の品質を向上させるITOX処理を行う必要があり、シリコンウエーハ中の埋め込み酸化膜は厚膜化されて厚いものとなってしまう。したがって、SIMOX法により、完全性が高くかつ近年要求されるような膜厚の薄い埋め込み酸化膜を有するSOIウエーハを製造することは極めて困難であった。
さらに、上記SIMOX法により製造されたSOIウエーハは、前述の貼り合わせ法により製造したSOIウエーハに比べて、膜厚均一性及び製造コストの点で優れているものの、SOI層に存在する結晶欠陥が多くSOI層の結晶性に劣り、またSOI層の表面粗さも大きいという問題がある。そのため、SIMOX法によるSOIウエーハの製造では、SOI層の結晶性の向上及び表面品質の向上も望まれている。
そこで本発明は、上記問題点に鑑みてなされたものであり、本発明の目的は、SIMOX法を用いて、膜厚が薄くかつ完全性の高い埋め込み酸化膜を有し、またSOI層の結晶性及び表面品質が極めて良好な高品質のSOIウエーハを製造できるSOIウエーハの製造方法を提供することにある。
上記目的を達成するために、本発明によれば、少なくとも、シリコンウエーハの一方の主表面から酸素イオンを注入して酸素イオン注入層を形成した後、該シリコンウエーハに前記酸素イオン注入層を埋め込み酸化膜に変える酸化膜形成熱処理を行って、埋め込み酸化膜上にSOI層を有するSOIウエーハを製造する方法において、前記シリコンウエーハに埋め込み酸化膜を形成する際に、前記製造されるSOIウエーハが有する埋め込み酸化膜の厚さよりも厚くなるようにして埋め込み酸化膜の形成を行い、その後、該埋め込み酸化膜を形成したシリコンウエーハに埋め込み酸化膜の厚さを減ずる熱処理を行うことを特徴とするSOIウエーハの製造方法が提供される。
このように、SIMOX法を用いてSOIウエーハを製造する方法において、シリコンウエーハに埋め込み酸化膜を形成する際に、一旦製造されるSOIウエーハにおいて所望される埋め込み酸化膜の厚さよりも厚くなるようにして埋め込み酸化膜の形成を行い、その後シリコンウエーハに埋め込み酸化膜の厚さを減ずる熱処理を行うことによって、例えば100nm以下、さらに50nm未満といった膜厚が薄くかつ完全性が高められた埋め込み酸化膜を有する高品質のSOIウエーハを容易に製造することができる。また、上記のように熱処理によって埋め込み酸化膜の膜厚を減少させるので、膜厚が減少した部分は還元されて結晶性が良好なシリコン層となり、さらに、埋め込み酸化膜厚を減ずる熱処理の間にその結晶性が良好なシリコン層を種としてSOI層が固層成長するのでSOI層の結晶性が極めて良好となり、また同時にSOI層の表面粗さも向上して表面品質を改善することができる。
このとき、前記埋め込み酸化膜の厚さを減ずる熱処理を、水素ガス、アルゴンガス、またはこれらの混合ガス雰囲気下で1000℃以上の温度で行うことが好ましい。
このような条件で酸化膜の厚さを減ずる熱処理を行うことによって、効果的に酸化膜の厚さを減少させて、所望の薄い厚さを有する埋め込み酸化膜を確実に得ることができるとともに、SOI層の結晶性及び表面品質も確実に改善することができる。
また、前記埋め込み酸化膜の厚さを減ずる熱処理の熱処理雰囲気中に含まれる酸素の濃度を10ppm以下とすることが好ましい。
埋め込み酸化膜の厚さを減ずる熱処理を行う際に、熱処理雰囲気中に10ppmを超える濃度で酸素が含まれていると、熱処理中にSOIウエーハの表面がエッチングされてSOI層の表面粗さや膜厚均一性が悪化する恐れがある。したがって、このように埋め込み酸化膜の厚さを減ずる熱処理の熱処理雰囲気中に含まれる酸素の濃度を10ppm以下とすることによって、熱処理中にウエーハ表面がエッチングされることを防止して、優れた表面粗さ及び膜厚均一性を有するSOI層が形成されたSOIウエーハを製造することができる。
さらに、前記埋め込み酸化膜の厚さを減ずる熱処理において使用されるウエーハボート及び/または熱処理チューブの材質を、Si、SiC、または少なくともこれらが内壁面にコートされたものとすることが好ましい。
このように、埋め込み酸化膜の厚さを減ずる熱処理において、ウエーハボート及び/または熱処理チューブの材質が主成分として酸素を含まないSi、SiC、または少なくともこれらが内壁面にコートされたものを使用すれば、熱処理雰囲気中の酸素濃度を低く維持することができるため、上述のように埋め込み酸化膜の厚さを減ずる熱処理の際にウエーハ表面で生じるエッチングを確実に防止することができる。
また、本発明のSOIウエーハの製造方法では、前記シリコンウエーハに埋め込み酸化膜を形成する際に、前記酸化膜形成熱処理を行った後、該シリコンウエーハに埋め込み酸化膜の内部酸化処理を行うことが好ましい。
このように、シリコンウエーハに酸化膜形成熱処理を行った後に埋め込み酸化膜の内部酸化処理、すなわちITOX処理を追加して埋め込み酸化膜を形成する様にすれば、埋め込み酸化膜の厚さを製造されるSOIウエーハの埋め込み酸化膜の厚さより厚くすることが容易に可能となる。さらに、例えば低ドーズ量で酸素イオンを注入して埋め込み酸化膜を形成する場合では、このITOX処理を行うことによって埋め込み酸化膜の品質を向上させて、埋め込み酸化膜の完全性が高く極めて高品質のSOIウエーハを製造することができる。
また、前記埋め込み酸化膜の厚さを減ずる熱処理を行った後、さらに犠牲酸化処理を行い、SOI層の膜厚調整を行うことが好ましい。
このように、埋め込み酸化膜の厚さを減ずる熱処理後に、さらにSOI層に熱酸化膜を形成し、その酸化膜を除去する、いわゆる犠牲酸化処理を行うことによって、酸素イオン注入によってSOIウエーハの表面に生じているダメージ層を除去でき、またSOI層の結晶品質を一層高めつつ、SOI層の膜厚調整を行うことができる。
そして、本発明によれば、上記本発明のSOIウエーハの製造方法により製造されたSOIウエーハを提供することができる。
本発明のSOIウエーハの製造方法により製造されたSOIウエーハであれば、膜厚が薄くかつ完全性の高い埋め込み酸化膜を有し、またSOI層の結晶性及び表面品質が極めて良好な高品質のSIMOXウエーハとすることができる。
特に、本発明では、前記SOIウエーハの埋め込み酸化膜厚が50nm未満とすることができる。
このように、本発明のSOIウエーハは、従来では製造が困難とされていた埋め込み酸化膜厚が50nm未満である非常に高品質のSIMOXウエーハとすることができる。
以上説明したように、本発明によれば、SIMOX法を用いて、埋め込み酸化膜の膜厚が薄くかつ完全性も高く、またSOI層の結晶性及び表面品質が極めて良好な高品質のSOIウエーハを容易に製造することができる。
図1は、本発明に係るSIMOX法によるSOIウエーハの製造方法の一例を示したフロー図である。
図2は、従来のSIMOX法によるSOIウエーハの製造方法を示したフロー図である。
図3は、埋め込み酸化膜の厚さを減ずる熱処理の熱処理時間と埋め込み酸化膜の厚さ減少量の関係、及びSOIウエーハに形成されているSOI層の厚さと埋め込み酸化膜の厚さ減少量の関係を示したグラフである。
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
半導体デバイスの高集積化により、SOIウエーハに形成される埋め込み酸化膜には100nm以下といった膜厚が薄いものが求められており、さらに将来的には、埋め込み酸化膜の薄膜化への要求は一層進み、例えば50nmあるいはそれ未満の20nm、10nmといった厚さの埋め込み酸化膜厚を有するSOIウエーハの製造が求められることが考えられる。
しかしながら、SIMOX法を用いてSOIウエーハを製造する場合、前述のように必然的に埋め込み酸化膜の膜厚は厚くなってしまうため、従来のSIMOX法によるSOIウエーハの製造では、膜厚が薄くかつ完全性の高い埋め込み酸化膜を有する高品質のSOIウエーハを製造することは出来なかった。
そこで、本発明者等は、SIMOX法を用いて埋め込み酸化膜の膜厚が薄くかつ完全性が高められたSOIウエーハを製造するための方法について鋭意研究及び検討を重ねた。その結果、シリコンウエーハに埋め込み酸化膜を形成する際に、一旦最終的に製造されるSOIウエーハが有する埋め込み酸化膜の厚さよりも厚くなるようにして埋め込み酸化膜の形成を行い、その後、この厚く埋め込み酸化膜を形成したシリコンウエーハに埋め込み酸化膜の厚さを減ずる熱処理を行うことによって、SIMOX法で製造されるSOIウエーハの埋め込み酸化膜の膜厚を減少させることができること、さらにそれによって、従来よりも膜厚が薄くかつ完全性が高い埋め込み酸化膜を有しており、SOI層の結晶性及び表面品質も極めて良好な高品質のSOIウエーハが製造できることを見出し、本発明を完成させた。
以下、本発明のSOIウエーハの製造方法について、SIMOX法により低ドーズ量(ドーズウインドウ)で酸素イオンの注入を行って埋め込み酸化膜を形成する場合を例に挙げて、図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。ここで、図1は、本発明に係るSIMOX法によりSOIウエーハを製造する方法の一例を示すフロー図である。
先ず、鏡面研磨が施されたシリコンウエーハ1を準備する(工程(a))。このようにシリコンウエーハに鏡面研磨が施されていれば、ウエーハの鏡面研磨面における平坦性が製造されるSOIウエーハにほぼ維持されるため、高い平坦性を有するSOIウエーハを得ることができる。
続いて、工程(b)で500℃程度に加熱したシリコンウエーハ1の一方の主表面から酸素イオン(O)を所定の深さにイオン注入して酸素イオン注入層2を形成する。このとき、イオン注入条件は特に限定されるものではないが、例えば、注入エネルギーは一般的に広く用いられている150〜200keV程度とし、またドーズ量はその後行う酸化膜形成熱処理において貫通転位の発生を防止するために約4.0×1017/cmの低ドーズ量にしてイオン注入を行う。このとき、必要に応じて、酸素イオンの注入を分割して行うこともできる。
シリコンウエーハ1に酸素イオン注入層2を形成した後、工程(c)において酸素イオン注入層2を埋め込み酸化膜3に変える酸化膜形成熱処理を行う。酸化膜形成熱処理の熱処理条件は、酸素イオン注入層を埋め込み酸化膜に変えることができれば特に限定されるものではないが、例えば、酸素濃度が1%以下のアルゴンガス雰囲気中、1300℃以上シリコン融点以下の温度で3〜6時間の熱処理を行うことによって、埋め込み酸化膜3を形成することができる。このとき、埋め込み酸化膜3は、酸素イオンのドーズ量が低いため、膜厚が薄くまたピンホールが形成され易い。
次に、工程(d)において、埋め込み酸化膜の品質を向上させるために、シリコンウエーハに埋め込み酸化膜の内部酸化処理(ITOX処理)を行う。例えば、埋め込み酸化膜3を形成したシリコンウエーハに酸素ガス雰囲気中、1150℃〜シリコン融点未満の温度で数時間のITOX処理を行うことによって、シリコンウエーハ内に厚膜化した埋め込み酸化膜4を形成することができる。このようにITOX処理を行うことにより、埋め込み酸化膜のピンホールを減少させるとともにSOI層と埋め込み酸化膜との界面粗さも改善して、品質の優れた埋め込み酸化膜を得ることができる。
尚、工程(c)の酸化膜形成熱処理直後の埋め込み酸化膜3の厚さが、最終的に製造されるSOIウエーハで要求される埋め込み酸化膜の厚さよりも厚い場合には、前記ITOX処理は必ずしも必要ではないが、この場合であってもITOX処理を追加することにより、埋め込み酸化膜の品質を向上させることができる。
また、このようにシリコンウエーハにITOX処理を行った場合、ウエーハ表面には熱酸化膜5が形成される。
その後、ウエーハ表面に形成されている熱酸化膜5をエッチングや化学的機械的研磨等によって除去した後、工程(e)で膜厚の厚い埋め込み酸化膜4が形成されているシリコンウエーハに埋め込み酸化膜の厚さを減ずる熱処理を行う。このように埋め込み酸化膜の厚さを減ずる熱処理を行うことによって、膜厚が所望の厚さまで減少した埋め込み酸化膜6とこの埋め込み酸化膜6上にSOI層7とを有するSOIウエーハ8を製造することができる。この最終的に得られるSOIウエーハ8の埋め込み酸化膜6の厚さは、製品規格により決定されるものであり、本発明では100nm以下、さらには50nm以下、また50nm未満の非常に薄い埋め込み酸化膜を形成することができる。
尚、上記フローではITOX処理の後に埋め込み酸化膜の厚さを減ずる熱処理を行ったが、埋め込み酸化膜を減ずる熱処理の後にITOX処理を行ったり、これらを繰り返し行って埋め込み酸化膜質をさらに高めることも可能である。
また、本発明は、このように熱処理を行って埋め込み酸化膜の膜厚を減少させるので、膜厚が減少した部分は還元されて結晶性が良好なシリコン層となり、さらにこの熱処理の間にその結晶性が良好なシリコン層を種としてSOI層が固層成長するのでSOI層の結晶性を向上させることができ、また同時にSOI層の表面粗さも向上させてその表面品質を改善することもできる。
尚、この埋め込み酸化膜の厚さを減ずる熱処理を行う際に、ITOX処理によって形成された熱酸化膜5がウエーハ表面に残存していると、埋め込み酸化膜の膜厚を減少させ難い。したがって、シリコンウエーハの表面に酸化膜が形成されている場合は、上記のようにウエーハ表面の酸化膜を除去して、ウエーハ表面に酸化膜が無い状態で埋め込み酸化膜の厚さを減ずる熱処理を行うのが好ましい。
また、上記埋め込み酸化膜の厚さを減ずる熱処理の熱処理条件は必要に応じて決定することができ、特に限定されるものではないが、例えば水素ガス、アルゴンガス、またはこれらの混合ガス雰囲気下で1000℃以上、好ましくは1100℃以上、より好ましくは1150℃以上の温度で行う。このような熱処理条件で酸化膜の厚さを減ずる熱処理を行うことによって、効果的に埋め込み酸化膜の厚さを減少させて、製品規格となる例えば10〜80nmのような100nm未満の厚さを有する埋め込み酸化膜を容易に得ることができる。
ここで、埋め込み酸化膜の厚さを減ずる熱処理の熱処理時間と埋め込み酸化膜の厚さ減少量の関係、及びSOIウエーハに形成されているSOI層の厚さと埋め込み酸化膜の厚さ減少量の関係について調べた実験結果について示す。
先ず、熱処理時間と埋め込み酸化膜の厚さ減少量の関係を調べるために、ITOX処理後、ウエーハ表面に形成されている熱酸化膜を除去して、埋め込み酸化膜上に276nmの厚さのSOI層を有するシリコンウエーハを3枚用意した。次に、それぞれのシリコンウエーハにアルゴンガス100%雰囲気下、1200℃で1、2、4時間の熱処理時間で埋め込み酸化膜の厚さを減ずる熱処理を行った後、各熱処理条件における埋め込み酸化膜の厚さ減少量を測定した。この埋め込み酸化膜の厚さ減少量の測定は、熱処理前後のシリコンウエーハの埋め込み酸化膜の厚さを多層膜分光エリプソメーター(SOPRA社製)を用いて測定することによって行った。
その結果、図3に示したように、熱処理時間が長くなるにつれて埋め込み酸化膜の厚さ減少量が大きくなることがわかった。また、図3には示してないが、同じ熱処理時間の場合では、熱処理温度が高くなるほど埋め込み酸化膜の厚さの減少量が大きく、1000℃未満の温度では酸化膜の厚さ減少量が非常に小さかった。
次に、埋め込み酸化膜上に160nmの厚さのSOI層を有するシリコンウエーハを用意し、そのシリコンウエーハにアルゴンガス100%雰囲気下、1200℃で1時間の埋め込み酸化膜の厚さを減ずる熱処理を行い、上記と同様にして埋め込み酸化膜の厚さ減少量を測定した。その測定結果も図3に併せて示す。
図3から明らかであるように、埋め込み酸化膜上に形成するSOI層の厚さを276nmから160nmへと薄くすることによって、熱処理における埋め込み酸化膜の厚さ減少量が大きくなっており、SOI層の膜厚に応じて埋め込み酸化膜の厚さ減少量が変化することがわかる。したがって、埋め込み酸化膜の厚さを減ずる熱処理を行うときは、埋め込み酸化膜上に形成されているSOI層の厚さも制御して、熱処理条件を決定することが望ましい。
また、上記埋め込み酸化膜の厚さを減ずる熱処理を行う際、熱処理雰囲気中に含まれる酸素の濃度が10ppmより高い場合、熱処理中にSOIウエーハの表面がエッチングされてSOI層の表面粗さや膜厚均一性が悪化する恐れがある。したがって、埋め込み酸化膜の厚さを減ずる熱処理を行う際、熱処理雰囲気中に含まれる酸素の濃度を10ppm以下とすることが好ましく、それによって、熱処理中にSOIウエーハの表面がエッチングされることを防止して、優れた表面粗さ及び膜厚均一性を有するSOI層が形成されたSOIウエーハを製造することができる。
また、上記埋め込み酸化膜の厚さを減ずる熱処理を行う際に用いられる熱処理装置は特に限定されるものではなく、一般的に用いられている熱処理装置を用いることができる。しかしながら、ウエーハを保持するウエーハボートや反応室を形成する熱処理チューブに例えば通常よく使用されている石英ボートや石英チューブを用いると、それらに主成分として含まれている酸素の影響により、上述したようにSOIウエーハの表面がエッチングされてSOI層の表面粗さや膜厚均一性が悪化する恐れがある。
したがって、本発明の埋め込み酸化膜の厚さを減ずる熱処理において使用されるウエーハボート及び/または熱処理チューブの材質は、主成分として酸素を含まないSi、SiC、または少なくともこれらが内壁面にコートされたものを使用することが好ましい。このような材質のウエーハボートや熱処理チューブを使用することによって、熱処理雰囲気中の酸素濃度を低く維持して、熱処理の際にウエーハ表面で生じるエッチングを確実に防止することができる。
さらに、本発明のSOIウエーハの製造方法では、上記の埋め込み酸化膜の厚さを減ずる熱処理を行った後にSOI層に熱酸化膜を形成し、その酸化膜を除去するという、いわゆる犠牲酸化処理を行うことが好ましい。
例えば、埋め込み酸化膜の厚さを減ずる熱処理を行った後に、酸化性雰囲気下の熱処理を行ってSOI層の表面に酸化膜を形成し、その後、SOI層の表面に形成した酸化膜をHFを含む水溶液でエッチングして除去するようにすれば良い。このようにHFを含む水溶液でエッチングするようにすれば、酸化膜のみがエッチングにより除去され、犠牲酸化によりダメージや重金属等の汚染物を除去したSOIウエーハを得ることができる。
このように埋め込み酸化膜の厚さを減ずる熱処理後にさらに犠牲酸化処理を行うことによって、酸素イオン注入によってSOIウエーハの表面に生じているダメージ層を確実に除去でき、さらにSOI層の結晶品質を一層高めつつSOI層の膜厚調整を行うことができるため、より高品質のSOIウエーハを製造することができる。
以上のような方法でSOIウエーハを製造することによって、品質が安定するある程度厚い埋め込み酸化膜を一旦形成し、その後埋め込み酸化膜の厚さを減ずる熱処理を行って埋め込み酸化膜の厚さを減少させるので、埋め込み酸化膜の厚さが薄くかつ完全性が高く、またSOI層の結晶性及び表面品質も極めて良好な高品質のSOIウエーハを容易に製造することができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
鏡面研磨が施された直径200mmのシリコンウエーハを用意し、SIMOX法により製品規格として80nmの厚さの埋め込み酸化膜を有するSOIウエーハの製造を行った。
先ず、500℃程度に加熱したシリコンウエーハの一方の主表面から酸素イオンを注入エネルギーが180keV、ドーズ量が4×1017/cmの条件でイオン注入して、ウエーハ内に酸素イオン注入層を形成した。続いて、酸化膜形成熱処理を酸素濃度が0.5%のアルゴンガス雰囲気下、1350℃で4時間行って、シリコンウエーハ内の酸素イオン注入層を埋め込み酸化膜に変えた後、ITOX処理をアルゴンガスと酸素ガスの混合ガス雰囲気下(酸素濃度70%)、1350℃で4時間行って、シリコンウエーハ内の埋め込み酸化膜を厚膜化した。
次に、ウエーハ表面に形成されている熱酸化膜をHFを含む水溶液でエッチング除去した後、得られたシリコンウエーハにアルゴンガス雰囲気下(酸素濃度10ppm以下)、1200℃で4時間の埋め込み酸化膜の厚さを減ずる熱処理を行い、埋め込み酸化膜の厚さを30nm減少させて80nmの厚さの埋め込み酸化膜を有するSOIウエーハを製造した。
(比較例1)
鏡面研磨が施された直径200mmのシリコンウエーハを用意し、先ず、500℃程度に加熱したシリコンウエーハの一方の主表面から酸素イオンを注入エネルギーが180keV、ドーズ量が4×1017/cmの条件でイオン注入して、酸素イオン注入層を形成した。続いて、酸化膜形成熱処理を酸素濃度が0.5%のアルゴンガス雰囲気下、1350℃で4時間行って、シリコンウエーハ内の酸素イオン注入層を埋め込み酸化膜に変えた後、ITOX処理をアルゴンガスと酸素ガスの混合ガス雰囲気下(酸素濃度70%)、1350℃で4時間行い、シリコンウエーハ内の埋め込み酸化膜を厚膜化して110nmの厚さの埋め込み酸化膜を有するSOIウエーハを製造した(埋め込み酸化膜の厚さを減ずる熱処理は行わない)。
(比較例2)
鏡面研磨が施された直径200mmのシリコンウエーハを用意し、先ず、500℃程度に加熱したシリコンウエーハの一方の主表面から酸素イオンを注入エネルギーが180keV、ドーズ量が4×1017/cmの条件でイオン注入して、酸素イオン注入層を形成した。続いて、酸化膜形成熱処理を酸素濃度が0.5%のアルゴンガス雰囲気下、1350℃で4時間行うことによって、シリコンウエーハ内の酸素イオン注入層を埋め込み酸化膜に変えて80nmの厚さの埋め込み酸化膜を有するSOIウエーハを製造した(ITOX処理、及び埋め込み酸化膜の厚さを減ずる熱処理は行わない)。
上記実施例1及び比較例1、2で製造したSOIウエーハについて、各SOIウエーハをHF水溶液に浸漬した後、それぞれのSOIウエーハのSOI層に形成されたHF欠陥及び埋め込み酸化膜に形成されたピンホールを光学顕微鏡で観察してその密度を測定した。これらの測定結果を、上記のSOIウエーハの製造条件とともに以下の表1に示す。
Figure 2004075298
表1に示したように、本発明のSOIウエーハ(実施例1)は、埋め込み酸化膜の膜厚が80nmと薄いにも関わらず、従来のITOX処理を行ったSIMOXウエーハ(比較例1)と同等の品質の埋め込み酸化膜を有していることが分かる。それに対して、比較例2のSOIウエーハは、80nmの膜厚の埋め込み酸化膜を形成するためにITOX処理を行わなかったので、埋め込み酸化膜にピンホールが顕著に発生してしまい、埋め込み酸化膜の品質が非常に低いものであった。
また、実施例1及び比較例1と同条件でSOIウエーハを再度それぞれ作製した後、さらに犠牲酸化処理を行って30nm以下の厚さのSOI層を有するSOIウエーハを製造した。そして、上記と同様に各SOIウエーハのHF欠陥密度を測定し、その比較を行ったところ、両SOIウエーハにほとんど差異はみられなかった。すなわち、本発明のSOIウエーハは、埋め込み酸化膜の厚さを減ずる熱処理によりSiOが還元されてSOI層となった領域においても、十分な結晶性が得られていることが確認できた。
上記実施例1と同一条件により作製された80nmの厚さの埋め込み酸化膜を有するSOIウエーハを複数枚用意し、これらに、アルゴンガス雰囲気下(酸素濃度10ppm以下)で1200℃の埋め込み酸化膜の厚さを減ずる熱処理を、熱処理時間を調整して追加することにより、最終的な埋め込み酸化膜厚が40nm、20nm、10nm、5nmのSOIウエーハが得られた。そして、これらのSOIウエーハについても、実施例1と同様にHF欠陥密度およびピンホール密度を測定した結果、実施例1および比較例1と同等であることがわかった。
このように、本発明によれば、SOIウエーハを作製する際に2枚のウエーハを必要とする貼り合わせ法を用いずに、1枚のウエーハからSOIウエーハが作製できるSIMOX法を採用した場合であっても、従来のSIMOX法では得ることのできなかった埋め込み酸化膜厚が50nm未満である高品質のSOIウエーハを得ることができる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記実施の形態においては、主に酸素イオンを低ドーズ量(ドーズウインドウ)で注入することによってSOIウエーハの製造を行っているが、本発明はこれに限定されるものではなく、高ドーズ量で酸素イオン注入を行ってSOIウエーハを製造する場合にも同様に適用することができる。例えば、高ドーズ量で酸素イオンを注入して所望の厚さよりも膜厚を厚くして埋め込み酸化膜を形成した後、埋め込み酸化膜の厚さを減ずる熱処理を行うことによって、所望の膜厚の薄い埋め込み酸化膜が形成されたSIMOXウエーハを製造すことができる。

Claims (8)

  1. 少なくとも、シリコンウエーハの一方の主表面から酸素イオンを注入して酸素イオン注入層を形成した後、該シリコンウエーハに前記酸素イオン注入層を埋め込み酸化膜に変える酸化膜形成熱処理を行って、埋め込み酸化膜上にSOI層を有するSOIウエーハを製造する方法において、前記シリコンウエーハに埋め込み酸化膜を形成する際に、前記製造されるSOIウエーハが有する埋め込み酸化膜の厚さよりも厚くなるようにして埋め込み酸化膜の形成を行い、その後、該埋め込み酸化膜を形成したシリコンウエーハに埋め込み酸化膜の厚さを減ずる熱処理を行うことを特徴とするSOIウエーハの製造方法。
  2. 前記埋め込み酸化膜の厚さを減ずる熱処理を、水素ガス、アルゴンガス、またはこれらの混合ガス雰囲気下で1000℃以上の温度で行うことを特徴とする請求項1に記載のSOIウエーハの製造方法。
  3. 前記埋め込み酸化膜の厚さを減ずる熱処理の熱処理雰囲気中に含まれる酸素の濃度を10ppm以下とすることを特徴とする請求項1または請求項2に記載のSOIウエーハの製造方法。
  4. 前記埋め込み酸化膜の厚さを減ずる熱処理において使用されるウエーハボート及び/または熱処理チューブの材質を、Si、SiC、または少なくともこれらが内壁面にコートされたものとすることを特徴とする請求項1ないし請求項3のいずれか一項に記載のSOIウエーハの製造方法。
  5. 前記シリコンウエーハに埋め込み酸化膜を形成する際に、前記酸化膜形成熱処理を行った後、該シリコンウエーハに埋め込み酸化膜の内部酸化処理を行うことを特徴とする請求項1ないし請求項4のいずれか一項に記載のSOIウエーハの製造方法。
  6. 前記埋め込み酸化膜の厚さを減ずる熱処理を行った後、さらに犠牲酸化処理を行い、SOI層の膜厚調整を行うことを特徴とする請求項1ないし請求項5のいずれか一項に記載のSOIウエーハの製造方法。
  7. 請求項1ないし請求項6のいずれか一項に記載のSOIウエーハの製造方法により製造されたSOIウエーハ。
  8. 前記SOIウエーハの埋め込み酸化膜厚が50nm未満であることを特徴とする請求項7に記載のSOIウエーハ。
JP2005502689A 2003-02-19 2004-02-13 Soiウエーハの製造方法 Expired - Fee Related JP4442560B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003040875 2003-02-19
JP2003040875 2003-02-19
PCT/JP2004/001557 WO2004075298A1 (ja) 2003-02-19 2004-02-13 Soiウエーハの製造方法及びsoiウエーハ

Publications (2)

Publication Number Publication Date
JPWO2004075298A1 true JPWO2004075298A1 (ja) 2006-06-01
JP4442560B2 JP4442560B2 (ja) 2010-03-31

Family

ID=32905270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005502689A Expired - Fee Related JP4442560B2 (ja) 2003-02-19 2004-02-13 Soiウエーハの製造方法

Country Status (7)

Country Link
US (1) US7524744B2 (ja)
EP (1) EP1596437A4 (ja)
JP (1) JP4442560B2 (ja)
KR (1) KR100947815B1 (ja)
CN (1) CN100418194C (ja)
TW (1) TW200416814A (ja)
WO (1) WO2004075298A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1719179B1 (en) * 2004-02-25 2018-10-03 Sony Semiconductor Solutions Corporation Photodetecting device
JP5374805B2 (ja) * 2006-03-27 2013-12-25 株式会社Sumco Simoxウェーハの製造方法
CN101427347B (zh) * 2006-04-24 2010-12-01 信越半导体股份有限公司 Soi晶片的制造方法
WO2008078133A1 (en) * 2006-12-26 2008-07-03 S.O.I.Tec Silicon On Insulator Technologies Method for producing a semiconductor-on-insulator structure
JP5368996B2 (ja) * 2006-12-26 2013-12-18 ソイテック 半導体オンインシュレータ構造体を製造する方法
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
EP2109883A1 (en) 2007-02-08 2009-10-21 S.O.I.T.E.C. Silicon on Insulator Technologies Method of fabrication of highly heat dissipative substrates
WO2008114099A1 (en) 2007-03-19 2008-09-25 S.O.I.Tec Silicon On Insulator Technologies Patterned thin soi
JP2011504655A (ja) * 2007-11-23 2011-02-10 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ 精密な酸化物の溶解
WO2009104060A1 (en) * 2008-02-20 2009-08-27 S.O.I.Tec Silicon On Insulator Technologies Oxidation after oxide dissolution
JP2010027959A (ja) * 2008-07-23 2010-02-04 Sumco Corp 高抵抗simoxウェーハの製造方法
JP5493345B2 (ja) * 2008-12-11 2014-05-14 信越半導体株式会社 Soiウェーハの製造方法
KR100987794B1 (ko) 2008-12-22 2010-10-13 한국전자통신연구원 반도체 장치의 제조 방법
US8168507B2 (en) 2009-08-21 2012-05-01 International Business Machines Corporation Structure and method of forming enhanced array device isolation for implanted plate EDRAM
CN101958317A (zh) * 2010-07-23 2011-01-26 上海宏力半导体制造有限公司 一种晶圆结构及其制造方法
FR2964495A1 (fr) * 2010-09-02 2012-03-09 Soitec Silicon On Insulator Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine
FR2972564B1 (fr) 2011-03-08 2016-11-04 S O I Tec Silicon On Insulator Tech Procédé de traitement d'une structure de type semi-conducteur sur isolant
FR2998418B1 (fr) * 2012-11-20 2014-11-21 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur sur isolant
WO2014158955A1 (en) * 2013-03-12 2014-10-02 Applied Materials, Inc. Pinhole evaluation method of dielectric films for metal oxide semiconductor tft
CN103579109B (zh) * 2013-11-01 2016-06-08 电子科技大学 一种光电集成电路的制造方法
CN107393863A (zh) * 2017-05-22 2017-11-24 茆胜 Oled微型显示器ic片及其制备方法
US11245051B2 (en) 2018-10-12 2022-02-08 Boe Technology Group Co., Ltd. Micro light emitting diode apparatus and fabricating method thereof

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310689A (en) 1990-04-02 1994-05-10 Motorola, Inc. Method of forming a SIMOX structure
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Soi基板の製造方法およびsoi基板
US5893729A (en) * 1995-06-28 1999-04-13 Honeywell Inc. Method of making SOI circuit for higher temperature and higher voltage applications
US5712173A (en) * 1996-01-24 1998-01-27 Advanced Micro Devices, Inc. Method of making semiconductor device with self-aligned insulator
US5795813A (en) * 1996-05-31 1998-08-18 The United States Of America As Represented By The Secretary Of The Navy Radiation-hardening of SOI by ion implantation into the buried oxide layer
JPH1079355A (ja) 1996-09-03 1998-03-24 Komatsu Denshi Kinzoku Kk Soi基板の製造方法
JP3762144B2 (ja) * 1998-06-18 2006-04-05 キヤノン株式会社 Soi基板の作製方法
JP3395661B2 (ja) 1998-07-07 2003-04-14 信越半導体株式会社 Soiウエーハの製造方法
JP2000082679A (ja) 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000091406A (ja) * 1998-09-08 2000-03-31 Mitsubishi Materials Silicon Corp ウェーハ保持具
FR2784796B1 (fr) * 1998-10-15 2001-11-23 Commissariat Energie Atomique Procede de realisation d'une couche de materiau enterree dans un autre materiau
JP2001144275A (ja) 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ
JP3910766B2 (ja) 1999-09-16 2007-04-25 日野自動車株式会社 車高調整装置
JP2001257329A (ja) 2000-03-10 2001-09-21 Nippon Steel Corp Simox基板およびその製造方法
US6417078B1 (en) * 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
US6461933B2 (en) * 2000-12-30 2002-10-08 Texas Instruments Incorporated SPIMOX/SIMOX combination with ITOX option
JP2002270614A (ja) 2001-03-12 2002-09-20 Canon Inc Soi基体、その熱処理方法、それを有する半導体装置およびその製造方法
US20020190318A1 (en) * 2001-06-19 2002-12-19 International Business Machines Corporation Divot reduction in SIMOX layers
US20050170570A1 (en) * 2004-01-30 2005-08-04 International Business Machines Corporation High electrical quality buried oxide in simox

Also Published As

Publication number Publication date
CN100418194C (zh) 2008-09-10
US20060051945A1 (en) 2006-03-09
TW200416814A (en) 2004-09-01
TWI344667B (ja) 2011-07-01
WO2004075298A1 (ja) 2004-09-02
US7524744B2 (en) 2009-04-28
KR20050100665A (ko) 2005-10-19
JP4442560B2 (ja) 2010-03-31
EP1596437A4 (en) 2009-12-02
KR100947815B1 (ko) 2010-03-15
EP1596437A1 (en) 2005-11-16
CN1748312A (zh) 2006-03-15

Similar Documents

Publication Publication Date Title
JP4442560B2 (ja) Soiウエーハの製造方法
TWI310962B (ja)
JP4509488B2 (ja) 貼り合わせ基板の製造方法
JP4331593B2 (ja) 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法
JP3395661B2 (ja) Soiウエーハの製造方法
JP4820801B2 (ja) 貼り合わせウェーハの製造方法
EP3104395B1 (en) Method for manufacturing laminated wafer
US9093497B2 (en) Method for manufacturing bonded SOI wafer
EP3118889B1 (en) Process for producing bonded soi wafer
US7947571B2 (en) Method for fabricating a semiconductor on insulator substrate with reduced Secco defect density
JP5522175B2 (ja) Soiウェーハの製造方法
KR101543748B1 (ko) Soi 웨이퍼의 제조방법
JP5320954B2 (ja) Soiウェーハの製造方法
JP2006049725A (ja) 部分soi基板およびその製造方法
JP2007242972A (ja) Soiウェーハの製造方法
JP2010129839A (ja) 貼り合わせウェーハの製造方法
JP4529036B2 (ja) 半導体用薄膜ウェハの製造方法
JP2008072049A (ja) 貼り合わせウェーハの製造方法
JP2010135538A (ja) 貼り合わせウェーハの製造方法
JP2003179216A (ja) Soiウエーハ
JP4442090B2 (ja) Soi基板の製造方法
JP2006013179A (ja) Soiウェーハの製造方法
EP1939927B1 (en) Method of manufacturing a bonded wafer
JP2002176155A (ja) 貼り合わせsoiウエハの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100104

R150 Certificate of patent or registration of utility model

Ref document number: 4442560

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140122

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees