WO2004075298A1 - Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ - Google Patents

Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ Download PDF

Info

Publication number
WO2004075298A1
WO2004075298A1 PCT/JP2004/001557 JP2004001557W WO2004075298A1 WO 2004075298 A1 WO2004075298 A1 WO 2004075298A1 JP 2004001557 W JP2004001557 W JP 2004001557W WO 2004075298 A1 WO2004075298 A1 WO 2004075298A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide film
buried oxide
thickness
soi
heat treatment
Prior art date
Application number
PCT/JP2004/001557
Other languages
English (en)
French (fr)
Inventor
Isao Yokokawa
Hiroji Aga
Kiyoshi Mitani
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to EP04711028A priority Critical patent/EP1596437A4/en
Priority to US10/544,374 priority patent/US7524744B2/en
Priority to JP2005502689A priority patent/JP4442560B2/ja
Publication of WO2004075298A1 publication Critical patent/WO2004075298A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Definitions

  • the present invention relates to a method for manufacturing an SOI wafer having an SOI (Silicon insulnator) structure in which a silicon layer is formed on an insulator, and an SOI wafer manufactured by the method.
  • SOI Silicon insulnator
  • SOI wafers which have an SOI structure in which a silicon layer (SOI layer) is formed on an insulator, excel in high-speed, low power consumption, high withstand voltage, environmental resistance, etc. of devices.
  • SOI layer silicon layer
  • the SOI wafer As a typical method of manufacturing the SOI wafer, there are a bonding method and a SIMOX (.Separanationyb-iomn-implanatedoxxygen) method.
  • the bonding method an oxide film is formed on at least one of the bond wafer that forms the SOI layer and the base wafer that serves as the support substrate, and the bond wafer and the base wafer are bonded via the formed oxide film. Later, the SOI wafer is manufactured by thinning the bond wafer.
  • the SI MOX method is to manufacture SOI wafers (SI MO X wafers) by implanting oxygen ions into silicon wafers and then performing heat treatment to form a buried oxide film in the silicon wafers.
  • a silicon wafer 11 that has been subjected to mirror polishing or the like is prepared (step (a ′)), and then 50 (b ′) is performed in step (b ′).
  • Oxygen ions (o) are introduced into the wafer from one main surface of the silicon wafer heated to about 0 ° C.
  • the oxygen ion implantation layer 12 is formed by performing ion implantation of +). At this time, the ion implantation conditions are such that the implantation energy is usually 150 to 200 keV, and the dose of oxygen ions is 1.5 ⁇ 1 to form a continuous buried oxide film. 0 1 A high dose of about 8 cm 2 or more is required.
  • an oxide film forming heat treatment for changing the oxygen ion implanted layer 12 formed on the wafer into a buried oxide film 13 in the step (c ′) is performed, for example, at a temperature of 130 ° C. or more in an inert gas atmosphere.
  • the SOI wafer 15 having the SOI layer 14 formed on the buried oxide film 13 can be manufactured.
  • the SOI wafer manufactured by the SIMOX method easily achieves excellent film thickness uniformity because the thickness of the SOI layer and the buried oxide film are determined by the ion implantation energy and dose during oxygen ion implantation. It has the advantage of being able to obtain SOI wafers from a single silicon wafer without the need for two wafers as in the bonding method described above, resulting in relatively low cost. It is possible to manufacture with.
  • SOI wafers having a thin buried oxide film are required.
  • the thickness of the buried oxide film of the SOI wafer will be further reduced from lOOnm to 50 nm or less.
  • the SOI wafer manufactured by the above-described SIMOX method is superior to the SOI wafer manufactured by the above-mentioned bonding method in terms of film thickness uniformity and manufacturing cost, but is present in the SOI layer.
  • the crystallinity of the SOI layer is inferior and the surface roughness of the SOI layer is large. Therefore, SI MO X In the production of SOI wafers by the method, it is also desired to improve the crystallinity of the SOI layer and the surface quality. Disclosure of the invention
  • an object of the present invention is to use a SIMOX method to provide a buried oxide film having a small thickness and high completeness
  • An object of the present invention is to provide a method for manufacturing an SOI wafer capable of manufacturing a high-quality SOI wafer excellent in crystallinity and surface quality.
  • the oxygen ion implanted layer is implanted into the silicon wafer.
  • a method for producing an SOI wafer having an SOI layer on a buried oxide film by performing an oxide film forming heat treatment for changing to a buried oxide film the method comprises the steps of: forming a buried oxide film on the silicon wafer; The buried oxide film is formed so as to be thicker than the buried oxide film of the wafer, and then the silicon wafer on which the buried oxide film is formed is subjected to a heat treatment to reduce the thickness of the buried oxide film.
  • a method for manufacturing a SOI wafer is provided.
  • the thickness of the buried oxide film is more than the thickness of the buried oxide film desired in the manufactured SOI wafer.
  • a buried oxide film is formed so as to be thicker, and then a silicon wafer is subjected to a heat treatment to reduce the thickness of the buried oxide film.
  • a high-quality SOI wafer having a buried oxide film with reduced thickness and improved integrity can be easily manufactured.
  • the portion where the thickness is reduced is reduced to a silicon layer having good crystallinity, and further, a heat treatment for reducing the buried oxide film thickness is performed.
  • the SOI layer grows in a solid layer using the silicon layer having good crystallinity as a seed, so that the crystallinity of the SOI layer becomes extremely good, and at the same time, the surface roughness of the SOI layer is improved to improve the surface quality be able to.
  • the heat treatment for reducing the thickness of the buried oxide film is preferably performed at a temperature of 100 ° C. or more in an atmosphere of a hydrogen gas, an argon gas, or a mixed gas thereof.
  • the thickness of the oxide film can be effectively reduced, and a buried oxide film having a desired thin thickness can be reliably obtained. Also, the crystallinity and surface quality of the SOI layer can be reliably improved.
  • the concentration of oxygen contained in the heat treatment atmosphere of the heat treatment for reducing the thickness of the buried oxide film is 10 ppm or less.
  • the material of the evaporator and / or heat treatment tube used in the heat treatment for reducing the thickness of the buried oxide film is S i, S i C, or at least these coated on the inner wall surface. Is preferred.
  • the material of the evaporator and / or the heat treatment tube is mainly composed of oxygen-free S i, S i c
  • the oxygen concentration in the heat treatment atmosphere can be kept low, so that the heat treatment for reducing the thickness of the buried oxide film as described above ⁇ ⁇ ⁇ ⁇ ⁇ Etching that occurs on the surface of the wafer can be reliably prevented.
  • the silicon oxide wafer when forming an embedded oxide film in the silicon wafer, after performing the oxide film forming heat treatment, the silicon oxide wafer is subjected to an internal oxidation process of the embedded oxide film. It is preferred to do so.
  • the buried oxide is formed after the silicon If a buried oxide film is formed by adding an internal oxidation process of the film, that is, an IT0X process, it is easy to make the thickness of the buried oxide film larger than the thickness of the buried oxide film of the SOI wafer to be manufactured. Becomes possible. Furthermore, for example, in the case where a buried oxide film is formed by implanting oxygen ions at a low dose, the quality of the buried oxide film is improved by performing this ITOX treatment, and the buried oxide film has high integrity and extremely high quality. High quality SOI wafers can be manufactured.
  • a sacrificial oxidation process is further performed to adjust the thickness of the SOI layer.
  • a thermal oxide film is further formed on the SOI layer, and the oxide film is removed, that is, a so-called sacrificial oxidation process is performed.
  • the damage layer generated on the surface of the SOI layer can be removed, and the thickness of the SOI layer can be adjusted while further improving the crystal quality of the SOI layer. .
  • an SOI wafer manufactured by the method for manufacturing an SOI wafer according to the present invention.
  • the SOI wafer manufactured by the method for manufacturing an SOI wafer according to the present invention has a buried oxide film having a small thickness and a high degree of completeness, and has a very good crystallinity and surface quality of the SOI layer. SIMOX II Eha.
  • the buried oxide film thickness of the SOI wafer can be less than 50 nm.
  • the SOI I / O wafer of the present invention can be a very high quality SIO I / O wafer having a buried oxide film thickness of less than 50 nm which has been conventionally difficult to manufacture.
  • FIG. 1 shows an example of a method for manufacturing an SOI wafer by the SIMOX method according to the present invention.
  • FIG. 2 is a flow chart showing a method for manufacturing an SOI wafer by the conventional SIMOX method.
  • Figure 3 shows the relationship between the heat treatment time of the heat treatment to reduce the thickness of the buried oxide film and the amount of decrease in the thickness of the buried oxide film, and the thickness of the SOI layer formed on the SOI wafer and the thickness of the buried oxide film. It is the graph which showed the relationship of the decrease amount.
  • buried oxide films formed on SOI wafers are required to be as thin as 100 nm or less. It is considered that the demand will be further advanced, and that it is necessary to manufacture an SOI ⁇ wafer having a buried oxide film thickness of, for example, 50 nm or less, such as 20 nm or 1 O nm.
  • the present inventors have conducted intensive studies and studies on a method for manufacturing an SOI wafer having a thin buried oxide film and improved integrity using the SIMOX method.
  • the buried oxide film is formed so as to be thicker than the buried oxide film of the SOI wafer finally manufactured.
  • the thickness of the buried oxide film of the SOI wafer manufactured by the SIMOX method can be reduced.
  • the present inventors have found that a high-quality SOI wafer having a buried oxide film having a smaller thickness and higher completeness than the conventional one and having extremely good crystallinity and surface quality of the SOI layer can be manufactured. I made it.
  • FIG. 1 is a flowchart showing an example of a method of manufacturing an SOI wafer by the SIMOX method according to the present invention.
  • a mirror-polished silicon wafer 1 is prepared (step (a)). If the silicon wafer is mirror-polished as described above, the flatness of the mirror-polished surface of the wafer is almost maintained at the manufactured SOI wafer, so that an SOI wafer having high flatness can be obtained.
  • Oxygen ions (0 + ) are ion-implanted to a predetermined depth from one main surface of the silicon wafer 1 heated to about C to form an oxygen ion-implanted layer 2.
  • the ion implantation conditions are not particularly limited.
  • the implantation energy is set to about 150 to 200 keV, which is generally widely used, and the dose amount is set to the amount of oxidation to be performed later.
  • Ion implantation is performed at a low dose of about 4.0 ⁇ 10 17 / cm 2 in order to prevent the occurrence of threading dislocations in the film formation heat treatment. At this time, if necessary, the implantation of oxygen ions can be performed separately.
  • an oxide film forming heat treatment for changing the oxygen ion implanted layer 2 into a buried oxide film 3 is performed in a step (c).
  • the heat treatment conditions for the oxide film formation heat treatment are not particularly limited as long as the oxygen ion implanted layer can be changed to a buried oxide film.For example, in an argon gas atmosphere having an oxygen concentration of 1% or less, a temperature of 130 ° C.
  • the buried oxide film 3 can be formed by performing a heat treatment at a temperature of not less than C and not more than the melting point of silicon for 3 to 6 hours. At this time, since the buried oxide film 3 has a low dose of oxygen ions, the film thickness is small and a pinhole is easily formed.
  • step (d) an internal oxidation treatment (ITOX treatment) of the buried oxide film is performed on the silicon wafer to improve the quality of the buried oxide film.
  • ITOX treatment internal oxidation treatment
  • a silicon wafer on which the buried oxide film 3 is formed is subjected to ITOX treatment in an oxygen gas atmosphere at a temperature of 115 ° C. to a temperature lower than the melting point of silicon for several hours, thereby obtaining a silicon oxide.
  • a thicker buried oxide film 4 can be formed in the wafer.
  • the ITOX treatment is performed. Although not necessary, even in this case, the quality of the buried oxide film can be improved by adding the ITOX treatment.In addition, when the ITOX treatment is performed on the silicon wafer, A thermal oxide film 5 is formed.
  • the thermal oxide film 5 formed on the wafer surface is removed by etching, chemical mechanical polishing, or the like, and then, in step (e), the buried oxide film 4 is formed on the silicon wafer on which the thick buried oxide film 4 is formed.
  • a heat treatment is performed to reduce the thickness of the film.
  • an SOI wafer 8 having a buried oxide film 6 having a reduced thickness to a desired thickness and an SOI layer 7 on the buried oxide film 6 is manufactured. can do.
  • the thickness of the buried oxide film 6 of the finally obtained SOI wafer 8 is determined by the product standard. In the present invention, the thickness is 10 nm or less, further 50 nm or less, and 5 nm or less. It is possible to form a very thin buried oxide film having a thickness less than or equal to.
  • the heat treatment to reduce the thickness of the buried oxide film was performed after the ITOX treatment.However, the ITOX treatment was performed after the heat treatment to reduce the buried oxide film, or these steps were repeated to further improve the quality of the buried oxide film. It is also possible. Further, in the present invention, since the heat treatment is performed to reduce the thickness of the buried oxide film, the portion where the film thickness is reduced is reduced to a silicon layer having good crystallinity. During this time, the SOI layer is grown as a solid layer using the silicon layer having good crystallinity as a seed, so that the crystallinity of the SOI layer can be improved. It can also improve quality.
  • the thermal oxide film 5 thus formed remains on the wafer surface, it is difficult to reduce the thickness of the buried oxide film. Therefore, if an oxide film is formed on the surface of the silicon wafer, a heat treatment for removing the oxide film on the wafer surface as described above and reducing the thickness of the buried oxide film without the oxide film on the wafer surface is performed as described above. It is preferred to do so.
  • the heat treatment conditions for the heat treatment for reducing the thickness of the buried oxide film can be determined as necessary, and are not particularly limited.
  • the heat treatment may be performed in a hydrogen gas, argon gas, or mixed gas atmosphere thereof.
  • the thickness of the buried oxide film can be effectively reduced, and the product specification can be reduced to, for example, 100 to 100 nm, such as 10 to 80 nm.
  • a buried oxide film having a thickness of less than nm can be easily obtained.
  • the thermal oxide film formed on the surface of the wafer was removed after the ITOX treatment, and a thickness of 276 nm was deposited on the buried oxide film.
  • Three silicon wafers with a thick SOI layer were prepared.
  • each silicon wafer was subjected to heat treatment to reduce the thickness of the buried oxide film in an atmosphere of 100% argon gas at 1200 ° C. for 1, 2, or 4 hours.
  • the reduction in the thickness of the buried oxide film under the heat treatment conditions was measured.
  • the thickness reduction of the buried oxide film was measured by measuring the thickness of the buried oxide film of the silicon wafer before and after the heat treatment using a multilayer spectroscopic ellipsometer (manufactured by SOPRA).
  • a silicon wafer with a 160 nm thick SOI layer on the buried oxide A silicon wafer is prepared, and a heat treatment is performed on the silicon wafer at a temperature of 1200 ° C. for 1 hour in an atmosphere of 100% argon gas to reduce the thickness of the buried oxide film.
  • the thickness reduction was measured.
  • the measurement results are also shown in FIG.
  • Fig. 3 by reducing the thickness of the SOI layer formed on the buried oxide film from 276 nm to 16 O nm, the amount of reduction in the thickness of the buried oxide film during heat treatment is increased. This indicates that the amount of reduction in the thickness of the buried oxide film changes according to the thickness of the SOI layer. Therefore, when performing a heat treatment to reduce the thickness of the buried oxide film, it is desirable to control the thickness of the SOI layer formed on the buried oxide film to determine the heat treatment conditions.
  • the concentration of oxygen contained in the heat treatment atmosphere is higher than 10 ppni, the surface of the SOI wafer is etched during the heat treatment and the surface of the SOI layer is etched. Roughness and film thickness uniformity may be deteriorated. Therefore, when performing a heat treatment to reduce the thickness of the buried oxide film, it is preferable that the concentration of oxygen contained in the heat treatment atmosphere be 10 ppm or less, whereby the surface of the SOI wafer is etched during the heat treatment. Thus, an SOI wafer on which an SOI layer having excellent surface roughness and film thickness uniformity is formed can be manufactured.
  • the heat treatment apparatus used for performing the heat treatment for reducing the thickness of the buried oxide film is not particularly limited, and a generally used heat treatment apparatus can be used.
  • a quartz boat or quartz tube which is commonly used, is used for an e-boat for holding an e-chamber or for a heat treatment tube for forming a reaction chamber, the influence of oxygen contained as a main component in them will cause
  • the surface of the SOI wafer may be etched and the surface roughness and the film thickness uniformity of the SOI layer may be deteriorated.
  • the material of the e-boat and / or the heat treatment tube used in the heat treatment for reducing the thickness of the buried oxide film of the present invention is made of Si, Sic not containing oxygen as a main component, or at least these on the inner wall surface. It is preferable to use those coated.
  • the “Ahaboat” heat treatment tube made of such a material the oxygen concentration in the heat treatment atmosphere can be kept low, ⁇ ⁇ ⁇ ⁇ ⁇ Etching that occurs on the surface of the wafer can be reliably prevented.
  • a so-called sacrificial oxidation is performed in which a thermal oxide film is formed on the SOI layer after the heat treatment for reducing the thickness of the buried oxide film and the oxide film is removed.
  • a treatment is performed.
  • a heat treatment in an oxidizing atmosphere is performed to form an oxide film on the surface of the SOI layer, and then, the HF film is formed on the surface of the SOI layer using HF. What is necessary is just to remove by etching with the aqueous solution containing. If etching is performed with an aqueous solution containing HF in this manner, only the oxide film is removed by etching, and an SOI wafer in which contaminants such as damage and heavy metals have been removed by sacrificial oxidation can be obtained.
  • the damage layer formed on the surface of the SOI wafer by oxygen ion implantation can be reliably removed, and the crystal quality of the SOI layer can be further improved. Since the thickness of the SOI layer can be adjusted while increasing the SOI quality, a higher quality SOI wafer can be manufactured.
  • a mirror-polished silicon wafer having a diameter of 20 Omm was prepared, and an SOI wafer having a buried oxide film having a thickness of 80 ⁇ as a product standard was manufactured by the SIMOX method.
  • oxygen is removed from one main surface of the silicon wafer heated to about 500 ° C.
  • the ions were implanted under the conditions of an implantation energy of 180 keV and a dose of 4 ⁇ 10 17 / cm 2 to form an oxygen ion implanted layer in the wafer.
  • heat treatment for forming an oxide film was performed at 135 ° C. for 4 hours in an argon gas atmosphere having an oxygen concentration of 0.5% to change the oxygen ion implanted layer in the silicon wafer into a buried oxide film.
  • the operation was performed at 350 for 4 hours to increase the thickness of the buried oxide film in the silicon wafer.
  • the resulting silicon wafer was placed in an argon gas atmosphere (oxygen concentration 1 O ppm or less) at 1200 ° C.
  • argon gas atmosphere oxygen concentration 1 O ppm or less
  • a heat treatment was performed for 4 hours to reduce the thickness of the buried oxide film, and the thickness of the buried oxide film was reduced by 30 ⁇ to manufacture an SOI wafer having a buried oxide film having a thickness of 80 nm.
  • ITOX treatment is performed at 135 ° C for 4 hours in a mixed gas atmosphere of argon gas and oxygen gas (oxygen concentration: 70%), and the buried oxide film in the silicon wafer is thickened to a thickness of 11 O nm.
  • An SOI wafer with a buried oxide film was fabricated (no heat treatment was performed to reduce the thickness of the buried oxide film).
  • each SOI wafer was immersed in an HF aqueous solution, and then formed on the HF defect and buried oxide film formed in the SOI layer of each SOI wafer.
  • the pinhole was observed with an optical microscope and its density was measured. The results of these measurements are shown in Table 1 below, together with the above-mentioned SOI II wafer manufacturing conditions.
  • Heat-treated tube material SiC
  • wafer port material Si
  • Table 1 the SOI wafer of the present invention (Example 1) has a thin buried oxide film thickness of 8 O nm. However, it can be seen that it has a buried oxide film of the same quality as that of the conventional IMOX-treated SIMOX II wafer (Comparative Example 1). In contrast, the SOI wafer of Comparative Example 2 has an embedded Since the I OX treatment was not performed to form the oxide film, pinholes were significantly generated in the buried oxide film, and the quality of the buried oxide film was extremely low.
  • a plurality of SOI wafers each having a buried oxide film with a thickness of 80 nm manufactured under the same conditions as in Example 1 above were prepared, and these were prepared under the argon gas atmosphere (oxygen concentration lO ppm or less).
  • the final buried oxide film thickness is 40 ⁇ m, 20 nm, and 10 nm.
  • a 5 nm SOI wafer was obtained.
  • the HF defect density and the pinhole density of these SOI wafers were measured in the same manner as in Example 1. As a result, they were found to be equivalent to those of Example 1 and Comparative Example 1.
  • the SIMOX method is used in which an SOI wafer can be manufactured from one wafer without using a bonding method that requires two wafers when manufacturing an SOI wafer. Even in this case, a high-quality SOI wafer having a buried oxide film thickness of less than 50 nm, which cannot be obtained by the conventional SIMOX method, can be obtained.
  • the present invention is not limited to the above embodiment.
  • the above embodiment is an exemplification, and has substantially the same configuration as the technical idea described in the claims of the present invention. It is included in the technical scope of the invention.
  • the SOI wafer is manufactured mainly by injecting oxygen ions at a low dose (dose / window).
  • the present invention is not limited to this. Do oxygen ion injection at dose

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

　本発明は、少なくとも、シリコンウエーハの一方の主表面から酸素イオンを注入して酸素イオン注入層を形成した後、該シリコンウエーハに前記酸素イオン注入層を埋め込み酸化膜に変える酸化膜形成熱処理を行って、埋め込み酸化膜上にＳＯＩ層を有するＳＯＩウエーハを製造する方法において、前記シリコンウエーハに埋め込み酸化膜を形成する際に、前記製造されるＳＯＩウエーハが有する埋め込み酸化膜の厚さよりも厚くなるようにして埋め込み酸化膜の形成を行い、その後、該埋め込み酸化膜を形成したシリコンウエーハに埋め込み酸化膜の厚さを減ずる熱処理を行うことを特徴とするＳＯＩウエーハの製造方法である。これにより、ＳＩＭＯＸ法を用いて、膜厚が薄くかつ完全性の高い埋め込み酸化膜を有し、またＳＯＩ層の結晶性及び表面品質が極めて良好な高品質のＳＯＩウエーハを製造できるＳＯＩウエーハの製造方法が提供される。

Description

明 細 書
S O I ゥエーハの製造方法及ぴ S O I ゥエーハ 技術分野
本発明は、 絶縁体上にシリ コン層が形成された S O I ( S i l i c o n o n i n s u l a t o r ) 構造を有する S O I ゥエーハを製造する方法及びその方 法で製造された S O I ゥエーハに関する。 背景技術
近年、 絶縁体上にシリ コン層 （ S O I層） が形成された S O I構造を有する S O I ゥエーハが、 デバイスの高速性、 低消費電力性、 高耐圧性、 耐環境性等に優 れていることから、 電子デバイス用の高性能 L S I用ゥエーハとして特に注目 さ れている。
この S O I ゥエーハを製造する代表的な方法と して、 貼り合わせ法や S I MO X (. S e p a r a t i o n b y i o n— i m p l a n t e d o x y g e n ) 法等がある。 貼り合わせ法とは、 S O I層を形成するボンドゥエーハと支持基 板となるベースゥエーハのうちの少なく とも一方に酸化膜を形成し、 その形成し た酸化膜を介してボンドゥエーハとべ一スウェーハとを貼り合わせた後、 ボンド ゥエーハを薄膜化することによって S O I ゥエーハを製造する方法である。
また、 S I MO X法とは、 シリ コンゥエーハに酸素イオンを注入した後、 熱処 理を行うことによってシリ コンゥエーハ中に埋め込み酸化膜を形成することによ つて S O I ゥエーハ （S I MO Xゥエーハ） を製造する方法である。 より具体的 に説明すると、 例えば図 2に示すように、 先ず、 鏡面研磨等が施されたシリ コン ゥエーハ 1 1を準備し （工程 （ a '))、 続いて工程 （ b ') で 5 0 0 °C程度に熱せ られたシリ コンゥェ一ハ 1 1の一方の主表面からゥエーハ内部に酸素イオン （o
+ ) のイオン注入を行って酸素イオン注入層 1 2を形成する。 このとき、 イオン 注入条件と しては、 注入エネルギーを通常 1 5 0〜 2 0 0 k e Vと し、 また酸素 イオンのドーズ量は、 連続した埋め込み酸化膜を形成するために 1 . 5 X 1 0 1 8ノ c m 2以上程度の高いドーズ量を必要とする。
その後、 工程 （ c ' ) においてゥエーハに形成した酸素イオン注入層 1 2を埋 め込み酸化膜 1 3に変える酸化膜形成熱処理を、 例えば不活性ガス雰囲気中で 1 3 0 0 °C以上の温度で行う ことによって、 埋め込み酸化膜 1 3上に S O I層 1 4 が形成された S O I ゥエーハ 1 5を製造することができる。
このよ うに S I M O X法により製造された S O I ゥエーハは、 S O I層や埋め 込み酸化膜の膜厚が酸素ィオン注入を行う際のイオン注入エネルギーやドーズ量 により決まるため、 優れた膜厚均一性を容易に得ることができるという利点を有 ■ し、 また上記の貼り合わせ法のように 2枚のゥエーハを必要とせずに 1枚のシリ コンゥエーハから S O I ゥエーハを製造することができるため、 比較的低コス ト での製造が可能である。
しかしながら、 S I M O X法を用いて上 己のように高ドーズ量で酸素イオンの 注入を行った場合、 埋め込み酸化膜の完全性を高めることができるものの、 大量 の酸素イオンが通過したゥエーハ表面にダメージが導入されるため、 酸化膜形成 熱処理を行う際に S O I層に高密度に貫通転位が発生し易く、 良好な結晶品質を 有する S O I層が得られにくいという問題があった。
このような問題を解決するために、 様々な研究及ぴ検討が重ねられてきた。 そ の中で、 低ドーズ量の酸素イオン注入でも連続した埋め込み酸化膜が形成できる ことが見出され、 貫通転位密度の低い S O I ゥエーハを製造できることが可能と なった （S O I の科学、 U C S半導体基盤技術研究会編集、 リアライズ社発行、 p . 2 6 — 3 0参照）。 このとき、 酸素イオンの ドーズ量は約 4 X 1 0 1 7 / c m 2に限定されるため、 この ドーズ量の範囲はドーズウィンドウとして知られてい る。
しかしながら、 このような低ドーズ量で形成された埋め込み酸化膜は、 貫通転 位を低減することはできるものの、 埋め込み酸化膜の絶縁不良を引き起こすピン ホールが形成されやすく、 高ドーズ量で形成した埋め込み酸化膜に比べて埋め込 み酸化膜の品質が低いものであった。
そこで、 低ドーズ量のィオン注入によって形成された埋め込み酸化膜の品質を 改善するために様々な方法が提案されている。 例えば、 通常の酸化膜形成熱処理 を行った後に、 引き続き高温酸素雰囲気中で酸化処理を行う、 いわゆる内部酸化 処理 （以下、 I T O X ( I n t e r n a l T h e r m a l O x i d a t i o n) 処理と記載する場合がある） により、 埋め込み酸化膜の品質を高める方法が 提案されている （特許第 3 0 3 6 6 1 9号公報参照）。 このように低ドーズ量で 酸素イオン注入を行う S I MOX法に I T O X処理を付加することによって、 埋 め込み酸化膜が厚膜化されてその品質が改善され、 ピンホール密度が低く埋め込 み酸化膜の完全性が高められた高品質の S I MO Xゥエーハを製造することが可 能となった。
ところが、 近年の半導体デバイスの髙集積化に伴い、 より高品質の S O I ゥェ ーハの製造が望まれており、 例えば厚さの薄い埋め込み酸化膜を有する S O I ゥ エーハが求められいる。 さらに、 今後、 S O I ゥエーハが有する埋め込み酸化膜 の厚さは、 l O O n mから 5 0 n m、 あるいはそれ未満へとさらに薄くなる方向 に進むと考えられる。
しかしながら、 上記のように S I MO X法を用いて S O I ゥエーハを製造する 際に、 例えば、 連続した埋め込み酸化膜を形成するために必要となる高ドーズ量 で酸素イオンの注入を行った場合、 S O I ゥエーハに形成される埋め込み酸化膜 の厚さはどう してもある厚さ以上になってしまい、 上記のような厚さの薄い埋め 込み酸化膜を形成することはできなかった。
また、 酸素イオンの注入を約 4 X 1 0 1 7/ c m2 (ドーズウィンドウ） の低ド ーズ量で行って S O I.ゥエーハの製造を行う場合では厚さの薄い埋め込み酸化膜 を形成できるものの、 酸化膜の品質が低いために上記のように埋め込み酸化膜の 品質を向上させる I T O X処理を行う必要があり、 シリ コンゥエーハ中の埋め込 み酸化膜は厚膜化されて厚いものとなってしまう。 したがって、 S I MO X法に より、 完全性が高くかつ近年要求されるような膜厚の薄い埋め込み酸化膜を有す る S O I ゥエーハを製造することは極めて困難であった。
さらに、 上記 S I MO X法により製造された S O I ゥエーハは、 前述の貼り合 わせ法により製造した S O I ゥエーハに比べて、 膜厚均一性及び製造コス トの点 で優れているものの、 S O I層に存在する結晶欠陥が多く S O I層の結晶性に劣 り、 また S O I層の表面粗さも大きいという問題がある。 そのため、 S I MO X 法による S O I ゥエーハの製造では、 S O I層の結晶性の向上及ぴ表面品質の向 上も望まれている。 発明の開示
そこで本発明は、 上記問題点に鑑みてなされたものであり、 本発明の目的は、 S I M O X法を用いて、 膜厚が薄くかつ完全性の高い埋め込み酸化膜を有し、 ま た S O I層の結晶性及び表面品質が極めて良好な高品質の S O I ゥエーハを製造 できる S O I ゥエーハの製造方法を提供することにある。
上記目的を達成するために、 本発明によれば、 少なく とも、 シリ コンゥエーハ の一方の主表面から酸素イオンを注入して酸素イオン注入層を形成した後、 該シ リコンゥエーハに前記酸素イオン注入層を埋め込み酸化膜に変える酸化膜形成熱 処理を行って、 埋め込み酸化膜上に S O I層を有する S O I ゥエーハを製造する 方法において、 前記シリ コンゥエーハに埋め込み酸化膜を形成する際に、 前記製 造される S O I ゥエーハが有する埋め込み酸化膜の厚さよりも厚くなるようにし て埋め込み酸化膜の形成を行い、 その後、 該埋め込み酸化膜を形成したシリ コ ン ゥエーハに埋め込み酸化膜の厚さを減ずる熱処理を行うことを特徴とする S O I ゥエーハの製造方法が提供される。
このように、 S I M O X法を用いて S O I ゥエーハを製造する方法において、 シリ コンゥエーハに埋め込み酸化膜を形成する際に、 ー且製造される S O I ゥェ —ハにおいて所望される埋め込み酸化膜の厚さよりも厚くなるようにして埋め込 み酸化膜の形成を行い、 その後シリコンゥエーハに埋め込み酸化膜の厚さを減ず る熱処理を行うことによって、 例えば l O O n m以下、 さらに 5 0 n m未満とい つた膜厚が薄くかつ完全性が高められた埋め込み酸化膜を有する高品質の S O I ゥエーハを容易に製造することができる。 また、 上記のように熱処理によって埋 め込み酸化膜の膜厚を減少させるので、 膜厚が減少した部分は還元されて結晶性 が良好なシリ コン層となり、 さらに、 埋め込み酸化膜厚を減ずる熱処理の間にそ の結晶性が良好なシリ コン層を種として S O I層が固層成長するので S O I層の 結晶性が極めて良好となり、 また同時に S O I層の表面粗さも向上して表面品質 を改善することができる。 このとき、 前記埋め込み酸化膜の厚さを減ずる熱処理を、 水素ガス、 アルゴン ガス、 またはこれらの混合ガス雰囲気下で 1 0 0 0 °C以上の温度で行うことが好 ましい。
このような条件で酸化膜の厚さを減ずる熱処理を行うことによって、 効果的に 酸化膜の厚さを減少させて、 所望の薄い厚さを有する埋め込み酸化膜を確実に得 ることができるとともに、 S O I層の結晶性及び表面品質も確実に改善すること ができる。
また、 前記埋め込み酸化膜の厚さを減ずる熱処理の熱処理雰囲気中に含まれる 酸素の濃度を 1 0 p p m以下とすることが好ましい。
埋め込み酸化膜の厚さを減ずる熱処理を行う際に、 熱処理雰囲気中に 1 0 p p mを超える濃度で酸素が含まれていると、 熱処理中に S O I ゥエーハの表面がェ ツチングされて S O I層の表面粗さや膜厚均一性が悪化する恐れがある。 したが つて、 このように埋め込み酸化膜の厚さを減ずる熱処理の熱処理雰囲気中に含ま れる酸素の濃度を 1 0 p p m以下とすることによって、 熱処理中にゥエーハ表面 がエッチングされることを防止して、 優れた表面粗さ及び膜厚均一性を有する S O I層が形成された S O I ゥエーハを製造することができる。
さらに、 前記埋め込み酸化膜の厚さを減ずる熱処理において使用されるゥエ ハボート及び または熱処理チューブの材質を、 S i 、 S i C、 または少なく と もこれらが内壁面にコートされたものとすることが好ましい。
このように、 埋め込み酸化膜の厚さを減ずる熱処理において、 ゥエーハボート 及び または熱処理チューブの材質が主成分と して酸素を含まない S i 、 S i c
、 または少なく ともこれらが内壁面にコートされたものを使用すれば、 熱処理雰 囲気中の酸素濃度を低く維持することができるため、 上述のように埋め込み酸化 膜の厚さを減ずる熱処理の際にゥエーハ表面で生じるエッチングを確実に防止す ることができる。
また、 本発明の S O I ゥエーハの製造方法では、 前記シリ コンゥエーハに埋め 込み酸化膜を形成する際に、 前記酸化膜形成熱処理を行った後、 該シリ コンゥェ ーハに埋め込み酸化膜の内部酸化処理を行うことが好ましい。
このよ うに、 シリ コンゥエーハに酸化膜形成熱処理を行った後に埋め込み酸化 膜の内部酸化処理、 すなわち I T 0 X処理を追加して埋め込み酸化膜を形成する 様にすれば、 埋め込み酸化膜の厚さを製造される S O I ゥエーハの埋め込み酸化 膜の厚さより厚くすることが容易に可能となる。 さらに、 例えば低ドーズ量で酸 素イオンを注入して埋め込み酸化膜を形成する場合では、 この I T O X処理を行 うことによって埋め込み酸化膜の品質を向上させて、 埋め込み酸化膜の完全性が 高く極めて高品質の S O I ゥエーハを製造することができる。
また、 前記埋め込み酸化膜の厚さを減ずる熱処理を行った後、 さらに犠牲酸化 処理を行い、 S O I層の膜厚調整を行うことが好ましい。
このように、 埋め込み酸化膜の厚さを減ずる熱処理後に、 さらに S O I層に熱 酸化膜を形成し、 その酸化膜を除去する、 いわゆる犠牲酸化処理を行うことによ つて、 酸素イオン注入によって S O I ゥエーハの表面に生じているダメージ層を 除去でき、 また S O I層の結晶品質を一層高めつつ、 S O I層の膜厚調整を行う ことができる。 .
そして、 本発明によれば、 上記本発明の S O I ゥエーハの製造方法により製造 された S O I ゥエーハを提供することができる。
本発明の S O I ゥエーハの製造方法により製造された S O I ゥエーハであれば 、 膜厚が薄くかつ完全性の高い埋め込み酸化膜を有し、 また S O I層の結晶性及 び表面品質が極めて良好な高品質の S I M O Xゥエーハとすることができる。 特に、 本発明では、 前記 S O I ゥエーハの埋め込み酸化膜厚が 5 0 n m未満と することができる。
このよ うに、 本発明の S O I ゥエーハは、 従来では製造が困難とされていた埋 め込み酸化膜厚が 5 0 n m未満である非常に高品質の S I M O Xゥエーハとする ことができる。
以上説明したように、 本発明によれば、 S I M O X法を用いて、 埋め込み酸化 膜の膜厚が薄くかつ完全性も高く、 また S O I層の結晶性及び表面品質が極めて 良好な高品質の S O I ゥエーハを容易に製造することができる。 図面の簡単な説明
図 1は、 本発明に係る S I M O X法による S O I ゥエーハの製造方法の一例を 示したフロー図である。
図 2は、 従来の S I M O X法による S O I ゥエーハの製造方法を示したフロー 図である。
図 3は、 埋め込み酸化膜の厚さを減ずる熱処理の熱処理時間と埋め込み酸化膜 の厚さ減少量の関係、'及び S O I ゥエーハに形成されている S O I層の厚さと埋 め込み酸化膜の厚さ減少量の関係を示したグラフである。 発明を実施するための最良の形態
以下、 本発明について実施の形態を説明するが、 本発明はこれらに限定される ものではない。
半導体デバイスの高集積化により、 S O I ゥエーハに形成される埋め込み酸化 膜には 1 0 0 n m以下といった膜厚が薄いものが求められており、 さらに将来的 には、 埋め込み酸化膜の薄膜化への要求は一層進み、 例えば 5 0 n mあるいはそ れ未満の 2 0 n m、 1 O n mといった厚さの埋め込み酸化膜厚を有する S O I ゥ エーハの製造が求められることが考えられる。
しかしながら、 S I M O X法を用いて S O I ゥエーハを製造する場合、 前述の ように必然的に埋め込み酸化膜の膜厚は厚くなつてしまうため、 従来の S I M O X法による S O I ゥエーハの製造では、 膜厚が薄くかつ完全性の高い埋め込み酸 化膜を有する高品質の S O I ゥエーハを製造することは出来なかった。
そこで、 本発明者等は、 S I M O X法を用いて埋め込み酸化膜の膜厚が薄くか つ完全性が高められた S O I ゥエーハを製造するための方法について鋭意研究及 ぴ検討を重ねた。 その結果、 シリ コンゥエーハに埋め込み酸化膜を形成する際に 、 ー且最終的に製造される S O I ゥエーハが有する埋め込み酸化膜の厚さより も 厚くなるようにして埋め込み酸化膜の形成を行い、 その後、 この厚く埋め込み酸 化膜を形成したシリ コンゥエーハに埋め込み酸化膜の厚さを減ずる熱処理を行う ことによって、 S I M O X法で製造される S O I ゥエーハの埋め込み酸化膜の膜 厚を減少させることができること、 さらにそれによつて、 従来よりも膜厚が薄く かつ完全性が高い埋め込み酸化膜を有しており、 S O I層の結晶性及び表面品質 も極めて良好な高品質の S O I ゥエーハが製造できることを見出し、 本発明を完 成させた。
以下、 本発明の S O I ゥエーハの製造方法について、 S I MO X法により低ド ーズ量 （ドーズウィンドウ） で酸素イオンの注入を行って埋め込み酸化膜を形成 する場合を例に挙げて、 図面を参照しながら詳細に説明するが、 本発明はこれら に限定されるものではない。 ここで、 図 1は、 本発明に係る S I MO X法により S O I ゥエーハを製造する方法の一例を示すフロー図である。
先ず、 鏡面研磨が施されたシリ コンゥエーハ 1を準備する （工程 （ a ))。 この ようにシリ コンゥエーハに鏡面研磨が施されていれば、 ゥエーハの鏡面研磨面に おける平坦性が製造される S O I ゥエーハにほぼ維持されるため、 高い平坦性を 有する S O I ゥエーハを得ることができる。
続いて、 工程 （b ) で 5 0 0。C程度に加熱したシリ コンゥエーハ 1の一方の主 表面から酸素イオン （0 + ) を所定の深さにイオン注入して酸素イオン注入層 2 を形成する。 このとき、 イオン注入条件は特に限定されるものではないが、 例え ば、 注入エネルギーは一般的に広く用いられている 1 5 0〜 2 0 0 k e V程度と し、 またドーズ量はその後行う酸化膜形成熱処理において貫通転位の発生を防止 するために約 4. 0 X 1 0 1 7/ c m2の低ドーズ量にしてイオン注入を行う。 こ のとき、 必要に応じて、 酸素イオンの注入を分割して行うこともできる。
シリ コンゥエーハ 1に酸素イオン注入層 2を形成した後、 工程 （ c ) において 酸素イオン注入層 2を埋め込み酸化膜 3に変える酸化膜形成熱処理を行う。 酸化 膜形成熱処理の熱処理条件は、 酸素イオン注入層を埋め込み酸化膜に変えること ができれば特に限定されるものではないが、 例えば、 酸素濃度が 1 %以下のアル ゴンガス雰囲気中、 1 3 0 0 °C以上シリ コン融点以下の温度で 3〜 6時間の熱処 理を行うことによって、 埋め込み酸化膜 3を形成することができる。 このとき、 埋め込み酸化膜 3は、 酸素イオンのドーズ量が低いため、 膜厚が薄くまたピンホ ールが形成され易い。
次に、 工程 （ d ) において、 埋め込み酸化膜の品質を向上させるために、 シリ コンゥエーハに埋め込み酸化膜の内部酸化処理 （ I T O X処理） を行う。 例えば 、 埋め込み酸化膜 3を形成したシリコンゥエーハに酸素ガス雰囲気中、 1 1 5 0 °C〜シリ コン融点未満の温度で数時間の I T O X処理を行うことによって、 シリ コンゥエーハ内に厚膜化した埋め込み酸化膜 4を形成することができる。 このよ うに I T O X処理を行うことにより、 埋め込み酸化膜のピンホールを減少させる とともに S O I層と埋め込み酸化膜との界面粗さも改善して、 品質の優れた埋め 込み酸化膜を得ることができる。
尚、 工程 （ c ) の酸化膜形成熱処理直後の埋め込み酸化膜 3の厚さが、 最終的 に製造される S O I ゥエーハで要求される埋め込み酸化膜の厚さより も厚い場合 には、 前記 I T O X処理は必ずしも必要ではないが、 この場合であっても I T O X処理を追加することにより、 埋め込み酸化膜の品質を向上させることができる また、 このようにシリ コンゥエーハに I T O X処理を行った場合、 ゥエーハ表 面には熱酸化膜 5が形成される。
その後、 ゥエーハ表面に形成されている熱酸化膜 5をエッチングや化学的機械 的研磨等によって除去した後、 工程 （ e ) で膜厚の厚い埋め込み酸化膜 4が形成 されているシリ コンゥエーハに埋め込み酸化膜の厚さを減ずる熱処理を行う。 こ のように埋め込み酸化膜の厚さを減ずる熱処理を行うことによって、 膜厚が所望 の厚さまで減少した埋め込み酸化膜 6 とこの埋め込み酸化膜 6上に S O I層 7 と を有する S O I ゥエーハ 8を製造することができる。 この最終的に得られる S O I ゥエーハ 8の埋め込み酸化膜 6の厚さは、 製品規格により決定されるものであ り、 本発明では 1 0 O n m以下、 さらには 5 0 n m以下、 また 5 O n m未満の非 常に薄い埋め込み酸化膜を形成することができる。
尚、 上記フローでは I T O X処理の後に埋め込み酸化膜の厚さを減ずる熱処理 を行ったが、 埋め込み酸化膜を減ずる熱処理の後に I T O X処理を行ったり、 こ れらを繰り返し行って埋め込み酸化膜質をさらに高めることも可能である。 また、 本発明は、 このように熱処理を行って埋め込み酸化膜の膜厚を減少させ るので、 膜厚が減少した部分は還元されて結晶性が良好なシリ コン層となり、 さ らにこの熱処理の間にその結晶性が良好なシリ コン層を種と して S O I層が固層 成長するので S O I層の結晶性を向上させることができ、 また同時に S O I層の 表面粗さも向上させてその表面品質を改善することもできる。
尚、 この埋め込み酸化膜の厚さを減ずる熱処理を行う際に、 I T O X処理によ つて形成された熱酸化膜 5がゥエーハ表面に残存していると、 埋め込み酸化膜の 膜厚を減少させ難い。 したがって、 シリ コンゥエーハの表面に酸化膜が形成され ている場合は、 上記のようにゥエーハ表面の酸化膜を除去して、 ゥエーハ表面に 酸化膜が無い状態で埋め込み酸化膜の厚さを減ずる熱処理を行うのが好ましい。 また、 上記埋め込み酸化膜の厚さを減ずる熱処理の熱処理条件は必要に応じて 決定することができ、 特に限定されるものではないが、 例えば水素ガス、 ァルゴ ンガス、 またはこれらの混合ガス雰囲気下で 1 000°C以上、 好ましくは 1 1 0 0°C以上、 より好ましくは 1 1 5 0 °C以上の温度で行う。 このような熱処理条件 で酸化膜の厚さを減ずる熱処理を行うことによって、 効果的に埋め込み酸化膜の 厚さを減少させて、 製品規格となる例えば 1 0〜 8 0 nmのよ うな 1 0 0 nm未 満の厚さを有する埋め込み酸化膜を容易に得ることができる。
ここで、 埋め込み酸化膜の厚さを減ずる熱処理の熱処理時間と埋め込み酸化膜 の厚さ減少量の関係、 及び S O I ゥエーハに形成されている S O I層の厚さと埋 め込み酸化膜の厚さ減少量の関係について調べた実験結果について示す。
先ず、 熱処理時間と埋め込み酸化膜の厚さ減少量の関係を調べるために、 I T OX処理後、 ゥエーハ表面に形成されている熱酸化膜を除去して、 埋め込み酸化 膜上に 2 7 6 nmの厚さの S O I層を有するシリ コンゥエーハを 3枚用意した。 次に、 それぞれのシリ コンゥエーハにアルゴンガス 1 0 0 %雰囲気下、 1 2 0 0 °Cで 1、 2、 4時間の熱処理時間で埋め込み酸化膜の厚さを減ずる熱処理を行つ た後、 各熱処理条件における埋め込み酸化膜の厚さ減少量を測定した。 この埋め 込み酸化膜の厚さ減少量の測定は、 熱処理前後のシリ コンゥエーハの埋め込み酸 化膜の厚さを多層膜分光エリプソメーター （S O P RA社製） を用いて測定する ことによって行った。
その結果、 図 3に示したように、 熱処理時間が長くなるにつれて埋め込み酸化 膜の厚さ減少量が大きくなることがわかった。 また、 図 3には示してないが、 同 じ熱処理時間の場合では、 熱処理温度が高くなるほど埋め込み酸化膜の厚さの減 少量が大きく、 1 0 0 0 °C未満の温度では酸化膜の厚さ減少量が非常に小さかつ た。
次に、 埋め込み酸化膜上に 1 6 0 nmの厚さの S O I層を有するシリ コンゥェ ーハを用意し、 そのシリ コンゥエーハにアルゴンガス 1 0 0 %雰囲気下、 1 2 0 0 °Cで 1時間の埋め込み酸化膜の厚さを減ずる熱処理を行い、 上記と同様にして 埋め込み酸化膜の厚さ減少量を測定した。 その測定結果も図 3に併せて示す。 図 3から明らかであるように、 埋め込み酸化膜上に形成する S O I層の厚さを 2 7 6 n mから 1 6 O n mへと薄くすることによって、 熱処理における埋め込み 酸化膜の厚さ減少量が大きくなつており、 S O I層の膜厚に応じて埋め込み酸化 膜の厚さ減少量が変化することがわかる。 したがって、 埋め込み酸化膜の厚さを 減ずる熱処理を行う ときは、 埋め込み酸化膜上に形成されている S O I層の厚さ も制御して、 熱処理条件を決定することが望ましい。
また、 上記埋め込み酸化膜の厚さを減ずる熱処理を行う際、 熱処理雰囲気中に 含まれる酸素の濃度が 1 0 p p niより高い場合、 熱処理中に S O I ゥエーハの表 面がエッチングされて S O I層の表面粗さや膜厚均一性が悪化する恐れがある。 したがって、 埋め込み酸化膜の厚さを減ずる熱処理を行う際、 熱処理雰囲気中に 含まれる酸素の濃度を 1 0 p p m以下とすることが好ましく、 それによつて、 熱 処理中に S O I ゥエーハの表面がエッチングされることを防止して、 優れた表面 粗さ及び膜厚均一性を有する S O I層が形成された S O I ゥエーハを製造するこ とができる。
また、 上記埋め込み酸化膜の厚さを減ずる熱処理を行う際に用いられる熱処理 装置は特に限定されるものではなく、 一般的に用いられている熱処理装置を用い ることができる。 しかしながら、 ゥエーハを保持するゥエーハボートや反応室を 形成する熱処理チューブに例えば通常よく使用されている石英ボートゃ石英チュ ーブを用いると、 それらに主成分と して含まれている酸素の影響により、 上述し たように S O I ゥエーハの表面がエッチングされて S O I層の表面粗さや膜厚均 一性が悪化する恐れがある。
したがって、 本発明の埋め込み酸化膜の厚さを減ずる熱処理において使用され るゥエーハボート及び または熱処理チューブの材質は、 主成分として酸素を含 まない S i 、 S i C、 または少なく ともこれらが内壁面にコートされたものを使 用することが好ましい。 このよ うな材質のゥエーハボートゃ熱処理チュープを使 用することによって、 熱処理雰囲気中の酸素濃度を低く維持して、 熱処理の際に ゥエーハ表面で生じるエッチングを確実に防止することができる。
さらに、 本発明の S O I ゥエーハの製造方法では、 上記の埋め込み酸化膜の厚 さを減ずる熱処理を行った後に S 0 I層に熱酸化膜を形成し、 その酸化膜を除去 するという、 いわゆる犠牲酸化処理を行うことが好ましい。
例えば、 埋め込み酸化膜の厚さを減ずる熱処理を行った後に、 酸化性雰囲気下 の熱処理を行って S O I層の表面に酸化膜を形成し、 その後、 S O I層の表面に 形成した酸化膜を H Fを含む水溶液でエッチングして除去するようにすれば良い 。 このよ うに H Fを含む水溶液でエッチングするようにすれば、 酸化膜のみがェ ツチングにより除去され、 犠牲酸化によりダメージや重金属等の汚染物を除去し た S O I ゥエーハを得ることができる。
このように埋め込み酸化膜の厚さを減ずる熱処理後にさらに犠牲酸化処理を行 うことによって、 酸素イオン注入によって S O I ゥエーハの表面に生じているダ メージ層を確実に除去でき、 さらに S O I層の結晶品質を一層高めつつ S O I層 の膜厚調整を行うことができるため、 より高品質の S O I ゥエーハを製造するこ とができる。
以上のような方法で S O I ゥエーハを製造することによって、 品質が安定する ある程度厚い埋め込み酸化膜を一旦形成し、 その後埋め込み酸化膜の厚さを減ず る熱処理を行って埋め込み酸化膜の厚さを減少させるので、 埋め込み酸化膜の厚 さが薄くかつ完全性が高く、 また S O I層の結晶性及び表面品質も極めて良好な 高品質の S O I ゥエーハを容易に製造することができる。 以下、 実施例及び比較例を示して本発明をより具体的に説明するが、 本発明は これらに限定されるものではない。 (実施例 1 ) .
鏡面研磨が施された直径 2 0 O m mのシリ コンゥエーハを用意し、 S I M O X 法により製品規格と して 8 0 η πιの厚さの埋め込み酸化膜を有する S O I ゥエー ハの製造を行った。
先ず、 5 0 0 °C程度に加熱したシリコンゥエーハの一方の主表面から酸素ィォ ンを注入エネルギーが 1 8 0 k e V、 ドーズ量が 4 X 1 0 1 7 / c m 2の条件でィ オン注入して、 ゥエーハ内に酸素イオン注入層を形成した。 続いて、 酸化膜形成 熱処理を酸素濃度が 0. 5 %のアルゴンガス雰囲気下、 1 3 5 0 °Cで 4時間行つ て、 シリ コンゥエーハ内の酸素イオン注入層を埋め込み酸化膜に変えた後、 I T O X処理をアルゴンガスと酸素ガスの混合ガス雰囲気下 （酸素濃度 7 0 %)、 1
3 5 0でで 4時間行って、 シリ コンゥエーハ内の埋め込み酸化膜を厚膜化した。 次に、 ゥエーハ表面に形成されている熱酸化膜を H Fを含む水溶液でェッチン グ除去した後、 得られたシリ コンゥエーハにアルゴンガス雰囲気下 （酸素濃度 1 O p p m以下）、 1 2 0 0 °Cで 4時間の埋め込み酸化膜の厚さを減ずる熱処理を 行い、 埋め込み酸化膜の厚さを 3 0 η πι減少させて 8 0 n mの厚さの埋め込み酸 化膜を有する S O I ゥエーハを製造した。
(比較例 1 )
鏡面研磨が施された直径 2 0 0 mmのシリ コンゥエーハを用意し、 先ず、 5 0 0 °C程度に加熱したシリ コンゥエーハの一方の主表面から酸素イオンを注入エネ ルギ一が 1 8 0 k e V、 ドーズ量が 4 X 1 0 1 7 / c m 2の条件でィオン注入して 、 酸素イオン注入層を形成した。 続いて、 酸化膜形成熱処理を酸素濃度が 0 · 5 %のアルゴンガス雰囲気下、 1 3 5 0 °Cで 4時間行って、 シリ コンゥエーハ内の 酸素イオン注入層を埋め込み酸化膜に変えた後、 I T O X処理をアルゴンガスと 酸素ガスの混合ガス雰囲気下 （酸素濃度 7 0 %)、 1 3 5 0 °Cで 4時間行い、 シ リコンゥエーハ内の埋め込み酸化膜を厚膜化して 1 1 O n mの厚さの埋め込み酸 化膜を有する S O I ゥエーハを製造した （埋め込み酸化膜の厚さを減ずる熱処理 は行わない）。 (比較例 2 )
鏡面研磨が施された直径 2 0 O mmのシリ コンゥエーハを用意し、 先ず、 5 0 0 °C程度に加熱したシリコンゥエーハの一方の主表面から酸素イオンを注入エネ ルギ一が 1 8 0 k e V、 ドーズ量が 4 X 1 0 1 7/ c m 2の条件でィオン注入して 、 酸素イオン注入層を形成した。 続いて、 酸化膜形成熱処理を酸素濃度が 0 · 5 %のアルゴンガス雰囲気下、 1 3 5 0 °Cで 4時間行う ことによって、 シリ コンゥ エーハ内の酸素イオン注入層を埋め込み酸化膜に変えて 8 0 n mの厚さの埋め込 み酸化膜を有する S O I ゥエーハを製造した （ I TOX処理、 及ぴ埋め込み酸化 膜の厚さを減ずる熱処理は行わない）。
上記実施例 1及び比較例 1、 2で製造した S O I ゥエーハについて、 各 S O I ゥエーハを H F水溶液に浸漬した後、 それぞれの S O I ゥエーハの S O I層に形 成された HF欠陥及ぴ埋め込み酸化膜に形成されたピンホールを光学顕微鏡で観 察してその密度を測定した。 これらの測定結果を、 上記の S O I ゥエーハの製造 条件とともに以下の表 1に示す。
(表 1 )
Figure imgf000016_0001
(¾OArガス中の 02含有量≤10ppm、
熱処理チューブの材質： SiC、ゥェ一ハポートの材質： Si 表 1に示したように、 本発明の S O I ゥエーハ （実施例 1 ) は、 埋め込み酸化 膜の膜厚が 8 O nmと薄いにも関わらず、 従来の I TOX処理を行った S I MO Xゥエーハ （比較例 1 ) と同等の品質の埋め込み酸化膜を有していることが分か る。 それに対して、 比較例 2の S O I ゥエーハは、 8 0 n mの膜厚の埋め込み酸 化膜を形成するために I τ OX処理を行わなかったので、 埋め込み酸化膜にピン ホールが顕著に発生してしまい、 埋め込み酸化膜の品質が非常に低いものであつ た。
また、 実施例 1及び比較例 1 と同条件で S O I ゥエーハを再度それぞれ作製し た後、 さらに犠牲酸化処理を行って 3 0 n m以下の厚さの S O I層を有する S O I ゥエーハを製造した。 そして、 上記と同様に各 S O I ゥエーハの H F欠陥密度 を測定し、 その比較を行ったところ、 両 S O I ゥエーハにほとんど差異はみられ なかった。 すなわち、 本発明の S O I ゥエーハは、 埋め込み酸化膜の厚さを減ず る熱処理により S i 02が還元されて S O I層となった領域においても、 十分な 結晶性が得られていることが確認できた。
(実施例 2 )
上記実施例 1 と同一条件により作製された 8 0 n mの厚さの埋め込み酸化膜を 有する S O I ゥエーハを複数枚用意し、 これらに、 アルゴンガス雰囲気下 （酸素 濃度 l O p p m以下） で 1 2 0 0 °Cの坦め込み酸化膜の厚さを減ずる熱処理を、 熱処理時間を調整して追加することにより、 最終的な坦め込み酸化膜厚が 4 0 η m、 2 0 n m、 1 0 n m、 5 n mの S O I ゥエーハが得られた。 そして、 これら の S O I ゥエーハについても、 実施例 1 と同様に H F欠陥密度およびピンホール 密度を測定した結果、 実施例 1および比較例 1 と同等であることがわかった。
このように、 本発明によれば、 S O I ゥエーハを作製する際に 2枚のゥエーハ を必要とする貼り合わせ法を用いずに、 1枚のゥエーハから S O I ゥエーハが作 製できる S I MO X法を採用した場合であっても、 従来の S I MO X法では得る ことのできなかった埋め込み酸化膜厚が 5 0 n m未満である高品質の S O I ゥェ ーハを得ることができる。 なお、 本発明は、 上記実施形態に限定されるものではない。 上記実施形態は、 例示であり、 本発明の特許請求の範囲に記載された技術的思想と実質的に同一な 構成を有し、 同様な作用効果を奏するものは、 いかなるものであっても本発明の 技術的範囲に包含される。 例えば、 上記実施の形態においては、 主に酸素イオンを低ドーズ量 （ドーズゥ インドウ） で注入することによって S O I ゥエーハの製造を行っているが、 本発 明はこれに限定されるものではなく、 髙ドーズ量で酸素ィオン注入を行って s o
I ゥエーハを製造する場合にも同様に適用することができる。 例えば、 高ドーズ 量で酸素イオンを注入して所望の厚さよりも膜厚を厚く して埋め込み酸化膜を形 成した後、 埋め込み酸化膜の厚さを減ずる熱処理を行うことによって、 所望の膜 厚の薄い埋め込み酸化膜が形成された S I M O Xゥエーハを製造すことができる

Claims

請 求 の 範 囲
1 . 少なく とも、 シリ コ ンゥエーハの一方の主表面から酸素イオンを注入して 酸素イオン注入層を形成した後、 該シリ コンゥエーハに前記酸素イオン注入層を 埋め込み酸化膜に変える酸化膜形成熱処理を行って、 埋め込み酸化膜上に S O I 層を有する S O I ゥエーハを製造する方法において、 前記シリ コンゥエーハに埋 め込み酸化膜を形成する際に、 前記製造される S O I ゥエーハが有する埋め込み 酸化膜の厚さより も厚くなるようにして埋め込み酸化膜の形成を行い、 その後、 該埋め込み酸化膜を形成したシリ コンゥエーハに埋め込み酸化膜の厚さを減ずる 熱処理を行う こ とを特徴とする S O I ゥエーハの製造方法。
2 . 前記埋め込み酸化膜の厚さを減ずる熱処理を、 水素ガス、 アルゴンガス、 またはこれらの混合ガス雰囲気下で 1 0 0 0 °C以上の温度で行うことを特徵とす る請求項 1に記載の S O I ゥエーハの製造方法。
3 . 前記埋め込み酸化膜の厚さを減ずる熱処理の熱処理雰囲気中に含まれる酸 素の濃度を 1 O p p m以下とすることを特徴とする請求項 1または請求項 2に記 載の S O I ゥエーハの製造方法。
4 . 前記埋め込み酸化膜の厚さを減ずる熱処理において使用されるゥエーハボ ート及び または熱処理チューブの材質を、 S i 、 S i C、 または少なく ともこ れらが内壁面にコートされたものとすることを特徴とする請求項 1ないし請求項 3のいずれか一項に記載の S O I ゥエーハの製造方法。
5 . 前記シリ コ ンゥエーハに埋め込み酸化膜を形成する際に、 前記酸化膜形成 熱処理を行った後、 該シリ コンゥエーハに埋め込み酸化膜の内部酸化処理を行う ことを特徴とする請求項 1ないし請求項 4のいずれか一項に記載の S O I ゥエー ハの製造方法。
6 . 前記埋め込み酸化膜の厚さを減ずる熱処理を行った後、 さらに犠牲酸化処 理を行い、 S O I層の膜厚調整を行うことを特徴とする請求項 1ないし請求項 5 のいずれか一項に記載の S O I ゥエーハの製造方法。
7 . 請求項 1ないし請求項 6のいずれか一項に記載の S O I ゥエーハの製造方 法により製造された S O I ゥエーハ。
8 . 前記 S O I ゥエーハの埋め込み酸化膜厚が 5 0 n m未満であることを特徴 とする請求項 7に記載の S O I ゥエーハ。
PCT/JP2004/001557 2003-02-19 2004-02-13 Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ WO2004075298A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP04711028A EP1596437A4 (en) 2003-02-19 2004-02-13 METHOD OF MANUFACTURING SOI WAFERS AND SOI WAFERS
US10/544,374 US7524744B2 (en) 2003-02-19 2004-02-13 Method of producing SOI wafer and SOI wafer
JP2005502689A JP4442560B2 (ja) 2003-02-19 2004-02-13 Ｓｏｉウエーハの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-040875 2003-02-19
JP2003040875 2003-02-19

Publications (1)

Publication Number Publication Date
WO2004075298A1 true WO2004075298A1 (ja) 2004-09-02

Family

ID=32905270

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/001557 WO2004075298A1 (ja) 2003-02-19 2004-02-13 Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ

Country Status (7)

Country Link
US (1) US7524744B2 (ja)
EP (1) EP1596437A4 (ja)
JP (1) JP4442560B2 (ja)
KR (1) KR100947815B1 (ja)
CN (1) CN100418194C (ja)
TW (1) TW200416814A (ja)
WO (1) WO2004075298A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011504655A (ja) * 2007-11-23 2011-02-10 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 精密な酸化物の溶解
JP2011512685A (ja) * 2008-02-20 2011-04-21 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 酸化物溶解後の酸化

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100938866B1 (ko) * 2004-02-25 2010-01-27 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 광검출장치
JP5374805B2 (ja) * 2006-03-27 2013-12-25 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
EP2012347B1 (en) 2006-04-24 2015-03-18 Shin-Etsu Handotai Co., Ltd. Method for producing soi wafer
WO2008078132A1 (en) * 2006-12-26 2008-07-03 S.O.I.Tec Silicon On Insulator Technologies Method for producing a semiconductor-on-insulator structure
WO2008078133A1 (en) * 2006-12-26 2008-07-03 S.O.I.Tec Silicon On Insulator Technologies Method for producing a semiconductor-on-insulator structure
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
CN101573786B (zh) 2007-02-08 2011-09-28 硅绝缘体技术有限公司 高散热性基片的制造方法
KR101431780B1 (ko) 2007-03-19 2014-09-19 소이텍 패턴화된 얇은 ｓｏｉ
JP2010027959A (ja) * 2008-07-23 2010-02-04 Sumco Corp 高抵抗ｓｉｍｏｘウェーハの製造方法
JP5493345B2 (ja) * 2008-12-11 2014-05-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
KR100987794B1 (ko) 2008-12-22 2010-10-13 한국전자통신연구원 반도체 장치의 제조 방법
US8168507B2 (en) 2009-08-21 2012-05-01 International Business Machines Corporation Structure and method of forming enhanced array device isolation for implanted plate EDRAM
CN101958317A (zh) * 2010-07-23 2011-01-26 上海宏力半导体制造有限公司 一种晶圆结构及其制造方法
FR2964495A1 (fr) * 2010-09-02 2012-03-09 Soitec Silicon On Insulator Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine
FR2972564B1 (fr) 2011-03-08 2016-11-04 S O I Tec Silicon On Insulator Tech Procédé de traitement d'une structure de type semi-conducteur sur isolant
FR2998418B1 (fr) * 2012-11-20 2014-11-21 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur sur isolant
WO2014158955A1 (en) * 2013-03-12 2014-10-02 Applied Materials, Inc. Pinhole evaluation method of dielectric films for metal oxide semiconductor tft
CN103579109B (zh) * 2013-11-01 2016-06-08 电子科技大学 一种光电集成电路的制造方法
CN107393863A (zh) * 2017-05-22 2017-11-24 茆胜 Oled微型显示器ic片及其制备方法
WO2020073306A1 (en) 2018-10-12 2020-04-16 Boe Technology Group Co., Ltd. Micro light emitting diode apparatus and fabricating method thereof

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310689A (en) 1990-04-02 1994-05-10 Motorola, Inc. Method of forming a SIMOX structure
EP0675534A2 (en) 1994-03-23 1995-10-04 Komatsu Electronic Metals Co., Ltd SOI substrate and method of producing the same
JPH1079355A (ja) * 1996-09-03 1998-03-24 Komatsu Denshi Kinzoku Kk Ｓｏｉ基板の製造方法
EP0966034A1 (en) 1998-06-18 1999-12-22 Canon Kabushiki Kaisha Method of manufacturing silicon-on-insulator substrate
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
JP2000091406A (ja) * 1998-09-08 2000-03-31 Mitsubishi Materials Silicon Corp ウェーハ保持具
JP2001257329A (ja) * 2000-03-10 2001-09-21 Nippon Steel Corp Ｓｉｍｏｘ基板およびその製造方法
JP2002270614A (ja) * 2001-03-12 2002-09-20 Canon Inc Ｓｏｉ基体、その熱処理方法、それを有する半導体装置およびその製造方法
US20020190318A1 (en) 2001-06-19 2002-12-19 International Business Machines Corporation Divot reduction in SIMOX layers

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5893729A (en) * 1995-06-28 1999-04-13 Honeywell Inc. Method of making SOI circuit for higher temperature and higher voltage applications
US5712173A (en) * 1996-01-24 1998-01-27 Advanced Micro Devices, Inc. Method of making semiconductor device with self-aligned insulator
US5795813A (en) * 1996-05-31 1998-08-18 The United States Of America As Represented By The Secretary Of The Navy Radiation-hardening of SOI by ion implantation into the buried oxide layer
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2784796B1 (fr) * 1998-10-15 2001-11-23 Commissariat Energie Atomique Procede de realisation d'une couche de materiau enterree dans un autre materiau
JP2001144275A (ja) 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
JP3910766B2 (ja) 1999-09-16 2007-04-25 日野自動車株式会社 車高調整装置
US6417078B1 (en) * 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
US6461933B2 (en) * 2000-12-30 2002-10-08 Texas Instruments Incorporated SPIMOX/SIMOX combination with ITOX option
US20050170570A1 (en) * 2004-01-30 2005-08-04 International Business Machines Corporation High electrical quality buried oxide in simox

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310689A (en) 1990-04-02 1994-05-10 Motorola, Inc. Method of forming a SIMOX structure
EP0675534A2 (en) 1994-03-23 1995-10-04 Komatsu Electronic Metals Co., Ltd SOI substrate and method of producing the same
JPH1079355A (ja) * 1996-09-03 1998-03-24 Komatsu Denshi Kinzoku Kk Ｓｏｉ基板の製造方法
EP0966034A1 (en) 1998-06-18 1999-12-22 Canon Kabushiki Kaisha Method of manufacturing silicon-on-insulator substrate
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
US20020022348A1 (en) 1998-07-08 2002-02-21 Kiyofumi Sakaguchi Semiconductor substrate and production method thereof
JP2000091406A (ja) * 1998-09-08 2000-03-31 Mitsubishi Materials Silicon Corp ウェーハ保持具
JP2001257329A (ja) * 2000-03-10 2001-09-21 Nippon Steel Corp Ｓｉｍｏｘ基板およびその製造方法
JP2002270614A (ja) * 2001-03-12 2002-09-20 Canon Inc Ｓｏｉ基体、その熱処理方法、それを有する半導体装置およびその製造方法
US20020190318A1 (en) 2001-06-19 2002-12-19 International Business Machines Corporation Divot reduction in SIMOX layers

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1596437A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011504655A (ja) * 2007-11-23 2011-02-10 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 精密な酸化物の溶解
JP2011512685A (ja) * 2008-02-20 2011-04-21 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 酸化物溶解後の酸化

Also Published As

Publication number Publication date
US20060051945A1 (en) 2006-03-09
TW200416814A (en) 2004-09-01
US7524744B2 (en) 2009-04-28
JP4442560B2 (ja) 2010-03-31
CN100418194C (zh) 2008-09-10
TWI344667B (ja) 2011-07-01
JPWO2004075298A1 (ja) 2006-06-01
EP1596437A1 (en) 2005-11-16
EP1596437A4 (en) 2009-12-02
KR100947815B1 (ko) 2010-03-15
CN1748312A (zh) 2006-03-15
KR20050100665A (ko) 2005-10-19

Similar Documents

Publication Publication Date Title
WO2004075298A1 (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
TWI310962B (ja)
JP3395661B2 (ja) Ｓｏｉウエーハの製造方法
JP4331593B2 (ja) 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法
EP2149898B1 (en) Method for manufacturing soi wafer
US7947571B2 (en) Method for fabricating a semiconductor on insulator substrate with reduced Secco defect density
KR101543748B1 (ko) Ｓｏｉ 웨이퍼의 제조방법
JP2010525598A (ja) 複合材料ウェハの製造方法および対応する複合材料ウェハ
JP2004031715A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US7902043B2 (en) Method of producing bonded wafer
JPH0964319A (ja) Ｓｏｉ基板およびその製造方法
JP2009016637A (ja) 半導体基板の製造方法
US8338277B2 (en) Method for manufacturing SOI substrate
JP4529036B2 (ja) 半導体用薄膜ウェハの製造方法
US20040187769A1 (en) Method of producing SOI wafer
JP2003179216A (ja) Ｓｏｉウエーハ
JP2010171282A (ja) 半導体基板及びその製造方法、並びにＳｉ−ＳｉＧｅ積層体
JP2002289819A (ja) Ｓｉｍｏｘ基板
JPS59127841A (ja) 半導体装置の製造方法
JP2011138956A (ja) シリコン半導体基板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005502689

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 2006051945

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 20048034553

Country of ref document: CN

Ref document number: 10544374

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2004711028

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020057014656

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020057014656

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004711028

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10544374

Country of ref document: US