TW200416814A - Method for manufacturing SOI wafer and SOI wafer - Google Patents

Method for manufacturing SOI wafer and SOI wafer Download PDF

Info

Publication number
TW200416814A
TW200416814A TW093103945A TW93103945A TW200416814A TW 200416814 A TW200416814 A TW 200416814A TW 093103945 A TW093103945 A TW 093103945A TW 93103945 A TW93103945 A TW 93103945A TW 200416814 A TW200416814 A TW 200416814A
Authority
TW
Taiwan
Prior art keywords
oxide film
wafer
buried oxide
soi
heat treatment
Prior art date
Application number
TW093103945A
Other languages
English (en)
Other versions
TWI344667B (zh
Inventor
Isao Yokokawa
Hiroji Aga
Kiyotaka Takano
Kiyoshi Mitani
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW200416814A publication Critical patent/TW200416814A/zh
Application granted granted Critical
Publication of TWI344667B publication Critical patent/TWI344667B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Description

200416814 (1) 玖、發明說明 【發明所屬之技術領域】 本發明是關於在絕緣體上形成有矽層之具有S0I( Silicon on insulator)構造之SOI晶圓的製造方法，以及 利用該方法製造之S Ο I晶圓。 【先前技術】 近年來，絕緣體上形成砂層（SOI層）之具有SOI構 造的SOI晶圓，在裝置之高速性、低消耗電力性、高耐壓 性、耐環境性等方面表現良好，所以電子裝置用之高性能 LSI用晶圓，尤受矚目。 製造該S Ο I晶圓的代表方法，係有接合法或s IΜ Ο X (Separation by ion-impl anted oxygen )法等。接合法意 指，在形成SOI層之黏接晶圓（bond wafer )和支承基板 之基底晶圓（base wafer)的至少一邊形成氧化膜，介著 該形成的氧化膜，令黏接晶圓和基底晶圓接合後，藉由將 黏接晶圓薄膜化以製造SOI晶圓的方法。 又，SIMOX法意指，藉由將氧離子植入矽晶圓後， 實施熱處理，在矽晶圓中形成埋入式氧化膜，以製成SOI 晶圓（SIMOX晶圓）之方法。更具體地說明，如第2圖所 示，先準備施以鏡面硏磨等的矽晶圓1 1 (步驟（a’））， 接著，於步驟（b’），從加熱至500 °C左右之矽晶圓11一 邊的主表面，進行將氧離子（〇+)植入晶圓內部的離子 植入，以形成氧離子植入層1 2。此時，以離子植入條件而 -5- (2) (2)200416814 言，植入能量通常爲150至200keV，此外，爲了形成連續 的埋入式氧化膜，氧離子的劑量必須使用1 · 5 X 1 0 18以上左 右的高劑量。 其後，於步驟（c ’），例如在惰性氣體環境中，以 1 3 00 °C以上的溫度，實施氧化膜形成熱處理，以將形成於 晶圓上之氧離子植入層12變成埋入式氧化膜13，藉此方式 ’可製得在埋入式氧化膜13上形成有SOI層14之SOI晶 圓1 5。 如上所述，利用SIM0X法製造的SOI晶圓，其SOI 層或埋入式氧化膜的膜厚，乃決定於氧離子植入時之離子 植入能量或劑量，故具有可容易地獲致良好膜厚均勻性之 優點’此外，如上述接合法所示，不需具備兩片晶圓，可 利用一片矽晶圓來製造SOI晶圓，故可以較低的成本來製 造。 然而，利用 SIM0X法，如上所述地以高劑量施行氧 離子的植入時，雖可提昇埋入式氧化膜的完全性，但是， 會對大量氧離子通過的晶圓表面產生破壞，所以進行氧化 膜形成熱處理時，SOI層容易產生高密度貫穿位錯，而產 生難以獲致具有良好結晶品質之SOI層的問題。 爲了解決此種問題，不斷致力於各種硏究及檢討。於 是’開發出施行低劑量的氧離子植入時，亦可形成連續的 埋入式氧化膜，而製得貫穿位錯密度低的SOI晶圓。（參 考SOI科學、UCS半導體基盤技術的硏究會編集、利來 公司發行、ρ·26 — 30)。此時，氧離子的劑量約限定爲4 -6 - (3) (3)200416814 x 1 Ο17 / cm2，故得知該劑量的範圍爲劑量窗（dose window ) 。 然而，以此種低劑量形成的埋入式氧化膜，雖可減少 貫穿位錯，但是，極易形成引起埋入式氧化膜絕緣不良的 針孔（pinhole )，相較於以高劑量形成的埋入式氧化膜 ’埋入式氧化膜的品質變得更低。 於此，爲了改善利用低劑量離子植入所形成之埋入式 氧化膜的品質，而提案有各種方法。例如，提案有進行一 般的氧化膜形成熱處理後，在高溫氧環境中施行氧化處理 ，即施行所謂的內部氧化處理（以下，記載有ITOX ( Internal Thermal Oxidation)處理），以提昇埋入式氧化 膜品質的方法（參考日本專利第3 03 66 1 9號公報）。如上 所述，以低劑量進行氧離子植入之SIMOX法，付加ITOX 處理’得以將埋入式氧化膜厚膜化並改善其品質，而可製 造針孔密度低且埋入式氧化膜之完全性得以提昇之高品質 的SIMOX晶圓。 近年來，隨著半導體裝置的高積體化，期望可製造更 高品質的晶圓，例如，可形成具有厚度較薄之埋入式氧化 膜的SOI晶圓。又，今後，S0I晶圓所具有之埋入式氧化 膜厚度’係朝著薄化成l〇〇nm至50nm，或者未滿50nm的 方向改良。 然而’以上述方式，使用SIMOX法製造SOI晶圓時 ’例如爲了形成連續的埋入式氧化膜，必須以高劑量施行 氧離子植入時’形成於SOI晶圓上的埋入式氧化膜一定 (4) (4)200416814 具有某程度以上的厚度，而無法形成厚度較薄的上述埋入 式氧化膜。 此外，以大約4 X 1 0 17 / c m2 (劑量窗）的低劑量，施 行氧離子植入以製造SOI晶圓時，雖可形成厚度較薄的埋 入式氧化膜，然而，因爲氧化膜的品質較低，所以必須如 上所述那樣再施行令埋入式氧化膜品質提昇的ITOX處理 ，導致矽晶圓中的埋入式氧化膜厚膜化而變厚。因此，欲 利用SIM0X法，製造完全性高且具有近年所要求之膜厚 較薄之埋入式氧化膜的SOI晶圓極爲困難。 再者，利用上述SIM0X法製造的SOI晶圓，相較於 利用上述接合法製造的S ΟI晶圓，雖具有膜厚均勻性及製 造成本方面的優勢，但是，亦會發生存在於SOI層的結晶 缺陷較多，S ΟI層的結晶性劣化，又，s ΟI層的表面粗度 較大的問題。因此，利用S IΜ Ο X法製造s ΟI晶圓時，亦 期望SOI層之結晶性及表面品質的提昇。 【發明內容】 於此，本發明是有鑒於上述問題點而開發者，其目的 在於提供一種SOI晶圓的製造方法，係可利用SIM0X法 製造高品質的SOI晶圓，而該SOI晶圓具有薄膜厚且完 全性高的埋入式氧化膜，並且，S ΟI層之結晶性及表面品 質極良好 爲了達成上述目的，本發明提供一種SOI晶圓的製造 方法，至少從矽晶圓一邊的主表面，植入氧離子以形成氧 -8 - (5) 200416814 離子植入層後，於該砂晶圓進行將上述氧離子 埋入式氧化膜的氧化膜形成熱處理，以製造在 膜上具有SOI層之SOI晶圓的方法，其特徵 矽晶圓形成埋入式氧化膜時，是將其膜厚形成 之SOI晶圓的埋入式氧化膜更厚，其後，在形 式氧化膜的矽晶圓上，進行減少埋入式氧化膜 理。 如上所述，使用SIMOX法製造SOI晶圓 於矽晶圓形成埋入式氧化膜時，是將其膜厚形 成之SOI晶圓的埋入式氧化膜更厚，其後，在 減少埋入式氧化膜厚度的熱處理，藉此方式， 造高品質的SOI晶圓，而該SOI晶圓具有例如 ，未滿50nm之膜厚較薄且完全性高的埋入式 ，以上述方式藉由熱處理，令埋入式氧化膜的 故膜厚減少的部分會還原成結晶性良好的矽層 於減少埋入式氧化膜厚的熱處理期間，SOI層 好的矽層作爲晶種而進行固層成長，所以SOI 極良好，同時，SOI層的表面粗度亦提昇，得 品質。 此時，理想的狀態是在氫氣、氬氣、或混合此 境下，以1 00 0 °c以上的溫度，進行減少上述埋 厚度的熱處理。 以此種條件進行減少氧化膜厚度的熱處理 令氧化膜的厚度減少，且可確實地獲致具有所 植入層變成 埋入式氧化 爲：於上述 比上述製成 成有該埋入 厚度的熱處 的方法中， 成比上述製 矽晶圓進行 可容易地製 100nm以下 氧化膜。又 膜厚減少， ，此外，由 以結晶性良 層的結晶性 以改善表面 等氣體的環 入式氧化膜 ，可有效地 期望之厚度 -9 - (6) (6)200416814 較薄的埋入式氧化膜，同時’ S〇I層的結晶性及表面品質 亦可確實地改善。 又’減少上述埋入式氧化膜厚度之熱處理的熱處理環 境中所含的氧濃度係設定在l〇ppm以下爲佳。 進行減少氧化膜厚度的熱處理時，若熱處理環境中所 含的氧濃度超過1 0 p p m，則熱處理進行中，恐怕會發生 SOI晶圓表面被融刻，SOI層的表面粗度或膜厚均勻性劣 化的問題。因此，以上述方式，將減少氧化膜厚度之熱處 理的熱處理環境中所含的氧濃度設定在1 〇ppm以下，藉此 方式，可防止熱處理進行中，晶圓表面被蝕刻，而製成形 成有SOI層的SOI晶圓，該SOI層具有良好表面粗度及 膜厚均勻性。 再者’減少上述埋入式氧化膜厚度之熱處理中，所使 用之晶舟及/或熱處理管的材質，是以使用矽（Si)、碳 化矽（SiC )、或至少於內壁面塗佈此等材質者爲佳。 如上所述，減少埋入式氧化膜厚度的熱處理中，若使 用主成分不含氧的矽（Si)、碳化矽（SiC)、或至少於 內壁面塗佈此等材質者，則可將熱處理環境中的氧濃度維 持較低’故以上述方式進行減少埋入式氧化膜厚度之熱處 理時’可確實地防止晶圓表面所產生的蝕刻。 此外，本發明SOI晶圓的製造方法中，於上述矽晶圓 形成埋入式氧化膜時，是以在進行上述氧化膜形成熱處理 後，於該矽晶圓進行埋入式氧化膜的內部氧化處理爲佳。 如上所述，於矽晶圓進行氧化膜形成熱處理後，若追 -10- (7) (7)200416814 加埋入式氧化膜的內部氧化處理，亦即ITOX處理，以形 成埋入式氧化膜，則可容易地將埋入式氧化膜的膜厚形成 比製成之S ΟI晶圓之埋入式氧化膜更厚。又，例如，以低 劑量植入氧離子，形成埋入式氧化膜時，藉由進行該 IT ΟΧ處理，以令埋入式氧化膜的品質提昇，埋入式氧化 膜完全性變局，故得以製造品質極局的SOI晶圓。 再者，理想的狀態是，進行減少上述埋入式氧化膜的 厚度之熱處理後，又進行犧牲氧化處理，以進行SOI層的 膜厚調整。 如上所述，在減少埋入式氧化膜厚度之熱處理後，復 於SOI層形成熱氧化膜，並去除該氧化膜，即進行所謂的 犧牲氧化處理，藉此方式，藉由氧離子植入，可去除SOI 晶圓表面產生的破壞層，又，可進一步提昇SOI層的結晶 品質，並可進行SOI層的膜厚調整。 根據本發明，可提供一種SOI晶圓，其特徵爲：藉由 上述本發明之SOI晶圓製造方法所製成者。 利用本發明之SOI晶圓製造方法所製成的SOI晶圓 ，是高品質的SIMOX晶圓，該晶圓具有膜厚較薄且完全 性較高的埋入式氧化膜，而且，SOI層之結晶性及表面品 質極良好。 尤其，本發明中，上述SOI晶圓的埋入式氧化膜厚可 未滿5 0 n m。 以上述方式，本發明SOI晶圓可形成以往難以製造之 埋入式氧化膜厚未滿50nm之極高品質的SIMOX晶圓。 •11 - (8) (8) 200416814 如上述之說明，根據本發明，使用SIMOX法，可容 易地製造高品質的SOI晶圓，該晶圓具有膜厚較薄且完全 性較高的埋入式氧化膜，而且，S0I層之結晶性及表面品 質極良好。 【實施方式】 (發明最佳實施方式） 以下，說明本發明之實施型態，然而本發明並不侷限 於此。 隨著半導體裝置的高積體化，期望形成於SOI晶圓上之埋 入式氧化膜具有l〇〇nm以下之較薄的膜厚，再者，將來， 考慮更進一歩要求埋入式氧化膜薄膜化，以製造具有例如 50nm或未滿50nm之20nm、10nm厚度之埋入式氧化膜的 S ΟI晶圓。 然而，如上所述，利用SIMOX法製造SOI晶圓時， 埋入式氧化膜的膜厚必然會變厚，所以利用習知s IΜ Ο X 法之SOI晶圓的製造方式，無法製造具有膜厚較薄且完全 性高之埋入式氧化膜的高品質SOI晶圓。 在此，關於以SIMOX法製造埋入式氧化膜之膜厚較 薄且完全性得以提昇的S ΟI晶圓方法，本案發明者等致力 於各種硏究及檢討。於是，開發出在矽晶圓形成埋入式氧 化膜時，是以該埋入式氧化膜厚度大於最後製得之SOI晶 圓所具有之埋入式氧化膜厚度的方式來形成，接著，在形 成該厚度之埋入式氧化膜的矽晶圓上，施行減少埋入式氧 -12 - (9) 200416814 化膜厚度的熱處理，藉此方式，可令以SIM OX法 埋入式氧化膜的膜厚變薄，又，以此方式，可具有 以往薄且完全性高的埋入式氧化膜，可製造SOI層 性及表面品質極良好的高品質S 01晶圓，以完成本 以下，參考圖面詳細說明本發明SOI晶圓的製 ，例舉利用 SIMOX法，以低劑量（劑量窗）進行 植入以形成埋入式氧化膜，然而，本發明並不侷限 於此，第1圖是表示利用本發明之SIMOX法，製造 圓之一方法例的流程圖。 首先，準備施以鏡面硏磨之矽晶圓1 (步驟（a 藉此構成，在矽晶圓上施以鏡面硏磨時，所製成之 圓可大致維持晶圓之鏡面硏磨面的平坦性，故可製 高平坦性的S 01晶圓。 繼之，於步驟（b)，從加熱達到5 00 °C左右之 1 一邊的主表面，將氧離子（0+)離子植入至預定 以形成氧離子植入層2。此時，離子植入條件並無 制，例如，植入能量一般廣泛採用150至200keV左 ，爲了防止之後進行氧化膜形成熱處理時發生貫穿 故就劑量而言，是以約4.0 X 1 017/ cm2的低劑量進 植入。此時，亦可根據需要，進行氧離子植入的分; 在矽晶圓1形成氧離子植入層2後，於步驟（c 行將氧離子植入層2變成埋入式氧化膜3之氧化膜形 理。氧化膜形成熱處理的熱處理條件無特別的限制 能夠將氧離子植入層變成埋入式氧化膜皆可。例如 製得之 膜厚比 之結晶 發明。 造方法 氧離子 在此。 S ΟI晶 S 01晶 得具有 矽晶圓 深度， 特別限 右，又 錯位， 行離子 HI。 )，施 成熱處 ，只要 ，在氧 -13- (10) (10)200416814 濃度爲1 %以下的氬氣環境中’以1 3 00 °c以上、矽融點以 下的溫度，施行3至6小時的熱處理，藉此方式’可形成埋 入式氧化膜3。此時。由於氧離子的劑量較低’故埋入式 氧化膜3的膜厚較薄且容易形成針孔。 繼之，於步驟（d)中，爲了令埋入式氧化膜的品質 提昇，故在矽晶圓上施行埋入式氧化膜的內部氧化處理（ ITOX處理）。例如，在形成有埋入式氧化膜3的矽晶圓上 ，於氧氣環境中，以1 1 5 0 °C至未滿矽融點的溫度，進行數 小時的ITOX處理，藉此方式，可在矽晶圓內形成厚膜化 的埋入式氧化膜4。如上所述，藉由實施ITOX處理，可 令埋入式氧化膜的針孔減少，同時，亦可改善SOI層和埋 入式氧化膜的界面粗度，故可獲致品質優良的埋入式氧化 膜。 此外，於步驟（c )中，當氧化膜形成熱處理施行後 ，埋入式氧化膜3的厚度大於最後製得之SOI晶圓要求的 埋入式氧化膜厚度時，則不一定要進行上述ITOX處理， 然而，藉由追加ITOX處理，得以令埋入式氧化膜的品質 提昇。 又，以上述方式在矽晶圓進行ITOX處理時，於矽晶 圓表面會形成熱氧化膜5。 利用蝕刻或化學機械式硏磨，去除形成於晶圓表面的 熱氧化膜5後，於步驟（e)，在形成有膜厚較厚之埋入式 氧化膜4的砂晶圓上，施行減少埋入式氧化膜4厚度的熱處 理。以此方式，藉由施行減少埋入式氧化膜4厚度的熱處 -14- (11) (11)200416814 理，可製得SOI晶圓8，而該SOI晶圓8具有膜厚薄化至 所期望厚度的埋入式氧化膜6、和位於該埋入式氧化膜6上 的SOI層7。該最後製得之SOI晶圓8的埋入式氧化膜6厚 度，乃決定於製品規格，而本發明中可形成l〇〇nm以下、 5 0nm以下、又，未滿50nm之非常薄的埋入式氧化膜。 此外，上述流程中，係在ITOX處理後，施行減少埋 入式氧化膜4厚度之熱處理，然而，亦可在施行減少埋入 式氧化膜4厚度之熱處理後，再施行ITOX處理，藉由反 覆施行這些步驟，更可提昇埋入式氧化膜質。 由於本發明是以上述方式進行熱處理，以令埋入式氧 化膜的膜厚減少，故膜厚減少的部分會還原成結晶性良好 的矽層，又，由於該熱處理期間，SOI層以結晶性良好的 矽層作爲晶種而進行固層成長，故可令SOI層的結晶性提 昇，再者，同時，亦可令SOI層的表面粗度提昇，以改善 其表面品質。 施行減少該埋入式氧化膜厚度之熱處理時，當進行 ITOX處理所形成的熱氧化膜5殘存於晶圓表面時，難以令 埋入式氧化膜的膜厚減少。因此，理想的狀態是，矽晶圓 表面形成有氧化膜時，利用上述方式將晶圓表面的氧化膜 去除，以在晶圓表面沒有氧化膜的狀態下，進行減少埋入 式氧化膜厚度的熱處理。 再者，減少上述埋入式氧化膜厚度之熱處理的熱處理 條件，可依據需要決定，並無特別限制，但是，期望是在 氫氣、氬氣、或混合有這些氣體的環境下，以1000 °c以上 -15- (12) 200416814 ，最好是1 loot以上，更理想是1 150t以上的溫 。藉由以此種熱處理條件，施行減少埋入式氧化 熱處理，得以有效地令埋入式氧化膜的厚度減少 易地製得具有製品規格爲例如10至80nm且未滿 度的埋入式氧化膜。 於此，檢測埋入式氧化膜厚度減少之熱處理 時間和埋入式氧化膜厚度減少量的關係，以及形 晶圓之SOI層厚度和埋入式氧化膜厚度減少量的 實驗結果係如次。 首先，爲了檢測熱處理時間和埋入式氧化膜 量的關係，在ITOX處理後，去除形成於晶圓表 化膜，以在埋入式氧化膜上形成厚度爲2 76nm的 而準備3片具有此厚度的矽晶圓。繼之，令各矽 氬氣1 0 0 %的環境下、以1 2 0 0 °C，1、2、4小時的 間，施行減少埋入式氧化膜厚度的熱處理後，測 理條件之埋入式氧化膜厚度的減少量。該埋入式 度減少量之測試方式，是利用多層膜分光橢圓 SOPRA株式會社製），測試熱處理後矽晶圓之 化膜的厚度。 其結果係如第3圖所示，得知隨著熱處理時 埋入式氧化膜厚度減少量會逐漸變大。又，雖劳 並無顯示，然而在熱處理時間相同的情況下，熱 越高’則埋入式氧化膜厚度的減少量越大，而在 °C的溫度下，氧化膜厚度減少量非常小。 度來進行 膜厚度之 ，並可容 1 0 0 n m 厚 的熱處理 成於SOI 關係，其 厚度減少 面的熱氧 SOI 層， 晶圓，於 熱處理時 試各熱處 氧化膜厚 計量法（ 埋入式氧 間增長， ^第3圖中 處理溫度 未滿1 0 0 0 • 16 - (13) 200416814 繼之，製備在埋入式氧化膜上具有160nm厚度 層的矽晶圓，令該矽晶圓，於氬氣1 0 0 %的環境 1 2 00 °C，施行1小時減少埋入式氧化膜厚度的熱處 著，利用相同於上述之方式，測試埋入式氧化膜的 少量。其測試結果亦一倂顯示於第3圖。 由第3圖淸楚的表示，得知藉由將形成於埋入 膜上的SOI層厚度薄化成276nm至160nm，熱處理 氧化膜的厚度減少量也會跟著增加，埋入式氧化膜 減少量示根據SOI層的膜厚而改變。因此，實施減 式氧化膜厚度之熱處理時，以控制形成於埋入式氧 的SOI層厚度，來決定熱處理條件爲佳。 又，施行減少上述埋入式氧化膜厚度之熱處理 熱處理環境中所含之氧濃度高於lOppm時，SOI晶 恐怕會被蝕刻，而造成SOI層表面粗度或膜厚均勻 之虞。因此，施行減少埋入式氧化膜厚度的熱處理 將處理環境中所包含之氧濃度形成lOppm以下爲佳 方式，可防止熱處理進行中S Ο I晶圓表面被蝕刻， SOI層具有優良表面粗度及膜厚均勻性的SOI晶圓 實施減少埋入式氧化膜厚度的熱處理時所使用 理裝置並無特別限制，可使用一般採用的熱處理裝 而，當用以保持晶圓的晶舟或形成反應室的反應管 如一般採用的石英晶舟或石英管時，受到其中主成 氧的影響，恐怕會發生上述之SOI晶圓的表面被蝕 成SOI層表面粗度或膜厚均勻性劣化之虞。 之SOI 下，以 理，接 厚度減 式氧化 之埋入 的厚度 少埋入 化膜上 時，當 圓表面 性劣化 時’以 ，藉此 而製得 0 的熱處 置。然 ，是例 分含有 刻，造 -17- (14) (14)200416814 因此，本發明減少埋入式氧化膜厚度的熱處理中，所 使用之晶舟/或熱處理管的材質，理想的狀態是使用主成 分不含氧之矽（Si)、碳化矽（SiC)、或至少於內壁面 塗佈此等材質者。藉由使用此種材質的晶舟或熱處理管， 可將熱處理環境中的氧濃度維持較低，故熱處理進行時可 確實地防止在晶圓表面產生鈾刻。 再者，本發明SOI晶圓的製造方法中，理想的狀態是 ，進行減少上述埋入式氧化膜厚度之熱處理後，於SOI層 形成熱氧化膜並去除該氧化膜，即進行所謂的犧牲氧化處 理爲佳。 例如，進行減少埋入式氧化膜厚度之熱處理後，在氧 化性環境下進行熱處理，以在SOI層的表面形成氧化膜， 其後，以含HF之水溶液，蝕刻去除形成於SOI層表面的 氧化膜即可。如上所述，以含HF之水溶液施行蝕刻時， 只有氧化膜會被去除，藉由犧牲氧化得以獲致破壞或重金 屬等污染物已去除的SOI晶圓。 如上所述，進行減少埋入式氧化膜厚度之熱處理後， 又施行犧牲氧化處理，以此方式，藉由氧離子植入可確實 地去除SOI晶圓表面所產生的破壞層，再者，可進一步提 昇SOI層的結晶品質，並且進行SOI層的膜厚調整，故 可製造更高品質的SOI晶圓。 藉由以上述方法製造SOI晶圓，形成有品質安定且具 有某厚度左右的埋入式氧化膜，其後，進行減少埋入式氧 化膜厚度的熱處理，以令埋入式氧化膜厚度減少，故可容 -18- (15) 200416814 易地製造埋入式氧化膜厚度較薄且完全性高，又，S O I層 的結晶性及表面品質極良好的高品質SOI晶圓。 以下所示之實施例及比較例是更具體地說明本發明， 然而本發明並不侷限於此。 (實施例1 )
準備施以鏡面硏磨之直徑爲200nm的矽晶圓，利用 SIMOX法，製成具有製品規格爲80nm厚之埋入式氧化膜 的SOI晶圓。
首先，以植入能量爲180keV、劑量爲4xl017/cm2的 條件，從加熱至500 °C左右之矽晶圓一邊的主表面，進行 離子植入，以在晶圓內形成氧離子植入層。繼之，在氧濃 度爲〇 . 5 %的氬氣環境下，以1 3 5 0 °C進行4小時的氧化膜形 成熱處理，以將矽晶圓內的氧離子植入層變成埋入式氧化 膜，接著，在氬氣和氧氣之混合氣體環境下（氧濃度爲 7 0 % )，以1 3 5 0 °C進行4小時的IΤ Ο X處理，俾將矽晶圓內 的埋入式氧化膜厚膜化。 接著，以含HF之水溶液，蝕刻去除形成於晶圓表面 的熱氧化膜後，令所獲致的矽晶圓，於氬氣環境下（氧濃 度爲lOppm以下），以1200°C進行4小時用以減少埋入式 氧化膜厚度的熱處理，令埋入式氧化膜厚度減少30nm’ 以製成具有厚度爲8 Onm之埋入式氧化膜的SOI晶圓。 (比較例1 ) -19- (16) 200416814 準備施以鏡面硏磨之直徑爲200 nm的衫 以植入能量爲180keV、劑量爲4xl017/cm: 熱至5 0(TC左右之矽晶圓一邊的主表面，離 ，以形成氧離子植入層。繼之，在氧濃度爲 境下，以1 3 5 0 °C進行4小時的氧化膜形成熱 晶圓內的氧離子植入層變成埋入式氧化膜後 氣之混合氣體環境下（氧濃度爲70% ) ， 小時的ITOX處理，以將矽晶圓內的埋入式 ，而製成具有1 l〇nm厚度之埋入式氧化膜的 有進行減少埋入式氧化膜厚度的熱處理）。 (比較例2 ) 準備施以鏡面硏磨之直徑爲200nm的砂 以植入能量爲180keV、劑量爲4xl017/cm: 熱至5 00 °C左右之矽晶圓一邊的主表面，離 ，以形成氧離子植入層。繼之，在氧濃度爲 境下，以135(TC進行4小時的氧化膜形成熱 晶圓內的氧離子植入層變成埋入式氧化膜 80nm厚度之埋入式氧化膜的SOI晶圓（名 處理、及減少埋入式氧化膜厚度的熱處理） 關於上述實施例1及比較例1、2製造的 各SOI晶圓浸漬於HF水溶液後，用光學顯 於各SOI晶圓之SOI層的HF缺陷及形成於 的針孔，並測試其密度。將此等測試結果與 晶圓，首先， 的條件，從加 子植入氧離子 0.5%的氬氣環 處理，以將矽 ，在氬氣和氧 U 3 5 0 °c 進行 4 氧化膜厚膜化 SOI晶圓（沒 晶圓，首先， 的條件，從加 子植入氧離子 〇 . 5 %的氬氣環 處理，以將矽 ，而製成具有 :有進行ITOX 〇 SOI晶圓，將 微鏡觀察形成 埋入式氧化膜 上述S Ο I晶圓 -20- (17) 200416814 的製造條件，一起顯示於與下列表1。 (表1 ) 實施例1 比較例1 比較例2 氧離子植入 植入能量：1 80keV 劑量：4 X 1 0 17 / c m2 氧化膜形成熱處 理 氧濃度爲〇 · 5 %的氬氣環境^ 進行4小時 F，以 1 3 5 0 °c ITOX處理 在氬氣和氧氣之混合氣體 環境下（氧濃度爲70% ) ，以1 3 5 0°C進行4小時 ✓ \ w 埋入式氧化膜厚 110 110 80 減少埋入式氧化 膜厚度的熱處理 於氬氣100% 的環境下，以 1200 °C 進行 4 小時（※） 無 E 埋入式氧化膜最 後的厚度 80 110 80 HF缺陷密度 < 1 個 / cm2 < 1 個 / cm2 < 1 個 / cm2 針孔密度 1 5 個 / cm2 1 5個 / cm2 50個 / cm2 (X)氬氣（Ar)中的氧（〇2)含有量‘ 1〇PPm、
熱處理管的材質：碳化矽（SiC )、晶舟的材質·· 矽（Si ) -21 - (18) 200416814 如表1所示，得知本發明SOI晶圓（實施例1 式氧化膜較薄，形成80nm厚，儘管如此，其具 施行ITOX處理之SIMOX晶圓（比較例1 )相同 入式氧化膜。相對於此，比較例2之S Ο I晶圓， 膜厚爲80nm的埋入式氧化膜，沒有實施IT0X 埋入式氧化膜上明顯地產生針孔，因此埋入式氧 質非常低。 又，利用與實施例1及比較例1相同的條件， SOI晶圓，其後，又進行犧牲氧化處理，以製造 度爲30nm以下的SOI晶圓。接著，與上述同樣 各SOI晶圓之HF缺陷密度，進行比較時，幾乎 兩SOI晶圓的差異。亦即，可確認本發明SOI 即使是進行減少埋入式氧化膜厚度之熱處理，還 矽（Si〇2)而形成SOI層的區域，亦可獲致充分 (實施例2 ) 準備複數片利用與上述實施例1相同的條件 埋入式氧化膜厚度爲80nm的SOI晶圓，令此等 氣環境下（氧濃度lOppm以下）、以i200°C，進 入式氧化膜厚度的熱處理，藉由追加調整熱處理 獲致最後埋入式氧化膜厚爲40nm、20nm、10nm S Ο I晶圓。然後，利用與實施例1同樣的方式， S ΟI晶圓的H F缺陷密度及針孔密度，得知結果 )之埋入 有與習知 品質的埋 爲了形成 處理，故 化膜的品 再次製造 SOI之厚 地，測試 分辨不出 晶圓中， 原二氧化 的結晶性 所製成之 晶圓於氬 行減少埋 時間，可 、5 nm 的 測試此等 係與實施 -22- (19) 200416814 例1及比較例1相同。 如上所述，根據本發明，製作SOI晶圓時， 採用2片晶圓之接合法，而是採用可利用1片晶圓 晶圓之SIMOX法時，亦可獲得習知SIMOX法無 埋入式氧化膜厚未滿50nm的高品質SOI晶圓。 此外，本發明並不侷限於上述實施型態。上 態僅爲例示，實質上具有與本發明專利申請範圍 術思想相同的構成，且具有相同作用效果的任一 包含於本發明的技術範圍。 例如，上述實施型態中，主要是以低劑量（ 植入氧離子，以進行SOI晶圓的製造，然而本發 限於此，以高劑量進行氧離子植入以製造SOI晶 可同樣地適用。例如，以高劑量植入氧離子，形 所期望的膜厚更厚的埋入式氧化膜，接著，進行 式氧化膜厚度的熱處理，可製得所期望之薄膜厚 化膜的SIMOX晶圓。 【圖式簡單說明】 第1圖是表示利用本發明SIMOX法之SOI晶圓 法例的流程圖。 第2圖是表示利用習知SIMOX法之SOI晶圓製 的流程圖。 第3圖是表示減少埋入式氧化膜厚度之熱處理 理時間和埋入式氧化膜厚度減少量的關係’以及 須黏合 作 SOI 獲得之 實施型 載之技 型態皆 量窗） 並不侷 時，亦 膜厚比 少埋入 入式氧 製造方 造方法 的熱處 形成於 -23- (20) 200416814 SOI晶圓之SOI層厚度和埋入式氧化膜厚度減少量之關係 的圖表。 [圖號說明] 1、 1 1 砂晶圓 2、 1 2 氧離子植入層 3、 4、6、13 埋入式氧化膜
5 熱氧化膜 7 、 14 SOI層 8、1 5 S ΟI 晶圓
-24-

Claims (1)

  1. 200416814 Π) 拾、申請專利範圍 1·一種soi晶圓的製造方法，至少從矽晶圓 ’植入氧離子以形成氧離子植入層後，於該 行1將上述氧離子植入層變成埋入式氧化膜的氧化 處理’以在埋入式氧化膜上製造具有SOI層之 的方法，其特徵爲： 於上述矽晶圓形成埋入式氧化膜時，是將其 比上述製成之SOI晶圓的埋入式氧化膜更厚，其 成有該埋入式氧化膜的矽晶圓上，進行減少埋入 厚度的熱處理。 2. 如申請專利範圍第1項所記載之SOI晶圓 法，其中，在氫氣、氬氣、或混合此等氣體的環 lOOOt以上的溫度，進行減少上述埋入式氧化膜 處理。 3. 如申請專利範圍第1項所記載之SOI晶圓 法，其中，減少上述埋入式氧化膜厚度之熱處理 環境中所含的氧濃度係設定在lOppm以下。 4. 如申請專利範圍第2項所記載之SOI晶圓 法，其中，減少上述埋入式氧化膜厚度之熱處理 環境中所含的氧濃度係設定在i〇ppm以下。 5. 如申請專利範圍第1項所記載之SOI晶圓 法，其中，減少上述埋入式氧化膜厚度之熱處理 用之晶舟及/或熱處理管的材質’是使用矽（Si 矽（SiC)、或至少於內壁面塗佈此等材質者。 一邊的主 矽晶圓進 膜形成熱 SOI晶圓 膜厚形成 後，在形 式氧化膜 的製造方 境下，以 厚度的熱 的製造方 的熱處理 的製造方 的熱處理 的製造方 中，所使 )、碳化 -25· (2) (2) 200416814 6 ·如申請銜π v 5專利範圍第2項所記載之SOI晶圓的製造方 }去，中 》 ~ %少上述埋入式氧化膜厚度之熱處理中，所使 用之晶舟及/彿 实熱處理管的材質，是使用矽（Si)、碳化 矽（Sic)、瘦本w Μ少於內壁面塗佈此等材質者。 7 如申专畜谢 • %辱利範圍第3項所記載之SOI晶圓的製造方 ? 树 ri 1 ，vp^ j. /' ηΛ少上述埋入式氧化膜厚度之熱處理中，所使 用之晶舟及/或熱處理管的材質，是使用矽（Si)、碳化 砂（Slc)、或至少於內壁面塗佈此等材質者。 8·如申請專利範圍第4項所記載之SOI晶圓的製造方 、法’其中’减少上述埋入式氧化膜厚度之熱處理中，所使 用之晶舟及/或熱處理管的材質，是使用矽（Si)、碳化 ^7(SiC) '或至少於內壁面塗佈此等材質者。 9·如申請專利範圍第1項所記載之SOI晶圓的製造方 法’其中’於上述矽晶圓形成埋入式氧化膜時，是在進行 上述氧化膜形成熱處理後，於該矽晶圓進行埋入式氧化膜 的內部氧化處理。 10·如申請專利範圍第2項所記載之s〇I晶圓的製造方 法’其中’於上述矽晶圓形成埋入式氧化膜時，是在進行 上述氧化膜形成熱處理後，於該矽晶圓進行埋入式氧化膜 的內部氧化處理。 1 1·如申請專利範圍第3項所記載之SOI晶圓的製造方 法，其中，於上述矽晶圓形成埋入式氧化膜時，是在進行 上述氧化膜形成熱處理後，於該矽晶圓進行埋入式氧化膜 的內部氧化處理。 -26- (3) 200416814 1 2 .如申請專利範圍第4項所記載之s Ο I晶圓的 法，其中，於上述矽晶圓形成埋入式氧化膜時，是 上述氧化膜形成熱處理後，於該矽晶圓進行埋入式 的內部氧化處理。 1 3 .如申請專利範圍第5項所記載之s Ο I晶圓的 法，其中，於上述矽晶圓形成埋入式氧化膜時，是 上述氧化膜形成熱處理後，於該矽晶圓進行埋入式 的內部氧化處理。 1 4 ·如申請專利範圍第6項所記載之S ΟI晶圓的 法，其中，於上述矽晶圓形成埋入式氧化膜時，是 上述氧化膜形成熱處理後，於該矽晶圓進行埋入式 的內部氧化處理。 1 5 ·如申請專利範圍第7項所記載之S ΟI晶圓的 法，其中’於上述砂晶圓形成埋入式氧化膜時，是 上述氧化膜形成熱處理後，於該矽晶圓進行埋入式 的內部氧化處理。 1 6 ·如申請專利範圍第8項所記載之s ΟI晶圓的 法，其中，於上述矽晶圓形成埋入式氧化膜時，是 上述氧化膜形成熱處理後，於該砂晶圓進行埋入式 的內部氧化處理。 1 7 ·如申請專利範圍第1至1 6項中任一項所記載 晶圓的製造方法，其中，進行減少上述埋入式氧化 之熱處理後，又進行犧牲氧化處理，以進行SOI層 調整。 製造方 在進行 氧化膜 製造方 在進行 氧化膜 製造方 在進行 氧化膜 製造方 在進行 氧化膜 製造方 在進行 氧化膜 之 SOI 膜厚度 的膜厚 -27- (4) 200416814 18·—種SOI晶圓，其特徵爲：藉由申請專利範圍第1 至16項中任一項所記載之S0I晶圓製造方法所製成者。 19· 一種SOI晶圓，其特徵爲：藉由申請專利範圍第 17項所記載之SOI晶圓製造方法所製成者。 20.如申請專利範圍第18項所記載之SOI晶圓，其中 ，上述SOI晶圓的埋入式氧化膜厚未滿50nm。 2 1.如申請專利範圍第19項所記載之SOI晶圓，其中， 上述SOI晶圓的埋入式氧化膜厚未滿5 Onm。 -28-
TW093103945A 2003-02-19 2004-02-18 Method for manufacturing SOI wafer and SOI wafer TW200416814A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003040875 2003-02-19

Publications (2)

Publication Number Publication Date
TW200416814A true TW200416814A (en) 2004-09-01
TWI344667B TWI344667B (zh) 2011-07-01

Family

ID=32905270

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093103945A TW200416814A (en) 2003-02-19 2004-02-18 Method for manufacturing SOI wafer and SOI wafer

Country Status (7)

Country Link
US (1) US7524744B2 (zh)
EP (1) EP1596437A4 (zh)
JP (1) JP4442560B2 (zh)
KR (1) KR100947815B1 (zh)
CN (1) CN100418194C (zh)
TW (1) TW200416814A (zh)
WO (1) WO2004075298A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5054509B2 (ja) * 2004-02-25 2012-10-24 ソワテク 光検出装置
JP5374805B2 (ja) * 2006-03-27 2013-12-25 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
US8268705B2 (en) 2006-04-24 2012-09-18 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer
KR101358361B1 (ko) * 2006-12-26 2014-02-06 소이텍 절연체 상 반도체 구조물을 제조하는 방법
DE602006017906D1 (de) * 2006-12-26 2010-12-09 Soitec Silicon On Insulator Verfahren zum herstellen einer halbleiter-auf-isolator-struktur
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
EP2109883A1 (en) 2007-02-08 2009-10-21 S.O.I.T.E.C. Silicon on Insulator Technologies Method of fabrication of highly heat dissipative substrates
WO2008114099A1 (en) 2007-03-19 2008-09-25 S.O.I.Tec Silicon On Insulator Technologies Patterned thin soi
JP2011504655A (ja) * 2007-11-23 2011-02-10 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 精密な酸化物の溶解
DE112008003726B4 (de) 2008-02-20 2023-09-21 Soitec Oxidation nach Oxidauflösung
JP2010027959A (ja) * 2008-07-23 2010-02-04 Sumco Corp 高抵抗ｓｉｍｏｘウェーハの製造方法
JP5493345B2 (ja) * 2008-12-11 2014-05-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
KR100987794B1 (ko) 2008-12-22 2010-10-13 한국전자통신연구원 반도체 장치의 제조 방법
US8168507B2 (en) 2009-08-21 2012-05-01 International Business Machines Corporation Structure and method of forming enhanced array device isolation for implanted plate EDRAM
CN101958317A (zh) * 2010-07-23 2011-01-26 上海宏力半导体制造有限公司 一种晶圆结构及其制造方法
FR2964495A1 (fr) * 2010-09-02 2012-03-09 Soitec Silicon On Insulator Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine
FR2972564B1 (fr) 2011-03-08 2016-11-04 S O I Tec Silicon On Insulator Tech Procédé de traitement d'une structure de type semi-conducteur sur isolant
FR2998418B1 (fr) * 2012-11-20 2014-11-21 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur sur isolant
JP2016514372A (ja) * 2013-03-12 2016-05-19 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 金属酸化物半導体ｔｆｔ用誘電体膜のピンホール評価方法
CN103579109B (zh) * 2013-11-01 2016-06-08 电子科技大学 一种光电集成电路的制造方法
CN107393863A (zh) * 2017-05-22 2017-11-24 茆胜 Oled微型显示器ic片及其制备方法
CN109496368A (zh) * 2018-10-12 2019-03-19 京东方科技集团股份有限公司 微发光二极管装置及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310689A (en) * 1990-04-02 1994-05-10 Motorola, Inc. Method of forming a SIMOX structure
JP3036619B2 (ja) 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板
US5893729A (en) * 1995-06-28 1999-04-13 Honeywell Inc. Method of making SOI circuit for higher temperature and higher voltage applications
US5712173A (en) * 1996-01-24 1998-01-27 Advanced Micro Devices, Inc. Method of making semiconductor device with self-aligned insulator
US5795813A (en) * 1996-05-31 1998-08-18 The United States Of America As Represented By The Secretary Of The Navy Radiation-hardening of SOI by ion implantation into the buried oxide layer
JPH1079355A (ja) * 1996-09-03 1998-03-24 Komatsu Denshi Kinzoku Kk Ｓｏｉ基板の製造方法
JP3762144B2 (ja) 1998-06-18 2006-04-05 キヤノン株式会社 Ｓｏｉ基板の作製方法
JP3395661B2 (ja) 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000091406A (ja) 1998-09-08 2000-03-31 Mitsubishi Materials Silicon Corp ウェーハ保持具
FR2784796B1 (fr) * 1998-10-15 2001-11-23 Commissariat Energie Atomique Procede de realisation d'une couche de materiau enterree dans un autre materiau
JP2001144275A (ja) 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
JP3910766B2 (ja) 1999-09-16 2007-04-25 日野自動車株式会社 車高調整装置
JP2001257329A (ja) * 2000-03-10 2001-09-21 Nippon Steel Corp Ｓｉｍｏｘ基板およびその製造方法
US6417078B1 (en) 2000-05-03 2002-07-09 Ibis Technology Corporation Implantation process using sub-stoichiometric, oxygen doses at different energies
US6461933B2 (en) * 2000-12-30 2002-10-08 Texas Instruments Incorporated SPIMOX/SIMOX combination with ITOX option
JP2002270614A (ja) * 2001-03-12 2002-09-20 Canon Inc Ｓｏｉ基体、その熱処理方法、それを有する半導体装置およびその製造方法
US20020190318A1 (en) 2001-06-19 2002-12-19 International Business Machines Corporation Divot reduction in SIMOX layers
US20050170570A1 (en) * 2004-01-30 2005-08-04 International Business Machines Corporation High electrical quality buried oxide in simox

Also Published As

Publication number Publication date
JP4442560B2 (ja) 2010-03-31
KR20050100665A (ko) 2005-10-19
WO2004075298A1 (ja) 2004-09-02
JPWO2004075298A1 (ja) 2006-06-01
CN100418194C (zh) 2008-09-10
EP1596437A4 (en) 2009-12-02
KR100947815B1 (ko) 2010-03-15
TWI344667B (zh) 2011-07-01
EP1596437A1 (en) 2005-11-16
US7524744B2 (en) 2009-04-28
CN1748312A (zh) 2006-03-15
US20060051945A1 (en) 2006-03-09

Similar Documents

Publication Publication Date Title
TW200416814A (en) Method for manufacturing SOI wafer and SOI wafer
KR100587997B1 (ko) 반도체 재료의 필름 또는 층, 및 그 필름 또는 층의제조방법
JP5338443B2 (ja) Ｓｏｉウェーハの製造方法
TWI310962B (zh)
TW201026914A (en) Silicon wafer and fabrication method thereof
JP4304879B2 (ja) 水素イオンまたは希ガスイオンの注入量の決定方法
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
JP2000030996A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JPH07263538A (ja) Ｓｏｉ基板の製造方法およびｓｏｉ基板
TWI321335B (en) Method for manufacturing simox wafer and simox wafer
KR101340002B1 (ko) Ｓｏｉ웨이퍼의 제조방법
WO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
JP2007005563A (ja) Ｓｉｍｏｘウェーハの製造方法
JP5194508B2 (ja) Ｓｏｉウエーハの製造方法
JP4931212B2 (ja) 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物
EP1120819A1 (en) Soi substrate and method for manufacturing the same
TWI549192B (zh) Method of manufacturing wafers
JP5703920B2 (ja) 貼り合わせウェーハの製造方法
JP2007242972A (ja) Ｓｏｉウェーハの製造方法
TW505993B (en) SIMOX substrate and method for production thereof
JP4553423B2 (ja) Ｓｏｉウェーハおよびその製造方法
JP3864886B2 (ja) Ｓｏｉウエーハ
US20040187769A1 (en) Method of producing SOI wafer
JP2010040638A (ja) Ｓｏｉ基板の製造方法
JP2008244261A (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees