JP4553423B2 - Soiウェーハおよびその製造方法 - Google Patents
Soiウェーハおよびその製造方法 Download PDFInfo
- Publication number
- JP4553423B2 JP4553423B2 JP26179899A JP26179899A JP4553423B2 JP 4553423 B2 JP4553423 B2 JP 4553423B2 JP 26179899 A JP26179899 A JP 26179899A JP 26179899 A JP26179899 A JP 26179899A JP 4553423 B2 JP4553423 B2 JP 4553423B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- active layer
- thickness
- single crystal
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
【発明の属する技術分野】
この発明はSOIウェーハおよびその製造方法、詳しくはシリコンウェーハにイオン注入して作製されるSOIウェーハおよびその製造方法に関する。
【0002】
【従来の技術】
デバイスの高集積化や多機能化を図るために、ウェーハの深さ方向に対する素子の絶縁分離を考慮したSOIウェーハが知られている。今日の主なSOIウェーハには、次の3つの種類がある。
すなわち、(1)デバイスが作製される活性層用ウェーハおよびこれを裏側から支持する支持基板用ウェーハとの間に、厚さ数μmのシリコン酸化膜が埋め込まれた張り合わせSOIウェーハと、(2)単結晶シリコンウェーハのバルク中に酸素を高濃度でイオン注入し、その後、高温で熱処理を行ってシリコン酸化膜を埋め込むことで、この単結晶シリコンウェーハのイオン注入側の面近傍に活性層が形成されたSIMOX(Separation by Implanted Oxygen)ウェーハと、(3)単結晶シリコンである活性層用ウェーハに水素(軽元素)イオンを注入して微小気泡層を埋め込んだ後、このイオン注入側の面を張り合わせ面として、活性層用ウェーハを支持基板用ウェーハにシリコン酸化膜を介して張り合わせ、この得られた張り合わせウェーハを剥離熱処理することで、微小気泡層を分離面として、この分離面近傍に活性層を配して分離形成されたスマートカット(UNI−BOND)ウェーハとの3種である。このうち、(2)のSIMOXウェーハと、(3)のスマートカットウェーハとは、いずれもイオン注入をともなう。
【0003】
【発明が解決しようとする課題】
ところで、汎用デバイスの一種に、素子を何層にも積み重ねて高密度、高集積化を図ったバイポーラデバイスが知られている。このデバイスをSOIウェーハに作製する際には、素子の積層領域を拡大するために、活性層を厚くしなければならない。
(1)張り合わせSOIウェーハの場合には、活性層用ウェーハの研削量、研磨量を少なくすることで、厚い活性層が比較的容易に得られる。しかしながら、活性層用ウェーハに研削や研磨という機械的な表面加工を施すので、活性層の表面があらくなり、その厚み公差は、通常、±500nmと大きかった。このため、デバイス特性が活性層の面内で不均一化するという問題点があった。
これに対して、(2)SIMOXウェーハおよび(3)スマートカットウェーハの場合は、均一な運動エネルギを有するイオンが得やすく、単結晶シリコン中でのイオンの飛程が一律になるので、その厚み公差は±50nm程度に抑えられる。
しかしながら、現在のイオン注入法では、(2)SIMOXウェーハで0.2μm以下、(3)スマートカットウェーハでも1.4μm以下の厚さの活性層しか得ることができない。その結果、(2)SIMOX法、(3)スマートカット法では、厚い活性層を有するバイポーラデバイス用のSOIウェーハを得ることができなかった。
【0004】
そこで、この発明者らは、SIMOXウェーハで作製された薄い活性層の表面に、エピタキシャル層を成長させて増厚させることを考えた。しかも、この増厚層の厚さを、活性層の総厚が1.4〜30μmになる厚さに限定すれば、例えばバイポーラデバイス用としての充分な活性層の厚さを確保することができ、しかもエピタキシャル層の過剰な堆積増加にともなう活性層の厚み公差の劣化が発生しないことを知見し、この発明を完成させた。
【0005】
【発明の目的】
この発明は、厚さムラを抑えた厚肉な活性層を有するSOIウェーハおよびその製造方法を提供することを、その目的としている。
【0006】
【課題を解決するための手段】
請求項1に記載の発明は、単結晶シリコンウェーハに酸素を高濃度でイオン注入する工程と、イオン注入された単結晶シリコンウェーハに高温の熱処理を施し、この単結晶シリコンウェーハの内部にシリコン酸化膜の埋め込み層を形成することにより、上記単結晶シリコンウェーハのイオン注入側の表面に所定厚さの活性層を形成する工程とを備えたSOIウェーハの製造方法において、ソースガスにSiHCl3を用い、成膜温度1160℃、炉内圧力7500Paとする成膜条件で、上記活性層の表面に、この活性層の総厚が1.4〜30μmになるまで、単結晶シリコンからなるエピタキシャル増厚層をエピタキシャル成長させるSOIウェーハの製造方法である。
【0007】
すなわち、ここでいうSOIウェーハとは、SIMOXウェーハを意味する。
このSIMOXウェーハの種類は限定されない。酸素ドーズ量が低い低ドーズSIMOXウェーハでもよいし、このドーズ量が高い高ドーズSIMOXウェーハでもよい。
イオン注入によりウェーハに埋め込まれたシリコン酸化膜の厚さは限定されない。例えば0.12〜0.4μmである。ただし、16O+により単結晶シリコン中に酸化シリコンを埋め込み形成するには、化学量論的にいえば、酸素原子濃度で4.48×1022個/cm3の酸素イオンが必要となる。
なお、エピタキシャル増厚層が堆積される前の活性層の厚さは、50〜200nm、厚み公差±50nmである。
また、支持基板層の厚さは、特に問題とはならない。ここでは通常用いられるポリッシュドウェーハの厚みと同程度とすることができる。
【0008】
活性層の好ましい総厚は1.5〜20μmである。1.4μm未満では、例えばバイポーラデバイス用としての充分な活性層の厚さを確保することができない。また、30μmを超えれば、エピタキシャル層が厚くなりすぎて堆積増加にともなう活性層の厚み公差が劣化する。これにより、活性層の厚さムラが発生してしまう。
【0009】
単結晶シリコンウェーハへの酸素イオン( 16 O + )注入条件は、注入エネルギEが100〜250keV、好ましくは150〜200keVである。100keV未満では単結晶シリコンウェーハ中で、十分な飛程が得られない。また、250keVを超えると、それ以上飛程が深くならず一定となる。
イオン注入時のドーズ量は、1E 17 〜5E 18 atoms/cm 2 、好ましくは4E 17 〜2E 18 atoms/cm 2 である。1E 17 atoms/cm 2 未満では形成される埋込み酸化膜にピンホールが生じる。また、5E 18 atoms/cm 2 を超えると注入時間が長くなり量産性を損う。
【0010】
イオン注入後の高温アニール条件は、そのアニール温度が、1280〜1350℃、好ましくは1300℃前後である。1280℃未満では注入された酸素が十分にシリコンと結合せずピンホールが残る。また、1350℃を超えるとシリコンウェーハにスリップが発生するリスクが高くなる。
高温アニールの処理時間は4〜8時間である。この高温アニールを施すことで、イオン注入直後のシリコン酸化膜中に含まれ、シリコン酸化膜と比べて結合状態が弱い低級酸化物のSiO,Si 2 O 3 を強化し、SiO 2 とすることができる。
【0011】
また、エピタキシャル増厚層の成長方法は限定されない。例えば、減圧CVD法でもよい。
エピタキシャル成長炉は限定されない。例えば、パンケーキ型の高周波誘導加熱炉またはバレル型のランプ加熱炉を採用することができる。
炉内に流されるソースガスは、SiHCl 3 である。
【0012】
請求項2に記載の発明は、請求項1に記載の製造方法により製造されたSOIウェーハである。
【0013】
【作用】
この発明によれば、SIMOXウェーハにおいて、その活性層の表面に、活性層の総厚が1.4〜30μmとなるような厚さで、エピタキシャル増厚層をエピタキシャル成長させる。成膜条件は、ソースガスにSiHCl3を用い、成膜温度1160℃、炉内圧力7500Paである。これにより、活性層が増厚されるので、バイポーラデバイス用のウェーハとして充分に適用することができる。
【0014】
しかも、エピタキシャル層の表面は、平坦度が高いことが知られている。エピタキシャル増厚層の堆積により増厚された活性層の厚みが、一定の範囲以下であれば公差精度を著しく損うことはない。その結果、活性層の中心部に1点と、この点を中心とした活性層の外周から10mmだけ内側へ配置された同心円上に90度ごとに配置された4点と、これらの4点から活性層の中心点へ延びた線分の各中間点の4点とにおける、エピタキシャル増厚層により増厚された活性層の厚さの標準偏差は0.1〜0.19μmとなる。
【0015】
【発明の実施の形態】
以下、この発明の実施例を図面を参照して説明する。まず、SIMOXウェーハについて説明する。図1は、この発明の第1の実施例に係るSOIウェーハの製造方法を示すフローチャートである。
図1に示すように、まずCZ法により単結晶シリコンインゴットの引き上げ、その後、この得られた単結晶シリコンインゴットに、ブロック切断、スライス、面取り、鏡面研磨などを施すことにより、厚さ625μm、直径150mmの鏡面仕上げの単結晶シリコンウェーハ10を用意する(図1(a))。
【0016】
その後、この単結晶シリコンウェーハ10に、酸素イオンを所定の注入エネルギ、所定のドーズ量で注入する(図1(b))。よって、このシリコンウェーハ10に、所定厚さのシリコン酸化膜11が埋め込まれる。しかも、このシリコン酸化膜11が形成されることで、酸素イオンの注入側の面近傍に、厚さ50〜200nmのデバイス形成層である活性層12が形成されるとともに、このシリコン酸化膜11を挟んで、単結晶シリコンウェーハ10の活性層12とは反対側の部分に残りの厚さからなる支持基板層13が形成される。
次いで、このイオン注入後の単結晶シリコンウェーハ10を加熱炉に装入し、所定温度で所定時間だけ、高温アニールを行う。これにより、イオン注入直後のシリコン酸化膜11中に含まれる低級酸化物のSiO,Si2O3が強化され、SiO2となる。(図1(c))。
【0017】
それから、この高温アニール処理された単結晶シリコンウェーハ10を加熱炉から取り出し、洗浄後、これを所定のエピタキシャル成長炉に装入する。そして、所定のエピタキシャル成長条件で活性層12の表面に、所定厚さのエピタキシャル増厚層12aを堆積させる。これにより、活性層12の総厚tを、1.4〜30μmまで増厚させたSIMOXウェーハAが得られる。
このように、活性層12の総厚tをエピタキシャル増厚層12aにより増厚させるようにしたので、SIMOXウェーハAでありながら、厚い活性層を必要とするバイポーラデバイス用としての充分な活性層12の厚さを確保することができる。しかも、エピタキシャル増厚層12aの表面は平坦度が高く、30μmまでのエピ成膜による活性層であればその活性層の公差精度は、従来の貼合わせSOIに比べて有意的に小さくすることができて、デバイス特性を均一化することができる。
【0018】
次に、図2に基づいて、この発明の参考例に係るSOIウェーハおよびその製造方法を説明する。なお、ここでは、スマートカットウェーハを例にとる。
図2は、この発明の参考例に係るSOIウェーハの製造方法を示すフローチャートである。
図2に示すように、まずCZ法により単結晶シリコンインゴットの引き上げ、その後、この得られた単結晶シリコンインゴットに、ブロック切断、スライス、面取り、鏡面研磨などを施すことにより、厚さ625μm、直径150mm(6インチ)のそれぞれ鏡面仕上げの単結晶シリコンウェーハである、活性層用ウェーハ20と、支持基板用ウェーハ30とを用意する(図2(a),図2(c))。このうち、シリコンウェーハ20は、酸化熱処理炉で酸化熱処理が施されて、厚さ300〜800nmのシリコン酸化膜20aにより被覆される。
【0019】
その後、このシリコンウェーハ20に、水素イオンを所定の注入エネルギ、所定のドーズ量で注入する(図2(b))。これにより、シリコンウェーハ20に、所定厚さの微小気泡層21が埋め込まれる。なお、この微小気泡層21の形成により、水素イオンの注入側の面近傍に、厚さ50〜1100nmの活性層22が形成される。
次いで、このイオン注入後のシリコンウェーハ20を、そのイオン注入側の面を張り合わせ面として、あらかじめ準備された支持基板用ウェーハ30に室温で張り合わせる(図2(c),図2(d))。これにより、張り合わせウェーハ40が得られる。
【0020】
それから、この張り合わせウェーハ40を剥離熱処理炉に装入する。ここで、所定の熱処理条件で剥離熱処理を施す。これにより、結晶の再配列と気泡の凝集とによって、活性層22を除くシリコンウェーハ20と、SOIウェーハ50とに分離される(図2(e))。
続いて、SOIウェーハ50を張り合わせ熱処理炉に装入し、所定の張り合わせ熱処理条件で、これらの活性層22および支持基板用ウェーハ30を張り合わせ熱処理する(図2(f))。
そして、この張り合わせ熱処理されたSOIウェーハ50を炉外へ取り出し、洗浄後、所定のエピタキシャル成長炉に装入し、第1の実施例の場合と同様にして、活性層22の表面に、所定厚さのエピタキシャル増厚層22aを堆積させる。これにより、活性層22の総厚tを1.4〜30μmまで増厚されたスマートカットウェーハBが作製される。
なお、洗浄およびエピタキシャル成長を施す前に、必要に応じて表面粗度を向上させるために、タッチポリッシュ(軽度の研磨)を施しても構わない。
【0021】
ここで、実際に、従来法(張り合わせウェーハ)と、この発明(エピタキシャル増厚層により活性層が増厚されたSIMOXウェーハとの対比実験を行った際の、それぞれのウェーハの活性層の部分的な厚さを記載する。なお、この実験では、従来法およびこの発明とも、それぞれの直径が6インチで、活性層の目標厚さが2μm,5μm,15μm,30μm,40μmという5種類のSOIウェーハを採用した。しかも、それぞれの目標厚さのグループの中で、任意の1枚を抜き取るというサンプル試験とした。それぞれのSIMOXウェーハの酸素イオン注入条件は、以下の通りである。
注入エネルギEは180keV、ドーズ量は1.5E18atoms/cm2である。イオン注入後の高温での熱処理を行う際の処理温度は1300℃、処理時間は6時間である。酸素イオン注入により、単結晶シリコンウェーハの内部に、厚さ163nmのシリコン酸化膜が埋め込まれた。これと同時に、単結晶シリコンウェーハの内部に厚さ110nmの活性層と、厚さ380nmの支持基板層とが現出された。なお、各層厚の測定は、断面TEM観察による。
その後、これらのSOIウェーハをパンケーキ型エピタキシャル炉に装入し、この活性層の表面に、活性層の総厚が2〜40μmになるエピタキシャル増厚層を成膜させた。この際、成膜条件は、ソースガスにSiHCl3を用い、成膜温度1160℃、炉内圧力7500Paであった。
【0022】
一方、従来法の張り合わせウェーハにおける活性層の厚さの調整は、活性層用ウェーハと支持基板用ウェーハとの張り合わせ熱処理後に、活性層用ウェーハを表面研削および表面研磨する際に実施した。
図3に、従来法およびこの発明の活性層上での厚さ測定点を示す。測定点は合計9点である。すなわち、活性層の中心部に1点と、この点を中心とした活性層の外周から10mmだけ内側に配置された同心円上に、90度ごとに配置された4点と、これらの4点から活性層の中心点へ延びた線分の各中間点の4点である。
それぞれの測定点における層厚の測定は、赤外線膜厚測定器により行い、各ウェーハとも9点の平均値と標準偏差を求めた。その結果を、表1に示す。
【0023】
【表1】
【0024】
表1から明らかなように、従来法の張り合わせウェーハでは、各活性層の目標厚さのウェーハにおける、それぞれ9点の標準偏差は0.61〜0.83μmと大きかった。これに対して、活性層にエピタキシャル増厚層を、活性層の総厚が2〜30μmの範囲で成膜させたこの発明の場合は、その9点の標準偏差が0.1〜0.19μmと小さく、厚さムラを抑えた厚肉な活性層となっていた。
しかしながら、このようにエピタキシャル増厚層を成膜されたウェーハであっても、活性層の目標厚さが30μmを超えた40μmのものでは、その標準偏差は1.72μmと劣っていた。
【0025】
【発明の効果】
この発明によれば、厚さムラを抑えた厚い活性層を有するSOIウェーハおよびその製造方法を提供することができる。そして、このSOIウェーハは高耐圧デバイス用、車載デバイス用に好適である。
【図面の簡単な説明】
【図1】 この発明の第1の実施例に係るSOIウェーハの製造方法を示すフローチャートである。
【図2】 この発明の参考例に係るSOIウェーハの製造方法を示すフローチャートである。
【図3】 従来法およびこの発明の活性層上での厚さ測定点を示す説明図である。
【符号の説明】
10 単結晶シリコンウェーハ、
12,22 活性層、
12a,22a エピタキシャル増厚層、
20 活性層用ウェーハ(単結晶シリコンウェーハ)、
20a シリコン酸化膜、
21 微小気泡層、
30 支持基板用ウェーハ(単結晶シリコンウェーハ)、
40 張り合わせウェーハ、
A SIMOXウェーハ(SOIウェーハ)、
B スマートカットウェーハ(SOIウェーハ)。
Claims (2)
- 単結晶シリコンウェーハに酸素を高濃度でイオン注入する工程と、
イオン注入された単結晶シリコンウェーハに高温の熱処理を施し、この単結晶シリコンウェーハの内部にシリコン酸化膜の埋め込み層を形成することにより、上記単結晶シリコンウェーハのイオン注入側の表面に所定厚さの活性層を形成する工程とを備えたSOIウェーハの製造方法において、
ソースガスにSiHCl3を用い、成膜温度1160℃、炉内圧力7500Paとする成膜条件で、上記活性層の表面に、この活性層の総厚が1.4〜30μmになるまで、単結晶シリコンからなるエピタキシャル増厚層をエピタキシャル成長させるSOIウェーハの製造方法。 - 請求項1に記載の製造方法により製造されたSOIウェーハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26179899A JP4553423B2 (ja) | 1999-09-16 | 1999-09-16 | Soiウェーハおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26179899A JP4553423B2 (ja) | 1999-09-16 | 1999-09-16 | Soiウェーハおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001085649A JP2001085649A (ja) | 2001-03-30 |
JP4553423B2 true JP4553423B2 (ja) | 2010-09-29 |
Family
ID=17366870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26179899A Expired - Fee Related JP4553423B2 (ja) | 1999-09-16 | 1999-09-16 | Soiウェーハおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4553423B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100342492C (zh) * | 2003-03-14 | 2007-10-10 | 中国科学院上海微系统与信息技术研究所 | 一种厚膜绝缘层上硅材料的制备方法 |
JP5168788B2 (ja) * | 2006-01-23 | 2013-03-27 | 信越半導体株式会社 | Soiウエーハの製造方法 |
JP4636110B2 (ja) * | 2008-04-10 | 2011-02-23 | 信越半導体株式会社 | Soi基板の製造方法 |
US7951656B2 (en) * | 2008-06-06 | 2011-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
CN102790007A (zh) * | 2012-07-24 | 2012-11-21 | 沈阳硅基科技有限公司 | 一种厚膜tm-soi硅片的制备方法 |
-
1999
- 1999-09-16 JP JP26179899A patent/JP4553423B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001085649A (ja) | 2001-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5272329B2 (ja) | Soiウエーハの製造方法 | |
US7521334B2 (en) | Method for producing direct bonded wafer and direct bonded wafer | |
US7442992B2 (en) | Bonded SOI substrate, and method for manufacturing the same | |
JP3911901B2 (ja) | Soiウエーハおよびsoiウエーハの製造方法 | |
JP4552858B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP4552856B2 (ja) | Soiウェーハの作製方法 | |
JP2013055353A (ja) | Soiウエーハの製造方法 | |
JPH0719839B2 (ja) | 半導体基板の製造方法 | |
TW200416814A (en) | Method for manufacturing SOI wafer and SOI wafer | |
US8497187B2 (en) | Method for manufacturing SOI wafer and SOI wafer | |
EP3118889A1 (en) | Process for producing bonded soi wafer | |
WO2007125771A1 (ja) | Soiウエーハの製造方法 | |
JP5194508B2 (ja) | Soiウエーハの製造方法 | |
TW201810628A (zh) | 貼合式soi晶圓的製造方法 | |
JP3456521B2 (ja) | Soi基板の製造方法 | |
JPH0555230A (ja) | Soiウエハおよびその製造方法 | |
JP4553423B2 (ja) | Soiウェーハおよびその製造方法 | |
JPH11191617A (ja) | Soi基板の製造方法 | |
JP2010153637A (ja) | 貼り合わせウェーハの製造方法 | |
TW201445636A (zh) | 貼合晶圓的製造方法 | |
JP3262190B2 (ja) | Soi基板の製造方法及びこの方法により製造されたsoi基板 | |
JP2021163779A (ja) | Soiウェーハおよびその製造方法 | |
JP3452122B2 (ja) | Soi基板の製造方法 | |
JP2010129839A (ja) | 貼り合わせウェーハの製造方法 | |
JP5031190B2 (ja) | 歪みSi層を有する半導体ウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061208 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100616 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4553423 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |