JP2001085649A - Soiウェーハおよびその製造方法 - Google Patents
Soiウェーハおよびその製造方法Info
- Publication number
- JP2001085649A JP2001085649A JP26179899A JP26179899A JP2001085649A JP 2001085649 A JP2001085649 A JP 2001085649A JP 26179899 A JP26179899 A JP 26179899A JP 26179899 A JP26179899 A JP 26179899A JP 2001085649 A JP2001085649 A JP 2001085649A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- active layer
- layer
- thickness
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Iウェーハおよびその製造方法を提供する。 【解決手段】 活性層12の表面に、活性層12の総厚
が1.4〜30μmとなるような厚さで、エピタキシャ
ル増厚層12aをエピタキシャル成長させる。活性層1
2が増厚されるので、例えばバイポーラデバイス用のS
OIウェーハとして充分に利用することができる。しか
も、エピタキシャル増厚層12aの表面は平坦度が高
い。これにより、エピタキシャル増厚層12aの堆積に
より増厚された活性層12の厚み公差が減少する。その
結果、活性層12の厚さのバラツキを抑えることができ
る。
Description
よびその製造方法、詳しくはシリコンウェーハにイオン
注入して作製されるSOIウェーハおよびその製造方法
に関する。
めに、ウェーハの深さ方向に対する素子の絶縁分離を考
慮したSOIウェーハが知られている。今日の主なSO
Iウェーハには、次の3つの種類がある。すなわち、
(1)デバイスが作製される活性層用ウェーハおよびこれ
を裏側から支持する支持基板用ウェーハとの間に、厚さ
数μmのシリコン酸化膜が埋め込まれた張り合わせSO
Iウェーハと、(2)単結晶シリコンウェーハのバルク中
に酸素を高濃度でイオン注入し、その後、高温で熱処理
を行ってシリコン酸化膜を埋め込むことで、この単結晶
シリコンウェーハのイオン注入側の面近傍に活性層が形
成されたSIMOX(Separation by Implanted Oxyge
n)ウェーハと、(3)単結晶シリコンである活性層用ウェ
ーハに水素(軽元素)イオンを注入して微小気泡層を埋
め込んだ後、このイオン注入側の面を張り合わせ面とし
て、活性層用ウェーハを支持基板用ウェーハにシリコン
酸化膜を介して張り合わせ、この得られた張り合わせウ
ェーハを剥離熱処理することで、微小気泡層を分離面と
して、この分離面近傍に活性層を配して分離形成された
スマートカット(UNI−BOND)ウェーハとの3種
である。このうち、(2)のSIMOXウェーハと、(3)の
スマートカットウェーハとは、いずれもイオン注入をと
もなう。
スの一種に、素子を何層にも積み重ねて高密度、高集積
化を図ったバイポーラデバイスが知られている。このデ
バイスをSOIウェーハに作製する際には、素子の積層
領域を拡大するために、活性層を厚くしなければならな
い。 (1)張り合わせSOIウェーハの場合には、活性層用ウ
ェーハの研削量、研磨量を少なくすることで、厚い活性
層が比較的容易に得られる。しかしながら、活性層用ウ
ェーハに研削や研磨という機械的な表面加工を施すの
で、活性層の表面があらくなり、その厚み公差は、通
常、±500nmと大きかった。このため、デバイス特
性が活性層の面内で不均一化するという問題点があっ
た。これに対して、(2)SIMOXウェーハおよび(3)ス
マートカットウェーハの場合は、均一な運動エネルギを
有するイオンが得やすく、単結晶シリコン中でのイオン
の飛程が一律になるので、その厚み公差は±50nm程
度に抑えられる。しかしながら、現在のイオン注入法で
は、(2)SIMOXウェーハで0.2μm以下、
(3)スマートカットウェーハでも1.4μm以下の厚
さの活性層しか得ることができない。その結果、(2)S
IMOX法、(3)スマートカット法では、厚い活性層を
有するバイポーラデバイス用のSOIウェーハを得るこ
とができなかった。
ーハおよびスマートカットウェーハで作製された薄い活
性層の表面に、エピタキシャル層を成長させて増厚させ
ることを考えた。しかも、この増厚層の厚さを、活性層
の総厚が1.4〜30μmになる厚さに限定すれば、例
えばバイポーラデバイス用としての充分な活性層の厚さ
を確保することができ、しかもエピタキシャル層の過剰
な堆積増加にともなう活性層の厚み公差の劣化が発生し
ないことを知見し、この発明を完成させた。
性層を有するSOIウェーハおよびその製造方法を提供
することを、その目的としている。
は、単結晶シリコンウェーハに酸素を高濃度でイオン注
入し、その後、高温で熱処理を行ってシリコン酸化膜の
埋め込み層を形成し、この単結晶シリコンウェーハのイ
オン注入側の表面に所定厚さの活性層を形成したSOI
ウェーハにおいて、上記活性層の表面に単結晶シリコン
をエピタキシャル成長させ、この活性層の総厚を1.4
〜30μmまで増やすエピタキシャル増厚層を形成した
SOIウェーハである。
は、SIMOXウェーハを意味する。このSIMOXウ
ェーハの種類は限定されない。酸素ドーズ量が低い低ド
ーズSIMOXウェーハでもよいし、このドーズ量が高
い高ドーズSIMOXウェーハでもよい。イオン注入に
よりウェーハに埋め込まれたシリコン酸化膜の厚さは限
定されない。例えば0.12〜0.4μmである。ただ
し、16O+により単結晶シリコン中に酸化シリコンを
埋め込み形成するには、化学量論的にいえば、酸素原子
濃度で4.48×1022個/cm3の酸素イオンが必
要となる。なお、エピタキシャル増厚層が堆積される前
の活性層の厚さは、50〜200nm、厚み公差±50
nmである。また、支持基板層の厚さは、特に問題とは
ならない。ここでは通常用いられるポリッシュドウェー
ハの厚みと同程度とすることができる。
である。1.4μm未満では、例えばバイポーラデバイ
ス用としての充分な活性層の厚さを確保することができ
ない。また、30μmを超えれば、エピタキシャル層が
厚くなりすぎて堆積増加にともなう活性層の厚み公差が
劣化する。これにより、活性層の厚さムラが発生してし
まう。なお、これらのエピタキシャル増厚層と、活性層
の総厚とに関する事項は、請求項3に記載の発明だけで
なく、請求項2に記載の発明および請求項4のそれにも
適用される。
である活性層用ウェーハに軽元素をイオン注入して微小
気泡層を埋め込み、このイオン注入側の面を張り合わせ
面として、上記活性層用ウェーハを支持基板用ウェーハ
にシリコン酸化膜を介して張り合わせ、得られた張り合
わせウェーハを剥離熱処理することで、上記微小気泡層
を分離面とし、この分離面近傍に活性層を配して分離さ
れたSOIウェーハにおいて、上記活性層の表面に単結
晶シリコンをエピタキシャル成長させ、この活性層の総
厚を1.4〜30μmまで増やすエピタキシャル増厚層
を形成したSOIウェーハである。すなわち、ここでい
うSOIウェーハとは、スマートカットウェーハを意味
する。シリコン酸化膜の厚さは限定されない。ただし、
通常は、1〜5μmである。エピタキシャル増厚層が堆
積される前の活性層の厚さは、50〜1400nm、厚
み公差±50nmである。支持基板用ウェーハの厚さは
任意である。軽元素の種類は限定されない。例えば水素
などが挙げられる。これらの事項は、請求項4にも適用
される。
ウェーハ中に酸素を高濃度でイオン注入する工程と、イ
オン注入された単結晶シリコンウェーハに高温の熱処理
を施して、このウェーハ内部にシリコン酸化膜を埋め込
むことで、上記単結晶シリコンウェーハのイオン注入側
の面近傍に活性層を形成させる工程と、を備えたSOI
ウェーハの製造方法において、上記活性層の表面に、こ
の活性層の総厚が1.4〜30μmになるまで、単結晶
シリコンからなるエピタキシャル増厚層をエピタキシャ
ル成長させるSOIウェーハの製造方法である。
16O+)注入条件は、注入エネルギEが100〜25
0keV、好ましくは150〜200keVである。1
00keV未満では単結晶シリコンウェーハ中で、十分
な飛程が得られない。また、250keVを超えると、
それ以上飛程が深くならず一定となる。イオン注入時の
ドーズ量は、1E17〜5E18atoms/cm2、
好ましくは4E17〜2E18atoms/cm2であ
る。1E17atoms/cm 2未満では形成される埋
込み酸化膜にピンホールが生じる。また、5E18at
oms/cm2を超えると注入時間が長くなり量産性を
損う。
アニール温度が、1280〜1350℃、好ましくは1
300℃前後である。1280℃未満では注入された酸
素が十分にシリコンと結合せずピンホールが残る。ま
た、1350℃を超えるとシリコンウェーハにスリップ
が発生するリスクが高くなる。高温アニールの処理時間
は4〜8時間である。この高温アニールを施すことで、
イオン注入直後のシリコン酸化膜中に含まれ、シリコン
酸化膜と比べて結合状態が弱い低級酸化物のSiO,S
i2O3を強化し、SiO2とすることができる。
限定されない。例えば、常圧CVD法でもよいし、60
00〜13000Paの減圧CVD法でもよい。エピタ
キシャル成長炉は限定されない。例えば、パンケーキ型
の高周波誘導加熱炉またはバレル型のランプ加熱炉を採
用することができる。炉内に流されるソースガスとして
は、SiCl4,SiHCl3などが挙げられる。な
お、前者のパンケーキ型加熱炉中にSiCl4を流す際
の炉内温度は、1160〜1300℃、好ましくは12
00〜1260℃である。1160℃未満ではサセプタ
と癒着し、冷却時に割れやすい。また、1300℃を超
えるとウェーハに反りが発生し易く、また、熱衝撃によ
るスリップが入りやすい。一方、同じくパンケーキ型加
熱炉中にSiHCl3 を流す際の炉内温度は、106
0〜1220℃、好ましくは1100〜1180℃であ
る。1060℃未満ではサセプタと癒着し、ブリッジか
ら割れに至りやすい。また、1220℃を超えると、ウ
ェーハに反りが発生しやすく、熱衝撃によるスリップが
入りやすいという不都合が生じる。
SiCl4を流す際の炉内温度は、1140〜1280
℃、好ましくは1180〜1230℃である。1140
℃未満ではサセプタと癒着し、ブリッジから割れに至り
やすい。また、1280℃を超えるとウェーハに反りが
発生しやすく、熱衝撃によるスリップが入りやすい。一
方、バレル型加熱炉にSiHCl3を流すときの炉内温
度は、1060〜1260℃、好ましくは1100〜1
220℃である。1060℃未満ではサセプタと癒着
し、ブリッジから割れに至りやすい。また、1260℃
を超えるとウェーハに反りが発生しやすく、かつ、熱衝
撃によるスリップが入りやすい。なお、これらの記載事
項のうち、エピタキシャル増厚層の成長方法、エピタキ
シャル成長炉およびソースガスに関するそれぞれの事項
は、請求項4にも適用される。
である活性層用ウェーハに軽元素をイオン注入して微小
気泡層を埋め込む工程と、このイオン注入側の面を張り
合わせ面として、上記活性層用ウェーハを支持基板用ウ
ェーハにシリコン酸化膜を介して張り合わせる工程と、
得られた張り合わせウェーハを熱処理して、上記微小気
泡層を分離面とし、この分離面近傍に活性層を配してS
OIウェーハを分離するSOIウェーハの製造方法にお
いて、上記活性層の表面に、この活性層の総厚が1.4
〜30μmになるまで、単結晶シリコンからなるエピタ
キシャル増厚層をエピタキシャル成長させるSOIウェ
ーハの製造方法である。
限定されない。例えば、シリコン酸化膜で被覆された活
性層用ウェーハに軽元素をイオン注入して微小気泡層を
形成し、その後、この活性層用ウェーハを、ベアウェー
ハまたはシリコン酸化膜で覆われたウェーハである支持
基板用ウェーハに張り合わせ、次いでこの張り合わせウ
ェーハを剥離熱処理して、微小気泡層を分離面として張
り合わせウェーハからスマートカットウェーハ(SOI
ウェーハ)を分離する方法でもよい。または、ベアウェ
ーハにイオン注入が施された活性層用ウェーハを、シリ
コン酸化膜で覆われた支持基板用ウェーハと張り合わ
せ、その後、同様にしてスマートカットウェーハを得る
方法でもよい。さらには、ベアウェーハからなる活性層
用ウェーハを、絶縁性ウェーハである支持基板用ウェー
ハに張り合わせ、その後、同様にしてこの張り合わせウ
ェーハからスマートカットウェーハを分離する方法でも
よい。なお、ここでいう絶縁性ウェーハには、例えば二
酸化シリコンウェーハ,炭化シリコンウェーハ,アルミ
ナウェーハなどが挙げられる。
〜250keV、好ましくは60〜200keVであ
る。50keV未満では注入面に安定した深さで入れる
ことが難しい。また、250keVを超えると注入深さ
が一定となり、それ以上深くはならない。イオン注入時
のドーズ量は、3E16〜2E17atoms/c
m2、好ましくは5E16〜1E17atoms/cm
2である。3E16atoms/cm 2未満ではうまく
剥離しない。また、2E17atoms/cm2を超え
るとイオン注入により形成された微小気泡層が厚くなり
すぎる。
不活性ガス雰囲気で、通常、360〜600℃、好まし
くは380〜500℃である。360℃未満では注入し
た軽元素がうまく膨脹せず、うまく剥離できないと。ま
た、600℃を超えると、剥離されたSOIウェーハ
が、剥離元のウェーハに溶着するおそれがある。張り合
わせウェーハに剥離熱処理を施すことにより、シリコン
単結晶の再配列と、微小気泡層中の気泡の凝集とによっ
て、この張り合わせウェーハが、活性層用ウェーハのシ
リコンと、支持基板用ウェーハを含むSOIウェーハと
に分離される。また、剥離後のSOIウェーハの張り合
わせ熱処理条件は、通常、1100℃で2時間である。
張り合わせ炉内の雰囲気ガスには例えば酸素ガスを用い
る。
トカット法によって作製されたSOIウェーハにおい
て、その活性層の表面に、活性層の総厚が1.4〜30
μmとなるような厚さで、エピタキシャル増厚層をエピ
タキシャル成長させる。これにより、活性層が増厚され
るので、バイポーラデバイス用のウェーハとして充分に
適用することができる。しかも、エピタキシャル層の表
面は、平坦度が高いことが知られている。エピタキシャ
ル増厚層の堆積により増厚された活性層の厚みが、一定
の範囲以下であれば公差精度を著しく損うことはない。
参照して説明する。まず、SIMOXウェーハについて
説明する。図1は、この発明の第1の実施例に係るSO
Iウェーハの製造方法を示すフローチャートである。図
1に示すように、まずCZ法により単結晶シリコンイン
ゴットの引き上げ、その後、この得られた単結晶シリコ
ンインゴットに、ブロック切断、スライス、面取り、鏡
面研磨などを施すことにより、厚さ625μm、直径1
50mmの鏡面仕上げの単結晶シリコンウェーハ10を
用意する(図1(a))。
に、酸素イオンを所定の注入エネルギ、所定のドーズ量
で注入する(図1(b))。よって、このシリコンウェ
ーハ10に、所定厚さのシリコン酸化膜11が埋め込ま
れる。しかも、このシリコン酸化膜11が形成されるこ
とで、酸素イオンの注入側の面近傍に、厚さ50〜20
0nmのデバイス形成層である活性層12が形成される
とともに、このシリコン酸化膜11を挟んで、単結晶シ
リコンウェーハ10の活性層12とは反対側の部分に残
りの厚さからなる支持基板層13が形成される。次い
で、このイオン注入後の単結晶シリコンウェーハ10を
加熱炉に装入し、所定温度で所定時間だけ、高温アニー
ルを行う。これにより、イオン注入直後のシリコン酸化
膜11中に含まれる低級酸化物のSiO,Si2O3が
強化され、SiO2となる。(図1(c))。
結晶シリコンウェーハ10を加熱炉から取り出し、洗浄
後、これを所定のエピタキシャル成長炉に装入する。そ
して、所定のエピタキシャル成長条件で活性層12の表
面に、所定厚さのエピタキシャル増厚層12aを堆積さ
せる。これにより、活性層12の総厚tを、1.4〜3
0μmまで増厚させたSIMOXウェーハAが得られ
る。このように、活性層12の総厚tをエピタキシャル
増厚層12aにより増厚させるようにしたので、SIM
OXウェーハAでありながら、厚い活性層を必要とする
バイポーラデバイス用としての充分な活性層12の厚さ
を確保することができる。しかも、エピタキシャル増厚
層12aの表面は平坦度が高く、30μmまでのエピ成
膜による活性層であればその活性層の公差精度は、従来
の貼合わせSOIに比べて有意的に小さくすることがで
きて、デバイス特性を均一化することができる。
実施例に係るSOIウェーハおよびその製造方法を説明
する。なお、ここでは、スマートカットウェーハを例に
とる。図2は、この発明の第2の実施例に係るSOIウ
ェーハの製造方法を示すフローチャートである。図2に
示すように、まずCZ法により単結晶シリコンインゴッ
トの引き上げ、その後、この得られた単結晶シリコンイ
ンゴットに、ブロック切断、スライス、面取り、鏡面研
磨などを施すことにより、厚さ625μm、直径150
mm(6インチ)のそれぞれ鏡面仕上げの単結晶シリコ
ンウェーハである、活性層用ウェーハ20と、支持基板
用ウェーハ30とを用意する(図2(a),図2
(c))。このうち、シリコンウェーハ20は、酸化熱
処理炉で酸化熱処理が施されて、厚さ300〜800n
mのシリコン酸化膜20aにより被覆される。
素イオンを所定の注入エネルギ、所定のドーズ量で注入
する(図2(b))。これにより、シリコンウェーハ2
0に、所定厚さの微小気泡層21が埋め込まれる。な
お、この微小気泡層21の形成により、水素イオンの注
入側の面近傍に、厚さ50〜1100nmの活性層22
が形成される。次いで、このイオン注入後のシリコンウ
ェーハ20を、そのイオン注入側の面を張り合わせ面と
して、あらかじめ準備された支持基板用ウェーハ30に
室温で張り合わせる(図2(c),図2(d))。これ
により、張り合わせウェーハ40が得られる。
剥離熱処理炉に装入する。ここで、所定の熱処理条件で
剥離熱処理を施す。これにより、結晶の再配列と気泡の
凝集とによって、活性層22を除くシリコンウェーハ2
0と、SOIウェーハ50とに分離される(図2
(e))。続いて、SOIウェーハ50を張り合わせ熱
処理炉に装入し、所定の張り合わせ熱処理条件で、これ
らの活性層22および支持基板用ウェーハ30を張り合
わせ熱処理する(図2(f))。そして、この張り合わ
せ熱処理されたSOIウェーハ50を炉外へ取り出し、
洗浄後、所定のエピタキシャル成長炉に装入し、第1の
実施例の場合と同様にして、活性層22の表面に、所定
厚さのエピタキシャル増厚層22aを堆積させる。これ
により、活性層22の総厚tを1.4〜30μmまで増
厚されたスマートカットウェーハBが作製される。な
お、洗浄およびエピタキシャル成長を施す前に、必要に
応じて表面粗度を向上させるために、タッチポリッシュ
(軽度の研磨)を施しても構わない。
ーハ)と、この発明(エピタキシャル増厚層により活性
層が増厚されたSIMOXウェーハとの対比実験を行っ
た際の、それぞれのウェーハの活性層の部分的な厚さを
記載する。なお、この実験では、従来法およびこの発明
とも、それぞれの直径が6インチで、活性層の目標厚さ
が2μm,5μm,15μm,30μm,40μmとい
う5種類のSOIウェーハを採用した。しかも、それぞ
れの目標厚さのグループの中で、任意の1枚を抜き取る
というサンプル試験とした。それぞれのSIMOXウェ
ーハの酸素イオン注入条件は、以下の通りである。注入
エネルギEは180keV、ドーズ量は1.5E18a
toms/cm2である。イオン注入後の高温での熱処
理を行う際の処理温度は1300℃、処理時間は6時間
である。酸素イオン注入により、単結晶シリコンウェー
ハの内部に、厚さ163nmのシリコン酸化膜が埋め込
まれた。これと同時に、単結晶シリコンウェーハの内部
に厚さ110nmの活性層と、厚さ380nmの支持基
板層とが現出された。なお、各層厚の測定は、断面TE
M観察による。その後、これらのSOIウェーハをパン
ケーキ型エピタキシャル炉に装入し、この活性層の表面
に、活性層の総厚が2〜40μmになるエピタキシャル
増厚層を成膜させた。この際、成膜条件は、ソースガス
にSiHCl3を用い、成膜温度1160℃、炉内圧力
7500Paであった。
る活性層の厚さの調整は、活性層用ウェーハと支持基板
用ウェーハとの張り合わせ熱処理後に、活性層用ウェー
ハを表面研削および表面研磨する際に実施した。図3
に、従来法およびこの発明の活性層上での厚さ測定点を
示す。測定点は合計9点である。すなわち、活性層の中
心部に1点と、この点を中心とした活性層の外周から1
0mmだけ内側に配置された同心円上に、90度ごとに
配置された4点と、これらの4点から活性層の中心点へ
延びた線分の各中間点の4点である。それぞれの測定点
における層厚の測定は、赤外線膜厚測定器により行い、
各ウェーハとも9点の平均値と標準偏差を求めた。その
結果を、表1に示す。
わせウェーハでは、各活性層の目標厚さのウェーハにお
ける、それぞれ9点の標準偏差は0.61〜0.83μ
mと大きかった。これに対して、活性層にエピタキシャ
ル増厚層を、活性層の総厚が2〜30μmの範囲で成膜
させたこの発明の場合は、その9点の標準偏差が0.1
〜0.19μmと小さく、厚さムラを抑えた厚肉な活性
層となっていた。しかしながら、このようにエピタキシ
ャル増厚層を成膜されたウェーハであっても、活性層の
目標厚さが30μmを超えた40μmのものでは、その
標準偏差は1.72μmと劣っていた。
い活性層を有するSOIウェーハおよびその製造方法を
提供することができる。そして、このSOIウェーハは
高耐圧デバイス用、車載デバイス用に好適である。
の製造方法を示すフローチャートである。
の製造方法を示すフローチャートである。
点を示す説明図である。
ハ)、 40 張り合わせウェーハ、 A SIMOXウェーハ(SOIウェーハ)、 B スマートカットウェーハ(SOIウェーハ)。
Claims (4)
- 【請求項1】 単結晶シリコンウェーハに酸素を高濃度
でイオン注入し、その後、高温で熱処理を行ってシリコ
ン酸化膜の埋め込み層を形成することにより、この単結
晶シリコンウェーハのイオン注入側の表面に所定厚さの
活性層を形成したSOIウェーハにおいて、 上記活性層の表面に単結晶シリコンをエピタキシャル成
長させ、この活性層の総厚を1.4〜30μmまで増や
すエピタキシャル増厚層を形成したSOIウェーハ。 - 【請求項2】 単結晶シリコンである活性層用ウェーハ
に軽元素をイオン注入して微小気泡層を埋め込み、この
イオン注入側の表面を張り合わせ面として、上記活性層
用ウェーハを支持基板用ウェーハにシリコン酸化膜を介
して張り合わせ、得られた張り合わせウェーハを剥離熱
処理し、上記微小気泡層を分離面として分離することに
より、この分離面に所定厚さの活性層を配したSOIウ
ェーハにおいて、 上記活性層の表面に単結晶シリコンをエピタキシャル成
長させ、この活性層の総厚を1.4〜30μmまで増や
すエピタキシャル増厚層を形成したSOIウェーハ。 - 【請求項3】 単結晶シリコンウェーハに酸素を高濃度
でイオン注入する工程と、 イオン注入された単結晶シリコンウェーハに高温の熱処
理を施し、このウェーハ内部にシリコン酸化膜の埋め込
む層を形成することにより、上記単結晶シリコンウェー
ハのイオン注入側の表面に所定厚さの活性層を形成する
工程とを備えたSOIウェーハの製造方法において、 上記活性層の表面に、この活性層の総厚が1.4〜30
μmになるまで、単結晶シリコンからなるエピタキシャ
ル増厚層をエピタキシャル成長させるSOIウェーハの
製造方法。 - 【請求項4】 単結晶シリコンである活性層用ウェーハ
に軽元素をイオン注入して微小気泡層を埋め込む工程
と、 このイオン注入側の表面を張り合わせ面として、上記活
性層用ウェーハを支持基板用ウェーハにシリコン酸化膜
を介して張り合わせる工程と、 得られた張り合わせウェーハを剥離熱処理して、上記微
小気泡層を分離面とし、この分離面に所定厚さの活性層
を配してSOIウェーハを分離するSOIウェーハの製
造方法において、 上記活性層の表面に、この活性層の総厚が1.4〜30
μmになるまで、単結晶シリコンからなるエピタキシャ
ル増厚層をエピタキシャル成長させるSOIウェーハの
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26179899A JP4553423B2 (ja) | 1999-09-16 | 1999-09-16 | Soiウェーハおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26179899A JP4553423B2 (ja) | 1999-09-16 | 1999-09-16 | Soiウェーハおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001085649A true JP2001085649A (ja) | 2001-03-30 |
JP4553423B2 JP4553423B2 (ja) | 2010-09-29 |
Family
ID=17366870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26179899A Expired - Fee Related JP4553423B2 (ja) | 1999-09-16 | 1999-09-16 | Soiウェーハおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4553423B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007083587A1 (ja) * | 2006-01-23 | 2007-07-26 | Shin-Etsu Handotai Co., Ltd. | Soiウエーハの製造方法およびsoiウエーハ |
CN100342492C (zh) * | 2003-03-14 | 2007-10-10 | 中国科学院上海微系统与信息技术研究所 | 一种厚膜绝缘层上硅材料的制备方法 |
JP2009253212A (ja) * | 2008-04-10 | 2009-10-29 | Shin Etsu Handotai Co Ltd | Soi基板の製造方法 |
JP2010016355A (ja) * | 2008-06-06 | 2010-01-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
CN102790007A (zh) * | 2012-07-24 | 2012-11-21 | 沈阳硅基科技有限公司 | 一种厚膜tm-soi硅片的制备方法 |
-
1999
- 1999-09-16 JP JP26179899A patent/JP4553423B2/ja not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100342492C (zh) * | 2003-03-14 | 2007-10-10 | 中国科学院上海微系统与信息技术研究所 | 一种厚膜绝缘层上硅材料的制备方法 |
WO2007083587A1 (ja) * | 2006-01-23 | 2007-07-26 | Shin-Etsu Handotai Co., Ltd. | Soiウエーハの製造方法およびsoiウエーハ |
JP2007194539A (ja) * | 2006-01-23 | 2007-08-02 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法およびsoiウエーハ |
EP1978543A1 (en) * | 2006-01-23 | 2008-10-08 | Shin-Etsu Handotai Co., Ltd. | Soi wafer manufacturing method and soi wafer |
EP1978543A4 (en) * | 2006-01-23 | 2010-09-22 | Shinetsu Handotai Kk | MANUFACTURING PROCESS FOR SOI WAFERS AND SOI WAFERS |
US7892948B2 (en) | 2006-01-23 | 2011-02-22 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing SOI wafer and SOI wafer |
KR101355428B1 (ko) | 2006-01-23 | 2014-01-27 | 신에쯔 한도타이 가부시키가이샤 | Soi 웨이퍼의 제조방법 및 soi 웨이퍼 |
JP2009253212A (ja) * | 2008-04-10 | 2009-10-29 | Shin Etsu Handotai Co Ltd | Soi基板の製造方法 |
US7838388B2 (en) | 2008-04-10 | 2010-11-23 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI substrate |
JP4636110B2 (ja) * | 2008-04-10 | 2011-02-23 | 信越半導体株式会社 | Soi基板の製造方法 |
JP2010016355A (ja) * | 2008-06-06 | 2010-01-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
CN102790007A (zh) * | 2012-07-24 | 2012-11-21 | 沈阳硅基科技有限公司 | 一种厚膜tm-soi硅片的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4553423B2 (ja) | 2010-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6650463B2 (ja) | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 | |
US7521334B2 (en) | Method for producing direct bonded wafer and direct bonded wafer | |
US7338883B2 (en) | Process for transferring a layer of strained semiconductor material | |
JP5272329B2 (ja) | Soiウエーハの製造方法 | |
EP1936679A1 (en) | Method for manufacturing an SOI substrate | |
JPH11307747A (ja) | Soi基板およびその製造方法 | |
KR20000011406A (ko) | Soi웨이퍼의제조방법및이방법으로제조된soi웨이퍼 | |
JP4552856B2 (ja) | Soiウェーハの作製方法 | |
KR20130023207A (ko) | 실리콘 에피텍셜 웨이퍼 및 그 제조방법, 그리고 접합 soi 웨이퍼 및 그 제조방법 | |
JPH0719839B2 (ja) | 半導体基板の製造方法 | |
WO2002043153A1 (fr) | Procede de fabrication de plaquette de semi-conducteur | |
JPWO2005027204A1 (ja) | 貼り合わせウェーハおよびその製造方法 | |
US7910455B2 (en) | Method for producing SOI wafer | |
JPH06163862A (ja) | Soi基板構造及びその製造方法 | |
US7446016B2 (en) | Method for producing bonded wafer | |
US7605055B2 (en) | Wafer with diamond layer | |
JP5113182B2 (ja) | 欠陥クラスタを有する基板内に形成された薄層の転写のための改善された方法 | |
JP5292810B2 (ja) | Soi基板の製造方法 | |
JP4720164B2 (ja) | Soiウェーハの製造方法 | |
JP2001085649A (ja) | Soiウェーハおよびその製造方法 | |
JPH11191617A (ja) | Soi基板の製造方法 | |
JP7318580B2 (ja) | Soiウェーハの製造方法 | |
JPH113842A (ja) | 半導体電子素子用基板およびその製造方法 | |
JP4239676B2 (ja) | Soiウェーハおよびその製造方法 | |
JP5031190B2 (ja) | 歪みSi層を有する半導体ウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061208 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100616 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4553423 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |