JP2009253212A - Soi基板の製造方法 - Google Patents
Soi基板の製造方法 Download PDFInfo
- Publication number
- JP2009253212A JP2009253212A JP2008102586A JP2008102586A JP2009253212A JP 2009253212 A JP2009253212 A JP 2009253212A JP 2008102586 A JP2008102586 A JP 2008102586A JP 2008102586 A JP2008102586 A JP 2008102586A JP 2009253212 A JP2009253212 A JP 2009253212A
- Authority
- JP
- Japan
- Prior art keywords
- soi
- layer
- soi layer
- soi substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 50
- 238000010438 heat treatment Methods 0.000 claims abstract description 50
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 50
- 239000010703 silicon Substances 0.000 claims abstract description 50
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims abstract description 26
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000007789 gas Substances 0.000 claims abstract description 16
- 239000001257 hydrogen Substances 0.000 claims abstract description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 7
- -1 hydrogen ions Chemical class 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims description 22
- 230000002950 deficient Effects 0.000 claims description 9
- 239000002245 particle Substances 0.000 claims description 7
- 238000005259 measurement Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 abstract description 39
- 235000012431 wafers Nutrition 0.000 description 54
- 239000010408 film Substances 0.000 description 36
- 238000011282 treatment Methods 0.000 description 22
- 239000013078 crystal Substances 0.000 description 9
- 238000000926 separation method Methods 0.000 description 8
- 230000035515 penetration Effects 0.000 description 7
- 238000004626 scanning electron microscopy Methods 0.000 description 7
- 230000001133 acceleration Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000000227 grinding Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000002791 soaking Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを酸化膜を介して貼り合わせた後、前記イオン注入層でボンドウェーハを剥離させることによりSOI層を有するSOI基板を作製し、該SOI層を有するSOI基板に水素を含む還元性雰囲気もしくは塩化水素ガスを含む雰囲気で熱処理を行い、その後前記SOI層の表面をCMPで研磨した後に、前記SOI基板のSOI層上にシリコンエピタキシャル層を成長させることを特徴とする厚膜SOI層を有するSOI基板の製造方法を提供する。
【選択図】図1
Description
このように、本発明の製造方法において、熱処理を1000℃以上で行えば、表面粗さの改善と接合強度を高めることの両方の効果をより確実に発揮することができる。
このように、第一段階熱処理を比較的低温で行うことで、スリップ転位の発生を防止しながら平坦化を行い、その後第二段階熱処理をより高温で行うことで、SOI基板の接合強度を高めることができ、既に第一段階熱処理で表面は平坦化されているため、スリップ転位が発生しない程度の時間で第二段階の高温熱処理を行うことができる。これによって、スリップ転位がないとともに、平坦度と接合強度がより高いSOI基板を作製することができる。さらに、この二段階熱処理は、同一の熱処理装置で可能であるため装置から取り出さずに連続で行うことができるため工程を増やす必要がなく効率的に行うことができる。
このように、前記熱処理時の温度より高い温度でシリコンエピタキシャル層を成長させることで、上記のような二段階熱処理と同じ効果を発揮することができ、つまり、熱処理を上記の比較的低温の第一段階熱処理としてスリップ転位を防止しながら平坦化を行い、シリコンエピタキシャル層の成長時の温度は、上記の高温の第二段階熱処理と同様の接合強度を高めるように作用する。このため、さらに効率的に接合強度の高いSOI基板を得ることができる。
このように、SOI層の良否判別をしてシリコンエピタキシャル層を成長させることで、SOI層表面のLPD等が原因で、シリコンエピタキシャル層に欠陥が発生するのを防止することができる。また、シリコンエピタキシャル層に欠陥が発生してしまうと改善が困難であるが、成長させる前のSOI層表面であれば、再研磨すればその後のシリコンエピタキシャル層成長時に影響がなくなる程度までLPD等を低減することができるため、簡便な方法によって欠陥のほとんどない良質なシリコンエピタキシャル層を得ることができる。
発明者らは、鋭意調査を行った結果、イオン注入して剥離されたSOI基板に水素を含む還元性雰囲気もしくは塩化水素ガスを含む雰囲気で熱処理を施し、ある程度までSOI層を平坦にしつつ同時に接合強度を高め、その後にCMPにより研磨することで効率良く高平坦度のSOI層とし、そのSOI層上にシリコンエピタキシャル層を成長させることで高品質の厚膜SOI層を形成させることができることを見出し、本発明を完成させた。
尚、図1は本発明のSOI基板の製造方法の実施態様の一例を示すフロー図である。
この際、加速電圧、注入量、注入温度等その他のイオン注入条件を、所定の厚さのSOI層を得ることができるように適宜選択することができるが、剥離後のSOI層の膜厚は、主に加速電圧に左右され、イオン注入装置の加速電圧には装置上の制限があるので、出来るだけ厚いSOI層を得ようとしても、現状では200keV程度の加速電圧で、例えば水素イオンの場合、2μm程度の膜厚が上限である。
また、図1に示すように、ボンドウェーハ10にだけ予め酸化膜11が形成されているが、酸化膜11はベースウェーハ12にだけ形成されていてもよいし、両ウェーハに形成されていてもよい。なお、ウェーハに形成される酸化膜は、貼り合わせ面のみに形成されていてもよいが、裏面も含めたウェーハの全面に形成されてもよい。
剥離させる方法として、特に限定されないが例えば、不活性ガス雰囲気下約500℃以上の温度で剥離熱処理を加えれば、結晶の再配列と気泡の凝集によってイオン注入層で剥離される。
このように、剥離されたSOI基板を上記の雰囲気下で熱処理を行うことにより、剥離面であるSOI層の表面を膜厚均一性を保ちながら概ね平坦にすることができ、同時に貼り合わせ面の接合強度も高めることができる。
第一段階熱処理を比較的低温で行うことにより、スリップ転位の発生を防止しながらSOI層を平坦にすることができ、このようにして、第一段階熱処理でSOI層を平坦にした後に、第二段階熱処理を高温で行うことにより、貼り合わせの接合強度をより高めることができる。この接合強度を高めるためには、高温で熱処理を行うことにより比較的短時間でも達成することができるため、第二段階熱処理は、スリップ転位が発生しない程度の時間で行うことができる。
研磨量としては、特に限定されるものではなく、SOI層表面が十分に平坦になればよく、例えば100nm程度の研磨代で研磨すればポリッシュウェーハとほぼ同等の平坦度になる。このとき使用される装置としては、一般的なCMP装置でよく、使用される研磨布や研磨スラリーとしても特に限定されるものではなく、従来と同様のものとすることができる。
研磨されたSOI層表面には研磨に起因するLPD(Light Point Defect)等の欠陥が生じている場合があり、欠陥のあるSOI層上にエピタキシャル層を成長させると欠陥を有するシリコンエピタキシャル層が形成されてしまう。このため、シリコンエピタキシャル層を成長させる前にパーティクル測定して良否判別し、不良と判別された基板は再度研磨して、良品のみにシリコンエピタキシャル層を成長させることで、高品質のシリコンエピタキシャル層をより確実に形成することができる。
シリコンエピタキシャル層を成長させる方法としては、特に限定されないが、通常行われているCVD(Chemical Vapor Deposition)法により、例えば、1000〜1200℃でSiCl4、あるいはSiHCl3、SiH2Cl2、SiH4等を水素還元してSiを析出させてエピタキシャル成長させることができる。
あるいは、MBE(Molecular Beam Epitaxy)法により、超高真空下、600〜900℃の低温でエピタキシャル成長させることもできる。
このように、シリコンエピタキシャル層成長時の温度を、前の工程で行われる熱処理の温度より高い温度で行うことで、上述の二段階熱処理と同様な効果が期待できる。つまり、前工程の熱処理時は比較的低めの温度でスリップ転位の発生を防止しながら、SOI層の平坦化を行い、エピタキシャル成長を高い温度で行うことで、効率的に貼り合わせ界面の接合強度を高めることができ、後の工程で剥離が生じない高品質のSOI基板にすることができる。
ボンドウェーハおよびベースウェーハとして、直径300mm、結晶方位<100>のシリコン単結晶ウェーハを用意し、ボンドウェーハに厚さ150nmのシリコン酸化膜を形成した。次にそのシリコン酸化膜を介してH+イオン注入(50keV、5×1016/cm2)を行い、ベースウェーハと室温で貼り合せた後、剥離熱処理温度500℃で剥離させて、SOI基板を作製した。
この剥離後のSOI基板を枚葉式エピ装置を用い、塩化水素ガスを含む雰囲気での熱処理(HCl処理)を2つの異なる温度条件(1100℃および1150℃)で行い、その熱処理後のSOI層の表面をAFMでラフネスを測定した。このときの熱処理条件は、圧力(常圧:760torr(101.3kPa))、雰囲気(H2:40slm、HCl:200sccm)、時間(2分間)で行った。
評価サンプルは、前記と同様のイオン注入剥離法で作製した剥離後のSOI基板を、異なる4つの温度条件(1000℃、1100℃、1150℃および1200℃)で30秒間HCl処理し、その後CMPで100nm研磨し、その上に1080℃で厚さ3μmのシリコンエピタキシャル層の成長を行い作製した。各々のサンプルウェーハから50mm×50mmサイズのチップを劈開して切り出し、その劈開面を15%濃度のHFに5分間浸し、断面SEM(Scanning Electron Microscopy)観察を行った。このとき断面SEM観察したものを図5に示す。1000℃でHCl処理したサンプルウェーハの断面SEM観察したものとその拡大図を図6に示す。
この接合強度の温度依存性は、図6のSEM写真に見られるように、接合界面側(Si基板とBOX層の界面側)と酸化膜界面側(SOI層とBOX層の界面側)のHF染込み量の差からも確認することができ、接合強度には処理温度が強く影響していることがわかった。各処理温度における両界面の染込み量の差は、図7の棒グラフ(右)に示す。
実施例1のようにエピタキシャル成長後の接合界面の接合強度を高めるためには、CMPによる研磨前のHCl処理温度はできるだけ高い方が有利であるが、1150℃以上ではスリップ転位が発生しやすくなるので注意が必要である。
そこで、実施例2ではHCl処理におけるスリップ転位発生を低減するために1100℃で2min処理後、装置から取出さずにそのまま昇温して1150℃で30秒間処理する二段階熱処理を行い、その後、CMPによる研磨およびエピタキシャル成長を行い、実施例1と同じ条件でスリップ転位検査およびHF染込み量の評価を行った。
実施例2ではエピタキシャル成長後の接合界面の接合強度の向上とスリップ転位フリーを両立させるために、CMP前のHCl処理温度を2段階に分けることは有効であることを示したが、同様の効果はシリコンエピタキシャル成長をHCl処理温度より高い温度で行う事によっても達成できる。
13…イオン注入層、 14…SOI層、 15…シリコンエピタキシャル層、
16…厚膜SOI層、 17…SOI基板。
Claims (5)
- 厚膜SOI層を有するSOI基板の製造方法であって、少なくとも、
ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを酸化膜を介して貼り合わせた後、前記イオン注入層でボンドウェーハを剥離させることによりSOI層を有するSOI基板を作製し、該SOI層を有するSOI基板に水素を含む還元性雰囲気もしくは塩化水素ガスを含む雰囲気で熱処理を行い、その後前記SOI層の表面をCMPで研磨した後に、前記SOI基板のSOI層上にシリコンエピタキシャル層を成長させることにより厚膜SOI層を形成させることを特徴とする厚膜SOI層を有するSOI基板の製造方法。 - 前記熱処理を、1000℃以上で行うことを特徴とする請求項1に記載の厚膜SOI層を有するSOI基板の製造方法。
- 前記熱処理を、1000〜1100℃で行う第一段階熱処理と、1100℃より高い温度で行う第二段階熱処理を連続で行うことを特徴とする請求項2に記載の厚膜SOI層を有するSOI基板の製造方法。
- 前記シリコンエピタキシャル層の成長時の温度を、前記熱処理の温度より高い温度にすることを特徴とする請求項1乃至請求項3のいずれか一項に記載の厚膜SOI層を有するSOI基板の製造方法。
- 前記CMPで研磨した後のSOI層を有するSOI基板の該SOI層をパーティクル測定し、良否判別を行った後に、良品と判別された基板は前記SOI層上に前記シリコンエピタキシャル層を成長させ、不良と判別された基板は前記SOI層表面をCMPで再研磨した後に、再度該SOI層をパーティクル測定し、前記良否判別を行うことをくり返すことを特徴とする請求項1乃至請求項4のいずれか一項に記載の厚膜SOI層を有するSOI基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008102586A JP4636110B2 (ja) | 2008-04-10 | 2008-04-10 | Soi基板の製造方法 |
US12/379,938 US7838388B2 (en) | 2008-04-10 | 2009-03-04 | Method for producing SOI substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008102586A JP4636110B2 (ja) | 2008-04-10 | 2008-04-10 | Soi基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009253212A true JP2009253212A (ja) | 2009-10-29 |
JP4636110B2 JP4636110B2 (ja) | 2011-02-23 |
Family
ID=41164337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008102586A Active JP4636110B2 (ja) | 2008-04-10 | 2008-04-10 | Soi基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7838388B2 (ja) |
JP (1) | JP4636110B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011086628A1 (ja) * | 2010-01-12 | 2011-07-21 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
JP2012169449A (ja) * | 2011-02-14 | 2012-09-06 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
JP2017157815A (ja) * | 2016-03-03 | 2017-09-07 | 上海新昇半導體科技有限公司 | Soi基板及びその製造方法 |
JP2017157814A (ja) * | 2016-03-03 | 2017-09-07 | 上海新昇半導體科技有限公司 | Soi基板及びその製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102832160B (zh) * | 2012-07-24 | 2014-11-19 | 沈阳硅基科技有限公司 | 一种soi硅片的制备方法 |
CN105990215B (zh) * | 2015-03-02 | 2019-04-26 | 北大方正集团有限公司 | Soi基片的制作方法和soi基片 |
CN106816371A (zh) * | 2015-12-01 | 2017-06-09 | 株洲南车时代电气股份有限公司 | Igbt晶圆制作方法及装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11288858A (ja) * | 1998-01-30 | 1999-10-19 | Canon Inc | Soi基板の再生方法及び再生基板 |
JP2000030995A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
JP2001085649A (ja) * | 1999-09-16 | 2001-03-30 | Mitsubishi Materials Silicon Corp | Soiウェーハおよびその製造方法 |
WO2003009386A1 (fr) * | 2001-07-17 | 2003-01-30 | Shin-Etsu Handotai Co.,Ltd. | Procede de production de plaquettes de liaison |
JP2003163193A (ja) * | 2001-11-29 | 2003-06-06 | Shin Etsu Handotai Co Ltd | ウェーハ研磨方法および研磨ヘッド |
JP2003347176A (ja) * | 2002-03-20 | 2003-12-05 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG71903A1 (en) * | 1998-01-30 | 2000-04-18 | Canon Kk | Process of reclamation of soi substrate and reproduced substrate |
JP2000349264A (ja) * | 1998-12-04 | 2000-12-15 | Canon Inc | 半導体ウエハの製造方法、使用方法および利用方法 |
-
2008
- 2008-04-10 JP JP2008102586A patent/JP4636110B2/ja active Active
-
2009
- 2009-03-04 US US12/379,938 patent/US7838388B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11288858A (ja) * | 1998-01-30 | 1999-10-19 | Canon Inc | Soi基板の再生方法及び再生基板 |
JP2000030995A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
JP2001085649A (ja) * | 1999-09-16 | 2001-03-30 | Mitsubishi Materials Silicon Corp | Soiウェーハおよびその製造方法 |
WO2003009386A1 (fr) * | 2001-07-17 | 2003-01-30 | Shin-Etsu Handotai Co.,Ltd. | Procede de production de plaquettes de liaison |
JP2003163193A (ja) * | 2001-11-29 | 2003-06-06 | Shin Etsu Handotai Co Ltd | ウェーハ研磨方法および研磨ヘッド |
JP2003347176A (ja) * | 2002-03-20 | 2003-12-05 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011086628A1 (ja) * | 2010-01-12 | 2011-07-21 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
JP2011146438A (ja) * | 2010-01-12 | 2011-07-28 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
KR20120112533A (ko) * | 2010-01-12 | 2012-10-11 | 신에쯔 한도타이 가부시키가이샤 | 접합 웨이퍼의 제조 방법 |
US8691665B2 (en) | 2010-01-12 | 2014-04-08 | Shin-Etsu Handotai Co., Ltd. | Method for producing bonded wafer |
KR101722401B1 (ko) * | 2010-01-12 | 2017-04-03 | 신에쯔 한도타이 가부시키가이샤 | 접합 웨이퍼의 제조 방법 |
JP2012169449A (ja) * | 2011-02-14 | 2012-09-06 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
JP2017157815A (ja) * | 2016-03-03 | 2017-09-07 | 上海新昇半導體科技有限公司 | Soi基板及びその製造方法 |
JP2017157814A (ja) * | 2016-03-03 | 2017-09-07 | 上海新昇半導體科技有限公司 | Soi基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4636110B2 (ja) | 2011-02-23 |
US20090258474A1 (en) | 2009-10-15 |
US7838388B2 (en) | 2010-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100348513B1 (ko) | 반도체기판의 제작방법 | |
US6884696B2 (en) | Method for producing bonding wafer | |
US7442992B2 (en) | Bonded SOI substrate, and method for manufacturing the same | |
JP4636110B2 (ja) | Soi基板の製造方法 | |
US10424484B2 (en) | Method for manufacturing a bonded SOI wafer | |
US10304722B2 (en) | Method of manufacturing semiconductor-on-insulator | |
US7276427B2 (en) | Method for manufacturing SOI wafer | |
WO2002043153A1 (fr) | Procede de fabrication de plaquette de semi-conducteur | |
WO2013102968A1 (ja) | 貼り合わせsoiウェーハの製造方法 | |
KR20090081335A (ko) | 접합 웨이퍼의 제조 방법 | |
KR20070084075A (ko) | 반도체 웨이퍼의 제조방법 | |
JP2004186226A (ja) | Soiウエーハの製造方法 | |
US8956951B2 (en) | Method for manufacturing SOI wafer | |
JP4654710B2 (ja) | 半導体ウェーハの製造方法 | |
KR20070007018A (ko) | 적층기판의 세척방법, 기판의 접합방법 및 접합 웨이퍼의제조방법 | |
JP2004087768A (ja) | Soiウエーハの製造方法 | |
JP5541136B2 (ja) | 貼り合わせsoiウエーハの製造方法 | |
JP5625239B2 (ja) | 貼り合わせウェーハの製造方法 | |
WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP2011054704A (ja) | 貼り合わせウェーハの製造方法 | |
US11495488B2 (en) | Method for manufacturing bonded SOI wafer and bonded SOI wafer | |
JPH08264740A (ja) | 結合ウェーハの製造方法及びこの方法により製造された結合ウェーハ | |
US20040187769A1 (en) | Method of producing SOI wafer | |
JP2018164006A (ja) | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ | |
JP2012169449A (ja) | 貼り合わせウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4636110 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |