JP2017157815A - Ｓｏｉ基板及びその製造方法 - Google Patents

Ｓｏｉ基板及びその製造方法 Download PDF

Info

Publication number
JP2017157815A
JP2017157815A JP2016186878A JP2016186878A JP2017157815A JP 2017157815 A JP2017157815 A JP 2017157815A JP 2016186878 A JP2016186878 A JP 2016186878A JP 2016186878 A JP2016186878 A JP 2016186878A JP 2017157815 A JP2017157815 A JP 2017157815A
Authority
JP
Japan
Prior art keywords
wafer
insulating layer
deuterium
helium
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016186878A
Other languages
English (en)
Inventor
肖▲徳▼元
Deyuan Xiao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zing Semiconductor Corp
Original Assignee
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zing Semiconductor Corp filed Critical Zing Semiconductor Corp
Publication of JP2017157815A publication Critical patent/JP2017157815A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/227—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】絶縁体上シリコン（ＳＯＩ）基板の製造法を提供する。
【解決手段】第１半導体基板を提供する工程、第１ウェーハを形成するために第１半導体基板の上部表面上で第１絶縁層を焼結膨張させる工程、第１絶縁層の上部表面からの所定の深さまで重水素とヘリウムとの共ドープ層を形成するためにイオンビームで第１半導体基板を照射する工程、第２ウェーハを形成するために第２半導体基板の上部表面上で第２絶縁層を焼結膨張させる工程、第１ウェーハを第２ウェーハと接合させる工程、第１ウェーハ及び第２ウェーハを焼き鈍す工程、第２ウェーハから第１ウェーハの一部を分離する工程、ならびに重水素とヘリウムとの共ドープ半導体層を第２ウェーハ上に形成する工程、を含む。
【選択図】図１

Description

本発明は、半導体基板及び半導体基板の製造方法に関するものであり、特に、絶縁体上シリコン基板、及び絶縁体上シリコン基板の製造方法に関する。
近年、半導体集積回路を製造するため、一片のシリコンウェーハを使用する代わりに多くの産業で絶縁体上シリコン（ＳＯＩ）基板が使用されてきている。何故ならＳＯＩ基板を使用することにはドレーンと基板との間の寄生容量を低減するという利点があるからであり、それにより半導体集積回路の性能を促進できる。
米国特許第５３７４５６４号（特許文献１）などの半導体装置を製造する方法に関し、ここでは水素イオンをシリコンウェーハにドープし、所定のシリコンウェーハの深さでイオンドープ層を形成する方法が提供されている。次に水素イオンによってドープしたシリコンウェーハを別のシリコンウェーハに結合し、酸化シリコン膜を２枚のシリコンウェーハ間に形成する。次いで、２枚のシリコンウェーハをイオンドープ層において熱処理により分離し、それにより単結晶シリコン膜をイオンドープ層上に形成することが可能になる。
例えば米国特許第５８７２３８７号（特許文献２）は、基板を焼き鈍し、重水素雰囲気でゲート酸化物を焼結膨張させる方法を提供しており、これによりゲート酸化物と基板との間の未結合手を除去することが可能となる。しかしこの方法は非常に高い重水素圧で進行させる必要があり、半導体装置の製造コストが増大してしまう。
上記の先行技術を考慮すると、少なくとも上記の欠点を解消するＳＯＩ基板を製造するために改善された方法が必要である。
米国特許第５３７４５６４号 米国特許第５８７２３８７号
本発明の出願の目的は、絶縁体上シリコン基板及びその方法を提供することであり、そのＳＯＩ基板はドレーンと基板との間の寄生容量を低減する利点を有し、ＳＯＩ基板の製造コストを削減することが可能になる。
上記課題を解決するため、本発明の出願はＳＯＩ基板の製造法を提供しており、当該方法は、第１半導体基板を提供する工程、第１ウェーハを形成するために第１半導体基板の上部表面上で第１絶縁層を焼結膨張させる工程、第１絶縁層の上部表面からの所定の深さまで重水素とヘリウムとの共ドープ層を形成するためにイオンビームで第１半導体基板を照射する工程、第２基板を提供する工程、第２ウェーハを形成するために第２半導体基板の上部表面上で第２絶縁層を焼結膨張させる工程、第１ウェーハを第２ウェーハと接合させる工程、第１ウェーハ及び第２ウェーハを焼き鈍す工程、第２ウェーハから第１ウェーハの一部を分離する工程、重水素とヘリウムとの共ドープ半導体層を第２ウェーハ上に形成する工程、を含む。
本発明の出願は更にＳＯＩ基板を提供し、当該基板は、半導体基板、半導体基板の上部表面上で焼結膨張された絶縁層、及び絶縁層上で焼結膨張された重水素とヘリウムとの共ドープ半導体層、を備える。
例示的な実施形態は、以下の詳細な説明を添付図面と併せて読むと更に容易に理解できる。
本発明の１実施形態に従って絶縁体上シリコン基板を製造する方法のフローチャートである。 絶縁体上シリコン基板を製造するプロセスの断面図である。 絶縁体上シリコン基板を製造するプロセスの断面図である。 絶縁体上シリコン基板を製造するプロセスの断面図である。 絶縁体上シリコン基板を製造するプロセスの断面図である。 絶縁体上シリコン基板を製造するプロセスの断面図である。 絶縁体上シリコン基板を製造するプロセスの断面図である。 絶縁体上シリコン基板を製造するプロセスの断面図である。 絶縁体上シリコン基板を製造するプロセスの断面図である。
本開示及びその利点を更に完全に理解するため、添付図面と併せて以下の説明を述べる。ここでは同系列の参照番号は同様の特徴を示す。当業者は、例示的な実施形態を実施するための他の変形例が本明細書に記載の変形例も包含していることを理解しているものとする。
図１は本発明の１実施形態に従って絶縁体上シリコン基板を製造する方法を提供しており、当該製造方法は以下の工程を含む。
工程１０１（Ｓ１０１）：第１半導体基板を提供する工程。
工程１０２（Ｓ１０２）：第１ウェーハを形成するために第１半導体基板の下部表面上で第１絶縁層を焼結膨張させる工程。
工程１０３（Ｓ１０３）：重水素及びヘリウムを原料ガスに使用し、また、第１絶縁層の上部表面からの所定の深さまで重水素とヘリウムとの共ドープ層を形成するために、重水素及びヘリウムイオン共ビームで第１半導体基板を照射する工程。
工程１０４（Ｓ１０４）：第２半導体基板を提供する工程。
工程１０５（Ｓ１０５）：第２ウェーハを形成するために第２半導体基板の上部表面上で第２絶縁層を焼結膨張させる工程。
工程１０６（Ｓ１０６）：対面させる態様で第１ウェーハを第２ウェーハと接合させる工程。
工程１０７（Ｓ１０７）：第１ウェーハ及び第２ウェーハを焼き鈍す工程。
工程１０８（Ｓ１０８）：第２ウェーハから第１ウェーハの一部を分離する工程。
工程１０９（Ｓ１０９）：重水素とヘリウムとの共ドープ半導体層を第２ウェーハ上に形成する工程。
工程１１０（Ｓ１１０）：第１ウェーハの分離した一部を再利用する工程。
絶縁体上シリコンの製造方法をより具体的に説明するために、図２Ａ〜２Ｇは絶縁体上シリコン基板を製造するためのプロセスの断面図を提供する。
第１工程を図２Ａに示す。第１半導体基板１００を提供しており、ここでは第１半導体基板１００の材料には、ＩＶ族元素、シリコン‐ゲルマニウム（ＳｉＧｅ）、ＩＩＩ〜Ｖ族化合物、ＩＩＩ族元素‐窒素化合物、又はＩＩ〜ＶＩ族化合物としてもよい。
１実施形態では、第１半導体基板１００の材料は単結晶シリコンである。別の実施形態では、第１半導体基板１００の材料がＳｉＧｅである場合、ゲルマニウムの重量百分率は５〜９０％である。
次のプロセスを図２Ｂに示す。第１ウェーハ１０６を形成するために第１半導体基板１００の上部表面１０２上で第１絶縁層１０４を焼結膨張させる。ここでは第１絶縁層１０４の材料には二酸化シリコン、窒化シリコン又は窒化アルミニウムが挙げられる。１実施形態では、第１絶縁層の材料は二酸化シリコンであり、第１絶縁層１０４の厚さは０．１〜５００ｎｍとしてもよい。
次のプロセスを図２Ｃに示す。ヘリウム及び重水素はヘリウムプラズマ及び重水素プラズマを生成するための電界で処理することが可能であり、ヘリウムプラズマのヘリウムイオン及び重水素プラズマの重水素イオンを利用することでヘリウム及び重水素イオン共ビームの生成が可能になる。重水素とヘリウムとの共ドープ層１１２を第１絶縁層１１０の上部表面１１０からの所定の深さＨで埋め込むため、第１ウェーハ１０６をヘリウム及び重水素イオン共ビーム１０８で照射する。
所定の深さＨは、ヘリウム及び重水素イオン共ビーム１０８の加速エネルギーならびにヘリウム及び重水素イオン共ビーム１０８の入射角で制御し、ヘリウム及び重水素イオン共ビーム１０８の加速エネルギーは加速電圧及びドープ濃度で制御してもよい。１実施形態では、所定の深さＨは０．１〜５μｍであり、ヘリウム及び重水素イオン共ビーム１０８の加速電圧は１〜１００ｋｅＶであり、ヘリウム及び重水素イオン共ビーム１０８のドープ量はイオン１０１６個〜２×１０１７個／ｃｍ２である。
次の工程を図２Ｄに示す。第２半導体基板２００を提供しており、ここでは第２半導体基板２００の材料にはＩＶ族元素、シリコン‐ゲルマニウム（ＳｉＧｅ）、ＩＩＩ〜Ｖ族化合物、ＩＩＩ族元素‐窒素化合物、又はＩＩ〜ＶＩ族化合物が挙げられる。１実施形態では、第２半導体基板２００の材料は単結晶シリコンである。
次のプロセスを図２Ｅに示す。第２ウェーハ２０６を形成するために第２半導体基板２００の上部表面２０２上で第２絶縁層２０４を焼結膨張させる。ここでは第２絶縁層２０４の材料には二酸化シリコン、窒化シリコン又は窒化アルミニウムが挙げられる。１実施形態では、第２絶縁層２０４の材料は二酸化シリコンであり、第２絶縁層２０４の厚さは０．０５〜１０ｎｍとしてもよい。
次の工程を図２Ｆに示す。対面させる態様で第１ウェーハ１０６を第２ウェーハ２０６と接合する。１実施形態では、第１ウェーハ１０６は親水性接合プロセスにより第２ウェーハ２０６と接合する。ここでは第１ウェーハ１０６は摂氏２００〜４００度の温度で第２ウェーハ２０６と接合する。
親水性接合プロセスの詳細な工程には更に、第１絶縁層１０４及び第２絶縁層２０４を湿潤させる工程、湿潤した第１絶縁層１０４を湿潤した第２絶縁層２０４に接触させる工程、第１絶縁層１０４を第２絶縁層２０４と緊密に接合するために第１絶縁層１０４及び第２絶縁層２０４を押圧する工程、が含まれる。
次の工程を図２Ｇに示す。第１ウェーハ１０６及び第２ウェーハ２０６を焼き鈍す。焼き鈍しプロセスには、第１ウェーハ１０６及び第２ウェーハ２０６を摂氏６００〜９００度の温度に加熱する工程、第１ウェーハ１０６及び第２ウェーハ２０６を摂氏２００〜６００度の温度に冷却する工程、が含まれる。ここで第１ウェーハ１０６及び第２ウェーハ２０６を冷却する時間は３０〜１２０分である。第１ウェーハ１０６及び第２ウェーハ２０６を焼き鈍した後、重水素とヘリウムとの共ドープ層１１２は複数の重水素とヘリウムとの共ドープ気泡３００に移行する。
次の工程を図２Ｈに示す。重水素とヘリウムとの共ドープ半導体層４００を形成するため、第１ウェーハ１０６の一部を第２ウェーハ２０６から分離し、重水素とヘリウムとの共ドープ半導体層４００を第１絶縁層１０４と接合する。重水素とヘリウムとの共ドープ半導体層４００の厚さは５０〜５００００Åであり、重水素とヘリウムとの共ドープ気泡３００は重水素とヘリウムとの共ドープ半導体層４００の内部にある。
経費節約のために第１ウェーハ１０６の分離した部分を再使用できるよう、第１ウェーハ１０６の分離した部分が更に化学‐機械研磨（ＣＭＰ）に供して洗浄できることは注目に値する。重水素とヘリウムとの共ドープ半導体層４００と接合した第２ウェーハ２０６は更に摂氏１００００度まで加熱してもよく、第２ウェーハ２０６を加熱する時間は３０分〜８時間である。
未結合手は高い活性を有することから、電子が電子正孔と再度結合するように捕獲中心を生成してもよい。従ってホットキャリア効果に対する半導体装置の復元力が減少する。
本発明は半導体装置を製造するためのＳＯＩ基板を提供する。ＳＯＩ基板は半導体装置のドレーンとソースとの間の寄生容量を減少させることが可能であり、ＳＯＩ基板上でゲート酸化物を焼結膨張させた後に、ＳＯＩ基板にドープした重水素原子（又は重水素イオン）をゲート酸化物とＳＯＩ基板との間の界面に拡散させてもよく、未結合手を排除し、ホットキャリア効果に対する半導体装置の復元力を増加させるため、重水素原子（又は重水素イオン）を半導体原子に共有結合させる。更に、ＳＯＩ基板の製造方法には左程高い重水素圧は必要ではなく、ＳＯＩ基板の製造コストは実質的に削減可能である。
開示した原理に一致する多様な実施形態が上述されているが、これらは例示にすぎず、限定するものではないことを理解すべきである。従って、例示的な実施形態（単数又は複数）の幅及び範囲は上述したいかなる実施形態にも限定すべきではなく、請求項、及び本開示から提示されたその等価物と一致する場合のみ規定すべきである。更に、記載した実施形態で上記利点及び特徴を提供しているが、このような提示された請求項の用途を、上記利点の一部又は全てを達成するプロセス及び構造に限定するものではない。

Claims (10)

  1. 絶縁体上シリコン基板の製造方法であって、
    第１半導体基板を提供する工程、
    第１ウェーハを形成するために前記第１半導体基板の上部表面上で第１絶縁層を焼結膨張させる工程、
    前記第１絶縁層の上部表面からの所定の深さまで重水素とヘリウムとの共ドープ層を形成するためにイオンビームで前記第１半導体基板を照射する工程、
    第２基板を提供する工程、
    第２ウェーハを形成するために前記第２半導体基板の上部表面上で第２絶縁層を焼結膨張させる工程、
    対面させる態様で前記第１ウェーハを前記第２ウェーハと接合させる工程、
    前記第１ウェーハ及び第２ウェーハを焼き鈍す工程、
    前記第２ウェーハから前記第１ウェーハの一部を分離する工程、ならびに、
    重水素とヘリウムとの共ドープ半導体層を前記第２ウェーハ上に形成する工程、を含むことを特徴とする、
    方法。
  2. 重水素及びヘリウムイオン共ビームにより前記重水素とヘリウムとの共ドープ層を前記第１半導体基板に埋め込み、前記重水素及びヘリウムイオン共ビームの加速電圧は１〜１００ｋｅＶであり、前記重水素及びヘリウムイオン共ビームのドープ量はイオン１０１６個〜２×１０１７個／ｃｍ２であることを特徴とする請求項１に記載の方法。
  3. 摂氏２００〜４００度の温度で前記第１ウェーハを前記第２ウェーハと対面させて接合することを特徴とする請求項１に記載の方法。
  4. 前記第１ウェーハを前記第２ウェーハと接合する工程には更に、前記第１絶縁層及び前記第２絶縁層を湿潤させる工程、前記第１絶縁層を前記第２絶縁層に接触させる工程、ならびに前記第１絶縁層を前記第２絶縁層に接合するために前記第１絶縁層及び前記第２絶縁層を押圧する工程が含まれることを特徴とする請求項１に記載の方法。
  5. 前記第１ウェーハ及び前記第２ウェーハを焼き鈍す工程には更に、前記第１ウェーハ及び前記第２ウェーハを摂氏６００〜９００度の温度に加熱する工程、ならびに前記第１ウェーハ及び前記第２ウェーハを摂氏２００〜６００度の温度に冷却する工程が含まれることを特徴とする請求項１に記載の方法。
  6. 前記第１ウェーハ及び前記第２ウェーハを冷却する時間は３０〜１２０分であることを特徴とする請求項５に記載の方法。
  7. 前記重水素とヘリウムとの共ドープ半導体層の厚さは５０〜５００００Åであることを特徴とする請求項１に記載の方法。
  8. 前記第１ウェーハの一部を前記第２ウェーハから分離した後、前記第２ウェーハを再度摂氏１００００度まで加熱する工程を更に含むことを特徴とする請求項１に記載の方法。
  9. 絶縁体上シリコン基板であって、
    半導体基板、
    前記半導体基板の上部表面上で焼結膨張させた絶縁層、及び、
    前記絶縁層の上部表面上で焼結膨張させた重水素とヘリウムとの共ドープ半導体層、を備えることを特徴とする、
    絶縁体上シリコン基板。
  10. 前記重水素とヘリウムとの共ドープ半導体層の厚さは５０〜５００００Åであることを特徴とする請求項９に記載の絶縁体上シリコン基板。
JP2016186878A 2016-03-03 2016-09-26 Ｓｏｉ基板及びその製造方法 Pending JP2017157815A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610120580.7 2016-03-03
CN201610120580.7A CN107154347B (zh) 2016-03-03 2016-03-03 绝缘层上顶层硅衬底及其制造方法

Publications (1)

Publication Number Publication Date
JP2017157815A true JP2017157815A (ja) 2017-09-07

Family

ID=59650982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016186878A Pending JP2017157815A (ja) 2016-03-03 2016-09-26 Ｓｏｉ基板及びその製造方法

Country Status (6)

Country Link
US (1) US20170256441A1 (ja)
JP (1) JP2017157815A (ja)
KR (1) KR20170103652A (ja)
CN (1) CN107154347B (ja)
DE (1) DE102017101547A1 (ja)
TW (1) TWI628712B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154347B (zh) 2016-03-03 2020-11-20 上海新昇半导体科技有限公司 绝缘层上顶层硅衬底及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330438A (ja) * 1998-05-08 1999-11-30 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US20070123012A1 (en) * 2005-11-29 2007-05-31 Walther Steven R Plasma implantation of deuterium for passivation of semiconductor-device interfaces
JP2007141946A (ja) * 2005-11-15 2007-06-07 Sumco Corp Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板
US20080188011A1 (en) * 2007-01-26 2008-08-07 Silicon Genesis Corporation Apparatus and method of temperature conrol during cleaving processes of thick film materials
JP2009031784A (ja) * 2007-06-29 2009-02-12 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法
JP2009253212A (ja) * 2008-04-10 2009-10-29 Shin Etsu Handotai Co Ltd Ｓｏｉ基板の製造方法
JP2014017513A (ja) * 2007-05-18 2014-01-30 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
WO2015112308A1 (en) * 2014-01-23 2015-07-30 Sunedison Semiconductor Limited High resistivity soi wafers and a method of manufacturing thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5872387A (en) 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US8089097B2 (en) * 2002-12-27 2012-01-03 Momentive Performance Materials Inc. Homoepitaxial gallium-nitride-based electronic devices and method for producing same
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
CN107154347B (zh) 2016-03-03 2020-11-20 上海新昇半导体科技有限公司 绝缘层上顶层硅衬底及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330438A (ja) * 1998-05-08 1999-11-30 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP2007141946A (ja) * 2005-11-15 2007-06-07 Sumco Corp Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板
US20070123012A1 (en) * 2005-11-29 2007-05-31 Walther Steven R Plasma implantation of deuterium for passivation of semiconductor-device interfaces
US20080188011A1 (en) * 2007-01-26 2008-08-07 Silicon Genesis Corporation Apparatus and method of temperature conrol during cleaving processes of thick film materials
JP2014017513A (ja) * 2007-05-18 2014-01-30 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2009031784A (ja) * 2007-06-29 2009-02-12 Semiconductor Energy Lab Co Ltd 表示装置およびその作製方法
JP2009253212A (ja) * 2008-04-10 2009-10-29 Shin Etsu Handotai Co Ltd Ｓｏｉ基板の製造方法
WO2015112308A1 (en) * 2014-01-23 2015-07-30 Sunedison Semiconductor Limited High resistivity soi wafers and a method of manufacturing thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A.AGARWAL, ET AL.: "Efficient production of silicon-on-insulator by co-implantation of He+ with H+", APPLIED PHYSICS LETTERS, vol. 72, no. 9, JPN7017003078, 2 March 1998 (1998-03-02), US, pages 1086 - 1088, XP000742819, ISSN: 0003915314, DOI: 10.1063/1.120945 *

Also Published As

Publication number Publication date
KR20170103652A (ko) 2017-09-13
TW201732927A (zh) 2017-09-16
US20170256441A1 (en) 2017-09-07
CN107154347B (zh) 2020-11-20
DE102017101547A1 (de) 2017-09-07
TWI628712B (zh) 2018-07-01
CN107154347A (zh) 2017-09-12

Similar Documents

Publication Publication Date Title
JP2009164643A (ja) ナノｓｏｉウェーハの製造方法
JP6107709B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
WO2007125771A1 (ja) Ｓｏｉウエーハの製造方法
JP6174756B2 (ja) Ｓｏｉ基板の製造方法
JP2017157814A (ja) Ｓｏｉ基板及びその製造方法
JP5292810B2 (ja) Ｓｏｉ基板の製造方法
JP2017157815A (ja) Ｓｏｉ基板及びその製造方法
JP6273322B2 (ja) Ｓｏｉ基板の製造方法
KR100738460B1 (ko) 나노 에스오아이 웨이퍼의 제조방법
JP4272607B2 (ja) 多孔質シリコンの酸化によるｓｏｉ
US7029991B2 (en) Method for making a SOI semiconductor substrate with thin active semiconductor layer
TWI786782B (zh) 製造絕緣體上矽晶片的方法
KR20090021833A (ko) Ｓｏｉ 웨이퍼의 제조방법
JP2011108977A (ja) 半導体デバイスの製造方法
JP2007318097A (ja) Ｓｏｉウエーハの製造方法
JP2013251340A (ja) 複合基板の製造方法
JP2013251334A (ja) 複合基板の製造方法
JPH10209271A (ja) 張り合わせｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181113