JP2014017513A - Ｓｏｉ基板の作製方法 - Google Patents

Ｓｏｉ基板の作製方法 Download PDF

Info

Publication number
JP2014017513A
JP2014017513A JP2013201079A JP2013201079A JP2014017513A JP 2014017513 A JP2014017513 A JP 2014017513A JP 2013201079 A JP2013201079 A JP 2013201079A JP 2013201079 A JP2013201079 A JP 2013201079A JP 2014017513 A JP2014017513 A JP 2014017513A
Authority
JP
Japan
Prior art keywords
substrate
layer
semiconductor
semiconductor layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013201079A
Other languages
English (en)
Other versions
JP5849077B2 (ja
Inventor
Hidekazu Miyairi
秀和 宮入
Akihisa Shimomura
明久 下村
Tatsuya Mizoi
達也 溝井
Eiji Higa
栄二 比嘉
Yoji Nagano
庸治 永野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013201079A priority Critical patent/JP5849077B2/ja
Publication of JP2014017513A publication Critical patent/JP2014017513A/ja
Application granted granted Critical
Publication of JP5849077B2 publication Critical patent/JP5849077B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/0355—Selective modification
    • H01L2224/03552—Selective modification using a laser or a focussed ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】水素イオン注入法により、ベース基板がガラス基板のような耐熱性の低い基板で
なり、表面の平坦性が高く、１００ｎｍ以下の薄い半導体層を有するＳＯＩ基板を作製す
る。
【解決手段】接合層を介して半導体基板とベース基板を貼り付ける。加熱処理を行い、半
導体基板を分割することで、半導体基板から分離された半導体層が固定されたベース基板
を得ることができる。この半導体層にレーザ光を照射し、溶融させることで、半導体層の
表面の平坦性を向上させ、かつその結晶性を回復させる。レーザ光の照射の後、半導体層
をエッチングなどにより薄くする。以上の工程を経ることで、ベース基板上に厚さ１００
ｎｍ以下の単結晶半導体層を有するＳＯＩ基板を作製することができる。
【選択図】図１

Description

本発明は、シリコンなど半導体材料でなる半導体層を有するＳＯＩ（Ｓｉｌｉｃｏｎ
ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を作製する方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
バルク状のシリコンウエハに代わり、絶縁層上に薄い単結晶シリコン層を形成したＳＯ
Ｉ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されてい
る。薄い単結晶シリコン層の特長を生かすことで、集積回路中のトランジスタ同士を電気
的に完全に分離して形成することができ、またトランジスタを完全空乏型とすることがで
きるので、高集積、高速駆動、低消費電力など付加価値の高い半導体集積回路が実現でき
る。
ＳＯＩ基板を製造する方法の１つに、水素イオン注入と剥離を組み合わせた水素イオン
注入剥離方法が知られている。水素イオン注入分離法では、主に次のような工程を行って
、ＳＯＩ基板を作製している。シリコンウエハに水素イオンを注入することによって、表
面から所定の深さに微小な気泡を含んだイオン注入層を形成する。ベース基板となる別の
シリコンウエハを酸化して酸化シリコン膜を形成する。水素イオンを注入したシリコンウ
エハと、別のシリコンウエハの酸化シリコン膜とを接合させて、２枚のシリコンウエハを
貼り合わせる。加熱処理を行って、イオン注入層でウエハを分割させる。ベース基板に貼
り合わせられたシリコン層の結合力を向上させるため、加熱処理を行う。
水素イオン注入剥離法を用いて剥離されたシリコン層をガラス基板に貼り合わせてＳＯ
Ｉ基板を作製する方法が知られている（特許文献１及び２参照）。特許文献１（特開平１
１−０９７３７９号公報）では、イオン注入によって形成された欠陥層、剥離面の数ｎｍ
〜数十ｎｍの段差を除去するため、剥離することで露出された面を機械研磨している。特
許文献２（特開２００５−２５２２４４号公報）では、ガラス基板に貼り付けられたＳｉ
薄膜にレーザ光を照射することで、Ｓｉ薄膜を再結晶化させて、Ｓｉ薄膜の結晶品質を高
めている。
特開平１１−０９７３７９号公報 特開２００５−２５２２４４号公報
ガラス基板はシリコンウエハよりも大面積で作製することができ、かつ安価な基板であ
ることから、主に、液晶表示装置の製造に用いられている。ガラス基板をベース基板に用
いることで、大面積で安価なＳＯＩ基板を作製することが可能になる。しかしながら、ガ
ラス基板は、歪み点が７００℃以下であり、耐熱性が低い。そのため、単結晶シリコン層
を貼り付けた後のＳＯＩ基板はガラス基板の耐熱温度を超える温度で加熱することができ
なくなり、ＳＯＩ基板を製造するためのプロセス温度は７００℃以下に制限される。
従って、特許文献１で指摘しているような剥離面での結晶欠陥および凹凸を除去するに
も、プロセス温度の制約がある。また、ガラス基板に貼り付けられた単結晶シリコン層か
らトランジスタを製造するときにも、プロセス温度の制約があり、また、基板が大型であ
ることから、おのずと使用できる装置や処理方法に制約がある。
トランジスタの高速化、微細化の実現には、ゲート絶縁層の薄膜化が要求されるため、
特許文献１に記載されているように、単結晶シリコン層の剥離面の凹凸を除去することは
重要である。しかしながら、大面積ガラス基板に貼り付けた単結晶シリコン層を機械研磨
で凹凸を除去することは、ガラス基板とシリコンウエハとの形状や大きさが違うことなど
の理由から、スループット良く処理することは難しい。
また、ガラス基板に貼り付けられたシリコン層の表面に、薄いゲート絶縁層を段差被覆
性良く形成するには、シリコン層の厚さを薄く、５０ｎｍ以下とすることが望ましい。し
かしながら、水素元素の質量が小さいため、５０ｎｍ以下の深さで水素イオンを注入する
ことは困難であり、また、シリコン層を５０ｎｍ以下の厚さでシリコンウエハから剥離す
ることは困難が伴う。特に、質量分離を行わずにソースガスのイオンを注入するイオンド
ーピング装置で水素イオンを注入する場合、１００ｎｍ以下の深さに均一性良く水素イオ
ンを注入することは非常に困難である。
また、特許文献２では、レーザ光を照射してシリコン層を再結晶化しているが、厚さ５
０ｎｍ以下のシリコン層では再結晶化に最適なレーザ光のエネルギーの範囲が狭いので、
均一性良く、レーザ光で再結晶化を行うことが困難である。
つまり、従来の技術では、ガラス基板にシリコン層を貼り合わせたＳＯＩ基板でトラン
ジスタを作製しても、ＳＯＩ基板で実現できる特性を十分に得ることは困難である。この
ような問題点に鑑み、ガラス基板など耐熱温度が低い基板をベース基板に用いた場合にも
、高性能の半導体装置を作製することが可能なＳＯＩ基板の作製方法を提供することを本
発明の目的の１つとする。また、イオンドーピング装置を用いてイオンを注入した場合に
も、高性能の半導体装置の製造を可能にするＳＯＩ基板の作製方法を提供することを本発
明の目的の１つとする。
本発明の１つは、半導体基板から分離された半導体層と、半導体層が固定されているベ
ース基板を有するＳＯＩ基板の作製方法に関する。
本発明において、水素ガス、希ガス、ハロゲンガス及びハロゲン化合物ガスから選ばれ
た１種または複数種類のガスを含むソースガスを励起してイオン種を生成し、半導体基板
にイオン種を注入して、半導体基板の表面から所定の深さの領域にイオン注入層を形成す
る。
ベース基板と半導体基板を貼り合わせるための接合層は、ベース基板または半導体基板
の少なくとも一方に形成される。半導体基板に接合層を形成する場合、イオン注入層を形
成した後に接合層を形成してもよいし、接合層を形成してからイオン注入層を形成するこ
ともできる。
接合層を介して、ベース基板と半導体基板を密着させ、接合層の表面と当該接合層との
接触面とを接合させることで、ベース基板と半導体基板を貼り合わせる。次に、半導体基
板の加熱によってイオン注入層に亀裂を生じさせ、半導体基板をベース基板から分離する
ことにより、半導体基板から分離された半導体層が固定されたベース基板を形成する。
そして、半導体層にレーザ光を照射し、半導体層を溶融させる、このことにより、半導
体層の分離面の平坦性が向上し、また半導体層の結晶欠陥が減少する。レーザ光を照射し
た後、半導体層の厚さを薄くする。半導体層の厚さは、１００ｎｍ以下が好ましく、５０
ｎｍ以下がより好ましい。
レーザ光の照射によって半導体層表面の平坦性が向上するとは、半導体層の表面の平均
面粗さを３ｎｍ以下にすることであり、平均面粗さを２．５ｎｍ以下にすることがより好
ましい。或いは、半導体層表面の二乗平均面粗さを３．５ｎｍ以下にすることをいう。二
乗平均面粗さを２．５ｎｍ以下にすることがより好ましい。
レーザ光を照射した後、半導体層を薄膜化することにより、ガラス基板など耐熱温度が
低い基板をベース基板に、薄く、かつ表面の平坦性が高い半導体層を有するＳＯＩ基板を
作製することができる。また、イオン注入層の形成に、質量分離機能を備えていないイオ
ンドーピング装置を用いても、薄く、かつ表面の平坦性が高い半導体層を備えたＳＯＩ基
板を製造することができる。従って、本発明のＳＯＩ基板を用いることで、高集積、高速
駆動、低消費電力など付加価値の高い半導体装置を作製することができる。
（Ａ）〜（Ｇ）ＳＯＩ基板を作製する方法を説明する断面図。 （Ａ）〜（Ｃ）ＳＯＩ基板を作製する方法を説明する断面図であり、図１（Ｇ）に続く工程を説明する断面図。 （Ａ）〜（Ｇ）ＳＯＩ基板を作製する方法を説明する断面図。 （Ａ）〜（Ｃ）ＳＯＩ基板を作製する方法を説明する断面図であり、図３（Ｇ）に続く工程を説明する断面図。 （Ａ）〜（Ｇ）ＳＯＩ基板を作製する方法を説明する断面図。 （Ａ）〜（Ｃ）ＳＯＩ基板を作製する方法を説明する断面図であり、図５（Ｇ）に続く工程を説明する断面図。 （Ａ）〜（Ｄ）ＳＯＩ基板から半導体装置の作製方法を説明する断面図。 （Ａ）、（Ｂ）ＳＯＩ基板から半導体装置の作製方法を説明する断面図であり、図７（Ｄ）に続く工程を説明する断面図。 ＳＯＩ基板から得られるマイクロプロセッサの構成を示すブロック図。 ＳＯＩ基板から得られるＲＦＣＰＵの構成を示すブロック図。 ベース基板にマザーガラスを用いたＳＯＩ基板の正面図。 （Ａ）液晶表示装置の画素の平面図。（Ｂ）Ｊ−Ｋ切断線による図１２（Ａ）の断面図。 （Ａ）エレクトロルミネセンス表示装置の画素の平面図。（Ｂ）Ｊ−Ｋ切断線による図１３（Ａ）の断面図。 （Ａ）携帯電話の外観図。（Ｂ）デジタルプレーヤーの外観図。（Ｃ）電子ブックの外観図。 （Ａ）〜（Ｉ）ＳＯＩ基板を作製する方法を説明する断面図。 シリコン層の、レーザ光のエネルギー密度に対するラマン散乱強度をプロットしたグラフ。 大気雰囲気でレーザ光を照射されたシリコン層の光学顕微鏡の暗視野像。 窒素雰囲気でレーザ光を照射されたシリコン層の光学顕微鏡の暗視野像。 シリコン層の走査電子顕微鏡（ＳＥＭ）による観察像。 原子間力顕微鏡（ＡＦＭ）によるシリコン層の観察像。 ＡＦＭによるシリコン層の観察像。 シリコン層のラマンシフトのグラフ。 シリコン層の、レーザ光のエネルギー密度に対するラマンスペクトルの半値全幅（ＦＷＨＭ）をプロットしたグラフ。 （Ａ）〜（Ｃ）電子後方散乱回折像（ＥＢＳＰ）の測定データから作成されたシリコン層の逆極点図（ＩＰＦ）マップ。（Ｄ）ＩＰＦマップの色と結晶方位との関係を示すカラーコードマップ。 （Ａ）〜（Ｉ）ＳＯＩ基板を作製する方法を説明する断面図。 レーザ光のエネルギー密度に対するシリコン層のラマン散乱強度の変化を示すグラフ。 大気雰囲気でレーザ光を照射されたシリコン層の光学顕微鏡の暗視野像。 窒素雰囲気でレーザ光を照射されたシリコン層の光学顕微鏡の暗視野像。 シリコン層のＳＥＭによる観察像。 ＡＦＭによるシリコン層の観察像。 ＡＦＭによるシリコン層の観察像。 シリコン層の、レーザ光のエネルギー密度に対するラマンシフトをプロットしたグラフ。 シリコン層の、レーザ光のエネルギー密度に対するラマンスペクトルのＦＷＨＭをプロットしたグラフ。 （Ａ）〜（Ｃ）ＥＢＳＰの測定データから作成されたシリコン層のＩＰＦマップ。（Ｄ）ＩＰＦマップの色と結晶方位との関係を示すカラーコードマップ。 （Ａ）〜（Ｄ）ＳＯＩ基板からトランジスタを作製する方法を説明する断面図。 （Ａ）〜（Ｃ）トランジスタのドレイン電流−ゲート電圧特性のグラフ。 （Ａ）〜（Ｃ）トランジスタのドレイン電流−ゲート電圧特性のグラフ。 水素イオン種のエネルギーダイアグラム。 イオンの質量分析結果を示すグラフ。 イオンの質量分析結果を示すグラフ。 加速電圧が８０ｋＶの場合の水素元素の深さ方向プロファイル（計算値および実測値）のグラフ。 加速電圧が８０ｋＶの場合の水素元素の深さ方向プロファイル（計算値、実測値およびフィッティング関数）のグラフ。 加速電圧が６０ｋＶの場合の水素元素の深さ方向プロファイル（計算値、実測値およびフィッティング関数）のグラフ。 加速電圧が４０ｋＶの場合の水素元素の深さ方向プロファイル（計算値、実測値およびフィッティング関数）のグラフ。 図４２乃至図４４に示すフィッティング関数のフィッティングパラメータ（水素元素比および水素イオン種比）の表。 （Ａ）〜（Ｃ）ＥＢＳＰの測定データから得られた、シリコン層の面方位を示す図。 （Ａ）〜（Ｃ）ＥＢＳＰの測定データから得られた、シリコン層の面方位を示す図。
以下に、本発明を説明する。ただし、本発明は多くの異なる態様で実施することが可能
であり、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変
更し得ることは当業者であれば容易に理解される。従って、本発明は実施の形態及び実施
例の記載内容に限定して解釈されるものではない。また、異なる図面間で同じ参照符号が
付されている要素は同じ要素であり、材料、形状、作製方法などについて繰り返しになる
説明は省略している。
（実施の形態１）
図１および図２は、ＳＯＩ基板の作製方法の一例を示す断面図である。図１および図２
を用いて、ＳＯＩ基板の作製方法の一例を説明する。
図１（Ａ）に示すように、ＳＯＩ基板のベース基板１０１を用意する。ベース基板１０
１には、液晶表示装置など電子工業製品に使用されている透光性のガラス基板を用いるこ
とができる。ガラス基板には、熱膨張係数が２５×１０−７／℃以上５０×１０−７／℃
以下（好ましくは、３０×１０−７／℃以上４０×１０−７／℃以下）であって、歪み点
が５８０℃以上６８０℃以下（好ましくは、６００℃以上６８０℃以下）である基板を用
いることが、耐熱性、価格などの点から好ましい。また、ガラス基板は無アルカリガラス
基板が好ましい。無アルカリガラス基板の材料には、例えば、アルミノシリケートガラス
、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられて
いる。
また、ベース基板１０１には、ガラス基板の他、セラミック基板、石英基板やサファイ
ア基板などの絶縁体でなる絶縁性基板、金属やステンレスなどの導電体でなる導電性基板
、シリコンやガリウムヒ素など半導体でなる半導体基板などを用いることができる。
次に、ベース基板１０１を洗浄し、その上面に１０ｎｍ以上４００ｎｍ以下の厚さの絶
縁層１０２を形成する。絶縁層１０２は単層構造、２層以上の多層構造とすることができ
る。本実施の形態では、絶縁層１０２は接合層として機能する。
絶縁層１０２を構成する膜には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン
膜、窒化酸化シリコン膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニ
ウム膜、窒化酸化ゲルマニウム膜などのシリコンまたはゲルマニウムを組成に含む絶縁膜
を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの
金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒
化アルミニウム膜などの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜などの
金属の窒化酸化物でなる絶縁膜を用いることもできる。
なお、本明細書において、酸化窒化物とは、その組成として、窒素よりも酸素の含有量
が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が
多い物質をいう。例えば、酸化窒化シリコンとしては、酸素が５５原子％以上６５原子％
以下、窒素が１原子％以上２０原子％以下、Ｓｉが２５原子％以上３５原子％以下、水素
が０．１原子％以上１０原子％以下の範囲で含まれる物質がある。また、窒化酸化シリコ
ンとしては、酸素が１５原子％以上３０原子％以下、窒素が２０原子％以上３５原子％以
下、Ｓｉが２５原子％以上３５原子％以下、水素が１５原子％以上２５原子％以下の範囲
で含まれる物質がある。
ベース基板１０１にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性
を低下させる不純物を含むような基板を用いた場合、このような不純物がベース基板１０
１から、ＳＯＩ基板の半導体層に拡散することを防止できるような膜を少なくとも１層以
上設けることが好ましい。このような膜には、窒化シリコン膜、窒化酸化シリコン膜、窒
化アルミニウム膜、又は窒化酸化アルミニウム膜などがある。このような膜を含ませるこ
とで、絶縁層１０２をバリア層として機能させることができる。
例えば、絶縁層１０２を単層構造のバリア層として形成する場合、厚さ１０ｎｍ以上２
００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸
化アルミニウム膜で形成することができる。
絶縁層１０２をバリア層として機能させ、２層構造とする場合は、例えば、次の２層構
造の膜があげられる。窒化シリコン膜と酸化シリコン膜の積層膜、窒化シリコン膜と酸化
窒化シリコン膜の積層膜、窒化酸化シリコン膜と酸化シリコン膜の積層膜、窒化酸化シリ
コン膜と酸化窒化シリコン膜の積層膜。なお、例示した２層構造の膜において、先に記載
した膜がベース基板１０１上面に形成される膜である。２層構造の絶縁層１０２において
、上層は、下層のブロッキング効果の高い層の内部応力が半導体層に作用しないように、
応力を緩和するような膜を選択することが好ましい。また上層の厚さは１０ｎｍ以上２０
０ｎｍ以下、下層の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。
本実施の形態は、絶縁層１０２を２層構造とし、下層をプロセスガスにＳｉＨ４および
ＮＨ３を用いてプラズマＣＶＤ法で形成した窒化酸化シリコン膜１０３とし、上層をプロ
セスガスにＳｉＨ４およびＮ２Ｏを用いてプラズマＣＶＤ法で形成した酸化窒化シリコン
膜１０４とする。
図１（Ｂ）に示すように半導体基板１１１を用意する。半導体基板１１１を薄片化した
半導体層をベース基板１０１に貼り合わせることで、ＳＯＩ基板が作製される。半導体基
板１１１としては単結晶半導体基板が好ましい。多結晶半導体基板を用いることもできる
。半導体基板１１１には、シリコン、ゲルマニウム、シリコン−ゲルマニウム、炭化シリ
コンなどの第４族元素でなる半導体基板を用いることができる。また、半導体基板１１１
にはガリウムヒ素、インジウムリンなど化合物半導体でなる半導体基板も用いることがで
きる。
半導体基板１１１を洗浄して、清浄にする。そして、図１（Ｃ）に示すように、半導体
基板１１１表面に保護膜１１２を形成する。イオン注入層を形成するためのイオン注入工
程で半導体基板１１１が金属などの不純物に汚染されることを防止する、注入されるイオ
ンの衝撃で半導体基板１１１が損傷することを防止するなどの目的のために、保護膜１１
２を形成する。この保護膜１１２は、ＣＶＤ法などにより、酸化シリコン膜、窒化シリコ
ン膜、窒化酸化シリコン膜、酸化窒化シリコン膜などの絶縁材料を堆積することで形成で
きる。また、半導体基板１１１を酸化するまたは窒化することで、保護膜１１２を形成す
ることができる。
次に、図１（Ｄ）に示すように、保護膜１１２を介して、電界で加速されたイオンでな
るイオンビーム１２１を半導体基板１１１に注入して、半導体基板１１１の表面から所定
の深さの領域に、イオン注入層１１３を形成する。別言すると、イオンビーム１２１を半
導体基板１１１に照射すると、加速されたイオン種の衝撃により、半導体基板の所定の深
さに結晶構造が脆くなっている脆化層が形成される。この層がイオン注入層１１３である
。イオン注入層１１３が形成される領域の深さは、イオンビーム１２１の加速エネルギー
とイオンビーム１２１の侵入角によって制御することができる。イオンの平均侵入深さと
ほぼ同じ深さの領域にイオン注入層１１３が形成される。よって、イオン注入層１１３は
、イオンビーム１２１のイオン種を構成する元素が、半導体基板１１１に添加されること
で形成される。
イオンを注入する深さで、イオン注入層１１３が形成される深さが決定され、その結果
として、半導体基板１１１から分離される半導体層の厚さが決定される。イオン注入層１
１３が形成される深さは５０ｎｍ以上５００ｎｍ以下であり、５０ｎｍ以上２００ｎｍ以
下とすることが好ましい。イオンの平均侵入深さを考慮して、イオンビーム１２１の加速
電圧および侵入角度などを調節する。
イオンを半導体基板１１１に注入するには、イオン注入装置、およびイオンドーピング
装置を用いることができる。イオン注入装置では、ソースガスを励起してイオン種を生成
し、生成されたイオン種を質量分離して、所定の質量を有するイオン種でなるイオンビー
ム１２１を生成し、このイオンビーム１２１を被処理物に照射する。イオンドーピング装
置は、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに、
生成された全てのイオン種を含むイオンビーム１２１を生成し、このようなイオンビーム
１２１を被処理物に照射する。なお、質量分離装置を備えているイオンドーピング装置で
は、イオン注入装置と同様に、質量分離を伴うイオン注入を行うことができる。
例えば、イオンドーピング装置を用いる場合のイオン注入工程は、以下のような条件で
行うことができる。
・加速電圧 １０ｋＶ以上１００ｋＶ以下
（好ましくは３０ｋＶ以上８０ｋＶ以下）
・ドーズ量 １×１０１６／ｃｍ２以上４×１０１６／ｃｍ２以下
・ビーム電流密度 ２μＡ／ｃｍ２以上
（好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上）
このイオン注入工程のソースガスには、水素ガスを用いることができる。水素ガス（Ｈ
２ガス）を励起してＨ＋、Ｈ２ ＋、Ｈ３ ＋を生成することができる。水素ガスをソースガ
スに用いる場合は、Ｈ３ ＋が最も多く半導体基板１１１に注入されることが好ましい。Ｈ
３ ＋イオンにより水素を半導体基板１１１に添加することで、Ｈ＋、Ｈ２ ＋を注入するよ
りもイオンの注入効率が向上するので、注入時間を短縮することができ、またイオン注入
層１１３に亀裂が生じやすくなる。また、Ｈ３ ＋の方が、Ｈ＋、Ｈ２ ＋よりも、イオンの
平均侵入深さを浅くすることができ、イオン注入層１１３をより浅い領域に形成すること
ができる。
イオン注入層１１３を浅い領域に形成するためには、イオンの加速電圧を低くする必要
があるが、水素ガスを励起することで生成されたプラズマ中のＨ３ ＋イオンの割合を高く
することで、原子状水素（Ｈ）を効率よく、半導体基板１１１に添加することができる。
それは、Ｈ３ ＋イオンはＨ＋イオンの３倍の質量を持つことから、同じ深さに水素原子を
添加する場合、Ｈ３ ＋イオンの加速電圧は、Ｈ＋イオンの加速電圧の３倍にすることが可
能であるからである。イオンの加速電圧を高くすることができれば、イオンの照射工程の
タクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることがで
きる。
よって、イオンビーム１２１に含まれるＨ３ ＋の割合を高くすることにより、水素の平
均侵入深さのばらつきが小さくなるので、半導体基板１１１において、水素の深さ方向の
濃度プロファイルはより急峻になり、そのプロファイルのピーク位置を浅くすることがで
きる。
イオン注入装置を用いる場合は、質量分離により、Ｈ３ ＋イオンが注入されるようにす
ることが好ましい。もちろん、Ｈ２ ＋を注入してもよい。
イオンドーピング装置を用いる場合は、イオンビーム１２１に、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋
の総量に対してＨ３ ＋イオンが７０％以上含まれるようにすることが好ましい。Ｈ３ ＋イ
オンの割合は８０％以上がより好ましい。このようにＨ３ ＋の割合を高めておくことで、
イオンドーピング装置によって、イオン注入層１１３に１×１０２０ａｔｏｍｓ／ｃｍ３
以上の濃度で水素を含ませることが可能である。半導体基板１１１から半導体層の分離を
容易にするには、イオン注入層１１３には５×１０２０ａｔｏｍｓ／ｃｍ３以上の水素を
含ませることが好ましい。半導体基板１１１に局所的に高濃度の水素を注入すると、結晶
構造が失われ、ガスを含んだ微小な空孔が形成される。すなわち、イオン注入層１１３は
多孔質構造となっており、結晶構造が脆くなっている脆化層となっている。そのため、熱
処理することにより注入されたガスが膨張してイオン注入層１１３に形成された微小な空
孔の体積変化が起こり、イオン注入層１１３に沿って、半導体基板１１１を劈開すること
ができる。
イオン注入工程のソースガスには水素ガスの他に重水素ガスを用いることができる。ま
た、このイオン注入工程のソースガスには、水素ガスの他、ヘリウム、アルゴンなどの希
ガス、フッ素ガス、塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、Ｂ
Ｆ３）などのハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることが
できる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、Ｈｅ＋イオ
ンの割合が高いイオンビーム１２１を作り出すことができる。このようなイオンビーム１
２１を半導体基板１１１に照射することで、効率良く、微小な空孔をイオン注入層１１３
に形成することができる。
また、複数回のイオン注入工程を行うことで、イオン注入層１１３を形成することもで
きる。この場合、イオン注入工程ごとにソースガスを異ならせてもよいし、同じでもよい
。例えば、まず、ソースガスに希ガスを用いてイオン注入を行う。次に、水素ガスをソー
スガスに用いてイオン注入を行う。また、初めにハロゲンガス又はハロゲン化合物ガスを
用いてイオン注入を行い、次に、水素ガスを用いてイオン注入を行うこともできる。
イオン注入層１１３を形成した後、エッチングにより保護膜１１２を除去する。次に、
半導体基板１１１の上面に、図１（Ｅ）に示すように、接合層１１４を形成する。保護膜
１１２を除去せず、保護膜１１２上に接合層１１４を形成することもできる。図１（Ｅ）
は接合層の形成工程を説明する断面図である。
接合層１１４は、平滑で親水性の接合面を半導体基板１１１の表面に形成するため層で
ある。このような接合層１１４には、化学的な反応により形成される絶縁膜が好ましく、
酸化シリコン膜が好ましい。接合層１１４の厚さは１０ｎｍ以上２００ｎｍ以下とするこ
とができる。好ましい厚さは１０ｎｍ以上１００ｎｍ以下であり、より好ましくは２０ｎ
ｍ以上５０ｎｍ以下である。
接合層１１４を形成する工程では、半導体基板１１１の加熱温度はイオン注入層１１３
に注入した元素または分子が離脱しない温度とし、その加熱温度は３５０℃以下が好まし
い。言い換えると、この加熱温度はイオン注入層１１３からガスが抜けない温度である。
つまり、半導体基板１１１から半導体層１１５を剥離するための熱処理温度は接合層１１
４の成膜温度よりも高い温度が適用される。
接合層１１４として、酸化シリコン膜を形成することができる。この酸化シリコン膜を
プラズマＣＶＤ法で形成する場合には、シリコンソースガスとして有機シランガスを用い
ることが好ましい。酸素ソースガスには酸素（Ｏ２）ガスを用いることができる。有機シ
ランガスには、珪酸エチル（テトラエトキシシラン、略称：ＴＥＯＳ、化学式Ｓｉ（ＯＣ
２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチル
シクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣ
ＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ
５）３）、又はトリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などを用い
ることができる。シリコンソースガスに、シラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ
６）などを用いることもできる。
接合層１１４となる酸化シリコン膜は、熱ＣＶＤ法で、加熱温度が５００℃以下２００
℃以上で形成されるＬＴＯ（低温酸化物、ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ
）で形成することができる。この場合、シリコンソースガスにシラン（ＳｉＨ４）または
ジシラン（Ｓｉ２Ｈ６）などを用い、酸素ソースガスに酸素（Ｏ２）又は一酸化二窒素（
Ｎ２Ｏ）などを用いることができる。
図１（Ｆ）は接合工程を説明する断面図であり、ベース基板１０１と半導体基板１１１
とを貼り合わせた状態を示している。接合工程を行うには、まず、絶縁層１０２が形成さ
れたベース基板１０１、及び接合層１１４が形成された半導体基板１１１を超音波洗浄な
どの方法で洗浄する。そして、接合層１１４と絶縁層１０２を密着させると、絶縁層１０
２と接合層１１４の界面に、ファン・デル・ワールス力が作用し、接合層１１４と絶縁層
１０２の界面に水素結合が形成される。やがて、その界面には、共有結合が形成され、接
合層１１４と絶縁層１０２が接合する。接合層１１４に、有機シランを用いてＣＶＤ法で
形成した酸化シリコン膜や、熱ＣＶＤ法で形成した酸化シリコン膜などを用いることで、
加熱することなく、絶縁層１０２と接合層１１４を常温で接合することができる。従って
、ベース基板１０１に、ガラス基板など耐熱性の低い基板を用いることが可能である。
本実施の形態では、ベース基板１０１に絶縁層１０２の形成を省略することができる。
この場合は、接合層１１４とベース基板１０１とを接合することになる。ベース基板１０
１がガラス基板の場合、接合層１１４に、有機シランを用いてＣＶＤ法で形成した酸化シ
リコン膜、熱ＣＶＤ法で形成したＬＴＯ膜、シロキサンを原料に形成した酸化シリコン膜
で接合層１１４を形成することで、ガラス基板と接合層１１４を常温で接合させることが
できる。また。半導体基板１１１に接合層１１４を形成せずに、半導体基板１１１とガラ
ス基板を常温で接合することもできる。
結合力がより強固な接合を絶縁層１０２と接合層１１４の間に形成するために、例えば
、絶縁層１０２の表面を酸素プラズマ処理若しくはオゾン処理して、その表面を親水性に
する処理を行う方法がある。この処理によって絶縁層１０２の表面に水酸基が付加される
ため、接合工程において、絶縁層１０２表面の水酸基が作用して、接合層１１４との接合
界面に水素結合が形成される。なお、絶縁層１０２を形成しない場合は、ベース基板１０
１の表面を親水性にする処理を行えばよい。
ベース基板１０１と半導体基板１１１を密着させた後、加熱処理又は加圧処理を行うこ
とが好ましい。加熱処理又は加圧処理を行うことで、絶縁層１０２と接合層１１４の結合
力を向上させることができるからである。加熱処理の温度は、ベース基板１０１の耐熱温
度以下であることが好ましく、加熱温度は４００℃以上７００℃未満とすることができる
。いうまでもないが、加熱温度の上限はベース基板１０１の歪み点を超えないようにする
。加圧処理は、接合界面に垂直な方向に力が加わるように行い、加える圧力はベース基板
１０１及び半導体基板１１１の強度を考慮して決定する。
図１（Ｇ）は、半導体基板１１１から半導体層１１５を分離する分離工程を説明する図
である。１１１’は半導体層１１５が分離された半導体基板１１１を示している。半導体
層１１５を分離するには、ベース基板１０１と半導体基板１１１を貼り合わせた後、半導
体基板１１１を加熱する熱処理を行う。半導体基板１１１の加熱温度は４００℃以上７０
０℃未満とすることができる。半導体基板１１１の加熱温度は接合層１１４を形成すると
きの半導体基板１１１の温度以上とすることが好ましいが、加熱温度の上限はベース基板
１０１の歪み点を超えないようにする。
４００℃以上７００℃未満の温度範囲で熱処理を行うことで、イオン注入層１１３に形
成された微小な空孔に体積変化が起こり、イオン注入層１１３に亀裂が生ずる。その結果
、イオン注入層１１３に沿って、半導体基板１１１が劈開される。すなわち、イオン注入
層１１３で、半導体基板１１１が分割される。接合層１１４はベース基板１０１と接合し
ているので、ベース基板１０１上には半導体基板１１１から分離された半導体層１１５が
固定されることとなる。また、この熱処理で、絶縁層１０２と接合層１１４の接合界面が
加熱されるので、この接合界面での結合力を向上させることができる。
図１（Ｇ）に示す分離工程で、ベース基板１０１に半導体層１１５が設けられたＳＯＩ
基板１３１が作製される。ＳＯＩ基板１３１は、ベース基板１０１上に絶縁層１０２、接
合層１１４、半導体層１１５の順に層が積層され多層構造の基板であり、絶縁層１０２と
接合層１１４が接合している基板である。絶縁層１０２を形成しない場合は、ＳＯＩ基板
１３１は接合層１１４とベース基板１０１が接合されている基板となる。
ＳＯＩ基板１３１を形成した後、さらに、ＳＯＩ基板１３１に対して、４００℃以上７
００℃以下の温度で熱処理を行うこともできる。この加熱処理によって、ＳＯＩ基板１３
１の接合層１１４と絶縁層１０２との結合力を向上させることができる。加熱温度の上限
はベース基板１０１の歪み点を超えないようにすることはいうまでもない。
ＳＯＩ基板１３１の半導体層１１５は、分離工程およびイオン注入工程によって、結晶
欠陥が生じ、また、その表面は平坦性が損なわれ、凹凸が形成されている。このような凹
凸のある半導体層１１５の上面に薄く、絶縁耐圧性の高いゲート絶縁層を形成することは
困難である。そのため、本実施の形態では、半導体層１１５の平坦化処理を行う。また、
半導体層１１５に結晶欠陥があると、半導体層１１５Ｂとゲート絶縁層間の局在界面準位
密度が高くなるなど、トランジスタの性能および信頼性に影響を与えるので、平坦化と共
に、半導体層１１５の結晶欠陥を減少させる処理を行う。
半導体層１１５の平坦化、および結晶欠陥の減少は、図２（Ａ）に示すように、半導体
層１１５にレーザ光を照射することで実現される。レーザ光１２２を半導体層１１５側か
ら照射することで、半導体層１１５上面から溶融させる。溶融した後、半導体層１１５が
冷却、固化することで、図２（Ｂ）に示すようにその上面の平坦性が向上される。平坦化
処理では、レーザ光１２２を用いているため、ベース基板１０１の温度上昇が抑えられる
ため、ガラス基板のような耐熱性の低い基板をベース基板１０１に用いることが可能にな
る。
レーザ光１２２の照射によって半導体層１１５は部分溶融させることが好ましい。完全
溶融させると、液相となった半導体層１１５での無秩序な核発生を伴って、半導体層１１
５が再結晶化することとなり、半導体層１１５Ａの結晶性が低下するおそれが高いからで
ある。部分溶融させることで、半導体層１１５では、溶融されていない固相部分から結晶
成長が進行する、いわゆる縦成長が起こる。縦成長による再結晶化によって、半導体層１
１５の結晶欠陥が減少され、結晶性が回復される。なお、半導体層１１５が完全溶融状態
であるとは、図２（Ａ）の積層構造では、半導体層１１５が上側表面から接合層１１４と
の界面に至るまで溶融され、液体状態になっていることをいう。他方、半導体層１１５が
部分溶融状態であるとは、上層が溶融して液相であり、下層が固相である状態をいう。
レーザ光を発振するレーザは、連続発振レーザ、疑似連続発振レーザ及びパルス発振レ
ーザを用いることができる。部分溶融させるためパルス発振レーザが好ましい。図２（Ａ
）の工程で使用されるレーザには、例えば、ＫｒＦレーザなどのエキシマレーザ、Ａｒレ
ーザ、Ｋｒレーザなどの気体レーザがある。その他、固体レーザとして、ＹＡＧレーザ、
ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、ＫＧＷレーザ、
ＫＹＷレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、Ｙ２Ｏ３レーザな
どがある。なお、エキシマレーザはパルス発振レーザであるが、ＹＡＧレーザなどの固体
レーザには、連続発振レーザにも、疑似連続発振レーザにも、パルス発振レーザにもなる
ものがある。
レーザ光１２２の波長は、半導体層１１５（半導体基板１１１）に吸収される光の波長
とする。その波長は、レーザ光の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定
することができる。例えば、波長は２５０ｎｍ以上７００ｎｍ以下の範囲とすることがで
きる。また、レーザ光１２２のエネルギーは、レーザ光１２２の波長、レーザ光の表皮深
さ、半導体基板１１１の膜厚などを考慮して決定することができる。レーザ光１２２のエ
ネルギーは、例えば、３００ｍＪ／ｃｍ２以上８００ｍＪ／ｃｍ２以下の範囲とすること
ができる。
図１（Ｄ）のイオン注入工程において、イオンの侵入深さを調節し、半導体層１１５の
厚さを５０ｎｍよりも厚くすることで、レーザ光１２２のエネルギーの調節が容易になる
。従って、歩留まり良く、レーザ光１２２の照射で、半導体層１１５表面の平坦性の向上
、および結晶性の向上を実現できる。なお、半導体層１１５を厚くするとレーザ光１２２
のエネルギーを高くする必要があるため、半導体層１１５の厚さは２００ｎｍ以下が好ま
しい。
レーザ光１２２の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気の
ような不活性雰囲気で行うことができる。不活性雰囲気中でレーザ光１２２を照射するに
は、気密性のあるチャンバー内でレーザ光１２２を照射し、このチャンバー内の雰囲気を
制御すればよい。チャンバーを用いない場合は、レーザ光１２２の被照射面に窒素ガスな
ど不活性ガスを吹き付けることで、不活性雰囲気を形成することもできる。なお、不活性
雰囲気とは、レーザ光１２２の照射時に、半導体層１１５の表面を酸化させないようにす
るための雰囲気である。
本発明者らの研究によると、窒素などの不活性雰囲気のほうが、大気雰囲気よりも半導
体層１１５の平坦性を向上させる効果が高い。また、大気雰囲気よりも不活性雰囲気のほ
うがクラックやリッジの発生を抑える効果が高いので、レーザ光１２２の使用可能なエネ
ルギー範囲が広くなる。不活性雰囲気を形成するためのガスとしては、窒素ガスの他に、
アルゴンなどの希ガスを用いることができる。
レーザ光１２２を照射して、図２（Ｂ）に示す半導体層１１５Ａを有するＳＯＩ基板１
３１Ａを形成した後、半導体層１１５Ａの厚さを薄くする薄膜化工程を行う。図２（Ｃ）
は薄膜化工程を説明する断面図である。
半導体層１１５Ａを薄くするには、ドライエッチングまたはウェットエッチングの一方
、または双方を組み合わせたエッチング処理を行えばよい。例えば、半導体基板１１１が
シリコン基板の場合、ＳＦ６とＯ２をプロセスガスに用いたドライエッチング処理で、半
導体層１１５Ａを薄くすることができる。
エッチング処理によって、図２（Ｃ）に示すように薄い半導体層１１５Ｂを有するＳＯ
Ｉ基板１３１Ｂを作製することができる。予め半導体層１１５Ａの表面がレーザ光１２２
の照射により平坦化されているため、この薄膜化工程はエッチバック処理ではなく、エッ
チング処理で行うことができる。この薄膜化工程で、半導体層１１５Ｂの厚さを１００ｎ
ｍ以下５ｎｍ以上にすることが好ましく、５０ｎｍ以下５ｎｍ以上がより好ましい。
図１（Ａ）〜図２（Ｃ）の工程を用いることで、１枚のベース基板１０１上に複数の半
導体層１１５Ｂを貼り付けたＳＯＩ基板１３１Ｂを作製することができる。例えば、図１
（Ｂ）〜図１（Ｅ）を用いて説明した工程を、複数回繰り返し、イオン注入層１１３およ
び接合層１１４が形成された半導体基板１１１を複数枚用意する。次いで、図１（Ｆ）の
接合工程を複数回繰り返して、１枚のベース基板１０１に複数の半導体基板１１１を固定
する。そして、図１（Ｇ）の加熱工程を行い、各半導体基板１１１を分割することで、ベ
ース基板１０１上に、複数の半導体層１１５が固定されたＳＯＩ基板１３１が作製される
。そして、図２（Ａ）〜図２（Ｃ）に示す工程を行うことで、複数の半導体層１１５Ｂが
ベース基板１０１に貼り付けられたＳＯＩ基板１３１Ｂを作製することができる。
以上述べたように、本実施の形態では、レーザ光の照射による半導体層の平坦化工程と
、その後の半導体層の薄膜化工程との組み合わせにより、厚さが１００ｎｍ以下で、平坦
性が向上され、かつ、結晶欠陥が減少された半導体層１１５Ｂを形成することができる。
つまり、ベース基板１０１にガラス基板を採用し、イオン注入層１１３の形成にイオンド
ーピング装置を用いた場合でも、上記のような特長を有する半導体層１１５Ｂが貼り付け
られたＳＯＩ基板１３１Ｂを作製することができる。
本実施の形態のＳＯＩ基板１３１Ｂからトランジスタを作製することで、ゲート絶縁層
の薄膜化、および半導体層１１５Ｂとゲート絶縁層間における局在界面準位密度の低減が
可能になる。また半導体層１１５Ｂを薄くすることで、ガラス基板上に、単結晶半導体層
で完全空乏型のトランジスタを作製することができる。これらのことにより、高速動作が
可能で、サブスレッショルド値が低い、電界効果移動度が高く、低消費電力で駆動可能な
ど高性能、高信頼性のトランジスタをベース基板上に作製することができる。
（実施の形態２）
図３および図４はＳＯＩ基板の作製方法の一例を示す断面図である。以下、図３および
図４を用いて、ＳＯＩ基板の作製方法の一例を説明する。
図１（Ａ）を用いて説明したように、ＳＯＩ基板のベース基板となるベース基板１０１
を用意する。図３（Ａ）はベース基板１０１の断面図である。また、図１（Ｂ）を用いて
説明したように、半導体基板１１１を用意する。図３（Ｂ）は半導体基板１１１の断面図
である。
半導体基板１１１を洗浄して、清浄にする。そして、図３（Ｃ）に示すように、半導体
基板１１１上面に、絶縁層１１６を形成する。絶縁層１１６は単層構造、２層以上の多層
構造とすることができる。その厚さは１０ｎｍ以上４００ｎｍ以下とすることができる。
絶縁層１１６を構成する膜には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン
膜、窒化酸化シリコン膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニ
ウム膜、窒化酸化ゲルマニウム膜などのシリコンまたはゲルマニウムを組成に含む絶縁膜
を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの
金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒
化アルミニウム膜などの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜などの
金属の窒化酸化物でなる絶縁膜を用いることもできる。
絶縁層１１６を構成する絶縁膜は、ＣＶＤ法、スパッタ法、半導体基板１１１を酸化す
る又は窒化するなどの方法により形成することができる。
ベース基板１０１にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性
を低下させる不純物を含むような基板を用いた場合、このような不純物がベース基板１０
１から、ＳＯＩ基板の半導体層に拡散することを防止できるような膜を少なくとも１層設
けることが好ましい。このような膜には、窒化シリコン膜、窒化酸化シリコン膜、窒化ア
ルミニウム膜、又は窒化酸化アルミニウム膜などがある。このような膜を絶縁層１１６に
含ませることで、絶縁層１１６をバリア層として機能させることができる。
例えば、絶縁層１１６を単層構造のバリア層として形成する場合、厚さ１０ｎｍ以上２
００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸
化アルミニウム膜で形成することができる。
絶縁層１１６を、バリア層として機能する２層構造の膜とする場合は、例えば、次の構
造とすることができる。上層は、ブロッキング効果の高い層を形成する。他方、半導体基
板１１１に接して形成される下層の膜としては、上層のブロッキング効果の高い層の内部
応力が半導体層に作用しないように、応力を緩和するような膜を選択することが好ましい
。また、上層の厚さは１０ｎｍ以上２００ｎｍ以下、下層の厚さは１０ｎｍ以上２００ｎ
ｍ以下とすることができる。
絶縁層１１６を２層構造とする場合には、例えば、次の構造があげられる。酸化シリコ
ン膜と窒化シリコン膜の積層膜、酸化窒化シリコン膜と窒化シリコン膜の積層膜、酸化シ
リコン膜と窒化酸化シリコン膜の積層膜、酸化窒化シリコン膜と窒化酸化シリコン膜の積
層膜。なお、例示した２層構造は、先に記載した膜が半導体基板１１１側（下層）に形成
される膜である。
本実施の形態では、絶縁層１１６を２層構造とし、下層をプロセスガスにＳｉＨ４およ
びＮ２Ｏを用いてプラズマＣＶＤ法で形成した酸化窒化シリコン膜１１７とし、上層をプ
ロセスガスにＳｉＨ４およびＮＨ３を用いてプラズマＣＶＤ法で形成した窒化酸化シリコ
ン膜１１８とする。
次に、図３（Ｄ）に示すように、電界で加速されたイオンでなるイオンビーム１２１を
、絶縁層１１６を介して半導体基板１１１に照射して、半導体基板１１１の表面から所定
の深さの領域に、イオン注入層１１３を形成する。この工程は、図１（Ｄ）を用いて説明
したイオン注入層１１３の形成と同様に行うことができる。絶縁層１１６が形成されてい
ることで、イオン注入層１１３を形成するためのイオン注入工程で、半導体基板１１１が
金属などの不純物で汚染されることを防止でき、また注入されるイオンの衝撃で半導体基
板１１１が損傷されることを防止できる。
イオン注入層１１３を形成した後、図３（Ｅ）で示すように、絶縁層１１６の上面に接
合層１１４を形成する。
ここでは、イオン注入工程の後に接合層１１４を形成しているが、イオン注入工程の前
に形成することもできる。この場合、図３（Ｃ）の絶縁層１１６を形成した後、絶縁層１
１６上に接合層１１４を形成する。図３（Ｄ）の工程では、接合層１１４および絶縁層１
１６を介して、イオンビーム１２１が半導体基板１１１に注入される。
また、実施の形態１のように、保護膜１１２を形成してイオン注入を行うこともできる
。この場合、図１（Ｂ）〜図１（Ｃ）に示す工程を行った後、保護膜１１２を除去し、絶
縁層１１６、接合層１１４を半導体基板１１１上に形成する。
図３（Ｆ）は接合工程を説明する断面図であり、ベース基板１０１と半導体基板１１１
を貼り合わせた状態が示されている。ベース基板１０１と半導体基板１１１を貼り合わせ
るには、まず、接合界面を形成するベース基板１０１の表面と接合層１１４の表面を超音
波洗浄などの方法で洗浄する。そして、図１（Ｆ）を用いて説明した接合工程と同様の工
程を行い、ベース基板１０１と接合層１１４を密着させて、ベース基板１０１と接合層１
１４を接合させる。
ベース基板１０１と接合層１１４を接合させる前に、ベース基板１０１の表面を酸素プ
ラズマ処理若しくはオゾン処理して親水性にする処理を行うこともできる。また、ベース
基板１０１と接合層１１４を接合させた後、この結合力を向上させるため、実施の形態１
で説明した加熱処理又は加圧処理を行うことができる。
図３（Ｇ）は、半導体基板１１１から半導体層１１５を分離する分離工程を説明する図
である。本実施の形態の分離工程は、図１（Ｇ）を用いて説明した分離工程と同様に行う
ことができる。半導体層１１５を分離するには、ベース基板１０１と接合層１１４を接合
した後、半導体基板１１１を４００℃以上７００℃未満の温度で加熱する。この加熱温度
は接合層１１４を形成するときの半導体基板１１１の温度以上とすることが好ましいが、
加熱温度の上限はベース基板１０１の歪み点を超えないようにする。
図３（Ｇ）に示す分離工程で、ベース基板１０１に半導体層１１５が設けられたＳＯＩ
基板１３２が作製される。このＳＯＩ基板１３２は、ベース基板１０１上に、接合層１１
４、絶縁層１１６、半導体層１１５の順で層が積層されている多層構造の基板であり、ベ
ース基板１０１と接合層１１４が接合している基板である。
また、本実施の形態でも、図４（Ａ）に示すようにＳＯＩ基板１３２にレーザ光１２２
を照射する平坦化工程を行う。この平坦化工程は、図２（Ａ）のレーザ光１２２の照射工
程と同様に行うことができる。図４（Ａ）に示すように、レーザ光１２２を半導体層１１
５側から照射し、半導体層１１５を部分溶融させることで、図４（Ｂ）に示すように平坦
性が向上され、かつ結晶欠陥が減少された半導体層１１５Ａが形成される。
レーザ光１２２を照射して、半導体層１１５Ａを有するＳＯＩ基板１３２Ａを形成した
後、半導体層１１５Ａを薄くする半導体層の薄膜化工程を行う。図４（Ｃ）は半導体層の
薄膜化工程を示す断面図である。この薄膜化工程は、図２（Ｃ）の薄膜化工程と同様に行
うことができ、半導体層１１５Ａをエッチングし、その厚さを薄くし、薄膜化された半導
体層１１５Ｂを形成する。この薄膜化工程で、半導体層１１５Ｂの厚さを１００ｎｍ以下
５ｎｍ以上にすることが好ましく、５０ｎｍ以下５ｎｍ以上がより好ましい。
図３（Ａ）〜図４（Ｃ）に示す工程を行うことにより、半導体層１１５Ｂが貼り付けら
れたＳＯＩ基板１３２Ｂを形成することができる。
１枚のベース基板１０１に上に複数の半導体層１１５Ｂを貼り付けたＳＯＩ基板１３２
Ｂを作製することができる。例えば、図３（Ｂ）〜図３（Ｅ）を用いて説明した工程を、
複数回繰り返し、接合層１１４、絶縁層１１６およびイオン注入層１１３が形成された半
導体基板１１１を複数枚用意する。次いで、図３（Ｆ）の接合工程を複数回繰り返して、
１枚のベース基板１０１に複数の半導体基板１１１を固定する。そして、図３（Ｇ）の加
熱工程を行い、各半導体基板１１１を分離することで、ベース基板１０１上に、複数の半
導体層１１５が固定されたＳＯＩ基板１３２が作製される。そして、図４（Ａ）〜図４（
Ｃ）に示す工程を行うことで、複数の半導体層１１５Ｂがベース基板１０１に貼り付けら
れたＳＯＩ基板１３２Ｂを作製することができる。
以上述べたように、本実施の形態では、レーザ光の照射による半導体層の平坦化工程と
、その後の半導体層の薄膜化工程との組み合わせにより、厚さが１００ｎｍ以下で、平坦
性が向上され、かつ、結晶欠陥が減少された半導体層１１５Ｂを形成することができる。
従って、ベース基板１０１がガラス基板であり、イオン注入層１１３の形成にイオンドー
ピング装置を用いても、上記のような特長を有する半導体層１１５Ｂが貼り付けられたＳ
ＯＩ基板１３２Ｂを作製することができる。
また、ＳＯＩ基板１３２Ｂからトランジスタを作製することで、チャネル形成領域の薄
膜化、ゲート絶縁層の薄膜化および半導体層１１５Ｂとゲート絶縁層間における局在界面
準位密度の低減が可能になる。また半導体層１１５Ｂを薄くすることで、ガラス基板上に
、単結晶半導体層で完全空乏型のトランジスタを作製することができる。これらのことに
より、高速動作が可能で、サブスレッショルド値が低い、電界効果移動度が高く、低消費
電力で駆動可能など高性能、高信頼性のトランジスタをベース基板上に作製することがで
きる。
（実施の形態３）
図５よび図６はＳＯＩ基板の作製方法の一例を示す断面図である。図５および図６を用
いて、ＳＯＩの基板の作製方法の一例を説明する。
図１（Ａ）を用いて説明したように、ＳＯＩ基板のベース基板となるベース基板１０１
を用意し、ベース基板上に絶縁層１０２を形成する。本実施の形態でも、絶縁層１０２は
、窒化酸化シリコン膜１０３と酸化窒化シリコン膜１０４でなる２層構造の膜とする。次
に、図５（Ａ）に示すように、絶縁層１０２上に接合層１０５を形成する。この接合層１
０５は、半導体基板１１１に形成される接合層１１４と同様に形成することができる。
次に、図５（Ｂ）〜図５（Ｄ）は、図１（Ｂ）〜図１（Ｄ）と同じ工程を示す断面図で
ある。実施の形態１で説明したように、半導体基板１１１に保護膜１１２を形成し、半導
体基板１１１にイオン注入層１１３を形成する。イオン注入層１１３を形成した後、図５
（Ｅ）に示すように、保護膜１１２を除去する。なお、保護膜１１２を除去した後、図１
（Ｅ）と同様に接合層１１４を形成することもできる。また、保護膜１１２を残した状態
で、保護膜１１２上に接合層１１４を形成することもできる。
図５（Ｆ）は接合工程を説明する断面図であり、ベース基板１０１と半導体基板１１１
を貼り合わせた状態が示されている。この接合工程は、図１（Ｆ）を用いて説明した接合
工程と同様に行うことができ、半導体基板１１１と接合層１０５を密着させて半導体基板
１１１と接合層１０５を接合させる。
半導体基板１１１と接合層１０５を接合させる前に、半導体基板１１１の表面を酸素プ
ラズマ処理若しくはオゾン処理して親水性にする処理を行うこともできる。また半導体基
板１１１と接合層１０５を接合させた後、この結合力を向上させるため、実施の形態１で
説明した加熱処理又は加圧処理を行うことができる。
図５（Ｇ）は、半導体基板１１１から半導体層１１５を分離する分離工程を説明する図
である。本実施の形態の分離工程は、図１（Ｇ）を用いて説明した分離工程と同様に行う
ことができる。半導体基板１１１と接合層１０５を接合した後、半導体基板１１１を４０
０℃以上７００℃未満の温度で加熱する。いうまでもないが、加熱温度の上限はベース基
板１０１の歪み点を超えないようにする。
図５（Ｇ）に示す分離工程で、ベース基板１０１に半導体層１１５が設けられたＳＯＩ
基板１３３が作製される。このＳＯＩ基板１３３は、絶縁層１０２、接合層１０５、半導
体層１１５の順に層が積層されている多層構造の基板であり、半導体層１１５と接合層１
０５が接合している基板である。
また、本実施の形態でも、図６（Ａ）に示すようにＳＯＩ基板１３３にレーザ光１２２
を照射する平坦化工程を行う。この平坦化工程は、図２（Ａ）のレーザ光１２２の照射工
程と同様に行うことができる。図６（Ａ）に示すように、レーザ光１２２を半導体層１１
５側から照射し、半導体層１１５を部分溶融させることで、図６（Ｂ）に示すように平坦
性が向上され、結晶欠陥が減少された半導体層１１５Ａが形成される。
半導体層１１５Ａを有するＳＯＩ基板１３３Ａを形成した後、半導体層１１５Ａを薄く
する半導体層の薄膜化工程を行う。図６（Ｃ）は半導体層の薄膜化工程を示す断面図であ
る。この薄膜化工程は、図２（Ｃ）の薄膜化工程と同様に行うことができ、半導体層１１
５Ａをエッチングし、その厚さを薄くし、薄膜化した半導体層１１５Ｂを形成する。この
薄膜化工程で、半導体層１１５Ｂの厚さは１００ｎｍ以下５ｎｍ以上とすることが好まし
く、５０ｎｍ以下５ｎｍ以上がより好ましい。
図５（Ａ）〜図６（Ｃ）に示す工程を行うことにより、半導体層１１５Ｂが貼り付けら
れたＳＯＩ基板１３３Ｂを形成することができる。
１枚のベース基板１０１に上に複数の半導体層１１５Ｂを貼り付けたＳＯＩ基板１３３
Ｂを作製することができる。例えば、図５（Ｂ）〜図５（Ｅ）を用いて説明した工程を、
複数回繰り返し、イオン注入層１１３が形成された半導体基板１１１を複数枚用意する。
次いで、図５（Ｆ）の接合工程を複数回繰り返して、１枚のベース基板１０１に複数の半
導体基板１１１を固定する。そして、図５（Ｇ）の加熱工程を行い、各半導体基板１１１
を分割することで、ベース基板１０１上に、複数の半導体層１１５が固定されたＳＯＩ基
板１３３を作製する。そして、図６（Ａ）〜図６（Ｃ）に示す工程を行うことで、複数の
半導体層１１５Ｂが貼り付けられたＳＯＩ基板１３３Ｂを作製することができる。
以上述べたように、本実施の形態では、レーザ光の照射による半導体層の平坦化工程と
、その後の半導体層の薄膜化工程との組み合わせにより、半導体層１１５Ｂは、厚さが１
００ｎｍ以下で、凹凸および結晶欠陥が減少された半導体層となっている。つまり、ベー
ス基板１０１にガラス基板を採用し、またイオン注入層１１３の形成にイオンドーピング
装置を用いた場合でも、上記のような特長を有する半導体層１１５Ｂが形成されたＳＯＩ
基板１３３Ｂを作製することができる。
また、ＳＯＩ基板１３３Ｂからトランジスタを作製することで、チャネル形成領域の薄
膜化、ゲート絶縁層の薄膜化および半導体層１１５Ｂとゲート絶縁層間における局在界面
準位密度の低減が可能になる。また半導体層１１５Ｂを薄くすることで、ガラス基板上に
、単結晶半導体層で完全空乏型のトランジスタを作製することができる。これらのことに
より、高速動作が可能で、サブスレッショルド値が低い、電界効果移動度が高く、低消費
電力で駆動可能など高性能、高信頼性のトランジスタをベース基板上に作製することがで
きる。
（実施の形態４）
実施の形態１乃至３において、半導体層１１５にレーザ光１２２を照射する前に、半導
体層１１５をエッチング処理によって薄くする薄膜化工程を行うことができる。イオン注
入層１１３の形成にイオンドーピング装置を用いた場合、半導体層１１５の厚さを１００
ｎｍ以下にすることが困難である。その一方で、半導体層１１５が厚すぎると、レーザ光
１２２のエネルギーを高くする必要があるため、レーザ光１２２の使用できるエネルギー
範囲が狭くなり、レーザ光１２２の照射によって、歩留まり良く半導体層１１５の平坦化
および結晶性の回復を行うことが困難になる。
そのため、半導体層１１５の厚さが２００ｎｍを越える場合は、半導体層１１５の厚さ
を２００ｎｍ以下に薄くしてから、レーザ光１２２を照射することが好ましい。半導体層
１１５の厚さは１５０ｎｍ以下６０ｎｍ以上にすることが好ましい。
半導体層１１５の厚さを薄くしてから、レーザ光１２２を照射した後、半導体層を所望
の厚さにさらに薄くする。なお、レーザ光１２２の照射前に半導体層１１５を薄膜化する
ことで、所望の膜厚にできる場合は、レーザ光１２２の照射後の薄膜化工程を省略するこ
とができる。
（実施の形態５）
図１〜図６を用いて説明したＳＯＩ基板の作製方法では、無アルカリガラス基板などの
各種のガラス基板をベース基板１０１に適用することが可能となる。従って、ベース基板
１０１にガラス基板を用いることで、一辺が１メートルを超える大面積なＳＯＩ基板を製
造することができる。このような大面積な半導体製造基板に複数の半導体素子を形成する
ことで、液晶表示装置、エレクトロルミネッセンス表示装置を作製することができる。ま
た、このような表示装置だけでなく、ＳＯＩ基板を用いて、太陽電池、フォトＩＣ、半導
体記憶装置など各種の半導体装置を製造することができる。
以下、図７および図８を参照して、半導体装置の作製方法として薄膜トランジスタ（Ｔ
ＦＴ）を作製する方法を説明する。複数の薄膜トランジスタを組み合わせることで、各種
の半導体装置が形成される。
図７（Ａ）はＳＯＩ基板の断面図である。本実施の形態では、実施の形態２の作製方法
で作製したＳＯＩ基板１３２Ｂを用いることにする。もちろん、他の構成のＳＯＩ基板を
用いることもできる。
ＴＦＴのしきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不
純物、若しくはリン、砒素などのｎ型不純物を添加することが好ましい。不純物を添加す
る領域、および添加する不純物の種類は、ｎチャネル型ＴＦＴ、ｐチャネル型ＴＦＴが形
成されるかによって、選択される。例えば、ｎチャネル型ＴＦＴの形成領域にｐ型不純物
を添加し、ｐチャネル型ＴＦＴの形成領域にｎ型不純物を添加する。この不純物イオンを
添加するには、ドーズ量は１×１０１２／ｃｍ２以上１×１０１４／ｃｍ２以下程度で行
えばよい。
次に、エッチングにより、ＳＯＩ基板の半導体層を島状に分離して、図７（Ｂ）に示す
ように半導体層１５１、１５２を形成する。半導体層１５１はｎチャネル型のＴＦＴを構
成し、半導体層１５２はｐチャネル型のＴＦＴを構成する。
そして、図７（Ｃ）で示すように、半導体層１５１、１５２上にそれぞれ、ゲート絶縁
層１５３、ゲート電極１５４、サイドウォール絶縁層１５５、窒化シリコン層１５６を形
成する。窒化シリコン層１５６は、エッチングによりゲート電極１５４の形状を加工する
ときのハードマスクとして用いる。ここでは、ゲート電極１５４を第１導電層１５４−１
と第２導電層１５４−２でなる２層構造としている。
また、サイドウォール絶縁層１５５の形成の前に、半導体層１５１、１５２に対して、
ゲート電極１５４をマスクとする不純物の添加を行う。この不純物の添加工程では、ｎ型
の低濃度不純物領域１５８を形成するため、半導体層１５１にｎ型不純物を低濃度に添加
する。低濃度不純物領域１５８はＬＤＤ領域として機能するように、ｎ型不純物を添加す
ることが好ましい。また、ｐ型の高濃度不純物領域１６０を形成するため、半導体層１５
２にｐ型不純物を高濃度に添加する。この工程で、半導体層１５２には、高濃度不純物領
域１６０共に、ゲート電極１５４と重なる領域にチャネル形成領域１６１が形成される。
高濃度不純物領域１６０はソース領域またはドレイン領域として機能する。
サイドウォール絶縁層１５５を形成した後に、ゲート電極１５４およびサイドウォール
絶縁層１５５をマスクにして、半導体層１５１のみにｎ型不純物の添加を行い、半導体層
１５１にｎ型の高濃度不純物領域１５７を形成する。この工程で、半導体層１５１には、
サイドウォール絶縁層１５５と重なる領域に低濃度不純物領域１５８が形成され、ゲート
電極１５４と重なる領域にはチャネル形成領域１５９が形成される。ｎ型の高濃度不純物
領域１５７はソース領域またはドレイン領域として機能する。
不純物を添加した後、加熱処理を行い、半導体層１５１、１５２に添加された不純物を
活性化させる。
次いで、図７（Ｄ）に示すように、水素を含んだ絶縁層１６３を形成する。絶縁層１６
３を形成後、３５０℃以上４５０℃以下の温度による加熱処理を行い、絶縁層１６３中に
含まれる水素を半導体層１５１、１５２中に拡散させる。絶縁層１６３は、プロセス温度
を３５０以下で、プラズマＣＶＤ法で窒化シリコン又は窒化酸化シリコンを堆積すること
で、形成できる。半導体層１５１、１５２に水素を供給することで、半導体層１５１、１
５２中および半導体層１５１、１５２とゲート絶縁層１５３との界面での捕獲中心となる
ような欠陥を効果的に補償することができる。
その後、図８（Ａ）に示すように層間絶縁層１６４を形成する。層間絶縁層１６４はＢ
ＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜を成膜す
るか、ポリイミドに代表される有機樹脂を塗布して形成する。層間絶縁層１６４にはコン
タクトホール１６５を形成する。
図８（Ｂ）は配線を形成する段階を示す。コンタクトホール１６５にはコンタクトプラ
グ１６６を形成する。コンタクトプラグ１６６は、ＷＦ６ガスとＳｉＨ４ガスから化学気
相成長法でタングステンシリサイドを形成し、コンタクトホール１６５に埋め込むことで
形成される。また、ＷＦ６を水素還元してタングステンを形成しコンタクトホール１６５
に埋め込んでもよい。その後、コンタクトプラグ１６６上に配線１６７を形成する。配線
１６７を３層構造とする場合は、アルミニウム若しくはアルミニウム合金でなる導電膜と
、この導電膜の上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金
属膜を形成する。配線１６７の上層に層間絶縁膜１６８を形成する。層間絶縁膜１６８は
適宜設ければ良く、この上層にさらに他の配線層を形成して多層配線化してもよい。その
場合にはダマシンプロセスを適用することができる。
このように、ＳＯＩ基板を用いて薄膜トランジスタを作製することができる。ＳＯＩ基
板の半導体層は、結晶欠陥が殆ど無く、半導体層１５１、１５２とゲート絶縁層１５３間
における界面準位密度が低減された単結晶半導体層であり、その表面が平坦化され、さら
にその厚さを５０ｎｍ以下と薄膜化されている。このことにより、ベース基板１０１に、
低い駆動電圧、高い電界効果移動、小さいサブスレッショルド値など、優れた特性を備え
た薄膜トランジスタを形成することができる。さらに、同一基板上に特性のばらつきのな
い、高性能なトランジスタを多数基板上に形成することが可能である。すなわち、実施の
形態１〜３で示したＳＯＩ基板を用いることで、しきい値電圧や移動度などトランジスタ
特性として重要な特性値の不均一性が抑制され、また高電界移動度などの高性能化が可能
になる。
従って、実施の形態１〜３の方法によって作製されたＳＯＩ基板で、ＴＦＴなど各種の
半導体素子を形成することで、高付加価値の半導体装置を作製することができる。以下、
図面を用いて、半導体装置の具体的な態様を説明する。
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図９はマイク
ロプロセッサ２００の構成例を示すブロック図である。
マイクロプロセッサ２００は、演算回路２０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ
ｕｎｉｔ。ＡＬＵともいう。）、演算回路用制御部２０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅ
ｒ）、命令解析部２０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部
２０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２０５（Ｔｉ
ｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ２０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制
御部２０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２０８
（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ２０９、及びＲＯＭインターフェース２１０（
ＲＯＭ Ｉ／Ｆ）を有している。
バスインターフェース２０８を介してマイクロプロセッサ２００に入力された命令は、
命令解析部２０３に入力され、デコードされた後、演算回路用制御部２０２、割り込み制
御部２０４、レジスタ制御部２０７、タイミング制御部２０５に入力される。演算回路用
制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５
は、デコードされた命令に基づき各種制御を行う。
具体的に演算回路用制御部２０２は、演算回路２０１の動作を制御するための信号を生
成する。また、割り込み制御部２０４は、マイクロプロセッサ２００のプログラム実行中
に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判
断して処理する。レジスタ制御部２０７は、レジスタ２０６のアドレスを生成し、マイク
ロプロセッサ２００の状態に応じてレジスタ２０６の読み出しや書き込みを行う。タイミ
ング制御部２０５は、演算回路２０１、演算回路用制御部２０２、命令解析部２０３、割
り込み制御部２０４、レジスタ制御部２０７の動作のタイミングを制御する信号を生成す
る。
例えばタイミング制御部２０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信
号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各
種回路に供給する。なお、図９に示すマイクロプロセッサ２００は、その構成を簡略化し
て示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる
。
このようなマイクロプロセッサ２００は、絶縁表面を有する基板若しくは絶縁基板上に
接合された結晶方位が一定の単結晶半導体層（ＳＯＩ層）によって集積回路が形成されて
いるので、処理速度の高速化のみならず低消費電力化を図ることができる。
次に、非接触でデータの送受信を行う機能、及び演算機能を備えた半導体装置の一例を
説明する。図１０は、このような半導体装置の構成例を示すブロック図である。図１０に
示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュー
タ（以下、「ＲＦＣＰＵ」という）と呼ぶことができる。
図１０に示すように、ＲＦＣＰＵ２１１は、アナログ回路部２１２とデジタル回路部２
１３を有している。ＲＦＣＰＵ２１１は、アナログ回路部２１２として、共振容量を有す
る共振回路２１４、整流回路２１５、定電圧回路２１６、リセット回路２１７、発振回路
２１８、復調回路２１９、変調回路２２０および電源管理回路２３０を有している。デジ
タル回路部２１３は、ＲＦインターフェース２２１、制御レジスタ２２２、クロックコン
トローラ２２３、ＣＰＵインターフェース２２４、中央処理ユニット２２５、ランダムア
クセスメモリ２２６、読み出し専用メモリ２２７を有している。
ＲＦＣＰＵ２１１の動作の概要は以下の通りである。アンテナ２２８が受信した信号は
共振回路２１４により誘導起電力を生じる。誘導起電力は、整流回路２１５を経て容量部
２２９に充電される。この容量部２２９はセラミックコンデンサーや電気二重層コンデン
サーなどのキャパシタで形成されていることが好ましい。容量部２２９はＲＦＣＰＵ２１
１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ２１１を構成する絶縁表面
を有する基板に取り付けることもできる。
リセット回路２１７は、デジタル回路部２１３をリセットし初期化する信号を生成する
。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発
振回路２１８は、定電圧回路２１６により生成される制御信号に応じて、クロック信号の
周波数とデューティー比を変更する。復調回路２１９は、受信信号を復調する回路であり
、変調回路２２０は、送信するデータを変調する回路である。
例えば、復調回路２１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受
信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ
）方式の送信信号の振幅を変動させて送信するため、変調回路２２０は、共振回路２１４
の共振点を変化させることで通信信号の振幅を変化させている。
クロックコントローラ２２３は、電源電圧又は中央処理ユニット２２５における消費電
流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成して
いる。電源電圧の監視は電源管理回路２３０が行っている。
アンテナ２２８からＲＦＣＰＵ２１１に入力された信号は復調回路２１９で復調された
後、ＲＦインターフェース２２１で制御コマンドやデータなどに分解される。制御コマン
ドは制御レジスタ２２２に格納される。制御コマンドには、読み出し専用メモリ２２７に
記憶されているデータの読み出し、ランダムアクセスメモリ２２６へのデータの書き込み
、中央処理ユニット２２５への演算命令などが含まれている。
中央処理ユニット２２５は、ＣＰＵインターフェース２２４を介して読み出し専用メモ
リ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２にアクセスする。ＣＰＵ
インターフェース２２４は、中央処理ユニット２２５が要求するアドレスより、読み出し
専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２のいずれかに対
するアクセス信号を生成する機能を有している。
中央処理ユニット２２５の演算方式は、読み出し専用メモリ２２７にＯＳ（オペレーテ
ィングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を
採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア
的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式
では、専用の演算回路で一部の処理を行い、プログラムを使って、残りの演算を中央処理
ユニット２２５が実行する方式を適用できる。
このようなＲＦＣＰＵ２１１は、絶縁表面を有する基板若しくは絶縁基板上に接合され
た結晶方位が一定の半導体層によって集積回路が形成されているので、処理速度の高速化
のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部２２９
を小型化しても長時間の動作が保証される。
次に、図１１〜図１３を用いて、半導体装置として表示装置について説明する。
ＳＯＩ基板のベース基板に表示パネルを製造するマザーガラスと呼ばれる大面積ガラス
基板を用いることができる。図１１はベース基板１０１にマザーガラスを用いたＳＯＩ基
板の正面図である。
１枚のマザーガラス３０１には、複数の半導体基板から剥離された半導体層３０２が貼
り合わせられている。マザーガラス３０１から複数の表示パネルを切り出すために、半導
体層３０２を表示パネルの形成領域３１０内に接合することが好ましい。表示パネルは、
走査線駆動回路、信号線駆動回路、画素部を有する。そのため表示パネルの形成領域３１
０において、これらが形成される領域（走査線駆動回路形成領域３１１、信号線駆動回路
形成領域３１２、画素形成領域３１３）に、半導体層３０２を接合する。
図１２は、図１１に示すＳＯＩ基板を用いて作製された液晶表示装置を説明するための
図面である。図１２（Ａ）は液晶表示装置の画素の平面図であり、図１２（Ｂ）は、Ｊ−
Ｋ切断線による図１２（Ａ）の断面図である。
図１２（Ａ）において、半導体層３２１は、ＳＯＩ基板に貼り合わせられた半導体層３
０２から形成された層であり、画素のＴＦＴを構成する。ここでは、ＳＯＩ基板には実施
の形態３の方法で作製されたＳＯＩ基板が用いられている。このＳＯＩ基板はベース基板
１０１上に、絶縁層１０２、接合層１０５、半導体層１１５Ｂが積層された基板である（
図６（Ｃ）参照）。ベース基板１０１は分割されたマザーガラス３０１である。半導体層
１１５Ｂは半導体層３０２に対応する。図１２（Ａ）に示すように、画素は、半導体層３
２１、半導体層３２１と交差している走査線３２２、走査線３２２と交差している信号線
３２３、画素電極３２４、画素電極３２４と半導体層３２１を電気的に接続する電極３２
８を有する。
図１２（Ｂ）に示すように、画素のＴＦＴ３２５は接合層１０５上に形成されている。
ＴＦＴ３２５のゲート電極は走査線３２２に含まれ、ソース電極又はドレイン電極は信号
線３２３に含まれている。層間絶縁膜３２７上には、信号線３２３、画素電極３２４およ
び、電極３２８が設けられている。さらに、層間絶縁膜３２７上には、柱状スペーサ３２
９が形成されている。信号線３２３、画素電極３２４、電極３２８および柱状スペーサ３
２９を覆って配向膜３３０が形成されている。対向基板３３２には、対向電極３３３、対
向電極３３３を覆う配向膜３３４が形成されている。柱状スペーサ３２９は、ベース基板
１０１と対向基板３３２の隙間を維持するために形成される。柱状スペーサ３２９によっ
て形成される空隙に液晶層３３５が形成されている。信号線３２３および電極３２８の半
導体層３２１との接続部は、コンタクトホールの形成によって層間絶縁膜３２７に段差が
生じるので、この段差で液晶層３３５の液晶の配向が乱れる。そのため、この段差部に柱
状スペーサ３２９を形成して、液晶の配向の乱れを防ぐ。
次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について、説
明する。図１３は、図１１に示すＳＯＩ基板を用いて作製されたＥＬ表示装置を説明する
ための図面である。図１３（Ａ）はＥＬ表示装置の画素の平面図であり、図１３（Ｂ）は
、画素の断面図である。
図１３（Ａ）に示すように、画素には、ＴＦＴでなる選択用トランジスタ４０１、およ
び表示制御用トランジスタ４０２が形成されている。図１３（Ｂ）は、表示制御用トラン
ジスタ４０２を含んだ要部を示す断面図である。
選択用トランジスタ４０１の半導体層４０３、表示制御用トランジスタ４０２の半導体
層４０４は、図１１のＳＯＩ基板の半導体層３０２を加工して形成された層である。画素
は、走査線４０５、信号線４０６、および電流供給線４０７、画素電極４０８を含む。Ｅ
Ｌ表示装置は、エレクトロルミネセンス材料を含む層４２９（以下、ＥＬ層４２９という
。）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方
の電極が画素電極４０８である。
選択用トランジスタ４０１において、ゲート電極は走査線４０５に含まれ、ソース電極
またはドレイン電極の一方は信号線４０６に含まれ、他方は電極４１１として形成されて
いる。表示制御用トランジスタ４０２は、ゲート電極４１２が電極４１１と電気的に接続
され、ソース電極またはドレイン電極の一方は、画素電極４０８に電気的に接続される電
極４１３として形成され、他方は、電流供給線４０７に含まれている。
なお、ＳＯＩ基板には、実施の形態３の方法で作製したＳＯＩ基板が用いられている。
このＳＯＩ基板は、ベース基板１０１上に、絶縁層１０２、接合層１０５、半導体層１１
５Ｂが積層されている基板である（図６（Ｃ）参照）。ベース基板１０１は分割されたマ
ザーガラス３０１である。
図１３（Ｂ）に示すように、表示制御用トランジスタ４０２のゲート電極４１２を覆っ
て、層間絶縁膜４２７が形成されている。層間絶縁膜４２７上に、信号線４０６、電流供
給線４０７、電極４１１、４１３などが形成されている。また、層間絶縁膜４２７上には
、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０
８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９
が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。画素電極４０８、Ｅ
Ｌ層４２９および対向電極４３０により、ＥＬ素子が構成される。補強板として対向基板
４３１が設けられており、対向基板４３１は樹脂層４３２によりベース基板１０１に固定
されている。ＥＬ表示装置の画素部には、図１３に示す画素がマトリクス状に配列されて
いる。
ＥＬ表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧
でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジス
タの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつき
を補正する補正回路が必要になる。本発明のＳＯＩ基板を用いることで、選択用トランジ
スタ４０１および表示制御用トランジスタ４０２は画素ごとに特性のばらつきがないため
、電流駆動方式を採用することができる。
図１２、図１３に示すように、表示装置を製造するマザーガラスでＳＯＩ基板を作製し
、このＳＯＩ基板から表示装置を作製することができる。さらに、このＳＯＩ基板には、
図９及び図１０で説明したようなマイクロプロセッサも形成することができるので、表示
装置内にコンピュータの機能搭載することもできる。また非接触でデータの入出力を可能
とした表示装置を作製することもできる。
つまり、本発明のＳＯＩ基板を用いることで、様々な電気器具を構成することができる
。電気器具としては、ビデオカメラ、デジタルカメラ等のカメラ、ナビゲーションシステ
ム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機
器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍など
）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔ
ｉｌｅ ｄｉｓｃ）などの記録媒体に記録されている画像データを再生し、その画像を表
示しうる表示装置を備えた装置）などが含まれる。
図１４を用いて、電気器具の具体的な態様を説明する。図１４（Ａ）は携帯電話機９０
１の一例を示す外観図である。この携帯電話機９０１は、表示部９０２、操作スイッチ９
０３などを含んで構成されている。表示部９０２に、図１２（Ａ）、（Ｂ）で説明した液
晶表示装置又は図１３（Ａ）、（Ｂ）で説明したＥＬ表示装置を適用することで、表示む
らが少なく画質の優れた表示部９０２とすることができる。携帯電話機９０１に含まれる
マイクロプロセッサやメモリなどにも、本発明のＳＯＩ基板で形成された半導体装置を適
用することができる。
また、図１４（Ｂ）は、デジタルプレーヤー９１１の構成例を示す外観図である。デジ
タルプレーヤー９１１は、表示部９１２、操作部９１３、イヤホン９１４などを含んでい
る。イヤホン９１４の代わりにヘッドホンや無線式イヤホンを用いることができる。表示
部９１２に、図１２（Ａ）、（Ｂ）で説明した液晶表示装置又は図１３（Ａ）、（Ｂ）で
説明したＥＬ表示装置を適用することで、画面サイズが０．３インチから２インチ程度の
場合であっても、高精細な画像および多量の文字情報を表示することができる。また、デ
ジタルプレーヤー９１１に含まれる、音楽情報を記憶するメモリ部や、マイクロプロセッ
サも、本発明のＳＯＩ基板で形成された半導体装置を適用することができる。
また、図１４（Ｃ）は、電子ブック９２１の外観図である。この電子ブック９２１は、
表示部９２２、操作スイッチ９２３を含んでいる。電子ブック９２１に、モデムを内蔵す
ることにより、あるいは、図１０のＲＦＣＰＵを内蔵することにより、無線で情報を送受
信できる構成としてもよい。表示部９２２には、図１２（Ａ）、（Ｂ）で説明した液晶表
示装置、又は図１３（Ａ）、（Ｂ）で説明したＥＬ表示装置を適用することで、高画質の
表示を行うことができる。電子ブック９２１は情報を記憶するメモリ部や、電子ブック９
２１を機能させるマイクロプロセッサに、本発明のＳＯＩ基板で形成された半導体装置を
適用することができる。
以下において、本発明に関し実施例に基づいて更に詳しく説明する。本発明はこの実施
例によって何ら限定されるものではなく、特許請求の範囲によって特定されるものである
ことはいうまでもないことである。本実施例では、レーザ光の照射前、および照射後のＳ
ＯＩ基板の半導体層の表面粗さおよび結晶学的な物性について説明する。
図１５を用いて、本実施例のＳＯＩ基板の作製方法を説明する。図１５に示す作製方法
は、実施の形態２で説明した作製方法に対応する。
半導体基板として、単結晶シリコン基板６００を用意した（図１５（Ａ）参照）。単結
晶シリコン基板６００は、５インチのｐ型シリコン基板であり、その面方位は（１００）
であった。以下、単結晶シリコン基板６００を「ｃ−Ｓｉ基板６００」と表記する。
ｃ−Ｓｉ基板６００を純水で洗浄し、乾燥した。次に、平行平板型プラズマＣＶＤ装置
を用いて、ｃ−Ｓｉ基板６００上に酸化窒化シリコン膜６０１を形成し、酸化窒化シリコ
ン膜６０１上に窒化酸化シリコン膜６０２を形成した（図１５（Ｂ）参照）。
平行平板型プラズマＣＶＤ装置を用いて、ｃ−Ｓｉ基板６００を大気に曝すことなく酸
化窒化シリコン膜６０１、窒化酸化シリコン膜６０２を連続的に形成した。その際の成膜
条件は以下の通りであった。ここでは、酸化窒化シリコン膜６０１の成膜前に、６０秒間
、フッ酸水溶液でｃ−Ｓｉ基板６００を洗浄し、ｃ−Ｓｉ基板６００の酸化膜を除去する
工程を行った。
＜酸化窒化シリコン膜６０１＞
・厚さ ５０ｎｍ
・ガスの種類（流量）
ＳｉＨ４（４ｓｃｃｍ）
Ｎ２Ｏ （８００ｓｃｃｍ）
・基板温度 ４００℃
・圧力 ４０Ｐａ
・ＲＦ周波数 ２７ＭＨｚ
・ＲＦパワー ５０Ｗ
・電極間距離 １５ｍｍ
・電極面積 ６１５．７５ｃｍ２
＜窒化酸化シリコン膜６０２＞
・厚さ ５０ｎｍ
・ガスの種類（流量）
ＳｉＨ４（１０ｓｃｃｍ）
ＮＨ３（１００ｓｃｃｍ）
Ｎ２Ｏ （２０ｓｃｃｍ）
Ｈ２（４００ｓｃｃｍ）
・基板温度 ３００℃
・圧力 ４０Ｐａ
・ＲＦ周波数 ２７ＭＨｚ
・ＲＦパワー ５０Ｗ
・電極間距離 ３０ｍｍ
・電極面積 ６１５．７５ｃｍ２
次に、図１５（Ｃ）に示すように、イオンドーピング装置を用い、水素イオン６１５を
ｃ−Ｓｉ基板６００に照射して、イオン注入層６０３を形成した。ソースガスには１００
％水素ガスを用い、イオン化された水素を質量分離せずに、電界で加速してｃ−Ｓｉ基板
６００に注入した。詳細な条件は次の通りであった。
・ソースガス Ｈ２
・ＲＦパワー １５０Ｗ
・加速電圧 ４０ｋＶ
・ドーズ量 １．７５×１０１６ｉｏｎｓ／ｃｍ２
イオンドーピング装置において、水素ガスからＨ＋、Ｈ２ ＋、Ｈ３ ＋という３種類のイ
オン種が生成され、この全てのイオン種をｃ−Ｓｉ基板６００にドーピングする。水素ガ
スから発生されたイオン種のうち、８０％程度がＨ３ ＋である。
イオン注入層６０３を形成した後、ｃ−Ｓｉ基板６００を純水で洗浄し、窒化酸化シリ
コン膜６０２上にプラズマＣＶＤ装置を用いて、厚さ５０ｎｍの酸化シリコン膜６０４を
形成した（図１５（Ｄ）参照）。酸化シリコン膜６０４のソースガスには、ＴＥＯＳと酸
素を用いた。酸化シリコン膜６０４の成膜条件は次の通りであった。
＜酸化シリコン膜６０４＞
・厚さ ５０ｎｍ
・ガスの種類（流量）
ＴＥＯＳ（１５ｓｃｃｍ）
Ｏ２ （７５０ｓｃｃｍ）
・基板温度 ３００℃
・圧力 １００Ｐａ
・ＲＦ周波数 ２７ＭＨｚ
・ＲＦパワー ３００Ｗ
・電極間距離 １４ｍｍ
・電極面積 ６１５．７５ｃｍ２
ガラス基板６０５を用意した。ガラス基板６０５には、旭硝子社製のアルミノ珪酸塩ガ
ラス基板（製品名「ＡＮ１００」）を用いた。ガラス基板６０５および酸化シリコン膜６
０４を形成されたｃ−Ｓｉ基板６００を洗浄した。洗浄処理として、純水中で超音波洗浄
と、その後のオゾンを含む純水での処理を行った。
次に、図１５（Ｅ）に示すように、ガラス基板６０５とｃ−Ｓｉ基板６００を密接させ
ることで、ガラス基板６０５と酸化シリコン膜６０４を接合させた。この工程により、ガ
ラス基板６０５とｃ−Ｓｉ基板６００が貼り合わされる。この工程は加熱処理を伴わない
、常温での処理で行った。
次に、拡散炉において加熱処理を行い、図１５（Ｆ）に示すようにイオン注入層６０３
でｃ−Ｓｉ基板６００を分割した。まず、６００℃で２０分間の加熱を行った。次に、加
熱温度を６５０℃に上昇し、さらに６．５分間、加熱した。この一連の加熱処理によって
、ｃ−Ｓｉ基板６００には、イオン注入層６０３で亀裂が生じ、ｃ−Ｓｉ基板６００は分
割された状態となる。この工程で、６００℃以上でｃ−Ｓｉ基板６００を加熱することで
、剥離後のシリコン層６０６の結晶性を単結晶により近づけることができる。
加熱処理が終了したら、拡散炉からガラス基板６０５とｃ−Ｓｉ基板６００’を取り出
した。加熱処理によって、ガラス基板６０５とｃ−Ｓｉ基板６００は分離できる状態とな
っているので、図１５（Ｆ）に示すように、ｃ−Ｓｉ基板６００’を取り除くと、ｃ−Ｓ
ｉ基板６００から分離されたシリコン層６０６がガラス基板６０５に固定されているＳＯ
Ｉ基板６０８ａが形成されている。なお、ｃ−Ｓｉ基板６００’は、シリコン層６０６が
分離されたｃ−Ｓｉ基板６００に対応する。
ＳＯＩ基板６０８ａは、ガラス基板６０５上に、酸化シリコン膜６０４、窒化酸化シリ
コン膜６０２、酸化窒化シリコン膜６０１、シリコン層６０６が順に積層された構造を有
する。本実施例では、シリコン層６０６の厚さは１２０ｎｍ程度であった。
次に、図１５（Ｇ）に示すように、ＳＯＩ基板６０８ａのシリコン層６０６にレーザ光
６１０を照射し、シリコン層６１１を有するＳＯＩ基板６０８ｂを形成した。図１５（Ｈ
）のシリコン層６１１はレーザ光６１０の照射後のシリコン層６０６に対応する。そして
、シリコン層６１１をエッチングして、その厚さを１００ｎｍ以下に薄くすることで、本
発明に係るＳＯＩ基板を作製した。以上の工程で、図１５（Ｉ）に示すＳＯＩ基板６０８
ｃが形成される。ＳＯＩ基板６０８ｃのシリコン層６１２は、薄膜化されたシリコン層６
１１に対応する。なお、本実施例では、図１５（Ａ）〜図１５（Ｈ）までの工程を行い、
レーザ光照射前のシリコン層６０６と照射後のシリコン層６１１の表面粗さと、結晶性を
測定した。
図１５（Ｇ）のレーザ光６１０の照射するために用いたレーザの仕様は次の通りである
。
＜レーザの仕様＞
ＸｅＣｌエキシマレーザ
波長 ３０８ｎｍ
パルス幅 ２５ナノ秒（ｎｓｅｃ）
繰り返し周波数 ３０Ｈｚ
レーザ光６１０は、シリンドリカルレンズなどを含んだ光学系により、ビームの断面形
状が線状の線状ビームとした。レーザ光６１０に対してｃ−Ｓｉ基板６００を相対的に移
動しながら、レーザ光６１０を照射した。このときレーザ光６１０の走査速度は、１．０
ｍｍ／ｓｅｃとし、同じ領域に１２ショット、レーザ光６１０が照射されるようにした。
また、レーザ光６１０の雰囲気は大気雰囲気または窒素雰囲気とした。本実施例では、
窒素雰囲気は、大気中のレーザ光６１０を照射しながら、窒素ガスを被照射面に吹き付け
ることで形成した。
レーザ光６１０のエネルギー密度を約３５０ｍＪ／ｃｍ２以上約７５０ｍＪ／ｃｍ２以
下の範囲で変化させて、シリコン層６１１の平坦化および結晶性の回復に対するレーザ光
６１０の照射の効果を調べた。エネルギー密度の具体的な値は、以下のとおりである。
・３４７ｍＪ／ｃｍ２
・３８７ｍＪ／ｃｍ２
・４３１ｍＪ／ｃｍ２
・４７７ｍＪ／ｃｍ２
・５２５ｍＪ／ｃｍ２
・５７２ｍＪ／ｃｍ２
・６１９ｍＪ／ｃｍ２
・６６４ｍＪ／ｃｍ２
・７０６ｍＪ／ｃｍ２
・７４３ｍＪ／ｃｍ２
シリコン層６１１の表面の平坦性、およびその結晶性の分析には、光学顕微鏡、原子間
力顕微鏡（ＡＦＭ；Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）、走査電子顕微
鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察
、電子後方散乱回折像（ＥＢＳＰ；Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒ Ｄｉ
ｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ）の観察、及びラマン分光測定を用いた。
平坦化の効果は、ＡＦＭによるダイナミックフォースモード（ＤＦＭ：ｄｙｎａｍｉｃ
ｆｏｒｃｅ ｍｏｄｅ）での観察像（以下、ＡＦＭ像という。）、ＡＦＭ像から得られ
る表面粗さを示す測定値、光学顕微鏡による暗視野像の明度変化、ＳＥＭの観察像（以下
、ＳＥＭ像という。）、ラマン散乱強度（Ｒａｍａｎ Ｉｎｔｅｎｓｉｔｙ）により評価
することができる。
結晶性の向上の効果は、ラマンシフト（Ｒａｍａｎ Ｓｈｉｆｔ）、ラマンスペクトル
の半値全幅（ＦＷＨＭ；ｆｕｌｌ ｗｉｄｔｈ ａｔ ｈａｌｆ ｍａｘｉｍｕｍ）、Ｅ
ＢＳＰ像により評価することができる。
まず、レーザ光の照射による平坦化の効果について説明し、次に、結晶性向上の効果に
ついて説明する。
図１６は、レーザ光を照射する前のシリコン層６０６と照射した後のシリコン層６１１
のラマン散乱強度を示すグラフであり、レーザ光６１０のエネルギー密度に対するラマン
強度の変化を示すグラフである。レーザ光を照射する前よりもラマン散乱強度（エネルギ
ー密度＝０ｍＪ／ｃｍ２）が低下していることが、平坦性が向上されていることを示す。
図１６のグラフから、エネルギー密度を調節することで、大気雰囲気および窒素雰囲気共
に、レーザ光の照射で、シリコン層の平坦性を向上させることが分かった。
図１７は、大気雰囲気でレーザ光が照射されたシリコン層６１１の光学顕微鏡の暗視野
像であり、図１８は、窒素雰囲気でレーザ光が照射されたシリコン層６１１の光学顕微鏡
の暗視野像である。図１７、図１８共に、レーザ光を照射する前のシリコン層６０６の暗
視野像も図示されている。
暗視野観察は試料に対して斜め方向から光を照明して、試料による散乱光・回折光を観
察する方法である。よって、試料の表面が平坦な場合は、照明光の散乱、回折がないため
、その観察像は、明度が低く、黒い像（暗い像）となる。
図１７、図１８において、レーザ光照射前のシリコン層６０６の暗視野像が黒くないこ
とから、シリコン層６０６の表面の平坦性が小さいことが分かった。また、図１７、図１
８に示す暗視野像から、エネルギー密度を調節することで、大気雰囲気および窒素雰囲気
共に、レーザ光の照射でシリコン層６０６の平坦性が向上できることが分かった。
図１９は、ＳＥＭ像である。図１９（Ａ）はレーザ光照射前のシリコン層６０６のＳＥ
Ｍ像であり、図１９（Ｂ）は大気雰囲気で処理したシリコン層６１１のＳＥＭ像であり、
図１９（Ｃ）は、窒素雰囲気で処理したシリコン層６１１のＳＥＭ像である。
本実施例では、レーザにエキシマレーザを用いた。非晶質シリコン膜をエキシマレーザ
で結晶化して形成した多結晶シリコン膜の表面には、その膜厚程度のリッジ（凹凸）が生
ずることが知られている。しかしながら、図１９（Ｂ）および図１９（Ｃ）のＳＥＭ像か
ら、シリコン層６１１にはこのような大きなリッジが殆ど発生していないことが分かった
。つまり、エキシマレーザのようなパルスレーザのビームが、シリコン層６０６の平坦化
に有効であることが分かった。
図２０は、ＡＦＭで観察したＡＦＭ像である。図２０（Ａ）はレーザ光照射前のシリコ
ン層６０６のＡＦＭ像であり、図２０（Ｂ）〜（Ｅ）は、レーザ光照射後のシリコン層６
１１のＡＦＭ像であり、レーザ光の照射雰囲気とエネルギー密度が異なる。図２１（Ａ）
〜（Ｅ）は、図２０（Ａ）〜（Ｅ）の鳥瞰図に対応する。
図２０（Ａ）〜図２０（Ｅ）のＡＦＭ像をもとに計算された表面粗さを表１に示す。表
１において、Ｒａは平均面粗さであり、ＲＭＳは二乗平均面粗さであり、Ｐ−Ｖは山谷の
最大高低差値である。
レーザ光照射前のシリコン層６０６のＲａは７ｎｍ以上であり、ＲＭＳは１１ｎｍ以上
であるが、この値は、６０ｎｍ程度の厚さの非晶質シリコンをエキシマレーザで結晶化し
て形成された多結晶シリコン膜の値に近い。本発明者らの知見では、このような多結晶シ
リコン膜では、実用的なゲート絶縁層の厚さは多結晶シリコン膜よりも厚くなる。従って
、レーザ照射処理をしていないシリコン層６０６を薄膜化しても、１０ｎｍ以下の厚さの
ゲート絶縁層をその表面に形成することは困難であり、薄膜化された単結晶シリコンの特
長を活かした高性能のトランジスタを作製することは非常に難しい。
一方、レーザ光が照射されたシリコン層６１１では、Ｒａが２ｎｍ程度に減少し、ＲＭ
Ｓは２．５ｎｍ〜３ｎｍ程度に減少している。従って、このような平坦性を有するシリコ
ン層６１１を薄膜化することで、薄膜化された単結晶シリコン層の特長を活かした高性能
のトランジスタを作製することが可能になる。
以下、レーザ光の照射による結晶性の向上について説明する。
図２２は、レーザ光を照射する前のシリコン層６０６と照射した後のシリコン層６１１
のラマンシフトを示すグラフであり、レーザ光のエネルギー密度に対するラマンシフトの
変化を示すグラフである。単結晶シリコンのラマンシフトの波数５２０．６ｃｍ−１に近
いほど、結晶性が良いことを示している。図２２のグラフから、エネルギー密度を調節す
ることで、大気雰囲気および窒素雰囲気共に、レーザ光の照射でシリコン層６１１の結晶
性を向上できることが分かった。
図２３は、レーザ光を照射する前のシリコン層６０６と、照射後のシリコン層６１１の
ラマンスペクトルの半値全幅（ＦＷＨＭ）を示すグラフであり、レーザ光６１０のエネル
ギー密度に対するＦＷＨＭの変化を示すグラフである。単結晶シリコンのＦＷＨＭの波数
２．７７ｃｍ−１に近いほど、結晶性が良いことを示している。図２３のグラフから、エ
ネルギー密度を調節することで、大気雰囲気および窒素雰囲気共に、レーザ光の照射でシ
リコン層６１１の結晶性を向上できることが分かった。
図２４（Ａ）〜図２４（Ｃ）は、シリコン層表面のＥＢＳＰの測定データから得られた
逆極点図（ＩＰＦ、ｉｎｖｅｒｓｅ ｐｏｌｅ ｆｉｇｕｒｅ）マップである。図２４（
Ｄ）は、結晶の各面方位をカラーコード化し、ＩＰＦマップの配色と結晶方位の関係を示
すカラーコードマップである。図２４（Ａ）〜図２４（Ｃ）のＩＰＦマップは、それぞれ
、レーザ光を照射する前のシリコン層６０６、大気雰囲気でレーザ光を照射したシリコン
層６１１、窒素雰囲気でレーザ光を照射したシリコン層６１１のものである。
図２４（Ａ）〜図２４（Ｃ）のＩＰＦマップによると、エネルギー密度が３８０ｍＪ／
ｃｍ２以上６２０ｍＪ／ｃｍ２以下の範囲ではレーザ光の照射前と照射後でシリコン層の
方位が乱れることなく、シリコン層６１１表面の面方位は使用した単結晶シリコン基板６
００と同じ（１００）面方位を維持し、結晶粒界は存在していない。このことは、図２４
（Ｄ）のカラーコードマップの（１００）方位を示す色（カラー図面では赤色）で、ＩＰ
Ｆマップの殆どが表されていることから理解される。なお、エネルギー密度が７４３ｍＪ
／ｃｍ２では、大気雰囲気および窒素雰囲気共に、シリコン層６１１の結晶配向が乱れて
いることから、シリコン層６１１が微結晶化していると考えられる。
図２４（Ａ）〜（Ｃ）で示したＩＰＦマップについて、配向比率を濃淡で表したものが
図４６（Ａ）〜（Ｃ）である。この図からも分かるように、エネルギー密度が３８０ｍＪ
／ｃｍ２以上６２０ｍＪ／ｃｍ２以下の範囲では、いずれの方位においても配向方向はレ
ーザ光照射前後で同じであり、かつ配向比率がほとんど変化していない。このことはすな
わち、レーザ光の照射前と照射後でシリコン層の方位が乱れることなく、シリコン層６１
１表面の面方位は使用した単結晶シリコン基板６００と同じ｛１００｝面方位を維持し、
結晶粒界は存在していないことを意味している。一方、エネルギー密度が７４３ｍＪ／ｃ
ｍ２では、大気雰囲気および窒素雰囲気共に、レーザ光照射前後のＩＰＦマップを比較す
るとＩＰＦマップの濃淡（配向比率）に変化が見られ、シリコン層６１１の結晶配向を乱
していることが分かる。同時に測定時のＣＩ（Ｃｏｎｆｉｄｅｎｃｅ Ｉｎｄｅｘ）値が
低いことから、エネルギー密度が高い条件下では、シリコン層６１１が微結晶化するもの
と考えられる。
また、シリコン層６０６のＩＰＦマップには、ＣＩ値の低い部分が点状に多く分布して
いるが、シリコン層６１１のＩＰＦマップでは、ＣＩ値の低い部分がシリコン層６０６よ
りも減少する。なお、ＣＩ値とは、結晶方位を決定するデータの信頼性、確度を示す指標
値である。結晶粒界、結晶欠陥などでＣＩ値が低くなる。つまり、ＣＩ値が低い部分が少
ないほど、結晶性が良いということがいえる。
以上、表１、図１６〜図２４から、大気雰囲気および窒素雰囲気でのレーザ光の照射に
より、単結晶シリコン基板から剥離されたシリコン層の平坦性の向上、および結晶性の回
復を同時に実現できることが分かった。本実施例では、平坦性の向上および結晶性の回復
を同時に実現できるレーザ光のエネルギー密度は、大気雰囲気の場合、５００ｍＪ／ｃｍ
２以上６００ｍＪ／ｃｍ２以下であり、窒素雰囲気の場合、４００ｍＪ／ｃｍ２以上６０
０ｍＪ／ｃｍ２以下であり、窒素雰囲気のほうが使用可能なエネルギー密度の範囲が広い
ことが分かった。
本実施例では、レーザ光の照射前、および照射後のＳＯＩ基板の半導体層の表面粗さお
よび結晶学的な物性について説明する。まず、図２５を用いて、本実施例のＳＯＩ基板の
作製方法を説明する。図２５に示す作製方法は、実施の形態４で説明した作製方法に対応
する。
半導体基板として、単結晶シリコン基板６３０を用意した（図２５（Ａ）参照）。単結
晶シリコン基板６３０は、５インチのｐ型シリコン基板であり、その面方位は（１００）
であった。以下、単結晶シリコン基板６３０を「ｃ−Ｓｉ基板６３０」と表記する。
ｃ−Ｓｉ基板６３０を純水で洗浄し、乾燥した。次に、平行平板型プラズマＣＶＤ装置
を用いて、ｃ−Ｓｉ基板６３０上に酸化窒化シリコン膜６３１を形成し、酸化窒化シリコ
ン膜６３１上に窒化酸化シリコン膜６３２を形成した（図２５（Ｂ）参照）。
酸化窒化シリコン膜６３１と窒化酸化シリコン膜６３２は同じ平行平板型プラズマＣＶ
Ｄ装置を用い、ｃ−Ｓｉ基板６３０を大気に曝すことなく連続的に形成した。その際の成
膜条件は以下の通りであった。ここでは、酸化窒化シリコン膜６３１の成膜前に、６０秒
間、フッ酸水溶液で洗浄し、ｃ−Ｓｉ基板６３０の酸化膜を除去する工程を行った。
＜酸化窒化シリコン膜６３１＞
・厚さ ５０ｎｍ
・ガスの種類（流量）
ＳｉＨ４（４ｓｃｃｍ）
Ｎ２Ｏ （８００ｓｃｃｍ）
・基板温度 ４００℃
・圧力 ４０Ｐａ
・ＲＦ周波数 ２７ＭＨｚ
・ＲＦパワー ５０Ｗ
・電極間距離 １５ｍｍ
・電極面積 ６１５．７５ｃｍ２
＜窒化酸化シリコン膜６３２＞
・厚さ ５０ｎｍ
・ガスの種類（流量）
ＳｉＨ４（１０ｓｃｃｍ）
ＮＨ３（１００ｓｃｃｍ）
Ｎ２Ｏ（２０ｓｃｃｍ）
Ｈ２（４００ｓｃｃｍ）
・基板温度 ３００℃
・圧力 ４０Ｐａ
・ＲＦ周波数 ２７ＭＨｚ
・ＲＦパワー ５０Ｗ
・電極間距離 ３０ｍｍ
・電極面積 ６１５．７５ｃｍ２
次に、図２５（Ｃ）に示すように、イオンドーピング装置を用い、水素イオン６４５を
ｃ−Ｓｉ基板６３０に照射して、イオン注入層６３３を形成した。ソースガスには１００
％水素ガスを用いた。プラズマに含まれるイオン化された水素を質量分離せずに、電界で
加速してｃ−Ｓｉ基板６３０に注入した。詳細な条件は次の通りであった。
・ソースガス Ｈ２
・ＲＦパワー １５０Ｗ
・加速電圧 ４０ｋＶ
・ドーズ量 １．７５×１０１６ｉｏｎｓ／ｃｍ２
イオンドーピング装置において、水素ガスからＨ＋、Ｈ２ ＋、Ｈ３ ＋という３種類のイ
オン種が生成され、この全てのイオン種をｃ−Ｓｉ基板６３０にドーピングする。水素ガ
スから発生されたイオン種のうち、８０％程度がＨ３ ＋がである。
イオン注入層６３３を形成した後、ｃ−Ｓｉ基板６３０を純水で洗浄し、窒化酸化シリ
コン膜６３２上に、プラズマＣＶＤ装置を用いて、厚さ５０ｎｍの酸化シリコン膜６３４
を形成した（図２５（Ｄ）参照）。酸化シリコン膜６３４のソースガスには、ＴＥＯＳと
酸素を用いた。酸化シリコン膜６３４の成膜条件は次の通りであった。
＜酸化シリコン膜６３４＞
・厚さ ５０ｎｍ
・ガスの種類（流量）
ＴＥＯＳ（１５ｓｃｃｍ）
Ｏ２ （７５０ｓｃｃｍ）
・基板温度 ３００℃
・圧力 １００Ｐａ
・ＲＦ周波数 ２７ＭＨｚ
・ＲＦパワー ３００Ｗ
・電極間距離 １４ｍｍ
・電極面積 ６１５．７５ｃｍ２
ガラス基板６３５を用意した。ガラス基板６３５には、旭硝子社製のアルミノ珪酸塩ガ
ラス基板（製品名「ＡＮ１００」）を用いた。ガラス基板６３５、および酸化シリコン膜
６３４が形成されたｃ−Ｓｉ基板６３０を洗浄した。洗浄処理として、純水中で超音波洗
浄と、その後のオゾンを含む純水で洗浄を行った。
次に、図２５（Ｅ）に示すように、ガラス基板６３５とｃ−Ｓｉ基板６３０を密接させ
ることで、ガラス基板６３５と酸化シリコン膜６３４を接合させた。この工程により、ガ
ラス基板６３５とｃ−Ｓｉ基板６３０が貼り合わされる。この工程は加熱処理を伴わない
、常温での処理として行った。
次に、拡散炉において加熱処理を行い、図２５（Ｆ）に示すように、イオン注入層６３
３で、ｃ−Ｓｉ基板６３０を分割した。まず、６００℃で２０分間の加熱処理を行い、次
いで、加熱温度を６５０℃に上昇し、さらに６．５分間加熱処理を行った。この一連の加
熱処理によって、ｃ−Ｓｉ基板６３０には、イオン注入層６３３で亀裂が生じ、ｃ−Ｓｉ
基板６３０は分割された状態となる。この工程で、６００℃以上でｃ−Ｓｉ基板６３０を
加熱することで、分離後のシリコン層６３６の結晶構造を単結晶に近づけることができる
。
加熱処理の終了後、拡散炉からガラス基板６３５とｃ−Ｓｉ基板６３０’を取り出した
。加熱処理によって、ｃ−Ｓｉ基板６３０はガラス基板６３５から分離できる状態となっ
ている。図２５（Ｆ）に示すように、ｃ−Ｓｉ基板６３０’を取り除くと、ｃ−Ｓｉ基板
６３０から分離されたシリコン層６３６がガラス基板６３５に固定されているＳＯＩ基板
６３８ａが形成される。なお、ｃ−Ｓｉ基板６３０’は、シリコン層６３６が分離された
ｃ−Ｓｉ基板６３０に対応する。
ＳＯＩ基板６３８ａは、ガラス基板６３５上に、酸化シリコン膜６３４、窒化酸化シリ
コン膜６３２、酸化窒化シリコン膜６３１、シリコン層６３６が、この順序で順積層され
た多層構造を有する。本実施例では、シリコン層６３６の厚さは１２０ｎｍ程度であった
。
次に、ドライエッチングによりシリコン層６３６の厚さを薄くして、薄膜化されたシリ
コン層６３９を形成した。エッチングガスには、ＳＦ６とＯ２の混合ガスを用いた。この
エッチングにより、シリコン層６３６の厚さを１２０ｎｍから１００ｎｍに薄くした。図
２５（Ｇ）のＳＯＩ基板６３８ｂは、薄膜化されたシリコン層６３９を有する基板である
。
次に、図２５（Ｇ）に示すように、ＳＯＩ基板６３８ｂのシリコン層６３９にレーザ光
６４０を照射して、シリコン層６４１を有するＳＯＩ基板６３８ｃを形成した。図２５（
Ｈ）のシリコン層６４１はレーザ光６４０の照射後のシリコン層６３９に対応する。次に
、シリコン層６４１をエッチングして、その厚さを薄くした。以上の工程で、図２５（Ｉ
）に示すＳＯＩ基板６３８ｄを形成した。ＳＯＩ基板６３８ｄのシリコン層６４２は、薄
膜化されたシリコン層６４１に対応する。なお、本実施例では、図２５（Ａ）〜図２５（
Ｈ）までの工程を行い、レーザ光照射前のシリコン層６３９と照射後のシリコン層６４１
の表面粗さと、結晶性を測定した。
図２５（Ｇ）のレーザ光６４０を照射するために用いたレーザの仕様は次の通りであっ
た。
＜レーザの仕様＞
ＸｅＣｌエキシマレーザ
波長３０８ｎｍ
パルス幅２５ｎｓｅｃ
繰り返し周波数３０Ｈｚ
レーザ光６４０は、シリンドリカルレンズなどを含んだ光学系により、ビームスポット
が線状の線状ビームとした。レーザ光６４０に対してｃ−Ｓｉ基板６３０を相対的に移動
しながら、レーザ光６４０を照射した。このときレーザ光６４０の走査速度は、１．０ｍ
ｍ／ｓｅｃとし、同じ領域に１２ショット、レーザ光６４０が照射されるようにした。
また、レーザ光６４０の雰囲気は大気雰囲気または窒素雰囲気とした。本実施例では、
窒素雰囲気は、大気中のレーザ光６４０を照射しながら、窒素ガスを被照射面に吹き付け
ることで形成した。
レーザ光６４０のエネルギー密度を約３６０ｍＪ／ｃｍ２から約７５０ｍＪ／ｃｍ２の
範囲で変化させて、シリコン層６４１の平坦化および結晶性の向上に対するレーザ光６４
０の照射の効果を調べた。エネルギー密度の具体的な値は、以下のとおりである。
・３６２ｍＪ／ｃｍ２
・４０４ｍＪ／ｃｍ２
・４４８ｍＪ／ｃｍ２
・４９５ｍＪ／ｃｍ２
・５４２ｍＪ／ｃｍ２
・５９０ｍＪ／ｃｍ２
・６３６ｍＪ／ｃｍ２
・６８０ｍＪ／ｃｍ２
・７２０ｍＪ／ｃｍ２
・７５４ｍＪ／ｃｍ２
まず、レーザ光の照射による平坦化の効果について説明し、次に、結晶性向上の効果に
ついて説明する。
図２６は、レーザ光を照射する前のシリコン層６３９と照射した後のシリコン層６４１
のラマン散乱強度を示すグラフであり、レーザ光のエネルギー密度に対するラマン強度の
変化を示すグラフである。図２６のグラフから、エネルギー密度を調節することで、大気
雰囲気および窒素雰囲気共に、レーザ光の照射で平坦性が向上できることが分かった。
図２７は、大気雰囲気でレーザ光が照射されたシリコン層６４１の光学顕微鏡の暗視野
像であり、図２８は、窒素雰囲気でレーザ光が照射されたシリコン層６４１の光学顕微鏡
の暗視野像である。図２７、図２８共にレーザ光を照射する前のシリコン層６３９の暗視
野像である。図２７、図２８の暗視野像から、エネルギー密度を調節することで、大気雰
囲気および窒素雰囲気共に、レーザ光の照射で平坦性が向上できることが分かった。
図２９は、シリコン層のＳＥＭ像である。図２９（Ａ）はレーザ光照射前のシリコン層
６３９のＳＥＭ像であり、図２９（Ｂ）は大気雰囲気で処理したシリコン層６４１のＳＥ
Ｍ像であり、図２９（Ｃ）は、窒素雰囲気で処理したシリコン層６４１のＳＥＭ像である
。
図２９（Ｂ）に示すように、エネルギー密度が４４８ｍＪ／ｃｍ２のとき、シリコン層
６４１の表面に大きなリッジが発生しているが、エネルギー密度を調節することで、大気
雰囲気、窒素雰囲気共にシリコン層６４１の表面に大きなリッジを発生させることが回避
できる。つまり、エキシマレーザのようなパルスレーザのビームが、シリコン層６３９の
平坦化に有効であることが分かった。
図３０は、原子間力顕微鏡で観察したＡＦＭ像である。図３０（Ａ）はレーザ光照射前
のシリコン層６３９のＡＦＭ像であり、図３０（Ｂ）〜（Ｅ）は、レーザ光照射後のシリ
コン層６４１のＡＦＭ像であり、レーザ光の照射雰囲気とエネルギー密度が異なる。図３
１（Ａ）〜（Ｅ）は、図３０（Ａ）〜（Ｅ）の鳥瞰図に対応する。
図３０（Ａ）〜図３０（Ｅ）のＡＦＭ像をもとに計算された表面粗さを表２に示す。表
２において、Ｒａは平均面粗さであり、ＲＭＳは二乗平均面根粗さであり、Ｐ−Ｖは山谷
の最大高低差値である。
レーザ光照射前のシリコン層６３９のＲａは６ｎｍ以上であり、ＲＭＳは１０ｎｍ以上
であるが、レーザ光が照射されたシリコン層６４１では、Ｒａが１ｎｍ〜２ｎｍ程度に減
少し、ＲＭＳは２ｎｍ〜３ｎｍ程度に減少している。従って、このような平坦性を有する
シリコン層６４１を薄膜化することで、薄膜化された単結晶シリコン層の特長を活かした
高性能のトランジスタを作製することが可能になる。
ここで、シリコン層６３９は、実施例１のシリコン層６０６を薄膜化したシリコン層に
対応する。言い換えると、シリコン層６０６は、薄膜化される前のシリコン層６３９であ
る。表１、表２のシリコン層６０６、６３９の表面粗さは、薄膜化前と後で、平坦性に大
きな改善は見られないことを示している。このことから、表面の平坦性が高く、薄いシリ
コン層を形成するには、レーザ光を照射した後に、シリコン層の厚さを薄くすることが非
常に有効であることが理解できる。
以下、レーザ光の照射による結晶性の向上について検討する。
図３２は、レーザ光を照射する前のシリコン層６３９と照射した後のシリコン層６４１
のラマンシフトを示すグラフであり、レーザ光のエネルギー密度に対するラマンシフトの
変化を示すグラフである。単結晶シリコンのラマンシフトの波数５２０．６ｃｍ−１に近
いほど、結晶性が良いことを示している。図３２のグラフから、エネルギー密度を調節す
ることで、大気雰囲気および窒素雰囲気共に、レーザ光の照射で、シリコン層６４１の結
晶性を向上できることが分かる。
図３３は、レーザ光を照射する前のシリコン層６３９と、照射後のシリコン層６４１の
ラマンスペクトルの半値全幅（ＦＷＨＭ）を示すグラフであり、レーザ光６４０のエネル
ギー密度に対するＦＷＨＭの変化を示すグラフである。単結晶シリコンのＦＷＨＭの波数
２．７７ｃｍ−１に近いほど、結晶性が良いことを示している。図３３のグラフから、エ
ネルギー密度を調節することで、大気雰囲気および窒素雰囲気共に、レーザ光の照射で結
晶性を向上できることが分かる。
図３４（Ａ）〜図３４（Ｃ）は、シリコン層表面のＥＢＳＰ測定結果から得られたＩＰ
Ｆマップである。図３４（Ｄ）は、図２４（Ｄ）同じカラーコードマップ図である。図３
４（Ａ）〜図３４（Ｃ）のＩＰＦマップは、それぞれ、レーザ光を照射する前のシリコン
層６３９、大気雰囲気でレーザ光を照射したシリコン層６４１、窒素雰囲気でレーザ光を
照射したシリコン層６４１のものである。
図３４（Ａ）〜図３４（Ｃ）のＩＰＦマップによると、エネルギー密度が３５０〜６９
０ｍＪ／ｃｍ２の範囲ではレーザ光の照射前と照射後でシリコン層の方位が乱れることな
く、シリコン層６４１表面の面方位は使用した単結晶シリコン基板６００と同じ（１００
）方位を維持し、粒界が現れていない。このことは、図３４（Ｄ）のカラーコードマップ
の（１００）方位を示す色（カラー図面では赤色）で、ＩＰＦマップの殆どの領域が表さ
れていることから理解される。また、シリコン層６３９のＩＰＦマップには、ＣＩ値の低
い部分が点状に多く分布しているが、シリコン層６４１のＩＰＦマップでは、このＣＩ値
の低い部分は、シリコン層６３９よりも減少している。
一方、エネルギー密度が６８０ｍＪ／ｃｍ２では、大気雰囲気および窒素雰囲気共に、
シリコン層６４１の結晶配向が乱れていることから、シリコン層６４１が微結晶化してい
ると考えられる。
図３４（Ａ）〜（Ｃ）で示したＩＰＦマップについて、配向比率を濃淡で表したものが
図４７（Ａ）〜（Ｃ）である。この図からも分かるように、エネルギー密度が３８０ｍＪ
／ｃｍ２以上６２０ｍＪ／ｃｍ２以下の範囲では、いずれの方位においても配向方向はレ
ーザ光照射前後で同じであり、かつ配向比率がほとんど変化していない。このことはすな
わち、レーザ光の照射前と照射後でシリコン層の方位が乱れることなく、シリコン層６４
１表面の面方位は使用した単結晶シリコン基板６００と同じ｛１００｝面方位を維持し、
結晶粒界は存在していないことを意味している。一方、エネルギー密度が７４３ｍＪ／ｃ
ｍ２では、大気雰囲気および窒素雰囲気共に、レーザ光照射前後のＩＰＦマップを比較す
るとＩＰＦマップの濃淡（配向比率）に変化が見られ、シリコン層６４１の結晶配向を乱
していることが分かる。同時に測定時のＣＩ（Ｃｏｎｆｉｄｅｎｃｅ Ｉｎｄｅｘ）値が
低いことから、エネルギー密度が高い条件下では、シリコン層６４１が微結晶化するもの
と考えられる。
以上、表２、図２６〜図３４から、大気雰囲気および窒素雰囲気でのレーザ光の照射に
より、単結晶シリコン基板から剥離されたシリコン層の平坦性の向上、および結晶性の回
復を同時に実現できることが分かった。また、本実施例から、平坦性の向上および結晶性
の回復を同時に実現できるレーザ光のエネルギー密度は、大気雰囲気の場合、５００ｍＪ
／ｃｍ２以上６００ｍＪ／ｃｍ２以下であり、窒素雰囲気の場合、４００ｍＪ／ｃｍ２以
上６００ｍＪ／ｃｍ２以下であり、窒素雰囲気のほうが、使用可能なエネルギー密度の範
囲が広いことが分かった。また、本実施例により、表面の平坦性が高く、結晶性が高く、
かつ薄いシリコン層を形成するには、レーザ光を照射した後に、シリコン層の厚さを薄く
することが非常に有効であることが分かった。
本実施例では、ＳＯＩ基板から作製されたトランジスタの電気的特性について説明する
。本実施例では、レーザ光照射処理の有無がトランジスタの電気的特性に影響を及ぼすこ
とを説明する。
まず、図３５を参照して、本実施例のトランジスタの作製方法を説明する。
図３５（Ａ）は、ＳＯＩ基板７００の断面図である。本実施例では、ＳＯＩ基板７００
として、実施例２の方法で作製したＳＯＩ基板を用いてた。ガラス基板７０１、酸化シリ
コン膜７０２、窒化酸化シリコン膜７０３、および酸化窒化シリコン膜７０４は、それぞ
れ、実施例２のＳＯＩ基板のガラス基板６３５、酸化シリコン膜６３４、窒化酸化シリコ
ン膜６３２、および酸化窒化シリコン膜６３１に対応する。また、図３５（Ａ）において
、７０５を付した層はシリコン層である。
また、本実施例では、ＳＯＩ基板７００として４種類のＳＯＩ基板を用意した。１つは
、ＳＯＩ基板６３８ａに該当する基板であり、レーザ照射処理前の薄膜化工程、レーザ光
照射工程両方とも行っていないＳＯＩ基板である。この基板を「ＳＯＩ基板７００−１」
と呼ぶことにする。２つめは、薄膜化工程を行っているが、その後のレーザ光照射工程を
行っていないＳＯＩ基板である。この基板を「ＳＯＩ基板７００−２」と呼ぶことにする
。３つめは、ＳＯＩ基板６３８ｂに該当する基板であり、薄膜化工程を行わずに、レーザ
光照射工程を行っているＳＯＩ基板である。この基板を「ＳＯＩ基板７００−３」と呼ぶ
ことにする。４つめは、薄膜化工程およびレーザ光照射工程を両方とも行っているＳＯＩ
基板である。この基板を「ＳＯＩ基板７００−４」と呼ぶことにする。ここでは、薄膜化
工程を行っていないＳＯＩ基板７００−１および７００−３のシリコン層の厚さは１２０
ｎｍ程度であり、薄膜化工程を行っているＳＯＩ基板７００−２および７００−４の厚さ
は１００ｎｍ程度である。表３に、本実施例で作製した４種類のＳＯＩ基板の製造プロセ
スをまとめる。
なお、ＳＯＩ基板７００−３およびＳＯＩ基板７００−４のレーザ照射工程は大気雰囲
気および窒素雰囲気で行った。レーザ光の照射エネルギー密度は、大気雰囲気の場合は５
００ｍＪ／ｃｍ２であり、窒素雰囲気の場合は、４００ｍＪ／ｃｍ２、５００ｍＪ／ｃｍ
２、および６００ｍＪ／ｃｍ２であった。
ＳＯＩ基板７００のシリコン層７０５を所望の形状にエッチングして、シリコン層７１
１、およびシリコン層７１２を形成した（図３５（Ｂ）参照）。シリコン層７１１はｐチ
ャネル型トランジスタを構成し、シリコン層７１２はｎチャネル型トランジスタを構成す
る。本実施例では、シリコン層７１１、７１２に対して、トランジスタのしきい値電圧を
調節するためのチャネルドーピングは行っていない。
次に、平行平板型プラズマＣＶＤ装置を用いて、酸化窒化シリコン膜７１３を厚さ１１
５ｎｍ形成した。酸化窒化シリコン膜７１３は、ゲート絶縁層を構成した。酸化窒化シリ
コン膜７１３のソースガスには、ＳｉＨ４およびＮ２Ｏを用いた。
次に、酸化窒化シリコン膜７１３を介して、シリコン層７１１およびシリコン層７１２
上に、それぞれ、ゲート電極７１４、ゲート電極７１５を形成した。ゲート電極７１４、
７１５は、膜厚３０ｎｍの窒化タンタル膜と、膜厚３７０ｎｍのタングステン膜の積層膜
でなる。窒化タンタル膜およびタングステン膜はスパッタ装置で成膜した。そして、ドラ
イエッチング装置により、これらの膜でなる積層膜を所望の形状にエッチングして、ゲー
ト電極７１４、７１５を形成した。
次に、ｎチャネル型トランジスタとなる領域をレジストでマスクした。そして、ドーピ
ング装置を用いて、シリコン層７１１にリンを添加した。リンの添加工程では、イオンの
ソースガスに、Ｈ２で希釈された５％ＰＨ３ガスを用い、ドーズ量を３．０×１０１５ｉ
ｏｎｓ／ｃｍ２とし、加速電圧を８０ｋＶとした。この工程で、ゲート電極７１４がマス
クとなって、シリコン層７１１にソース領域７１６、ドレイン領域７１７およびチャネル
形成領域７１８が自己整合的に形成される（図３５（Ｃ）参照）。
次いで、レジストを除去した後、ｐチャネル型トランジスタとなる領域を別のレジスト
でマスクした。そして、ドーピング装置を用いて、シリコン層７１２にボロンを添加した
。ボロンの添加工程では、イオンのソースガスに、Ｈ２で希釈された１５％Ｂ２Ｈ６ガス
を用い、ドーズ量を１．６×１０１６ｉｏｎｓ／ｃｍ２とし、加速電圧を８０ｋＶとした
。この工程で、ゲート電極７１５がマスクとなって、シリコン層７１２にソース領域７１
９、ドレイン領域７２０およびチャネル形成領域７２１が自己整合的に形成される（図３
５（Ｃ）参照）。
レジストを除去した後、プラズマＣＶＤ装置により、ソースガスには、ＳｉＨ４および
Ｎ２Ｏを用いて、厚さ５０ｎｍの酸化窒化シリコン膜７２３を形成した（図３５（Ｄ））
。次いで、シリコン層７１１に添加されたリン、およびシリコン層７１２に添加されたボ
ロンを活性化するため、５５０℃、４時間の加熱処理を行った。次に、プラズマＣＶＤ装
置において、厚さ１００ｎｍの窒化酸化シリコン膜７２４、および厚さ６００ｎｍの酸化
窒化シリコン膜７２５を連続して形成した。窒化酸化シリコン膜７２４のソースガスには
、ＳｉＨ４、ＮＨ３、Ｎ２ＯおよびＨ２を用いた。酸化窒化シリコン膜７２５のソースガ
スには、ＳｉＨ４およびＮ２Ｏを用いた。
次に、ゲート電極、ソース電極およびドレイン電極のためのコンタクトホールを形成し
た。まず、レジストのマスクを形成した。このマスクを用いて、酸化窒化シリコン膜７２
５に対して、フッ酸を用いたウェットエッチング処理を行った。さらに、同じマスクを用
いて、酸化窒化シリコン膜７１３、酸化窒化シリコン膜７２３および窒化酸化シリコン膜
７２４でなる積層膜に対して、ＣＨＦ３およびＨｅの混合ガスを用いたドライエッチング
処理を行った。以上により、ゲート電極７１４、７１５ならびに各領域７１６、７１７、
７１９、７２０に達するコンタクトホールを形成した。
次に、酸化窒化シリコン膜７２５上に、スパッタ装置により、厚さ１００ｎｍのチタン
膜、厚さ３００ｎｍの純アルミニウム膜、厚さ１００ｎｍのチタン膜の積層膜を形成した
。次にドライエッチング処理により、この積層構造をエッチングして、ｐチャネル型トラ
ンジスタのソース電極７２６およびドレイン電極７２７、ならびにｎチャネル型トランジ
スタのソース電極７２８およびドレイン電極７２９を形成した。かつ、ゲート電極７１４
およびゲート電極７１５に接続される電極も形成さした。以上の工程で、ＳＯＩ基板７０
０から作製されたｐチャネル型トランジスタおよびｎチャネル型トランジスタが完成する
。
本実施例では、ｐチャネル型トランジスタおよびｎチャネル型トランジスタについて、
ドレイン電流ＩＤ−ゲート電圧ＶＧ特性（以下、ＩＤ−ＶＧ特性と呼ぶ。）を測定した。
測定したトランジスタは、ｐチャネル型およびｎチャネル型共に、そのチャネル長は１０
μｍであり、チャネル幅は８μｍである。
ＩＤ−ＶＧ特性を測定した結果、レーザ照射工程を行ったＳＯＩ基板７００−３、７０
０−４からから作製したｐチャネル型トランジスタおよびｎチャネル型トランジスタは、
トランジスタとして動作することが分かった。これに対して、レーザ照射工程を行ってい
ないＳＯＩ基板７００−１、７００−２から作製したｐチャネル型トランジスタおよびｎ
チャネル型トランジスタは、トランジスタとして動作しないことが分かった。図３６（Ａ
）〜（Ｃ）および図３７（Ａ）〜（Ｃ）に各トランジスタのＩＤ−ＶＧ特性の測定結果を
示す。各図において、左側にｐチャネル型トランジスタのグラフを示し、右側にｎチャネ
ル型トランジスタのグラフを示す。
図３６（Ａ）、図３６（Ｂ）は、ＳＯＩ基板７００−３のデータであり、図３６（Ｃ）
は、ＳＯＩ基板７００−１のデータである。なお、図３６（Ａ）のＳＯＩ基板７００−３
のレーザ照射工程は、大気雰囲気で行い、レーザ光の照射エネルギー密度は５００ｍＪ／
ｃｍ２であった。図３６（Ｂ）では、レーザ照射工程は、窒素雰囲気で行い、レーザ光の
照射エネルギー密度は６００ｍＪ／ｃｍ２であった。なお、窒素雰囲気でレーザ照射処理
を行ったＳＯＩ基板７００−３では、レーザ光の照射エネルギー密度が４００ｍＪ／ｃｍ
２、および５００ｍＪ／ｃｍ２の場合も、６００ｍＪ／ｃｍ２の場合と同様、トランジス
タが機能していることを確認している。
また、図３７（Ａ）、図３７（Ｂ）は、ＳＯＩ基板７００−４のデータであり、図３７
（Ｃ）は、ＳＯＩ基板７００−２のデータである。図３７（Ａ）のＳＯＩ基板７００−４
のレーザ照射工程は、大気雰囲気で行い、レーザ光の照射エネルギー密度は５００ｍＪ／
ｃｍ２であった。図３７（Ｂ）では、レーザ照射工程は、窒素雰囲気で行い、レーザ光の
照射エネルギー密度は５００ｍＪ／ｃｍ２であった。なお、窒素雰囲気でレーザ照射処理
を行ったＳＯＩ基板７００−４では、レーザ光の照射エネルギー密度が４００ｍＪ／ｃｍ
２、および６００ｍＪ／ｃｍ２の場合も、５００ｍＪ／ｃｍ２の場合と同様、トランジス
タが動作することを確認している。
図３６および図３７のＩＤ−ＶＧ特性のグラフは、単結晶シリコン基板から分離された
シリコン層に対するレーザ光の照射処理の有無が、トランジスタとして動作するか否かを
決定していることを示している。よって、レーザ照射処理は、ガラス基板（歪み点が７０
０℃以下の基板）に貼り付けられたシリコン層から、動作可能なトランジスタを作製する
ための重要な処理である。そして、レーザ照射処理後に、シリコン層を薄膜化することで
、トランジスタの性能を向上させることが可能となる。
本実施例では、本明細書において表面の平坦性の指標に使用する平均面粗さＲａ、二乗
平均面粗さＲＭＳ、及び山谷の最大高低差Ｐ−Ｖについて説明する。
平均面粗さ（Ｒａ）とは、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）
で定義されている中心線平均粗さＲａを、測定面に対して適用できるよう三次元に拡張し
たものである。基準面から指定面までの偏差の絶対値を平均した値であり、式（１）で与
えられる。
測定面とは全測定データを示す面であり、式（２）で与えられる。
指定面とは、粗さ計測の対象となる面であり、座標（Ｘ１，Ｙ１）（Ｘ１，Ｙ２）（Ｘ
２，Ｙ１）（Ｘ２，Ｙ２）で表される４点により囲まれる長方形の領域とし、指定面が理
想的にフラットであるとしたときの面積をＳ０とする。よって、Ｓ０は式（３）から求め
られる。
基準面とは、指定面の高さの平均値をＺ０とするとき、Ｚ＝Ｚ０で表される平面である
。基準面はＸＹ平面と平行となる。Ｚ０は式（４）で求められる。
二乗平均面粗さ（ＲＭＳ）とは、断面曲線に対するＲＭＳを、測定面に対して適用でき
るように、平均面粗さ（Ｒａ）と同様に三次元に拡張したものである。基準面から指定面
までの偏差の自乗を平均した値の平方根であり、式（５）で与えられる。
山谷の最大高低差（Ｐ−Ｖ）とは、指定面において、最も高い山頂の標高Ｚｍａｘと最
も低い谷底の標高Ｚｍｉｎの差であり、式（６）で与えられる。
山谷の最大高低差（Ｐ−Ｖ）における山頂、谷底とは、ＪＩＳＢ０６０１：２００１（
ＩＳＯ４２８７：１９９７）で定義されている「山頂」、「谷底」を、それぞれ、三次元
に拡張したものである。山頂とは指定面の山において最も標高の高いところである。谷底
とは指定面の谷において最も標高の低いところである。
本実施例では、イオン注入層を形成する方法について説明する。
イオン注入層の形成は、水素（Ｈ）に由来するイオン（以下「水素イオン種」と呼ぶ）
を加速して、半導体基板に照射することにより行うことができる。より具体的には、水素
ガス又は水素を組成に含むガスをソースガス（原材料）として用い、ソースガスを励起し
て水素プラズマを発生させ、該水素プラズマ中の水素イオン種を半導体基板に対して照射
することで、半導体基板中にイオン注入層を形成している。
［水素プラズマ中のイオン］
上記のような水素プラズマ中には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋といった水素イオン種が存在
する。以下に、各水素イオン種の反応過程（生成過程、消滅過程）を示す反応式を列挙す
る。
ｅ＋Ｈ→ｅ＋Ｈ＋＋ｅ ・・・・・（ａ１）
ｅ＋Ｈ２→ｅ＋Ｈ２ ＋＋ｅ ・・・・・（ａ２）
ｅ＋Ｈ２→ｅ＋（Ｈ２）＊→ｅ＋Ｈ＋Ｈ ・・・・・（ａ３）
ｅ＋Ｈ２ ＋→ｅ＋（Ｈ２ ＋）＊→ｅ＋Ｈ＋＋Ｈ ・・・・・（ａ４）
Ｈ２ ＋＋Ｈ２→Ｈ３ ＋＋Ｈ ・・・・・（ａ５）
Ｈ２ ＋＋Ｈ２→Ｈ＋＋Ｈ＋Ｈ２ ・・・・・（ａ６）
ｅ＋Ｈ３ ＋→ｅ＋Ｈ＋＋Ｈ＋Ｈ ・・・・・（ａ７）
ｅ＋Ｈ３ ＋→Ｈ２＋Ｈ ・・・・・（ａ８）
ｅ＋Ｈ３ ＋→Ｈ＋Ｈ＋Ｈ ・・・・・（ａ９）
図３８に、上記の反応の一部を模式的に表したエネルギーダイアグラムを示す。なお、
図３８に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を
厳密に規定するものではない点に留意されたい。
［Ｈ３ ＋の生成過程］
上記のように、Ｈ３ ＋は、主として反応式（ａ５）により表される反応過程により生成
される。一方で、反応式（ａ５）と競合する反応として、反応式（ａ６）により表される
反応過程が存在する。Ｈ３ ＋が増加するためには、少なくとも、反応式（ａ５）の反応が
、反応式（ａ６）の反応より多く起こる必要がある（なお、Ｈ３ ＋が減少する反応として
は他にも（ａ７）、（ａ８）、（ａ９）が存在するため、（ａ５）の反応が（ａ６）の反
応より多いからといって、必ずしもＨ３ ＋が増加するとは限らない。）。反対に、反応式
（ａ５）の反応が、反応式（ａ６）の反応より少ない場合には、プラズマ中におけるＨ３
＋の割合は減少する。
各反応式において、右辺（最右辺）の生成物の増加量は、その左辺（最左辺）に示す原
料の濃度や、その反応に係る速度係数などに依存する。ここで、Ｈ２ ＋の運動エネルギー
が約１１ｅＶより小さい場合には（ａ５）の反応が主要となり（すなわち、反応式（ａ５
）に係る速度係数が、反応式（ａ６）に係る速度係数と比較して十分に大きくなり）、Ｈ
２ ＋の運動エネルギーが約１１ｅＶより大きい場合には（ａ６）の反応が主要となること
が実験的に確認されている。
荷電粒子は電場から力を受けて運動エネルギーを得る。該運動エネルギーは、電場によ
るポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と
衝突するまでの間に得る運動エネルギーは、荷電粒子が移動することによって失うポテン
シャルエネルギーに等しい。つまり、電場中において、他の粒子と衝突することなく長い
距離を移動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー（
の平均）は大きくなる傾向にある。このように、荷電粒子の運動エネルギーが増大する傾
向は、粒子の平均自由行程が大きい状況、すなわち、圧力が低い状況で生じ得る。
また、平均自由行程が小さくとも、衝突までに大きな運動エネルギーを得ることができ
る状況であれば、荷電粒子の運動エネルギーは大きくなる。すなわち、平均自由行程が小
さくとも、電位差が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると
言える。
これをＨ２ ＋に適用してみる。プラズマの生成に係るチャンバー内のように電場の存在
を前提とすれば、該チャンバー内の圧力が低い状況ではＨ２ ＋の運動エネルギーは大きく
なり、該チャンバー内の圧力が高い状況ではＨ２ ＋の運動エネルギーは小さくなる。つま
り、チャンバー内の圧力が低い状況では（ａ６）の反応が主要となるため、Ｈ３ ＋は減少
する傾向となり、チャンバー内の圧力が高い状況では（ａ５）の反応が主要となるため、
Ｈ３ ＋は増加する傾向となる。また、プラズマ生成領域における電場（又は電界）が強い
状況、すなわち、ある二点間の電位差が大きい状況では、Ｈ２ ＋の運動エネルギーは大き
くなる。反対の状況では、Ｈ２ ＋の運動エネルギーは小さくなる。つまり、電場が強い状
況では（ａ６）の反応が主要となるためＨ３ ＋は減少する傾向となり、電場が弱い状況で
は（ａ５）の反応が主要となるため、Ｈ３ ＋は増加する傾向となる。
［イオン源による差異］
ここで、イオン種の割合（特にＨ３ ＋の割合）が異なる例を示す。図３９は、１００％
水素ガス（イオン源の圧力：４．７×１０−２Ｐａ）から生成されるイオンの質量分析結
果を示すグラフである。横軸はイオンの質量である。スペクトル中、質量１、２、３のピ
ークは、それぞれ、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋に対応する。縦軸は、スペクトルの強度であり
、イオンの数に対応する。図３９では、質量が異なるイオンの数量を、質量３のイオンを
１００とした場合の相対比で表している。図３９から、上記イオン源により生成されるイ
オンの割合は、Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度となることが分かる。なお、この
ような割合のイオンは、プラズマを生成するプラズマソース部（イオン源）と、当該プラ
ズマからイオンビームを引き出すための引出電極などから構成されるイオンドーピング装
置によっても得ることができる。
図４０は、図３９とは異なるイオン源を用いた場合であって、イオン源の圧力がおおよ
そ３×１０−３Ｐａの時に、ＰＨ３から生成したイオンの質量分析結果を示すグラフであ
る。この質量分析結果は、水素イオン種に着目したものである。また、質量分析は、イオ
ン源から引き出されたイオンを測定することにより行った。図３９と同様、図４０のグラ
フの横軸はイオンの質量を示し、質量１、２、３のピークは、それぞれＨ＋、Ｈ２ ＋、Ｈ
３ ＋に対応する。その縦軸はイオンの数量に対応するスペクトルの強度である。図４０か
ら、プラズマ中のイオンの割合はＨ＋：Ｈ２ ＋：Ｈ３ ＋＝３７：５６：７程度であること
が分かる。なお、図４０はソースガスがＰＨ３の場合のデータであるが、ソースガスとし
て１００％水素ガスを用いたときも、水素イオン種の割合は同程度になる。
図４０のデータを得たイオン源の場合には、Ｈ＋、Ｈ２ ＋およびＨ３ ＋のうち、Ｈ３ ＋
が７％程度しか生成されていない。他方、図３９のデータを得たイオン源の場合には、Ｈ
３ ＋の割合を５０％以上（図３９のデータでは８０％程度）とすることが可能である。こ
れは、上記［Ｈ３ ＋の生成過程］の考察において明らかになったチャンバー内の圧力およ
び電場に起因するものと考えられる。
［Ｈ３ ＋の照射メカニズム］
図３９のような複数のイオン種を含むプラズマを生成し、生成されたイオン種を質量分
離しないで半導体基板に照射する場合、半導体基板の表面には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の
各イオンが照射される。イオンの照射からイオン注入層の形成までのメカニズムを考察す
るために、次の５種類のモデル（モデル１乃至５）を考える。
１．照射されるイオン種がＨ＋で、照射後もＨ＋（Ｈ）である場合
２．照射されるイオン種がＨ２ ＋で、照射後もＨ２ ＋（Ｈ２）のままである場合
３．照射されるイオン種がＨ２ ＋で、照射後に２個のＨ（Ｈ＋）に分裂する場合
４．照射されるイオン種がＨ３ ＋で、照射後もＨ３ ＋（Ｈ３）のままである場合
５．照射されるイオン種がＨ３ ＋で、照射後に３個のＨ（Ｈ＋）に分裂する場合
［シミュレーション結果と実測値との比較］
上記のモデル１乃至５を基にして、水素イオン種をＳｉ基板に照射するシミュレーショ
ンを行った。シミュレーション用のソフトウェアとして、ＳＲＩＭ（ｔｈｅ Ｓｔｏｐｐ
ｉｎｇ ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）を用いた。ＳＲＩ
Ｍは、モンテカルロ法によるイオン導入過程のシミュレーションソフトウェアであり、Ｔ
ＲＩＭ（ｔｈｅ Ｔｒａｎｓｐｏｒｔ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）の改良版
である。なお、ＳＲＩＭは非晶質構造を対象とするソフトウェアではあるが、高エネルギ
ー、高ドーズの条件で水素イオン種を照射する場合には、ＳＲＩＭを適用することが可能
である。それは、水素イオン種とＳｉ原子の衝突により、Ｓｉ基板の結晶構造が非単結晶
構造に変化するためである。
以下に、シミュレーション結果について説明する。なお、本実施例のシミュレーション
では、モデル２を用いた計算ではＨ２ ＋を質量２倍のＨ＋に置き換えている。また、モデ
ル３ではＨ２ ＋を運動エネルギー１／２のＨ＋に置き換え、モデル４ではＨ３ ＋を質量３
倍のＨ＋に置き換え、モデル５ではＨ３ ＋を運動エネルギー１／３のＨ＋に置き換えてい
る。
上記のモデル１乃至モデル５を用いて、加速電圧８０ｋＶで水素イオン種をＳｉ基板に
照射した場合（Ｈ換算で１０万個照射時）について、それぞれ、Ｓｉ基板中の水素元素（
Ｈ）の深さ方向の分布を計算した。図４１に、その計算結果を示す。さらに、図４１に、
Ｓｉ基板中の水素元素（Ｈ）の深さ方向の分布の実測値も示す。この実測値は、ＳＩＭＳ
（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定した
データ（以下、ＳＩＭＳデータと呼ぶ。）ある。ＳＩＭＳで測定した試料は、図３９のデ
ータを測定した条件で生成した水素イオン種（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）を、加速電圧８０
ｋＶで照射したＳｉ基板である。
図４１において、モデル１乃至モデル５を用いた計算値のグラフの縦軸は、それぞれ、
水素原子の数を示す右縦軸である。ＳＩＭＳデータのグラフの縦軸は、水素原子の濃度を
示す左縦軸である。計算値およびＳＩＭＳデータ共に、そのグラフの横軸はＳｉ基板表面
からの深さを表している。
実測値であるＳＩＭＳデータと計算値とを比較すると、モデル２およびモデル４は明ら
かにＳＩＭＳデータのグラフから外れており、また、ＳＩＭＳデータにはモデル３に対応
するピークは存在していない。このことから、モデル２乃至モデル４の寄与は、モデル１
およびモデル５の寄与よりも、相対的に小さいことが分かる。イオンの運動エネルギーの
単位がｋｅＶであるのに対して、Ｈ−Ｈの結合エネルギーは数ｅＶ程度に過ぎないことを
考えれば、モデル２およびモデル４の寄与が小さいのは、Ｓｉ元素との衝突により、大部
分のＨ２ ＋やＨ３ ＋が、Ｈ＋やＨに分離しているためと思われる。
従って、モデル２乃至モデル４は、以下の考察では考慮しない。次に、モデル１および
モデル５を用い、加速電圧が８０ｋＶ、６０ｋＶ、および４０ｋＶで、水素イオン種をＳ
ｉ基板に照射した場合（Ｈ換算で１０万個照射時）をシミュレーションした結果を説明す
る。
図４２乃至図４４に、Ｓｉ基板中の水素（Ｈ）の深さ方向の分布を計算した結果を示す
。図４２、図４３および図４４には、それぞれ、加速電圧が８０ｋＶ、６０ｋＶ、および
４０ｋＶの場合の計算結果が示されている。さらに、図４２乃至図４４には、実測値であ
るＳＩＭＳデータ、およびＳＩＭＳデータにフィッティングしたカーブ（以下、フィッテ
ィング関数と呼ぶ）も示されている。ＳＩＭＳで測定した試料は、図３９のデータを測定
した条件で生成した水素イオン種（Ｈ＋、Ｈ２ ＋、Ｈ３ ＋）を、加速電圧８０ｋＶ、６０
ｋＶ、または４０ｋＶで加速して、照射したＳｉ基板である。なお、モデル１およびモデ
ル５を用いた計算値のグラフの縦軸は右縦軸の水素原子の数であり、ＳＩＭＳデータおよ
びフィッティング関数のグラフの縦軸は左縦軸の水素原子の濃度である。また、各グラフ
の横軸はＳｉ基板表面からの深さを表している。
ここでは、フィッティング関数はモデル１およびモデル５を考慮して以下の計算式（ｆ
１）により求めている。計算式（ｆ１）中、Ｘ、Ｙはフィッティングに係るパラメータで
あり、Ｖは体積である。
［フィッティング関数］
＝Ｘ／Ｖ×［モデル１のデータ］＋Ｙ／Ｖ×［モデル５のデータ］・・・（ｆ１）
フィッティング関数の決定には、現実に照射されるイオン種の割合（Ｈ＋：Ｈ２ ＋：Ｈ
３ ＋＝１：１：８程度、図３９参照。）を考えれば、Ｈ２ ＋の寄与（すなわち、モデル３
）についても考慮すべきであるが、以下に示す理由により、ここでは、Ｈ２ ＋の寄与を除
外している。
・モデル３に示される照射過程により導入される水素は、モデル５の照射過程と比較して
僅かであるため、除外しても大きな影響はない（ＳＩＭＳデータにモデル３に対応するピ
ークが現れていない。図４１参照。）。
・モデル３によるＳｉ基板中の水素元素の深さ方向プロファイルは、モデル５の深さ方向
プロファイルとピーク位置が近いため（図４１参照。）、モデル３の寄与は、モデル５の
照射過程において生じるチャネリング（結晶の格子構造に起因する原子の移動）により隠
れてしまう可能性が高い。すなわち、モデル３のフィッティングパラメータを見積もるの
は困難である。これは、本シミュレーションが非晶質Ｓｉを前提としており、結晶性に起
因する影響を考慮していないことによるものである。
図４５に、計算式（ｆ１）のフィッティングパラメータを示す。いずれの加速電圧にお
いても、Ｓｉ基板に導入されるＨの数の比は、［モデル１］：［モデル５］＝１：４２〜
１：４５程度（モデル１におけるＨの数を１とした場合、モデル５におけるＨの数は４２
以上４５以下程度）であり、照射されるイオン種の数の比は、［Ｈ＋（モデル１）］：［
Ｈ３ ＋（モデル５）］＝１：１４〜１：１５程度（モデル１におけるＨ＋の数を１とした
場合、モデル５におけるＨ３ ＋の数は１４以上１５以下程度）である。モデル３を考慮し
ていないことや、非晶質Ｓｉと仮定して計算していることなどを考えれば、図４５に示す
比は、実際の照射に係る水素イオン種の比（Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度、図
３９参照。）に近い値が得られていると言える。
［Ｈ３ ＋を用いる効果］
図３９に示すようなＨ３ ＋の割合を高めた水素イオン種を基板に照射することで、Ｈ３
＋に起因する複数のメリットを享受することができる。例えば、Ｈ３ ＋はＨ＋やＨなどに
分離して基板内に導入されるため、主にＨ＋やＨ２ ＋を照射する場合と比較して、イオン
の導入効率を向上させることができる。これにより、ＳＯＩ基板の生産性向上を図ること
ができる。また、同様に、Ｈ３ ＋が分離した後のＨ＋やＨの運動エネルギーは小さくなる
傾向にあるから、薄い半導体層の製造に向いている。
なお、本実施例では、Ｈ３ ＋を効率的に照射するために、図３９に示すような水素イオ
ン種を照射可能なイオンドーピング装置を用いる方法について説明している。イオンドー
ピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を
用いてＨ３ ＋を照射することで、半導体特性の向上、ならびに、ＳＯＩ基板の大面積化、
低コスト化および生産性向上などの顕著な効果を得ることができる。一方で、Ｈ３ ＋の照
射を第一に考えるのであれば、イオンドーピング装置を用いることに限定して解釈する必
要はない。
１０１ ベース基板
１０２ 絶縁層
１０３ 窒化酸化シリコン膜
１０４ 酸化窒化シリコン膜
１０５ 接合層
１１１ 半導体基板
１１１’ 半導体基板
１１２ 保護膜
１１３ イオン注入層
１１４ 接合層
１１５ 半導体層
１１５Ａ 半導体層
１１５Ｂ 半導体層
１１６ 絶縁層
１１７ 酸化窒化シリコン膜
１１８ 窒化酸化シリコン膜
１２１ イオンビーム
１２２ レーザ光
１３１ ＳＯＩ基板
１３１Ａ ＳＯＩ基板
１３１Ｂ ＳＯＩ基板
１３２ ＳＯＩ基板
１３２Ａ ＳＯＩ基板
１３２Ｂ ＳＯＩ基板
１３３ ＳＯＩ基板
１３３Ａ ＳＯＩ基板
１３３Ｂ ＳＯＩ基板
１５１ 半導体層
１５２ 半導体層
１５３ ゲート絶縁層
１５４ ゲート電極
１５４−１ 第１導電層
１５４−２ 第２導電層
１５５ サイドウォール絶縁層
１５６ 窒化シリコン層
１５７ 高濃度不純物領域
１５８ 低濃度不純物領域
１５９ チャネル形成領域
１６０ 高濃度不純物領域
１６１ チャネル形成領域
１６３ 絶縁層
１６４ 層間絶縁層
１６５ コンタクトホール
１６６ コンタクトプラグ
１６７ 配線
１６８ 層間絶縁膜
２００ マイクロプロセッサ
２０１ 演算回路
２０２ 演算回路用制御部
２０３ 命令解析部
２０４ 制御部
２０５ タイミング制御部
２０６ レジスタ
２０７ レジスタ制御部
２０８ バスインターフェース
２０９ 読み出し専用メモリ（ＲＯＭ）
２１０ ＲＯＭインターフェース
２１１ ＲＦＣＰＵ
２１２ アナログ回路部
２１３ デジタル回路部
２１４ 共振回路
２１５ 整流回路
２１６ 定電圧回路
２１７ リセット回路
２１８ 発振回路
２１９ 復調回路
２２０ 変調回路
２２１ ＲＦインターフェース
２２２ 制御レジスタ
２２３ クロックコントローラ
２２４ ＣＰＵインターフェース
２２５ 中央処理ユニット
２２６ ランダムアクセスメモリ（ＲＡＭ）
２２７ 読み出し専用メモリ（ＲＯＭ）
２２８ アンテナ
２２９ 容量部
２３０ 電源管理回路
３０１ マザーガラス
３０２ 半導体層
３１０ 形成領域
３１１ 走査線駆動回路形成領域
３１２ 信号線駆動回路形成領域
３１３ 画素形成領域
３２１ 半導体層
３２２ 走査線
３２３ 信号線
３２４ 画素電極
３２５ ＴＦＴ
３２７ 層間絶縁膜
３２８ 電極
３２９ 柱状スペーサ
３３０ 配向膜
３３２ 対向基板
３３３ 対向電極
３３４ 配向膜
３３５ 液晶層
４０１ 選択用トランジスタ
４０２ 表示制御用トランジスタ
４０３ 半導体層
４０４ 半導体層
４０５ 走査線
４０６ 信号線
４０７ 電流供給線
４０８ 画素電極
４１１ 電極
４１２ ゲート電極
４１３ 電極
４２７ 層間絶縁膜
４２８ 隔壁層
４２９ ＥＬ層
４３０ 対向電極
４３１ 対向基板
４３２ 樹脂層
６００ 単結晶シリコン基板
６００’ 単結晶シリコン基板
６０１ 酸化窒化シリコン膜
６０２ 窒化酸化シリコン膜
６０３ イオン注入層
６０４ 酸化シリコン膜
６０５ ガラス基板
６０６ シリコン層
６０８ａ ＳＯＩ基板
６０８ｂ ＳＯＩ基板
６０８ｃ ＳＯＩ基板
６１０ レーザ光
６１１ シリコン層
６１２ シリコン層
６１５ 水素イオン
６３０ 単結晶シリコン基板
６３０’ 単結晶シリコン基板
６３１ 酸化窒化シリコン膜
６３２ 窒化酸化シリコン膜
６３３ イオン注入層
６３４ 酸化シリコン膜
６３５ ガラス基板
６３６ シリコン層
６３８ａ ＳＯＩ基板
６３８ｂ ＳＯＩ基板
６３８ｃ ＳＯＩ基板
６３８ｄ ＳＯＩ基板
６３９ シリコン層
６４０ レーザ光
６４１ シリコン層
６４２ シリコン層
６４５ 水素イオン
７００ ＳＯＩ基板
７０１ ガラス基板
７０２ 酸化シリコン膜
７０３ 窒化酸化シリコン膜
７０４ 酸化窒化シリコン膜
７０５ シリコン層
７１１ シリコン層
７１２ シリコン層
７１３ 酸化窒化シリコン膜
７１４ ゲート電極
７１５ ゲート電極
７１６ ソース領域
７１７ ドレイン領域
７１８ チャネル形成領域
７１９ ソース領域
７２０ ドレイン領域
７２１ チャネル形成領域
７２３ 酸化窒化シリコン膜
７２４ 窒化酸化シリコン膜
７２５ 酸化窒化シリコン膜
７２６ ソース電極
７２７ ドレイン電極
７２８ ソース電極
７２９ ドレイン電極
９０１ 携帯電話機
９０２ 表示部
９０３ 操作スイッチ
９１１ デジタルプレーヤー
９１２ 表示部
９１３ 操作部
９１４ イヤホン
９２１ 電子ブック
９２２ 表示部
９２３ 操作スイッチ

Claims (12)

  1. 半導体基板から分離された半導体層と、前記半導体層が固定されているベース基板を有するＳＯＩ基板の作製方法であり、
    前記半導体基板と、
    前記ベース基板と、
    加速されたイオン種でなるイオンビームを前記半導体基板に注入して、前記半導体基板の表面から所定の深さの領域に形成されたイオン注入層と、
    前記半導体基板に形成された接合層と、を用意し、
    前記イオン種の生成は、水素ガス、希ガス、ハロゲンガス及びハロゲン化合物ガスから選ばれた１種または複数種類のガスを含むソースガスを励起することで行われ、
    前記接合層と前記ベース基板を接合させることで、前記ベース基板と前記半導体基板を貼り合わせ、
    前記半導体基板の加熱によって前記イオン注入層に亀裂を生じさせ、前記半導体基板を前記ベース基板から分離することにより、前記半導体基板から分離された半導体層が固定されたベース基板を形成し、
    前記ベース基板に固定された前記半導体層に、不活性雰囲気でレーザ光を照射することにより、前記半導体層を部分的に溶融させ、
    前記レーザ光が照射された半導体層の厚さを薄くすることを特徴とするＳＯＩ基板の作製方法。
  2. 半導体基板から分離された半導体層と、前記半導体層が固定されているベース基板を有するＳＯＩ基板の作製方法であり、
    前記半導体基板と、
    前記ベース基板と、
    加速されたイオン種でなるイオンビームを前記半導体基板に注入して、前記半導体基板の表面から所定の深さの領域に形成されたイオン注入層と、
    前記ベース基板に形成された接合層と、を用意し、
    前記イオン種の生成は、水素ガス、希ガス、ハロゲンガス及びハロゲン化合物ガスから選ばれた１種または複数種類のガスを含むソースガスを励起することで行われ、
    前記接合層と前記半導体基板を接合させることで、前記ベース基板と前記半導体基板を貼り合わせ、
    前記半導体基板の加熱によって前記イオン注入層に亀裂を生じさせ、前記半導体基板を前記ベース基板から分離することにより、前記半導体基板から分離された半導体層が固定されたベース基板を形成し、
    前記ベース基板に固定された前記半導体層に、不活性雰囲気でレーザ光を照射することにより、前記半導体層を部分的に溶融させ、
    前記レーザ光が照射された半導体層の厚さを薄くすることを特徴とするＳＯＩ基板の作製方法。
  3. 半導体基板から分離された半導体層と、前記半導体層が固定されているベース基板を有するＳＯＩ基板の作製方法であり、
    前記半導体基板と、
    前記ベース基板と、
    加速されたイオン種でなるイオンビームを前記半導体基板に注入して、前記半導体基板の表面から所定の深さの領域に形成されたイオン注入層と、
    前記半導体基板に形成された第１の接合層と、
    前記ベース基板に形成された第２の接合層と、を用意し、
    前記イオンイオン種の生成は、水素ガス、希ガス、ハロゲンガス及びハロゲン化合物ガスから選ばれた１種または複数種類のガスを含むソースガスを励起することで行われ、
    前記第１接合層と前記第２接合層とを接合させることで、前記ベース基板と前記半導体基板を貼り合わせ、
    前記半導体基板の加熱によって前記イオン注入層に亀裂を生じさせ、前記半導体基板を前記ベース基板から分離することにより、前記半導体基板から分離された半導体層が固定されたベース基板を形成し、
    前記ベース基板に固定された前記半導体層に、不活性雰囲気でレーザ光を照射することにより、前記半導体層を部分的に溶融させ、
    前記レーザ光が照射された半導体層の厚さを薄くすることを特徴とするＳＯＩ基板の作製方法。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記加熱温度は、４００℃以上７００℃未満であることを特徴とするＳＯＩ基板の作製方法。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記接合層は、ＣＶＤ法により形成されたものであることを特徴とするＳＯＩ基板の作製方法。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記不活性雰囲気は窒素雰囲気であることを特徴とするＳＯＩ基板の作製方法。
  7. 請求項１乃至請求項６のいずれか一項において、
    前記イオン注入層の形成に、イオンドーピング装置を用いることを特徴とするＳＯＩ基板の作製方法。
  8. 請求項１乃至請求項６のいずれか一項において、
    前記ソースガスに水素ガスを用い、前記水素ガスから生成されたイオン種を質量分離して、Ｈ３ ＋を前記半導体基板に注入することを特徴とするＳＯＩ基板の作製方法。
  9. 請求項１乃至請求項６のいずれか一項において、
    前記ソースガスに水素ガスを用い、
    前記水素ガスを励起してＨ＋、Ｈ２ ＋及びＨ３ ＋を生成し、前記Ｈ＋、Ｈ２ ＋及びＨ３ ＋を含むイオンビームを注入して、前記イオン注入層を形成し、
    前記イオンビームは、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の総量に対してＨ３ ＋の割合が７０％以上であることを特徴とするＳＯＩ基板の作製方法。
  10. 請求項１乃至請求項９のいずれか一項において、
    前記レーザ光が照射された半導体層の厚さを、１００ｎｍ以下に薄くすることを特徴とするＳＯＩ基板の作製方法。
  11. 請求項１乃至請求項１０のいずれか一項において、
    前記半導体層にレーザ光を照射する前に、前記半導体層の厚さを薄くする工程を有することを特徴とするＳＯＩ基板の作製方法。
  12. 請求項１乃至請求項１１のいずれか一項において、前記ベース基板は、アルミノシリケートガラス基板、アルミノホウケイ酸ガラス基板、バリウムホウケイ酸ガラス基板のいずれかであることを特徴とするＳＯＩ基板の作製方法。
JP2013201079A 2007-05-18 2013-09-27 Ｓｏｉ基板の作製方法 Expired - Fee Related JP5849077B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013201079A JP5849077B2 (ja) 2007-05-18 2013-09-27 Ｓｏｉ基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007132380 2007-05-18
JP2007132380 2007-05-18
JP2013201079A JP5849077B2 (ja) 2007-05-18 2013-09-27 Ｓｏｉ基板の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008084606A Division JP2009004739A (ja) 2007-05-18 2008-03-27 Ｓｏｉ基板の作製方法、および半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2014017513A true JP2014017513A (ja) 2014-01-30
JP5849077B2 JP5849077B2 (ja) 2016-01-27

Family

ID=39689453

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008084606A Withdrawn JP2009004739A (ja) 2007-05-18 2008-03-27 Ｓｏｉ基板の作製方法、および半導体装置の作製方法
JP2013201079A Expired - Fee Related JP5849077B2 (ja) 2007-05-18 2013-09-27 Ｓｏｉ基板の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008084606A Withdrawn JP2009004739A (ja) 2007-05-18 2008-03-27 Ｓｏｉ基板の作製方法、および半導体装置の作製方法

Country Status (6)

Country Link
US (2) US7820524B2 (ja)
EP (1) EP1993127B1 (ja)
JP (2) JP2009004739A (ja)
KR (1) KR101434934B1 (ja)
CN (1) CN101308782B (ja)
TW (1) TWI478280B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157814A (ja) * 2016-03-03 2017-09-07 上海新昇半導體科技有限公司 Ｓｏｉ基板及びその製造方法
JP2017157815A (ja) * 2016-03-03 2017-09-07 上海新昇半導體科技有限公司 Ｓｏｉ基板及びその製造方法
KR20170103648A (ko) * 2016-03-03 2017-09-13 징 세미콘덕터 코포레이션 Soi 기판 및 그 제조방법

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101440930B1 (ko) * 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
JP2009088500A (ja) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
CN102646698B (zh) * 2007-09-14 2015-09-16 株式会社半导体能源研究所 半导体装置及电子设备
JP5527956B2 (ja) * 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5688203B2 (ja) * 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
CN101842910B (zh) * 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
JP5548356B2 (ja) * 2007-11-05 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5464843B2 (ja) * 2007-12-03 2014-04-09 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
US7767583B2 (en) * 2008-03-04 2010-08-03 Varian Semiconductor Equipment Associates, Inc. Method to improve uniformity of chemical mechanical polishing planarization
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2009260313A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
US7939389B2 (en) 2008-04-18 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8815657B2 (en) * 2008-09-05 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
CN101752455B (zh) * 2008-12-15 2011-12-07 中芯国际集成电路制造(上海)有限公司 太阳能电池的制造方法
JP2010161259A (ja) * 2009-01-09 2010-07-22 Toshiba Corp プロセスシミュレーションプログラム、プロセスシミュレーション方法、プロセスシミュレータ
JP2010239123A (ja) * 2009-03-12 2010-10-21 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
SG166060A1 (en) * 2009-04-22 2010-11-29 Semiconductor Energy Lab Method of manufacturing soi substrate
JP5713603B2 (ja) * 2009-09-02 2015-05-07 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8288249B2 (en) * 2010-01-26 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
CN102237369B (zh) * 2010-04-20 2013-01-16 北京大学 一种半导体锗基衬底材料及其制备方法
JP5618656B2 (ja) * 2010-07-09 2014-11-05 株式会社半導体エネルギー研究所 半導体基板の作製方法
US8610211B2 (en) * 2010-07-23 2013-12-17 International Business Machines Corporation Semiconductor-on-insulator (SOI) structure with selectively placed sub-insulator layer void(s) and method of forming the SOI structure
CN103069717B (zh) * 2010-08-06 2018-01-30 株式会社半导体能源研究所 半导体集成电路
JP5902917B2 (ja) 2010-11-12 2016-04-13 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP2012124473A (ja) * 2010-11-15 2012-06-28 Ngk Insulators Ltd 複合基板及び複合基板の製造方法
WO2012169060A1 (ja) * 2011-06-10 2012-12-13 三菱電機株式会社 半導体装置の製造方法
US8802534B2 (en) * 2011-06-14 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Method for forming SOI substrate and apparatus for forming the same
US9041147B2 (en) * 2012-01-10 2015-05-26 Sharp Kabushiki Kaisha Semiconductor substrate, thin film transistor, semiconductor circuit, liquid crystal display apparatus, electroluminescent apparatus, semiconductor substrate manufacturing method, and semiconductor substrate manufacturing apparatus
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103295878B (zh) * 2012-02-27 2016-05-25 中芯国际集成电路制造(上海)有限公司 一种多层纳米线结构的制造方法
US9024282B2 (en) 2013-03-08 2015-05-05 Varian Semiconductor Equipment Associates, Inc. Techniques and apparatus for high rate hydrogen implantation and co-implantion
US9165829B2 (en) 2013-10-02 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Double sided NMOS/PMOS structure and methods of forming the same
US9425063B2 (en) * 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
JP6165127B2 (ja) * 2014-12-22 2017-07-19 三菱重工工作機械株式会社 半導体装置及び半導体装置の製造方法
CN104681619B (zh) * 2015-01-21 2017-12-29 石以瑄 具有金属氮氧化物有源沟道的集成功率器件
CN106601663B (zh) * 2015-10-20 2019-05-31 上海新昇半导体科技有限公司 Soi衬底及其制备方法
JP6416140B2 (ja) * 2016-02-12 2018-10-31 信越化学工業株式会社 多結晶シリコン棒および多結晶シリコン棒の選別方法
US10580863B2 (en) * 2017-10-10 2020-03-03 Globalfoundries Inc. Transistor element with reduced lateral electrical field
JP7091121B2 (ja) * 2018-04-18 2022-06-27 信越石英株式会社 石英ガラス板
CN110739285A (zh) * 2019-10-30 2020-01-31 北京工业大学 硅基金属中间层化合物半导体晶圆的结构及制备方法
KR102566972B1 (ko) * 2022-11-18 2023-08-16 에스케이엔펄스 주식회사 반도체 소자 제조 장치용 부품, 이의 제조방법, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286318A (ja) * 1991-03-15 1992-10-12 Hitachi Ltd 多結晶半導体膜の製造方法
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2000294754A (ja) * 1999-04-07 2000-10-20 Denso Corp 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP2003163338A (ja) * 2001-08-22 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
JP2004031715A (ja) * 2002-06-27 2004-01-29 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2005005381A (ja) * 2003-06-10 2005-01-06 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法
WO2006117900A1 (ja) * 2005-04-26 2006-11-09 Sharp Kabushiki Kaisha 半導体装置の製造方法及び半導体装置
WO2007014320A2 (en) * 2005-07-27 2007-02-01 Silicon Genesis Corporation Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5383993A (en) * 1989-09-01 1995-01-24 Nippon Soken Inc. Method of bonding semiconductor substrates
KR920010885A (ko) * 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH0620895A (ja) 1992-07-06 1994-01-28 Sony Corp Ｓｏｉ基板の製造方法
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
JPH08255762A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体デバイスの製造方法
KR970052022A (ko) * 1995-12-30 1997-07-29 김주용 에스 오 아이 기판 제조방법
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH10284431A (ja) 1997-04-11 1998-10-23 Sharp Corp Ｓｏｉ基板の製造方法
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
JPH1140786A (ja) * 1997-07-18 1999-02-12 Denso Corp 半導体基板及びその製造方法
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP4602261B2 (ja) * 2001-08-10 2010-12-22 株式会社半導体エネルギー研究所 剥離方法および半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
JP4772258B2 (ja) 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4289837B2 (ja) * 2002-07-15 2009-07-01 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法
JP4328067B2 (ja) * 2002-07-31 2009-09-09 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法、並びにイオン注入装置
JP2004179649A (ja) * 2002-11-12 2004-06-24 Sony Corp 超薄型半導体装置の製造方法および製造装置
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
US7256779B2 (en) * 2003-05-08 2007-08-14 Nintendo Co., Ltd. Video game play using panoramically-composited depth-mapped cube mapping
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7410882B2 (en) * 2004-09-28 2008-08-12 Palo Alto Research Center Incorporated Method of manufacturing and structure of polycrystalline semiconductor thin-film heterostructures on dissimilar substrates
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
US7193294B2 (en) * 2004-12-03 2007-03-20 Toshiba Ceramics Co., Ltd. Semiconductor substrate comprising a support substrate which comprises a gettering site
JP4860287B2 (ja) * 2005-02-10 2012-01-25 株式会社半導体エネルギー研究所 ドーピング方法及び電界効果型トランジスタの作製方法
US7442631B2 (en) * 2005-02-10 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Doping method and method of manufacturing field effect transistor
JP4943663B2 (ja) * 2005-04-06 2012-05-30 シャープ株式会社 半導体装置の製造方法及び半導体装置並びに液晶表示装置
US7674687B2 (en) 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
JP4515377B2 (ja) 2005-11-08 2010-07-28 Ｎｔｎ株式会社 固定型等速自在継手
JP2007281316A (ja) * 2006-04-11 2007-10-25 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
KR101440930B1 (ko) * 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286318A (ja) * 1991-03-15 1992-10-12 Hitachi Ltd 多結晶半導体膜の製造方法
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2000294754A (ja) * 1999-04-07 2000-10-20 Denso Corp 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP2003163338A (ja) * 2001-08-22 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
JP2004031715A (ja) * 2002-06-27 2004-01-29 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2005005381A (ja) * 2003-06-10 2005-01-06 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
US20050006646A1 (en) * 2003-06-10 2005-01-13 Kazushi Nakano Manufacturing method for crystalline semiconductor material and manufacturing method for semiconductor device
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法
WO2006117900A1 (ja) * 2005-04-26 2006-11-09 Sharp Kabushiki Kaisha 半導体装置の製造方法及び半導体装置
WO2007014320A2 (en) * 2005-07-27 2007-02-01 Silicon Genesis Corporation Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process
JP2009507363A (ja) * 2005-07-27 2009-02-19 シリコン・ジェネシス・コーポレーション 制御された劈開プロセスを用いてプレート上の複数タイル部分を形成する方法および構造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157814A (ja) * 2016-03-03 2017-09-07 上海新昇半導體科技有限公司 Ｓｏｉ基板及びその製造方法
JP2017157815A (ja) * 2016-03-03 2017-09-07 上海新昇半導體科技有限公司 Ｓｏｉ基板及びその製造方法
KR20170103648A (ko) * 2016-03-03 2017-09-13 징 세미콘덕터 코포레이션 Soi 기판 및 그 제조방법
KR101869641B1 (ko) * 2016-03-03 2018-06-20 징 세미콘덕터 코포레이션 Soi 기판 및 그 제조방법
US10014210B2 (en) 2016-03-03 2018-07-03 Zing Semiconductor Corporation SOI substrate and manufacturing method thereof

Also Published As

Publication number Publication date
EP1993127A3 (en) 2010-06-23
CN101308782B (zh) 2012-10-17
US8895407B2 (en) 2014-11-25
JP2009004739A (ja) 2009-01-08
TWI478280B (zh) 2015-03-21
KR101434934B1 (ko) 2014-08-27
KR20080101658A (ko) 2008-11-21
US7820524B2 (en) 2010-10-26
US20110076837A1 (en) 2011-03-31
TW200849465A (en) 2008-12-16
CN101308782A (zh) 2008-11-19
EP1993127B1 (en) 2013-04-24
EP1993127A2 (en) 2008-11-19
JP5849077B2 (ja) 2016-01-27
US20080286952A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
JP5849077B2 (ja) Ｓｏｉ基板の作製方法
JP5394653B2 (ja) Ｓｏｉ基板の製造方法
US8093135B2 (en) Method of manufacturing semiconductor device
JP5527956B2 (ja) 半導体基板の製造方法
US7795111B2 (en) Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP5548351B2 (ja) 半導体装置の作製方法
JP5503866B2 (ja) Ｓｏｉ基板の作製方法
KR20080101653A (ko) 반도체 기판 및 반도체 장치 및 그 제조 방법
JP2009088497A (ja) 半導体装置及び電子機器
JP2010034523A (ja) Ｓｏｉ基板の作製方法
JP2010114431A (ja) Ｓｏｉ基板の作製方法
US20100173472A1 (en) Method for manufacturing soi substrate and method for manufacturing semiconductor device
US8815657B2 (en) Method of manufacturing semiconductor device
JP2010147313A (ja) Ｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151130

R150 Certificate of patent or registration of utility model

Ref document number: 5849077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees