JP5688203B2 - 半導体基板の作製方法 - Google Patents

半導体基板の作製方法 Download PDF

Info

Publication number
JP5688203B2
JP5688203B2 JP2008258236A JP2008258236A JP5688203B2 JP 5688203 B2 JP5688203 B2 JP 5688203B2 JP 2008258236 A JP2008258236 A JP 2008258236A JP 2008258236 A JP2008258236 A JP 2008258236A JP 5688203 B2 JP5688203 B2 JP 5688203B2
Authority
JP
Japan
Prior art keywords
layer
single crystal
crystal semiconductor
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008258236A
Other languages
English (en)
Other versions
JP2009135437A (ja
JP2009135437A5 (ja
Inventor
下村　明久
明久 下村
史人 井坂
史人 井坂
庸治 永野
庸治 永野
純平 桃
純平 桃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008258236A priority Critical patent/JP5688203B2/ja
Publication of JP2009135437A publication Critical patent/JP2009135437A/ja
Publication of JP2009135437A5 publication Critical patent/JP2009135437A5/ja
Application granted granted Critical
Publication of JP5688203B2 publication Critical patent/JP5688203B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Description

本発明は、バッファ層を介して単結晶半導体層が固定された半導体基板の作製方法、当該作製方法を用いて作製された半導体装置、及び当該半導体装置を具備する電子機器に関する。
近年、バルク状のシリコンウエハに代わり、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。絶縁層上に形成された薄い単結晶シリコン層の特長を生かすことで、集積回路中のトランジスタの半導体層を完全に分離して形成することができ、またトランジスタを完全空乏型とすることができるため、高集積、高速駆動、低消費電力など付加価値の高い半導体集積回路が実現できる。
ＳＯＩ基板として、ＳＩＭＯＸ基板、貼り合わせ基板が知られている。例えばＳＩＭＯＸ基板は、単結晶シリコン基板に酸素イオンを注入し、１３００℃以上で熱処理して埋め込み酸化膜（ＢＯＸ；Ｂｕｒｉｅｄ Ｏｘｉｄｅ）層を形成することにより、表面に単結晶シリコン薄膜を形成してＳＯＩ構造を得ている。
貼り合わせ基板は、酸化膜を介して２枚の単結晶シリコン基板（ベース基板およびボンド基板）を貼り合わせ、一方の単結晶シリコン基板（ボンド基板）を裏面（貼り合わせた面ではない面）から薄膜化することにより、単結晶シリコン薄膜を形成してＳＯＩ構造を得ている。研削や研磨では均一で薄い単結晶シリコン薄膜を形成することが難しいため、スマートカット（登録商標）と呼ばれる水素イオン注入を利用する技術が提案されている（例えば、特許文献１参照）。
このＳＯＩ基板の作製方法の概要を説明すると、シリコンウエハに水素イオンを注入することによって、表面から所定の深さにイオン注入層を形成する。次に、ベース基板となる別のシリコンウエハを酸化して酸化シリコン膜を形成する。その後、水素イオンを注入したシリコンウエハと、別のシリコンウエハの酸化シリコン膜とを接合させて、２枚のシリコンウエハを貼り合わせる。そして、加熱処理によって、イオン注入層を分離面としてシリコンウエハを分離させることで、ベース基板に薄い単結晶シリコン層が貼り付けられた基板が形成される。
また、ガラス基板に単結晶シリコン層が貼り付けられたＳＯＩ基板を形成する方法が知られている（例えば、特許文献２参照）。特許文献２では、水素イオン注入によって形成された欠陥層や、分離面の数ｎｍ〜数十ｎｍの段差を除去するために、分離面を機械研磨している。
また、本出願人は、特許文献３及び特許文献４にスマートカット（登録商標）を利用して耐熱性の高い基板を支持基板として用いる半導体装置の作製方法を開示し、特許文献５にスマートカット（登録商標）を利用して支持基板として透光性基板を用いた半導体装置の作製方法を開示している。
特開平５−２１１１２８号公報 特開平１１−０９７３７９号公報 特開平１１−１６３３６３号公報 特開２０００−０１２８６４号公報 特開２０００−１５０９０５号公報
ガラス基板はシリコンウエハよりも大面積であり、安価であることから、ガラス基板を支持基板として用いることで、大面積で安価なＳＯＩ基板を作製することが可能になる。しかしながら、ガラス基板は、歪み点が７００℃以下であり、耐熱性が低い。このため、ガラス基板の耐熱温度を超える温度で加熱することはできず、プロセス温度は７００℃以下に制限されてしまう。つまり、分離面における結晶欠陥の除去、表面の平坦化の工程にも、プロセス温度の制約がある。
従来、シリコンウエハに貼り付けられた半導体層の結晶欠陥の除去は、１０００℃以上の温度で加熱することで実現できるが、歪み点が７００℃以下のガラス基板に貼り付けられた半導体層の結晶欠陥の除去には、このような高温プロセスは用いることができない。すなわち、従来では、歪み点が７００℃以下のガラス基板に貼り付けられた単結晶半導体層を、加工する前の単結晶半導体基板と同程度の結晶性を有する単結晶半導体層に回復させる再結晶化方法は確立されていない。
また、ガラス基板はシリコンウエハよりも撓みやすく、表面にうねりがある。特に一辺が３０ｃｍを超える大面積のガラス基板に対して機械研磨による処理を行うことは困難である。よって、加工精度や、歩留まり等の観点から、分離面の機械研磨による処理は、支持基板に貼り付けられた半導体層の平坦化処理に用いることは推奨されない。その一方で、高性能な半導体素子を作製するには、分離面における表面の凹凸を抑えることが要求されている。それは、ＳＯＩ基板からトランジスタを作製する場合、半導体層上にゲート絶縁層を介してゲート電極が形成される。よって、半導体層の凹凸が大きいと、絶縁耐圧性の高いゲート絶縁層を作製することが困難である。そのため、絶縁耐圧性を高めるために厚いゲート絶縁層が必要になる。よって、半導体層の表面の凹凸が大きいと、電界効果移動度が低下する、しきい値電圧値の大きさが増加するなど、半導体素子の性能が低下する。
このように、耐熱性が低く、撓みやすいガラス基板のような基板が支持基板に用いられると、シリコンウエハから分離されて支持基板上に固定された半導体層の表面凹凸を改善することが困難であるいという問題が顕在化する。
このような問題点に鑑み、本発明は、耐熱性の低い基板が支持基板に用いられたとしても、高性能な半導体素子を形成することを可能とする半導体基板の作製方法を提供することを課題の１つとする。
本発明の半導体基板の作製方法の１つは、単結晶半導体基板および支持基板を用意し、ソースガスを励起してイオンを含むプラズマを生成し、単結晶半導体基板の一方の面から、プラズマに含まれるイオンを単結晶半導体基板に添加して、単結晶半導体基板の表面から所定の深さの領域に損傷層を形成し、支持基板または単結晶半導体基板の少なくとも一方の面上にバッファ層を形成し、バッファ層を介して支持基板と単結晶半導体基板を密着させ、バッファ層の表面と当該バッファ層との接触面とを接合させることで、支持基板と単結晶半導体基板を貼り合わせ、単結晶半導体基板の加熱によって損傷層を分離面として、単結晶半導体基板を支持基板から分離することにより、単結晶半導体基板から分離された単結晶半導体層が固定された支持基板を形成し、前記単結晶半導体層を有する側より前記単結晶半導体層にレーザビームを照射して、前記単結晶半導体層のレーザビームが照射されている領域の表面から深さ方向の一部の領域を溶融することで、前記単結晶半導体層の溶融部分を再結晶化させるものである。
ここでは、単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分において同じ方向を向いている結晶のことをいい、かつ結晶と結晶との間に結晶粒界が存在しない結晶である。なお、本明細書では、結晶欠陥やダングリングボンドを含んでいても、上記のように結晶軸の方向が揃っており、粒界が存在していない結晶であるものは単結晶とする。また、単結晶半導体層の再結晶化とは、単結晶構造の半導体層が、その単結晶構造と異なる状態（例えば、液相状態）を経て、再び単結晶構造になることをいう。あるいは、単結晶半導体層の再結晶化とは、単結晶半導体層を再結晶化して、単結晶半導体層を形成することをいう。
単結晶半導体層側からのレーザビームの照射により、単結晶半導体層のレーザビームが照射されている領域の表面から深さ方向の一部の領域を溶融させることができる。例えば、単結晶半導体層とバッファ層が接する界面及び界面近傍の領域を残して単結晶半導体層を溶融させることができる。
本発明の半導体基板の作製方法において、不活性気体雰囲気中で、半導体層にレーザビームを照射することが好ましい。
本発明の半導体基板の作製方法において、単結晶半導体層に照射するレーザビームの断面形状を線状、正方形、または長方形とすることができる。このような断面形状を有するレーザビームを走査することにより、溶融させて再結晶化が生じる場所を移動させることができる。また、レーザビームの照射を繰り返し同じ面に対して行うことにより、単結晶半導体層が溶融している時間を延長させるため、部分的に単結晶の精製が繰り返し行われ、優れた特性を有する単結晶半導体層を得ることができる。
なお、レーザビームを単結晶半導体層に照射して、単結晶半導体層のレーザビームが照射されている領域の表面から深さ方向の一部の領域を溶融させることにより、以下の効果を得ることが可能である。
本発明の半導体基板の作製方法による効果の一として、単結晶半導体層側からのレーザビームの照射により、単結晶半導体層の表面及び深さ方向の一部の領域を溶融することができる。このことにより、表面張力の作用で被照射面である単結晶半導体層表面の平坦性が格段に向上させることができる。
本発明の半導体基板の作製方法による効果の一として、単結晶半導体層をレーザビームの照射し加熱することで、単結晶半導体基板に損傷層を形成した際の単結晶半導体層中の格子欠陥を低減させることができ、よりよい単結晶半導体層を得ることができる。レーザビームを照射した単結晶半導体層の被照射領域は、単結晶半導体層の表面及び深さ方向の一部の領域を溶融し、溶融せずに残った単結晶半導体層の面方位をもとにして再結晶化させた結果、優れた特性を有する単結晶半導体層を得ることができる。
上述した特許文献１〜５は、平坦化するためには、機械研磨を行うことを主たるプロセスとしているため、本発明の歪み点が７００℃以下のガラス基板を用いることの課題、溶融している時間を延長する構成、及び効果に関して全く想定されておらず、大きく異なっている。
また、単結晶半導体層に対して単結晶半導体層側よりレーザビームを照射し、単結晶半導体層の表面及び深さ方向の一部の領域を溶融させ、溶融せずに残った単結晶半導体層の面方位をもとにして再結晶化させてよりよい単結晶を得る方法に関して、革新的な技術である。また、このようなレーザビームの利用方法は、従来の技術では全く想定されておらず、極めて新しい概念である。
本発明の半導体基板の作製方法は、プロセス温度７００℃以下で、単結晶半導体基板から分離された単結晶半導体層の表面及び深さ方向の一部の領域を溶融することで、溶融せずに残った単結晶半導体層の面方位をもとにして再結晶化して、結晶性を回復させることができる。また、プロセス温度７００℃以下で、単結晶半導体基板から分離された単結晶半導体層の平坦化することができる。
以下に、本発明を説明する。本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は実施形態および実施例の記載内容に限定して解釈されるものではない。また、異なる図面間で同じ参照符号が付されている要素は同じ要素を表しており、材料、形状、作製方法などについて繰り返しになる説明は省略している。
（実施の形態１）
図１は、半導体基板の構成例を示す斜視図である。半導体基板１０は、支持基板１００に単結晶半導体層１１６が貼り付けられている。単結晶半導体層１１６はバッファ層１０１を介して支持基板１００に設けられており、半導体基板１０はいわゆるＳＯＩ構造の基板であり、絶縁層上に単結晶半導体層が形成されている基板である。
バッファ層１０１は、単層構造でもよいし、膜を２層以上積層した多層構造でもよい。本実施形態ではバッファ層１０１は３層構造であり、支持基板１００側から、接合層１１４、絶縁膜１１２ｂ、絶縁膜１１２ａが積層されている。接合層１１４は絶縁膜で形成されている。また、絶縁膜１１２ａは、バリア層として機能する絶縁膜である。バリア層は、半導体基板を作製時、およびこの半導体基板を用いた半導体装置の作製時に、アルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物（代表的には、ナトリウム）が、支持基板１００側から単結晶半導体層１１６に侵入することを防ぐ膜である。バリア層を形成することで、半導体装置が不純物で汚染されることを防止できるため、その信頼性を向上させることができる。
単結晶半導体層１１６は、単結晶半導体基板を薄膜化することで形成される層である。単結晶半導体基板には、市販の半導体基板を用いることができ、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板も用いることができる。
支持基板１００は、絶縁表面を有する基板を用いる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。好ましくは支持基板１００としてガラス基板を用いるのがよい。ガラス基板には、熱膨張係数が２５×１０−７／℃以上５０×１０−７／℃以下（好ましくは、３０×１０−７／℃以上４０×１０−７／℃以下）であり、歪み点が５８０℃以上７００℃以下、好ましくは、６５０℃以上６９０℃以下である基板を用いることが好ましい。また、半導体装置の汚染を抑えるため、ガラス基板は無アルカリガラス基板が好ましい。無アルカリガラス基板の材料には、、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料などがある。例えば、支持基板１００として、無アルカリガラス基板（商品名ＡＮ１００）、無アルカリガラス基板（商品名ＥＡＧＬＥ２０００（登録商標））または無アルカリガラス基板（商品名ＥＡＧＬＥＸＧ（登録商標））を用いることが好ましい。
無アルカリガラス基板（商品名ＡＮ１００）は物性値として、比重２．５１ｇ／ｃｍ３、ポワソン比０．２２、ヤング率７７ＧＰａ、熱膨張率３８×１０−７／℃を有する。
無アルカリガラス基板（商品名ＥＡＧＬＥ２０００（登録商標））は物性値として、比重２．３７ｇ／ｃｍ３、ポワソン比０．２３、ヤング率７０．９ＧＰａ、熱膨張率３１．８×１０−７／℃を有する。
以下、図２〜図４を参照して、図１に示す半導体基板１０の作製方法を説明する。
まず、単結晶半導体基板１１０を準備する。単結晶半導体基板１１０は、所望の大きさ、形状に加工されている。図２は、単結晶半導体基板１１０の構成の一例を示す外観図である。矩形状の支持基板１００に貼り合わせること、および縮小投影型露光装置などの露光装置の露光領域が矩形であること等を考慮すると、図２に示すように単結晶半導体基板１１０の形状は矩形であることが好ましい。なお、本明細書において、特段の断りがない場合、矩形には正方形および長方形を含む。
もちろん、単結晶半導体基板１１０には、図２の形状の基板に限定されるものではなく、様々な形状の単結晶半導体基板を用いることができる。例えば、円形、五角形、六角形などの多角形の基板を用いることができる。もちろん、市販の円盤状の半導体ウエハを単結晶半導体基板１１０に用いることも可能である。
矩形の単結晶半導体基板１１０は、市販の円形状のバルク単結晶半導体基板１１１を切断することで形成することができる。基板の切断には、ダイサー或いはワイヤソー等の切断装置、レーザ切断、プラズマ切断、電子ビーム切断、その他任意の切断手段を用いることができる。また、基板として薄片化する前の半導体基板製造用のインゴットを、その断面が矩形になるように直方体状に加工し、この直方体状のインゴットを薄片化することでも、矩形状の単結晶半導体基板１１０を製造することができる。
なお、単結晶半導体基板１１０に、単結晶シリコン基板のような結晶構造がダイヤモンド構造の第１４族元素でなる基板を用いる場合は、その主表面の面方位は、（１００）であってもよいし、（１１０）面であってもよいし、（１１１）であってもよい。（１００）の単結晶半導体基板１１０を用いることで、単結晶半導体層１１６とその表面に形成される絶縁層との界面準位密度を小さくすることができるため、電界効果型トランジスタの作製に好適である。
なお単結晶半導体基板１１０として、市販の円盤状の単結晶シリコン基板を用いる場合には、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）サイズ、直径１８インチ（４５０ｍｍ）サイズの円形のものが代表的である。なお、形状は円形に限られず矩形状に加工したシリコン基板を用いることも可能である。大型の単結晶半導体基板を用いて作製することにより、量産性に富んだ作製方法とすることができる。
次に、図３（Ａ）に示すように、単結晶半導体基板１１０上に絶縁層１１２を形成する。絶縁層１１２は単層構造、２層以上の多層構造とすることができる。その厚さは５ｎｍ以上４００ｎｍ以下とすることができる。絶縁層１１２を構成する膜には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜などのシリコンまたはゲルマニウムを組成に含む絶縁膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒化アルミニウムなどの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウムなどの金属の窒化酸化物でなる絶縁膜を用いることもできる。
なお、本明細書において、酸化窒化物とは、その組成として、窒素原子よりも酸素原子の数が多い物質とし、また、窒化酸化物とは、その組成として、酸素原子より窒素原子の数が多い物質とする。例えば、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、珪素が２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を１００原子％としたとき、窒素、酸素、珪素及び水素の含有比率が上記の範囲内に含まれるものとする。
絶縁層１１２を構成する絶縁膜は、ＣＶＤ法、スパッタ法、単結晶半導体基板１１０を酸化するまたは窒化するなどの方法により形成することができる。
絶縁層１１２には、ナトリウムが単結晶半導体層１１６に侵入することを防ぐためのバリア層を含むことが好ましい。バリア層は１層でも２層以上でもよい。例えば、支持基板１００にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いた場合、支持基板１００が加熱されたりすると、このような不純物が支持基板１００から単結晶半導体層１１６に拡散するおそれがある。よって、バリア層を形成することで、このようなアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物が単結晶半導体層１１６に移動することを防止することができる。バリア層として機能する膜には、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などがある。このような膜を含ませることで、絶縁層１１２をバリア層として機能させることができる。
例えば、絶縁層１１２を単層構造とする場合は、バリア層として機能する膜で絶縁層１１２を形成することが好ましい。この場合、厚さ５ｎｍ以上２００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で、単層構造の絶縁層１１２を形成することができる。
絶縁層１１２を、バリア層を１層含む２層構造の膜とする場合は、上層は、ナトリウムなどの不純物をブロッキングするためのバリア層で構成する。上層は、厚さ５ｎｍ〜２００ｎｍの窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜で形成することができる。バリア層として機能するこれらの膜は、不純物の拡散を防止するブロッキング効果が高いが、内部応力が高い。そのため、単結晶半導体基板１１０と接する下層の絶縁膜には、上層の絶縁膜の応力を緩和する効果のある膜を選択することが好ましい。このような絶縁膜には、酸化シリコン膜および酸化窒化シリコン膜、および単結晶半導体基板１１０を熱酸化して形成した熱酸化膜などがある。下層の絶縁膜の厚さは５ｎｍ以上３００ｎｍ以下とすることができる。
本実施の形態では、絶縁層１１２を絶縁膜１１２ａと絶縁膜１１２ｂでなる２層構造とする。絶縁層１１２をブロッキング膜として機能させる絶縁膜１１２ａと絶縁膜１１２ｂの組み合わせは、例えば、酸化シリコン膜と窒化シリコン膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒化酸化シリコン膜、酸化窒化シリコン膜と窒化酸化シリコン膜などがある。
例えば、下層の絶縁膜１１２ａは、プロセスガスにＳｉＨ４およびＮ２Ｏを用いてプラズマ励起ＣＶＤ法（以下、「ＰＥＣＶＤ法」という。）で形成した酸化窒化シリコン膜で形成することができる。また、絶縁膜１１２ａとして、プロセスガスに有機シランガスと酸素を用いて、ＰＥＣＶＤ法で酸化シリコン膜を形成することもできる。また、単結晶半導体基板１１０を酸化することで形成された酸化膜を絶縁膜１１２ａとすることもできる。
有機シランとは、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、またはトリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などの化合物である。
上層の絶縁膜１１２ｂは、プロセスガスにＳｉＨ４、Ｎ２Ｏ、ＮＨ３およびＨ２を用いてＰＥＣＶＤ法で形成した窒化酸化シリコン膜で、または、プロセスガスにＳｉＨ４、Ｎ２、ＮＨ３およびＨ２を用いてＰＥＣＶＤ法で形成した窒化シリコン膜で形成することができる。
例えば、ＰＥＣＶＤ法で、酸化窒化シリコンでなる絶縁膜１１２ａ、窒化酸化シリコンでなる絶縁膜１１２ｂを形成する場合、単結晶半導体基板１１０をＰＥＣＶＤ装置のチャンバーに搬入する。そして、絶縁膜１１２ａの形成用プロセスガスとしてＳｉＨ４およびＮ２Ｏをチャンバーに供給し、このプロセスガスのプラズマを生成し、窒化酸化シリコン膜を単結晶半導体基板１１０上に形成する。次に、チャンバーに導入するガスを絶縁膜１１２ｂ形成用のプロセスガスに変更する。ここでは、ＳｉＨ４、ＮＨ３およびＨ２およびＮ２Ｏを用いる。これらの混合ガスのプラズマを生成して、酸化窒化シリコン膜上に窒化酸化シリコン膜を連続して形成する。また、複数のチャンバーを有するＰＥＣＶＤ装置を用いる場合は、酸化窒化シリコン膜と窒化酸化シリコン膜と異なるチャンバーで形成することもできる。もちろん、チャンバーに導入するガスを変更することで、下層に酸化シリコン膜を形成することもできるし、上層に窒化シリコン膜を形成することもできる。
上記のように絶縁膜１１２ａおよび絶縁膜１１２ｂを形成することで、スループット良く、単結晶半導体基板１１０に絶縁層１１２を形成することができる。また、大気に触れさせることなく絶縁膜１１２ａ、絶縁膜１１２ｂを形成できるので、絶縁膜１１２ａと絶縁膜１１２ｂの界面が大気によって汚染されることを防止することができる。
また、絶縁膜１１２ａとして、単結晶半導体基板１１０を酸化処理して酸化膜を形成することができる。この酸化膜を形成するための、熱酸化処理には、ドライ酸化でも良いが、酸化雰囲気中にハロゲンを含むガスを添加することが好ましい。ハロゲンを含んだ酸化膜を絶縁膜１１２ａとして形成することができる。ハロゲンを含むガスとして、ＨＣｌ、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ、ＣｌＦ、ＢＣｌ３、Ｆ、Ｂｒ２などから選ばれた一種類又は複数種類のガスを用いることができる。
例えば、酸素に対しＨＣｌを０．５〜１０体積％（好ましくは３体積％）の割合で含む雰囲気中で、７００℃以上の温度で熱処理を行う。９５０℃以上１１００℃以下の加熱温度で熱酸化を行うとよい。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚は、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜２００ｎｍ）、例えば１００ｎｍの厚さとすることができる。
このような温度範囲で酸化処理を行うことで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に、金属不純物を除去する効果がある。すなわち、塩素の作用より、金属などの不純物が揮発性の塩化物となって気相中へ離脱して、単結晶半導体基板１１０から除去される。また、酸化処理に含まれるハロゲン元素により、単結晶半導体基板１１０の表面の未結合手が終端されるため、酸化膜と単結晶半導体基板１１０との界面の局在準位密度が低減できる。
このハロゲンを含む雰囲気での熱酸化処理により、酸化膜にハロゲンを含ませることができる。ハロゲン元素を１×１０１７ａｔｏｍｓ／ｃｍ３〜５×１０２０ａｔｏｍｓ／ｃｍ３の濃度で含ませることにより、半導体基板１０において、金属などの不純物を捕獲して単結晶半導体層１１６の汚染を防止する保護膜としての機能させることができる。
また、絶縁膜１１２ａにハロゲンを含ませるには、フッ化物ガスまたはフッ素ガスを含むＰＥＣＶＤ装置のチャンバーで、絶縁膜１１２ａを形成することでも実現できる。このようなチャンバーに絶縁膜１１２ａ形成用プロセスガスを導入し、このプロセスガスを励起してプラズマを生成し、当該プラズマに含まれる活性種の化学反応により、単結晶半導体基板１１０上に絶縁膜１１２ａを形成する。
ＰＥＣＶＤ装置のチャンバーにフッ素化合物ガスを含ませるには、フッ化物ガスを用いたプラズマガスエッチングによってチャンバーをクリーニングすることで実現できる。ＰＥＣＶＤ装置で膜を形成すると、基板表面だけでなく、チャンバーの内壁、電極、基板ホルダーなどにも原料が反応した生成物が堆積する。この堆積物はパーティクルやダストの原因となる。そこで、このような堆積物を除去するクリーニング工程が定期的に行われる。チャンバーのクリーニング方法の代表的な１つとして、プラズマガスエッチングによる方法がある。チャンバーにＮＦ３などのフッ化物ガスを導入して、フッ化物ガスを励起してプラズマ化することで、フッ素ラジカルを生成し、堆積物をエッチングして除去する方法である。フッ素ラジカルと反応して生成されたフッ化物は蒸気圧が高いため、排気系によって反応容器から除去される。
プラズマガスエッチングによるクリーニングを行うことで、クリーニングガスとして用いてフッ化物ガスが、チャンバーの内壁や、チャンバーに設けられている電極、各種の治具に吸着する。つまり、チャンバーにフッ化物ガスを含むませることができる。なお、フッ化物ガスチャンバーに含ませる方法には、チャンバーをフッ化物ガスによりクリーニングして、チャンバーにフッ化物ガスを残留させる方法を用いることができる。
例えば、ＳｉＨ４およびＮ２Ｏから、ＰＥＣＶＤ法で酸化窒化シリコン膜を絶縁膜１１２ａする場合、チャンバーにＳｉＨ４およびＮ２Ｏを供給し、これらのガスを励起しプラズマを生成することで、チャンバーに残存しているフッ化物ガスも励起し、フッ素ラジカルが生成される。よって、酸化窒化シリコン膜にフッ素を含ませることができる。また、チャンバーに残存しているフッ化物は微量であり、酸化窒化シリコン膜の形成中に供給されないため、酸化窒化シリコン膜の形成の初期の段階にフッ素が取り込まれることとなる。よって、絶縁膜１１２ａにおいて、単結晶半導体基板１１０と絶縁膜１１２ａ（絶縁層１１２）の界面、またはその近傍のフッ素濃度を高くすることができる。つまり、図１の半導体基板１０の絶縁層１１２においては、単結晶半導体層１１６との界面、またはその界面の近傍のフッ素濃度を高くすることができる。
このような領域にフッ素を含ませることにより、単結晶半導体層１１６との界面における半導体の未結合手がフッ素で終端することができるため、単結晶半導体層１１６と絶縁層１１２との界面準位密度を低減できる。また、支持基板１００からナトリウムなどの不純物が絶縁層１１２に拡散した場合でも、フッ素が存在することで、フッ素により金属を捕獲することができるため、単結晶半導体層１１６の金属汚染を防止することができる。
フッ化物ガスの代わりにフッ素（Ｆ２）ガスをチャンバーに含ませることもできる。フッ化物とは、組成にフッ素（Ｆ）を含む化合物である。フッ化物ガスには、ＯＦ２、ＣｌＦ３、ＮＦ３、ＦＮＯ、Ｆ３ＮＯ、ＳＦ６、ＳＦ５ＮＯ、ＳＯＦ２などから選ばれたガスを用いることができる。
次に、図３（Ｂ）に示すように、絶縁層１１２を介して、電界で加速されたイオンでなるイオンビーム１２１を単結晶半導体基板１１０に添加して、単結晶半導体基板１１０の表面から所定の深さの領域に、損傷層１１３を形成する。イオンビーム１２１は、ソースガスを励起して、ソースガスのプラズマを生成し、プラズマから電界の作用により、プラズマに含まれるイオンを引き出すことで生成される。
損傷層１１３が形成される領域の深さは、イオンビーム１２１の加速エネルギーとイオンビーム１２１の入射角によって調節することができる。加速エネルギーは加速電圧、ドーズ量などにより調節できる。イオンの平均侵入深さとほぼ同じ深さの領域に損傷層１１３が形成される。イオンを添加する深さで、単結晶半導体基板１１０から分離される単結晶半導体層の厚さが決定される。この単結晶半導体層の厚さが２０ｎｍ以上５００ｎｍ以下、好ましくは２０ｎｍ以上２００ｎｍ以下になるように、損傷層１１３が形成される深さを調節する。
単結晶半導体基板１１０へのイオンの添加方法には、質量分離を伴うイオン注入法、または質量分離を伴わないイオンドーピング法を用いることができる。素子量分離を伴わないイオンドーピング法は、単結晶半導体基板１１０に損傷層１１３を形成するタクトタイムを短縮できる点で好ましい。なお本明細書においては、単結晶半導体基板内において、イオン注入法によって形成される損傷層をイオン注入層、イオンドーピング法によって形成されるイオン添加層と使い分けることもある。
単結晶半導体基板１１０を、イオンドーピング装置の処理室に搬入する。ソースガスを励起してプラズマを生成する。このプラズマ中からイオン種を引き出し、加速してイオンビーム１２１を生成し、そのイオンビーム１２１を、複数の単結晶半導体基板１１０に照射することで、所定の深さにイオンが高濃度に導入され、損傷層１１３が形成される。
ソースガスに水素（Ｈ２）を用いる場合、水素ガスを励起してＨ＋、Ｈ２ ＋、Ｈ３ ＋を含むプラズマを生成することができる。ソースガスから生成されるイオン種の割合は、プラズマの励起方法、プラズマを発生させる雰囲気の圧力、ソースガスの供給量などを調節することで、変化させることができる。イオンビーム１２１に、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の総量に対してＨ３ ＋が５０％以上含まれるようにすることが好ましく、Ｈ３ ＋の割合は８０％以上がより好ましい。
Ｈ３ ＋は他の水素イオン種（Ｈ＋、Ｈ２ ＋）よりも、水素原子の数が多く、その結果質量が大きいのでため、同じエネルギーで加速される場合、Ｈ＋、Ｈ２ ＋よりも単結晶半導体基板１１０のより浅い領域に照射される。よって、イオンビーム１２１に含まれるＨ３ ＋の割合を高くすることにより、水素イオンの平均侵入深さのばらつきが小さくなるので、単結晶半導体基板１１０において、水素の深さ方向の濃度プロファイルはより急峻になり、そのプロファイルのピーク位置を浅くすることができる。よって、イオンビーム１２１に含まれるＨ＋、Ｈ２ ＋、Ｈ３ ＋の総量に対してＨ３ ＋が５０％以上含まれるようにすることが好ましく、Ｈ３ ＋の割合は８０％以上がより好ましい。
水素ガスを用いて、イオンドーピング法でイオン照射を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２以上６×１０１６ｉｏｎｓ／ｃｍ２以下とすることができる。この条件で水素イオンを添加することで、イオンビーム１２１に含まれるイオン種および、その割合にもよるが、損傷層１１３を単結晶半導体基板１１０の深さ５０ｎｍ以上５００ｎｍ以下の領域に形成することができる。
例えば、単結晶半導体基板１１０が単結晶シリコン基板であり、絶縁膜１１２ａが厚さ５０ｎｍの酸化窒化シリコン膜であり、絶縁膜１１２ｂが厚さ５０ｎｍの窒化酸化シリコン膜の場合、ソースガスが水素であり、加速電圧４０ｋＶ、ドーズ量２．２×１０１６ｉｏｎｓ／ｃｍ２の条件では、単結晶半導体基板１１０から厚さ１２０ｎｍ程度の単結晶半導体層を分離することができる。また、絶縁膜１１２ａを厚さ１００ｎｍの酸化窒化シリコン膜とし、他は同じ条件で水素イオンをドープすると、単結晶半導体基板１１０から厚さ７０ｎｍ程度の単結晶半導体層を分離することができる。
なおイオンビーム１２１のソースガスにヘリウム（Ｈｅ）を用いることもできる。ヘリウムを励起して生成されるイオン種がＨｅ＋が殆どであるため、質量分離を伴わないイオンドーピング法でも、Ｈｅ＋を主なイオンとして単結晶半導体基板１１０に添加することができる。よって、イオンドーピング法で、効率良く、微小な空孔を損傷層１１３に形成することができる。ヘリウムを用いて、イオンドーピング法でイオン照射を行う場合、加速電圧１０ｋＶ以上２００ｋＶ以下、ドーズ量１×１０１６ｉｏｎｓ／ｃｍ２以上６×１０１６ｉｏｎｓ／ｃｍ２以下とすることができる。
またソースガスに塩素ガス（Ｃｌ２ガス）、フッ素ガス（Ｆ２ガス）などのハロゲンガスを用いることもできる。
損傷層１１３を形成した後、図３（Ｃ）に示すように、絶縁層１１２の上面に接合層１１４を形成する。接合層１１４を形成する工程では、単結晶半導体基板１１０の加熱温度は、損傷層１１３に照射した元素または分子が析出しない温度とし、その加熱温度は３５０℃以下が好ましい。言い換えると、この加熱温度は損傷層１１３からガスが抜けない温度である。なお、接合層１１４は、イオン照射工程を行う前に形成することもできる。この場合は、接合層１１４を形成するときのプロセス温度は、３５０℃以上にすることができる。
接合層１１４は、平滑で親水性の接合面を単結晶半導体基板１１０の表面に形成するため層である。そのため、接合層１１４の平均粗さＲａが０．７ｎｍ以下、より好ましくは、０．４ｎｍ以下が好ましい。また、接合層１１４の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。好ましい厚さは５ｎｍ以上５００ｎｍ以下であり、より好ましくは１０ｎｍ以上２００ｎｍ以下である。
接合層１１４には、化学的気相反応により形成される絶縁膜が好ましい。例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜などを、接合層１１４として形成することとができる。接合層１１４として、ＰＥＣＶＤ法で酸化シリコン膜を形成する場合には、ソースガスに有機シランガスおよび酸素（Ｏ２）ガスを用いることが好ましい。ソースガスに有機シランを用いることで、プロセス温度が３５０℃以下で、平滑な表面を有する酸化シリコン膜を形成することができる。また、熱ＣＶＤ法で、加熱温度が２００℃以上５００℃以下で形成されるＬＴＯ（低温酸化物、ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ）で形成することができる。ＬＴＯの形成には、シリコンソースガスにモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）などを用い、酸素ソースガスに一酸化二窒素（Ｎ２Ｏ）などを用いることができる。
例えば、ソースガスにＴＥＯＳとＯ２を用いて、酸化シリコン膜でなる接合層１１４を形成するための条件例としては、チャンバーに、流量１５ｓｃｃｍでＴＥＯＳを導入し、流量７５０ｓｃｃｍでＯ２を導入する。成膜圧力は１００Ｐａ、成膜温度３００℃、ＲＦ出力３００Ｗ、電源周波数１３．５６ＭＨｚが挙げられる。
また、図３（Ｂ）の工程と図３（Ｃ）の工程の順序を逆にすることもできる。すなわち、単結晶半導体基板１１０に、絶縁層１１２および接合層１１４を形成した後、損傷層１１３を形成することもできる。この場合、絶縁層１１２と接合層１１４を同じ成膜装置で形成できる場合は、絶縁層１１２と接合層１１４の形成を連続して行うことが好ましい。
また、図３（Ｂ）の工程を行った後、図３（Ａ）の工程と図３（Ｃ）の工程を行うこともできる。すなわち、単結晶半導体基板１１０にイオンをドープして損傷層１１３を形成した後、絶縁層１１２および接合層１１４を形成することもできる。この場合、絶縁層１１２と接合層１１４を同じ成膜装置で形成できる場合は、絶縁層１１２と接合層１１４の形成を連続して行うことが好ましい。また、損傷層１１３を形成する前に、単結晶半導体基板１１０の表面を保護するために、単結晶半導体基板１１０を酸化処理して、表面に酸化膜を形成し、酸化膜を介してイオン種を単結晶半導体基板１１０にドープすることもできる。損傷層１１３を形成した後はこの酸化膜を除去する。また、酸化膜を残した状態で、絶縁層１１２を形成することもできる。
次に、絶縁層１１２、損傷層１１３および接合層１１４が形成された単結晶半導体基板１１０と支持基板１００を洗浄する。この洗浄工程は、純水による超音波洗浄で行うことができる。超音波洗浄はメガヘルツ超音波洗浄（メガソニック洗浄）が好ましい。超音波洗浄の後、単結晶半導体基板１１０および支持基板１００の一方または両方をオゾン水で洗浄することは好ましい。オゾン水で洗浄することで、有機物の除去と、接合層１１４表面および支持基板１００の親水性を向上させる表面活性化処理を行うことができる。
また、接合層１１４の表面、および支持基板１００の活性化処理には、オゾン水による洗浄の他原子ビーム若しくはイオンビームの照射処理、プラズマ処理、若しくはラジカル処理で行うことができる。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビーム若しくは不活性ガスイオンビームを用いることができる。
図３（Ｄ）は接合工程を説明する断面図である。接合層１１４を介して、支持基板１００と単結晶半導体基板１１０を密接させる。単結晶半導体基板１１０の端の一箇所に３００〜１５０００Ｎ／ｃｍ２程度の圧力を加える。この圧力は、１０００〜５０００Ｎ／ｃｍ２が好ましい。圧力をかけた部分から接合層１１４と支持基板１００とが接合しはじめ、接合部分が接合層１１４の全面におよぶ。その結果、支持基板１００に単結晶半導体基板１１０が密着される。この接合工程は、加熱処理を伴わず、常温で行うことができるため、支持基板１００に、ガラス基板のように耐熱温度が７００℃以下の低耐熱性の基板を用いることが可能である。
支持基板１００に単結晶半導体基板１１０を貼り合わせた後、支持基板１００と接合層１１４との接合界面での結合力を増加させるための加熱処理を行うことが好ましい。この処理温度は、損傷層１１３に亀裂を発生させない温度とし、２００℃以上４５０℃以下の温度範囲で処理することができる。また、この温度範囲で加熱しながら、支持基板１００に単結晶半導体基板１１０を貼り合わせることで、支持基板１００と接合層１１４との接合界面での結合力を強固にすることができる。
次いで、加熱処理を行い、損傷層１１３で分離を生じさせて、単結晶半導体基板１１０から単結晶半導体層１１５を分離する。図４（Ａ）は、単結晶半導体基板１１０から単結晶半導体層１１５を分離する分離工程を説明する図である。１１７を付した要素は単結晶半導体層１１５が分離された単結晶半導体基板１１０を示している。
加熱処理を行うことで、温度上昇によって損傷層１１３に形成されている微小な孔には、イオンドーピングで添加した元素が析出し、内部の圧力が上昇する。圧力の上昇により、損傷層１１３の微小な孔に体積変化が起こって損傷層１１３に亀裂が生じ、損傷層１１３に単結晶半導体基板１１０を分離するための分離面が生じる。接合層１１４は支持基板１００に接合しているので、支持基板１００上には単結晶半導体基板１１０から分離された単結晶半導体層１１５が固定される。単結晶半導体層１１５を単結晶半導体基板１１０から分離するための加熱処理の温度は、支持基板１００の歪み点を越えない温度とする。
この加熱処理には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。この加熱処理で、単結晶半導体層１１５が貼り付けられた支持基板１００の温度が５５０℃以上６５０℃以下の範囲に上昇させることが好ましい。
ＧＲＴＡ装置を用いる場合は、加熱温度５５０℃以上６５０℃以下、処理時間０．５分以上６０分以内とすることができる。抵抗加熱装置を用いる場合は、加熱温度２００℃以上６５０℃以下、処理時間２時間以上４時間以内とすることができる。マイクロ波加熱装置を用いる場合は、例えば、周波数２．４５ＧＨｚのマイクロ波を９００Ｗで照射し、処理時間２分以上２０分以内とすることができる。
抵抗加熱を有する縦型炉を用いた加熱処理の具体的な処理方法を説明する。単結晶半導体基板１１０が貼り付けられた支持基板１００を縦型炉のボートに載置する。ボートを縦型炉のチャンバーに搬入する。単結晶半導体基板１１０が酸化を抑制するため、まずチャンバー内を排気して真空状態とする。真空度は、５×１０−３Ｐａ程度とする。真空状態にした後、窒素をチャンバー内に供給して、チャンバー内を大気圧の窒素雰囲気にする。この間、温度を２００℃に上昇させる。
チャンバー内を大気圧の窒素雰囲気にした後、温度２００℃で２時間加熱する。その後、１時間かけて４００℃に温度上昇させる。加熱温度４００℃の状態が安定したら、１時間かけて６００℃に温度上昇させる。加熱温度６００℃の状態が安定したら、６００℃で２時間加熱処理する。その後、１時間かけて、加熱温度４００℃まで下げ、１０分〜３０分間後に、チャンバー内からボートを搬出する。大気雰囲気下で、ボート上の単結晶半導体基板１１７、および単結晶半導体層１１５が貼り付けられた支持基板１００を冷却する。
上記の抵抗加熱炉を用いた加熱処理は、接合層１１４と支持基板１００との結合力を強化するための加熱処理と、損傷層１１３に分離を生じさせる加熱処理が連続して行われる。この２つの加熱処理を異なる装置で行う場合は、例えば、抵抗加熱炉において、処理温度２００℃、処理時間２時間の加熱処理を行った後、貼り合わされた支持基板１００と単結晶半導体基板１１０を炉から搬出する。次いで、ＲＴＡ装置で、処理温度６００℃以上７００℃以下、処理時間１分以上３０分以下の加熱処理を行い、単結晶半導体基板１１０を損傷層１１３で分割させる。
７００℃以下の低温処理で、接合層１１４と支持基板１００を強固に接合させるためには、接合層１１４の表面、および支持基板の表面にＯＨ基、水分子（Ｈ２Ｏ）が存在することが好ましい。これは、接合層１１４と支持基板１００との接合が、ＯＨ基や水分子が共有結合（酸素分子と水素分子の共有結合）や水素結合を形成することで開始するからである。
したがって、接合層１１４、支持基板１００の表面を活性化して親水性とすることは好ましい。また、酸素または水素を含ませるような方法で、接合層１１４を形成することが好ましい。例えば、処理温度４００℃以下のＰＥＣＶＤ法により、酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜、窒化シリコン膜などを形成することで水素を膜に含ませることができる。酸化シリコン膜または酸化窒化シリコン膜を形成するには、例えば、プロセスガスにＳｉＨ４およびＮ２Ｏを用いればよい。窒化酸化シリコン膜を形成するには、例えばＳｉＨ４、ＮＨ３およびＮ２Ｏを用いればよい。窒化シリコン膜を形成するには、例えばＳｉＨ４、およびＮＨ３を用いればよい。また、ＰＥＣＶＤ法で形成するときの原料に、ＴＥＯＳ（化学式Ｓｉ（ＯＣ２Ｈ５）４）のようなＯＨ基を有する化合物を用いることが好ましい。
なお、プロセス温度が７００℃以下であることを低温処理というのは、プロセス温度がガラス基板の歪み点以下の温度になるからである。対照的に、スマートカット（登録商標）で形成されるＳＯＩ基板では単結晶シリコン層と単結晶シリコンウエハを貼り付けるために８００℃以上の加熱処理を行っており、ガラス基板の歪み点を超える温度での加熱処理を必要とする。
なお、図４（Ａ）に示すように、単結晶半導体基板１１０の周辺部が支持基板１００に接合しない場合が多い。これは、単結晶半導体基板１１０の周辺部が面取りされているため、または、単結晶半導体基板１１０を移動した際に接合層１１４の周辺部を傷つけたり汚れたりしたため、支持基板１００と接合層１１４とが密着しない単結晶半導体基板１１０の周辺部では損傷層１１３が分離しにくいなどの理由によるものと考えられる。そのため、支持基板１００には、単結晶半導体基板１１０よりもサイズが小さい単結晶半導体層１１５が貼り付けられ、また、単結晶半導体基板１１７の周囲には凸部が形成され、その凸部上に、支持基板１００に貼り付けられなかった絶縁膜１１２ｂ、絶縁膜１１２ａおよび接合層１１４が残っている。
支持基板１００に密着された単結晶半導体層１１５には、損傷層１１３の形成、および損傷層１１３での分離などによって、結晶性が損なわれている。つまり、加工前の単結晶半導体基板１１０には無かった結晶欠陥が単結晶半導体層１１５に形成されている。また、単結晶半導体層１１５の表面は、単結晶半導体基板１１０からの分離面であり、平坦性が損なわれている。単結晶半導体基板から分離された単結晶半導体層１１５の表面及び深さ方向の一部の領域を溶融させ単結晶半導体層１１５の表面を平坦化するために、および溶融せずに残った単結晶半導体層の面方位をもとにして再結晶化を促すために、単結晶半導体層１１５の結晶性を回復するためのレーザビームを、単結晶半導体層１１５を有する側より照射する。図４（Ｂ）は、レーザ照射処理を説明するための図面である。
図４（Ｂ）は、レーザビーム１２２を単結晶半導体層１１５に対して走査しながら、単結晶半導体層１１５を有する側より単結晶半導体層１１５の分離面の全面に照射する。レーザビーム１２２の走査は、例えば、レーザビーム１２２を移動せずに、単結晶半導体層１１５が固定された支持基板を移動する。矢印１２３は、支持基板１００の移動方向を示す。
レーザビーム１２２を照射すると、単結晶半導体層１１５がレーザビーム１２２を吸収し、レーザビーム１２２が照射された部分がレーザビーム１２２のエネルギー密度に応じて温度上昇し、単結晶半導体層１１５の表面より部分的に溶融し始める。支持基板１００が移動することで、レーザビーム１２２の照射領域が移動するため、単結晶半導体層１１５の溶融部分の温度が下がり、この溶融部分は凝固し、再結晶化する。レーザビーム１２２を照射して、単結晶半導体層１１５を溶融しながら、レーザビーム１２２を走査して、単結晶半導体層１１５全面にレーザビーム１２２を照射する。図４（Ｃ）は、レーザ照射工程後の、半導体基板１０を示す断面図であり、単結晶半導体層１１６は、再結晶化された単結晶半導体層１１５である。また、図４（Ｃ）の外観図が図１である。
レーザ照射処理をされた単結晶半導体層１１６は、溶融し再結晶化されることにより、単結晶半導体層１１５よりも結晶性が向上される。また、レーザ照射処理によって平坦化を向上することができる。単結晶半導体層の結晶性は、光学顕微鏡による観察、およびラマン分光スペクトルから得られるラマンシフト、半値全幅などにより評価することができる。また、単結晶半導体層表面の平坦性は、原子間力顕微鏡による観察などにより評価することができる。
本発明の特徴として、レーザビーム１２２を、単結晶半導体層１１５を有する側より照射することによって、単結晶半導体層１１５のレーザビーム１２２が照射されている領域を、部分溶融させることがあげられる。なお、単結晶半導体層１１５を部分溶融させるとは、単結晶半導体層１１５の溶融されている深さが接合層１１４の界面（単結晶半導体層１１５の厚さ）よりも浅くすることであり、換言すれば単結晶半導体層１１５の表面及び深さ方向の一部の領域を溶融させることである。すなわち、単結晶半導体層１１５において部分溶融状態とは、単結晶半導体層１１５が上層は溶融して液相となり、下層は溶けずに、固相の単結晶半導体のままである状態をいう。
図２７を用いて、本発明の特徴である単結晶半導体層１１５を部分溶融させることについて、模式図を示し説明する。図２７には、接合層１１４と単結晶半導体層１１５が積層して設けられており、単結晶半導体層１１５の表面には、レーザビーム１２２が照射されている状況について示している。レーザビーム１２２は光学系により、レーザビームのプロファイルがトップフラット型を呈しており、エネルギー密度の高い領域３８０１と、エネルギー密度の高い領域３８０１からレーザビーム１２２の照射領域における端の位置にかけてエネルギー密度が低下する領域３８０２と、を有している。そのため、単結晶半導体層１１５の溶融する深さは、レーザビーム１２２が照射される面内において、エネルギー密度の高い領域３８０１のレーザビーム１２２が照射される面が表面より深く溶融し、次いでエネルギー密度の高い領域３８０１からレーザビーム１２２の照射領域における端の位置にかけてエネルギー密度が低下する領域３８０２のレーザビーム１２２が照射される面がエネルギー密度の大きさに応じて溶融する。なお、レーザビームが照射されたことによる単結晶半導体層１１５の溶融は、単結晶半導体層１１５の表面より、その深さ方向にわたって進行していくものである。また、図２７においてレーザビーム１２２の照射によって、単結晶半導体層１１５が溶融する層を含む領域を液相領域３８０３、液相領域３８０３と接合層１１４との間の、単結晶半導体層１１５が溶融せずに固相のままの層の領域を固相領域３８０４とする。
図２７において、単結晶半導体層１１５にレーザビーム１２２が照射される前の状態では、単結晶半導体基板からの分離に伴い、単結晶半導体層１１５表面に複数の凸部を有しており、平坦性が損なわれたものとなっている。単結晶半導体層１１５を有する側からレーザビームを照射することにより、レーザビームのエネルギー密度に応じて、単結晶半導体層１１５が溶融される。単結晶半導体層１１５の溶融により、単結晶半導体層１１５が溶融する層を含む液相領域３８０３、及び単結晶半導体層１１５が溶融せずに固相のままの固相領域３８０４が形成され、単結晶半導体層１１５の部分溶融がなされる。単結晶半導体層１１５の部分溶融は、レーザビームが照射される面内においてエネルギー密度が高いところで、単結晶半導体層１１５の溶融されている深さが接合層１１４の界面より浅いところまで、液相領域３８０３が形成される条件であればよい。換言すれば、単結晶半導体層１１５の部分溶融は、レーザビームが照射される面内においてエネルギー密度が高いところで、単結晶半導体層１１５が溶融せずに固相のままの固相領域３８０４を接合層１１４との界面に有する条件であればよい。単結晶半導体層１１５が部分溶融されることは、単結晶半導体層１１５の表面より溶融が進行することを考えると、少なくとも単結晶半導体層１１５の表面は液相となる。そのため、表面張力の作用によって、単結晶半導体層１１５の表面の複数の凸部は、その表面積が最小になるように変形する。つまり、液相領域３８０３は凹部および凸部が無くなるような変形し、この液相部分が凝固し、再結晶化するため、表面が平坦化された単結晶半導体層１１５とすることができる。
単結晶半導体層１１６の表面を平坦化することで、単結晶半導体層１１６上に形成されるゲート絶縁膜の膜厚を５ｎｍ乃至５０ｎｍ程度まで薄くすることが可能である。よって、ゲート電圧を抑えつつ、高いオン電流のトランジスタを形成することができる。
図２７に示すように、単結晶半導体層１１５が溶融する層を含む液相領域３８０３、及び単結晶半導体層１１５が溶融せずに固相のままの固相領域３８０４が形成された部分溶融の状態において、液相領域３８０３が支持基板１００側より凝固するときに、固相領域３８０４の基となる単結晶半導体基板の主表面の面方位に基づいて結晶成長がなされる。この結晶成長は、固相領域３８０４での溶融していない結晶状態の単結晶半導体層より、再結晶化が進行する。再結晶化される液相領域３８０３は、レーザビーム１２２の照射により溶融していない固相領域３８０４の単結晶半導体層の面方位に基づいて、結晶成長がなされる。そのため、液相領域３８０３は面方位がそろって再結晶化がなされるため、結晶粒界が形成されず、レーザビームを照射後の単結晶半導体層１１６は、結晶粒界の無い単結晶半導体層とすることができる。よって、主表面の面方位が（１００）の単結晶シリコンウエハを単結晶半導体基板１１０に用いた場合、単結晶半導体層１１５の主表面の面方位は、（１００）であり、レーザ照射処理によって部分溶融し、再結晶化された単結晶半導体層１１６の主表面の面方位は（１００）になる。その結果、レーザビームが照射される前の単結晶半導体層１１５の状態に比べ、表面の平坦性が改善され、また結晶粒界を生成することなく再結晶化がされた単結晶半導体層を得ることができる。
なお、レーザビーム１２２の照射により、液相領域３８０３及び固相領域３８０４を共に溶融させた場合には、液相となった単結晶半導体層１１５における無秩序な核発生に依存して、単結晶半導体層１１５の再結晶化の際に無秩序な結晶方位で結晶成長をすることとなり、単結晶半導体層１１５は小さな結晶の集まりである微結晶となってしまうため好ましくない。
このように、本実施形態では、単結晶半導体層に対してレーザビームを照射し、単結晶半導体層を部分溶融させ、溶融せずに残った単結晶半導体層の面方位をもとにして再結晶化させてよりよい単結晶を得る方法に関して、革新的な技術を開示するものである。このようなレーザビームの利用方法は、従来の技術では全く想定されておらず、極めて新しい概念である。
なおレーザビーム１２２を照射する際に、支持基板１００に固定された単結晶半導体層１１５を加熱し、単結晶半導体層１１５の温度を上昇させてもよい。支持基板１００の加熱温度は２３０℃以上支持基板の歪み点以下とすることが好ましい。加熱温度は４００℃以上が好ましく、４５０℃以上がより好ましい。具体的には、加熱温度は、４００℃以上６７０℃以下が好ましく、４５０℃以上６５０℃以下がより好ましい。
単結晶半導体層を加熱することで、単結晶半導体層中の結晶欠陥などのミクロの欠陥を除去することができ、よりよい単結晶半導体層を得ることができる。そして、結晶欠陥が少ない単結晶半導体層１１６が固定された半導体基板１０から、高いオン電流、高い電界効果移動度のトランジスタを形成することができる。
本発明者らは、単結晶半導体層１１５にレーザビーム１２２を照射して、単結晶半導体層１１５が溶融していることを確認している。また、本発明者らは、レーザビーム１２２の照射によって、単結晶半導体層１１５の結晶性を加工する前の単結晶半導体基板１１０と同じ程度に回復させることが可能であることを確認している。さらに、単結晶半導体層１１５の表面の平坦化が可能であることを確認している。
まず、単結晶半導体層１１５がレーザビーム１２２の照射により溶融していることを説明する。
本実施形態の方法で、単結晶シリコンウエハから分離された単結晶シリコン層を貼り付けたガラス基板を形成し、このガラス基板に貼り付けた単結晶半導体層にレーザビームを照射し、単結晶シリコン層の溶融時間を測定した。溶融時間は分光学的な手法により測定した。具体的には、単結晶シリコン層のレーザビームが照射されている領域にプローブ光を照射し、その反射光の強度変化を測定する。反射光の強度から、単結晶シリコン層が固相状態であるか液相状態であるかを判別することが可能である。シリコンは固相から液相状態に変化すると、屈折率が急激に上昇し、可視光に対する反射率が急激に上昇する。よって、プローブ光に可視光域の波長のレーザビームを用い、プローブ光の反射光の強度変化を検出することで、単結晶シリコン層の固相から液相への相変化、および液相から固相への相変化検出することができる。
まず、図５を用いて、測定に用いられたレーザ照射装置の構成を説明する。図５は、測定に用いられたレーザ照射装置の構成を説明するための図面である。被処理物３１９をレーザ照射処理するためレーザビーム３２０を発振するレーザ発振器３２１と、プローブ光３５０を発振するレーザ発振器３５１と、被処理物３１９を配置するステージ３２３が設けられているチャンバー３２４を有する。
ステージ３２３はチャンバー３２４内部で移動可能に設けられている。矢印３２５は、ステージ３２３の移動方向を示す矢印である。チャンバー３２４の壁には、石英でなる窓３２６〜３２８が設けられている。窓３２６はレーザビーム３２０をチャンバー３２４内部に導くための窓である。窓３２７はプローブ光３５０をチャンバー３２４内部に導くための窓であり、窓３２８は、被処理物３１９により反射されたプローブ光３５０をチャンバー３２４の外へ導くための窓である。図５において、被処理物３１９により反射されたプローブ光３５０に３５０Ｄの参照符号を付すことにする。
チャンバー３２４の内部の雰囲気を制御するため、気体供給装置に接続される気体供給口３２９、および排気装置に連結された排気口３３０が、それぞれ、チャンバー３２４に設けられている。
レーザ発振器３２１から射出したレーザビーム３２０は、ハーフミラー３３２で反射され、レンズ３３３により集光され、窓３２６を通過し、ステージ３２３上の被処理物３１９に照射される。ハーフミラー３３２の透過側には、フォトディテクタ３３４が配置されている。フォトディテクタ３３４により、レーザ発振器３２１から射出されたレーザビーム３２０の強度変化が検出される。
レーザ発振器３５１から射出したプローブ光３５０は、ミラー３５２で反射され、窓３２７を通り、被処理物３１９に照射される。レーザビーム３２０が照射されている領域にプローブ光３５０は照射される。被処理物３１９で反射されたプローブ光３５０Ｄは窓３２８を通り、光ファイバー３５３を通り、コリメータレンズを有するコリメータ３５４により平行光とされ、フォトディテクタ３５５に入射する。フォトディテクタ３５５により、プローブ光３５０Ｄの強度変化が検出される。
フォトディテクタ３３４および３５５の出力は、オシロスコープ３５６に接続されている。オシロスコープ３５６に入力されるフォトディテクタ３３４および３５５の出力信号の電圧値（信号の強度）が、それぞれ、レーザビーム３２０の強度、およびプローブ光３５０Ｄの強度に対応する。
図６は、測定結果を示すオシロスコープ３５６の信号波形の写真である。図６の写真には、下の信号波形は、フォトディテクタ３３４の出力信号波形であり、レーザビーム３２０の強度変化を示す。上の信号波形は、フォトディテクタ３５５の出力信号波形であり、単結晶シリコン層で反射されたプローブ光３５０Ｄの強度変化を示している。図６の横軸は時間を表し、目盛の間隔が１００ナノ秒である。図６（Ａ）はガラス基板を４２０℃に加熱した場合の信号波形であり、図６（Ｂ）は、ガラス基板を加熱しない、室温の場合の信号波形である。
測定に用いたレーザ発振器３２１は、波長３０８ｎｍのビームを発振するＸｅＣｌエキシマレーザを用いた。そのパルス幅２５ｎｓｅｃであり、繰り返し周波数３０Ｈｚである。他方、プローブ光用のレーザ発振器３５１には、Ｎｄ：ＹＶＯ４レーザを用い、そのレーザ発振器の第２高調波である５３２ｎｍのビームをプローブ光３５０として用いた。また、気体供給口３２９から窒素ガスを供給して、チャンバー３２４の雰囲気を窒素雰囲気とした。また、単結晶シリコン層が固定されたガラス基板の加熱は、ステージ３２３に設けられている加熱装置で行っている。図６（Ａ）、図６（Ｂ）の測定を行ったときのレーザビーム３２０のエネルギー密度は、５３９ｍＪ／ｃｍ２であり、レーザビーム３２０を１ショット単結晶シリコン層に照射している。なお、図６（Ａ）および図６（Ｂ）において、レーザビーム３２０に対応するフォトディテクタ３３４の出力信号には２つのピークが現れているが、これは測定に用いたレーザ発振器３２１の仕様によるものであり、照射したレーザビーム３２０は１ショットである。
図６（Ａ）、図６（Ｂ）に示すように、レーザビーム３２０が照射されると、プローブ光３５０Ｄの強度が立ち上がり、急激に増大する。つまり、レーザビーム３２０の照射によって、単結晶シリコン層が溶融されていることが確認できる。プローブ光３５０Ｄの強度は、単結晶シリコン層の溶融領域の深さが最大になるまで上昇し、強度が高い状態がしばらく維持される。レーザビーム３２０の強度が立ち下がると、やがて、プローブ光３５０Ｄの強度が減少し始める。
つまり、図６（Ａ）、図６（Ｂ）からは、レーザビーム３２０を照射することで、単結晶シリコンウエハを溶融させること、レーザビーム３２０の照射後も溶融状態がしばらく保持され、やがて、単結晶シリコンウエハが凝固し始め、完全に固相状態に戻ることを示している。
図７を用いてプローブ光３５０Ｄの強度変化および単結晶シリコン層の相変化を説明する。図７は、図６（Ａ）、図６（Ｂ）の写真で示されているフォトディテクタ３５５の出力信号波形を模式的に表したグラフである。時間ｔ１において信号強度は急激に増大しており、時間ｔ１が単結晶シリコン層の溶融が開始した時間である。時間ｔ１以後、時間ｔ２から時間ｔ３までの期間は、ほぼ一定になっており、溶融状態が保持されている期間である。また、時間ｔ１から時間ｔ２は単結晶シリコン層の溶融部分の深さ方向に深くなる期間であり、融解期間である。信号強度が減少を開始する時間ｔ３は溶融部分が凝固を開始した凝固開始時間である。
時間ｔ３以後、信号強度は徐々に減少し、時間ｔ４以後ほぼ一定となる。時間ｔ４では、プローブ光３５０Ｄが反射される表面が完全に凝固しているが、その内部に溶融部分が残っている状態である。また、時間ｔ４以後の信号強度Ｉｂは、時間ｔ１以前の信号強度Ｉａよりも高いことから、時間ｔ４以後もレーザビーム３２０が照射された領域は、徐々に冷却されながら転位など結晶欠陥の修復が進行していると考えられる。
図６（Ａ）、図６（Ｂ）の信号波形を比べると、加熱することで溶融状態が保持されている溶融時間を長くすることができることが分かる。加熱温度が４２０℃の場合は、溶融時間は２５０ナノ秒程度であり、加熱しない場合の溶融時間は１００ナノ秒程度である。
なお、図６（Ａ）、図６（Ｂ）に示す単結晶シリコン層の相変化の測定に用いた試料は図３（Ａ）〜図４（Ａ）の工程を経て作製した試料である。単結晶半導体基板１１０に単結晶シリコンウエハを用い、支持基板１００にガラス基板が用られている。単結晶シリコンウエハ上に、絶縁層１１２として、ＰＥＣＶＤ法により、厚さ１００ｎｍの酸化窒化シリコン膜と、厚さ５０ｎｍの窒化酸化シリコン膜でなる２層構造の絶縁膜を形成した。酸化窒化シリコン膜のプロセスガスは、ＳｉＨ４、およびＮ２Ｏであり、窒化酸化シリコン膜のプロセスガスは、ＳｉＨ４、ＮＨ３、Ｎ２Ｏ、およびＨ２である。
２層構造の絶縁層１１２を形成した後、イオンドーピング装置を用い、水素イオンを単結晶シリコンウエハにドープして、損傷層１１３を形成したソースガスには１００％水素ガスを用い、イオン化された水素を質量分離せずに、電界で加速して単結晶半導体基板１１０に添加して、損傷層１１３を形成した。また、単結晶シリコンウエハから分離される単結晶シリコン層の厚さが１２０ｎｍになるように、損傷層１１３が形成される深さを調節した。
次に、絶縁層１１２上に、ＰＥＣＶＤ法により、厚さ５０ｎｍ酸化シリコン膜でなる接合層１１４を形成した。酸化シリコン膜のプロセスガスには、ＴＥＯＳ、およびＯ２を用いた。
ガラス基板、および絶縁層１１２、損傷層１１３および接合層１１４が形成された単結晶シリコンウエハを純水中で超音波洗浄した後、オゾンを含む純水で洗浄した。次に、図４（Ａ）に示すように、ガラス基板と単結晶シリコンウエハを密接させ、接合層１１４とガラス基板を接合させた後、図４（Ａ）に示すように、損傷層１１３で単結晶シリコンウエハを分離し、単結晶シリコン層が貼り付けられたガラス基板が形成される。このガラス基板を試料として用いた。
次に、レーザビーム１２２を照射して、単結晶半導体層１１５を溶融させることで、再結晶化して、加工する前の単結晶半導体基板１１０と同程度の結晶性に回復すること、および平坦化が可能であることを説明する。レーザ照射処理後の単結晶半導体層の結晶性をよりラマン分光測定を用いて評価し、その表面の平坦性は、原子間力顕微鏡（ＡＦＭ；Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）によるダイナミックフォースモード（ＤＦＭ：ｄｙｎａｍｉｃ ｆｏｒｃｅ ｍｏｄｅ）での観察像（以下、ＤＦＭ像という。）、ＤＦＭ像から得られる表面粗さを示す測定値で評価した。
これらの測定に用いた試料は、図６（Ａ）、図６（Ｂ）と同様に作製した試料であり、単結晶シリコン層が固定されているガラス基板である。また、レーザ照射処理には、図５の装置を用い、再結晶化させるために使用したレーザ発振器３２１は、波長３０８ｎｍのビームを発振するＸｅＣｌエキシマレーザである。そのパルス幅２５ｎｓｅｃであり、繰り返し周波数３０Ｈｚである。また、レーザ照射処理は、気体供給口３２９から窒素ガスを供給して、チャンバー３２４の雰囲気を窒素雰囲気にして行っている。また、単結晶シリコン層が固定されたガラス基板の加熱は、ステージ３２３に設けられている加熱装置で行っている。また、同じ領域にレーザビームが１２ショット照射されるように、ステージ３２３の移動速度を調節した。
図８は、レーザビームのエネルギー密度に対するラマンシフトの変化を示すグラフである。単結晶シリコンのラマンシフトの波数５２０．６ｃｍ−１に近いほど、結晶性が良いことを示している。図９は、レーザビームのエネルギー密度に対するラマンスペクトルの半値全幅（ＦＷＨＭ；ｆｕｌｌ ｗｉｄｔｈ ａｔ ｈａｌｆ ｍａｘｉｍｕｍ）の変化を示すグラフである。市販の単結晶シリコンウエハのＦＷＨＭは、２．５ｃｍ−１〜３．０ｃｍ−１程度であり、この値に近いほど結晶性が良いことを示している。
図８および図９には、レーザ照射処理のときの単結晶シリコン層を貼り付けたガラス基板の温度を、基板の加熱を行っていない場合、４２０℃に加熱した場合、および２３０℃に加熱した場合のデータを示している。
図８および図９から、基板を加熱しない場合において、レーザビームのエネルギー密度を高くしてレーザ照射処理を行うことにより、ラマンシフトの波数５２０．６ｃｍと同程度に向上させ、かつＦＷＨＭを低下させ、２．５ｃｍ−１〜３．０ｃｍ−１程度にできることがわかる。また４２０℃、２３０℃で加熱しながらレーザ照射処理する場合においても、単結晶シリコン層を再結晶化させて、加工する前の単結晶シリコンウエハと同程度の結晶性に回復させることができることが確認されている。加熱しながらレーザ照射処理を行うことにより、レーザ照射処理に伴うレーザビームのエネルギー密度を低減することができる。但し、加熱しながらレーザビームの照射処理を行う際には、単結晶半導体層を部分溶融するようにレーザビームのエネルギー密度を制御することが必要になる。単結晶半導体層に照射するレーザビームのエネルギー密度が部分溶融するためのエネルギー密度より高い場合、単結晶半導体層が完全に溶融してしまう。そのため単結晶半導体層が再結晶化する際に無秩序な結晶方位で結晶成長をするため、図８及び図９に示すように、ラマンシフト及びＦＷＨＭ共に結晶性が悪くなる方向にシフトしてしまう。なお、図８及び図９に示すように、基板の加熱温度が高い程、レーザビームのエネルギー密度が高いことに起因する単結晶半導体層が完全に溶融してしまう状態となりやすい。そのため、基板を加熱せずにレーザ照射処理を行うことでは、照射するレーザビームのエネルギー密度に大小のばらつきを有していたとしても、単結晶半導体層の無秩序な結晶方位での結晶成長を起こすことなく結晶性を高めることができる。
図８および図９のデータから、基板を加熱しない場合においては、レーザビームのエネルギー密度を高くすることにより、単結晶半導体層の結晶性を高めることができる。また単結晶半導体層１１５を加熱しながらレーザビーム１２２を照射することで、単結晶半導体層１１５の結晶性の回復に必要なレーザビームのエネルギー密度を低下させることができる。単結晶半導体層を加熱しながらレーザビームを照射することにより、レーザビーム１２２を発振するレーザ発振器のレーザ媒体の劣化を抑制することができるため、レーザ発振器の維持費用を抑えることができる。また、例えば、レーザビームの断面形状が線状や矩形状（正方形、長方形等を含む形状）ビームである場合、その断面の長さを長くできるので、１回のレーザビーム１２２の走査でレーザビーム１２２を照射できる領域を広くできるため、生産性を向上させることができる。
なお、単結晶半導体層１１５を加熱することで、単結晶半導体層１１５の結晶性の回復に必要なレーザビーム１２２のエネルギー密度が低下されることの理由の１つは、図６（Ａ）、図６（Ｂ）に示すように、加熱により単結晶半導体層１１５内のレーザビーム照射に伴う温度の上昇が大きくなったため、溶融時間が長くなるからであると考えられる。また、単結晶半導体層１１５が溶融部分（液相部分）を有している状態から、冷却され、完全に固相状態に戻るまでの時間が、支持基板が予め加熱されていることにより熱の発散が抑えられることにより、長くなるからであると考えられる。
以下、レーザビームの照射による単結晶半導体層の平坦化について説明する。図１０は、ＡＦＭで観察した単結晶シリコン層の上面のＤＦＭ像である。図１０（Ａ）は４２０℃で加熱しながらレーザビームを照射した場合の像であり、図１０（Ｂ）は２３０℃で加熱しながらレーザビームを照射した場合の像であり、図１０（Ｃ）は、加熱しないでレーザビームを照射した場合の像である。観察領域は５μｍ角の領域である。
図１１にＡＦＭのＤＦＭ像をもとに計算された単結晶シリコン層の表面粗さを示す。図１１（Ａ）は平均面荒さＲａを示し、図１１（Ｂ）は、は自乗平均面粗さＲＭＳを示し、図１１（Ｃ）は、最大高低差Ｐ−Ｖを示す。図１１（Ａ）〜（Ｃ）には、レーザ照射前の単結晶シリコン層のデータも示している。
図１１（Ａ）〜（Ｃ）に示すように、レーザビームを照射して溶融させることで、基板を加熱しない場合も、基板を加熱した場合でも単結晶シリコン層の平坦性を向上させることができる。
図１１のデータから、レーザビーム１２２の照射により、溶融された再結晶化された単結晶半導体層１１６の表面は平坦化され、その表面の凹凸形状の平均面荒さを１ｎｍ以上２ｎｍ以下とすることができる。また、その凹凸形状の自乗平均面粗さを１ｎｍ以上４ｎｍ以下とすることができる。また、その凹凸形状の最大高低差が５ｎｍ以上１００ｎｍ以下とすることができる。すなわち、レーザビーム１２２の照射処理の効果の１つは、単結晶半導体層１１５の平坦化ということができる。
平坦化処理には、化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、略称：ＣＭＰ）が知られているが、ガラス基板は撓みやすく、うねりがありため、支持基板１００にガラス基板を使用した場合、ＣＭＰで単結晶半導体層１１５の平坦化処理を行うことは困難である。本実施形態では、この平坦化処理をレーザビーム１２２の照射処理で行うため、支持基板１００を破損する力を加えることなく、かつ歪み点を超える温度で支持基板１００を加熱することなく、単結晶半導体層１１５の平坦化を可能にする。したがって、支持基板１００にガラス基板を使用することが可能になる。すなわち、本実施形態は、半導体基板の作製方法において、レーザビームの照射処理の革新的な使用方法を開示するものである。
ここで、平均面粗さ（Ｒａ）とは、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている中心線平均粗さを、測定面に対して適用できるよう三次元に拡張したものである。なお、上記のＪＩＳＢ０６０１では、中心線平均粗さを「Ｒａ」としているが、本明細書においては、平均面粗さを表す場合にのみ「Ｒａ」を用いることとする。ここで、平均面粗さは、基準面から指定面までの偏差の絶対値を平均した値と表現でき、次式で与えられる。
なお、測定面とは、全測定データの示す面であり、下記の式で表される。ここで、測定データは三つのパラメータ（Ｘ，Ｙ，Ｚ）から成り立っており、Ｘ（及びＹ）の範囲は０乃至ＸＭＡＸ（及びＹＭＡＸ）であり、Ｚの範囲はＺＭＩＮ乃至ＺＭＡＸである。
また、指定面とは、粗さ計測の対象となる面であり、座標（Ｘ１，Ｙ１）（Ｘ１，Ｙ２）（Ｘ２，Ｙ１）（Ｘ２，Ｙ２）で表される４点により囲まれる長方形の領域とし、指定面が理想的に平坦であるとしたときの面積をＳ０とする。なお、Ｓ０は下記の式で求められる。
また、基準面とは、指定面の高さの平均値をＺ０とするとき、Ｚ＝Ｚ０で表される平面である。基準面はＸＹ平面と平行となる。なお、Ｚ０は下記の式で求められる。
自乗平均面粗さ（Ｒｍｓ）とは、断面曲線に対する自乗平均粗さを、測定面に対して適用できるよう、中心線平均粗さと同様に三次元に拡張したものである。基準面から指定面までの偏差の自乗を平均した値の平方根と表現でき、次式で与えられる。
なお、本実施の形態においては、最大高低差（Ｐ−Ｖ）については評価パラメータとして用いていないが、最大高低差を評価パラメータとして用いても良い。最大高低差は、指定面において、最も高い山頂の標高Ｚｍａｘと最も低い谷底の標高Ｚｍｉｎの差を用いて表現でき、次式で与えられる。
ここでいう山頂と谷底とはＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている「山頂」「谷底」を三次元に拡張したものであり、山頂とは指定面において最も標高の高いところ、谷底とは指定面において最も標高の低いところである。
平均面粗さ、自乗平均面粗さ、最大高低差の測定条件を以下に説明する。
・原子間力顕微鏡（ＡＦＭ）：走査型プローブ顕微鏡ＳＰＩ３８００Ｎ／ＳＰＡ５００（セイコーインスツルメンツ社製）
・測定モード：ダイナミックフォースモード（ＤＦＭモード）
・カンチレバー：ＳＩ−ＤＦ４０（シリコン製、バネ定数４０Ｎ／ｍ以上４５Ｎ／ｍ以下、共振周波数２５０ｋＨｚ以上３９０ｋＨｚ以下、探針の先端Ｒ≦１０ｎｍ）
・走査速度：１．０Ｈｚ
・測定点数：２５６×２５６点
なお、ＤＦＭモードとは、ある周波数（カンチレバーに固有の周波数）でカンチレバーを振動させ、近づいてくる試料に対し、間欠的に接触し振動振幅の減少によって表面の形状を表示するモードのことである。このＤＦＭモードは試料の表面を非接触で測定するため、試料の表面を傷つけることなく測定できる。
なお、本実施の形態における平坦性の評価に際しては、測定面積を２０μｍ×２０μｍ以下、好ましくは５μｍ×５μｍ以上１０μｍ×１０μｍ以下とする。測定面積が小さすぎる場合や大きすぎる場合には正確な評価ができなくなるため、留意が必要である。
また、本実施の形態で示すレーザビーム１２２を発振するレーザ発振器は、その発振波長が、紫外光域乃至可視光域にあるものが選択される。レーザビームの１２２の波長は、単結晶半導体層１１５に吸収される波長とする。その波長は、レーザビームの表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）などを考慮して決定することができる。例えば、波長は２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。
このレーザ発振器には、パルス発振レーザまたはパルス照射することが可能なレーザ発振器が好ましい。パルス発振レーザは、繰り返し周波数１０ＭＨｚ未満、パルス幅１０ｎ秒以上５００ｎ秒以下とすることが好ましい。代表的なパルス発振レーザは、４００ｎｍ以下の波長のビームを発振するエキシマレーザである。パルス照射することが可能なレーザ発振器は、連続発振するレーザビームの照射を間欠的に行うことで、任意の周波数で選択的にレーザビームの照射を行うことにより、疑似的にパルス発振レーザと同様の効果を見込めるレーザ発振器のことをいう。レーザとして、例えば、繰り返し周波数１０Ｈｚ〜３００Ｈｚ、パルス幅２５ｎ秒、波長３０８ｎｍのＸｅＣｌエキシマレーザを用いることができる。また、レーザビームの走査において、１回のショットと次のショットとを一部重ねてオーバーラップさせてもよい。１回のショットと次のショットとを一部重ねてオーバーラップさせてレーザビームを照射することにより、部分的に単結晶の精製が繰り返し行われ、優れた特性を有する単結晶半導体層を得ることができる。
なおレーザビーム１２２を発振するレーザ発振器は、繰り返し周波数が１０ＭＨｚ未満のパルス発振レーザを用いることが好ましい。本発明において、発振周波数が１０ＭＨｚよりも高いパルスレーザを用いると、単結晶半導体層１１５が溶融してから固化するまでの時間よりもパルス間隔が短くなり、常に単結晶半導体層１１５を溶融状態にてとどめてしまう。そして、オーバーラップさせてレーザビームが照射される領域においては、単結晶半導体層の上面から接合層との界面まで完全に溶融され、液相状態になってしまい、再結晶化をさせた際に結晶粒界が生じる原因ともなりえる。そのため、本発明においてはレーザビームを単結晶半導体層表面にオーバーラップさせて照射する場合、単結晶半導体層１１６が溶融してから固化するまでの時間をあけて、次のレーザビームを照射することが好ましい。
なお単結晶半導体層１１５を部分溶融させるためのレーザビーム１２２のエネルギー密度の取りうる範囲は、レーザビーム１２２の波長、レーザビーム１２２の表皮深さ、単結晶半導体層１１５の膜厚などを考慮して、単結晶半導体層１１５が完全に溶融しない程度のエネルギー密度とするものである。例えば、単結晶半導体層１１５の膜厚が大きい場合には、単結晶半導体層１１５を完全に溶融するまでのエネルギーも大きいため、レーザビーム１２２のエネルギー密度の範囲を大きくとることができる。また、単結晶半導体層１１５の膜厚が小さい場合には、単結晶半導体層１１５を完全に溶融するまでのエネルギーも小さくなるため、レーザビーム１２２のエネルギー密度を小さくすることが望ましい。なお、単結晶半導体層１１５を加熱状態でレーザビーム１２２を照射する場合には、部分溶融に必要なエネルギー密度の範囲の上限の値を小さくすることが、単結晶半導体層１１５が完全に溶融してしまうことを防ぐためにも好ましい。
レーザビーム１２２の照射の雰囲気は、雰囲気を制御しない大気雰囲気でも、酸素が少ない不活性気体雰囲気のいずれでも、単結晶半導体層１１５の結晶性の回復および平坦化の効果があることが確認されている。また、大気雰囲気よりも不活性気体雰囲気が好ましいことが確認されている。窒素などの不活性雰囲気のほうが、大気雰囲気よりも単結晶半導体層１１６の平坦性を向上させる効果が高く、結晶欠陥の減少および平坦化を実現するためのレーザビーム１２２の使用可能なエネルギー密度の範囲が広くなる。
不活性気体雰囲気中でレーザビーム１２２を照射するには、気密性のあるチャンバー内でレーザビーム１２２を照射すればよい。このチャンバー内に不活性気体を供給することで、不活性気体雰囲気中で、レーザビーム１２２を照射することができる。チャンバーを用いない場合は、単結晶半導体層１１５におけるレーザビーム１２２の被照射面に不活性気体を吹き付けながら、その被照射面にレーザビーム１２２を照射することで、不活性気体雰囲気でのレーザビーム１２２の照射を実現することができる。
不活性気体には、窒素（Ｎ２）またはアルゴンやキセノンなどの希ガスを用いることができる。また、不活性気体の酸素濃度は１０ｐｐｍ以下であることが好ましい。
また、レーザビーム１２２を光学系に通過させて、レーザビーム１２２の断面形状を線状または矩形状にすることが好ましい。好ましくは、レーザビームの走査方向の幅を１０μｍ以上とする線状または矩形状の断面形状を有せしめることが好ましい。このことにより、スループット良く、かつレーザビーム１２２の照射を行うことができる。なお本発明においては、単結晶半導体基板から分離された単結晶半導体層の表面及び深さ方向の一部の領域を溶融することで、溶融せずに残った単結晶半導体層の面方位をもとにして再結晶化するものであるため、レーザビーム内のエネルギー密度にばらつきが生じたとしても、最も高いエネルギー密度が照射される単結晶半導体層の溶融が接合層界面まで達していなければよい。
レーザビーム１２２を単結晶半導体層１１５に照射する前に、単結晶半導体層１１５の表面に形成されている自然酸化膜などの酸化膜を除去する処理を行うことが好ましい。それは、単結晶半導体層１１５表面に酸化膜が残存した状態で、レーザビーム１２２を照射しても、平坦化の効果が十分に得られないからである。酸化膜の除去処理は、フッ酸水溶液で単結晶半導体層１１５を処理することで行うことができる。フッ酸による処理は、単結晶半導体層１１５の表面が撥水性を示すまで行うことが望ましい。撥水性があることで、単結晶半導体層１１５から酸化膜が除去されたことが確認できる。
次に、図面を参照して、単結晶半導体層１１５を加熱しながら、レーザビーム１２２を照射するためのレーザ照射装置について説明する。図１２はレーザ照射装置の構成の一例を説明する図面である。
図１２に示すように、レーザ照射装置は、レーザビーム３００を発振するレーザ発振器３０１と、被処理物３０２を配置するステージ３０３を有する。レーザ発振器３０１にはコントローラ３０４が接続されている。コントローラ３０４の制御により、レーザ発振器３０１から発振するレーザビーム３００のエネルギーや、繰り返し周波数などを変化させることができる。また、ステージ３０３には、抵抗加熱装置など加熱装置が設けられており、被処理物３０２を加熱できるようになっている。
ステージ３０３はチャンバー３０６の内部に設けられている。ステージ３０３はチャンバー３０６内部で移動可能に設けられている。矢印３０７は、ステージ３０３の移動方向を示す矢印である。
チャンバー３０６の壁には、レーザビーム３００をチャンバー３０６内部に導くための窓３０８が設けられている。窓３０８は石英などレーザビーム３００に対する透過率の高い材料で形成される。また、チャンバー３０６の内部の雰囲気を制御するため、気体供給装置に接続される気体供給口３０９、および排気装置に連結された排気口３１０が、それぞれ、チャンバー３０６に設けられている。
レーザ発振器３０１とステージ３０３の間には、レンズやミラーなどを含む光学系３１１が配置されている。光学系３１１はチャンバー３０６外部に設けられている。レーザ発振器３０１から射出されたレーザビーム３００は、光学系３１１により、そのエネルギー分布が均一化され、かつその断面形状が線状または矩形状に成形される。光学系３１１を通過したレーザビーム３００は、窓３０８を通り、チャンバー３０６内部に入射し、ステージ３０３上の被処理物３０２に照射される。ステージ３０３の加熱装置により被処理物３０２を加熱し、かつステージ３０３を移動しながら、レーザビーム３００を被処理物３０２に照射する。また、気体供給口３０９から窒素ガスなどの不活性気体を供給することで、不活性気体雰囲気でのレーザビーム３００の照射を行うことができる。
また、図１２に示すレーザ照射装置の構成に限定されず、例えば図１３に示すレーザ照射装置を用いてもよい。図１３において図１２と同一の箇所には同一の符号を用いる。図１３においては、被処理物３０２である支持基板を浮上させ、基板の搬送を行うステージ３９３の例を示している。大面積のガラス基板においては、基板の自重による撓みが問題となるため、搬送にガスの気流を用いる。気体貯蔵装置３９８に貯蔵されている窒素ガスが気体供給装置３９９によりステージ３９３の複数の開口に供給される。気体供給装置３９９では、窒素ガスの流量、圧力が調節され、被処理物３０２が浮上するように、窒素ガスを供給する。窒素ガスは、気体加熱装置３９０を通過することで、加熱されてステージ３９３の開口に供給される。ここでは図示しないが、気体供給装置３９９とは別の気体供給装置を複数設けて、それらとそれぞれ接続されるステージ開口を別途ステージ３９３に設け、その開口への流量を調節することで、被処理物３０２を移動させる。気体を吹きつけると被処理物３０２は冷却されるため、気体加熱装置３９０を通過させることで加熱されたガスを用いて被処理物３０２を浮上または移動させることが好ましい。また、ステージ３９３を加熱することで開口から吹き出すガスを加熱してもよい。
図４（Ｂ）のレーザビーム１２２の照射工程は、次のように行うことができる。まず、単結晶半導体層１１５を１／１００に希釈されたフッ酸水溶液で１１０秒間処理して、表面の酸化膜を除去する。次に、単結晶半導体層１１５が貼り付けられた支持基板１００をレーザ照射装置のステージ上に配置する。ステージに設けられた抵抗加熱装置などの加熱手段により、単結晶半導体層１１５を２３０℃以上６５０℃以下の温度に加熱する。例えば、加熱温度を４２０℃とする。レーザビーム１２２のレーザ発振器として、ＸｅＣｌエキシマレーザ（波長：３０８ｎｍ、パルス幅：２５ｎ秒、繰り返し周波数６０Ｈｚ）を用いる。光学系により、レーザビーム１２２の断面を３００ｍｍ×０．３４ｍｍの線状に整形する。レーザビーム１２２を単結晶半導体層１１５に対して走査しながら、レーザビーム１２２を単結晶半導体層１１５に照射する。レーザビーム１２２の走査は、レーザ照射装置のステージを移動することで行うことができ、ステージの移動速度がレーザビームの走査速度に対応する。レーザビーム１２２の走査速度を調節して、単結晶半導体層１１５の同じ被照射領域にレーザビーム１２２が１〜２０ショット照射されるようにする。このショット数は１以上１０以下が好ましい。すなわち、１回のショットと次のショットとを一部重ねてオーバーラップさせてレーザビームを照射することにより、部分的に単結晶の精製が繰り返し行われ、優れた特性を有する単結晶半導体層を得ることができる。
単結晶半導体層１１５にレーザビーム１２２を照射する前に、単結晶半導体層１１５をエッチングすることができる。このエッチングにより、単結晶半導体層１１５の分離面に残っている損傷層１１３を除去することが好ましい。損傷層１１３を除去することで、レーザビーム１２２の照射による、表面の平坦化の効果、および結晶性の回復の効果を高めることができる。
このエッチングには、ドライエッチング法、またはウエットエッチング法を用いることができる。ドライエッチング法では、エッチングガスに、塩化硼素、塩化珪素または四塩化炭素などの塩化物ガス、塩素ガス、弗化硫黄、弗化窒素などの弗化物ガス、酸素ガスなどを用いることができる。ウエットエッチング法では、エッチング液に、エッチング液には、水酸化テトラメチルアンモニウム（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ、略称；ＴＭＡＨ）溶液を用いることができる。
単結晶半導体層１１５にレーザビーム１２２を照射した後、単結晶半導体層１１６をエッチングして、薄膜化してもよい。単結晶半導体層１１６の厚さは、単結晶半導体層１１６から形成される素子の特性に合わせて決めることができる。支持基板１００に貼り付けられた単結晶半導体層１１６の表面に、薄いゲート絶縁層を段差被覆性良く形成するには、単結晶半導体層１１６厚さは５０ｎｍ以下とすることが望ましく、その厚さは５０ｎｍ以下５ｎｍ以上とすればよい。
単結晶半導体層１１６を薄膜化するためのエッチングには、ドライエッチング法、またはウエットエッチング法を用いることができる。ドライエッチング法では、エッチングガスに、塩化硼素、塩化珪素または四塩化炭素などの塩化物ガス、塩素ガス、弗化硫黄、弗化窒素などの弗化物ガス、酸素ガスなどを用いることができる。ウエットエッチング法では、エッチング液に、エッチング液には、ＴＭＡＨ溶液を用いることができる。
図３（Ａ）から図４（Ｃ）までの工程を７００℃以下の温度で行うことができるため、支持基板１００に耐熱温度が７００℃以下のガラス基板を用いることが可能である。よって、安価なガラス基板を使用できるため、半導体基板１０の材料コストを低減することができる。
なお、支持基板１００にバッファ層１０１を形成することもできる。また、支持基板１００の表面に密接して絶縁層を形成することもできる。図１４は、支持基板１００の断面図であり、バッファ層１０１として多層構造の膜を形成している。バッファ層１０１は、支持基板１００表面に接する絶縁層１１２と、絶縁層１１２上に接合層１１４とを有する。もちろん、支持基板１００には、絶縁層１１２と接合層１１４の一方を形成することもできる。絶縁層１１２は、ＰＥＣＶＤ法で形成できる単層の絶縁膜、または２層以上の多層構造の絶縁膜でなる。絶縁層１１２にバリア層を形成する場合は、支持基板１００に密着させて窒化酸化シリコン膜や窒化シリコン膜などのバリア層を形成し、バリア層の上に酸化シリコン膜、酸化窒化シリコン膜を形成する。このような積層構造により、単結晶半導体層１１６が不純物を効果的に汚染することを防止できる。
なお、本実施形態の方法を用いて、１枚の支持基板１００に複数の単結晶半導体層１１６を貼り付けることもできる。支持基板１００に図３（Ｃ）の構造の単結晶半導体基板１１０を複数枚貼り付ける。そして、図４（Ａ）〜図４（Ｃ）の工程を行うことで、図１５に示すように、複数の単結晶半導体層１１６が貼り付けられた支持基板１００でなる半導体基板２０を作製することができる。
半導体基板２０を作製するためには、支持基板１００に３００ｍｍ×３００ｍｍ以上のガラス基板を用いることが好ましい。大面積ガラス基板として、液晶パネルの製造用に開発されたマザーガラス基板が好適である。マザーガラス基板としては、例えば、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）などのサイズの基板が知られている。
マザーガラス基板のような大面積な基板を支持基板１００として用いることで、ＳＯＩ基板の大面積化が実現できる。ＳＯＩ基板の大面積化が実現すれば、１枚のＳＯＩ基板から複数のＩＣ、ＬＳＩ等のチップを製造することができ、１枚の基板から製造されるチップ数が増加するので、生産性を飛躍的に向上させることができる。
図１５の半導体基板２０のように、ガラス基板のような撓みやすく、脆い支持基板の場合、１枚の支持基板に貼り付けられた複数の単結晶半導体層を、研磨処理で平坦化することは極めて困難である。本実施形態では、この平坦化処理をレーザビーム１２２の照射処理で行うため、支持基板１００を損壊させるような力を加えることなく、かつ歪み点を超える温度で支持基板１００を加熱することなく、１枚の支持基板１００に固定された単結晶半導体層１１５の平坦化を可能にする。すなわち、レーザビームの照射処理は、図１５のような複数の単結晶半導体層を固定した半導体基板２０の作製工程においては、非常に重要な処理である。すなわち、本実施形態は、レーザビームの照射処理の革新的な使用方法を開示するものである。
本実施の形態は、他の実施の形態及び実施例に記載した構成と組み合わせて実施することが可能である。
（実施の形態２）
単結晶半導体層１１５が分離された単結晶半導体基板１１７は再生処理して、単結晶半導体基板１１０として再利用することができる。本実施形態では、再生処理方法について説明する。
図４（Ａ）に示すように、単結晶半導体基板１１７の周囲には、支持基板１００に貼り付けられなかった部分が残っている。この部分に、支持基板１００に貼り付けられなかった、絶縁膜１１２ｂ、絶縁膜１１２ａおよび接合層１１４が残っている。
まず、絶縁膜１１２ｂ、絶縁膜１１２ａおよび接合層１１４を除去するエッチング処理を行う。例えば、これらの膜が、酸化シリコン、酸化窒化シリコン、または窒化酸化シリコンなどで形成されている場合、フッ酸水溶液を用いたウエットエッチング処理で、絶縁膜１１２ｂ、絶縁膜１１２ａおよび接合層１１４を除去することができる。
次に、単結晶半導体基板１１７をエッチング処理して、その周囲の凸部および単結晶半導体層１１５の分離面を除去する。単結晶半導体基板１１７のエッチング処理はウエットエッチング処理が好ましく、エッチング液には、水酸化テトラメチルアンモニウム（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ、略称；ＴＭＡＨ）溶液を用いることができる。
単結晶半導体基板１１７をエッチング処理した後、その表面を研磨し、表面を平坦化する。研磨処理には、機械研磨、または化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ、略称：ＣＭＰ）などを用いることができる。単結晶半導体基板の表面を平滑にするため、１μｍ〜１０μｍ程度研磨することが望ましい。研磨後は、単結晶半導体基板表面に研磨粒子などが残るため、フッ酸洗浄やＲＣＡ洗浄を行う。
以上の工程を経ることにより単結晶半導体基板１１７を図２に示す単結晶半導体基板１１０として再利用することができる。単結晶半導体基板１１７を再利用することで、半導体基板１０の材料コストを削減することができる。
本実施の形態は、他の実施の形態及び実施例に記載した構成と組み合わせて実施することが可能である。
（実施の形態３）
図１６〜図１８を用いて、本実施形態では、半導体基板１０を用いた半導体装置の作製方法の一例として、トランジスタを作製する方法を説明する。複数のトランジスタを組み合わせることで、各種の半導体装置が形成される。以下、図１６〜図１８の断面図を用いて、トランジスタの作製方法を説明する。なお、本実施形態では、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを同時に作製する方法を説明する。
図１６（Ａ）に示すように、支持基板１００上の単結晶半導体層をエッチングにより所望の形状に加工する（パターニングする）ことで、半導体膜６０３と半導体膜６０４とを形成する。半導体膜６０３からｐ型トランジスタが形成され、半導体膜６０４からｎ型トランジスタが形成される。
半導体膜６０３と半導体膜６０４には、閾値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物、若しくはリン、砒素などのｎ型不純物元素が添加されていてもよい。例えば、ｐ型を付与する不純物元素としてボロンを添加する場合、５×１０１６ｃｍ−３以上１×１０１７ｃｍ−３以下の濃度で添加すればよい。閾値電圧を制御するための不純物の添加は、単結晶半導体層１１６に対して行ってもよいし、半導体膜６０３と半導体膜６０４に対して行ってもよい。また、閾値電圧を制御するための不純物の添加を、単結晶半導体基板１１０に対して行ってもよい。若しくは、単結晶半導体基板１１０に不純物の添加した上で、閾値電圧を微調整するために、単結晶半導体層１１６に対して、または半導体膜６０３および半導体膜６０４に対しても行うようにしてもよい。
例えば、単結晶半導体基板１１０に弱いｐ型の単結晶シリコン基板を用いた場合を例に、この不純物元素の添加方法の一例を説明する。まず、単結晶半導体層１１６をエッチングする前に、単結晶半導体層１１６全体にボロンを添加する。このボロンの添加は、ｐ型トランジスタの閾値電圧を調節することを目的とする。ドーパントガスにＢ２Ｈ６を用い、１×１０１６〜１×１０１７／ｃｍ３の濃度でボロンを添加する。ボロンの濃度は、活性化率などを考慮して決定される。たとえば、ボロンの濃度は６×１０１６／ｃｍ３とすることができる。次に、単結晶半導体層１１６をエッチングして、半導体膜６０３、６０４を形成する。そして、半導体膜６０４のみにボロンを添加する。この２回目のボロンの添加は、ｎ型トランジスタの閾値電圧を調節することを目的とする。ドーパントガスにＢ２Ｈ６を用い、１×１０１６〜１×１０１７／ｃｍ３の濃度でボロンを添加する。たとえば、ボロンの濃度は６×１０１６／ｃｍ３とすることができる。
なお、単結晶半導体基板１１０に、ｐ型トランジスタ又はｎ型トランジスタの一方の閾値電圧に適した導電型および抵抗を有する基板が用いることができる場合は、閾値制御をするための不純物添加の工程を１回にすることができ、半導体膜６０３または半導体膜６０４の一方に閾値電圧の制御のための不純物元素を添加すればよい。
次に図１６（Ｂ）に示すように、半導体膜６０３と半導体膜６０４を覆うように、ゲート絶縁膜６０６を形成する。ゲート絶縁膜６０６は、プロセス温度を３５０℃以下で、ＰＥＣＶＤ法で酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜または窒化シリコン膜などを１層、または２層以上積層して形成することができる。また、高密度プラズマ処理を行うことにより半導体膜６０３と半導体膜６０４の表面を酸化または窒化することで形成した酸化物膜または窒化物膜をゲート絶縁層とすることができる。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合プラズマの励起をマイクロ波により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化または窒化することにより、１〜２０ｎｍ、望ましくは５〜１０ｎｍの絶縁膜が半導体膜に接するように形成される。厚さ５〜１０ｎｍの絶縁膜をゲート絶縁膜６０６として用いることができる。
次に図１６（Ｃ）に示すように、ゲート絶縁膜６０６上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、半導体膜６０３と半導体膜６０４の上方に電極６０７を形成する。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることができる。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いてもよい。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成してもよい。
２つの導電膜の組み合わせとして、１層目に窒化タンタルまたはタンタル（Ｔａ）を、２層目にタングステン（Ｗ）を用いることができる。上記例の他に、窒化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。また、２層の導電膜の組み合わせとして、例えば、ｎ型を付与する不純物がドーピングされた珪素とニッケルシリサイド、ｎ型を付与する不純物がドーピングされたＳｉとＷＳｉｘ等も用いることができる。
また、本実施形態では電極６０７を単層の導電膜で形成しているが、本実施形態はこの構成に限定されない。電極６０７は積層された複数の導電膜で形成されていてもよい。３つ以上の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
なお電極６０７を形成する際に用いるマスクとして、レジストの代わりに酸化珪素、窒化酸化珪素等をマスクとして用いてもよい。この場合、酸化珪素、窒化酸化珪素等をエッチングする工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅を有する電極６０７を形成することができる。またマスクを用いずに、液滴吐出法を用いて選択的に電極６０７を形成してもよい。
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
また電極６０７は、導電膜を形成後、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いる。エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状を有するようにエッチングすることができる。また、テーパー形状は、マスクの形状によっても角度等を制御することができる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素もしくは四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄もしくは弗化窒素などのフッ素系ガス又は酸素を適宜用いることができる。
次に図１６（Ｄ）に示すように、電極６０７をマスクとして一導電型を付与する不純物元素を半導体膜６０３、半導体膜６０４に添加する。本実施形態では、半導体膜６０３にｐ型を付与する不純物元素（例えばボロン）を添加し、半導体膜６０４にｎ型を付与する不純物元素（例えばリンまたはヒ素）を添加する。この工程は、半導体膜６０３にソース領域、またはドレイン領域となる不純物領域を形成し、半導体膜６０４には、高抵抗領域として機能する不純物領域を形成するための工程である。
なお、ｐ型を付与する不純物元素を半導体膜６０３に添加するときには、ｐ型を付与する不純物元素の添加が添加されないように、半導体膜６０４はマスク等で覆う。他方、ｎ型を付与する不純物元素を半導体膜６０４に添加するときには、ｎ型を付与する不純物元素が添加されないように、半導体膜６０３はマスク等で覆う。或いは、先に半導体膜６０３および半導体膜６０４にｐ型もしくはｎ型のいずれか一方を付与する不純物元素を添加した後、一方の半導体膜のみに選択的により高い濃度でｐ型もしくはｎ型のうちの他方を付与する不純物元素のいずれか一方を添加するようにしてもよい。この不純物の添加工程によりにより、半導体膜６０３にｐ型の高濃度不純物領域６０８が形成され、半導体膜６０４には、ｎ型の低濃度不純物領域６０９が形成される。また、半導体膜６０３、６０４において、それぞれ、電極６０７と重なる領域はチャネル形成領域６１０、６１１となる。
次に、図１７（Ａ）に示すように、電極６０７の側面にサイドウォール６１２を形成する。サイドウォール６１２は、例えば、ゲート絶縁膜６０６および電極６０７を覆うように新たに絶縁膜を形成し、垂直方向を主体とした異方性エッチングにより、新たに形成された該絶縁膜を部分的にエッチングすることで形成することができる。この異方性エッチングにより、新たに形成された絶縁膜が部分的にエッチングされて、電極６０７の側面にサイドウォール６１２が形成される。なおこの異方性エッチングにより、ゲート絶縁膜６０６も部分的にエッチングされる。サイドウォール６１２を形成するための絶縁膜は、ＰＥＣＶＤ法やスパッタリング法等により、シリコン膜、酸化シリコン膜、窒化酸化シリコン膜や、有機樹脂などの有機材料を含む膜を、１層または２層以上積層して形成することができる。本実施形態では、膜厚１００ｎｍの酸化シリコン膜をＰＥＣＶＤ法によって形成する。酸化シリコン膜のエッチングガスには、ＣＨＦ３とヘリウムの混合ガスを用いることができる。なお、サイドウォール６１２を形成する工程は、これらに限定されるものではない。
次に図１７（Ｂ）に示すように、電極６０７およびサイドウォール６１２をマスクとして半導体膜６０４にｎ導電型を付与する不純物元素を添加する。この工程は、半導体膜６０４にソース領域またはドレイン領域として機能する不純物領域を形成するための工程である。この工程では、半導体膜６０３はマスク等で覆い、半導体膜６０４にｎ型を付与する不純物元素を添加する。
上記不純物元素の添加により、電極６０７、サイドウォール６１２がマスクとなり、半導体膜６０４に一対のｎ型の高濃度不純物領域６１４が自己整合的に形成される。次に、半導体膜６０３を覆うマスクを除去した後、加熱処理を行い、半導体膜６０３に添加したｐ型を付与する不純物元素、および半導体膜６０４に添加したｎ型を付与する不純物元素を活性化する。図１６（Ａ）〜図１７（Ｂ）に示す一連の工程により、ｐチャネル型トランジスタ６１７、およびｎチャネル型トランジスタ６１８が形成される。
なお、ソースおよびドレインの抵抗を下げるために、半導体膜６０３のｐ型高濃度不純物領域６０８、半導体膜６０４の一対のｎ型高濃度不純物領域６１４をシリサイド化して、シリサイド層を形成してもよい。シリサイド化は、半導体膜６０３、６０４に金属を接触させ、加熱処理によって、半導体層中のシリコンと金属とを反応させてシリサイド化合物を生成する。この金属にはコバルトまたはニッケルが好ましく、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、Ｈａ（ハフニウム）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることができる。半導体膜６０３、半導体膜６０４の厚さが薄い場合には、この領域の半導体膜６０３、半導体膜６０４の底部までシリサイド反応を進めてもよい。シリサイド化のための加熱処理には、抵抗加熱炉、ＲＴＡ装置、マイクロ波加熱装置、またはレーザ照射装置を用いることができる。
次に図１７（Ｃ）に示すように、ｐチャネル型トランジスタ６１７、ｎチャネル型トランジスタ６１８を覆うように絶縁膜６１９を形成する。絶縁膜６１９として、水素を含む絶縁膜を形成する。本実施形態では、モノシラン、アンモニア、Ｎ２Ｏを含むソースガスを用いて、ＰＥＣＶＤ法で形成した膜厚６００ｎｍ程度の窒化酸化シリコン膜を形成する。これは、水素を絶縁膜６１９に含ませることで、絶縁膜６１９から水素を拡散させて、半導体膜６０３、半導体膜６０４の未結合手を終端させることができるからである。また、絶縁膜６１９を形成することで、アルカリ金属やアルカリ土類金属などの不純物がｐチャネル型トランジスタ６１７、ｎチャネル型トランジスタ６１８へ侵入するのを防ぐことができる。具体的に絶縁膜６１９として、窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。
次に、ｐチャネル型トランジスタ６１７、ｎチャネル型トランジスタ６１８を覆うように、絶縁膜６１９上に絶縁膜６２０を形成する。絶縁膜６２０は、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、またはアリール基のうち少なくとも１種を有していてもよい。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜６２０を形成してもよい。絶縁膜６２０は、その表面をＣＭＰ法などにより平坦化させてもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち、少なくとも１種を有していてもよい。
絶縁膜６２０の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
次に、窒素雰囲気中で、４００℃〜４５０℃程度（例えば、４１０℃）の加熱処理を１時間程度行い、絶縁膜６１９から水素を拡散させ、半導体膜６０３および半導体膜６０４の未結合手を水素で終端する。なお、単結晶半導体層１１６は、非晶質シリコン膜を結晶化した多結晶シリコン膜とくらべて非常に欠陥密度が小さいため、この水素による終端処理を短時間にすることができる。
次に、図１８に示すように、半導体膜６０３と半導体膜６０４がそれぞれ一部露出するように絶縁膜６１９および絶縁膜６２０にコンタクトホールを形成する。コンタクトホールの形成は、ＣＨＦ３とＨｅの混合ガスを用いたドライエッチング法で行うことができるが、これに限定されるものではない。そして、該コンタクトホールを介して半導体膜６０３と半導体膜６０４に接する導電膜６２１、６２２を形成する。導電膜６２１はｐチャネル型トランジスタ６１７のｐ型高濃度不純物領域６０８に接続されている。導電膜６２２はｎチャネル型トランジスタ６１８の一対のｎ型高濃度不純物領域６１４に接続されている。
導電膜６２１、６２２は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に導電膜６２１、６２２として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることができる。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いてもよい。導電膜６２１、６２２は、上記金属が用いられた膜を単層または複数積層させて形成することができる。
アルミニウムを主成分とする合金の例として、アルミニウムを主成分としニッケルを含むものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方とを含むものも例として挙げることができる。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜６２１、６２２を形成する材料として最適である。特にアルミニウムシリコン（Ａｌ−Ｓｉ）膜の形状をエッチングで加工する場合は、エッチング用のマスクを形成する際のレジストベークにおけるヒロックの発生をアルミニウム膜に比べて防止することができる。また、珪素（Ｓｉ）の代わりに、アルミニウム膜に０．５％程度のＣｕを混入させてもよい。
導電膜６２１、６２２は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物を用いて形成された膜である。アルミニウムシリコン（Ａｌ−Ｓｉ）膜を間に挟むようにバリア膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、半導体膜６０３と半導体膜６０４上に薄い酸化膜ができていたとしても、バリア膜に含まれるチタンがこの酸化膜を還元し、導電膜６２１、６２２と、半導体膜６０３および半導体膜６０４とがそれぞれ良好なコンタクトをとることができる。またバリア膜を複数積層するようにして用いてもよい。その場合、例えば、導電膜６２１、６２２を下層からＴｉ、窒化チタン、Ａｌ−Ｓｉ、Ｔｉ、窒化チタンの５層構造とすることができる。
また導電膜６２１、６２２として、ＷＦ６ガスとＳｉＨ４ガスから化学気相成長法で形成したタングステンシリサイドを用いてもよい。また、ＷＦ６を水素還元して形成したタングステンを、導電膜６２１、６２２として用いてもよい。
図１８には、ｐチャネル型トランジスタ６１７およびｎチャネル型トランジスタ６１８の上面図と、この上面図の切断線Ａ−Ａ’に沿った断面図が共に示されている。なお、図１８の上面図では導電膜６２１、６２２、絶縁膜６１９、絶縁膜６２０を省略した図を示している。
本実施形態では、ｐチャネル型トランジスタ６１７とｎチャネル型トランジスタ６１８が、それぞれゲートとして機能する電極６０７を１つずつ有する場合を例示しているが、本発明はこの構成に限定されない。本発明で作製されるトランジスタは、ゲートとして機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造のトランジスタとすることができる。また、このトランジスタは、ゲートプレナー構造のトランジスタとすることができる。
なお、本発明の半導体基板が有する半導体層は、単結晶半導体基板を薄片化した層であるため、配向のばらつきがない。そのため、半導体基板を用いて作製される複数のトランジスタの閾値電圧や移動度などの電気的特性のばらつきを小さくすることができる。また、結晶粒界が殆どないため、結晶粒界に起因するリーク電流を抑え、また、半導体装置の省電力化を実現することができる。したがって、信頼性の高い半導体装置を作製することができる。
レーザ結晶化により得られる多結晶の半導体膜からトランジスタを作製する場合、高い移動度を得るために、レーザビームの走査方向を考慮して、トランジスタの半導体膜のレイアウトを決める必要があったが、本発明の半導体基板はその必要がないため、半導体装置の設計における制約が少ない。
本実施の形態は、他の実施の形態及び実施例に記載した構成と組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、本実施の形態では、半導体基板１０を用いた半導体装置の作製方法の一例として、上記実施の形態３とは異なるトランジスタを作製する方法について説明する。以下、図３８〜図４０の断面図を用いて、トランジスタの作製方法を説明する。なお、本実施形態では、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを同時に作製する方法を説明する。
まず図３８（Ａ）に示すように、支持基板１００上の単結晶半導体層をエッチングにより所望の形状に加工する（パターニングする）ことで、半導体膜６５１と半導体膜６５２とを形成する。半導体膜６５１からｐ型トランジスタが形成され、半導体膜６５２からｎ型トランジスタが形成される。
半導体膜６５１と半導体膜６５２には、閾値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物、若しくはリン、砒素などのｎ型不純物元素が添加されていてもよい。例えば、ｐ型を付与する不純物元素としてボロンを添加する場合、５×１０１６ｃｍ−３以上１×１０１７ｃｍ−３以下の濃度で添加すればよい。閾値電圧を制御するための不純物の添加は、単結晶半導体層１１６に対して行ってもよいし、半導体膜６５１と半導体膜６５２に対して行ってもよい。また、閾値電圧を制御するための不純物の添加を、単結晶半導体基板１１０に対して行ってもよい。若しくは、単結晶半導体基板１１０に不純物の添加した上で、閾値電圧を微調整するために、単結晶半導体層１１６に対して、または半導体膜６５１および半導体膜６５２に対しても行うようにしてもよい。
例えば、単結晶半導体基板１１０に弱いｐ型の単結晶シリコン基板を用いた場合を例に、この不純物元素の添加方法の一例を説明する。まず、単結晶半導体層１１６をエッチングする前に、単結晶半導体層１１６全体にボロンを添加する。このボロンの添加は、ｐ型トランジスタの閾値電圧を調節することを目的とする。ドーパントガスにＢ２Ｈ６を用い、１×１０１６〜１×１０１７／ｃｍ３の濃度でボロンを添加する。ボロンの濃度は、活性化率などを考慮して決定される。たとえば、ボロンの濃度は６×１０１６／ｃｍ３とすることができる。次に、単結晶半導体層１１６をエッチングして、半導体膜６０３、６０４を形成する。そして、半導体膜６０４のみにボロンを添加する。この２回目のボロンの添加は、ｎ型トランジスタの閾値電圧を調節することを目的とする。ドーパントガスにＢ２Ｈ６を用い、１×１０１６〜１×１０１７／ｃｍ３の濃度でボロンを添加する。たとえば、ボロンの濃度は６×１０１６／ｃｍ３とすることができる。
次に、図３８（Ｂ）に示すように、半導体膜６５１、半導体膜６５２上に、ゲート絶縁層６５３、ゲート電極を形成する導電層６５４、及び導電層６５５を順に形成する。
ゲート絶縁層６５３は、ＣＶＤ法、スパッタリング法、又はＡＬＥ法等により、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層等の絶縁層を用いて、単層構造又は積層構造で形成する。
また、ゲート絶縁層６５３は、半導体膜６５１、半導体膜６５２に対してプラズマ処理を行うことにより、表面を酸化又は窒化することで形成してもよい。この場合のプラズマ処理はマイクロ波（代表的な周波数は２．４５ＧＨｚ）を用いて励起したプラズマによるプラズマ処理も含むものとする。例えばマイクロ波で励起され、電子密度が１×１０１１／ｃｍ３以上１×１０１３／ｃｍ３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを用いた処理も含むものとする。このようなプラズマ処理を適用して半導体層表面の酸化処理又は窒化処理を行うことにより、薄くて緻密な膜を形成することが可能である。また、半導体層表面を直接酸化するため、界面特性の良好な膜を得ることができる。また、ゲート絶縁層６５３は、ＣＶＤ法、スパッタリング法、又はＡＬＥ法により形成した膜に対してマイクロ波を用いたプラズマ処理を行うことで形成してもよい。
なお、ゲート絶縁層６５３は半導体層との界面を形成するため、酸化シリコン層、酸化窒化シリコン層が界面となるように形成することが好ましい。これは、窒化シリコン層又は窒化酸化シリコン層のように酸素よりも窒素の含有量が多い膜を形成すると、トラップ準位が形成され界面特性が問題となる恐れがあるからである。
ゲート電極を形成する導電層は、タンタル、窒化タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、又はニオブ等から選択された元素、またはこれらの元素を主成分とする合金材料若しくは化合物材料、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料を用いて、ＣＶＤ法やスパッタリング法により、単層膜又は積層膜で形成する。積層膜とする場合は、異なる導電材料を用いて形成することもできるし、同一の導電材料を用いて形成することもできる。本形態では、ゲート電極を形成する導電層を、導電層６５４及び導電層６５５の２層構造で形成する例を示す。
ゲート電極を形成する導電層を、導電層６５４及び導電層６５５の２層の積層構造とする場合は、例えば、窒化タンタル層とタングステン層、窒化タングステン層とタングステン層、窒化モリブデン層とモリブデン層の積層膜を形成することができる。なお、窒化タンタル層とタングステン層との積層膜とすると、両者のエッチングの選択比が取れやすく好ましい。なお、例示した２層の積層膜において、先に記載した膜がゲート絶縁層６５３上に形成される膜とすることが好ましい。ここでは、導電層６５４は、２０ｎｍ乃至１００ｎｍの厚さで形成する。導電層６５５は、１００ｎｍ乃至４００ｎｍの厚さで形成する。なお、ゲート電極は３層以上の積層構造とすることもでき、その場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造を採用するとよい。
次に、導電層６５５上にレジストマスク６５６、レジストマスク６５７を選択的に形成する。そして、レジストマスク６５６、レジストマスク６５７を用いて第１のエッチング処理及び第２のエッチング処理を行う。
まず、レジストマスク６５６、レジストマスク６５７を用いた第１のエッチング処理により導電層６５４及び導電層６５５を選択的にエッチングして、半導体膜６５１上に、導電層６５８および導電層６５９を形成し、半導体膜６５２上に導電層６６０及び導電層６６１を形成する（図３８（Ｃ）参照）。
次に、レジストマスク６５６、レジストマスク６５７を用いた第２のエッチング処理により導電層６５９及び導電層６６１の端部をエッチングして、導電層６６２及び導電層６６３を形成する（図３８（Ｄ）参照）。なお、導電層６６２及び導電層６６３は導電層６５８及び導電層６６０よりも幅（キャリアがチャネル形成領域を流れる方向（ソース領域とドレイン領域を結ぶ方向）に平行な方向の長さ）が小さくなるように形成する。このようにして、導電層６５８及び導電層６６２からなる２層構造のゲート電極６６５、並びに導電層６６０及び導電層６６３からなる２層構造のゲート電極６６６を形成する。
第１のエッチング処理及び第２のエッチング処理に適用するエッチング法は適宜選択すればよいが、エッチング速度を向上するにはＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式やＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合プラズマ）方式などの高密度プラズマ源を用いたドライエッチング装置を用いる。第１のエッチング処理および第２のエッチング処理のエッチング条件を適宜調節することで、導電層６５８、６６０、及び導電層６６２、６６３の側面を所望のテーパー形状とすることができる。所望のゲート電極６６５、６６６を形成した後、レジストマスク６５６、６５７は除去すればよい。
次に、ゲート電極６６５、ゲート電極６６６をマスクとして、半導体膜６５１及び半導体膜６５２に不純物元素６６８を添加する。半導体膜６５１には、導電層６５８及び導電層６６２をマスクとして自己整合的に一対の不純物領域６６９が形成される。また、半導体膜６５２には、導電層６６０及び導電層６６３をマスクとして自己整合的に一対の領域６７０が形成される（図３９（Ａ）参照）。
不純物元素６６８としては、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加する。ここでは、ｎチャネル型トランジスタの高抵抗領域を形成するため、不純物元素６６８としてｎ型不純物元素であるリンを添加する。また、不純物領域６６９に、１×１０１７ａｔｏｍｓ／ｃｍ３乃至５×１０１８ａｔｏｍｓ／ｃｍ３程度の濃度でリンが含まれるように、リンを添加することとする。
次に、ｎチャネル型トランジスタのソース領域、およびドレイン領域となる不純物領域を形成するため、半導体膜６５１を部分的に覆うようにレジストマスク６７１を形成し、半導体膜６５２を覆うようにレジストマスク６７２を選択的に形成する。そして、レジストマスク６７１をマスクとして、半導体膜６５１に不純物元素６７３を添加して、半導体膜６５１に一対の不純物領域６７５を形成する（図３９（Ｂ）参照）。
不純物元素６７３としては、ｎ型不純物元素であるリンを半導体膜６５１に添加し、添加される濃度を５×１０１９ａｔｏｍｓ／ｃｍ３乃至５×１０２０ａｔｏｍｓ／ｃｍ３ようにすることとする。不純物領域６７５はソース領域又はドレイン領域として機能する。不純物領域６７５は導電層６５８及び導電層６６２と重ならない領域に形成される。
また、半導体膜６５１において、不純物領域６７６は、不純物元素６７３が添加されなかった、不純物領域６６９である。不純物領域６７６は、不純物領域６７５よりも不純物濃度が高く、高抵抗領域またはＬＤＤ領域として機能する。半導体膜６５１において、導電層６５８および導電層６６２と重なる領域にチャネル形成領域６７７が形成される。
なお、ＬＤＤ領域とは、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に形成する低濃度に不純物元素を添加した領域のことである。ＬＤＤ領域を設けると、ドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐという効果がある。また、ホットキャリアによるオン電流値の劣化を防ぐため、ゲート絶縁層を介してＬＤＤ領域をゲート電極と重ねて配置させた構造（「ＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）構造」とも呼ぶ）としてもよい。
次に、レジストマスク６７１及びレジストマスク６７２を除去した後、ｐチャネル型トランジスタのソース領域およびドレイン領域を形成するため、半導体膜６５１を覆うようにレジストマスク６７９を形成する。そして、レジストマスク６７９、導電層６６０及び導電層６６３をマスクとして不純物元素６８０を添加して、半導体膜６５２に一対の不純物領域６８１と、一対の不純物領域６８２と、チャネル形成領域６８３を形成する（図３９（Ｃ）参照）。
不純物元素６８０は、硼素、アルミニウム、ガリウムなどのｐ型不純物元素が用いられる。ここではｐ型不純物元素である硼素を１×１０２０ａｔｏｍｓ／ｃｍ３乃至５×１０２１ａｔｏｍｓ／ｃｍ３程度含まれるように添加するものとする。
半導体膜６５２において、不純物領域６８１は導電層６６０及び導電層６６３と重ならない領域に形成され、ソース領域又はドレイン領域として機能する。不純物領域６８１に、ここではｐ型不純物元素である硼素を１×１０２０ａｔｏｍｓ／ｃｍ３乃至５×１０２１ａｔｏｍｓ／ｃｍ３程度含まれるようする。
不純物領域６８２は、導電層６６０と重なり、導電層６６３と重ならない領域に形成されており、不純物元素６８０が導電層６６０を貫通して、不純物領域６７０に添加された領域である。不純物領域６７０はｎ型の導電性を示すため、不純物領域６８２がｐ型の導電性を有するように、不純物元素６７３を添加する。不純物領域６８２に含まれる不純物元素６７３の濃度を調節することで、不純物領域６８２をソース領域又はドレイン領域として機能させることができる。または、ＬＤＤ領域として機能させることもできる。
半導体膜６５２において、導電層６６０および導電層６６３と重なる領域にチャネル形成領域６８３が形成される。
次に、層間絶縁層を形成する。層間絶縁層は、単層構造又は積層構造で形成することができるが、ここでは絶縁層６８４及び絶縁層６８５の２層の積層構造で形成する（図４０（Ａ）参照）。
層間絶縁層としては、ＣＶＤ法やスパッタリング法により、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層等を形成することができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル若しくはエポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂などを用いて、スピンコート法などの塗布法により形成することができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。有機基にフルオロ基を含んでも良い。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
例えば、絶縁層６８４として窒化酸化シリコン層を膜厚１００ｎｍで形成し、絶縁層６８５として酸化窒化シリコン層を膜厚９００ｎｍで形成する。また、絶縁層６８４及び絶縁層６８５を、プラズマＣＶＤ法を適用して連続成膜する。なお、層間絶縁層は３層以上の積層構造とすることもできる。また、酸化シリコン層、酸化窒化シリコン層又は窒化シリコン層と、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂を用いて形成した絶縁層との積層構造とすることもできる。
次に、層間絶縁層（本形態では絶縁層６８４及び絶縁層６８５）にコンタクトホールを形成し、該コンタクトホールにソース電極又はドレイン電極として機能する導電層６８６を形成する（図４０（Ｂ）参照）。
コンタクトホールは、半導体膜６５１に形成された不純物領域６７５、半導体膜６５２に形成された不純物領域６８１に達するように、絶縁層６８４及び絶縁層６８５に選択的に形成する。
導電層６８６は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッケル、ネオジムから選ばれた一種の元素または当該元素を複数含む合金からなる単層膜または積層膜を用いることができる。例えば、当該元素を複数含む合金からなる導電層として、チタンを含有したアルミニウム合金、ネオジムを含有したアルミニウム合金などを形成することができる。また、積層膜とする場合、例えば、アルミニウム層若しくは上述したようなアルミニウム合金層を、チタン層で挟持する構成とすることができる。
図４０（Ｂ）に示すように、単結晶半導体基板を用いて、ｎチャネル型トランジスタおよびｐチャネル型トランジスタを作製することができる。
本実施の形態は、他の実施の形態及び実施例に記載した構成と組み合わせて実施することが可能である。
（実施の形態５）
図１９を用いて、本実施形態では、半導体基板１０を用いた半導体装置の作製方法の一例としてトランジスタを作製する方法を説明する。複数の薄膜トランジスタを組み合わせることで、各種の半導体装置が形成される。なお、本実施形態では、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを同時に作製する方法を説明する。
図１９（Ａ）に示すように、支持基板１００上に、バッファ層１０１、単結晶半導体層１１６が形成された半導体基板を用意する。バッファ層１０１は３層構造であり、バリア層となる絶縁膜１１２ｂを含んでいる。なお、図１に示す構成の半導体基板１０を適用する例を示すが、本明細書で示すその他の構成の半導体基板も適用できる。
単結晶半導体層１１６には、ｎチャネル型電界効果トランジスタ及びｐチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのｐ型不純物元素、若しくはリン、砒素などのｎ型不純物元素を添加された不純物領域（チャネルドープ領域）を有している。
保護層８０４をマスクとしてエッチングを行い、露呈している単結晶半導体層１１６及びその下方のバッファ層１０１の一部を除去する。次いで、有機シランを用いて酸化シリコン膜をＰＥＣＶＤ法で堆積する。この酸化シリコン膜は、単結晶半導体層１１６が埋め込まれるように厚く堆積する。次いで、単結晶半導体層１１６上に重なる酸化シリコン膜を研磨により除去した後、保護層８０４を除去して、素子分離絶縁層８０３を残存させる。素子分離絶縁層８０３により単結晶半導体層１１６は、素子領域８０５及び素子領域８０６に分離される（図１９（Ｂ）参照。）。
次いで、第１の絶縁膜を形成し、第１の絶縁膜上にゲート電極層８０８ａ、８０８ｂを形成し、ゲート電極層８０８ａ、８０８ｂをマスクとして第１の絶縁膜をエッチングしてゲート絶縁層８０７ａ、８０７ｂを形成する。
ゲート絶縁層８０７ａ、８０７ｂは酸化シリコン膜、若しくは酸化シリコン膜と窒化シリコン膜の積層構造で形成すればよい。ゲート絶縁層として酸化窒化シリコン膜、窒化酸化シリコン膜なども用いることができる。ゲート絶縁層８０７ａ、８０７ｂは、プラズマＣＶＤ法や減圧ＣＶＤ法により絶縁膜を堆積することで形成しても良いし、プラズマ処理による固相酸化若しくは固相窒化で形成すると良い。半導体層を、プラズマ処理により酸化又は窒化することにより形成するゲート絶縁層は、緻密で絶縁耐圧が高く信頼性に優れているためである。例えば、亜酸化窒素（Ｎ２Ｏ）をＡｒで１〜３倍（流量比）に希釈して、１０〜３０Ｐａの圧力において３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加して単結晶半導体層１１６（素子領域８０５、８０６）の表面を酸化若しくは窒化させる。この処理により１ｎｍ〜１０ｎｍ（好ましくは２ｎｍ〜６ｎｍ）の絶縁膜を形成する。さらに亜酸化窒素（Ｎ２Ｏ）とシラン（ＳｉＨ４）を導入し、１０〜３０Ｐａの圧力において３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を印加してＰＥＣＶＤ法により酸化窒化シリコン膜を形成してゲート絶縁層を形成する。固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れたゲート絶縁層を形成することができる。
また、ゲート絶縁層８０７ａ、８０７ｂとして、二酸化ジルコニウム、酸化ハフニウム、二酸化チタン、五酸化タンタルなどの高誘電率材料を用いても良い。ゲート絶縁層８０７に高誘電率材料を用いることにより、ゲートリーク電流を低減することができる。
ゲート電極層８０８ａ、８０８ｂは、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。ゲート電極層８０８、８０９はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、ゲート電極層８０８ａ、８０８ｂとしてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。
次いで、ゲート電極層８０８ａ、８０８ｂを覆う第２の絶縁膜８１０を形成し、さらにサイドウォール構造の側壁絶縁層８１６ａ、８１６ｂ、８１７ａ、８１７ｂを形成する。ｐチャネル型電界効果トランジスタ（ｐＦＥＴ）となる領域の側壁絶縁層８１６ａ、８１６ｂは、ｎチャネル型電界効果トランジスタ（ｎＦＥＴ）となる領域の側壁絶縁層８１７ａ、８１７ｂよりも幅を広くする。次いで、ｎチャネル型電界効果トランジスタとなる領域にヒ素（Ａｓ）などを添加して浅い接合深さの第１の不純物領域８２０ａ、８２０ｂを形成し、ｐチャネル型電界効果トランジスタとなる領域にボロン（Ｂ）などを添加して浅い接合深さの第２の不純物領域８１５ａ、８１５ｂを形成する（図１９（Ｃ）参照。）。
次いで、第２の絶縁膜８１０を部分的にエッチングしてゲート電極層８０８ａ、８０８ｂの上面と、第１の不純物領域８２０ａ、８２０ｂ及び第２の不純物領域８１５ａ、８１５ｂとを露出させる。次いで、ｎチャネル型電界効果トランジスタとなる領域にＡｓなどをドーピングして深い接合深さの第３の不純物領域８１９ａ、８１９ｂを形成し、ｐチャネル型電界効果トランジスタとなる領域にＢなどをドーピングして深い接合深さの第４の不純物領域８２４ａ、８２４ｂを形成する。次いで、活性化のための熱処理を行う。次いで、シリサイドを形成するための金属膜としてコバルト膜を成膜する。次いでＲＴＡなどの熱処理（５００℃、１分）を行い、コバルト膜に接する部分のシリコンをシリサイド化させ、シリサイド８２２ａ、８２２ｂ、８２３ａ、８２３ｂを形成する。その後、コバルト膜を選択的に除去する。次いで、シリサイド化の熱処理よりも高い温度で熱処理を行い、シリサイド部分の低抵抗化を図る（図１９（Ｄ）参照。）。素子領域８０６にはチャネル形成領域８２６が、素子領域８０５にはチャネル形成領域８２１が形成される。
次いで、層間絶縁層８２７を形成し、レジストからなるマスクを用いて層間絶縁層８２７に深い接合深さの第３の不純物領域８１９ａ、８１９ｂや深い接合深さの第４の不純物領域８２４ａ、８２４ｂにそれぞれ達するコンタクトホール（開口）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。
エッチング方法及び条件は、コンタクトホールを形成する層間絶縁層８２７の材料によって適宜設定すればよい。ウエットエッチング、ドライエッチング、またはその両方を適宜用いることができる。本実施の形態ではドライエッチングを用いる。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。ウエットエッチングのエッチャントは、フッ素水素アンモニウム及びフッ化アンモニウムを含む混合溶液のようなフッ酸系の溶液を用いるとよい。
コンタクトホールを覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層としても機能する配線層を形成する。配線層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。配線層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、及びＳｉ、Ｇｅ、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。
本実施の形態では、層間絶縁層８２７に形成されたコンタクトホールを埋めるように埋込配線層として配線層８４０ａ、８４０ｂ、８４０ｃ、８４０ｄを形成する。埋込型の配線層８４０ａ、８４０ｂ、８４０ｃ、８４０ｄは、コンタクトホールを埋め込む十分な膜厚の導電膜を形成し、コンタクトホール部だけに導電膜を残し、不要な導電膜部分を除去して形成する。
埋込型の配線層８４０ａ、８４０ｂ、８４０ｃ、８４０ｄ上に絶縁層８２８及び引き回し配線層として配線層８４１ａ、８４１ｂ、８４１ｃを形成する。
以上の工程で支持基板１００に接合された単結晶半導体層１１６の素子領域８０６を用いてｎチャネル型電界効果トランジスタ８３２を、素子領域８０５を用いてｐチャネル型電界効果トランジスタ８３１が作製できる（図１９（Ｅ）参照。）。なお、本実施の形態において、ｎチャネル型電界効果トランジスタ８３２及びｐチャネル型電界効果トランジスタ８３１は配線層８４２ｂによって電気的に接続されている。
このようにｎチャネル型電界効果トランジスタ８３２とｐチャネル型電界効果トランジスタ８３１を相補的に組み合わせることによってＣＭＯＳ構造を構成する。
このＣＭＯＳ構造上に、さらに配線や素子などを積層することでマイクロプロセッサなどの半導体装置を作製することができる。なお、マイクロプロセッサは、演算回路（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ、及びメモリインターフェース（ＲＯＭ Ｉ／Ｆ）を有している。
マイクロプロセッサは、ＣＭＯＳ構造を含む集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。
トランジスタの構造は本実施形態に限定されず、その構造はチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
本実施の形態は、他の実施の形態及び実施例に記載した構成と組み合わせて実施することが可能である。
（実施の形態６）
実施形態３乃至５では、半導体装置の作製方法の一例として、トランジスタの作製方法を説明したが、半導体膜付き基板に、トランジスタと共に容量、抵抗など各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。本実施形態では、図面を参照しながら半導体装置の具体的な態様を説明する。
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図２０はマイクロプロセッサ２００の構成例を示すブロック図である。
マイクロプロセッサ２００は、演算回路２０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部２０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部２０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部２０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ２０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部２０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ２０９、およびメモリインターフェース２１０を有している。
バスインターフェース２０８を介してマイクロプロセッサ２００に入力された命令は、命令解析部２０３に入力され、デコードされた後、演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５に入力される。演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５は、デコードされた命令に基づき、様々な制御を行う。
演算回路制御部２０２は、演算回路２０１の動作を制御するための信号を生成する。また、割り込み制御部２０４は、マイクロプロセッサ２００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部２０４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部２０７は、レジスタ２０６のアドレスを生成し、マイクロプロセッサ２００の状態に応じてレジスタ２０６の読み出しや書き込みを行う。タイミング制御部２０５は、演算回路２０１、演算回路制御部２０２、命令解析部２０３、割り込み制御部２０４、およびレジスタ制御部２０７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部２０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図２０に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。
次に、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図２１は、このような半導体装置の構成例を示すブロック図である。図２１に示す半導体装置２１１は、無線通信により外部装置と信号の送受信を行って動作する演算処理装置として機能する。
図２１に示すように、半導体装置２１１は、アナログ回路部２１２とデジタル回路部２１３を有している。アナログ回路部２１２として、共振容量を有する共振回路２１４、整流回路２１５、定電圧回路２１６、リセット回路２１７、発振回路２１８、復調回路２１９と、変調回路２２０を有している。デジタル回路部２１３は、ＲＦインターフェース２２１、制御レジスタ２２２、クロックコントローラ２２３、インターフェース２２４、中央処理ユニット２２５、ランダムアクセスメモリ２２６、読み出し専用メモリ２２７を有している。
半導体装置２１１の動作の概要は以下の通りである。アンテナ２２８が受信した信号は共振回路２１４により誘導起電力を生じる。誘導起電力は、整流回路２１５を経て容量部２２９に充電される。この容量部２２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部２２９は、半導体装置２１１を構成する基板に集積されている必要はなく、他の部品として半導体装置２１１に組み込むこともできる。
リセット回路２１７は、デジタル回路部２１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路２１８は、定電圧回路２１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路２１９は、受信信号を復調する回路であり、変調回路２２０は、送信するデータを変調する回路である。
例えば、復調回路２１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路２２０は、共振回路２１４の共振点を変化させることで通信信号の振幅を変化させている。
クロックコントローラ２２３は、電源電圧または中央処理ユニット２２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路２３０が行っている。
アンテナ２２８から半導体装置２１１に入力された信号は復調回路２１９で復調された後、ＲＦインターフェース２２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ２２２に格納される。制御コマンドには、読み出し専用メモリ２２７に記憶されているデータの読み出し、ランダムアクセスメモリ２２６へのデータの書き込み、中央処理ユニット２２５への演算命令などが含まれている。
中央処理ユニット２２５は、インターフェース２２４を介して読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２にアクセスする。インターフェース２２４は、中央処理ユニット２２５が要求するアドレスより、読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２のいずれかに対するアクセス信号を生成する機能を有している。
中央処理ユニット２２５の演算方式は、読み出し専用メモリ２２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット２２５が処理する方式を適用できる。
次に、図２２および図２３を用いて、半導体装置の構成例として表示装置について説明する。
図２２は、液晶表示装置の構成例を示す図面である。図２２（Ａ）は液晶表示装置の画素の平面図であり、図２２（Ｂ）はＪ−Ｋ切断線による図２２（Ａ）の断面図である。図２２（Ａ）において、半導体層５１１は、単結晶半導体層１１６から形成された層であり、画素のトランジスタ５２５を構成する。画素は、半導体層５１１、半導体層５１１と交差している走査線５２２、走査線５２２と交差している信号線５２３、画素電極５２４、画素電極５２４と半導体層５１１を電気的に接続する電極５２８を有する。半導体層５１１は、ＳＯＩ基板に貼り合わせられた半導体層５１１から形成された層であり、画素のトランジスタ５２５を構成する。
図２２（Ｂ）に示すように、基板５１０上に、接合層１１４、絶縁膜１１２ｂと絶縁膜１１２ａでなる絶縁層１１２、半導体層５１１が積層されている。基板５１０は分割された支持基板１００である。半導体層５１１は、単結晶半導体層１１６をエッチングによる素子分離により形成された層である。半導体層５１１には、チャネル形成領域５１２、ｎ型の不純物領域５１３が形成されている。トランジスタ５２５のゲート電極は走査線５２２に含まれ、ソース電極またはドレイン電極の一方は信号線５２３に含まれている。
層間絶縁膜５２７上には、信号線５２３、画素電極５２４および電極５２８が設けられている。層間絶縁膜５２７上には、柱状スペーサ５２９が形成され、信号線５２３、画素電極５２４、電極５２８および柱状スペーサ５２９を覆って配向膜５３０が形成されている。対向基板５３２には、対向電極５３３、対向電極５３３を覆う配向膜５３４が形成されている。柱状スペーサ５２９は、基板５１０と対向基板５３２の隙間を維持するために形成される。柱状スペーサ５２９によって形成される隙間に液晶層５３５が形成されている。信号線５２３および電極５２８と不純物領域５１３との接続部は、コンタクトホールの形成によって層間絶縁膜５２７に段差が生じるので、この接続部では液晶層５３５の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ５２９を形成して、液晶の配向の乱れを防ぐ。
次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について、説明する。図２３はＥＬ表示装置を説明するための図面である。図２３（Ａ）はＥＬ表示装置の画素の平面図であり、図２３（Ｂ）は画素の断面図である。図２３（Ａ）に示すように、画素は、選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、および電流供給線４０７、画素電極４０８を含む。エレクトロルミネセンス材料を含んで形成される層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。
選択用トランジスタ４０１は、単結晶半導体層１１６からなる半導体層４０３を有する。選択用トランジスタ４０１において、ゲート電極は走査線４０５に含まれ、ソース電極またはドレイン電極の一方は信号線４０６に含まれ、他方は電極４１１として形成されている。表示制御用トランジスタ４０２は、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３として形成され、他方は、電流供給線４０７に含まれている。
表示制御用トランジスタ４０２はｐチャネル型のトランジスタであり、単結晶半導体層１１６からなる半導体層４０４を有する。図２３（Ｂ）に示すように、半導体層４０４には、チャネル形成領域４５１、ｐ型の不純物領域４５２が形成されている。表示制御用トランジスタ４０２のゲート電極４１２を覆って、層間絶縁膜４２７が形成されている。層間絶縁膜４２７上に、信号線４０６、電流供給線４０７、電極４１１、４１３などが形成されている。また、層間絶縁膜４２７上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。補強板として対向基板４３１が設けられており、対向基板４３１は樹脂層４３２により基板４００に固定されている。基板４００は支持基板１００を分割した基板である。
半導体基板１０を用いて様々な電気機器を作製することができる。電気機器としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）などの画像データを表示する表示装置を備えた装置などが含まれる。
図２４を用いて、電気機器の具体的な態様を説明する。図２４（Ａ）は携帯電話機９０１の一例を示す外観図である。この携帯電話機９０１は、表示部９０２、操作スイッチ９０３などを含んで構成されている。表示部９０２に、図２２で説明した液晶表示装置または図２３で説明したＥＬ表示装置を適用することで、表示むらが少なく画質の優れた表示部９０２とすることができる。
また、図２４（Ｂ）は、デジタルプレーヤー９１１の構成例を示す外観図である。デジタルプレーヤー９１１は、表示部９１２、操作部９１３、イヤホン９１４などを含んでいる。イヤホン９１４の代わりにヘッドホンや無線式イヤホンを用いることができる。表示部９１２に、図２２で説明した液晶表示装置または図２３で説明したＥＬ表示装置を適用することで、画面サイズが０．３インチから２インチ程度の場合であっても。高精細な画像および多量の文字情報を表示することができる。
また、図２４（Ｃ）は、電子ブック９２１の外観図である。この電子ブック９２１は、表示部９２２、操作スイッチ９２３を含んでいる。電子ブック９２１にはモデムを内蔵していてもよいし、図２１の半導体装置２１１を内蔵させて、無線で情報を送受信できる構成としてもよい。表示部９２２には、図２２で説明した液晶表示装置、または図２３で説明したＥＬ表示装置を適用することで、高画質の表示を行うことができる。
図２５は図２４（Ａ）に示した携帯電話とは異なる例を示す。図２５は本発明を適用したスマートフォン携帯電話の構成の一例であり、図２５（Ａ）が正面図、図２５（Ｂ）が背面図、図２５（Ｃ）が展開図である。筐体１００１及び１００２二つの筐体で構成されている。スマートフォン携帯電話１０００は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
スマートフォン携帯電話１０００は、筐体１００１及び１００２二つの筐体で構成されている。筐体１００１においては、表示部１１０１、スピーカー１１０２、マイクロフォン１１０３、操作キー１１０４、ポインティングデバイス１１０５、表面カメラ用レンズ１１０６、外部接続端子１１０７、イヤホン端子１１０８等を備え、筐体１００２においては、キーボード１２０１、外部メモリスロット１２０２、裏面カメラ用レンズ１２０３、ライト１２０４等を備えているなどにより構成されている。また、アンテナは筐体１００１内部に内蔵されている。
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
重なり合った筐体１００１と筐体１００２（図２５（Ａ））は、スライドし図２５（Ｃ）のように展開する。表示部１１０１には、上記実施の形態に示される表示装置を組み込むことが可能であり、使用形態に応じて表示の方向が適宜変化する。表示部１１０１と同一面上に及び表面カメラ用レンズ１１０６を同一の面に備えているため、テレビ電話が可能である。また、表示部１１０１をファインダーとし裏面カメラ用レンズ１２０３及びライト１２０４で静止画及び動画の撮影が可能である。スピーカー１１０２及びマイクロフォン１１０３は音声通話に限らず、テレビ電話、録音、再生等の用途に使用できるが可能である。操作キー１１０４では、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等が可能である。書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合はキーボード１２０１を用いると便利である。更に、重なり合った筐体１００１と筐体１００２（図２５（Ａ））は、スライドし図２５（Ｃ）のように展開し、携帯情報端末としての使用する場合は、キーボード１２０１、ポインティングデバイス１１０５を用い円滑な操作が可能である。外部接続端子１１０７はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット１２０２に記録媒体を挿入しより大量のデータ保存及び移動に対応できる。筐体１００２の裏面（図２５（Ｂ））には、裏面カメラ用レンズ１２０３及びライト１２０４を備えており、表示部１１０１をファインダーとし静止画及び動画の撮影が可能である。
また、上記機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビ受信機能等を備えたものであってもよい。
本実施の形態は、他の実施の形態及び実施例に記載した構成と組み合わせて実施することが可能である。
以下において、本発明に関し実施例に基づいて更に詳しく説明する。本発明はこの実施例によって何ら限定されるものではなく、特許請求の範囲によって特定されるものであることはいうまでもないことである。本実施例では本発明の半導体基板として、ＳＯＩ基板の半導体層の表面粗さおよび結晶学的な物性について示し、説明する。
図２６を用いて、本実施例のＳＯＩ基板の作製方法を説明する。図２６に示す作製方法は、実施の形態２で説明した作製方法に対応する。
半導体基板として、単結晶シリコン基板（以下、ｃ−Ｓｉ基板２６００という）を用意する（図２６（Ａ）参照）。ｃ−Ｓｉ基板２６００は、５インチのｐ型シリコン基板であり、その面方位は（１００）であり、その側面方位は＜１１０＞である。
ｃ−Ｓｉ基板２６００を純水で洗浄し、乾燥する。次に、平行平板型プラズマＣＶＤ装置を用いて、ｃ−Ｓｉ基板２６００上に酸化窒化シリコン膜２６０１を形成し、酸化窒化シリコン膜２６０１上に窒化酸化シリコン膜２６０２を形成する（図２６（Ｂ）参照）。
平行平板型プラズマＣＶＤ装置で、ｃ−Ｓｉ基板２６００を大気に曝すことなく酸化窒化シリコン膜２６０１、窒化酸化シリコン膜２６０２を連続的に形成する。その際の成膜条件は以下の通りである。ここでは、酸化窒化シリコン膜２６０１の成膜前に、６０秒間、フッ酸水溶液で洗浄し、ｃ−Ｓｉ基板２６００の酸化膜を除去する工程を行う。
＜酸化窒化シリコン膜２６０１＞
・厚さ ５０ｎｍ
・ガスの種類（流量）
ＳｉＨ４（４ｓｃｃｍ）
Ｎ２Ｏ （８００ｓｃｃｍ）
・基板温度 ４００℃
・圧力 ４０Ｐａ
・ＲＦ周波数 ２７ＭＨｚ
・ＲＦパワー ５０Ｗ
・電極間距離 １５ｍｍ
・電極面積 ６１５．７５ｃｍ２
＜窒化酸化シリコン膜２６０２＞
・厚さ ５０ｎｍ
・ガスの種類（流量）
ＳｉＨ４（１０ｓｃｃｍ）
ＮＨ３（１００ｓｃｃｍ）
Ｎ２Ｏ （２０ｓｃｃｍ）
Ｈ２（４００ｓｃｃｍ）
・基板温度 ３００℃
・圧力 ４０Ｐａ
・ＲＦ周波数 ２７ＭＨｚ
・ＲＦパワー ５０Ｗ
・電極間距離 ３０ｍｍ
・電極面積 ６１５．７５ｃｍ２
次に、図２６（Ｃ）に示すように。イオンドーピング装置を用い、水素イオンをｃ−Ｓｉ基板２６００に添加して、図２６（Ｃ）に示すようにイオン添加層２６０３を形成する。ソースガスには１００％水素ガスを用い、イオン化された水素を質量分離せずに、電界で加速してｃ−Ｓｉ基板２６００に添加する。詳細な条件は次の通りである。
・ソースガス Ｈ２
・ＲＦパワー １５０Ｗ
・加速電圧 ４０ｋＶ
・ドーズ量 １．７５×１０１６ｉｏｎｓ／ｃｍ−２
イオンドーピング装置において、水素ガスからＨ＋、Ｈ２ ＋、Ｈ３ ＋という３種類のイオン種が生成され、この全てのイオン種をｃ−Ｓｉ基板２６００にドーピングする。水素ガスから発生されたイオン種のうち、８０％程度がＨ３ ＋がである。
イオン添加層２６０３を形成した後、ｃ−Ｓｉ基板２６００を純水で洗浄し、窒化酸化シリコン膜２６０２上に。プラズマＣＶＤ装置を用いて、厚さ５０ｎｍの酸化シリコン膜２６０４を形成する。酸化シリコン膜２６０４のソースガスには、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）と酸素ガスを用いる。酸化シリコン膜２６０４の成膜条件は次の通りである。
＜酸化シリコン膜２６０４＞
・厚さ ５０ｎｍ
・ガスの種類（流量）
ＴＥＯＳ（１５ｓｃｃｍ）
Ｏ２ （７５０ｓｃｃｍ）
・基板温度 ３００℃
・圧力 １００Ｐａ
・ＲＦ周波数 ２７ＭＨｚ
・ＲＦパワー ３００Ｗ
・電極間距離 １４ｍｍ
・電極面積 ６１５．７５ｃｍ２
ガラス基板２６０５を用意する。ガラス基板２６０５には、旭硝子社製のアルミノ珪酸塩ガラス基板（製品名「ＡＮ１００」）を用いる。ガラス基板２６０５および酸化シリコン膜２６０４を形成されたｃ−Ｓｉ基板２６００を洗浄する。洗浄には、純水中で超音波洗浄した後、オゾンを含む純水での処理を行う。
次に、図２６（Ｅ）に示すように、ガラス基板２６０５とｃ−Ｓｉ基板２６００を密接させることで、ガラス基板２６０５と酸化シリコン膜２６０４を接合させる。この工程により、ガラス基板２６０５とｃ−Ｓｉ基板２６００が貼り合わされる。この工程は加熱処理を伴わない、常温での処理になる。
次に、拡散炉において加熱処理を行い、図２６（Ｄ）に示すようにイオン添加層２６０３で分離を生じさせる。まず、６００℃で２０分間の加熱し、加熱温度を６５０℃に上昇し、さらに６．５分間、加熱する。この一連の加熱処理によって、ｃ−Ｓｉ基板２６００には、イオン添加層２６０３で亀裂が生じ、ｃ−Ｓｉ基板２６００が分離される状態となる。この工程で、６００℃以上でｃ−Ｓｉ基板２６００を加熱することで、分離後のシリコン層の結晶性を単結晶により近づけることができる。
加熱処理が終了したら、拡散炉からガラス基板２６０５とｃ−Ｓｉ基板２６００を取り出す。加熱処理によって、ガラス基板２６０５とｃ−Ｓｉ基板２６００は分離できる状態となっているので、図２６（Ｆ）に示すように、ｃ−Ｓｉ基板２６００Ｄを取り除くと、ｃ−Ｓｉ基板２６００から分離されたシリコン層２６０６がガラス基板２６０５に固定されているＳＯＩ基板２６０８ａが形成されている。なお、ｃ−Ｓｉ基板２６００Ｄは、シリコン層２６０６が分離されたｃ−Ｓｉ基板２６００に対応する。
ＳＯＩ基板２６０８ａは、ガラス基板２６０５上に、酸化シリコン膜２６０４、窒化酸化シリコン膜２６０２、酸化窒化シリコン膜２６０１、シリコン層２６０６が順に積層された構造を有する。本実施例では、シリコン層２６０６の厚さは１２０ｎｍ程度である。
次に、図２６（Ｇ）に示すように、ＳＯＩ基板２６０８ａのシリコン層２６０６にレーザビーム２６１０を照射し、シリコン層２６１１を有するＳＯＩ基板２６０８ｂを形成する。図２６（Ｈ）のシリコン層２６１１はレーザビーム２６１０の照射後のシリコン層２６０６に対応する。以上の工程で、図２６（Ｈ）に示すＳＯＩ基板２６０８ｂが形成される。ＳＯＩ基板２６０８ｂのシリコン層２６１２は、レーザビームの照射により部分溶融がなされ、再結晶化されたシリコン層２６１１に対応する。
図２６（Ｇ）のレーザビーム２６１０の照射するために用いたレーザの仕様は次の通りである。
＜レーザの仕様＞
ＸｅＣｌエキシマレーザ
波長３０８ｎｍ
パルス幅２５ｎｓｅｃ
繰り返し周波数３０Ｈｚ
レーザビーム２６１０は、シリンドリカルレンズなどを含んだ光学系により、ビームスポットが線状の線状ビームとする。レーザビーム２６１０に対してｃ−Ｓｉ基板２６００を相対的に移動しながら、レーザビーム２６１０を照射する。このときレーザビーム２６１０の走査速度は、１．０ｍｍ／ｓｅｃとし、同じ領域に１２ショット、レーザビーム２６１０が照射されるようにする。
また、レーザビーム２６１０の雰囲気は大気雰囲気または窒素雰囲気とした。本実施例では、窒素雰囲気は、大気中のレーザビーム２６１０を照射しながら、窒素ガスを被照射面に吹き付けることで形成している。
本発明者らは、レーザビーム２６１０のエネルギー密度を約３５０ｍＪ／ｃｍ２〜７５０ｍＪ／ｃｍ２の範囲で変化させて、レーザビーム２６１０の照射によるシリコン層２６１１の平坦化および結晶性の回復の効果を調べた。エネルギー密度の具体的な値は、以下のとおりである。
・３４７ｍＪ／ｃｍ２
・３８７ｍＪ／ｃｍ２
・４３１ｍＪ／ｃｍ２
・４７７ｍＪ／ｃｍ２
・５２５ｍＪ／ｃｍ２
・５７２ｍＪ／ｃｍ２
・６１９ｍＪ／ｃｍ２
・６６４ｍＪ／ｃｍ２
・７０６ｍＪ／ｃｍ２
・７４３ｍＪ／ｃｍ２
シリコン層２６１１の表面の平坦性、およびその結晶性の分析には、光学顕微鏡、原子間力顕微鏡（ＡＦＭ；Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）、走査電子顕微鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察、電子後方散乱回折像（ＥＢＳＰ；Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ）の観察、及びラマン分光測定を用いた。
平坦化の効果は、ＡＦＭによるダイナミックフォースモード（ＤＦＭ：ｄｙｎａｍｉｃ ｆｏｒｃｅ ｍｏｄｅ）での観察像（以下、ＤＦＭ像という。）、ＤＦＭ像から得られる表面粗さを示す測定値、光学顕微鏡による暗視野像の明度変化、ＳＥＭの観察像（以下、ＳＥＭ像という。）により評価することができる。
結晶性の向上の効果は、ラマンシフト（Ｒａｍａｎ Ｓｈｉｆｔ）、ラマンスペクトルの半値全幅（ＦＷＨＭ；ｆｕｌｌ ｗｉｄｔｈ ａｔ ｈａｌｆ ｍａｘｉｍｕｍ）、ＥＢＳＰ像により評価することができる。
まず、レーザビームの照射による平坦化の効果について説明し、次に、結晶性向上の効果について説明する。
図２８は、大気雰囲気でレーザビームが照射されたシリコン層２６１１の光学顕微鏡の暗視野像であり、図２９は、窒素雰囲気でレーザビームが照射されたシリコン層２６１１の光学顕微鏡の暗視野像である。図２８、図２９共にレーザビームを照射する前のシリコン層２６０６の暗視野像を示している。図２８、図２９に示す暗視野像から、エネルギー密度を調節することで、大気雰囲気および窒素雰囲気共に、レーザビームの照射で平坦性が向上できることが分かった。
図３０は、ＳＥＭ像である。図３０（Ａ）はレーザビーム照射前のシリコン層２６０６のＳＥＭ像であり、図３０（Ｂ）は大気雰囲気で処理したシリコン層２６１１のＳＥＭ像であり、図３０（Ｃ）は、窒素雰囲気で処理したシリコン層２６１１のＳＥＭ像である。
本実施例では、レーザにエキシマレーザを用いている。非晶質シリコン膜をエキシマレーザで結晶化して形成した多結晶シリコン膜の表面には、その膜厚程度のリッジ（凹凸）が生ずることが知られている。図３０（Ｂ）および図３０（Ｃ）のＳＥＭ像から、シリコン層２６１１にはこのような大きなリッジが殆ど発生していないことが分かる。つまり、エキシマレーザのようなパルスレーザのレーザビームが、シリコン層２６０６の平坦化に有効であることが分かる。
図３１は、ＡＦＭで観察したＤＦＭ像である。図３１（Ａ）はレーザビーム照射前のシリコン層２６０６のＤＦＭ像であり、図３１（Ｂ）〜（Ｅ）は、レーザビーム照射後のシリコン層２６１１のＤＦＭ像であり、レーザビームの照射雰囲気とエネルギー密度が異なる。図３２（Ａ）〜図３２（Ｅ）は、図３１（Ａ）〜図３１（Ｅ）の鳥瞰図に対応する。
図３１（Ａ）〜図３１（Ｅ）のＤＦＭ像をもとに計算された表面粗さを表１に示す。表１において、Ｒａは平均面荒さであり、ＲＭＳは自乗平均面粗さであり、Ｐ−Ｖは最大高低差である。
レーザビーム照射前のシリコン層２６０６のＲａは７ｎｍ以上であり、ＲＭＳは１１ｎｍ以上であるが、この値は、６０ｎｍ程度の厚さの非晶質シリコンをエキシマレーザで結晶化して形成された多結晶シリコン膜の値に近いである。本発明者らの知見では、このような多結晶シリコン膜では、実用的なゲート絶縁層の厚さは多結晶シリコン膜よりも厚くなる。従って、シリコン層２６０６を薄膜化しても、１０ｎｍ以下の厚さのゲート絶縁層をその表面に形成することは困難であり、薄膜化された単結晶シリコンの特長を活かした高性能のトランジスタを作製することは非常に難しい。
一方、レーザビームが照射されたシリコン層２６１１では、Ｒａが２ｎｍ程度に減少し、ＲＭＳは２．５ｎｍ〜３ｎｍ程度に減少している。従って、このような平坦性を有するシリコン層２６１１を薄膜化することで、薄膜化された単結晶シリコン層の特長を活かした高性能のトランジスタを作製することが可能になる。
以下、レーザビームの照射による結晶性の向上について説明する。
図３３は、レーザビームを照射する前のシリコン層２６０６と照射した後のシリコン層２６１１のラマンシフトを示すグラフであり、レーザビームのエネルギー密度に対するラマンシフトの変化を示すグラフである。単結晶シリコンのラマンシフトの波数５２０．６ｃｍ−１に近いほど、結晶性が良いことを示している。図３３のグラフから、エネルギー密度を調節することで、大気雰囲気および窒素雰囲気共に、レーザビームの照射でシリコン層２６１１の結晶性を向上できることが分かる。
図３４は、レーザビームを照射する前のシリコン層２６０６と、照射後のシリコン層２６１１のラマンスペクトルの半値全幅（ＦＷＨＭ）を示すグラフであり、レーザビーム２６１０のエネルギー密度に対するＦＷＨＭの変化を示すグラフである。単結晶シリコンのＦＷＨＭの波数２．５〜３．０ｃｍ−１に近いほど、結晶性が良いことを示している。図３４のグラフから、エネルギー密度を調節することで、大気雰囲気および窒素雰囲気共に、レーザビームの照射でシリコン層２６１１の結晶性を向上できることが分かる。
図３５（Ａ）〜図３５（Ｃ）は、シリコン層表面のＥＢＳＰの測定データから得られた逆極点図（ＩＰＦ、ｉｎｖｅｒｓｅ ｐｏｌｅ ｆｉｇｕｒｅ）マップである。図３５（Ｄ）は、結晶の各面方位をカラーコード化し、ＩＰＦマップの配色と結晶方位の関係を示すカラーコードマップである。図３５（Ａ）〜図３５（Ｃ）のＩＰＦマップは、それぞれ、レーザビームを照射する前のシリコン層２６０６、大気雰囲気でレーザビームを照射したシリコン層２６１１、窒素雰囲気でレーザビームを照射したシリコン層２６１１のものである。
図３５（Ａ）〜図３５（Ｃ）のＩＰＦマップによると、エネルギー密度が３８０〜６２０ｍＪ／ｃｍ２の範囲ではレーザビームの照射前と照射後でシリコン層の方位が乱れることなく、シリコン層２６１１表面の面方位は使用したｃ−Ｓｉ基板２６００と同じ（１００）面方位を維持し、結晶粒界は存在していない。このことは、図３５（Ｄ）のカラーコードマップの（１００）方位を示す色（カラー図面では赤色）で、ＩＰＦマップの殆どが表されていることがら理解される。なお、エネルギー密度が７４３ｍＪ／ｃｍ２では、大気雰囲気および窒素雰囲気共に、シリコン層２６１１のＩＰＦマップの結晶配向が乱れていることから、シリコン層２６１１が完全に溶融してしまい、無秩序な結晶方位で結晶成長していると考えられる。
以上、表１、図２８〜図３５から、大気雰囲気および窒素雰囲気でのレーザビームの照射により、単結晶シリコン基板から分離されたシリコン層の平坦性の向上、および結晶性の回復を同時に実現できることが分かった。本実施例では、平坦性の向上および結晶性の回復を同時に実現できるレーザビームのエネルギー密度は、大気雰囲気の場合、５００ｍＪ／ｃｍ２以上６００ｍＪ／ｃｍ２以下であり、窒素雰囲気の場合、４００ｍＪ／ｃｍ２以上６００ｍＪ／ｃｍ２以下であり、窒素雰囲気のほうが使用可能なエネルギー密度の範囲が広いことが分かった。
また、図２６（Ｇ）のレーザビームの照射条件を変更して膜中の水素イオン濃度について二次イオン分析法（ＳＩＭＳ）で測定した。図２６（Ｇ）のレーザビーム２６１０の照射するために用いたレーザの仕様は次の通りである。
＜レーザの仕様＞
ＸｅＣｌエキシマレーザ
波長３０８ｎｍ
パルス幅２５ｎｓｅｃ
繰り返し周波数３０Ｈｚ
レーザビーム２６１０は、シリンドリカルレンズなどを含んだ光学系により、ビームスポットが線状の線状ビームとする。レーザビーム２６１０に対してｃ−Ｓｉ基板２６００を相対的に移動しながら、レーザビーム２６１０を照射する。このときレーザビーム２６１０の走査速度は、１．０ｍｍ／ｓｅｃとし、ビーム幅は３４０μｍとし、同じ領域に１０ショット、レーザビーム２６１０が照射されるようにする。またこのとき、同じ領域に繰り返し照射されるレーザビーム２６１０のオーバーラップ率は９０％となるようにする。
また、レーザビーム２６１０の雰囲気は大気雰囲気または窒素雰囲気とした。本実施例では、窒素雰囲気は、大気中のレーザビーム２６１０を照射しながら、窒素ガスを被照射面に吹き付けることで形成している。
本発明者らは、レーザビーム２６１０のエネルギー密度を約３５０ｍＪ／ｃｍ２〜７５０ｍＪ／ｃｍ２の範囲で変化させて、レーザビーム２６１０の雰囲気を大気雰囲気または窒素雰囲気でのレーザビーム２６１０の照射によるシリコン層２６１１中の水素濃度について二次イオン分析法（ＳＩＭＳ）で調べた。図３６において、縦軸は濃度（ａｔｏｍｓ／ｃｍ３）、横軸は試料をエッチングした深さ（ｎｍ）を表す。また比較のため、レーザビーム照射を行わない場合についてのイオン濃度も合わせて二次イオン分析法（ＳＩＭＳ）で調べた。また図３６中では、「定量範囲 Ｓｉ」で示す深さ方向の範囲においてシリコン層２６１１中の水素濃度を定量したものである。なお図３６で示す水素濃度が定量されるシリコン層は、ＴＥＯＳを用いて形成された酸化シリコン層を１００ｎｍ、酸化シリコン層上に形成された窒化酸化シリコン層を５０ｎｍ、窒化酸化シリコン層上に形成された酸化窒化シリコン層を５０ｎｍ、酸化窒化シリコン層上に形成されたものである。また、シリコン層に照射されるレーザビーム２６１０のエネルギー密度の具体的な値及びレーザビームの照射される雰囲気については、以下のとおりである。
・レーザビーム照射無し、大気雰囲気（条件１）
・４４９．０ｍＪ／ｃｍ２、窒素雰囲気（条件２）
・５４３．１ｍＪ／ｃｍ２、窒素雰囲気（条件３）
・５４３．１ｍＪ／ｃｍ２、大気雰囲気（条件４）
・６３７．３ｍＪ／ｃｍ２、窒素雰囲気（条件５）
図３６において、レーザビーム照射無し、大気雰囲気のデータが太折れ線で示す条件１、４４９．０ｍＪ／ｃｍ２、窒素雰囲気のデータが丸印折れ線で示す条件２、５４３．１ｍＪ／ｃｍ２、窒素雰囲気のデータが三角印折れ線で示す条件３、５４３．１ｍＪ／ｃｍ２、大気雰囲気のデータが四角印折れ線で示す条件４、６３７．３ｍＪ／ｃｍ２、窒素雰囲気のデータが菱形印折れ線で示す条件５に対応する。図３６をみると、レーザビームの照射により、エネルギー密度の大小にかかわらず、シリコン層の表面及び深さ方向の一部の領域で水素濃度が低減したことがわかった。レーザビームの照射に伴う水素濃度の低減は、レーザビームの照射を行わない条件１では見られないため、レーザビームの照射によりシリコン層が溶融したことに伴う水素の気化によるものといえる。また、シリコン層の定量範囲において、水素濃度の分布はレーザビームを照射した条件でシリコン層の表面及び深さ方向の一部が小さくなっていくものの、シリコン層の深さ方向に１００ｎｍで一定の水素濃度になることがわかる。シリコン層の定量範囲における水素濃度の差異は、シリコン層がレーザビームの照射によりシリコン層の深さ方向にどの程度溶融したかを評価できるものであるといえる。すなわち、レーザビームの照射に伴い、シリコン層の表面及び深さ方向の一部が溶融した状態を経ていることがわかった。
また本発明者らは、レーザビームの照射によって、シリコン層を部分溶融して再結晶化し作製された薄膜トランジスタのゲート電圧に対するドレイン電流の変化量について調べた。また比較のため、レーザビームの照射を行わないシリコン層を用いて作製された薄膜トランジスタのゲート電圧に対するドレイン電流の変化量についても合わせて調べた。薄膜トランジスタの構造を順スタガ構造、薄膜トランジスタのゲート長を１０μｍ、ゲート幅を８μｍ、ゲート絶縁膜の膜厚を１１０ｎｍとし評価をおこなった。また、シリコン層に照射されるレーザビーム２６１０のエネルギー密度は、５００ｍＪ／ｃｍ２とし、レーザビームの照射される雰囲気については大気雰囲気とした。
図３７に薄膜トランジスタのゲート電圧に対するドレイン電流の変化量について測定データを示す。図３７（Ａ）はレーザビームの照射を行わないシリコン層を用いて作製された薄膜トランジスタの測定データであり、図３７（Ｂ）はシリコン層を部分溶融して再結晶化し作製された薄膜トランジスタの測定データである。図３７（Ａ）、図３７（Ｂ）を見て明らかなように、レーザビームを照射することにより、シリコン層の表面の平坦性を改善し、再結晶化をすることにより結晶性を改善した図３７（Ｂ）の薄膜トランジスタの特性の方が、Ｓ値（サブスレッショルド係数）が小さく、また移動度の高い薄膜トランジスタであり、特性が優れていることがわかった。
本実施例は、上記実施の形態に記載した構成と組み合わせて実施することが可能である。
本実施例では、損傷層形成におけるイオンの照射方法について考察する。
上述の実施の形態では、損傷層形成において、水素（Ｈ）に由来するイオン（以下「水素イオン種」と呼ぶ）を単結晶半導体基板に対して照射している。より具体的には、水素ガス又は水素を組成に含むガスを原材料として用い、水素プラズマを発生させ、該水素プラズマ中の水素イオン種を単結晶半導体基板に対して照射している。
（水素プラズマ中のイオン）
上記のような水素プラズマ中には、Ｈ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンといった水素イオン種が存在する。ここで、各水素イオン種の反応過程（生成過程、消滅過程）について、以下に反応式を列挙する。
ｅ＋Ｈ→ｅ＋Ｈ＋＋ｅ ・・・・・ （１）
ｅ＋Ｈ２→ｅ＋Ｈ２ ＋＋ｅ ・・・・・ （２）
ｅ＋Ｈ２→ｅ＋（Ｈ２）＊→ｅ＋Ｈ＋Ｈ ・・・・・ （３）
ｅ＋Ｈ２ ＋→ｅ＋（Ｈ２ ＋）＊→ｅ＋Ｈ＋＋Ｈ ・・・・・ （４）
Ｈ２ ＋＋Ｈ２→Ｈ３ ＋＋Ｈ ・・・・・ （５）
Ｈ２ ＋＋Ｈ２→Ｈ＋＋Ｈ＋Ｈ２ ・・・・・ （６）
ｅ＋Ｈ３ ＋→ｅ＋Ｈ＋＋Ｈ＋Ｈ ・・・・・ （７）
ｅ＋Ｈ３ ＋→Ｈ２＋Ｈ ・・・・・ （８）
ｅ＋Ｈ３ ＋→Ｈ＋Ｈ＋Ｈ ・・・・・ （９）
図４１に、上記の反応の一部を模式的に表したエネルギーダイアグラムを示す。なお、図４１に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を厳密に規定するものではない点に留意されたい。
（Ｈ３ ＋イオンの生成過程）
上記のように、Ｈ３ ＋イオンは、主として反応式（５）により表される反応過程により生成される。一方で、反応式（５）と競合する反応として、反応式（６）により表される反応過程が存在する。Ｈ３ ＋イオンが増加するためには、少なくとも、反応式（５）の反応が、反応式（６）の反応より多く起こる必要がある（なお、Ｈ３ ＋イオンが減少する反応としては他にも（７）、（８）、（９）が存在するため、（５）の反応が（６）の反応より多いからといって、必ずしもＨ３ ＋イオンが増加するとは限らない。）。反対に、反応式（５）の反応が、反応式（６）の反応より少ない場合には、プラズマ中におけるＨ３ ＋イオンの割合は減少する。
上記反応式における右辺（最右辺）の生成物の増加量は、反応式の左辺（最左辺）で示す原料の密度や、その反応に係る速度係数などに依存している。ここで、Ｈ２ ＋イオンの運動エネルギーが約１１ｅＶより小さい場合には（５）の反応が主要となり（すなわち、反応式（５）に係る速度係数が、反応式（６）に係る速度係数と比較して十分に大きくなり）、Ｈ２ ＋イオンの運動エネルギーが約１１ｅＶより大きい場合には（６）の反応が主要となることが実験的に確認されている。
荷電粒子は電界から力を受けて運動エネルギーを得る。該運動エネルギーは、電界によるポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と衝突するまでの間に得る運動エネルギーは、その間に通過した電位差分のポテンシャルエネルギーに等しい。つまり、電界中において、他の粒子と衝突することなく長い距離を移動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー（の平均）は大きくなる傾向にある。このような、荷電粒子に係る運動エネルギーの増大傾向は、粒子の平均自由行程が大きい状況、すなわち、圧力が低い状況で生じ得る。
また、平均自由行程が小さくとも、その間に大きな運動エネルギーを得ることができる状況であれば、荷電粒子の運動エネルギーは大きくなる。すなわち、平均自由行程が小さくとも、電位差が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると言える。
これをＨ２ ＋イオンに適用してみる。プラズマの生成に係るチャンバー内のように電界の存在を前提とすれば、該チャンバー内の圧力が低い状況ではＨ２ ＋イオンの運動エネルギーは大きくなり、該チャンバー内の圧力が高い状況ではＨ２ ＋イオンの運動エネルギーは小さくなる。つまり、チャンバー内の圧力が低い状況では（６）の反応が主要となるため、Ｈ３ ＋イオンは減少する傾向となり、チャンバー内の圧力が高い状況では（５）の反応が主要となるため、Ｈ３ ＋イオンは増加する傾向となる。また、プラズマ生成領域における電界が強い状況、すなわち、ある二点間の電位差が大きい状況ではＨ２ ＋イオンの運動エネルギーは大きくなり、反対の状況では、Ｈ２ ＋イオンの運動エネルギーは小さくなる。つまり、電界が強い状況では（６）の反応が主要となるためＨ３ ＋イオンは減少する傾向となり、電界が弱い状況では（５）の反応が主要となるため、Ｈ３ ＋イオンは増加する傾向となる。
（イオン源による差異）
ここで、水素イオン種の割合（特にＨ３ ＋イオンの割合）が異なる例を示す。図４２は、１００％水素ガス（イオン源の圧力：４．７×１０−２Ｐａ）から生成されるイオンの質量分析結果を示すグラフである。なお、上記質量分析は、イオン源から引き出されたイオンを測定することにより行った。横軸はイオンの質量である。スペクトル中、質量１、質量２、質量３のピークは、それぞれ、Ｈ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンに対応する。縦軸は、スペクトルの強度であり、イオンの数に対応する。図４２では、質量が異なるイオンの数量を、質量３のイオンを１００とした場合の相対比で表している。図４２から、上記イオン源により生成されるイオンの割合は、Ｈ＋イオン：Ｈ２ ＋イオン：Ｈ３ ＋イオン＝１：１：８程度となることが分かる。なお、このような割合のイオンは、プラズマを生成するプラズマソース部（イオン源）と、当該プラズマからイオンビームを引き出すための引出電極などから構成されるイオンドーピング装置によっても得ることが出来る。
図４３は、図４２とは異なるイオン源を用いた場合であって、イオン源の圧力がおおよそ３×１０−３Ｐａの時に、ＰＨ３から生成したイオンの質量分析結果を示すグラフである。上記質量分析結果は、水素イオン種に着目したものである。また、質量分析は、イオン源から引き出されたイオンを測定することにより行った。図４２と同様、横軸はイオンの質量を示し、質量１、質量２、質量３のピークは、それぞれＨ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンに対応する。縦軸はイオンの数量に対応するスペクトルの強度である。図４３から、プラズマ中のイオンの割合はＨ＋イオン：Ｈ２ ＋イオン：Ｈ３ ＋イオン＝３７：５６：７程度であることが分かる。なお、図４３は原料ガスがＰＨ３の場合のデータであるが、原料ガスとして１００％水素ガスを用いたときも、水素イオン種の割合は同程度になる。
図４３のデータを得たイオン源の場合には、Ｈ＋イオン、Ｈ２ ＋イオン及びＨ３ ＋イオンのうち、Ｈ３ ＋イオンが７％程度しか生成されていない。他方、図４２のデータを得たイオン源の場合には、Ｈ３ ＋イオンの割合を５０％以上（上記の条件では８０％程度）とすることが可能である。これは、上記考察において明らかになったチャンバー内の圧力及び電界に起因するものと考えられる。
（Ｈ３ ＋イオンの照射メカニズム）
図４２のような複数種のイオンを含むプラズマを生成し、生成された複数種のイオンを質量分離しないで単結晶半導体基板に照射する場合、単結晶半導体基板の表面には、Ｈ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンの各イオンが照射される。イオンの照射からイオン導入領域形成にかけてのメカニズムを再現するために、以下の５種類のモデルを考える。
１．照射される水素イオン種がＨ＋イオンで、照射後もＨ＋イオン（或いはＨ）である場合。
２．照射される水素イオン種がＨ２ ＋イオンで、照射後もＨ２ ＋イオン（或いはＨ２）のままである場合。
３．照射される水素イオン種がＨ２ ＋イオンで、照射後に２個のＨ（或いはＨ＋イオン）に分裂する場合。
４．照射される水素イオン種がＨ３ ＋イオンで、照射後もＨ３ ＋イオン（或いはＨ３）のままである場合。
５．照射される水素イオン種がＨ３ ＋イオンで、照射後に３個のＨ（或いはＨ＋イオン）に分裂する場合。
（シミュレーション結果と実測値との比較）
上記のモデルを基にして、水素イオン種をシリコン基板に照射する場合のシミュレーションを行った。シミュレーション用のソフトウェアとしては、ＳＲＩＭ（ｔｈｅ Ｓｔｏｐｐｉｎｇ ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ：モンテカルロ法によるイオン導入過程のシミュレーションソフトウェア）、ＴＲＩＭ（（ｔｈｅ Ｔｒａｎｓｐｏｒｔ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）の改良版）を用いている。なお、計算の関係上、モデル２ではＨ２ ＋イオンを質量２倍のＨ＋イオンに置き換えて計算した。また、モデル４ではＨ３ ＋イオンを質量３倍のＨ＋イオンに置き換えて計算した。さらに、モデル３ではＨ２ ＋イオンを運動エネルギー１／２のＨ＋イオンに置き換え、モデル５ではＨ３ ＋イオンを運動エネルギー１／３のＨ＋イオンに置き換えて計算を行った。
なお、ＳＲＩＭは非晶質構造を対象とするソフトウェアではあるが、高エネルギー、高ドーズの条件で水素イオン種を照射する場合には、ＳＲＩＭを適用可能とすることができる。これは、水素イオン種とＳｉ原子の衝突により、シリコン基板の結晶構造が非単結晶構造に変化するためである。
図４４に、モデル１乃至モデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図４４中に、図４２の水素イオン種を照射したシリコン基板中の水素濃度（ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）のデータ）をあわせて示す。モデル１乃至モデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータについては、縦軸を水素原子の密度で表している（左軸）。横軸はシリコン基板表面からの深さである。実測値であるＳＩＭＳデータと、計算結果とを比較した場合、モデル２及びモデル４は明らかにＳＩＭＳデータのピークから外れており、また、ＳＩＭＳデータ中にはモデル３に対応するピークも見られない。このことから、モデル２乃至モデル４の寄与は、相対的に小さいことが分かる。イオンの運動エネルギーがｋｅＶであるのに対して、Ｈ−Ｈの結合エネルギーは数ｅＶ程度に過ぎないことを考えれば、モデル２及びモデル４の寄与が小さいのは、Ｓｉ元素との衝突により、大部分のＨ２ ＋イオンやＨ３ ＋イオンが、Ｈ＋イオンやＨに分離しているためと思われる。
以上の考察により、モデル２乃至モデル４については、以下では考慮しない。図４５乃至図４７に、モデル１及びモデル５を用いて水素イオン種を照射した場合（Ｈ換算で１０万個照射時）の計算結果を示す。また、図４２の水素イオン種を照射したシリコン基板中の水素濃度（ＳＩＭＳデータ）及び、上記シミュレーション結果をＳＩＭＳデータにフィッティングさせたもの（以下フィッティング関数と呼ぶ）を合わせて示す。ここで、図４５は加速電圧を８０ｋＶとした場合を示し、図４６は加速電圧を６０ｋＶとした場合を示し、図４７は加速電圧を４０ｋＶとした場合を示している。なお、モデル１及びモデル５を用いて行った計算の結果については、縦軸を水素原子の数で表しており（右軸）、ＳＩＭＳデータ及びフィッティング関数については、縦軸を水素原子の密度で表している（左軸）。横軸はシリコン基板表面からの深さである。
フィッティング関数はモデル１及びモデル５を考慮して以下の計算式により求めることとした。なお、計算式中、Ｘ、Ｙはフィッティングに係るパラメータであり、Ｖは体積である。
［フィッティング関数］
＝Ｘ／Ｖ×［モデル１のデータ］＋Ｙ／Ｖ×［モデル５のデータ］
現実に照射される水素イオン種の割合（Ｈ＋イオン：Ｈ２ ＋イオン：Ｈ３ ＋イオン＝１：１：８程度）を考えればＨ２ ＋イオンの寄与（すなわち、モデル３）についても考慮すべきであるが、以下に示す理由により、ここでは除外して考えた。
・モデル３に示される照射過程により導入される水素は、モデル５の照射過程と比較して僅かであるため、除外して考えても大きな影響はない（ＳＩＭＳデータにおいても、ピークが現れていない）。
・モデル５とピーク位置の近いモデル３は、モデル５において生じるチャネリング（結晶の格子構造に起因する元素の移動）により隠れてしまう可能性が高い。すなわち、モデル３のフィッティングパラメータを見積もるのは困難である。これは、本シミュレーションが非晶質シリコンを前提としており、結晶性に起因する影響を考慮していないことによるものである。
図４８に、上記のフィッティングパラメータをまとめる。いずれの加速電圧においても、導入されるＨの数の比は、［モデル１］：［モデル５］＝１：４２〜１：４５程度（モデル１におけるＨの数を１とした場合、モデル５におけるＨの数は４２以上４５以下程度）であり、照射される水素イオン種の数の比は、［Ｈ＋イオン（モデル１）］：［Ｈ３ ＋イオン（モデル５）］＝１：１４〜１：１５程度（モデル１におけるＨ＋イオンの数を１とした場合、モデル５におけるＨ３ ＋イオンの数は１４以上１５以下程度）である。モデル３を考慮していないことや非晶質シリコンと仮定して計算していることなどを考えれば、実際の照射に係る水素イオン種の比（Ｈ＋イオン：Ｈ２ ＋イオン：Ｈ３ ＋イオン＝１：１：８程度）に近い値が得られていると言える。
（Ｈ３ ＋イオンを用いる効果）
図４２に示すようなＨ３ ＋イオンの割合を高めた水素イオン種を単結晶半導体基板に照射することで、Ｈ３ ＋イオンに起因する複数のメリットを享受することができる。例えば、Ｈ３ ＋イオンはＨ＋イオンやＨなどに分離して基板内に導入されるため、主にＨ＋イオンやＨ２ ＋イオンを照射する場合と比較して、イオンの導入効率を向上させることができる。これにより、ＳＯＩ基板の生産性向上を図ることができる。また、同様に、Ｈ３ ＋イオンが分離した後のＨ＋イオンやＨの運動エネルギーは小さくなる傾向にあるから、薄い半導体層の製造に向いている。
なお、Ｈ３ ＋イオンを効率的に照射するために、図４２に示すような水素イオン種を照射可能なイオンドーピング装置を用いることが好ましい。これは、イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３ ＋イオンを照射することで、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができるからである。一方で、Ｈ３ ＋イオンの照射を第一に考えるのであれば、イオンドーピング装置を用いることに限定して解釈する必要はない。
半導体基板の構成の一例を示す図。 単結晶半導体基板の構成の一例を示す図。 半導体基板の作製方法を示す図。 半導体基板の作製方法を示す図。 レーザ照射装置の構成を示す図。 オシロスコープに入力された信号波形の写真。 プローブ光の強度に対応する信号波形を示す図 レーザビームのエネルギー密度に対する、単結晶シリコン層のラマンシフトの変化を示すグラフ。 レーザビームのエネルギー密度に対する、単結晶シリコン層のラマンスペクトルの半値全幅の変化を示すグラフ。 ＡＦＭで観察した単結晶シリコン層の上面のＤＦＭ像。 ＤＦＭ像をもとに計算された単結晶シリコン層の表面粗さのグラフ。 レーザ照射装置の構成の一例を示す図。 レーザ照射装置の構成の一例を示す図。 支持基板の断面を示す図。 支持基板の断面を示す図。 半導体装置の作製方法を説明する断面を示す図。 半導体装置の作製方法を説明する断面を示す図。 半導体装置の作製方法を説明する断面を示す図。 半導体装置の作製方法を説明する断面を示す図。 マイクロプロセッサの構成の一例を示すブロック図。 ＲＦＣＰＵの構成の一例を示すブロック図。 （Ａ）液晶表示装置の画素の平面図。（Ｂ）Ｊ−Ｋ切断線による図２２（Ａ）の断面を示す図。 （Ａ）エレクトロルミネセンス表示装置の画素の平面図。（Ｂ）Ｊ−Ｋ切断線による図２３（Ａ）の断面を示す図。 （Ａ）携帯電話の外観を示す図。（Ｂ）デジタルプレーヤーの外観を示す図。（Ｃ）電子ブックの外観を示す図。 （Ａ）〜（Ｃ）スマートフォンの外観図 （Ａ）〜（Ｈ）ＳＯＩ基板を作製する方法を説明する断面図。 本発明の半導体基板作製方法について説明する図。 大気雰囲気でレーザ光を照射されたシリコン層の光学顕微鏡の暗視野像。 窒素雰囲気でレーザ光を照射されたシリコン層の光学顕微鏡の暗視野像。 シリコン層のＳＥＭによる観察像。 ＡＦＭによるシリコン層のＤＦＭ像。 ＡＦＭによるシリコン層のＤＦＭ像。 シリコン層のラマンシフトのグラフ。 シリコン層のラマンスペクトルのグラフ。 ＥＢＳＰの測定データから作成されたＩＰＦマップ。 シリコン層中の水素イオン濃度のグラフ。 薄膜トランジスタの電圧−電流特性について示す図。 半導体装置の作製方法を説明する断面を示す図。 半導体装置の作製方法を説明する断面を示す図。 半導体装置の作製方法を説明する断面を示す図。 水素イオン種のエネルギーダイアグラムについて示す図である。 イオンの質量分析結果を示す図である。 イオンの質量分析結果を示す図である。 加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値及び計算値）を示す図である。 加速電圧を８０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 加速電圧を６０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 加速電圧を４０ｋＶとした場合の水素元素の深さ方向のプロファイル（実測値、計算値、及びフィッティング関数）を示す図である。 フィッティングパラメータの比（水素元素比及び水素イオン種比）をまとめた図である。
符号の説明
１０ 半導体基板
２０ 半導体基板
１００ 支持基板
１０１ バッファ層
１１０ 単結晶半導体基板
１１１ バルク単結晶半導体基板
１１２ 絶縁層
１１３ 損傷層
１１４ 接合層
１１５ 単結晶半導体層
１１６ 単結晶半導体層
１１７ 単結晶半導体基板
１２１ イオンビーム
１２２ レーザビーム
１２３ 矢印
２００ マイクロプロセッサ
２０１ 演算回路
２０２ 演算回路制御部
２０３ 命令解析部
２０４ 割り込み制御部
２０５ タイミング制御部
２０６ レジスタ
２０７ レジスタ制御部
２０８ バスインターフェース
２０９ 読み出し専用メモリ
２１０ メモリインターフェース
２１１ 半導体装置
２１２ アナログ回路部
２１３ デジタル回路部
２１４ 共振回路
２１５ 整流回路
２１６ 定電圧回路
２１７ リセット回路
２１８ 発振回路
２１９ 復調回路
２２０ 変調回路
２２１ ＲＦインターフェース
２２２ 制御レジスタ
２２３ クロックコントローラ
２２４ インターフェース
２２５ 中央処理ユニット
２２６ ランダムアクセスメモリ
２２７ 読み出し専用メモリ
２２８ アンテナ
２２９ 容量部
２３０ 電源管理回路
３００ レーザビーム
３０１ レーザ発振器
３０２ 被処理物
３０３ ステージ
３０４ コントローラ
３０６ チャンバー
３０７ 矢印
３０８ 窓
３０９ 気体供給口
３１０ 排気口
３１１ 光学系
３１９ 被処理物
３２０ レーザビーム
３２１ レーザ発振器
３２３ ステージ
３２４ チャンバー
３２５ 矢印
３２６ 窓
３２７ 窓
３２８ 窓
３２９ 気体供給口
３３０ 排気口
３３２ ハーフミラー
３３３ レンズ
３３４ フォトディテクタ
３５０ プローブ光
３５０Ｄ プローブ光
３５１ レーザ発振器
３５２ ミラー
３５３ 光ファイバー
３５４ コリメータ
３５５ フォトディテクタ
３５６ オシロスコープ
３９０ 気体加熱装置
３９３ ステージ
３９８ 気体貯蔵装置
３９９ 気体供給装置
４００ 基板
４０１ 選択用トランジスタ
４０２ 表示制御用トランジスタ
４０３ 半導体層
４０４ 半導体層
４０５ 走査線
４０６ 信号線
４０７ 電流供給線
４０８ 画素電極
４１１ 電極
４１２ ゲート電極
４１３ 電極
４２７ 層間絶縁膜
４２８ 隔壁層
４２９ ＥＬ層
４３０ 対向電極
４３１ 対向基板
４３２ 樹脂層
４５１ チャネル形成領域
４５２ 不純物領域
５１０ 基板
５１１ 半導体層
５１２ チャネル形成領域
５１３ 不純物領域
５２２ 走査線
５２３ 信号線
５２４ 画素電極
５２５ トランジスタ
５２７ 層間絶縁膜
５２８ 電極
５２９ 柱状スペーサ
５３０ 配向膜
５３２ 対向基板
５３３ 対向電極
５３４ 配向膜
５３５ 液晶層
６０３ 半導体膜
６０４ 半導体膜
６０６ ゲート絶縁膜
６０７ 電極
６０８ 高濃度不純物領域
６０９ 低濃度不純物領域
６１０ チャネル形成領域
６１１ チャネル形成領域
６１２ サイドウォール
６１４ 高濃度不純物領域
６１７ ｐチャネル型トランジスタ
６１８ ｎチャネル型トランジスタ
６１９ 絶縁膜
６２０ 絶縁膜
６２１ 導電膜
６２２ 導電膜
６５１ 半導体膜
６５２ 半導体膜
６５３ ゲート絶縁層
６５４ 導電層
６５５ 導電層
６５６ レジストマスク
６５７ レジストマスク
６５８ 導電層
６５９ 導電層
６６０ 導電層
６６１ 導電層
６６２ 導電層
６６３ 導電層
６６５ ゲート電極
６６６ ゲート電極
６６８ 不純物元素
６６９ 不純物領域
６７０ 不純物領域
６７１ レジストマスク
６７２ レジストマスク
６７３ 不純物元素
６７５ 不純物領域
６７６ 不純物領域
６７７ チャネル形成領域
６７９ レジストマスク
６８０ 不純物元素
６８１ 不純物領域
６８２ 不純物領域
６８３ チャネル形成領域
６８４ 絶縁層
６８５ 絶縁層
６８６ 導電層
８０３ 素子分離絶縁層
８０４ 保護層
８０５ 素子領域
８０６ 素子領域
８０７ ゲート絶縁層
８０８ ゲート電極層
８０９ ゲート電極層
８１０ 絶縁膜
８２１ チャネル形成領域
８２６ チャネル形成領域
８２７ 層間絶縁層
８２８ 絶縁層
８３１ ｐチャネル型電界効果トランジスタ
８３２ ｎチャネル型電界効果トランジスタ
９０１ 携帯電話機
９０２ 表示部
９０３ 操作スイッチ
９１１ デジタルプレーヤー
９１２ 表示部
９１３ 操作部
９１４ イヤホン
９２１ 電子ブック
９２２ 表示部
９２３ 操作スイッチ
１０００ スマートフォン携帯電話
１００１ 筐体
１００２ 筐体
１１０１ 表示部
１１０２ スピーカー
１１０３ マイクロフォン
１１０４ 操作キー
１１０５ ポインティングデバイス
１１０６ 表面カメラ用レンズ
１１０７ 外部接続端子
１１０８ イヤホン端子
１１２ａ 絶縁膜
１１２ｂ 絶縁膜
１２０１ キーボード
１２０２ 外部メモリスロット
１２０３ 裏面カメラ用レンズ
１２０４ ライト
３８０１ 領域
３８０２ 領域
３８０３ 液相領域
３８０４ 固相領域
８０７ａ、８０７ｂ ゲート絶縁層
８０８ａ、８０８ｂ ゲート電極層
８１５ａ、８１５ｂ 不純物領域
８１６ａ、８１６ｂ 側壁絶縁層
８１７ａ、８１７ｂ 側壁絶縁層
８１９ａ、８１９ｂ 不純物領域
８２０ａ、８２０ｂ 不純物領域
８２２ａ、８２２ｂ、８２３ａ、８２３ｂ シリサイド
８２４ａ、８２４ｂ 不純物領域
８４０ａ、８４０ｂ、８４０ｃ、８４０ｄ 配線層
８４１ａ、８４１ｂ、８４１ｃ 配線層
８４２ａ 配線層
８４２ｂ 配線層
８４２ｃ 配線層
２６００ ｃ−Ｓｉ基板
２６００Ｄ ｃ−Ｓｉ基板
２６０１ 酸化窒化シリコン膜
２６０２ 窒化酸化シリコン膜
２６０３ イオン添加層
２６０４ 酸化シリコン膜
２６０５ ガラス基板
２６０６ シリコン層
２６１０ レーザビーム
２６１１ シリコン層
２６１２ シリコン層
２６０８ａ ＳＯＩ基板
２６０８ｂ ＳＯＩ基板

Claims (5)

  1. 単結晶半導体基板から分離される単結晶半導体層、及び前記単結晶半導体層が固定される支持基板を有する半導体基板の作製方法であって、
    水素ガスを励起して、Ｈ ＋ 、Ｈ ２ ＋ 、Ｈ ３ ＋ を有するプラズマを生成し、
    前記プラズマに含まれるイオンを加速して、前記単結晶半導体基板の一方の面から前記イオンを添加して、前記単結晶半導体基板の一方の面から所定の深さの領域に損傷層を形成し、
    前記単結晶半導体基板の一方の面または前記支持基板の一方の面上にバッファ層を形成し、
    前記単結晶半導体基板と前記支持基板とを前記バッファ層を介して密着させることで、前記単結晶半導体基板と前記支持基板とを貼り合わせ、
    前記単結晶半導体基板を加熱することによって、前記損傷層を劈開面として前記単結晶半導体基板を前記支持基板から分離することにより、前記単結晶半導体基板から分離された前記単結晶半導体層が固定された支持基板を形成し、
    前記単結晶半導体層を有する側より前記単結晶半導体層にレーザビームを照射し、前記単結晶半導体層の前記レーザビームが照射されている領域の表面から深さ方向の一部の領域を溶融することで、前記単結晶半導体層を再結晶化させ、
    前記バッファ層は、第１の絶縁層と、第２の絶縁層と、酸化シリコン層とを有し、
    前記第１の絶縁層は、酸化窒化シリコン層であり、
    前記第２の絶縁層は、窒化シリコン層または窒化酸化シリコン層であり、
    前記第２の絶縁層は、前記第１の絶縁層と前記酸化シリコン層との間に設けられ、
    前記酸化シリコン層は、前記支持基板に接し、
    前記損傷層に添加するイオンは、Ｈ ３ ＋ を８０％以上含むことを特徴とする半導体基板の作製方法。
  2. 単結晶半導体基板から分離される単結晶半導体層、及び前記単結晶半導体層が固定される支持基板を有する半導体基板の作製方法であって、
    水素ガスを励起して、Ｈ ＋ 、Ｈ ２ ＋ 、Ｈ ３ ＋ を有するプラズマを生成し、
    前記プラズマに含まれるイオンを加速して、前記単結晶半導体基板の一方の面から前記イオンを添加して、前記単結晶半導体基板の一方の面から所定の深さの領域に損傷層を形成し、
    前記単結晶半導体基板の一方の面または前記支持基板の一方の面上にバッファ層を形成し、
    前記単結晶半導体基板と前記支持基板とを前記バッファ層を介して密着させることで、前記単結晶半導体基板と前記支持基板とを貼り合わせ、
    前記単結晶半導体基板を加熱することによって、前記損傷層を劈開面として前記単結晶半導体基板を前記支持基板から分離することにより、前記単結晶半導体基板から分離された前記単結晶半導体層が固定された支持基板を形成し、
    不活性雰囲気中で、前記単結晶半導体層を有する側より前記単結晶半導体層にレーザビームを照射し、前記単結晶半導体層の前記レーザビームが照射されている領域の表面から深さ方向の一部の領域を溶融することで、前記単結晶半導体層を再結晶化させ、
    前記バッファ層は、第１の絶縁層と、第２の絶縁層と、酸化シリコン層とを有し、
    前記第１の絶縁層は、酸化窒化シリコン層であり、
    前記第２の絶縁層は、窒化シリコン層または窒化酸化シリコン層であり、
    前記第２の絶縁層は、前記第１の絶縁層と前記酸化シリコン層との間に設けられ、
    前記酸化シリコン層は、前記支持基板に接し、
    前記損傷層に添加するイオンは、Ｈ ３ ＋ を８０％以上含むことを特徴とする半導体基板の作製方法。
  3. 請求項１または２において、
    前記支持基板は、歪み点が６５０℃以上６９０℃以下であることを特徴とする半導体基板の作製方法。
  4. 請求項１乃至３のいずれか１項において、
    前記支持基板は、ガラス基板であることを特徴とする半導体基板の作製方法。
  5. 請求項１乃至４のいずれか１項において、
    前記レーザビームの断面形状は線状、正方形、または長方形であることを特徴とする半導体基板の作製方法。
JP2008258236A 2007-11-01 2008-10-03 半導体基板の作製方法 Expired - Fee Related JP5688203B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008258236A JP5688203B2 (ja) 2007-11-01 2008-10-03 半導体基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007285559 2007-11-01
JP2007285559 2007-11-01
JP2008258236A JP5688203B2 (ja) 2007-11-01 2008-10-03 半導体基板の作製方法

Publications (3)

Publication Number Publication Date
JP2009135437A JP2009135437A (ja) 2009-06-18
JP2009135437A5 JP2009135437A5 (ja) 2011-11-04
JP5688203B2 true JP5688203B2 (ja) 2015-03-25

Family

ID=40587264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008258236A Expired - Fee Related JP5688203B2 (ja) 2007-11-01 2008-10-03 半導体基板の作製方法

Country Status (5)

Country Link
US (1) US20090115028A1 (ja)
JP (1) JP5688203B2 (ja)
KR (1) KR101511070B1 (ja)
CN (1) CN101425449B (ja)
TW (1) TWI533363B (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7877895B2 (en) 2006-06-26 2011-02-01 Tokyo Electron Limited Substrate processing apparatus
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
JP5548356B2 (ja) * 2007-11-05 2014-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5654206B2 (ja) 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
EP2210696A1 (en) * 2009-01-26 2010-07-28 Excico France Method and apparatus for irradiating a semiconductor material surface by laser energy
CN101559627B (zh) * 2009-05-25 2011-12-14 天津大学 粒子束辅助单晶脆性材料超精密加工方法
SG176602A1 (en) * 2009-06-24 2012-01-30 Semiconductor Energy Lab Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178061A1 (en) * 2009-08-25 2012-03-29 Semiconductor Energy Lab Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
SG178179A1 (en) 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
CN102064129A (zh) * 2009-11-13 2011-05-18 英特赛尔美国股份有限公司 使用宽度可变的掩模开口形成两个或更多个器件结构的半导体工艺
US8673162B2 (en) * 2009-12-10 2014-03-18 Applied Materials, Inc. Methods for substrate surface planarization during magnetic patterning by plasma immersion ion implantation
JP5483347B2 (ja) * 2010-03-23 2014-05-07 住友重機械工業株式会社 半導体アニール装置、及び半導体アニール方法
CN107947763B (zh) * 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
JP5223998B2 (ja) 2010-11-29 2013-06-26 大日本印刷株式会社 評価用基板
JP5752454B2 (ja) * 2011-03-23 2015-07-22 東京エレクトロン株式会社 プラズマ処理装置及び温度測定方法
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
TWI467125B (zh) 2012-09-24 2015-01-01 Ind Tech Res Inst 量測系統與量測方法
US20180226311A1 (en) * 2014-09-25 2018-08-09 Nippon Electric Glass Co., Ltd. Supporting glass substrate, laminate, semiconductor package, electronic device, and method of manufacturing semiconductor package
KR102509883B1 (ko) * 2015-06-29 2023-03-13 아이피지 포토닉스 코포레이션 비정질 실리콘 기재의 균일한 결정화를 위한 섬유 레이저-기반 시스템
DE112017001546B4 (de) * 2016-03-25 2020-06-18 Ngk Insulators, Ltd. Verbindungsverfahren
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
TWI604622B (zh) 2016-07-14 2017-11-01 財團法人工業技術研究院 電極吸附染料的方法及其裝置
JP6764305B2 (ja) * 2016-10-04 2020-09-30 株式会社日本製鋼所 レーザ照射装置、半導体装置の製造方法、及び、レーザ照射装置の動作方法
CN106645809A (zh) * 2016-10-14 2017-05-10 厦门大学 一种双重包覆壳层隔绝针尖的制备方法
CN107293483A (zh) * 2017-06-09 2017-10-24 苏晋苗 一种激光芯片平坦化加工装置及方法
JP6546230B2 (ja) * 2017-08-28 2019-07-17 ファナック株式会社 機械学習装置、機械学習システム及び機械学習方法
CN110085510B (zh) * 2018-01-26 2021-06-04 沈阳硅基科技有限公司 一种多层单晶硅薄膜的制备方法
JP7112879B2 (ja) * 2018-05-15 2022-08-04 株式会社サイオクス 窒化物半導体積層物の製造方法、膜質検査方法および半導体成長装置の検査方法
JP2020031151A (ja) * 2018-08-23 2020-02-27 キオクシア株式会社 半導体記憶装置およびその製造方法
WO2020095421A1 (ja) * 2018-11-08 2020-05-14 日本碍子株式会社 電気光学素子のための複合基板とその製造方法
JP7336256B2 (ja) * 2019-05-10 2023-08-31 東京エレクトロン株式会社 載置台及び載置台の作製方法
CN110517981A (zh) * 2019-08-29 2019-11-29 上海新傲科技股份有限公司 器件层减薄的方法及衬底的制备方法
TW202326057A (zh) 2019-09-12 2023-07-01 美商瓦特洛威電子製造公司 陶瓷加熱器及使用暫態液相接合之形成方法
JP7182577B2 (ja) * 2020-03-24 2022-12-02 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
CN113008798A (zh) * 2021-03-15 2021-06-22 上海华力微电子有限公司 一种照明光路、缺陷检测装置及光强测量方法
CN113253492B (zh) * 2021-04-27 2023-01-03 苏州科韵激光科技有限公司 一种显示屏修复方法及装置
CN113552856B (zh) * 2021-09-22 2021-12-10 成都数之联科技有限公司 工艺参数根因定位方法和相关装置
KR102566972B1 (ko) * 2022-11-18 2023-08-16 에스케이엔펄스 주식회사 반도체 소자 제조 장치용 부품, 이의 제조방법, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362667A (en) * 1992-07-28 1994-11-08 Harris Corporation Bonded wafer processing
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
TW345705B (en) * 1994-07-28 1998-11-21 Handotai Energy Kenkyusho Kk Laser processing method
JPH08255762A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体デバイスの製造方法
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2002063797A (ja) * 2000-08-22 2002-02-28 Mitsubishi Electric Corp 不揮発性半導体記憶装置
CN1354495A (zh) * 2000-09-05 2002-06-19 索尼株式会社 半导体薄膜及其生产方法和设备、及生产单晶薄膜的方法
JP4507395B2 (ja) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP2002246310A (ja) * 2001-02-14 2002-08-30 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US7253032B2 (en) * 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP4439789B2 (ja) * 2001-04-20 2010-03-24 株式会社半導体エネルギー研究所 レーザ照射装置、並びに半導体装置の作製方法
JP2003188387A (ja) * 2001-12-20 2003-07-04 Sony Corp 薄膜トランジスタ及びその製造方法
DE10224160A1 (de) * 2002-05-31 2003-12-18 Advanced Micro Devices Inc Eine Diffusionsbarrierenschicht in Halbleitersubstraten zur Reduzierung der Kupferkontamination von der Rückseite her
JP2004134675A (ja) * 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
JP4799825B2 (ja) * 2003-03-03 2011-10-26 株式会社半導体エネルギー研究所 レーザ照射方法
JP4717385B2 (ja) * 2003-08-27 2011-07-06 三菱電機株式会社 半導体装置
JP4759919B2 (ja) * 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
WO2006041144A1 (en) * 2004-10-13 2006-04-20 Semiconductor Energy Laboratory Co., Ltd. Etching method and manufacturing method of semiconductor device
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
JP5364368B2 (ja) * 2005-04-21 2013-12-11 エイオーネックス・テクノロジーズ・インコーポレイテッド 基板の製造方法
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US7875532B2 (en) * 2007-06-15 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Substrate for manufacturing semiconductor device and manufacturing method thereof
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
CN101796613B (zh) * 2007-09-14 2012-06-27 株式会社半导体能源研究所 半导体装置及电子设备

Also Published As

Publication number Publication date
US20090115028A1 (en) 2009-05-07
JP2009135437A (ja) 2009-06-18
CN101425449B (zh) 2013-04-03
KR20090045004A (ko) 2009-05-07
TW200933714A (en) 2009-08-01
TWI533363B (zh) 2016-05-11
CN101425449A (zh) 2009-05-06
KR101511070B1 (ko) 2015-04-10

Similar Documents

Publication Publication Date Title
JP5688203B2 (ja) 半導体基板の作製方法
JP5383143B2 (ja) 半導体基板の作製方法および半導体装置の作製方法
JP5404064B2 (ja) レーザ処理装置、および半導体基板の作製方法
JP5452900B2 (ja) 半導体膜付き基板の作製方法
TWI453863B (zh) 絕緣體上矽基板之製造方法
JP5548351B2 (ja) 半導体装置の作製方法
US8247307B2 (en) Manufacturing method of substrate provided with semiconductor films
JP5527956B2 (ja) 半導体基板の製造方法
TWI437696B (zh) 半導體裝置及其製造方法
JP2009135430A (ja) 半導体装置の作製方法
JP2009135468A (ja) 半導体基板およびその作製方法、ならびに半導体装置の作製方法
JP2009260313A (ja) Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5667767B2 (ja) Ｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110915

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150126

R150 Certificate of patent or registration of utility model

Ref document number: 5688203

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees