JP4717385B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4717385B2
JP4717385B2 JP2004185085A JP2004185085A JP4717385B2 JP 4717385 B2 JP4717385 B2 JP 4717385B2 JP 2004185085 A JP2004185085 A JP 2004185085A JP 2004185085 A JP2004185085 A JP 2004185085A JP 4717385 B2 JP4717385 B2 JP 4717385B2
Authority
JP
Japan
Prior art keywords
silicon
layer
film
silicon layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004185085A
Other languages
English (en)
Other versions
JP2005101528A (ja
Inventor
康悦 伊藤
薫 本並
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004185085A priority Critical patent/JP4717385B2/ja
Priority to US10/898,360 priority patent/US7397063B2/en
Priority to TW093122262A priority patent/TWI242288B/zh
Priority to KR1020040066350A priority patent/KR100697769B1/ko
Publication of JP2005101528A publication Critical patent/JP2005101528A/ja
Application granted granted Critical
Publication of JP4717385B2 publication Critical patent/JP4717385B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/913—Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体装置に関するものである。より特定的には、結晶化シリコンを用いて作成された薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を含む半導体装置に関する。
従来、多結晶シリコンを用いた薄膜トランジスタを作製しようとする場合、多結晶シリコンを結晶化する工程が行なわれる。この結晶化の工程としては、アモルファスシリコン膜にＸｅ−Ｃｌなどのエキシマレーザを照射して発生する熱でアモルファスシリコン膜を溶融させ、その後の冷却時にシリコンを結晶化させるという「レーザアニール」と呼ばれる処理が行なわれる。この処理によって、多結晶シリコン膜を得ることができる。この方法で作製すると、基板自体はほとんど熱を受けないため、耐熱温度が低い材料を基板として用いることができる。したがって、耐熱温度が低いガラス基板上に薄膜トランジスタを作製することが可能となっている。
しかし、Ｘｅ−Ｃｌなどのエキシマレーザでは、アモルファスシリコン膜に照射したとしても、シリコン層のうち表面に近い部分にしかレーザ光が到達しないため、結晶粒径が大きい層はシリコン層のうち表面付近にしか形成されなかった。そこで、レーザアニールにおいてエキシマレーザの代わりにＹＡＧレーザを照射することが提案されている。
特開２００２−３６７９０４号公報（特許文献１）では、図１、図４、段落００３３に記載されているように、固相成長多結晶膜を半導体膜の下部に極薄く残留させ、その他の部位を溶融させて残留固相成長多結晶膜から結晶を成長させている。その実施例として、非晶質半導体膜に熱処理を施して非晶質膜を固相にて結晶化させ（段落００５９）、得られた固相成長真性多結晶珪素膜にＮｄ：ＹＡＧレーザ光の第二高調波を照射し、溶融結晶化を行なっている（段落００６０）。ここでは、半導体膜の約８０％が溶融したことが記載されている。
特開２０００−２６９１３３号公報（特許文献２）では、真性非晶質珪素膜にＮｄ：ＹＡＧレーザ光の第二高調波を照射して溶融再結晶化を行なっている（段落００２３）。ここでは半導体膜の約９２％が溶融したことが記載されている。
特開２００２−３６７９０４号公報（図１、図４、段落００３３、００５９、００６０） 特開２０００−２６９１３３号公報（図５、段落００２３）
シリコン基板を用いて形成されたトランジスタにおいては、トランジスタ特性を劣化させる原因となる不要な不純物は、結晶欠陥の部分にトラップされやすい性質がある。この性質を利用して、ゲッタリングを行なわせることができる。シリコン基板を用いて形成されたトランジスタの場合、シリコン基板裏面に多結晶シリコンを堆積させたり、シリコン基板裏面に対してサンドブラストなどによって結晶欠陥が多い部分を形成したりすることでゲッタリングサイトを構成している。
一方、ガラス基板を用いて形成される薄膜トランジスタでは、シリコン層の厚みが非常に薄いため、シリコン層の裏面に意図的に多結晶シリコン膜を堆積することは理論上可能ではあるが加工に必要な工程を考慮すると効率が悪い。また、シリコン層の裏面にサンドブラストなどの処理を行なうことは不可能である。そのため、ガラス基板を用いて形成される薄膜トランジスタにおいては、他の何らかの方法で、ゲッタリングサイトを構成する必要がある。
そこで、本発明では、ガラス基板などの絶縁表面を有する基板を用いて形成される半導体装置において、ゲッタリングサイトの役割を担う部分を実現することを目的とする。
上記目的を達成するため、本発明に基づく半導体装置は、絶縁表面を有するガラス基板と、前記絶縁表面と重なり合う関係にある位置にあるシリコン層とを備え、前記シリコン層は、アモルファス状態のゲッタリング領域を含む。
本発明によれば、シリコン層のうちある部分では電子移動度を上げることができ、高速動作に適した状態を実現している。その一方で、シリコン層のうち他の部分では、アモルファス状態などとなっており、ゲッタリングサイトの役割を果たすことができる。
（実施の形態１）
（構成）
図１、図２を参照して、本発明に基づく実施の形態１における半導体装置について説明する。この半導体装置は、トップゲート型の薄膜トランジスタである。この半導体装置は、図１に示すように、絶縁表面を有する基板であるガラス基板１と、ガラス基板１と重なり合う関係にあるシリコン層３とを備えている。ガラス基板１とシリコン層３との間には、いわゆる下地膜としてのシリコン酸化膜２が介在している。シリコン層３は、能動素子領域となる主領域を含む。シリコン層３の上側には、ゲート絶縁膜４を介してゲート電極５が形成されている。シリコン層３の部分を拡大して図２に示す。
シリコン層３は、粒界６によって多数の結晶粒７に仕切られている。各々の結晶粒７は、ゲート電極５に近い側にほぼ完全結晶である第１層８を含み、ゲート電極５と反対の側に第１層８とは異なる第２層９を含む２層構造となっている。図２においては、矢印５１で示す側がゲート電極５がある側であり、矢印５２で示す側がゲート電極５があるのと反対側である。
このシリコン層３は、レーザアニールの際に矢印１０の向きにＹＡＧ−２ωレーザが照射されて形成されたものである。ＹＡＧ−２ωレーザを用いていることによって、多結晶シリコン部分での透過性が高まり、深い部分まで溶融および再結晶化を行なうことができている。また、このレーザアニールの際には、シリコン層３のすべてを再結晶化させるのではなく、ゲート電極５があるのと反対側の表面近傍の一部を意図的に再結晶化させずにアモルファスのまま残しており、これが第２層９となっている。すなわち、第２層９は、アモルファス状態である。第２層９は、シリコン層３の中のゲッタリング領域である。ゲッタリング領域は主領域以外の部分に設けることが好ましい。
なお、ここでは、下地膜がシリコン酸化膜２のみからなる例を示したが、図３に示すように、下地膜がシリコン酸化膜２とシリコン窒化膜１３との積層体によって構成される場合もある。図３の例では、シリコン酸化膜２とガラス基板１との間にシリコン窒化膜１３が配置されている。
（作用・効果）
本実施の形態における半導体装置では、ＹＡＧ−２ωレーザの照射による溶融および再結晶化によって、各々の結晶粒のうちゲート電極に近い側は、１つ１つの結晶粒径が大きな、すなわち、結晶性の優れた第１層となっている。したがって、ゲート電極に近い側では電子移動度を上げることができ、高速動作に適した状態を実現している。その一方で、各々の結晶粒のうちゲート電極と反対の側は、第２層となっており、この第２層はアモルファス状態であるので、個々の結晶粒に含まれる第２層がゲッタリングサイトの役割を果たす。したがって、不要な不純物は第２層によって捕獲されるので、薄膜トランジスタの動作を安定させることができる。
本実施の形態では、第２層がアモルファス状態である構造としたが、第２層はアモルファス状態でなくともよく、たとえば、微小な結晶欠陥が、第１層に比べてより多く存在する層としてもよい。その場合にも、第２層は微小な結晶欠陥の存在によりゲッタリングサイトの役割を果たすことができる。あるいは、第２層は、結晶粒径の小さい多結晶シリコンであってもよい。
また、本実施の形態では、ＹＡＧ−２ωレーザの照射によるレーザアニールの例を示したが、他の種類のレーザの照射によるレーザアニールであってもよい。特に、波長λが３７０ｎｍ以上７１０ｎｍ以下の範囲のレーザを照射することによるレーザアニールであることが好ましい。本実施の形態では、そのうちの一例としてＹＡＧ−２ωレーザを用いる例を示した。
なお、従来、通常は、ガラス基板とシリコン層との間には、下地膜としてシリコン酸化膜またはシリコン窒化膜が配置されているが、レーザアニールの際に膨張係数の違いから、ガラス基板と下地膜との間や、シリコン層と下地膜との間で剥離が生じる可能性があった。これを防止するために、これらの層間の密着力を強化することが求められていた。これに対して、本実施の形態では、アモルファス状態の層または微小な結晶欠陥がより多く存在する層である第２層がシリコン層３の下面にあることにより、シリコン層３と下地膜としてのシリコン酸化膜２との間の密着力が強化されている。
なお、図２に示すように、第１層８の厚みＡが第２層９の厚みＢよりも大きいことが好ましい。このようになっていれば、図４に示すように、コンタクトホール１６形成時にエッチングが過剰に進行してコンタクトホール１６がシリコン層３内に入り込んでしまった場合でも、コンタクトホール１６が第１層８を貫通してしまわずに底面が第１層８の内部に留まる確率が高くなるからである。このようにコンタクトホール１６の底面が第１層８の内部に留まれば、電気抵抗を低く抑えることができる。
（実施の形態２）
（構成）
図５を参照して、本発明に基づく実施の形態２における半導体装置について説明する。この半導体装置は、逆スタガー型の薄膜トランジスタである。この半導体装置は、図５に示すように、絶縁表面を有する基板であるガラス基板１と、ガラス基板１と重なり合う関係にあるシリコン層３とを備えている。ガラス基板１とシリコン層３との間には、いわゆる下地膜としてのシリコン酸化膜２が介在している。ここまでは、実施の形態１で説明したトップゲート型の薄膜トランジスタと同様である。しかし、実施の形態２における逆スタガー型の薄膜トランジスタでは、ゲート電極１２は、ガラス基板１とシリコン層３との間に挟まれている。ガラス基板１の平坦な表面にゲート電極１２が局所的に載置されるように形成されており、このゲート電極１２の上側をゲート絶縁膜４が覆っている。さらに、ゲート絶縁膜４の上側をシリコン層３が覆っている。したがって、ガラス基板１の平坦な表面に対して、ゲート電極１２の存在によって盛り上がった形状がそのまま、ゲート絶縁膜４およびシリコン層３の形状にも反映されている。このシリコン層３も、粒界６によって多数の結晶粒７に仕切られている点は実施の形態１と同様である。各々の結晶粒７は、ゲート電極５に近い側にほぼ完全結晶である第１層８を含み、ゲート電極５と反対の側に第１層８とは異なる第２層９を含む２層構造となっている点も実施の形態１と同様である。ただ、実施の形態１と比べてシリコン層３に対するゲート電極がある側が上下逆になっているので、実施の形態２のシリコン層３では、第１層８が下側となり、第２層９が上側となっている。
このシリコン層３は、レーザアニールの際に矢印１１の向きにＹＡＧ−２ωレーザが照射されて形成されたものである。照射するレーザとしては、ＹＡＧ−２ωレーザに限らず、波長λが３７０ｎｍ以上７１０ｎｍ以下の範囲のレーザであってもよい。本実施の形態では、そのうちの一例としてＹＡＧ−２ωレーザを用いる例を示した。第２層９の内容については、実施の形態１で説明したものと同様である。
なお、ここでは、下地膜がシリコン酸化膜２のみからなる例を示したが、図６に示すように、下地膜がシリコン酸化膜２とシリコン窒化膜１３との積層体によって構成される場合もある。図６の例では、シリコン酸化膜２とガラス基板１との間にシリコン窒化膜１３が配置されている。
（作用・効果）
本実施の形態における半導体装置では、各々の結晶粒が結晶性の優れた第１層と、ゲッタリングサイトの役割を果たす第２層とを含んでいるので、電気抵抗を低く抑え、高速動作を可能にしつつ、ゲッタリングも着実に行なって薄膜トランジスタの動作を安定させることができる。
（実施の形態３）
（構成）
図７を参照して、本発明に基づく実施の形態３における半導体装置について説明する。この半導体装置は、図７に示すようなトップゲート型の薄膜トランジスタである。この半導体装置では、シリコン層３内に実施の形態１で説明した構成を備え、さらに図７に示されるように、ガラス基板１とシリコン酸化膜２との間にシリコン窒化膜１３が介在している。このシリコン窒化膜１３とガラス基板１との間には酸窒化膜１４ａが介在している。一方、シリコン窒化膜１３とシリコン酸化膜２との間には酸窒化膜１４ｂが介在している。シリコン窒化膜１３の厚みは、５０ｎｍ〜１００ｎｍである。酸窒化膜１４ａ，１４ｂの膜厚はそれぞれ数ｎｍ〜数十ｎｍである。
（作用・効果）
本実施の形態では、膨張率で比較した場合、シリコン酸化膜２とシリコン窒化膜１３との間に相当する膜である酸窒化膜がシリコン窒化膜１３の上下界面に形成されているので、シリコン酸化膜２とシリコン窒化膜１３との間の密着力を強化することができる。さらに、シリコン窒化膜１３とガラス基板１との間の密着力も強化することができる。こうして、シリコン層３とガラス基板１との間で生じる剥離を防止することができる。
なお、図８に示すように、シリコン窒化膜１３がなく、ガラス基板１とシリコン酸化膜２とが酸窒化膜１５を介して接している構造であってもよい。この場合も、シリコン層３とガラス基板１との間で生じる剥離を防止することができる。
図７、図８では、トップゲート型の例を示したが、本発明は、図９に示すように、逆スタガー型に対しても適用可能である。図９では、ガラス基板１とシリコン酸化膜２とがシリコン窒化膜１３を挟みこんでおり、酸窒化膜１４ａ，１４ｂがシリコン窒化膜１３の上下界面に形成されている。この場合も、ガラス基板１近傍で生じる剥離を防止することができる。
上記各実施の形態では、半導体装置が薄膜トランジスタである例を示した。その場合、シリコン層は、薄膜トランジスタの活性領域となる部分を含む。しかし、本発明の適用対象は、薄膜トランジスタに限らない。本発明を適用したシリコン層の第１層が露出する側の表面は、シリコンの活性領域として他の用途にも利用できる。たとえば、キャパシタなどの素子を形成することにも利用可能である。その場合、シリコン層は、キャパシタを構成する電極のうちの１つとなる部分を含む。そのほかに、たとえば、シリコン層は、他の配線とのコンタクト部となる部分を含むこととしてもよい。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
本発明に基づく実施の形態１における半導体装置の断面図である。 本発明に基づく実施の形態１における半導体装置に含まれるシリコン層の拡大断面図である。 本発明に基づく実施の形態１における半導体装置の変形例の断面図である。 本発明に基づく実施の形態１における半導体装置に含まれるシリコン層にコンタクトホールが侵入した状態の拡大断面図である。 本発明に基づく実施の形態２における半導体装置の断面図である。 本発明に基づく実施の形態２における半導体装置の変形例の断面図である。 本発明に基づく実施の形態３における半導体装置の断面図である。 本発明に基づく実施の形態３における半導体装置の第１の変形例の断面図である。 本発明に基づく実施の形態３における半導体装置の第２の変形例の断面図である。
符号の説明
１ ガラス基板、２ シリコン酸化膜、３ シリコン層、４ ゲート絶縁膜、５，１２ ゲート電極、６ 粒界、７ 結晶粒、８ 第１層、９ 第２層、１０，１１ （レーザ照射の向きを示す）矢印、１３ シリコン窒化膜、１４ａ，１４ｂ，１５ 酸窒化膜、１６ コンタクトホール、５１ （ゲート電極がある側を示す）矢印、５２ （ゲート電極があるのと反対側を示す）矢印。

Claims (5)

  1. 絶縁表面を有するガラス基板と、
    前記絶縁表面と重なり合う関係にある位置にあるシリコン層とを備え、
    前記シリコン層は、アモルファス状態のゲッタリング領域を含み、
    前記絶縁表面と前記シリコン層との間に、シリコン酸化膜およびシリコン窒化膜を備え、前記シリコン窒化膜と前記絶縁基板との間と、前記シリコン酸化膜と前記シリコン窒化膜との間とに、それぞれ酸窒化膜が配置されており、前記酸窒化膜は、膨張率で比較した場合、前記シリコン酸化膜と前記シリコン窒化膜との間に相当するものである、半導体装置。
  2. 前記シリコン層は、能動素子領域となる主領域を含み、
    前記ゲッタリング領域は、前記シリコン層のうち、前記主領域以外の部分に含まれる、請求項１に記載の半導体装置。
  3. 前記シリコン層は、薄膜トランジスタの活性領域となる部分を含む、請求項１または２に記載の半導体装置。
  4. 前記シリコン層は、キャパシタを構成する電極のうちの１つとなる部分を含む、請求項１または２に記載の半導体装置。
  5. 前記シリコン層は、他の配線とのコンタクト部となる部分を含む、請求項１または２に記載の半導体装置。
JP2004185085A 2003-08-27 2004-06-23 半導体装置 Expired - Fee Related JP4717385B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004185085A JP4717385B2 (ja) 2003-08-27 2004-06-23 半導体装置
US10/898,360 US7397063B2 (en) 2003-08-27 2004-07-26 Semiconductor device
TW093122262A TWI242288B (en) 2003-08-27 2004-07-26 Semiconductor device
KR1020040066350A KR100697769B1 (ko) 2003-08-27 2004-08-23 반도체장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003303043 2003-08-27
JP2003303043 2003-08-27
JP2004185085A JP4717385B2 (ja) 2003-08-27 2004-06-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2005101528A JP2005101528A (ja) 2005-04-14
JP4717385B2 true JP4717385B2 (ja) 2011-07-06

Family

ID=34220753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004185085A Expired - Fee Related JP4717385B2 (ja) 2003-08-27 2004-06-23 半導体装置

Country Status (4)

Country Link
US (1) US7397063B2 (ja)
JP (1) JP4717385B2 (ja)
KR (1) KR100697769B1 (ja)
TW (1) TWI242288B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5688203B2 (ja) * 2007-11-01 2015-03-25 株式会社半導体エネルギー研究所 半導体基板の作製方法
KR101244352B1 (ko) * 2010-01-29 2013-03-18 가부시키가이샤 사무코 실리콘 웨이퍼, 에피택셜 웨이퍼 및 고체촬상소자의 제조방법, 그리고 실리콘 웨이퍼의 제조장치
JP5600948B2 (ja) * 2010-01-29 2014-10-08 株式会社Ｓｕｍｃｏ シリコンウェーハ及びエピタキシャルウェーハの製造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03132055A (ja) * 1989-10-18 1991-06-05 Toshiba Corp 半導体基板の製造方法
JPH03179778A (ja) * 1989-05-08 1991-08-05 Ricoh Co Ltd 薄膜半導体形成用絶縁基板
JPH04127437A (ja) * 1990-09-18 1992-04-28 Fujitsu Ltd 半導体基板
JPH04234134A (ja) * 1990-09-04 1992-08-21 Philips Gloeilampenfab:Nv 薄膜トランジスタおよびその製造方法
JPH0567627A (ja) * 1991-08-01 1993-03-19 Canon Inc バイポーラトランジスタ及びそれを用いた半導体装置
JPH05109737A (ja) * 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH05257171A (ja) * 1991-12-02 1993-10-08 Canon Inc 画像表示装置及びその製造方法
JPH05281573A (ja) * 1992-04-01 1993-10-29 Sharp Corp 液晶表示用基板
JPH08195492A (ja) * 1995-01-13 1996-07-30 Matsushita Electric Ind Co Ltd 多結晶薄膜の形成方法および薄膜トランジスタの製造方法
JPH10291897A (ja) * 1997-03-07 1998-11-04 Sharp Corp 微結晶フィルムの結晶化による多結晶フィルムの形成方法、薄膜トランジスタの形成方法、およびその方法によって形成される液晶ディスプレイ
JP2000232066A (ja) * 1999-02-11 2000-08-22 Sharp Corp 半導体基板の製造方法
JP2000269133A (ja) * 1999-03-16 2000-09-29 Seiko Epson Corp 薄膜半導体装置の製造方法
JP2002094077A (ja) * 2000-03-02 2002-03-29 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280637A (ja) 1991-03-08 1992-10-06 Nippondenso Co Ltd 薄膜トランジスタの製造方法
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
JPH09172179A (ja) 1995-12-20 1997-06-30 Sharp Corp 半導体装置の製造方法
JP2001144273A (ja) * 1999-11-17 2001-05-25 Denso Corp 半導体装置の製造方法
JP4290349B2 (ja) 2000-06-12 2009-07-01 セイコーエプソン株式会社 半導体装置の製造方法
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6432786B2 (en) * 2000-08-10 2002-08-13 National Science Council Method of forming a gate oxide layer with an improved ability to resist the process damage
JP2002134721A (ja) * 2000-10-23 2002-05-10 Nec Kyushu Ltd Ｓｏｉウェーハおよびその製造方法
US6743700B2 (en) 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
US6548422B1 (en) * 2001-09-27 2003-04-15 Agere Systems, Inc. Method and structure for oxide/silicon nitride interface substructure improvements
JP4115158B2 (ja) * 2002-04-24 2008-07-09 シャープ株式会社 半導体装置およびその製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03179778A (ja) * 1989-05-08 1991-08-05 Ricoh Co Ltd 薄膜半導体形成用絶縁基板
JPH03132055A (ja) * 1989-10-18 1991-06-05 Toshiba Corp 半導体基板の製造方法
JPH04234134A (ja) * 1990-09-04 1992-08-21 Philips Gloeilampenfab:Nv 薄膜トランジスタおよびその製造方法
JPH04127437A (ja) * 1990-09-18 1992-04-28 Fujitsu Ltd 半導体基板
JPH0567627A (ja) * 1991-08-01 1993-03-19 Canon Inc バイポーラトランジスタ及びそれを用いた半導体装置
JPH05109737A (ja) * 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH05257171A (ja) * 1991-12-02 1993-10-08 Canon Inc 画像表示装置及びその製造方法
JPH05281573A (ja) * 1992-04-01 1993-10-29 Sharp Corp 液晶表示用基板
JPH08195492A (ja) * 1995-01-13 1996-07-30 Matsushita Electric Ind Co Ltd 多結晶薄膜の形成方法および薄膜トランジスタの製造方法
JPH10291897A (ja) * 1997-03-07 1998-11-04 Sharp Corp 微結晶フィルムの結晶化による多結晶フィルムの形成方法、薄膜トランジスタの形成方法、およびその方法によって形成される液晶ディスプレイ
JP2000232066A (ja) * 1999-02-11 2000-08-22 Sharp Corp 半導体基板の製造方法
JP2000269133A (ja) * 1999-03-16 2000-09-29 Seiko Epson Corp 薄膜半導体装置の製造方法
JP2002094077A (ja) * 2000-03-02 2002-03-29 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
TW200509401A (en) 2005-03-01
US7397063B2 (en) 2008-07-08
US20050045880A1 (en) 2005-03-03
JP2005101528A (ja) 2005-04-14
TWI242288B (en) 2005-10-21
KR100697769B1 (ko) 2007-03-20
KR20050022339A (ko) 2005-03-07

Similar Documents

Publication Publication Date Title
TWI402989B (zh) 形成多晶矽薄膜之方法及使用該方法以製造薄膜電晶體之方法
TWI296825B (ja)
US20070290200A1 (en) Thin film semiconductor device, method of manufacturing the same and display
JP4245915B2 (ja) 薄膜トランジスタの製造方法及び表示デバイスの製造方法
US7396744B2 (en) Method of forming a semiconductor thin film
KR20130023021A (ko) 실리콘 박막의 결정화 방법 및 실리콘 ｔｆｔ 장치의 제조 방법
KR20010078219A (ko) 박막 반도체 장치 및 표시 장치와 그 제조 방법
JP4520294B2 (ja) ボトムゲート型ｔｆｔを備えた電子装置を製造する方法
US6043512A (en) Thin film semiconductor device and method for producing the same
KR100697497B1 (ko) 반도체 장치 및 그의 제조 방법
JP4717385B2 (ja) 半導体装置
JP2009302171A (ja) 半導体装置の製造方法、トランジスタの製造方法ならびに電気光学装置の製造方法
JP4239744B2 (ja) 薄膜トランジスタの製造方法
JP2001127301A (ja) 半導体装置および半導体装置の製造方法
JP2817613B2 (ja) 結晶シリコン膜の形成方法
JP3472231B2 (ja) 半導体装置
JP4447647B2 (ja) 表示デバイス
JP2003197523A (ja) 結晶性半導体膜の製造方法および半導体装置
JP2003257857A (ja) 多結晶シリコン薄膜の形成方法、及び薄膜トランジスタの作製方法
JP4271453B2 (ja) 半導体結晶化方法および薄膜トランジスタの製造方法
KR20240124695A (ko) 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
JP4771783B2 (ja) 半導体装置の製造方法
JP2000277751A (ja) 半導体装置および電子装置
JP2003264293A (ja) 半導体装置及びその作製方法
JP2008021808A (ja) 半導体装置、その製造方法及び表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101126

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110330

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees