JP2003264293A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法

Info

Publication number
JP2003264293A
JP2003264293A JP2002066020A JP2002066020A JP2003264293A JP 2003264293 A JP2003264293 A JP 2003264293A JP 2002066020 A JP2002066020 A JP 2002066020A JP 2002066020 A JP2002066020 A JP 2002066020A JP 2003264293 A JP2003264293 A JP 2003264293A
Authority
JP
Japan
Prior art keywords
film
insulating
insulating films
semiconductor device
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002066020A
Other languages
English (en)
Other versions
JP2003264293A5 (ja
JP4137473B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Akira Tsunoda
朗 角田
Atsuo Isobe
敦生 磯部
Hidekazu Miyairi
秀和 宮入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002066020A priority Critical patent/JP4137473B2/ja
Publication of JP2003264293A publication Critical patent/JP2003264293A/ja
Publication of JP2003264293A5 publication Critical patent/JP2003264293A5/ja
Application granted granted Critical
Publication of JP4137473B2 publication Critical patent/JP4137473B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 高速動作が可能で電流駆動能力の高く、且つ
複数の素子間においてばらつきの小さい半導体素子の作
製方法を提供する。 【解決手段】 絶縁表面上に直線状のストライプパター
ンで延在する複数の絶縁膜を形成し、該複数の絶縁膜を
覆う非晶質半導体膜を形成し、該非晶質半導体膜に連続
発振の線状レーザー光を照射して溶融すると共に再結晶
化させて平坦な表面を有する結晶性半導体膜を形成し、
該結晶性半導体膜のうち前記複数の絶縁膜で構成された
凹部に設けられた結晶性半導体領域をチャネル形成領域
とする半導体素子の作製方法であって、前記複数の絶縁
膜で構成された凹部における底面及び側面のなす角
(θ)を145±5°とすることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、結晶構造を有する
半導体膜(結晶性半導体膜ともいう。)を用いて形成さ
れる半導体素子及びその作製方法並びにその半導体素子
を集積化した回路を備えた半導体装置及びその作製方法
に関する。特に半導体素子として、絶縁表面上に形成さ
れた結晶性半導体膜でチャネル形成領域を形成する薄膜
トランジスタに関する。
【0002】
【従来の技術】ガラスなどの絶縁基板上に形成した結晶
性半導体膜を用いた薄膜トランジスタなどの半導体素子
を形成する技術が開発されている。特に、レーザー光を
照射して非晶質半導体膜を結晶化させる技術は薄膜トラ
ンジスタ(TFT)の製造技術に応用されている。結晶
性半導体膜を用いて作製される薄膜トランジスタは、液
晶表示装置、EL(エレクトロルミネッセンス)表示装
置に代表される平面型表示装置(フラットパネルディス
プレイ)に応用されている。
【0003】半導体製造プロセスにおいて、レーザー光
の光源としては、エキシマレーザーに代表される気体レ
ーザーや、YAGレーザーに代表される固体レーザーが
通常用いられている。レーザー光の照射による非晶質半
導体膜の結晶化の一例は、特開昭62−104117号
公報で開示されているように、レーザー光の走査速度を
ビームスポット径×5000/秒以上として高速走査に
より非晶質半導体膜を完全な溶融状態に至らしめること
なく多結晶化するもの、米国特許4,330,363号には島状
に形成された半導体膜に、引き延ばされたレーザー光を
照射して実質的に単結晶領域を形成する技術が開示され
ている。或いは特開平8−195357号公報に開示の
レーザー処理装置のように光学系にて線状にビームを加
工して照射する方法が知られている。
【0004】さらに、特開2001−144027号公
報に開示されているようにNd:YVO4レーザーなど
固体レーザー発振装置を用いて、その第2高調波である
レーザー光を非晶質半導体膜に照射して、従来に比べ結
晶粒径の大きい結晶性半導体膜を形成し、トランジスタ
を作製する技術が開示されている。
【0005】
【発明が解決しようとする課題】しかしながら、平坦な
表面上に形成された非晶質半導体膜にレーザー光を照射
して結晶化させると結晶は多結晶となり、結晶粒界など
の欠陥が任意に形成されて配向の揃った結晶を得ること
は困難であった。特に、ガラス基板上にレーザー結晶化
技術を用いて配向性の揃った結晶を得ることは困難であ
った。
【0006】結晶粒界には結晶欠陥が含まれ、それがキ
ャリアトラップとなって電子又は正孔の移動度が低下す
る要因となっている。また、結晶化に伴って起こる半導
体膜の体積収縮や下地との熱応力や格子不整合などによ
り、歪みや結晶欠陥の存在しない半導体膜を形成するこ
とは出来なかった。従って、張り合わせSOI(Silicon
on Insulator)など特殊な方法を省いては、絶縁表面上
に形成され、結晶化又は再結晶化された結晶性半導体膜
をもって、単結晶基板に形成されるMOSトランジスタ
と同等の品質を得ることはできなかった。
【0007】前述の平面型表示装置などは、安価なガラ
ス基板上に半導体膜を形成してトランジスタを作り込む
ものであるが、任意に形成される結晶粒界を避けるよう
にトランジスタを配置することは殆ど不可能であった。
つまり、トランジスタのチャネル形成領域の結晶性を厳
密に制御し、意図せずに含まれてしまう結晶粒界や結晶
欠陥を排除することはできなかった。結局、トランジス
タの電気特性が劣るばかりでなく、個々の素子特性がば
らつく要因となっていた。
【0008】特に、工業的に多用されている無アルカリ
ガラス基板上にレーザー光を用いて結晶性半導体膜を形
成する場合、無アルカリガラス基板自体のうねりの影響
を受けてレーザー光の焦点がばらつき、結果的に結晶性
のばらつきを招くという問題がある。さらに、無アルカ
リガラス基板はアルカリ金属による汚染を避けるため
に、絶縁膜等の保護膜を下地膜として設ける必要があ
り、その上に結晶粒界や結晶欠陥の排除された結晶性半
導体膜を大粒径で形成することは殆ど不可能であった。
【0009】本発明は上記問題点に鑑みなされたもので
あり、絶縁表面上、特に安価なガラス基板を支持基体と
する絶縁表面上に、少なくともチャネル形成領域におい
て結晶粒界が存在しない結晶性半導体膜を形成し、高速
動作が可能で電流駆動能力の高く、且つ複数の素子間に
おいてばらつきの小さい半導体素子又は半導体素子群に
より構成される安価な半導体装置を提供することを目的
とする。
【0010】さらに、上記少なくともチャネル形成領域
において結晶粒界が存在しない結晶性半導体膜において
は、EBSP(Electron Backscatter diffraction Pat
tern)法にて解析した際に主表面に最も多く現れる結晶
面(以下、優勢結晶面という。)を{110}面にする
ことを課題とする。なお、EBSP法については、後述
する。
【0011】なお、結晶面については、ミラー指数を
(110)で示されるように小括弧で括って表し、(1
01)や(011)といった等価な結晶面は{110}
で示されるように大括弧で括って表す。また、結晶方位
(結晶軸)については、ミラー指数を[110]で示され
るようにカギ括弧で括って表し、[101]や[011]と
いった等価な結晶方位は<110>で示されるように山
括弧で括って表す。
【0012】
【課題を解決するための手段】上記問題点を解決するた
めに本発明は、絶縁表面を有する基板上に直線状のスト
ライプパターンで延在する凹部及び凸部が設けられた絶
縁膜を形成し、該絶縁膜上に非晶質半導体膜を形成し、
前記絶縁膜の凹部にあたる部分(以下、単に凹部とい
う。)に半導体膜を溶融して流し込み結晶化させた結晶
性半導体膜を形成し、不要な領域をエッチング除去して
前記結晶性半導体膜から島状に分割された結晶性半導体
膜(後に半導体素子の一部となる。)を形成し、少なく
ともチャネル形成領域を形成する部位が前述の凹部に形
成された結晶性半導体膜となるように、前記結晶性半導
体膜上にゲート絶縁膜及びゲート電極を設けたことを特
徴とするものである。
【0013】このとき、本発明で重要な構成は、前記凹
部は底面に向かって幅が狭くなるテーパー形状を有し、
該凹部の側面と底面とのなす角(θ)が145±5°も
しくは135±5°の範囲に収まるように形成される点
である。この構成は、後に凹部内に形成される結晶性半
導体膜の優勢結晶面を{110}面とするための構成で
ある。
【0014】なお、前記凹部または凸部にあたる部分が
設けられた絶縁膜のうち、凸部にあたる部分(以下、単
に凸部という。)の上に形成された結晶性半導体膜の結
晶性は凹部に形成された結晶性半導体膜に比べて劣る
が、当該凸部の上に形成された結晶性半導体膜を積極的
に電極(薄膜トランジスタであればソース領域もしくは
ドレイン領域に相当する。)もしくは配線として用いて
も良い。配線として用いる場合、占有面積についての設
計の自由度が高いため、配線長を調節して抵抗として用
いたり、形状を屈曲した形状として保護回路としての機
能を持たせることも可能である。
【0015】前述の凹部は酸化珪素、窒化珪素、又は酸
窒化珪素膜などを厚く設け、それをエッチング処理して
凹部を形成しても良い。凹部は半導体素子、特にトラン
ジスタのチャネル形成領域を含む島状の半導体膜の配置
に合わせて形成し、少なくともチャネル形成領域に合致
するように形成されていることが望ましい。また、凹部
はチャネル長方向に延在して設けら、その幅(チャネル
形成領域とする場合におけるチャネル幅方向)は0.0
1μm以上2μm以下(好ましくは0.1〜1μm)で形
成するのが好ましく、その深さは、0.01μm以上3
μm以下(好ましくは0.1μm以上2μm以下)で形成
するのが好ましい。
【0016】勿論、絶縁表面上に島状の絶縁膜を形成
し、積極的に凸部を形成することも可能である。その場
合、複数の直線状のストライプパターンで延在する凸部
は、隣接間で相対的に凹部にあたる部分を形成すること
になるので、その凹部を半導体素子のチャネル形成領域
を含む島状の半導体膜の配置に合わせて形成すれば良い
し、幅についても前述の範囲に収めれば良い。
【0017】最初の段階において絶縁膜上及び凹部にか
けて形成する半導体膜は、公知の方法で形成される非晶
質半導体膜、多結晶半導体膜(成膜されたものも固相成
長させたものも含む。)または微結晶半導体膜が適用さ
れる。代表的には非晶質シリコン膜が適用され、その他
に非晶質シリコンゲルマニウム膜、非晶質シリコンカー
バイト膜などを適用することもできる。
【0018】結晶性半導体膜を溶融して結晶化させる手
段としては、気体レーザー発振装置、固体レーザー発振
装置を光源とするパルス発振又は連続発振レーザー光を
適用する。照射するレーザー光は光学系にて線状に集光
されたものであり、その強度分布が長手方向において均
一な領域を有し、短手方向に分布を持っていても良く、
光源として用いるレーザー発振装置は、矩形ビーム固体
レーザー発振装置が適用され、特に好ましくは、スラブ
レーザー発振装置が適用される。或いは、Nd、Tm、
Hoをドープしたロッドを用いた固体レーザー発振装置
であり、特にYAG、YVO4、YLF、YAlO3など
の結晶にNd、Tm、Hoをドープした結晶を使った固
体レーザー発振装置にスラブ構造増幅器を組み合わせた
ものでも良い。スラブ材料としては、Nd:YAG、N
d:GGG(ガドリニウム・ガリウム・ガーネット)、
Nd:GsGG(ガドリニウム・スカンジウム・ガリウ
ム・ガーネット)などの結晶が使用される。スラブレー
ザーでは、この板状のレーザー媒質の中を、全反射を繰
り返しながらジグザグ光路で進む。
【0019】また、それに準ずる強光を照射しても良
い。例えば、ハロゲンランプ、キセノンランプ、高圧水
銀灯、メタルハライドランプ、エキシマランプから放射
される光を反射鏡やレンズなどにより集光したエネルギ
ー密度の高い光であっても良い。
【0020】線状に集光され長手方向に拡張されたレー
ザー光又は強光は結晶性半導体膜に照射し、且つレーザ
ー光の照射位置と結晶性半導体膜が形成された基板とを
相対的に動かして、レーザー光が一部又は全面を走査す
ることにより結晶性半導体膜を溶融させ、その状態を経
て結晶化又は再結晶化を行う。レーザー光の走査方向
は、絶縁膜に形成され直線状のストライプパターンで延
在する凹部の長手方向又はトランジスタのチャネル長方
向に沿って行う。これによりレーザー光の走査方向に沿
って結晶が成長し、結晶粒界がチャネル長方向と交差す
ることを防ぐことができる。
【0021】凹部の深さを半導体膜の厚さと同程度かそ
れ以上とすることにより、レーザー光又は強光の照射に
より溶融した半導体膜が表面張力により凹部に凝集して
固化する。その結果、絶縁膜の凸部にある半導体膜の厚
さは薄くなり、そこに応力歪みを集中させることができ
る。また凹部の側面は結晶方位をある程度規定する効力
を持つ。
【0022】半導体膜を溶融状態として、表面張力によ
り絶縁表面上に形成した凹部に凝集させ、凹部の側面部
から結晶成長させることにより結晶化に伴い発生する歪
みを凹部以外の領域に集中させることができる。即ち、
凹部に充填されるように形成した結晶性半導体領域(第
1の結晶性半導体領域)を歪みから開放することができ
る。また、絶縁膜上には結晶粒界や結晶欠陥を含む結晶
性半導体領域(第2の結晶性半導体領域)が形成される
ことになる。
【0023】本発明において特徴的な構成は、凹部の側
面と底面とのなす角を145±5°とし、凹部の側面と
平行な面が{111}面となるように結晶成長させるこ
とで、上記第1の結晶性半導体領域の上面を{110}
面とする点である。また、別の特徴的な構成は、凹部の
側面と底面とのなす角を135±5°とした場合、凹部
の側面と平行な面が{100}面となるように結晶成長
させることで、上記第1の結晶性半導体領域の上面を
{110}面とする点である。
【0024】なお、本発明を実施して得られる第1の結
晶性半導体領域は、すべての結晶面が{110}面とな
ることが理想であるが、実際には凹部側面の僅かな表面
形状等の影響を受けて{110}面に配向しないものも
含まれてくると思われる。本出願人が第1の結晶性半導
体領域のは結晶面について優勢結晶面が{110}面で
あると表現した理由は、その若干のゆらぎを考慮したた
めである。
【0025】そして、凹部に結晶粒界が存在しない結晶
性半導体膜を形成した後、半導体素子の活性層(キャリ
ア移動経路として機能する半導体層)をパターニングに
より形成し、当該活性層に接するゲート絶縁膜を形成
し、さらにゲート電極を形成する。このパターニングの
際、活性層の端部にはテーパーを設けることが望まし
い。この後は、公知の手法によって電界効果型トランジ
スタを形成することができる。
【0026】上記本発明によって、トランジスタなどの
半導体素子、特にそのチャネル形成領域の形成される領
域を指定して、結晶粒界が存在しない結晶性半導体領域
を当該領域に形成することが可能となる。これにより不
用意に介在する結晶粒界や結晶欠陥により特性がばらつ
く要因を無くすことができる。即ち、高速動作が可能で
電流駆動能力の高く、且つ複数の素子間においてばらつ
きの小さい半導体素子又はその半導体素子群により構成
される半導体装置を形成することができる。
【0027】
【発明の実施の形態】[実施の形態1]本実施の形態で
は、本発明を実施して薄膜トランジスタを作製する形態
について説明する。なお、作製する薄膜トランジスタの
個数は実施者が適宜決定すれば良いものでああり、使用
する図面はいずれも本発明に制限を与えるものではな
い。
【0028】まず、図1について説明する。図1(A)
は上面図であり、図1(B)はA−A’に対応する断面
図、図1(C)はB−B’に対応する断面図である。基
板101上に第1絶縁膜102と直線状のストライプパ
ターン形成された第2絶縁膜103が形成された状態を
示している。なお、本明細書において、凹部とは103
aで示される部分を指し、凸部とは103bで示される
部分を指す。
【0029】基板101は市販の無アルカリガラス基
板、石英基板、サファイア基板、単結晶又は多結晶半導
体基板の表面を絶縁膜で被覆した基板、金属基板の表面
を絶縁膜で被覆した基板を適用することができる。な
お、安価な半導体装置を得るという課題の解決にあたっ
ては、安価な無アルカリガラス基板を用いれば良い。
【0030】サブミクロンのデザインルールで直線状の
ストライプパターンを形成するには、基板表面の凹凸、
基板のうねり又はねじれを露光装置(特にステッパ)の
焦点深度以下にしておくことが望ましい。具体的には、
基板のうねり又はねじれが、1回の露光光照射領域内に
おいて1μm以下、好ましくは0.5μm以下とすること
が望ましい。この点については、特に支持基体として無
アルカリガラスを用いる場合には注意が必要である。
【0031】直線状のストライプパターンに形成される
第2絶縁膜103の幅(W1)は0.1〜10μm(好
ましくは0.5〜1μm)で、隣接する第2絶縁膜との
間隔(W2)は0.01〜2μm(好ましくは0.1〜
1μm)であり、第2絶縁膜の厚さ(d)は0.01〜
3μm(好ましくは0.1〜2μm)が好ましい。また、
段差形状は規則的な周期パターンである必要はなく、島
状の半導体膜の幅に合わせて異なる間隔で配置させても
良い。その長さも特に数値的な限定はなく、基板の一端
から他端に渡るように長く形成することも可能である
し、例えばトランジスタのチャネル形成領域を形成する
ことができる程度の長さとすることも可能である。
【0032】第1絶縁膜102は、後に形成する第2絶
縁膜との選択比の確保できる材料であれば良いが、代表
的には、窒化珪素、酸化珪素、酸窒化珪素(SiOxN
yと示す。)、窒酸化珪素(SiNxOyと示す。)、
窒化アルミニウム(AlxNyと示す。)、酸窒化アル
ミニウム(AlOxNyと示す。)、窒酸化アルミニウ
ム(AlNxOyと示す。)または酸化アルミニウムか
ら選ばれた材料で、30〜300nmの厚さで形成する。
特に、酸化アルミニウム膜はナトリウム(Na)に対す
るブロッキング効果が期待できるため、ガラス基板から
の汚染対策として有効である。
【0033】なお、酸窒化珪素(SiOxNy)膜とし
ては、Siが25〜35原子%、酸素が55〜65原子
%、窒素が1〜20原子%、水素が0.1〜10原子%
で含まれるものを用いれば良い。また、窒酸化珪素(S
iNxOy)膜としては、Siが25〜35原子%、酸
素が15〜30原子%、窒素が20〜35原子%、水素
が15〜25原子%で含まれるものを用いれば良い。ま
た、酸窒化アルミニウム(AlOxNy)膜としては、
Alが30〜40原子%、酸素が50〜70原子%、窒
素が1〜20原子%で含まれるものを用いれば良い。ま
た、また、窒酸化アルミニウム(AlNxOy)膜とし
ては、Alが30〜50原子%、酸素が0.01〜20
原子%、窒素が30〜50原子%で含まれるものを用い
れば良い。
【0034】また、第2絶縁膜103は、10〜300
0nm、好ましくは100〜2000nmの厚さの酸化珪素
又は酸窒化珪素で形成すれば良い。酸化珪素はオルトケ
イ酸テトラエチル(Tetraethyl Ortho Silicate:TE
OS)とO2とを混合しプラズマCVD法で形成するこ
とができる。窒酸化珪素膜はSiH4、NH3、N2O又
は、SiH4、N2Oを原料として用いプラズマCVD法
で形成することができる。
【0035】図1で示すように、直線状のストライプパ
ターンを二層の絶縁膜で形成する場合には、エッチング
加工において第1絶縁膜102と第2絶縁膜103との
間に選択比をもたせる必要がある。実際には、第1絶縁
膜102よりも第2絶縁膜103のエッチング速度が相
対的に早くなるように材料及び成膜条件を適宜調整する
ことが望ましい。エッチングの方法としては、緩衝フッ
酸を用いたエッチング、又はCHF3を用いたドライエ
ッチングにより行う。
【0036】そして、第2絶縁膜103で形成される凹
部の底面と側面のなす角(θ)は、135±5°もしく
は145±5°で形成すれば良い。なお、底面と側面の
なす角(θ)は底面に平行な面と側面に平行な面のなす
角であり、次のように説明される。
【0037】図20(A)、(B)は、凹部の形状のパ
ターン例が図1のような理想的な形状でない場合の例で
ある。図20(A)は、第2絶縁膜103の形成の際、
第1絶縁膜102がエッチングされて第2絶縁膜103
の下に「巣」が出来てしまった場合を想定しているが、
この場合、側面に平行な面(点線で示される面)701
と底面のなす角でθが定義される。また、図20(B)
は、第2絶縁膜103の形成の際、第2絶縁膜103の
上端部や下端部に丸みが出来てしまった場合を想定して
いるが、この場合、やはり側面に平行な面(点線で示さ
れる面)702と底面のなす角でθが定義される。
【0038】なお、第2絶縁膜103としては、CVD
法(代表的には、プラズマCVD法もしくは熱CVD
法)やPVD法(代表的には、スパッタ法もしくは蒸着
法)によって形成された絶縁膜を用いることが好まし
い。これは、非晶質半導体膜を結晶化する際、結晶化に
伴う応力を緩和しうる程度の柔らかさを持つことが、良
好な結晶性を得るにあたって重要な役割を果たしている
と考えられるからである。その理由については、後述す
る。
【0039】次に、図2について説明する。図2(A)
は上面図であり、図2(B)はA−A’に対応する断面
図、図2(C)はB−B’に対応する断面図である。第
2絶縁膜103を覆って非晶質半導体膜105を形成
し、連続発振の線状レーザー光によって結晶化する様子
を示している。
【0040】まず、第1絶縁膜102と第2絶縁膜10
3から成る表面上および凹部103aを覆うようにバッ
ファ膜104を形成し、その後、大気解放することなく
連続的に非晶質半導体膜105を0.01〜3μm(好
ましくは0.1〜1μm)の厚さに形成する。バッファ
膜104は、第1絶縁膜102及び第2絶縁膜103の
表面に付着した硼素などの化学汚染の影響の排除と密着
性の向上を狙うものであり、薄いものでも十分に効果が
ある。典型的には、5〜50nm(化学汚染のブロッキ
ング効果を高めるには20nm以上が好ましい。)とす
れば良い。
【0041】この時、非晶質半導体膜106の膜厚は、
第2絶縁膜103で形成される凹部の深さ(図1(B)
の段差dに相当する。)と同程度かそれ以上の厚さとす
ることが望ましい。即ち、第2絶縁膜103の段差dと
非晶質半導体膜105の凹部103aにおける膜厚t02
との関係は、d≧t02であれば良いが、dがt02に比べ
て厚すぎると凸部103bの上に結晶性半導体膜が残存
しなくなるので注意が必要である。なお、非晶質半導体
膜は珪素、珪素とゲルマニウムの化合物又は合金、珪素
と炭素の化合物又は合金を適用することができる。
【0042】そして、この非晶質半導体膜105を瞬間
的に溶融させ結晶化させる。この結晶化はレーザー光又
はランプ光源からの放射光を光学系にて半導体膜が溶融
する程度のエネルギー密度に集光して照射する。この工
程においては、特に連続発振レーザー発振装置を光源と
するレーザー光を適用することが好ましい。適用される
レーザー光は光学系にて線状に集光され、長さの長い方
向に拡張されたものであり、その強度分布が長さの長い
方向において均一な領域を有し、長さの短い方向にある
程度の分布を持たせておくことが望ましい。
【0043】例えば、結晶化の条件の一例としては、連
続発振モードのYVO4レーザー発振器を用い、その第
2高調波(波長532nm)の出力5〜10Wを、光学系
にて短手方向に対する長手方向の比が10以上である線
状レーザー光に集光し、且つ長手方向に均一なエネルギ
ー密度分布を有するように集光し、5〜200cm/secの
速度で走査して結晶化させる等が挙げられる。なお、均
一なエネルギー密度分布とは、完全に一定であるもの以
外を排除するものではなく、エネルギー密度分布におい
て許容される範囲は±10%の範囲内である。
【0044】また、線状に集光されたレーザー光による
結晶化は、1回の走査(即ち、一方向)のみで完了させ
ても良いし、より結晶性を高めるためには往復走査して
も良い。さらに、レーザー光により結晶化した後、フッ
酸などによる酸化物除去、或いは、アンモニア過酸化水
素水処理などアルカリ溶液により珪素膜の表面を処理
し、エッチング速度の速い品質の悪い部分を選択的に除
去して、再度同様の結晶化処理を行っても良い。このよ
うにして、結晶性を高めることができる。
【0045】また、結晶化の際、基板の端など後にパタ
ーニングのマスク合わせに使用するマーカーを形成する
位置は結晶化しないことが好ましい。結晶性半導体膜
(特に結晶性珪素膜)は結晶化すると可視光の透過率が
上がるため、マーカーとして識別が困難になるからであ
る。ただし、光学的にマーカーの段差によるコントラス
トの違い等を識別するタイプの位置合わせ制御を行う場
合には問題とならない。
【0046】レーザー発振装置は、矩形ビーム固体レー
ザー発振装置が適用され、特に好ましくは、スラブレー
ザー発振装置が適用される。スラブ材料としては、N
d:YAG、Nd:GGG(ガドリニウム・ガリウム・
ガーネット)、Nd:GsGG(ガドリニウム・スカン
ジウム・ガリウム・ガーネット)などの結晶が使用され
る。スラブレーザーでは、この板状のレーザー媒質の中
を、全反射を繰り返しながらジグザグ光路で進む。或い
は、Nd、Tm、Hoをドープしたロッドを用いた固体
レーザー発振装置であり、特にYAG、YVO4、YL
F、YAlO3などの結晶にNd、Tm、Hoをドープ
した結晶を使った固体レーザー発振装置にスラブ構造増
幅器を組み合わせたものでも良い。
【0047】そして、図2中に矢印で示すように、線状
レーザー光の照射領域106の長さの長い方向(図中、
X軸方向)が直線状のストライプパターンでなる第2絶
縁膜103の各々に交差するように線状のレーザー光又
は強光を走査する。尚、ここでいう線状とは、長さの短
い方向(図中、Y軸方向)の長さに対し、長さの長い方
向(X軸方向)の長さの比が1対10以上のものをもっ
て言う。また、図2では一部しか図示されていないが、
線状レーザー光の照射領域106の端部は、矩形状とな
っていても曲率を持った形状となっていても良い。
【0048】また、連続発振レーザー光の波長は、非晶
質半導体膜の光吸収係数を考慮して400〜700nmで
あることが望ましい。このような波長帯の光は、波長変
換素子を用いて基本波の第2高調波、第3高調波を取り
出すことで得られる。波長変換素子としてはADP(リ
ン酸二水素化アンモニウム)、Ba2NaNb515(ニ
オブ酸バリウムナトリウム)、CdSe(セレンカドミ
ウム)、KDP(リン酸二水素カリウム)、LiNbO
3(ニオブ酸リチウム)、Se、Te、LBO、BB
O、KB5などが適用される。特にLBOを用いること
が望ましい。代表的な一例は、Nd:YVO4レーザー発
振装置(基本波1064nm)の第2高調波(532nm)
を用いる。また、レーザーの発振モードはTEM00モー
ドであるシングルモードを適用する。
【0049】最も適した材料として選ばれる珪素の場
合、吸収係数が103〜104cm-1である領域はほぼ可視
光域にある。ガラスなど可視光透過率の高い基板と、珪
素により30〜200nmの厚さをもって形成される非晶
質半導体膜を結晶化する場合、波長400〜700nmの
可視光域の光を照射することで、当該半導体膜を選択的
に加熱して、下地絶縁膜にダメージを与えずに結晶化を
行うことができる。具体的には、非晶質珪素膜に対し、
波長532nmの光の侵入長は概略100nm〜1000nm
であり、膜厚30nm〜200nmで形成される非晶質半導
体膜105の内部まで十分達することができる。即ち、
半導体膜の内側から加熱することが可能であり、レーザ
ー光の照射領域における半導体膜のほぼ全体を均一に加
熱することができる。
【0050】レーザー光は直線状のストライプパターン
が延在する方向と平行な方向に走査され、溶融した半導
体は表面張力が働いて凹部に流れ込み凝固する。凝固し
た状態では図2(B)で示すように表面がほぼ平坦にな
る。これは半導体が一旦溶融することにより、凸部上で
あろうと凹部上であろうと、溶融した半導体と気相との
界面が平衡状態に達し、平坦な界面が形成されるためで
ある。さらに結晶の成長端や結晶粒界は、第2絶縁膜上
(凸部上)に形成される(図中ハッチングで示す領域1
10)。こうして結晶性半導体膜107が形成される。
なお、107aは凹部に形成された結晶性の高い半導体
領域(以下、第1の結晶性半導体領域という。)であ
り、107bは凸部に形成された結晶性の劣る結晶性半
導体領域(以下、第2の結晶性半導体領域という。)で
ある。
【0051】なお、上記結晶化工程の際、第2絶縁膜が
柔らかい絶縁膜(密度の低い絶縁膜)であると、結晶化
時における半導体膜の収縮等による応力を緩和するとい
う効果が期待できる。逆に、固い絶縁膜(密度の高い絶
縁膜)であると、収縮もしくは膨張しようとする半導体
膜に逆らう形で応力が発生するため、結晶化後の半導体
膜に応力歪み等を残しやすく結晶欠陥の原因ともなりか
ねない。例えば、公知のグラフォエピタキシ技術(「M.
W.Geis,D.C.Flanders,H.I.Smith:Appl.Phys.Lett.35(19
79)pp71」)では基板上の凹凸を固い石英に直接形成し
ているが、この場合においては結晶化に伴う熱収縮や応
力発生を緩和することができず、応力による歪みもしく
は転位に起因する欠陥の発生等が起こりうる。また、石
英は高価であり、安価な半導体装置を作製するという本
発明の趣旨に反する技術である。
【0052】しかしながら、本出願人はまさにそれらの
点を考慮して、安価なガラス基板上に凹部及び凸部を形
成するにあたって、CVD法やPVD法で形成した柔ら
かい絶縁膜を用いているのであり、下地となる第2絶縁
膜を石英ガラスよりも柔らかい材質としたことにより、
結晶化の際の応力発生の緩和を目的としている点で上記
公知のグラフォエピタキシ技術とは基本的に異なる。
【0053】なお、石英ガラスよりも柔らかい絶縁膜と
いう意味は、例えば同一測定条件において石英ガラス
(工業的に基板として利用されている石英ガラス)より
もエッチングレートの速い絶縁膜もしくは同一測定条件
において硬度の低い絶縁膜という意味である。なお、前
記エッチングレート及び硬度に関しては、あくまで石英
ガラスとの相対比較であれば良いので、エッチングレー
トの絶対値は問題ではなく、エッチングレートの測定条
件や硬度の測定条件に依存しない。
【0054】例えば、第2絶縁膜として酸窒化珪素膜を
用いるのであれば、SiH4ガス、N2Oガスを原料とし
て用いたプラズマCVD法で成膜した酸窒化珪素膜が好
ましい。当該酸窒化珪素膜は、フッ化水素アンモニウム
(NH4HF2)を7.13%とフッ化アンモニウム(N
4F)を15.4%含む混合水溶液の20℃における
エッチングレートが110〜130nm/min(50
0℃、1時間+550℃、4時間の熱処理後では、90
〜100nm/min)である。
【0055】また、第2絶縁膜として窒酸化珪素膜を用
いるのであれば、SiH4ガス、NH3ガス、N2Oガス
を原料として用いたプラズマCVD法で成膜した窒酸化
珪素膜が好ましい。当該窒酸化珪素膜は、フッ化水素ア
ンモニウム(NH4HF2)を7.13%とフッ化アンモ
ニウム(NH4F)を15.4%含む混合水溶液の20
℃におけるエッチングレートが60〜70nm/min
(500℃、1時間+550℃、4時間の熱処理後で
は、40〜50nm/min)である。
【0056】以上のように、絶縁膜により凹部及び凸部
を有する直線状のストライプパターンを形成し、その上
に非晶質半導体膜を堆積し、レーザー光の照射により溶
融状態を経て結晶化させることにより凹部に半導体を流
し込み凝固させ、凹部以外の領域に結晶化に伴う歪み又
は応力を集中させることができ、結晶粒界など結晶性の
悪い領域を選択的に形成することが可能となる。そし
て、結晶性が良く、優勢結晶面を{110}面とする半
導体領域を薄膜トランジスタのチャネル形成領域等のキ
ャリア移動が行われる領域として用いることが本発明の
特徴である。
【0057】その後、好ましくは500〜600℃の加
熱処理を行い、結晶性半導体膜に蓄積された歪みを除去
すると良い。この歪みは、結晶化によって起こる半導体
の体積収縮、下地との熱応力や格子不整合などにより発
生するものである。この加熱処理は、通常の熱処理装置
を用いて行えば良いが、例えばガス加熱方式の瞬間熱ア
ニール(RTA)法を用いて1〜10分の処理を行えば
良い。尚、この工程は本発明において必須な要件ではな
く、適宜選択して行えば良いものである。
【0058】次に、図3について説明する。図3(A)
は上面図であり、図3(B)はA−A’に対応する断面
図、図3(C)はB−B’に対応する断面図、図3
(D)はC−C’に対応する断面図である。結晶性半導
体膜107上に薄膜トランジスタの活性層となる半導体
領域を画定するためのパターニングを施した状態を示し
ている。
【0059】図3(A)において、レジストマスク10
8は第2絶縁膜103の凹部と凸部に跨って設けられて
いる。これは、第2絶縁膜103の凸部に形成された結
晶性の劣る結晶性半導体膜であっても、電極として活用
する分には何ら問題ないためである。即ち、薄膜トラン
ジスタのソース領域やドレイン領域といった電極として
積極的に活用することにより、ソース領域やドレイン領
域と各領域に接続される電極(ソース電極もしくはドレ
イン電極)とのコンタクト部の設計マージンを確保でき
る。また、こうすることでより薄膜トランジスタの集積
度を上げることが可能である。
【0060】次に、図4について説明する。図4(A)
は上面図であり、図4(B)はA−A’に対応する断面
図、図4(C)はB−B’に対応する断面図、図4
(D)はC−C’に対応する断面図、図4(E)はD−
D’に対応する断面図である。結晶性半導体膜107を
パターニング後、ドライエッチングもしくはウェットエ
ッチングを行って薄膜トランジスタの活性層109を形
成した状態を示している。
【0061】結晶性半導体膜107はフッ素系のガスと
酸素とをエッチングガスとして用いることによりバッフ
ァ膜104と選択性をもってエッチングすることができ
る。勿論、バッファ膜104がエッチングされてしまっ
てもその下にある第1絶縁膜102との選択性さえ確保
できれば何ら問題はない。なお、エッチングガスとして
は、CF4とO2の混合ガスやNF3ガスを用いたプラズ
マエッチング法により行っても良いし、ClF3ガス等
のフッ化ハロゲンガスを励起しないで用いたプラズマレ
スのガスエッチングを行っても良い。プラズマレスのガ
スエッチングは、結晶性半導体膜にプラズマダメージを
与えないで済むので結晶欠陥の抑制により効果的な手法
である。
【0062】また、活性層109を形成する際、活性層
の端部(エッジ)にテーパーを設けることが望ましい。
テーパー角は、5〜60°(好ましくは20〜40°)
で良い。これにより後に形成するゲート絶縁膜のカバレ
ッジ(被覆率)を向上させることができ、ゲート電極の
断線や短絡等を防ぐことができる。
【0063】ところで、本発明の特徴は、結晶性の高い
第1の結晶性半導体領域107aを選択的に薄膜トラン
ジスタのチャネル形成領域として用いることにある。そ
して、さらなる特徴は、第1の結晶性半導体領域の優勢
結晶面が{110}面となるように制御され、かつ、複
数の結晶方位を有しながらも実質的に結晶粒界が形成さ
れていない点にある。
【0064】本発明を実施して得た結晶性半導体膜には
セコ・エッチングで明確になるような結晶粒界もしくは
欠陥が顕在化しない、換言すれば実質的に存在しない。
なお、セコ。エッチングとは、結晶性半導体膜の表面の
結晶粒界を顕在化させるために一般的に知られるセコ液
(HF:H2O=2:1に添加剤としてK2Cr27を用
いて調合した薬液)を用いたエッチング手法である。本
明細書において、セコ液としては、二クロム酸カリウム
(K2Cr27)2.2gを水50ccに溶かして0.
15mol/lの溶液を調製し、当該溶液にフッ酸水溶
液100ccを加えてものを、さらに水で5倍に希釈し
たものを指し、セコ・エッチングとしては、前述のセコ
液を用いて室温(10〜30℃)にて75秒のエッチン
グ処理を施すことを指す。
【0065】セコ・エッチングで明確になる結晶粒界は
現状において特定できていないが、セコ・エッチングに
より積層欠陥や結晶粒界が優先的にエッチングされるこ
とは良く知られている事実である。勿論、単結晶ではな
いため、セコ・エッチングで顕在化しない粒界や欠陥は
当然あり得るが、そのような粒界や欠陥は半導体素子を
作製した際の電気特性に影響を及ぼすようなものではな
いため、電気的に不活性と考えられる。通常、電気的に
不活性な粒界とは、平面状粒界(低次もしくは高次の双
晶又は対応粒界)と呼ばれるものであり、セコ・エッチ
ングで顕在化しない粒界とは、平面状粒界であると推測
される。その観点からすると、結晶粒界もしくは欠陥が
実質的に存在しないということは、平面状粒界以外の結
晶粒界が存在しないと言っても差し支えないと言える。
【0066】また、優勢結晶面が何かについては、反射
電子回折パターン(EBSP:Electron Backscatter d
iffraction Pattern)により求めた結果を用いれば良
い。EBSPは走査型電子顕微鏡(SEM:Scanning E
lectron Microscopy)に専用の検出器を設け、電子ビー
ムを結晶面に照射してその菊池線からの結晶方位同定を
コンピューターで画像認識させることによって、そのミ
クロな結晶性を表面配向のみならず、結晶の全方向に関
して測定するものである(以下、この手法を便宜上EB
SP法と呼ぶ)。
【0067】なお、本明細書において、優勢結晶面と
は、EBSP法で解析した際に最も多く表面に現れた結
晶面である。なお、当該結晶面は、少なからず若干のゆ
らぎ(結晶面に垂直な軸のずれ)を包含するものであ
り、本明細書では、当該ゆらぎとして±15°までを許
容している。以上のように、本発明を実施して得られた
結晶性半導体膜は、EBSP法で解析した際に、優勢結
晶面として{110}面が現れ、その他は{100}
面、{111}面及び{311}面が混在して現れると
いうことである。
【0068】次に、図5について説明する。図5(A)
は上面図であり、図5(B)はA−A’に対応する断面
図、図5(C)はB−B’に対応する断面図、図5
(D)はC−C’に対応する断面図、図5(E)はD−
D’に対応する断面図である。活性層109を形成した
後、ゲート絶縁膜110及びゲート電極111を形成し
た状態を示している。
【0069】ゲート絶縁膜110は、課題を解決するた
めの手段で説明した酸化珪素膜、窒化珪素膜、酸窒化珪
素膜、窒酸化珪素膜、窒化アルミニウム膜、窒酸化アル
ミニウム膜、酸窒化アルミニウム膜もしくは酸化アルミ
ニウム膜のいずれを用いても良いし、これらを適宜組み
合わせた積層膜としても良い。ゲート絶縁膜のカバレッ
ジを良くするためには、酸化珪素膜ならばTEOSを用
いた酸化珪素膜が好ましく、窒酸化アルミニウム膜であ
ればRFスパッタ法で形成した窒酸化アルミニウム膜を
用いたり、当該窒酸化アルミニウム膜と酸化珪素膜の積
層膜(酸化珪素膜は、活性層となる半導体膜を過酸化水
素で酸化させたものであっても良い。)を用いたりする
と良い。
【0070】また、ゲート電極111は、タングステン
又はタングステンを含有する合金、タンタル又はタンタ
ルを含有する合金又はアルミニウムもしくはアルミニウ
ム合金などで形成すれば良い。
【0071】次に、図6について説明する。図6(A)
は上面図であり、図6(B)はA−A’に対応する断面
図、図6(C)はB−B’に対応する断面図、図6
(D)はC−C’に対応する断面図、図6(E)はD−
D’に対応する断面図である。ゲート電極111をマス
クとして自己整合的(セルフアライン)にソース領域1
12及びドレイン領域113を形成した状態を示してい
る。また、本工程によりチャネル形成領域114a、1
14bが画定する。
【0072】本実施の形態では、ソース領域112及び
ドレイン領域113にp型を付与するために周期表の1
3族に属する元素(代表的には、ホウ素を用いる。)を
添加しているが、n型を付与するために周期表の15族
に属する元素(代表的には、リンもしくはヒ素を用い
る。)を添加しても良い。添加方法は公知の手法によれ
ば良い。また、必要に応じて低濃度ドレイン領域(一般
的にはLDD領域と呼ばれる。)を設けても良い。
【0073】また、ソース領域112及びドレイン領域
113を形成した後、ファーネスアニール、レーザーア
ニールもしくはRTA(ラピッドサーマルアニール)に
よりソース領域112及びドレイン領域113の活性化
を行う。なお、RTAは、ランプ光源を用いた赤外光も
しくは紫外光によるアニールであっても良いし、加熱ガ
スによるアニールであっても良い。
【0074】次に、図7について説明する。図7(A)
は上面図であり、図7(B)はA−A’に対応する断面
図、図7(C)はB−B’に対応する断面図、図7
(D)はC−C’に対応する断面図、図7(E)はD−
D’に対応する断面図である。ソース配線117及びド
レイン配線119まで形成し、pチャネル型の薄膜トラ
ンジスタが完成した状態を示している。
【0075】上記活性化工程が終了したら、ゲート電極
111等を覆うように保護膜(パッシベーション膜)1
15を形成する。保護膜115としては、窒化珪素膜、
窒酸化珪素膜、窒化アルミニウム膜もしくは窒酸化アル
ミニウム膜の如き窒素含有量の多い絶縁膜を用いること
が好ましい。これはアルカリ金属や水分等の影響を排除
するためである。
【0076】なお、本実施の形態では、保護膜115と
して窒酸化珪素(SiNxOy)膜を用い、成膜後に4
00〜450℃の加熱処理を行う。当該保護膜115
は、15〜25原子%の水素を含むため、加熱処理によ
って水素が拡散し、例えチャネル形成領域114a、1
14bに不対結合手があったとしても効果的に水素で終
端できる。
【0077】保護膜115を形成したら、層間膜(層間
絶縁膜)116として、酸化珪素膜、窒化珪素膜、窒酸
化珪素膜もしくは酸窒化珪素膜又はこれらの積層膜を形
成する。勿論、耐熱性が許せば樹脂膜を用いても良い。
膜厚は、特に限定されないが、層間膜116の表面が十
分に平坦化できる膜厚が好ましい。なお、層間膜116
の成膜後にCMP(ケミカルメカニカルポリッシング)
等の公知の手段で平坦化を行っても良い。
【0078】そして、層間膜116等にコンタクトホー
ルを形成し、アルミニウム膜もしくはアルミニウム膜と
他の金属膜との積層膜でソース配線117及びドレイン
配線118を形成する。勿論、アルミニウムの代わりに
銅その他の低抵抗導体を用いても良い。なお、119
は、ソース領域112とソース配線117が接続される
領域であり、ソースコンタクトと呼ぶ。また、120
は、ドレイン領域113とドレイン配線118が接続さ
れる領域であり、ドレインコンタクトと呼ぶ。本実施の
形態では、ソース領域及びドレイン領域が第2絶縁膜で
形成される凹部及び凸部に跨って形成されているため、
ソースコンタクト119及びドレインコンタクト120
を形成するための設計マージンを広くとることができ
る。
【0079】図17(D)に示されるpチャネル型トラ
ンジスタは、複数のチャネル形成領域(本実施の形態で
は2本のチャネル形成領域114a、114b)が並列
に配設され、かつ、一対の不純物領域(本実施の形態で
はソース領域112及びドレイン領域113)との間に
連接して設けられた構造、即ちマルチチャネル構造のト
ランジスタである。
【0080】ところで、上述のように本発明を実施して
得た結晶性半導体膜、具体的にはチャネル形成領域とし
て用いる第1の結晶性半導体領域は、優勢結晶面が{1
10}面であることを特徴としている。ここで、優勢結
晶面が{110}面であることの利点について以下に説
明する。
【0081】単結晶シリコンの結晶面について様々な研
究がなされており、一般的に、{110}面はホール移
動度が高いことで知られる。例えば、「VLSIデバイ
スの物理;岸野正剛、小柳光正共著、丸善株式会社(1
995)第145頁」には、結晶面が(011)面であ
るとき、ホール(正孔)の移動方向が<01−1>軸に
平行な方向の時に、最大の電界効果移動度(μFE=約2
25cm2/Vs)となることが示されている。即ち、
{110}面の結晶面を有するシリコン基板において、
ホールの移動方向を〈01−1>軸に一致するようにト
ランジスタを形成することで、pチャネル型トランジス
タの電界効果移動度を最も高くすることができる。
【0082】ここで本発明者らによれば連続発振のレー
ザー光を一定方向に走査して結晶化した結晶性半導体膜
は、その走査方向に一致する方向が結晶成長の方向とな
り、かつ、〈110〉軸であるという知見が得られてい
る。なお、この〈110〉軸には±15°のゆらぎが含
まれている。即ち、本発明を実施して得られる第1の結
晶性半導体領域は、連続発振のレーザー光を走査して一
定方向に結晶成長がなされ、かつ、直線状のストライプ
パターンで延在する複数の第2絶縁膜によっても結晶成
長が規定されるため、図4(B)の断面図において、活
性層109の切断面の結晶面は{110}面になる。
【0083】従って、本実施の形態に記載されたpチャ
ネル型薄膜トランジスタは、ホールの移動方向と〈11
0〉軸が一致することになり、かつ、優勢結晶面が{1
10}面となるため、上記文献に示唆されるように、p
チャネル型薄膜トランジスタの電界効果移動度を最も効
果的に高めることのできる構造となっている。
【0084】[実施の形態2]本発明の結晶性半導体膜の
形成において、実施の形態1で示すように非晶質半導体
膜にレーザー光を照射して結晶化させる方法の他に、固
相成長により結晶化した後さらにレーザー光を照射して
溶融再結晶化しても良い。
【0085】例えば、図2において非晶質半導体膜10
5を形成した後、当該非晶質半導体膜(例えば非晶質珪
素膜)の結晶化温度を低温化させ配向性を向上させるな
ど、結晶化を促進する触媒作用のある金属元素としてN
iを添加する。
【0086】当該技術については、本出願人による特開
平11−354442号等に詳しい。実施の形態1の技
術に当該Ni添加の技術を組み合わせて実施して得た結
晶性半導体膜も、優勢結晶面が{110}面であるとい
う特徴を有し、このような結晶性半導体膜を薄膜トラン
ジスタのチャネル形成領域に用いると、電子移動度とホ
ール移動度が共に大幅に向上し、ひいてはNチャネル型
トランジスタ及びPチャネル型トランジスタの電界効果
移動度が大幅に向上するという特徴を有する。特に、上
述のように、ホール移動度の向上に伴うPチャネル型ト
ランジスタの電界効果移動度の向上は特筆すべきもので
あり、優勢結晶面を{110}とする利点の一つであ
る。
【0087】また、Niの添加法に限定はなく、スピン
塗布法、蒸着法、スパッタ法などを適用するこができ
る。スピン塗布法による場合には酢酸ニッケル塩が5pp
mの水溶液を塗布して金属元素含有層を形成する。勿
論、触媒元素はNiに限定されるものではなく、他の公
知の材料を用いても良い。
【0088】非晶質半導体膜105の形成後は、580
℃にて4時間の加熱処理により非晶質半導体膜105を
結晶化させ、結晶化した半導体膜に対し、レーザー光又
はそれと同等な強光を照射して溶融させ再結晶化する。
こうして、図2と同様に表面がほぼ平坦化された結晶性
半導体膜を得ることができる。
【0089】レーザー光の被照射体として結晶化した半
導体膜を用いる利点はその半導体膜の光吸収係数の変動
率にあり、結晶化した半導体膜にレーザー光を照射して
溶融させたとしても光吸収係数は殆ど変動しない。よっ
て、レーザー照射条件のマージンを広くとることができ
る。
【0090】こうして形成された結晶性半導体膜には金
属元素が残存するが、ゲッタリング処理により取り除く
ことができる。この技術の詳細については、特願200
1−019367号出願(又は特願2002−0208
01号出願)を参照されたい。また、このゲッタリング
処理に伴う加熱処理は、結晶性半導体膜の歪みを緩和す
るという効果も合わせ持っている。
【0091】その後、実施の形態1と同様に凹部の結晶
性半導体膜をチャネル形成領域とし、かつ、凸部の結晶
性半導体膜をソース領域もしくはドレイン領域として用
いた薄膜トランジスタを形成する。凹部の結晶性半導体
膜は、複数の結晶方位を有し結晶粒界が形成されていな
いという特徴を有しているため、高速動作が可能で電流
駆動能力の高く、且つ複数の素子間においてばらつきの
小さいトランジスタ又はそのトランジスタ群により構成
される半導体装置を形成することができる。
【0092】[実施の形態3]本実施の形態では、実施の
形態1において、第2絶縁膜103で形成された凹部に
おける底面と側面のなす角(θ)の角度を135±5°
とした例を示す。
【0093】図8(A)は、結晶化工程までを終了した
上面図であり、201は第2絶縁膜、202は結晶性半
導体膜、202aは凹部に形成された結晶性半導体領域
(第1の結晶性半導体領域)、202bは凸部に形成さ
れた結晶性半導体領域(第2の結晶性半導体領域)であ
る。
【0094】図8(B)は、図8(A)をA−A’で切
断した断面図である。図8(B)に示すように、凹部に
おける底面と側面のなす角(θ)は135±5°であ
り、この角度に規定した状態で非晶質半導体膜の溶融結
晶化を行うと、側面に垂直な方向(即ち、〈100〉軸
方向)に向かって結晶成長が起こり、結果的に結晶性半
導体膜202の表面には{110}面が現れる。多少の
ゆらぎの影響を受けてすべて{110}面になるとは限
らないが、優勢結晶面は概ね{110}面である。
【0095】本実施の形態は、実施の形態1に示したプ
ロセスにおいて第2絶縁膜のテーパー角を135±5°
に設計変更するだけで実施可能であり、その他のプロセ
スについてはすべて実施の形態1を参考にすれば良い。
勿論、実施の形態2との組み合わせも可能であるととも
に相乗効果を得ることができる。
【0096】[実施の形態4]本実施の形態では、実施の
形態1において、第1絶縁膜102を積層膜とした例を
示す。図9(A)は、図7(A)をC−C’で切断した
断面図に相当する図面であり、図9(B)は、図7
(A)をD−D’で切断した断面図に相当する図面であ
る。
【0097】本実施の形態において、絶縁膜102aは
酸化珪素膜、窒化珪素膜、酸窒化珪素膜もしくは窒酸化
珪素膜であり、20〜30nmの厚さに設けられる。絶
縁膜102bは、酸化アルミニウム膜、窒化アルミニウ
ム膜、酸窒化アルミニウム膜もしくは窒酸化アルミニウ
ム膜であり、10〜50nm(好ましくは20〜30n
m)の厚さに設けられる。特に、酸化アルミニウム膜は
ナトリウム(Na)に対するブロッキング効果が期待で
きるため、ガラス基板からの汚染対策として有効であ
る。
【0098】上記絶縁膜102a及び絶縁膜102bの
組み合わせは如何なる組み合わせであっても可能である
が、少なくとも絶縁膜102bはその上に設けられる第
2絶縁膜103との選択比を大きくとることのできる材
料であることが望ましい。また、レーザー光による結晶
化工程等の際に放熱し過ぎないような材料が好ましい。
そういった観点からも現状においては酸化アルミニウム
膜が好ましいと考えられる。
【0099】なお、本実施の形態では二層にした例を示
しているが、三層以上の複数層にしても良いことは言う
までもない。さらに、本実施の形態は、実施の形態1だ
けでなく、実施の形態2及び3との組み合わせも可能で
ある。
【0100】[実施の形態5]実施の形態1において、ト
ランジスタはシングルドレイン構造で示されているが、
低濃度ドレイン(LDD)を設けても良い。図10はL
DD構造を持ったnチャネル型の薄膜トランジスタの一
例を示している。
【0101】図10(A)で示すトランジスタの構造は
ゲート電極を窒化チタン又は窒化タンタルなど窒化物金
属301aとタングステン又はタングステン合金など高
融点金属301bで形成する一例であり、ゲート電極3
01bの側面にスペーサ302を設けている。スペーサ
302は酸化珪素などの絶縁体で形成しても良いし、導
電性を持たせるためにn型の多結晶珪素で形成しても良
く、異方性ドライエッチングにより形成する。LDD領
域303a、303bはこのスペーサを形成する前に形
成することにより、ゲート電極301bに対し自己整合
的に形成することができる。スペーサを導電性材料で形
成した場合には、LDD領域303a、303bが実質
的にゲート電極と重畳するゲート・オーバーラップLD
D(Gate-Overlapped LDD)構造とすることができる。
【0102】一方、図10(B)はゲート電極301a
を設けない構造であり、この場合はLDD構造となる。
【0103】図10(C)は、ソース領域112及びド
レイン領域113に隣接してそれぞれLDD領域303
a、303bが形成されている。このときゲート電極は
下層側ゲート電極304a、上層側ゲート電極304b
の二層構造からなり、ソース領域112、ドレイン領域
113及びLDD領域303a、303bを自己整合的
に形成することができる。このようなゲート電極と不純
物領域、及びその作製方法の詳細については、特願20
00−128526号出願又は特願2001−0110
85号出願を参照されたい。
【0104】本実施の形態に示したようなゲート構造に
より自己整合的にLDD領域を形成する構造は、特にデ
ザインルールを微細化する場合において有効である。な
お、ここでは単極性のトランジスタ構造を示したが、n
チャネル型トランジスタとpチャネル型トランジスタを
作りわけ、相補型に組み合わせてCMOS回路を形成す
ることもできる。
【0105】なお、本実施の形態は、実施の形態1だけ
でなく、実施の形態2〜4のいずれの形態との組み合わ
せも可能である。
【0106】[実施の形態6]本実施の形態は、実施の形
態1における活性層109の形状に関する他の例であ
り、チャネル形成領域となる半導体領域が、多角形(具
体的には六角形)をなしていることを特徴とする。図1
1(A)は、図3(A)をA−A’で切断した断面図に
相当する図面であり、図11(B)は、図4(A)をA
−A’で切断した断面図に相当する図面(ただし、レジ
ストマスクを残したままの状態)であり、図11(C)
は、図5(A)をA−A’で切断した断面図に相当する
図面である。
【0107】図11(A)において、レジストマスク4
01は第2絶縁膜103に重畳するように形成される。
この状態で結晶性半導体膜107をテーパー状にエッチ
ングしていくと図11(B)に示すように、六角形状の
半導体領域402a、402bを得ることができる。さ
らに、図11(C)に示すように、六角形状の半導体領
域402a、402bの上にゲート絶縁膜403及びゲ
ート電極404を形成する。なお、ゲート絶縁膜403
及びゲート電極404を構成する材料は、実施の形態1
を参照すれば良い。
【0108】チャネル形成領域となる半導体領域を本実
施の形態に示す形状とした場合、チャネル形成領域とな
る半導体領域402a、402bを乗り越えるための段
差を緩和することができ、ゲート絶縁膜及びゲート電極
のカバレッジ(被覆率)を改善することが可能である。
なお、本実施の形態は、実施の形態1〜5のいずれの形
態とも組み合わせることが可能であり、組み合わせた効
果として前述のカバレッジの改善効果を各実施の形態に
付与することができる。
【0109】[実施の形態7]本実施の形態では、実施の
形態1において、薄膜トランジスタの活性層109を形
成する工程の前に結晶性半導体膜107の一部(後にチ
ャネル形成領域となる部分)をエッチングして薄膜化す
る例を示す。なお、図12(A)は結晶性半導体膜10
7の薄膜化後の上面図であり、図12(B)〜(E)
は、図12(A)をそれぞれA−A’、B−B’、C−
C’、D−D’で切断した断面図である。
【0110】まず実施の形態1に示した作製方法に従っ
て、図2に示すように結晶性半導体膜107を形成す
る。次に、結晶性半導体膜107のうち、後にソース領
域またはドレイン領域となる半導体領域の上にレジスト
マスク501を形成する(図12(A))。
【0111】そして、レジストマスク501をマスクと
してドライエッチング法またはウェットエッチング法に
より結晶性半導体膜107をエッチングし、第2絶縁膜
103(もしくはその上のバッファ膜104)を露出さ
せる。この工程により凹部のみに選択的に結晶性半導体
膜502を残存させることができる。また、レジストマ
スク501の下には元の膜厚で結晶性半導体膜503が
残存する。本実施の形態は、結晶性半導体膜502を薄
膜トランジスタのチャネル形成領域として用い、元の膜
厚で残存した結晶性半導体膜503を薄膜トランジスタ
のソース領域またはドレイン領域として用いることを特
徴とする。
【0112】なお、上記エッチング工程は、化学的手法
だけでなく、CMP(ケミカルメカニカルポリッシン
グ)の如き機械的研磨法を用いても良い。また、化学的
手法及び機械的手法を併用しても構わない。
【0113】本実施の形態によれば、第2絶縁膜103
により自己整合的にチャネル形成領域を形成することが
できるため、パターンずれによって第2絶縁膜の凸部に
誤ってチャネル形成領域が形成されることを防ぐことが
でき、チャネル形成領域内に結晶粒界が含まれてしまう
ような事態を減らすことができる。
【0114】これ以降の工程については、実施の形態1
に記載の工程を参照にすれば良いので、本実施の形態で
の説明は省略する。なお、本実施の形態は、実施の形態
1〜5のいずれの形態とも自由に組み合わせることが可
能である。
【0115】[実施の形態8]本実施の形態では、実施の
形態1において、活性層109を形成した後に、第2絶
縁膜103を除去した例を示す。なお、図13(A)は
本実施の形態を実施した場合における薄膜トランジスタ
の上面図であり、図14(A)〜(E)は、図13
(A)をそれぞれA−A’、B−B’、C−C’、D−
D’、E−E’で切断した断面図である。また、各図面
の符号は、実施の形態1に用いた図面の符号を参照すれ
ば良い。
【0116】本実施の形態の特徴として、活性層109
の下以外の領域において第2絶縁膜103が除去されて
いる点と、それにより基板面上において不必要な段差が
低減される点が挙げられる。即ち、ゲート配線、ソース
配線及びドレイン配線とった引き回し配線が段差を乗り
越える回数を減らすことができるため、乗り越え不良に
起因する断線などの不良を防ぐことが可能である。
【0117】なお、本実施の形態は、実施の形態1〜5
のいずれの形態とも自由に組み合わせることが可能であ
る。
【0118】[実施の形態9]本実施の形態では、実施の
形態1に示したプロセスに公知のCMOS形成技術を組
み合わせてCMOS回路を形成した例を示す。なお、図
15(A)は本実施の形態を実施した場合におけるCM
OS回路の上面図であり、図15(Bは、図15(A)
を模式的に示した回路図である。
【0119】図15(A)において、601はnチャネ
ル型TFT、602はpチャネル型TFTである。これ
らTFTは図15(B)に示すように接続されて相補型
回路(具体的にはCMOS回路)を構成している。
【0120】図15(A)において、603はnチャネ
ル型TFT601の活性層、604はpチャネル型TF
T602の活性層、605はゲート電極、606はnチ
ャネル型TFT601のソース配線、607はpチャネ
ル型TFT602のソース配線、608はnチャネル型
TFT601及びpチャネル型TFT602に共通のド
レイン配線である。
【0121】実施の形態1によって作製されたpチャネ
ル型TFTは、優勢結晶面を{110}面としているた
め、ホール移動度が高く、結果的にpチャネル型TFT
としての電界効果移動度が高いという特徴を有する。従
来、nチャネル型TFTに比べてpチャネル型TFTの
電気特性がかなり劣っていたため、CMOS回路を構成
した際に特性バランスが悪く動作性能が低くなるという
こともあった。しかしながら、本発明を用いて作製した
pチャネル型TFTをnチャネル型TFTと組み合わせ
て使用した場合、nチャネル型TFTとpチャネル型T
FTの特性バランスが良くなるため、動作性能の高いC
MOS回路を構成することが可能となる。
【0122】なお、本実施の形態は、実施の形態1〜8
のいずれの形態とも自由に組み合わせることが可能であ
る。
【0123】[実施の形態10]本実施の形態では、実施
の形態9に示したCMOS回路とは異なる形態を示す。
なお、図面は図16を用いるが、図15と同一の符号に
ついては、実施の形態9を参考にすれば良い。
【0124】本実施の形態では、pチャネル型TFT8
01とnチャネル型TFT802でCMOS回路を構成
しており、803はpチャネル型TFTの活性層、80
4はnチャネル型TFTの活性層、805はpチャネル
型TFTのゲート電極、806はnチャネル型TFTの
ゲート電極である。
【0125】このとき、pチャネル型TFT801の活
性層803は、ホールの移動方向と第1の半導体領域の
結晶成長の方向(即ち、レーザー光の走査方向又は〈1
10〉軸の方向)とが一致するようにチャネル形成領域
が形成される一方、nチャネル型TFT802の活性層
804は、電子の移動方向と第1の半導体領域の結晶成
長の方向(即ち、レーザー光の走査方向又は〈110〉
軸の方向)とが直交するようにチャネル形成領域が形成
される。
【0126】実施の形態1で述べた文献である「VLS
Iデバイスの物理;岸野正剛、小柳光正共著、丸善株式
会社(1995)第145頁」によれば、結晶面が{1
10}面となるシリコン基板において、〈110〉軸方
向に平行な方向はホール移動度が高く、〈110〉軸方
向に垂直な方向は電子移動度が高いことがわかる。即
ち、本実施の形態は、pチャネル型TFT801では
〈110〉軸に平行な方向にホールが流れるようにし、
nチャネル型TFT802では〈110〉軸に垂直な方
向に電子が流れるようにした点に特徴がある。
【0127】本実施の形態により同じ結晶面を有する結
晶性半導体領域を用いつつnチャネル型TFTとpチャ
ネル型TFTの特性をそれぞれ向上させるに適した構造
のCMOS回路を形成することが可能となる。なお、本
実施の形態の構成は、実施の形態1〜9のいずれの構成
とも組み合わせることが可能である。[実施の形態11]
本発明は様々な半導体装置に適用できるものであり、実
施の形態1乃至10に基づいて作製される表示パネルの
形態を説明する。なお、本実施の形態に示す表示パネル
の具体例としては、液晶表示パネル、EL(エレクトロ
ルミネセンス)表示パネル、FED(フィールドエミッ
ションディスプレイ)用表示パネルといった半導体素子
としてトランジスタを用いる表示パネルが挙げられる。
勿論、これら表示パネルは、モジュールとして市場に流
通するものを含む。
【0128】図17は基板900には画素部902、ゲ
ート信号側駆動回路901a、901b、データ信号側
駆動回路901c、入出力端子部908、配線又は配線
群917が備えられている。
【0129】シールパターン940は、対向基板920
と基板900との間に密閉空間を作るためのパターンで
あり、液晶表示パネルなら液晶を封入し、ELパネルな
らEL材料(特に有機EL材料)を外気から保護する役
割を果たす。ゲート信号側駆動回路901a、901
b、データ信号側駆動回路901c及び当該駆動回路部
と入力端子とを接続する配線又は配線群917と一部が
重なっていても良い。このようにすると、表示パネルの
額縁領域(画素部の周辺領域)の面積を縮小させること
ができる。外部入力端子部には、FPC(フレキシブル
プリントサーキット)936が固着されている。
【0130】さらに、本発明を実施して得たトランジス
タを用いて各種論理回路、高周波回路、メモリ、マイク
ロプロセッサ、メディアプロセッサ/DSP(Digital S
ignal Processor)、グラフィクス用LSI、暗号LS
I、アンプなどが形成されたチップ950が実装されて
いても良い。これらの機能回路は、画素部902、ゲー
ト信号側駆動回路901a、901b、データ信号側駆
動回路901cとは異なるデザインルールで形成される
ものであり、具体的には1μm以下のデザインルールが
適用される。なお、上記外部入力端子部やチップ950
は樹脂(モール樹脂等)937によって保護しておくと
良い。また、実装の方法に限定はなく、TABテープを
用いた方式やCOG(チップオングラス)方式などが適
用することができる。
【0131】なお、本実施の形態において、トランジス
タのゲート構造としては、図10(A)、(B)などが
適している。例えば、画素部902のスイッチング素子
として、さらにゲート信号側駆動回路901a、901
b、データ信号側駆動回路901cを構成する能動素子
として適用することができる。勿論、本実施の形態は、
本発明を実施して得た表示パネルの一例を示すものであ
り、図17の構成に限定されるものではない。
【0132】[実施の形態12]本発明を用いて様々な電
子装置を完成させることができる。その一例は、携帯情
報端末(電子手帳、モバイルコンピュータ、携帯電話な
ど)、ビデオカメラ、デジタルカメラ、パーソナルコン
ピュータ、テレビ受像器、携帯電話などが挙げられる。
それらの一例を図18に示す。なお、ここで示す電子装
置はごく一例であり、これらの用途に限定するものでは
ない。
【0133】図18(A)は本発明を適用してテレビ受像
器を完成させる一例であり、筐体3001、支持台30
02、表示部3003などにより構成されている。本発
明により作製されるトランジスタは表示部3003の他
に、各種論理回路、高周波回路、メモリ、マイクロプロ
セッサ、メディアプロセッサ、グラフィクス用LSIな
ど様々な集積回路がガラス上に形成し組み込むことがで
き、本発明によりテレビ受像器を完成させることができ
る。
【0134】図18(B)は本発明を適用してビデオカメ
ラを完成させた一例であり、本体3011、表示部30
12、音声入力部3013、操作スイッチ3014、バ
ッテリー3015、受像部3016などにより構成され
ている。本発明により作製されるトランジスタは表示部
3012の他に、各種論理回路、高周波回路、メモリ、
マイクロプロセッサ、メディアプロセッサ、グラフィク
ス用LSIなど様々な集積回路がガラス上に形成し組み
込むことができ、本発明によりビデオカメラを完成させ
ることができる。
【0135】図18(C)は本発明を適用してノート型の
パーソナルコンピュータを完成させた一例であり、本体
3021、筐体3022、表示部3023、キーボード
3024などにより構成されている。本発明により作製
されるトランジスタは表示部3023の他、各種論理回
路、高周波回路、メモリ、マイクロプロセッサ、メディ
アプロセッサ、グラフィクス用LSI、暗号LSIなど
様々な集積回路がガラス上に形成し組み込むことがで
き、本発明によりパーソナルコンピュータを完成させる
ことができる。
【0136】図18(D)は本発明を適用してPDA(Per
sonal Digital Assistant)を完成させた一例であり、本
体3031、スタイラス3032、表示部3033、操
作ボタン3034、外部インターフェース3035など
により構成されている。本発明により作製されるトラン
ジスタは表示部3033の他、各種論理回路、高周波回
路、メモリ、マイクロプロセッサ、メディアプロセッ
サ、グラフィクス用LSI、暗号LSIなど様々な集積
回路がガラス上に形成し組み込むことができ、本発明に
よりPDAを完成させることができる。
【0137】図18(E)は本発明を適用して音響再生装
置を完成させた一例であり、具体的には車載用のオーデ
ィオ装置であり、本体3041、表示部3042、操作
スイッチ3043、3044などにより構成されてい
る。本発明により作製されるトランジスタは表示部30
42の他、各種論理回路、高周波回路、メモリ、マイク
ロプロセッサ、メディアプロセッサ、グラフィクス用L
SI、増幅回路など様々な集積回路がガラス上に形成し
組み込むことができ、本発明によりオーディオ装置を完
成させることができる。
【0138】図18(F)は本発明を適用してデジタルカ
メラを完成させた一例であり、本体3051、表示部
(A)3052、接眼部3053、操作スイッチ305
4、表示部(B)3055、バッテリー3056などによ
り構成されている。本発明により作製されるトランジス
タは表示部(A)3052および表示部(B)3055の
他、各種論理回路、高周波回路、メモリ、マイクロプロ
セッサ、メディアプロセッサ、グラフィクス用LSI、
暗号LSIなど様々な集積回路がガラス上に形成し組み
込むことができ、本発明によりデジタルカメラを完成さ
せることができる。
【0139】図18(G)は本発明を適用して携帯電話を
完成させた一例であり、本体3061、音声出力部30
62、音声入力部3063、表示部3064、操作スイ
ッチ3065、アンテナ3066などにより構成されて
いる。本発明により作製されるトランジスタは表示部3
064の他、各種論理回路、高周波回路、メモリ、マイ
クロプロセッサ、メディアプロセッサ、グラフィクス用
LSI、暗号LSI、携帯電話用LSIなど様々な集積
回路がガラス上に形成し組み込むことができ、本発明に
より携帯電話を完成させることができる。
【0140】[実施の形態13]本実施の形態では、本発
明の実施に用いられるレーザー照射装置の構成につい
て、図19を用いて説明する。11はレーザー発振装置
である。なお、図19では2台のレーザー発振装置を用
いているが、レーザー発振装置はこの数に限定されず、
3台でも4台でも良いし、それ以上であっても良い。
【0141】また、レーザー発振装置11は、チラー1
2を用いてその温度を一定に保つようにしても良い。チ
ラー12は必ずしも設ける必要はないが、レーザー発振
装置11の温度を一定に保つことで、出力されるレーザ
ー光のエネルギーが温度によってばらつくのを抑えるこ
とができる。
【0142】また、14は光学系であり、レーザー発振
装置11から出力された光路を変更したり、そのレーザ
ービームの形状を加工したりして、レーザー光を集光す
ることができる。さらに、図19のレーザー照射装置で
は、光学系14によって、複数のレーザー発振装置11
から出力されたレーザー光のレーザービームを互いに一
部を重ね合わせることで、合成することができる。
【0143】なお、レーザー光を一次的に完全に遮蔽す
ることができるAO変調器13を、被処理物である基板
16とレーザー発振装置11との間の光路に設けても良
い。また、AO変調器の代わりに、アテニュエイター
(光量調整フィルタ)を設けて、レーザー光のエネルギ
ー密度を調整するようにしても良い。
【0144】また、被処理物である基板16とレーザー
発振装置11との間の光路に、レーザー発振装置11か
ら出力されたレーザー光のエネルギー密度を測定する手
段(エネルギー密度測定手段)20を設け、測定したエ
ネルギー密度の経時変化をコンピューター10において
監視するようにしても良い。この場合、レーザー光のエ
ネルギー密度の減衰を補うように、レーザー発振装置1
0からの出力を高めるようにしても良い。
【0145】合成されたレーザービームは、スリット1
5を介して被処理物である基板16に照射される。スリ
ット15は、レーザー光を遮ることが可能であり、なお
かつレーザー光によって変形または損傷しないような材
質で形成するのが望ましい。そして、スリット15はス
リットの幅が可変であり、該スリットの幅によってレー
ザービームの幅を変更することができる。
【0146】なお、スリット15を介さない場合の、レ
ーザー発振装置11から発振されるレーザー光の基板1
6におけるレーザービームの形状は、レーザーの種類に
よって異なり、また光学系により成形することもでき
る。
【0147】基板16はステージ17上に載置されてい
る。図19では、位置制御手段18、19が、被処理物
におけるレーザービームの位置を制御する手段に相当し
ており、ステージ17の位置が、位置制御手段18、1
9によって制御されている。図19では、位置制御手段
18がX方向におけるステージ17の位置の制御を行っ
ており、位置制御手段19はY方向におけるステージ1
7の位置制御を行う。
【0148】また図19のレーザー照射装置は、メモリ
等の記憶手段及び中央演算処理装置を兼ね備えたコンピ
ューター10を有している。コンピューター10は、レ
ーザー発振装置151の発振を制御し、レーザー光の走
査経路を定め、なおかつレーザー光のレーザービームが
定められた走査経路にしたがって走査されるように、位
置制御手段18、19を制御し、基板を所定の位置に移
動させることができる。
【0149】なお、図19では、レーザービームの位置
を、基板を移動させることで制御しているが、ガルバノ
ミラー等の光学系を用いて移動させるようにしても良い
し、その両方であってもよい。
【0150】さらに図19では、コンピューター10に
よって、スリット15の幅を制御し、マスクのパターン
情報に従ってレーザービームの幅を変更することができ
る。なおスリットは必ずしも設ける必要はない。
【0151】さらにレーザー照射装置は、被処理物の温
度を調節する手段を備えていても良い。また、レーザー
光は指向性およびエネルギー密度の高い光であるため、
ダンパーを設けて、反射光が不適切な箇所に照射される
のを防ぐようにしても良い。ダンパーは、反射光を吸収
させる性質を有していることが望ましく、ダンパー内に
冷却水を循環させておき、反射光の吸収により隔壁の温
度が上昇するのを防ぐようにしても良い。また、ステー
ジ157に基板を加熱するための手段(基板加熱手段)
を設けるようにしても良い。
【0152】なお、マーカーをレーザーで形成する場
合、マーカー用のレーザー発振装置を設けるようにして
も良い。この場合、マーカー用のレーザー発振装置の発
振を、コンピューター10において制御するようにして
も良い。さらにマーカー用のレーザー発振装置を設ける
場合、マーカー用のレーザー発振装置から出力されたレ
ーザー光を集光するための光学系を別途設ける。なおマ
ーカーを形成する際に用いるレーザーは、代表的にはY
AGレーザー、CO2レーザー等が挙げられるが、無論
この他のレーザーを用いて形成することは可能である。
【0153】またマーカーを用いた位置合わせのため
に、CCDカメラ21を1台、場合によっては数台設け
るようにしても良い。なおCCDカメラとは、CCD
(電荷結合素子)を撮像素子として用いたカメラを意味
する。また、マーカーを設けずに、CCDカメラ21に
よって絶縁膜または半導体膜のパターンを認識し、基板
の位置合わせを行うようにしても良い。この場合、コン
ピューター10に入力されたマスクによる絶縁膜または
半導体膜のパターン情報と、CCDカメラ21において
収集された実際の絶縁膜または半導体膜のパターン情報
とを照らし合わせて、基板の位置情報を把握することが
できる。この場合マーカーを別途設ける必要がない。
【0154】また、基板に入射したレーザー光は該基板
の表面で反射し、入射したときと同じ光路を戻る、いわ
ゆる戻り光となるが、該戻り光はレーザの出力や周波数
の変動や、ロッドの破壊などの悪影響を及ぼす。そのた
め、前記戻り光を取り除きレーザの発振を安定させるた
め、アイソレータを設置するようにしても良い。
【0155】なお、図19では、レーザー発振装置を複
数台設けたレーザー照射装置の構成について示したが、
こうすることで光学系の設計が容易となるメリットがあ
る。本発明は、非晶質半導体膜の溶融に際して特に線状
レーザー光を用いることがスループット向上の観点から
も好ましい。しかしながら、長さの長い方向(図2にお
けるX軸方向)が長くなるとその光学設計が非常に精密
になるため、複数の線状レーザー光を重ね合わせて用い
ることで光学設計の負担を軽減することができる。
【0156】例えば、複数のレーザー発振装置から発振
される複数のレーザー光を光学的に複合して一つの線状
レーザー光を形成することが可能である。図20(A)
に示したのは、個々のレーザー光の照射断面である。こ
こではレーザー光の照射領域が楕円形状となる場合を例
に挙げているが、形状による違いはない。
【0157】レーザー光の形状はレーザーの種類によっ
て異なり、また光学系により成形することもできる。例
えば、ラムダ社製のXeClエキシマレーザー(波長3
08nm、パルス幅30ns)L3308から射出され
たレーザー光の形状は、10mm×30mm(共にビー
ムプロファイルにおける半値幅)の矩形状である。ま
た、YAGレーザーから射出されたレーザー光の形状
は、ロッド形状が円筒形であれば円状となり、スラブ型
であれば矩形状となる。このようなレーザー光を光学系
により、さらに成形することにより、所望の大きさのレ
ーザー光をつくることもできる。
【0158】図20(B)に図20(A)に示したレー
ザー光の長軸方向(X軸方向)におけるレーザー光のエ
ネルギー密度の分布を示す。図20(A)に示すレーザ
ー光は、図20(B)におけるエネルギー密度のピーク
値の1/e2のエネルギー密度を満たしている領域に相
当する。レーザー光が楕円形状であるレーザー光のエネ
ルギー密度の分布は、楕円の中心Oに向かうほど高くな
っている。このように図20(A)に示したレーザー光
は、中心軸方向におけるエネルギー密度がガウス分布に
従っており、エネルギー密度が均一だと判断できる領域
が狭くなる。
【0159】次に、図20(A)に示したレーザー光を
二つ合成したときの線状レーザー光の照射断面形状を図
20(C)に示す。なお、図20(C)では二つのレー
ザー光を重ね合わせることで1つの線状のレーザー光を
形成した場合について示しているが、重ね合わせるレー
ザー光の数はこれに限定されない。
【0160】図20(C)に示すように、各レーザー光
は、各楕円の長軸が一致し、なおかつ互いにレーザー光
の一部が重なることで合成され、1つの線状レーザー光
30が形成されている。なお以下、各楕円の中心Oを結
ぶことで得られる直線をレーザービーム30の中心軸と
する。
【0161】図20(D)に、図20(C)に示した合
成後の線状レーザー光の中心軸y方向におけるエネルギ
ー密度の分布を示す。なお、図20(C)に示すレーザ
ー光は、図20(B)におけるエネルギー密度のピーク
値の1/e2のエネルギー密度を満たしている領域に相
当する。合成前の各レーザー光が重なり合っている部分
において、エネルギー密度が加算される。例えば図示し
たように重なり合ったレーザー光のエネルギー密度L1
とL2を加算すると、個々のレーザー光のエネルギー密
度のピーク値L3とほぼ等しくなり、各楕円の中心Oの
間においてエネルギー密度が平坦化される。
【0162】なお、L1とL2を加算するとL3と等し
くなるのが理想的だが、現実的には必ずしも等しい値に
はならない。L1とL2を加算した値とL3との値のず
れの許容範囲は、設計者が適宜設定することが可能であ
る。
【0163】レーザー光を単独で用いると、エネルギー
密度がガウス分布に従っているので、絶縁膜の平坦な部
分に接している半導体膜全体に均一なエネルギー密度の
レーザー光を照射することが難しい。しかし、図20
(D)からわかるように、複数のレーザー光を重ね合わ
せてエネルギー密度の低い部分を互いに補い合うように
することで、複数のレーザー光を重ね合わせないで単独
で用いるよりも、エネルギー密度の均一な領域が拡大さ
れ、半導体膜の結晶性を効率良く高めることができる。
【0164】なお、B−B’、C−C’におけるエネル
ギー密度の分布は、B−B’の方がC−C’よりも弱冠
小さくなっているが、ほぼ同じ大きさとみなすことがで
き、合成前のレーザー光のピーク値の1/e2のエネル
ギー密度を満たしている領域における合成された線状レ
ーザー光の形状は、線状と言って差し支えない。
【0165】なお、合成された線状レーザー光30の照
射領域の外縁近傍にはエネルギー密度の低い領域が存在
する。当該領域を用いると結晶性を却って損なう可能性
もあるため、図19においてスリット15を用いたよう
に、線状レーザー光の外縁を用いない方が好ましい形態
と言える。
【0166】本実施の形態で説明したレーザー照射装置
は、本発明のレーザー光照射を実施するにあたって用い
ることができ、実施の形態1〜10のいずれの形態を実
施するに際しても使用することができる。また、合成し
て線状レーザー光を得るメリットはあるものの光学系や
レーザー発振装置のコストは増加してしまうため、1台
のレーザー発振装置及び1組みの光学系で所望の線状レ
ーザー光を得ることができれば、そのようなレーザー照
射装置を本発明の実施に使用することに何ら問題はな
い。
【0167】
【発明の効果】以上説明したように、絶縁膜により凹凸
形状を有する直線状のストライプパターンを形成し、そ
の上に非晶質半導体膜を堆積し、レーザー光の照射によ
り溶融状態を経て結晶化させることにより凹部に半導体
を流し込み凝固させ、凹部以外の領域に結晶化に伴う歪
み又は応力を集中させることができ、結晶粒界など結晶
性の悪い領域を選択的に形成することが可能となる。そ
の際、凹部において底面と側面とのなす角が135±5
°もしくは145±5°となるように制御することによ
り結晶性半導体膜の優勢結晶面を{110}面とするこ
とができ、特にpチャネル型TFTを作製するにあたっ
て有効な技術である。
【0168】そして、トランジスタなどの半導体素子、
特にそのチャネル形成領域の場所を指定して、結晶粒界
が存在しない結晶性半導体膜を形成することができる。
これにより不用意に介在する結晶粒界や結晶欠陥により
特性がばらつく要因を無くすことができ、特性ばらつき
の小さいトランジスタ又はトランジスタ素子群を形成す
ることができる。
【0169】以上のように、本発明は、結晶性の良好な
結晶半導体膜をチャネル形成領域として用い、かつ、当
該チャネル形成領域の優勢結晶面を{110}面とする
ことにより高速動作が可能で電流駆動能力の高く、且つ
複数の素子間においてばらつきの小さい半導体素子又は
該半導体素子群を集積して構成される半導体装置を提供
することができる。
【図面の簡単な説明】
【図1】 本発明のトランジスタの作製工程を説明する
上面図及び縦断面図。
【図2】 本発明のトランジスタの作製工程を説明する
上面図及び縦断面図。
【図3】 本発明のトランジスタの作製工程を説明する
上面図及び縦断面図。
【図4】 本発明のトランジスタの作製工程を説明する
上面図及び縦断面図。
【図5】 本発明のトランジスタの作製工程を説明する
上面図及び縦断面図。
【図6】 本発明のトランジスタの作製工程を説明する
上面図及び縦断面図。
【図7】 本発明のトランジスタの作製工程を説明する
上面図及び縦断面図。
【図8】 本発明のトランジスタの作製工程を説明する
上面図及び縦断面図。
【図9】 本発明のトランジスタの作製工程を説明する
縦断面図。
【図10】 本発明のトランジスタにおいて適用するこ
とができるゲート構造の一例を示す縦断面図。
【図11】 本発明のトランジスタの作製工程を説明す
る縦断面図。
【図12】 本発明のトランジスタの作製工程を説明す
る上面図及び縦断面図。
【図13】 本発明のトランジスタの作製工程を説明す
る上面図。
【図14】 本発明のトランジスタの作製工程を説明す
る縦断面図。
【図15】 本発明のトランジスタをCMOS回路に適
用した例を説明する上面図及び回路図。
【図16】 本発明のトランジスタをCMOS回路に適
用した例を説明する上面図。
【図17】 本発明の半導体装置の外観図の一例を示す
図。
【図18】 本発明の電子装置の具体例を示す図。
【図19】 本発明の実施に使用するレーザー照射装置
を示す図。
【図20】 本発明の実施に使用するレーザー光の構成
を示す図。
【図21】 本発明のトランジスタの作製工程を説明す
る縦断面図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮入 秀和 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Fターム(参考) 5F052 AA02 AA24 BA01 BA04 BA07 BA18 BB02 DA01 DA02 DA03 DB01 DB03 DB07 EA11 EA12 EA16 FA06 FA13 FA19 JA01 JA04 5F110 AA01 AA07 BB02 BB04 BB05 CC02 DD01 DD02 DD03 DD04 DD12 DD13 DD14 DD15 DD17 DD21 DD30 EE01 EE03 EE04 EE06 EE14 EE31 FF01 FF02 FF03 FF04 FF09 FF22 FF28 FF29 GG01 GG02 GG13 GG17 GG22 GG23 GG29 GG42 GG43 GG44 GG45 HJ01 HJ12 HJ23 HL02 HL03 HL11 HM13 HM15 NN03 NN22 NN23 NN24 NN27 NN62 NN65 PP01 PP02 PP03 PP04 PP05 PP06 PP10 PP24 PP29 PP34 PP38 QQ04 QQ05 QQ09 QQ11 QQ19 QQ23 QQ28

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】絶縁表面上に、実質的に結晶粒界を有する
    ことなく複数の結晶面を有すると共に優勢結晶面を{1
    10}面とするチャネル形成領域を有し、該チャネル形
    成領域に接するゲート絶縁膜及び該ゲート絶縁膜を挟ん
    で前記チャネル形成領域に重なるゲート電極を有する半
    導体素子を備えたことを特徴とする半導体装置。
  2. 【請求項2】絶縁表面上に、実質的に結晶粒界を有する
    ことなく複数の結晶面を有すると共に優勢結晶面を{1
    10}面とする並列に設けられた複数のチャネル形成領
    域を有し、該複数のチャネル形成領域に接するゲート絶
    縁膜及び該ゲート絶縁膜を挟んで前記複数のチャネル形
    成領域に重なるゲート電極を有する半導体素子を備えた
    ことを特徴とする半導体装置。
  3. 【請求項3】絶縁表面上に、実質的に結晶粒界を有する
    ことなく複数の結晶面を有すると共に優勢結晶面を{1
    10}面とするチャネル形成領域を有し、該チャネル形
    成領域に接するゲート絶縁膜及び該ゲート絶縁膜を挟ん
    で前記チャネル形成領域に重なるゲート電極を有する半
    導体素子を備えた半導体装置であって、 前記チャネル形成領域は、前記絶縁表面上に設けられた
    直線状のストライプパターンで延在する複数の絶縁膜と
    平行な方向に延在し、該複数の絶縁膜で構成された凹部
    における底面と側面のなす角(θ)は145±5°であ
    ることを特徴とする半導体装置。
  4. 【請求項4】絶縁表面上に、実質的に結晶粒界を有する
    ことなく複数の結晶面を有すると共に優勢結晶面を{1
    10}面とする並列に設けられた複数のチャネル形成領
    域を有し、該複数のチャネル形成領域に接するゲート絶
    縁膜及び該ゲート絶縁膜を挟んで前記複数のチャネル形
    成領域に重なるゲート電極を有する半導体素子を備えた
    半導体装置であって、 前記複数のチャネル形成領域は、前記絶縁表面上に設け
    られた直線状のストライプパターンで延在する複数の絶
    縁膜と互いに平行な方向に延在し、該複数の絶縁膜で構
    成された凹部における底面と側面のなす角(θ)は14
    5±5°であることを特徴とする半導体装置。
  5. 【請求項5】絶縁表面上に、実質的に結晶粒界を有する
    ことなく複数の結晶面を有すると共に優勢結晶面を{1
    10}面とするチャネル形成領域を有し、該チャネル形
    成領域に接するゲート絶縁膜及び該ゲート絶縁膜を挟ん
    で前記チャネル形成領域に重なるゲート電極を有する半
    導体素子を備えた半導体装置であって、 前記チャネル形成領域は、前記絶縁表面上に設けられた
    直線状のストライプパターンで延在する複数の絶縁膜と
    平行な方向に延在し、該複数の絶縁膜で構成された凹部
    における底面と側面のなす角(θ)は135±5°であ
    ることを特徴とする半導体装置。
  6. 【請求項6】絶縁表面上に、実質的に結晶粒界を有する
    ことなく複数の結晶面を有すると共に優勢結晶面を{1
    10}面とする並列に設けられた複数のチャネル形成領
    域を有し、該複数のチャネル形成領域に接するゲート絶
    縁膜及び該ゲート絶縁膜を挟んで前記複数のチャネル形
    成領域に重なるゲート電極を有する半導体素子を備えた
    半導体装置であって、 前記複数のチャネル形成領域は、前記絶縁表面上に設け
    られた直線状のストライプパターンで延在する複数の絶
    縁膜と互いに平行な方向に延在し、該複数の絶縁膜で構
    成された凹部における底面と側面のなす角(θ)は13
    5±5°であることを特徴とする半導体装置。
  7. 【請求項7】請求項1乃至請求項6のいずれか一におい
    て、前記絶縁表面は、酸化アルミニウム膜の表面である
    ことを特徴とする半導体装置。
  8. 【請求項8】請求項1乃至請求項7のいずれか一におい
    て、前記複数の絶縁膜は、同一測定条件における石英の
    エッチングレートよりも速いエッチングレートの絶縁膜
    であることを特徴とする半導体装置。
  9. 【請求項9】請求項1乃至請求項7のいずれか一におい
    て、前記複数の絶縁膜は、同一測定条件における石英の
    硬度よりも低い硬度の絶縁膜であることを特徴とする半
    導体装置。
  10. 【請求項10】請求項1乃至請求項9のいずれか一に記
    載の半導体装置を表示部に備えたことを特徴とする電子
    装置。
  11. 【請求項11】絶縁表面上に直線状のストライプパター
    ンで延在する複数の絶縁膜を形成し、該複数の絶縁膜を
    覆う非晶質半導体膜を形成し、該非晶質半導体膜に連続
    発振の線状レーザー光を照射して溶融すると共に再結晶
    化させて平坦な表面を有する結晶性半導体膜を形成し、
    該結晶性半導体膜のうち前記複数の絶縁膜で構成された
    凹部に設けられた結晶性半導体領域をチャネル形成領域
    とする半導体装置の作製方法であって、 前記複数の絶縁膜で構成された凹部における底面及び側
    面のなす角(θ)を145±5°とすることを特徴とす
    る半導体装置の作製方法。
  12. 【請求項12】絶縁表面上に直線状のストライプパター
    ンで延在する複数の絶縁膜を形成し、該複数の絶縁膜を
    覆う非晶質半導体膜を形成し、該非晶質半導体膜に連続
    発振の線状レーザー光を照射して溶融すると共に再結晶
    化させて平坦な表面を有する結晶性半導体膜を形成し、
    該結晶性半導体膜のうち前記複数の絶縁膜で構成された
    凹部に設けられた複数の結晶性半導体領域をチャネル形
    成領域とする半導体装置の作製方法であって、 前記複数の絶縁膜で構成された凹部における底面及び側
    面のなす角(θ)を145±5°とすることを特徴とす
    る半導体装置の作製方法。
  13. 【請求項13】絶縁表面上に直線状のストライプパター
    ンで延在する複数の絶縁膜を形成し、該複数の絶縁膜を
    覆う非晶質半導体膜を形成し、該非晶質半導体膜に連続
    発振の線状レーザー光を照射して溶融すると共に再結晶
    化させて平坦な表面を有する結晶性半導体膜を形成し、
    該結晶性半導体膜のうち前記複数の絶縁膜で構成された
    凹部に設けられた結晶性半導体領域をチャネル形成領域
    とする半導体装置の作製方法であって、 前記複数の絶縁膜で構成された凹部における底面及び側
    面のなす角(θ)を135±5°とすることを特徴とす
    る半導体装置の作製方法。
  14. 【請求項14】絶縁表面上に直線状のストライプパター
    ンで延在する複数の絶縁膜を形成し、該複数の絶縁膜を
    覆う非晶質半導体膜を形成し、該非晶質半導体膜に連続
    発振の線状レーザー光を照射して溶融すると共に再結晶
    化させて平坦な表面を有する結晶性半導体膜を形成し、
    該結晶性半導体膜のうち前記複数の絶縁膜で構成された
    凹部に設けられた複数の結晶性半導体領域をチャネル形
    成領域とする半導体装置の作製方法であって、 前記複数の絶縁膜で構成された凹部における底面及び側
    面のなす角(θ)を135±5°とすることを特徴とす
    る半導体装置の作製方法。
  15. 【請求項15】請求項11乃至請求項14のいずれか一
    において、前記絶縁表面は、酸化アルミニウム膜の表面
    であることを特徴とする半導体装置の作製方法。
  16. 【請求項16】請求項11乃至請求項15のいずれか一
    において、前記複数の絶縁膜は、同一測定条件における
    石英のエッチングレートよりも速いエッチングレートの
    絶縁膜であることを特徴とする半導体装置の作製方法。
  17. 【請求項17】請求項11乃至請求項15のいずれか一
    において、前記複数の絶縁膜は、同一測定条件における
    石英の硬度よりも低い硬度の絶縁膜であることを特徴と
    する半導体装置の作製方法。
JP2002066020A 2002-03-11 2002-03-11 半導体装置の作製方法 Expired - Fee Related JP4137473B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002066020A JP4137473B2 (ja) 2002-03-11 2002-03-11 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002066020A JP4137473B2 (ja) 2002-03-11 2002-03-11 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2003264293A true JP2003264293A (ja) 2003-09-19
JP2003264293A5 JP2003264293A5 (ja) 2005-09-02
JP4137473B2 JP4137473B2 (ja) 2008-08-20

Family

ID=29198041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002066020A Expired - Fee Related JP4137473B2 (ja) 2002-03-11 2002-03-11 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4137473B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210102A (ja) * 2003-12-26 2005-08-04 Semiconductor Energy Lab Co Ltd レーザ照射方法及び結晶質半導体膜の作製方法
KR20130082068A (ko) * 2012-01-10 2013-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210102A (ja) * 2003-12-26 2005-08-04 Semiconductor Energy Lab Co Ltd レーザ照射方法及び結晶質半導体膜の作製方法
KR20130082068A (ko) * 2012-01-10 2013-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Also Published As

Publication number Publication date
JP4137473B2 (ja) 2008-08-20

Similar Documents

Publication Publication Date Title
JP6709873B2 (ja) 表示パネル、電子機器
US7704812B2 (en) Semiconductor circuit and method of fabricating the same
KR100979926B1 (ko) 반도체소자 및 그것을 사용한 반도체장치
US7176490B2 (en) Semiconductor device
US20070085080A1 (en) Semiconductor device and method of manufacturing the same
JP4137460B2 (ja) 半導体装置の作製方法
JP4230159B2 (ja) 半導体装置の作製方法
JP4141292B2 (ja) 半導体装置
JP4137473B2 (ja) 半導体装置の作製方法
JP4689150B2 (ja) 半導体回路及びその作製方法
JP4526773B2 (ja) 半導体装置の作製方法
JP4137461B2 (ja) 半導体装置の作製方法
JP4338996B2 (ja) 半導体装置の作製方法
JP4141307B2 (ja) 半導体装置の作製方法
JP2004006679A (ja) 半導体素子及びそれを用いた半導体装置
JP2004006642A (ja) 半導体装置及びその作製方法
JP2004006644A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080604

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees