JP2000277751A

JP2000277751A - 半導体装置および電子装置

Info

Publication number: JP2000277751A
Application number: JP2000077570A
Authority: JP
Inventors: Koyu Cho; 宏勇張; Yasuhiko Takemura; 保彦竹村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1992-10-09
Filing date: 2000-03-21
Publication date: 2000-10-06
Anticipated expiration: 2018-12-02
Also published as: JP3472232B2; JP3472233B2; JP2000277752A

Abstract

(57)【要約】【課題】良好な特性を有する半導体装置を提供す
る。【解決手段】本発明による半導体装置は、絶縁表面上に
形成され、一対の不純物領域に挟まれたチャネル形成領
域を含むシリコン半導体膜と、前記シリコン半導体膜上
に形成されたゲイト絶縁膜と、前記ゲイト絶縁膜上に形
成されたゲイト電極とを有する半導体装置であって、前
記ゲイト電極は金属を含む第１層と、前記第１層に接し
て形成された導電性窒化物を含む第２層を有し、前記第
２層は前記ゲイト絶縁膜に接していることを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、絶縁基板（本明細
書では絶縁性の表面を有する物体全体を指し、特に断ら
ないかぎり、ガラス等の絶縁材料のみならず、半導体や
金属等の材料上に絶縁物層を形成したものも意味する）
上に絶縁ゲイト型半導体装置およびそれらが多数形成さ
れた集積回路を形成する方法に関する。本発明による半
導体装置は、液晶ディスプレー等のアクティブマトリク
スやイメージセンサー等の駆動回路、あるいはＳＯＩ集
積回路や従来の半導体集積回路（マイクロプロセッサー
やマイクロコントローラ、マイクロコンピュータ、ある
いは半導体メモリー等）における薄膜トランジスタとし
て使用されるものである。

【０００２】

【従来の技術】近年、絶縁基板上に絶縁ゲイト型半導体
装置（ＭＯＳＦＥＴ）を形成する研究が盛んに成されて
いる。このように絶縁基板上に半導体集積回路を形成す
ることは回路の高速駆動の上で有利である。なぜなら、
従来の半導体集積回路の速度は主として配線と基板との
容量（浮遊容量）によって制限されていたのに対し、絶
縁基板上ではこのような浮遊容量が存在しないからであ
る。このように絶縁基板上に形成され、薄膜状の活性層
を有するＭＯＳＦＥＴを薄膜トランジスタ（ＴＦＴ）と
いう。また、集積回路を多層化して形成するためにも、
ＴＦＴは不可欠である。現在、半導体集積回路におい
て、例えばＳＲＡＭの負荷トランジスタとしてＴＦＴが
使用されている。

【０００３】また、最近になって、透明な基板上に半導
体集積回路を形成する必要のある製品が出現した。例え
ば、液晶ディスプレーやイメージセンサーというような
光デバイスの駆動回路である。ここにもＴＦＴが用いら
れている。これらの回路は大面積に形成することが要求
されるのでＴＦＴ作製プロセスの低温化が求められてい
る。また、例えば、絶縁基板上に多数の端子を有する装
置で、該端子を半導体集積回路に接続する必要がある場
合にも、実装密度を低減するために、半導体集積回路の
最初の方の段、あるいは半導体集積回路そのものを、同
じ絶縁基板上にモノリシックに形成することも考えられ
ている。

【０００４】従来、ＴＦＴは、アモルファスもしくはセ
ミアモルファス、あるいは微結晶の半導体被膜を４５０
℃〜１２００℃の温度でアニールすることによって、結
晶性を改善し、良質な（すなわち、移動度の十分に大き
な）半導体被膜に改善することがなされてきた。半導体
被膜にアモルファス材料を使用するアモルファスＴＦＴ
もあるが、移動度が５ｃｍ²／Ｖｓ以下、通常は１ｃｍ
²／Ｖｓ程度と小さく、動作速度の点からで、また、Ｐ
チャネル型のＴＦＴが得られない点からその利用は大き
く制限されている。移動度が５ｃｍ²／Ｖｓ以上のＴＦ
Ｔを得るには、上記のような温度でのアニールが必要で
あった。また、このようなアニールによってＰチャネル
型ＴＦＴ（ＰＴＦＴ）を形成することができた。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うな熱的なプロセスでは、基板材料が著しい制約を受け
た。すなわち、いわゆる高温プロセス（最高プロセス温
度が９００〜１２００℃のプロセス）では、ゲイト酸化
膜として質のよい熱酸化膜が使用できるのであるが、基
板は石英やサファイヤ、スピネルのような高価で大面積
化の困難な材料しか使用できなかった。

【０００６】これに対し、低温プロセス（最高プロセス
温度が４５０〜７５０℃のプロセス）では、高温プロセ
スよりも基板材料の選択の巾は広がるが、長時間のアニ
ールを要することと、高温プロセスに比較して、不純物
の活性化が十分でなく、ソース／ドレインのシート抵抗
が大きなことが問題となっている。また、レーザー等の
照射によって活性層の結晶化やソース／ドレインの活性
化をおこなう方法（以下、レーザープロセスと称する）
も試みられているが、やはりシート抵抗を低減すること
が困難であった。特に、電界移動度が１５０ｃｍ²／Ｖ
ｓを越えるようなＴＦＴを作製せんとした場合には、２
００Ω／□以下のシート抵抗が必要であった。

【０００７】本発明は、以上のような問題を鑑みてなさ
れたもので、最高プロセス温度が７５０℃以下であり、
高温プロセスにおける如き基板材料の制約を受けずに、
十分にシート抵抗を低減せしめたＴＦＴおよびその作製
方法を提供することを課題とする。

【０００８】

【課題を解決するための手段】従来の低温プロセス（最
高プロセス温度７５０℃以下）もしくはレーザープロセ
スでは、特にソース／ドレインの活性化が不十分であ
り、最低でもせいぜい１００〜１ｋΩ／□のシート抵抗
しか得られなかった。このために、結果的にデバイスと
しての特性（特に移動度）が本来の特性を発揮できない
状態であった。

【０００９】すなわち、ソース電極（コンタクト部）と
ドレイン電極の間のソース／ドレインの寄生抵抗が大き
かったためにＴＦＴのＯＮ電流および動作速度が低下す
るという問題があった。しかしながら、一方では、パタ
ーン形成の限界（最小デザインルール）とゲイト電極と
他の配線間の寄生容量を小さくする必要から、むやみに
ソース電極とドレイン電極を近づけることは困難であ
り、また、賢明ではなかった。

【００１０】本発明では、この点に関して、金属とシリ
コンの合金である層状のシリサイドをソース／ドレイン
上に密着して、ソース／ドレインとほぼ同じ形状に形成
することによって、ソース／ドレインの実質的なシート
抵抗を１００Ω／□以下に低減させることを特徴とす
る。また、シリサイドは層状であるので、ゲイト電極と
の寄生容量は従来のソース／ドレインとほとんど同じで
ある。特に、本発明は、ゲイト電極がその陽極酸化物に
よって被覆されていることと、ゲイト電極に対して自己
整合的にソース／ドレイン領域が形成されていること
と、このソース／ドレイン領域上に密着して薄膜状のシ
リサイドが形成されていることを特徴とする。

【００１１】本発明ではシリサイドを構成する金属材料
は、そのシリサイドがシリコン半導体に対してオーミッ
クもしくはオーミックに近い低抵抗なコンタクトを形成
できるような材料であることが望まれる。具体的には、
モリブテン（Ｍｏ）、タングステン（Ｗ）、プラチナ
（白金、Ｐｔ）、クロム（Ｃｒ）、チタン（Ｔｉ）、コ
バルト（Ｃｏ）が適当である。本発明を実施するには、
これらの金属のうちの少なくとも１つとシリコンを反応
させてシリサイドとする。

【００１２】特に本発明では絶縁性の陽極酸化物の果た
す役割が重要である。この陽極酸化物は、ソース／ドレ
イン上のシリサイドとゲイト電極が短絡することを防止
する役割を果たす。すなわち、シリサイドは、ソース／
ドレイン上に実質的に全面に設けられるので、結果的に
ゲイト電極に近接することとなる。ソース／ドレインと
ゲイト電極はゲイト絶縁膜によって隔てられているが、
本発明の如きシリサイドは、プロセスの要請上、一度、
ソース／ドレイン上のゲイト絶縁膜を除去した後に形成
されるので、シリサイドがゲイト電極と接触する可能性
が著しく大きい。もし、ゲイト電極の少なくとも側面に
陽極酸化物が存在すれば、シリサイドとゲイト電極の接
触を防止することが可能であり、しかも、陽極酸化物は
非常に緻密で絶縁性の良好なものを得ることができるの
で、短絡の確率は著しく低減できる。

【００１３】また、陽極酸化物がゲイト電極と異なるエ
ッチング特性を有するのであれば、プロセスを進める上
で格段に歩留りを向上せしめることができる。もし、ゲ
イト電極を覆う陽極酸化物が存在しない状態ではシリサ
イド膜を形成した後、シリサイド化しなかった金属膜を
除去する工程で、この金属膜がゲイト電極と大差無いエ
ッチングレートであったならば、金属膜のエッチングの
際にゲイト電極の一部もしくは全部をエッチングするこ
ととなる。したがって、エッチングの観点からすればゲ
イト電極の上面に陽極酸化物が存在することがのぞまし
い。

【００１４】本発明のＴＦＴを作製する方法は、基本的
には、ゲイト電極を陽極酸化する工程、シリサイドを形成するための金属被膜を露出した素
子表面（シリコン半導体領域を含む）に形成する工程、レーザー等の強光を照射することによって、シリコ
ンと前記金属膜を反応させて、その界面にシリサイドを
形成する工程、未反応の金属膜を除去する工程という４つの基本工程を含む。

【００１５】本発明においては、ゲイト電極の材料を選
択することは陽極酸化物の種類を決定することでもある
ので重要である。本発明では、ゲイト電極としては、ア
ルミニウム、チタン、タンタル、シリコンのような純粋
な金属やそれらに少量の添加物を添加した合金（例え
ば、アルミニウムに１〜３％のシリコンを加えた合金
や、シリコンに１０００ｐｐｍ〜５％の燐を加えた合
金）、あるいは珪化タングステン（ＷＳｉ₂）や珪化モ
リブテン（ＭｏＳｉ₂）等の導電性珪化物、さらには窒
化チタンに代表される導電性窒化物が使用できる。な
お、本明細書では、特に断らない限り、例えば、アルミ
ニウムといえば、純粋なアルミニウムだけでなく、１０
％以下の添加物を含有するものも含むものとする。シリ
コンや他の材料についても同じである。

【００１６】本発明では、これらの材料を単独で使用し
た単層構造のゲイト電極を用いてもよいし、これらを２
層以上重ねた多層構造のゲイト電極としてもよい。例え
ば、アルミニウム上に珪化タングステンを重ねた２層構
造や窒化チタン上にアルミニウムを重ねた２層構造であ
る。各々の層の厚さは必要とされる素子特性に応じて実
施者が決定すればよい。

【００１７】また、本発明ではレーザー等の強光を金属
膜に照射し、下に存在するシリコン半導体膜と反応させ
てシリサイドとするが、レーザーを使用するのであれ
ば、パルス状のレーザーが好ましい。連続発振レーザー
では照射時間が長いので、熱によって被照射物が熱によ
って膨張することによって剥離するような危険がある
上、基板への熱的なダメージもあった。

【００１８】パルスレーザーに関しては、Ｎｄ：ＹＡＧ
レーザー（Ｑスイッチパルス発振が望ましい）のごとき
赤外光レーザーやその第２高調波のごとき可視光、Ｋｒ
Ｆ、ＸｅＣｌ、ＡｒＦ等のエキシマーを使用する各種紫
外光レーザーが使用できるが、金属膜の上面からレーザ
ー照射をおこなう場合には金属膜に反射されないような
波長のレーザーを選択する必要がある。もっとも、金属
膜が極めて薄い場合にはほとんど問題がない。また、レ
ーザー光は、基板側から照射してもよい。この場合には
下に存在するシリコン半導体膜を透過するレーザー光を
選択する必要がある。

【００１９】シリサイドの厚さは、ソース／ドレイン領
域に必要とされるシート抵抗によって選択されるが、シ
ート抵抗として１０〜１００Ω／□を達成せんとすれ
ば、シリサイドの比抵抗は、０．１〜１ｍΩ・ｃｍであ
るので、シリサイドの厚さは１０ｎｍ〜１μｍが適当で
ある。

【００２０】

【実施例】〔実施例１〕図１に本実施例を示す。ま
ず、基板（コーニング７０５９、３００ｍｍ×４００ｍ
ｍもしくは１００ｍｍ×１００ｍｍ）１００上に下地酸
化膜１０１として厚さ１００〜３００ｎｍの酸化珪素膜
を形成した。この酸化膜の形成方法としては、酸素雰囲
気中でのスパッタ法を使用した。しかし、より量産性を
高めるには、ＴＥＯＳをプラズマＣＶＤ法で分解・堆積
した膜を４５０〜６５０℃でアニールしてもよい。

【００２１】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によってアモルファス状のシリコン膜を３０〜５００ｎ
ｍ、好ましくは１００〜３００ｎｍ堆積し、これを、５
５０〜６００℃の還元雰囲気に２４時間放置して、結晶
化せしめた。この工程は、レーザー照射によっておこな
ってもよい。そして、このようにして結晶化させたシリ
コン膜をパターニングして島状領域１０２を形成した。
さらに、この上にスパッタ法によって厚さ７０〜１５０
ｎｍの酸化珪素膜１０３を形成した。

【００２２】その後、厚さ２００ｎｍ〜５μｍのアルミ
ニウム（Ａｌ９９％／Ｓｉ１％）膜を電子ビーム蒸着法
によって形成して、これをパターニングし、ゲイト電極
１０４とし、さらにこれに電解液中で電流を通じて陽極
酸化し、厚さ５０〜２５０ｎｍの陽極酸化物１０５を形
成した。この様子を図１（Ａ）に示す。陽極酸化の条件
等については、特願平４−３０２２０（平成４年１月２
１日出願）に示されているものを用いた。

【００２３】その後、酸化珪素膜１０３のゲイト電極と
陽極酸化物の下の部分以外を除去して、シリコン半導体
１０２の表面を露出させた。酸化珪素膜１０３を除去す
るには、フッ化水素酸を主体とするエッチング液による
ウェットエッチングや、ドライエッチングを使用でき
る。

【００２４】その後、イオンドーピング法によって、各
ＴＦＴの島状シリコン膜中に、ゲイト電極部（すなわち
ゲイト電極とその周囲の陽極酸化膜）をマスクとして自
己整合的に不純物を注入し、図１（Ｂ）に示すように不
純物領域１０６を形成した。ＮＭＯＳのＴＦＴを形成す
るにはフォスフィン（ＰＨ₃）をドーピングガスとして
燐を注入し、ＰＭＯＳのＴＦＴを形成するにはジボラン
（Ｂ₂Ｈ₆）をドーピングガスとして、硼素を注入すれ
ばよい。加速エネルギーは１０〜６０ｋｅＶとした。

【００２５】その後、図１（Ｃ）に示すように、厚さ５
〜５０ｎｍのタングステン膜１０７をスパッタ法によっ
て形成した。次に、図１（Ｄ）に示すように、ＫｒＦエ
キシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓ
ｅｃ）を照射して、タングステンとシリコンを反応さ
せ、珪化タングステン領域１０８を不純物領域（ソース
／ドレイン）上に形成した。レーザーのエネルギー密度
は２００〜４００ｍＪ／ｃｍ²、好ましくは２５０〜３
００ｍＪ／ｃｍ²が適当であった。レーザー光の多くの
部分はタングステン膜に吸収されたので下にあるシリコ
ンの不純物領域の結晶性（これは先のイオンドーピング
によってかなり損傷を受けている）の回復にはほとんど
利用されなかった。しかしながら、珪化タングステン
は、３０〜１００μΩ・ｃｍという低い抵抗率であるの
で、実質的なソースおよびドレイン領域（領域１０８と
その下の不純物領域）のシート抵抗は１０Ω／□以下で
あったもちろん。不純物導入の工程の直後にレーザー照
射や熱アニール等によって不純物導入によって劣化した
結晶性の回復を図ってもよい。

【００２６】その後、図１（Ｅ）に示すように、反応し
なかったタングステン膜をエッチングした。例えば、フ
ッ化炭素雰囲気で反応性エッチングをおこなえば、タン
グステンは６フッ化タングステンとなって蒸発し、除去
できる。

【００２７】最後に、全面に層間絶縁物１０９として、
ＣＶＤ法によって酸化珪素膜を厚さ３００ｎｍ形成し
た。ＴＦＴのソース／ドレインにコンタクトホールを形
成し、アルミニウム配線・電極１１０、１１１を形成し
た。以上によって、ＴＦＴが完成された。不純物領域の
活性化のために、さらに２００〜４００℃で水素アニー
ルをおこなってもよい。

【００２８】〔実施例２〕図２に本実施例を示す。ま
ず、基板（コーニング７０５９）２０１上に実施例１と
同様に下地酸化膜２０２、島状シリコン半導体領域、ゲ
イト酸化膜として機能する酸化珪素膜２０４を形成し、
アルミニウム膜（厚さ２００ｎｍ〜５μｍ）によるゲイ
ト電極２０５を形成した。そして、図２（Ａ）に示すよ
うにゲイト電極をマスクとしてイオンドーピング法によ
って不純物注入をおこない、不純物領域２０３を形成し
た。

【００２９】その後、実施例１と同様に陽極酸化によっ
て、ゲイト電極の周囲（側面と上面）に陽極酸化物２０
６を形成した。この場合には実施例１の場合に比べて、
不純物領域が陽極酸化物の内部にまで入り込んでいるこ
とに注目すべきである。その後、図２（Ｂ）に示すよう
に、酸化珪素膜２０４のゲイト電極下部に存在する部分
以外の領域を除去し、不純物領域の表面を露出させた。
なお、次の工程に移る前にイオンドーピングによって結
晶性が劣化した不純物領域の結晶性を改善するためにレ
ーザー照射や熱アニールをおこなってもよい。

【００３０】そして、図２（Ｃ）に示すように、厚さ５
〜５０ｎｍのモリブテン膜２０７をスパッタ法によって
形成した。次に、図２（Ｄ）に示すように、ＫｒＦエキ
シマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅ
ｃ）を照射して、モリブテンとシリコンを反応させ、珪
化モリブテン領域２０８を不純物領域（ソース／ドレイ
ン）上に形成した。

【００３１】その後、図２（Ｅ）に示すように、反応し
なかったモリブテン膜をエッチングし、最後に、図２
（Ｆ）に示すように、全面に層間絶縁物２０９として、
ＣＶＤ法によって酸化珪素膜を厚さ３００ｎｍ形成し、
ＴＦＴのソース／ドレインにコンタクトホールを形成
し、アルミニウム配線・電極２１０、２１１を形成し
た。以上の工程によって、ＴＦＴが完成された。

【００３２】〔実施例３〕図３に本実施例を示す。ま
ず、図３（Ａ）に示すように、基板（コーニング７０５
９）３００上に実施例１と同様に下地酸化膜３０１、島
状シリコン半導体領域３０２、ゲイト酸化膜として機能
する酸化珪素膜３０３を形成し、アルミニウム膜（厚さ
２００ｎｍ〜５μｍ）によるゲイト電極３０４を形成し
た。そして、実施例１と同様に陽極酸化によって、ゲイ
ト電極の周囲（側面と上面）に陽極酸化物３０５を形成
した。

【００３３】そして、酸化珪素膜１０３のゲイト電極部
の下の部分以外の領域を除去し、図３（Ｂ）に示すよう
に、厚さ５〜５０ｎｍのプラチナ（Ｐｔ）膜３０６をス
パッタ法によって形成した。さらに、このモリブテン膜
を通して、イオンドーピングによって不純物導入をおこ
ない、図３（Ｃ）に示すように、不純物領域３０７を形
成した。次に、図３（Ｄ）に示すように、ＫｒＦエキシ
マーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅ
ｃ）を照射して、プラチナとシリコンを反応させ、珪化
プラチナ領域３０８を不純物領域（ソース／ドレイン）
上に形成した。

【００３４】その後、図３（Ｅ）に示すように、反応し
なかったプラチナ膜をエッチングし、最後に、図３
（Ｆ）に示すように、全面に層間絶縁物３０９として、
ＣＶＤ法によって酸化珪素膜を厚さ３００ｎｍ形成し、
ＴＦＴのソース／ドレインにコンタクトホールを形成
し、アルミニウム配線・電極３１０、３１１を形成し
た。以上の工程によって、ＴＦＴが完成された。

【００３５】〔実施例４〕図４に本実施例を示す。ま
ず、図４（Ａ）に示すように、基板（コーニング７０５
９）４００上に実施例１と同様に下地酸化膜４０１、島
状シリコン半導体領域４０２、ゲイト酸化膜として機能
する酸化珪素膜４０３を形成し、アルミニウム膜（厚さ
２００ｎｍ〜５μｍ）によるゲイト電極４０４を形成し
た。そして、実施例１と同様に陽極酸化によって、ゲイ
ト電極の周囲（側面と上面）に陽極酸化物４０５を形成
した。

【００３６】そして、酸化珪素膜４０３のゲイト電極部
の下の部分以外の領域を除去し、図４（Ｂ）に示すよう
に、厚さ５〜５０ｎｍのチタン膜４０６をスパッタ法に
よって形成した。さらに、図４（Ｃ）に示すように、Ｋ
ｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２
０ｎｓｅｃ）を照射して、チタンとシリコンを反応さ
せ、珪化チタン領域４０７を形成した。

【００３７】その後、図４（Ｄ）に示すように、反応し
なかったチタン膜をエッチングし、さらに、イオンドー
ピング法によってゲイト電極部をマスクとして自己整合
的に不純物を導入し、珪化チタン領域４０７の下部に不
純物領域４０８を形成した。最後に、図４（Ｅ）に示す
ように、層間絶縁物４０９として、ＣＶＤ法によって酸
化珪素膜を全面に厚さ３００ｎｍ形成し、ＴＦＴのソー
ス／ドレインにコンタクトホールを形成し、アルミニウ
ム配線・電極４１０、４１１を形成した。以上の工程に
よって、ＴＦＴが完成された。

【００３８】

【発明の効果】本発明によって、ソース／ドレイン間の
実質的な抵抗を著しく低減することができた。従来はソ
ース／ドレイン間の抵抗を下げるために、長時間にわた
る熱アニールをおこなう方法が使用された。しかしなが
ら、この方法はスループットが低く、また、基板温度が
５５０℃以上に上昇するので、基板材料が制約を受け
た。一方、レーザー照射による方法も試みられていた
が、シート抵抗を低くするためにはレーザーのエネルギ
ー密度を最適化する必要があり、エネルギー密度が低く
ても高くても、適切なシート抵抗が得られなかった。し
たがって、得られるＴＦＴの特性のばらつきが大きく、
また、その結果、得られるシート抵抗もせいぜい数１０
０Ω／□であった。

【００３９】これに対し、本発明においては、シリコン
半導体（ソース／ドレイン）の表面にごく薄いシリサイ
ド膜を形成することによってシート抵抗を著しく低減さ
せ、典型的には１００Ω／□以下にまで低減させること
ができる。本発明では、このシリサイド膜を得るために
レーザー照射を必要とするが、その条件は従来のシリコ
ンの活性化の条件に比べると著しく緩やかであり、歩留
りの大いなる向上に寄与する。

【００４０】本発明では、シリサイド層の下にあるシリ
コン半導体の不純物領域に関しては、イオン注入の後
に、結晶性を回復させるための工程（活性化工程）を設
けても設けなくてもよい。例えば、イオンドーピング法
によって不純物注入をおこなった場合では、１０¹⁵ｃｍ
^-2以上のヘビードーピングをおこなった場合には、活性
化工程を設けなくても１０ｋΩ／□程度のシート抵抗は
得られ、本発明のように不純物領域に密接して低抵抗の
シリサイド層が形成されている場合には、実質的なソー
スやドレインのシート抵抗は十分に低い。

【００４１】しかしながら、活性化工程を経ていないシ
リコン半導体中には、多くの欠陥が存在し、目的によっ
ては信頼性の観点から好ましくない場合がある。このよ
うな目的には不純物領域の活性化をおこなうべきであ
る。しかし、そのためには工程数が増加する。ただし、
この場合の活性化工程として、レーザー照射を使用する
場合には、不純物領域のシート抵抗の最適化を目的とす
るのではないので、従来の場合よりもより緩やかな条件
を適用することができる。このように本発明はＴＦＴの
特性を改善せしめ、その歩留りを向上させる上で著しく
有益である。

【図面の簡単な説明】

【図１】本発明によるＴＦＴの作製方法を示す。

【図２】本発明によるＴＦＴの作製方法を示す。

【図３】本発明によるＴＦＴの作製方法を示す。

【図４】本発明によるＴＦＴの作製方法を示す。

【符号の説明】

１００絶縁基板１０１下地酸化膜（酸化珪素）１０２シリコン半導体領域１０３酸化珪素膜（ゲイト酸化膜となる）１０４ゲイト電極（アルミニウム）１０５陽極酸化物１０６不純物領域１０７金属膜（タングステン）１０８シリサイド膜（珪化タングステン）１０９層間絶縁膜（酸化珪素）１１０、１１１金属配線・電極（アルミニウム）

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１２年４月７日（２０００．４．７）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項２】絶縁表面上に形成され、一対の不純物領域
に挟まれたチャネル形成領域を含むシリコン半導体膜
と、前記チャネル形成領域上に形成されたゲイト絶縁膜
と、前記ゲイト絶縁膜上に形成されたゲイト電極とを有
する半導体装置であって、前記ゲイト電極は金属を含む
第１層と、前記第１層に接して形成された導電性窒化物
を含む第２層を有し、前記第２層は前記ゲイト絶縁膜に
接していることを特徴とする半導体装置。

【請求項５】絶縁表面上に形成され、一対の不純物領域
に挟まれたチャネル形成領域を含むシリコン半導体膜
と、前記チャネル形成領域上に形成されたゲイト絶縁膜
と、前記ゲイト絶縁膜上に形成されたゲイト電極とを有
する半導体装置であって、前記ゲイト電極は金属を含む
第１層と、前記第１層に接して形成された窒化チタンを
含む第２層を有し、前記第２層は前記ゲイト絶縁膜に接
していることを特徴とする半導体装置。

【請求項８】絶縁表面上に形成され、一対の不純物領域
に挟まれたチャネル形成領域を含むシリコン半導体膜
と、前記チャネル形成領域上に形成されたゲイト絶縁膜
と、前記ゲイト絶縁膜上に形成されたゲイト電極とを有
する半導体装置であって、前記ゲイト電極はアルミニウ
ムを含む第１層と、前記第１層に接して形成された窒化
チタンを含む第２層を有し、前記第２層は前記ゲイト絶
縁膜に接していることを特徴とする半導体装置。

【請求項１０】絶縁表面上に形成され、一対の不純物領
域に挟まれたチャネル形成領域を含むシリコン半導体膜
と、前記チャネル形成領域上に形成されたゲイト絶縁膜
と、前記ゲイト絶縁膜上に形成されたゲイト電極とを有
する半導体装置であって、前記ゲイト電極はアルミニウ
ムを含む第１層と、前記第１層に接して形成された窒化
チタンを含む第２層を有し、前記第２層は前記ゲイト絶
縁膜に接し、前記ゲイト絶縁膜は酸化珪素を有すること
を特徴とする半導体装置。

【請求項１１】請求項１乃至１０のいずれか一におい
て、前記シリコン半導体膜は結晶性を有することを特徴
とする半導体装置。

【請求項１２】請求項１乃至１１のいずれか一におい
て、前記半導体装置が液晶表示装置、ＳＯＩ集積回路、
マイクロプロセッサー、マイクロコンピューターまたは
半導体メモリーに用いられたことを特徴とする電子装
置。

Claims

【特許請求の範囲】

【請求項１】絶縁表面上に形成され、一対の不純物領域
に挟まれたチャネル形成領域を含むシリコン半導体膜
と、前記シリコン半導体膜上に形成されたゲイト絶縁膜と、前記ゲイト絶縁膜上に形成されたゲイト電極とを有する
半導体装置であって、前記ゲイト電極は金属を含む第１層と、前記第１層に接
して形成された導電性窒化物を含む第２層を有し、前記第２層は前記ゲイト絶縁膜に接していることを特徴
とする半導体装置。
【請求項２】絶縁表面上に形成され、一対の不純物領域
に挟まれたチャネル形成領域を含むシリコン半導体膜
と、前記シリコン半導体膜上に形成されたゲイト絶縁膜と、前記ゲイト絶縁膜上に形成されたゲイト電極とを有する
半導体装置であって、前記ゲイト電極は金属を含む第１層と、前記第１層に接
して形成された窒化チタンを含む第２層を有し、前記第２層は前記ゲイト絶縁膜に接していることを特徴
とする半導体装置。
【請求項３】請求項１または２において、前記金属はア
ルミニウム、チタンまたはタンタルであることを特徴と
する半導体装置。
【請求項４】絶縁表面上に形成され、一対の不純物領域
に挟まれたチャネル形成領域を含むシリコン半導体膜
と、前記シリコン半導体膜上に形成されたゲイト絶縁膜と、前記ゲイト絶縁膜上に形成されたゲイト電極とを有する
半導体装置であって、前記ゲイト電極はアルミニウムを含む第１層と、前記第
１層に接して形成された窒化チタンを含む第２層を有
し、前記第２層は前記ゲイト絶縁膜に接していることを特徴
とする半導体装置。
【請求項５】絶縁表面上に形成され、一対の不純物領域
に挟まれたチャネル形成領域を含むシリコン半導体膜
と、前記シリコン半導体膜上に形成されたゲイト絶縁膜と、前記ゲイト絶縁膜上に形成されたゲイト電極とを有する
半導体装置であって、前記ゲイト電極はアルミニウムを含む第１層と、前記第
１層に接して形成された窒化チタンを含む第２層を有
し、前記第２層は前記ゲイト絶縁膜に接し、前記ゲイト絶縁膜は酸化珪素を有することを特徴とする
半導体装置。
【請求項６】請求項１乃至５のいずれか一において、前
記シリコン半導体膜は結晶性を有することを特徴とする
半導体装置。
【請求項７】請求項１乃至６のいずれか一において、前
記半導体装置が液晶表示装置、ＳＯＩ集積回路、マイク
ロプロセッサー、マイクロコンピューターまたは半導体
メモリーに用いられたことを特徴とする電子装置。