JP4115158B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4115158B2
JP4115158B2 JP2002121757A JP2002121757A JP4115158B2 JP 4115158 B2 JP4115158 B2 JP 4115158B2 JP 2002121757 A JP2002121757 A JP 2002121757A JP 2002121757 A JP2002121757 A JP 2002121757A JP 4115158 B2 JP4115158 B2 JP 4115158B2
Authority
JP
Japan
Prior art keywords
region
gettering
island
semiconductor layer
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002121757A
Other languages
English (en)
Other versions
JP2003318194A (ja
Inventor
直樹 牧田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002121757A priority Critical patent/JP4115158B2/ja
Priority to TW092109060A priority patent/TWI266421B/zh
Priority to KR10-2003-0026105A priority patent/KR100515279B1/ko
Priority to CNB031243878A priority patent/CN1242489C/zh
Priority to US10/421,841 priority patent/US7612375B2/en
Publication of JP2003318194A publication Critical patent/JP2003318194A/ja
Application granted granted Critical
Publication of JP4115158B2 publication Critical patent/JP4115158B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ)を備えた半導体装置およびその製造方法に関する。更に詳しく言えば、非晶質半導体膜を結晶化することによって作製した結晶性領域をチャネル形成領域等として有する薄膜トランジスタを備えた半導体装置およびその製造方法に関する。本発明は、特に、アクティブマトリクス型の液晶表示装置や有機ＥＬ表示装置、密着型イメージセンサー、三次元ＩＣなどに好適に利用される。
【０００２】
【従来の技術】
近年、大型で高解像度の液晶表示装置や有機ＥＬ表示装置、高速で高解像度の密着型イメージセンサー、三次元ＩＣなどへの実現に向けて、ガラス等の絶縁基板上や、絶縁膜上に高性能な半導体素子を形成する試みがなされている。特に、同一基板上に画素部と駆動回路が設けられた液晶表示装置はパーソナルコンピュータ（ＰＣ)向けのモニターとしてだけでなく、一般家庭の中に進出し始めている。例えば、ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ)の代わりにテレビジョンとして液晶ディスプレイが、また、娯楽として映画を観たりゲームをしたりするためのフロントプロジェクタが、一般家庭に導入されるようになり、液晶表示装置の市場規模はかなりの勢いで大きくなってきている。更に、ガラス基板上にメモリ回路やクロック発生回路等のロジック回路を内蔵したシステムオンパネルの開発もさかんに進められている。
【０００３】
高解像度な画像表示を行うために画素に書き込む情報量が増え、更にその情報は短時間で書き込まれなければ、高精細な表示のための膨大な情報量を有する画像を動画表示したりすることは不可能である。そこで、駆動回路に用いられるＴＦＴには、高速動作が求められている。高速動作を可能にするためには、高い電界効果移動度を得られる良質な結晶性を有する結晶質半導体膜を用いてＴＦＴを実現することが求められている。
【０００４】
ガラス基板上に良好な結晶質半導体膜を得る方法として、本発明者らは、非晶質半導体膜に結晶化を促進する作用を有する金属元素を添加した後、加熱処理を施すことにより、従来より低温・短時間の加熱処理で、結晶の配向性が揃った良好な半導体膜が得られる技術を開発している。
【０００５】
しかし、触媒元素を用いて得られた結晶質ケイ素膜をそのまま半導体層として用いて作製されたＴＦＴには、オフ電流が突発的に増加してしまうという問題がある。触媒元素が半導体膜中で不規則に偏析すること、特に結晶粒界においてこの偏析が顕著に確認され、この触媒元素の偏析が、電流の逃げ道（リークパス)となり、これが原因でオフ電流の突発的な増加を引き起こしているのではないかと考えられる。そこで、結晶質ケイ素膜の作製工程の後、触媒元素を半導体膜中から移動させて、半導体膜中の触媒元素濃度を低減させる必要がある。以後、この触媒元素を取り除く工程をゲッタリング工程と称する。
【０００６】
このゲッタリング工程に関しては、様々な方法が提案されている。特開平１０−２７０３６３号公報では、触媒元素によって結晶化されたケイ素に対して、その一部にリンなど５族Ｂ（リン等)の元素を選択的に導入し、加熱処理を行うことで、５族Ｂの元素が導入された領域に触媒元素を移動（ゲッタリング)させる技術が開示されている。この技術によれば、５族Ｂ元素が導入された領域以外の領域（すなわち触媒元素がゲッタリングによって低濃度化した領域)を使用して半導体装置の活性領域が形成されている。
【０００７】
また、特開平１１−４０４９９号公報は、５族Ｂ元素が選択的に導入された領域に対してレーザ光などの強光照射を行い、その後に加熱処理を行うことで、より触媒元素をゲッタリングする効果を高める技術が開示している。
【０００８】
更に、特開平１１−５４７６０号公報は、５族Ｂ元素に加えて３族Ｂ元素（ボロン等)も導入することにより、触媒元素に対するゲッタリング効果を高める技術を開示している。
【０００９】
【発明が解決しようとする課題】
従来のゲッタリング工程における第１の問題点は、ゲッタリングのための工程付加によってプロセスが複雑化し、製造コストが上昇することにある。この問題の解決策として、ＴＦＴ活性領域中から触媒元素を全て取り除くのではなく、ＴＦＴ活性領域のソース領域またはドレイン領域となる領域に触媒元素を移動させ、チャネル領域から触媒元素を取り除く方法が考えられた。
【００１０】
この方法では、触媒元素を集める領域（本明細書において「ゲッタリング領域」と称する。)として、ソース領域またはドレイン領域となる領域を用いる。このため、触媒元素を移動させる作用を有する周期表第５族Ｂに属する元素（代表的には、リン、ヒ素等：ｎ型を付与する不純物元素でもある)をソース・ドレイン領域に高濃度に添加し、加熱処理を施している。この加熱処理によって、触媒元素はソース・ドレイン領域に移動し、チャネル形成領域に含まれる触媒元素濃度が低減する。このとき、特開平１１−５４７６０号公報に教示されているように、周期表３族Ｂに属する不純物元素（代表的には、ボロン、アルミニウム等：ｐ型を付与する不純物元素でもある)をソース・ドレイン領域に高濃度に添加することで、より高いゲッタリング効果が期待できる。
【００１１】
しかし、ソース領域またはドレイン領域をゲッタリング領域として使用する場合、ｎチャネル型ＴＦＴにおいては、ｎ型を付与する５族Ｂに属する元素（リン等)が単独でゲッタリング元素として作用するが、ｐチャネル型ＴＦＴにおいては、ｐ型を付与する３族Ｂに属する元素（ボロン等)のみではゲッタリング元素として作用しない。このため、ｐチャネル型ＴＦＴのソース領域またはドレイン領域にもゲッタリング元素としてｎ型を付与する５族Ｂに属する元素（リン等)を添加する必要がある。すなわち、ｐチャネル型ＴＦＴにおいては、触媒元素に対するゲッタリング処理のために高濃度にｎ型を付与する不純物元素が添加された領域をｐ型に反転させる（カウンタードープという)必要があった。そして、ｐチャネル型ＴＦＴの半導体層において、ｎ型をｐ型に反転させるためには、ｎ型不純物元素の１．５〜３倍のｐ型不純物元素を添加しなければならない。したがって、ゲッタリング効果を上げるためにｎ型を付与する５族Ｂに属する元素（リン等)の添加量を上げると、ｐ型を付与する３族Ｂに属する元素（ボロン等)の添加量も非常識なレベルに上げる必要があり、ドーピング装置の処理能力を大きく圧迫し、到底量産可能なプロセスではなかった。
【００１２】
更には、ゲッタリング効果としては、ｎ型を付与する５族Ｂに属する元素（リン等)に加えてｐ型を付与する３族Ｂに属する元素（ボロン等)も添加した方が高まるため、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとではゲッタリング能力が均一でないという問題もあった。ゲッタリング能力に差があると、半導体膜中に含まれている触媒元素がゲッタリング領域に移動する効率がｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとで異なるため、素子特性にバラツキが生じてしまう原因の１つとなってしまっていた。
【００１３】
また、ｎ型を付与する５族Ｂに属する元素（リン等)のみによってゲッタリングを行うｎチャネル型ＴＦＴではゲッタリング効果が十分ではなく、ＴＦＴチャネル領域における触媒元素の残留量はまだ十分には低減できていない。本発明者らが、実際に特開平１０−２７０３６３号公報や特開平１１−４０４９９号公報に記載されている方法を用いて実験を行い、ＴＦＴ素子を試作したところ、それぞれ若干の効果の違いは見られるが、数％程度の確率でＴＦＴオフ時のリーク電流が非常に大きい不良ＴＦＴが出現した。そして、その不良ＴＦＴにおける原因を解析すると、チャネル領域とドレイン領域との接合部に、触媒元素によるシリサイドが存在していることが確認された。よって、前記公報の技術では、十分に触媒元素をゲッタリングできておらず、高性能なＴＦＴ素子は一部確率的に作製できても、不良率が高く、また信頼性も悪く、量産できるような技術ではなかった。
【００１４】
これに対して、特開平１１−５４７６０号公報に記載されている技術のように、ｎチャネル型ＴＦＴにも、５族Ｂに属する不純物元素および族Ｂに属する不純物元素の両方を添加することで、よりゲッタリング効果を高めることはできる。しかし、この場合、ｎチャネル型ＴＦＴにおいては、ｎ型不純物元素をｐ型不純物元素より高い濃度で添加しなければならない。一方、ｐチャネル型ＴＦＴにおいては、逆にｐ型不純物元素をｎ型不純物元素より高い濃度で添加しなければならない。したがって、製造工程が非常に複雑化する。加えて、導電型の異なる半導体層におけるゲッタリング領域で添加される不純物の濃度が異なるため、ゲッタリング効率がｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとで異なるという問題は解決することができない。
【００１５】
更に、ＴＦＴオフ動作時にリーク電流が増大するという現象は、チャネル領域とドレイン領域との接合部に存在する触媒元素の偏析によって主に生じることが判明している。したがって、ソース領域およびドレイン領域をゲッタリング領域として利用すると、チャネル領域とソース・ドレイン領域の接合部は、ゲッタリング領域と非ゲッタリング領域との境界でもあるため、触媒元素によるＴＦＴオフ動作時のリーク電流増大を抑えることは難しい。
【００１６】
本発明は上記の問題を鑑みてなされたものであり、本発明の主たる目的は、良質な結晶性半導体領域を用いて薄膜トランジスタを作製し、良好な特性を有する半導体装置を提供することにある。
【００１７】
【課題を解決するための手段】
チャネル形成領域、ソース領域、およびドレイン領域を含む結晶質領域を備えた半導体層と、前記チャネル形成領域の導電性を制御するゲート電極と、前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜とを有する薄膜トランジスタを備えた半導体装置であって、前記半導体層は、前記結晶質領域の外側に形成されたゲッタリング領域を含んでいる。
【００１８】
ある好ましい実施形態において、前記ゲッタリング領域は、非晶質部分を有している。
【００１９】
ある好ましい実施形態において、前記ゲッタリング領域は、非晶質状態にある。
【００２０】
ある好ましい実施形態において、前記ゲッタリング領域は、前記チャネル形成領域、前記ソース領域、前記ドレイン領域に比べて、非晶質成分が多く結晶質成分が少ない。
【００２１】
ある好ましい実施形態において、前記半導体層は、Ｓｉから形成されており、前記ゲッタリング領域は、前記チャネル形成領域に比べて、ラマン分光スペクトルにおける非晶質ＳｉのＴＯフォノンピークＰａと結晶ＳｉのＴＯフォノンピークＰｃとの比Ｐａ／Ｐｃが相対的に大きい。
【００２２】
ある好ましい実施形態において、前記ゲッタリング領域は、前記ソース領域または前記ドレイン領域に比べて、ラマン分光スペクトルにおける非晶質ＳｉのＴＯフォノンピークＰａと結晶ＳｉのＴＯフォノンピークＰｃとの比Ｐａ／Ｐｃが相対的に大きい。
【００２３】
ある好ましい実施形態において、前記ゲッタリング領域は、前記チャネル形成領域と隣接していない。
【００２４】
ある好ましい実施形態において、前記ゲッタリング領域は、各薄膜トランジスタを電気的に接続する配線が前記半導体層と接触する部分より外側に位置している。
【００２５】
ある好ましい実施形態において、前記ゲッタリング領域は、前記半導体層の外縁部に形成されており、各薄膜トランジスタを電気的に接続する配線が前記半導体層と接触する部分は、前記ゲッタリング領域の一部を含んだ領域および前記結晶性領域を含む領域である。
【００２６】
ある好ましい実施形態において、前記ゲッタリング領域は、前記半導体層の外縁部に形成されており、各薄膜トランジスタを電気的に接続する配線が前記半導体層と接触する部分は、前記結晶性領域内である。
【００２７】
ある好ましい実施形態において、前記半導体層の１つに対して複数の薄膜トランジスタが割り当てられており、前記複数の薄膜トランジスタによって前記ソース領域またはドレイン領域が共有され、前記ゲッタリング領域は、前記複数の薄膜トランジスタによって共有された前記ソース領域またはドレイン領域に隣接する位置に形成されている。
【００２８】
ある好ましい実施形態において、前記ゲッタリング領域は、前記半導体層の外縁部および前記ソース領域または前記ドレイン領域に挟まれた領域に形成されており、各薄膜トランジスタを電気的に接続する配線が前記半導体層と接触する部分は、前記ゲッタリング領域の一部を含んだ領域および前記結晶性領域を含む領域である。
【００２９】
ある好ましい実施形態において、前記ゲッタリング領域は、前記半導体層の外縁部および前記ソース領域または前記ドレイン領域に挟まれた領域に形成されており、各薄膜トランジスタを電気的に接続する配線が前記半導体層と接触する部分は、前記結晶性領域内である。
【００３０】
本発明の他の半導体装置は、チャネル形成領域、ソース領域、およびドレイン領域を含む結晶質領域を備えた半導体層と、前記チャネル形成領域の導電性を制御するゲート電極と、前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜とを有するｎチャネル型薄膜トランジスタ、およびチャネル形成領域、ソース領域、およびドレイン領域を含む結晶質領域を備えた半導体層と、前記チャネル形成領域の導電性を制御するゲート電極と、前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜とを有するｐチャネル型薄膜トランジスタを備えた半導体装置であって、前記半導体層は、前記結晶質領域の外側に形成されたゲッタリング領域を含んでいる。
【００３１】
ある好ましい実施形態において、前記ゲッタリング領域は、非晶質部分を有している。
【００３２】
ある好ましい実施形態において、前記ゲッタリング領域は、非晶質状態にある。
【００３３】
ある好ましい実施形態において、前記ゲッタリング領域は、前記チャネル形成領域、前記ソース領域、前記ドレイン領域に比べて、非晶質成分が多く結晶質成分が少ない。
【００３４】
ある好ましい実施形態において、前記半導体層は、Ｓｉから形成されており、前記ゲッタリング領域は、前記チャネル形成領域に比べて、ラマン分光スペクトルにおける非晶質ＳｉのＴＯフォノンピークＰａと結晶ＳｉのＴＯフォノンピークＰｃとの比Ｐａ／Ｐｃが相対的に大きい。
【００３５】
ある好ましい実施形態において、前記ゲッタリング領域は、前記ソース領域または前記ドレイン領域に比べて、ラマン分光スペクトルにおける非晶質ＳｉのＴＯフォノンピークＰａと結晶ＳｉのＴＯフォノンピークＰｃとの比Ｐａ／Ｐｃが相対的に大きい。
【００３６】
ある好ましい実施形態において、前記ｎチャネル型ＴＦＴにおける前記活性領域の幅Ｗに対する前記ゲッタリング領域の面積Ｓの比Ｓ／Ｗが、前記ｐチャネル型ＴＦＴにおける前記活性領域の幅Ｗに対する前記ゲッタリング領域の面積Ｓの比Ｓ／Ｗと概略等しい。
【００３７】
ある好ましい実施形態において、前記ｎチャネル型ＴＦＴにおける前記ソース領域またはドレイン領域とチャネル部との接合部から前記ゲッタリング領域までの距離Ｌが、前記ｐチャネル型ＴＦＴにおける前記ソース領域またはドレイン領域とチャネル部との接合部から前記ゲッタリング領域までの距離Ｌと概略等しい。
【００３８】
ある好ましい実施形態において、前記ゲッタリング領域は、ｎ型を付与する周期表第５族Ｂに属する不純物元素、および、ｐ型を付与する周期表第３族Ｂに属する不純物元素を含有する。
【００３９】
ある好ましい実施形態において、前記ゲッタリング領域におけるｎ型を付与する不純物元素の濃度は１×１０19〜１×１０21ａｔｏｍｓ／ｃｍ3の範囲内にあり、ｐ型を付与する不純物元素の濃度は１．５×１０19〜３×１０21ａｔｏｍｓ／ｃｍ3の範囲内にある。
【００４０】
ある好ましい実施形態において、前記ゲッタリング領域において、ｐ型を付与する不純物元素の濃度は、ｎ型を付与する不純物元素の濃度の１．５〜３倍である。
【００４１】
ある好ましい実施形態において、前記ゲッタリング領域には、Ａｒ、Ｋｒ、およびＸｅからなる群から選択された少なくとも１種類の希ガス元素がドープされている。
【００４２】
ある好ましい実施形態において、前記ゲッタリング領域には、１×１０19〜３×１０21ａｔｏｍｓ／ｃｍ3の濃度の希ガス元素がドープされている。
【００４３】
ある好ましい実施形態において、前記ゲッタリング領域には、前記触媒元素として、Ｎｉ、Ｃｏ、Ｓｎ、Ｐｂ、Ｐｄ、Ｆｅ、およびＣｕからなる群から選択された少なくとも１種の元素が存在している。
【００４４】
ある好ましい実施形態において、前記ゲッタリング領域には、前記触媒元素が１×１０19ａｔｏｍｓ／ｃｍ3以上の濃度で存在している。
【００４５】
ある好ましい実施形態において、前記ゲート電極は、Ｗ、Ｔａ、Ｔｉ、およびＭｏからなる群から選択された少なくとも１種の材料から形成されている。
【００４６】
本発明による半導体装置の製造方法は、結晶化を促進する触媒元素が少なくとも一部に添加された非晶質半導体膜を用意する工程と、前記非晶質半導体膜に対して第１の加熱処理を行うことにより、前記非晶質半導体膜の少なくとも一部を結晶化し、結晶質領域を含む半導体膜を得る工程と、前記半導体膜をパターニングすることにより、それぞれが結晶質領域を備えた複数の島状半導体層を形成する工程と、前記島状半導体層においてソース領域およびドレイン領域が形成される部分以外の部分に対して選択的にゲッタリング元素を添加し、非晶質化したゲッタリング領域を形成する工程と、第２の加熱処理を行うことにより、前記島状半導体層中の前記触媒元素の少なくとも一部を前記ゲッタリング領域に移動させる工程とを包含する。
【００４７】
ある好ましい実施形態において、前記ゲッタリング領域を非晶質状態に保持する。
【００４８】
ある好ましい実施形態において、前記第２の加熱処理を行う前に、前記島状半導体層の選択された部分にｎ型不純物および／またはｐ型不純物をドープする工程を更に包含する。
【００４９】
ある好ましい実施形態において、前記ｎ型不純物および／またはｐ型不純物をドープする工程は、前記ゲッタリング元素を添加する工程の前に行う。
【００５０】
ある好ましい実施形態において、前記ｎ型不純物および／またはｐ型不純物をドープする工程は、前記ゲッタリング元素を添加する工程の後に行う。
【００５１】
ある好ましい実施形態において、前記島状半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記島状半導体層のうち前記ゲート電極に覆われていない領域に対してｎ型不純物および／またはｐ型不純物をドープする工程とを包含する。
【００５２】
ある好ましい実施形態において、前記ゲッタリング元素は、Ａｒ、Ｋｒ、およびＸｅからなる群から選択された少なくとも１種の元素を含む。
【００５３】
ある好ましい実施形態において、前記ゲッタリング元素は、ｎ型を付与する周期表第５族Ｂに属する不純物元素、およびｐ型を付与する周期表第３族Ｂに属する不純物元素を含む。
【００５４】
ある好ましい実施形態において、前記ゲッタリング領域における前記ゲッタリング元素の濃度を１×１０19〜３×１０21ａｔｏｍｓ／ｃｍ3の範囲内に調節する。
【００５５】
本発明による他の半導体装置の製造方法は、結晶化を促進する触媒元素が少なくとも一部に添加された非晶質半導体膜を用意する工程と、前記非晶質半導体膜に対して第１の加熱処理を行うことにより、前記非晶質半導体膜の少なくとも一部を結晶化し、結晶質領域を含む半導体膜を得る工程と、前記半導体膜をパターニングすることにより、それぞれが結晶質領域を備えた複数の島状半導体層を形成する工程と、前記島状半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記島状半導体層の選択された部分に対して、不純物を添加することにより、前記島状半導体層においてソース領域およびドレイン領域が形成される部分以外の部分に非晶質化したゲッタリング領域を形成するドーピング工程と、第２の加熱処理を行うことにより、前記島状半導体層中の前記触媒元素の少なくとも一部を前記ゲッタリング領域に移動させる工程とを包含する。
【００５６】
ある好ましい実施形態において、前記ドーピング工程は、前記島状半導体層のうち、ｎチャネル型薄膜トランジスタのソース領域、ドレイン領域、およびゲッタリング領域が形成される部分と、前記島状半導体層のうち、ｐチャネル型薄膜トランジスタのゲッタリング領域が形成される部分とに対して、ｎ型を付与する不純物元素を添加するｎ型ドーピング工程と、前記ｎ型ドーピング工程の後、前記島状半導体層のうち、ｐチャネル型薄膜トランジスタのソース領域、ドレイン領域、およびゲッタリング領域が形成される部分と、前記島状半導体層のうち、ｎチャネル型薄膜トランジスタのゲッタリング領域が形成される部分とに対して、ｐ型を付与する不純物元素を添加するｐ型ドーピング工程とを包含する。
【００５７】
ある好ましい実施形態において、前記ドーピング工程は、前記島状半導体層のうち、ｐチャネル型薄膜トランジスタのソース領域、ドレイン領域、およびゲッタリング領域が形成される部分と、前記島状半導体層のうち、ｎチャネル型薄膜トランジスタのゲッタリング領域が形成される部分とに対して、ｐ型を付与する不純物元素を添加するｐ型ドーピング工程と、前記ｐ型ドーピング工程の後、前記島状半導体層のうち、ｎチャネル型薄膜トランジスタのソース領域、ドレイン領域、およびゲッタリング領域が形成される部分と、前記島状半導体層のうち、ｐチャネル型薄膜トランジスタのゲッタリング領域が形成される部分とに対して、ｎ型を付与する不純物元素を添加するｎ型ドーピング工程とを包含する。
【００５８】
本発明による更に他の半導体装置の製造方法は、結晶化を促進する触媒元素が少なくとも一部に添加された非晶質半導体膜を用意する工程と、前記非晶質半導体膜に対して第１の加熱処理を行うことにより、前記非晶質半導体膜の少なくとも一部を結晶化し、結晶質領域を含む半導体膜を得る工程と、前記半導体膜をパターニングすることにより、それぞれが結晶質領域を備えた複数の島状半導体層を形成する工程と、前記島状半導体層上にゲート絶縁膜を形成する工程と、前記島状半導体層のうち、ｎチャネル型薄膜トランジスタが形成される部分のゲート絶縁膜上に第１のゲート電極を形成し、ｐチャネル型薄膜トランジスタが形成される部分のゲート絶縁膜上に第２のゲート電極を形成する工程と、前記第１のゲート電極および前記第２のゲート電極をマスクにして、前記島状半導体層にｎ型を付与する不純物元素を添加し、ｎチャネル型薄膜トランジスタのためのソース領域、ドレイン領域およびゲッタリング領域を形成するとともに、ｐチャネル型薄膜トランジスタのためのゲッタリング領域を形成する工程と、ｎチャネル型薄膜トランジスタの島状半導体層の一部を露出するマスクを前記第１のゲート電極を覆うように形成するとともに、ｐチャネル型薄膜トランジスタのための第３のゲート電極を規定するマスクを前記第２のゲート電極上に形成する工程と、前記マスクを用いて、前記第２のゲート電極を加工し、前記第３のゲート電極を形成する工程と、前記島状半導体層のうち、前記マスクおよび前記第３のゲート電極に覆われていない部分に対して、ｐ型を付与する不純物元素を添加することにより、ｎチャネル型薄膜トランジスタのための非晶質化したゲッタリング領域を形成するとともに、ｐチャネル型薄膜トランジスタのソース領域、ドレイン領域および非晶質化したゲッタリング領域を形成する工程と、ｐ型を付与する不純物元素およびｎ型を付与する不純物元素の両方がドープされることによって非晶質化した前記ゲッタリング領域に、前記島状半導体層中の前記触媒元素の少なくとも一部を移動させるため、第２の加熱処理を行う工程とを包含する。
【００５９】
本発明による更に他の半導体装置の製造方法は、結晶化を促進する触媒元素が少なくとも一部に添加された非晶質半導体膜を用意する工程と、前記非晶質半導体膜に対して第１の加熱処理を行うことにより、前記非晶質半導体膜の少なくとも一部を結晶化し、結晶質領域を含む半導体膜を得る工程と、前記半導体膜をパターニングすることにより、それぞれが結晶質領域を備えた複数の島状半導体層を形成する工程と、前記島状半導体層上にゲート絶縁膜を形成する工程と、前記島状半導体層のうち、ｐチャネル型薄膜トランジスタが形成される部分のゲート絶縁膜上に第１のゲート電極を形成し、ｎチャネル型薄膜トランジスタが形成される部分のゲート絶縁膜上に第２のゲート電極を形成する工程と、前記第１のゲート電極および前記第２のゲート電極をマスクにして、前記島状半導体層にｎ型を付与する不純物元素を添加し、ｐチャネル型薄膜トランジスタのためのソース領域、ドレイン領域およびゲッタリング領域を形成するとともに、ｎチャネル型薄膜トランジスタのためのゲッタリング領域を形成する工程と、ｐチャネル型薄膜トランジスタの島状半導体層の一部を露出するマスクを前記第１のゲート電極を覆うように形成するとともに、ｎチャネル型薄膜トランジスタのための第３のゲート電極を規定するマスクを前記第２のゲート電極上に形成する工程と、前記マスクを用いて、前記第２のゲート電極を加工し、前記第３のゲート電極を形成する工程と、前記島状半導体層のうち、前記マスクおよび前記第３のゲート電極に覆われていない部分に対して、ｎ型を付与する不純物元素を添加することにより、ｐチャネル型薄膜トランジスタのための非晶質化したゲッタリング領域を形成するとともに、ｎチャネル型薄膜トランジスタのソース領域、ドレイン領域および非晶質化したゲッタリング領域を形成する工程と、ｎ型を付与する不純物元素およびｐ型を付与する不純物元素の両方がドープされることによって非晶質化した前記ゲッタリング領域に、前記島状半導体層中の前記触媒元素の少なくとも一部を移動させるため、第２の加熱処理を行う工程とを包含する。
【００６０】
ある好ましい実施形態において、前記ゲッタリング領域にドープするｎ型不純物元素の濃度を１×１０19〜１×１０21ａｔｏｍｓ／ｃｍ3に設定し、前記ゲッタリング領域にドープするｐ型不純物元素の濃度を１．５×１０19〜３×１０21ａｔｏｍｓ／ｃｍ3に設定する。
【００６１】
前記半導体層は、Ｓｉから形成されており、前記島状半導体層の一部を非晶質化させる工程は、ラマン分光スペクトルにおける非晶質ＳｉのＴＯフォノンピークＰａと結晶ＳｉのＴＯフォノンピークＰｃとの比Ｐａ／Ｐｃが、前記チャネル形成領域に比べて前記ゲッタリング領域で相対的に大きくなるように行う。
【００６２】
ある好ましい実施形態において、前記第２の加熱処理の後、前記ゲッタリング領域以外の領域とコンタクトする配線を形成する工程を更に包含する。
【００６３】
ある好ましい実施形態において、前記第２の形状のゲート電極は、前記第３の形状のゲート電極より幅を広く形成する。
【００６４】
ある好ましい実施形態において、前記第２の加熱処理は、前記ゲッタリング領域が、結晶化（結晶回復)しないように行われる。
【００６５】
ある好ましい実施形態において、前記第２の加熱処理は、非晶質化された前記ゲッタリング領域が、前記チャネル形成領域、前記ソース領域、および前記ドレイン領域に比べて、非晶質成分が多く結晶質成分が少なくなるように行われる。
【００６６】
ある好ましい実施形態において、前記第２の加熱処理は、高速熱アニール（ＲＴＡ）処理によって行われる。
【００６７】
ある好ましい実施形態において、前記非晶質半導体膜を用意する工程は、開口部を有するマスクを前記非晶質半導体膜上に形成する工程と、前記開口部を通して前記触媒元素を前記非晶質半導体膜の選択された領域に添加する工程とを含んでいる。
【００６８】
ある好ましい実施形態において、前記ゲッタリング領域は、薄膜トランジスタのソース領域またはドレイン領域と隣接し、チャネル領域とは隣接しないように位置に形成する。
【００６９】
ある好ましい実施形態において、前記ゲッタリング領域は、電子または正孔が移動する領域以外の領域に形成する。
【００７０】
ある好ましい実施形態において、前記ゲッタリング領域は、前記島状半導体層と配線とを電気的に接続するためのコンタクト領域の中心よりも前記島状半導体層の外縁に近い位置に形成される。
【００７１】
ある好ましい実施形態において、前記ゲッタリング領域は、前記コンタクト領域と部分的にオーバラップしている。
【００７２】
ある好ましい実施形態において、前記触媒元素は、Ｎｉ、Ｃｏ、Ｓｎ、Ｐｂ、Ｐｄ、Ｆｅ、およびＣｕからなる群から選択された少なくとも１種の元素である。
【００７３】
ある好ましい実施形態において、前記第１の加熱処理の後、前記半導体膜にレーザ光を照射する工程を更に包含する。
【００７４】
ある好ましい実施形態において、前記第２の加熱処理により、前記島状半導体層にドープされた前記不純物の活性化を行う。
【００７５】
本発明の電子機器は、上記いずれかの半導体装置を備えていることを特徴とする。
【００７６】
ある好ましい実施形態では、前記半導体装置を用いて表示動作が実行される表示部を備えている。
【００７７】
【発明の実施の形態】
触媒元素のゲッタリングは、異なる２種類のメカニズムを利用して行われる。第１のゲッタリングメカニズムは、ある領域における触媒元素の固溶度を他の領域における触媒元素の固溶度よりも高めた場合、高い固溶度を示す領域へ触媒元素が移動する現象に基づいている。第２のゲッタリングメカニズムは、触媒元素をトラップするような欠陥あるいは局所的な偏析サイトを特定領域に形成した場合、その特定領域に触媒元素が移動し、トラップされる現象に基づいている。
【００７８】
特開平１０−２７０３６３号公報に記載されている技術は、第１のゲッタリングメカニズムを利用するものであり、触媒元素の移動を引き起こす作用を持つ元素（周期表第５族Ｂに属する元素)をケイ素膜に導入し、その領域での触媒元素に対する固溶度を上昇させている。これに対して、特開平８−２１３３１７号公報に記載されている技術は、第２のゲッタリングメカニズムを利用するものであり、非晶質領域の格子欠陥を触媒元素をトラップする局所的な偏析サイトとし機能させている。
【００７９】
本発明者らの実験によると、触媒元素がゲッタリング領域に移動する効率（ゲッタリング効率)は、第１のゲッタリングメカニズムによる場合に比べて、第２のゲッタリングメカニズムによる場合の方が高く、チャネル領域中に残留する触媒元素量をより低減できることがわかってきた。
【００８０】
しかしながら、第２のゲッタリングメカニズムの方がゲッタリング効率が高いことがわかっても、非晶質領域の電気抵抗は結晶質領域に比べて高いため、ＴＦＴ活性領域のソース・ドレイン領域を非晶質のゲッタリング領域として用いる場合は、非晶質領域を最終的には結晶化する必要がある。このため、特開平８−２１３３１７号公報に記載されている技術では、ゲッタリング領域に対してレーザ光を照射する方法などによって結晶化する工程が必要となる。しかし、レーザ光照射装置は、高価であると共に、構造が複雑であり、メンテナンス性も良くないため、製造コストが大きくなると共に、良品率を低下させる原因にもなる。
【００８１】
また、ソース・ドレイン領域をゲッタリング領域として利用する場合、チャネル領域とソース・ドレイン領域との間のＰＮ接合部は、ゲッタリング領域と非ゲッタリング領域との境界でもあり、ＰＮ接合部に存在する触媒元素の偏析を取り除くことができない。
【００８２】
また、非晶質状態のゲッタリング領域を最終的に結晶化してしまうと、その後のゲッタリング作用は小さくなる。このため、非晶質状態のゲッタリング領域に移動していた触媒元素が、ゲッタリング領域が結晶化された後の製造工程で、チャネル領域へ移動（逆流)することがある。このような触媒元素の逆流は、製造工程途中に生じない場合でも、ＴＦＴの駆動時に発生する熱によって生じる可能性があり、長期信頼性を低下させるおそれがある。
【００８３】
ＴＦＴの活性領域にゲッタリング領域を設ける場合には、ＴＦＴ完成後においてもゲッタリング領域を非晶質状態に維持し、ＴＦＴの動作時においてもゲッタリング能力を失わないようにしておくことが望ましい。
【００８４】
そこで、本発明では、非晶質成分を有するように構成されていたゲッタリング領域を最終的な結晶化することなく、非晶質化された状態に保持する。また、このようなゲッタリング領域の持つ高い電気抵抗がＴＦＴ特性や配線とのコンタクト特性を劣化させないように、ゲッタリンク領域の配置に工夫している。すなわち、ＴＦＴのキャリア（電子または正孔)の移動を妨げない位置にゲッタリング領域を配置している。
【００８５】
本発明では、製造工程が終了した後も、非晶質成分を有するゲッタリング領域が活性領域中に存在し、ＴＦＴの動作時においても高いゲッタリング効率を実現できるため、半導体装置の信頼性が向上している。 活性領域内において、ソース・ドレイン領域とゲッタリング領域とを別の位置に設けたことにより、ソース・ドレイン領域にドープすべきｎ型不純物やｐ型不純物の添加量を最適に設定することができる。その結果、プロセスマージンが拡がると共に、ドーピング装置のスループットを大きく向上することができる。また、ソース・ドレイン領域の抵抗を低くし、ＴＦＴのオン特性を向上することができる。
【００８６】
島状半導体層のうち、ソース・ドレイン領域が形成される結晶質領域の外側にゲッタリング領域を設けることにより、ソース・ドレイン領域における触媒元素濃度も充分に低下する。このため、チャネル領域とソース・ドレイン領域とのｐｎ接合部に残存する触媒元素がリークパスを作る可能性もほとんどなくなる。その結果、本発明によれば、ＴＦＴのオフ動作時におけるリーク電流の増大を略完全に抑えることができ、高い信頼性を実現することができる。
【００８７】
なお、ソース・ドレイン領域も不純物注入によって非晶質化するが、その程度はゲッタリング領域に比べて小さい。前述した第２のゲッタリングメカニズムによってゲッタリングを行う場合、程度の高い非晶質を形成する必要があるため、ソース・ドレイン領域をゲッタリング領域として利用する従来技術においては、レーザ光をソース・ドレイン領域に照射するなどの特別の熱処理によってソース・ドレイン領域の結晶性を回復する必要がある。しかしながら、本発明では、各島状半導体層内においてゲッタリング領域とソース・ドレイン領域とを異なる位置に配置しているため、ソース・ドレイン領域の結晶性は通常の不純物活性化熱処理によって充分に回復される。また、そのような熱処理では、ゲッタリング領域の結晶性が回復しないが、前述したように、このことがＴＦＴ動作時にいてもゲッタリング機能を維持する上で重要な意味を持つ。
【００８８】
なお、結晶状態の測定評価手段としては、ラマン分光スペクトルにおける非晶質ＳｉのＴＯフォノンピークＰａと結晶ＳｉのＴＯフォノンピークＰｃとの比Ｐａ／Ｐｃを用いるのが有効である。すなわち、ゲッタリング領域が、チャネル領域、ソース・ドレイン領域に比べて、ラマン分光スペクトルにおける非晶質ＳｉのＴＯフォノンピークＰａと結晶ＳｉのＴＯフォノンピークＰｃとの比Ｐａ／Ｐｃが大きくなるように構成することで、本発明に必要なゲッタリング効率を確保することができる。
【００８９】
このように本発明によれば、触媒元素の偏析によるリーク電流の発生を抑制することができ、特に画素部のスイッチング素子や駆動回路のサンプリング素子やメモリー素子のように、オフ動作時の低リーク電流が要求されるＴＦＴで良好な特性が得られる。また、触媒元素を用いて結晶化を行った半導体膜は良好な結晶性を示すため、本発明のＴＦＴは、高い電界効果移動度を必要とする駆動回路の素子として用いる場合にも良好な特性を得ることができる。
【００９０】
触媒元素を用いて結晶化を行った半導体膜は良好な結晶性を示すため、本発明による半導体装置のＴＦＴは、高い電界効果移動度を必要とする駆動回路の素子として用いる場合にも良好な特性を発揮することができる。従来技術によって作製したＴＦＴでは、３％程度の確率で見られたＴＦＴオフ時のリーク電流の異常な増大現象が、本発明による半導体装置によれば全く見られなかった。
【００９１】
本発明の半導体装置を用いて作製した液晶表示装置では、従来法で頻発していた線状の表示むら（ドライバー部のサンプリングＴＦＴ起因)や、オフ時のリーク電流による画素欠陥も全く無く、表示品位を大きく向上する。しかも、良品率を高め、簡便な製造工程で実現できる。
【００９２】
本発明の好ましい実施形態では、各ＴＦＴを電気的に接続する配線が接続される領域（コンタクト領域)よりも半導体層の外縁部に近い位置にゲッタリング領域を形成する。こうすることにより、ＴＦＴのキャリア（電子または正孔)のパスを妨げない効率的な配置が実現でき、極力大きな面積のゲッタリング領域が実現可能である。
【００９３】
ただし、半導体層の外縁部にゲッタリング領域を形成し、上記コンタクト領域とゲッタリング領域とを部分的にオーバラップさせたとしても、ゲッタリング領域に邪魔されないキャリアパスを確保することができるため、ゲッタリング領域の比較的高い抵抗がＴＦＴのオン電流を大きく低下させることない。
【００９４】
もちろん、島状半導体層のうち、ゲッタリング領域を避けて結晶質部分にコンタクト領域を配置すれば、最も安定してＴＦＴのキャリアパスを確保することができ、高いオン電流を得ることができる。
【００９５】
複数のＴＦＴを同一基板上に配置し、クロックドインバーターやラッチ回路などの各種回路を形成する場合、レイアウト面積の効率的利用のためには、１つの半導体層（活性領域)を用いて複数のＴＦＴを形成することが好ましい。その場合、隣接するＴＦＴによって共有される部分にゲッタリング領域を設けることができる。この場合においても、ゲッタリング領域は、ＴＦＴのキャリアが移動する領域以外に形成されることが好ましい。例えば、半導体層の外縁部、およびソース・レイン領域に挟まれた領域にゲッタリング領域を配置することができる。
【００９６】
このような場合、コンタクト領域は、ゲッタリング領域以外の領域に配置されることが好ましいが、ＴＦＴのキャリアパスを確保できれば、コンタクト領域とゲッタリング領域とが部分的にオーバラップしてもよい。
【００９７】
同一基板上ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを形成する場合にも本発明を適用できる。ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとが同濃度の希ガス元素をゲッタリング元素として含有すれば、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴは略同等のゲッタリング能力をもつことになり、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴにおいてゲッタリング効率を揃えることができる。その結果、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの各々において残留する触媒元素の濃度が略同等となり、触媒元素の残留濃度に起因する素子特性のバラツキを低減することができる。更に、チャネル形成領域や、チャネル形成領域とソース・ドレイン領域との接合部において触媒元素の濃度を充分に低減することができる。
【００９８】
対をなすｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴにおいては、活性領域の幅Ｗに対するゲッタリング領域の面積Ｓの比Ｓ／Ｗを、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとで概等しく設定することが好ましい。また、ソース・ドレイン領域とチャネル部との間に形成される接合部からゲッタリング領域までの距離Ｌを、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとで概同一することが好ましい。
【００９９】
ＴＦＴのチャネル領域に存在する触媒元素に対するゲッタリング効果は、ゲッタリング領域のゲッタリング効率が最も支配的である。しかし、その他の要因として、ＴＦＴチャネル領域の幅に対するゲッタリング領域の面積の比率や、ＴＦＴチャネル領域からゲッタリング領域までの距離Ｌもゲッタリング効果に重要な影響を与えるパラメータである。
【０１００】
ゲッタリング領域の面積Ｓが大きくなるほど、ゲッタリング能力は増し、Ｓ／Ｗによってチャネル領域のゲッタリング効率が決定される。触媒元素をゲッタリング移動させるのに必要なゲッタリング距離（＝「距離Ｌ」)は、チャネル領域に対するゲッタリング効率に大きく影響する。
【０１０１】
ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとでＳ／ＷおよびＬを概略同一となるように設計し、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴにおいてゲッタリング効率をより完全に揃えることにより、ｎチャネル型ＴＦＴｐチャネル型ＴＦＴ共に残留する触媒元素濃度が略同等となるため、触媒元素の残留濃度に起因する素子特性のバラツキを低減することができる。
【０１０２】
ＴＦＴの活性領域は、ゲッタリング領域を除く領域において結晶性を有する結晶質ケイ素膜から形成されることが好ましい。結晶質ケイ素膜から形成した島状半導体層にチャネル領域などを形成することにより、安定したＴＦＴ特性が得られ、ＴＦＴにおけるオン特性とオフ特性とのバランスに優れる。製造工程も容易で、非常に扱いやすい材料でもある。結晶質ケイ素膜以外に本発明に適用可能な材質は、微結晶ケイ素膜や結晶質ゲルマニウム膜などがある。
【０１０３】
ゲッタリング能力を高めるため、ｎ型を付与する周期表第５族Ｂに属する不純物元素、および／または、ｐ型を付与する周期表第３族Ｂに属する不純物元素をゲッタリング領域に添加してもよい。５族Ｂ元素のみの添加によってもゲッタリング能力は向上するが、これに加えて３族Ｂ元素も添加した場合、より大きなゲッタリング効果が得られる。５族Ｂの元素としてＰ（燐)を選択し、３族Ｂ元素としてＢ（ホウ素)を用いた場合に最も高いゲッタリング効果が得られる。
【０１０４】
ゲッタリング領域にリンだけでなく、ホウ素をドープすると、ゲッタリングメカニズムが変わることがわかっている。
【０１０５】
リンのみをドープした場合、リンをドープしていない領域（非ゲッタリング領域)に比べて、リンをドープした領域における触媒元素の固溶度が上昇する。この場合、固溶度の差に起因した拡散移動型のゲッタリングが行われる。これに対し、リンおよびホウ素をゲッタリング領域にドープした場合、ゲッタリング領域に欠陥あるいは偏析サイトが形成されるため、ゲッタリング領域に触媒元素が析出し易くなる。後者の場合の方がゲッタリング能力は高いが、欠陥・偏析サイトによるゲッタリングであるため、結晶状態に対する依存性が大きい。欠陥・偏析サイトによるゲッタリングの効率は、ゲッタリング領域が非晶質成分を有するほど高くなる。
【０１０６】
ゲッタリング領域に含まれるｎ型不純物元素の濃度は、１×１０19〜１×１０21ａｔｏｍｓ／ｃｍ3であることが好ましく、ｐ型不純物の濃度は１．５×１０19〜３×１０21ａｔｏｍｓ／ｃｍ3であることが好ましい。これらの濃度範囲に含まれる不純物が添加されていれば、十分に高いゲッタリング効率が得られる。上記範囲を超える高い濃度の不純物を添加しても、ゲッタリング効率は飽和しており、余分な処理時間が必要となるだけでメリットは無い。
【０１０７】
ゲッタリング領域のｐ型不純物濃度は、ｎ型不純物の１．５〜３倍であることが好ましい。ｐ型不純物の効果が顕著になねため、拡散移動型ゲッタリング作用よりも、欠陥あるいは偏析によるゲッタリング作用が優勢になるためである。
【０１０８】
ゲッタリング領域に、Ａｒ、Ｋｒ、Ｘｅから選ばれた１種または複数種類の希ガス元素が含まれていると、そこで大きな格子間歪みが生じ、そこをゲッタリングサイトとして触媒元素のゲッタリング作用が強力に働く。５族Ｂ元素（リン等)は、半導体膜中での触媒元素の固溶度を上げることで、その部分をゲッタリング領域として機能させるが、希ガス元素は、これとは全く異なる作用で、より強力なゲッタリング作用をもつ。Ａｒ、Ｋｒ、Ｘｅから選ばれた１種または複数種類の希ガス元素であれば、十分なゲッタリング効果が得られる。希ガス元素の中でも、Ａｒを用いた時に最も大きな効果を得ることができる。
【０１０９】
活性領域のゲッタリング領域に添加される希ガス元素の濃度は、１×１０19〜３×１０21ａｔｏｍｓ／ｃｍ3とすることが好ましい。希ガス元素のゲッタリング領域中での濃度をこのような範囲内とすることにより、本発明のゲッタリング効果が好適に得られる。一方、希ガス元素のゲッタリング領域中での濃度が１×１０19ａｔｏｍｓ／ｃｍ3より少なければ、触媒元素に対するゲッタリング作用が見られなくなる。また、この濃度が３×１０21ａｔｏｍｓ／ｃｍ3より大きい場合は、ゲッタリング効果は飽和状態となると共に、ゲッタリング領域の膜質がポーラスになり、その領域での半導体層の剥がれなどの問題が生じる。
【０１１０】
次に、本発明の製造方法に関して述べる。
【０１１１】
本発明では、結晶化を促進する触媒元素が少なくとも一部に添加された非晶質半導体膜を用意する工程と、非晶質半導体膜に対して第１の加熱処理を行うことにより、非晶質半導体膜の少なくとも一部を結晶化し、結晶質領域を含む半導体膜を得る工程と、半導体膜をパターニングすることにより、それぞれが結晶質領域を備えた複数の島状半導体層を形成する工程と、島状半導体層の一部に選択的にゲッタリング元素を添加し、非晶質化したゲッタリング領域を形成する工程と、第２の加熱処理を行うことにより、島状半導体層中の前記触媒元素の少なくとも一部を前記ゲッタリング領域に移動させる工程とを行う。
【０１１２】
第２の加熱処理を行う前に、島状半導体層の選択された部分に対して、ソース・ドレイン領域形成などのために、ｎ型を付与する不純物元素（ｎ型不純物元素)および／またはｐ型を付与する不純物元素（ｐ型不純物元素)をドープする工程を行ってもよい。
【０１１３】
触媒元素を非晶質半導体膜に導入する際、まず開口部を有するマスクを非晶質半導体膜上に形成し、このマスク開口部を通して、非晶質半導体膜の選択された領域に触媒元素を添加してもよい。その後の第１の加熱処理により、触媒元素が選択的に添加された領域から、その周辺部へと横方向に結晶成長させ、結晶質半導体膜を形成することができる。これにより、結晶成長方向が略一方向にそろった良好な結晶質半導体膜を得ることができ、ＴＦＴの電流駆動能力をより高めることが可能である。
【０１１４】
なお、ゲッタリング元素の導入によって非晶質化した領域では、ダングリングボンドなどの欠陥が触媒元素に対する偏析サイトとなり、触媒元素をチャネル形成領域より移動させ、ゲッタリング領域でトラップする。この結果、半導体装置のチャネル形成領域およびソース・ドレイン領域、そしてその接合部（ｐｎ接合部)での触媒元素濃度は大きく低減し、半導体装置におけるオフ動作時のリーク電流の異常が無くなり、高い信頼性を得ることができる。
【０１１５】
ゲッタリング元素として、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種類の希ガス元素を選択し、これらの希ガス元素はイオンドーピングによって添加することが好ましい。ゲッタリング領域にこれらの希ガス元素が存在すると、そこで大きな格子間歪みが生じ、欠陥・偏析サイトによるゲッタリング作用が強力に働く。この効果は、イオンドーピングによって希ガス元素の添加が行われるとき、活性領域での結晶性がより崩れ、強く非晶質化されるため、顕著になる。また、これらの元素が非晶質ケイ素膜中に存在すると、非晶質ケイ素領域の結晶成長を阻害し、結晶成長（結晶核発生)までの潜伏期間が長くなり、結晶成長速度を遅らせる効果をもつ。そのため、非晶質化されたゲッタリング領域を、再結晶化させずにより非晶質状態のままで保つことができ、より大きなゲッタリング作用を得ることができる。
【０１１６】
前記ゲッタリング元素として、ｎ型を付与する周期表第５族Ｂに属する不純物元素およびｐ型を付与する周期表第３族Ｂに属する不純物元素を用い、イオンドーピングにより添加してもよい。このようにすることで、欠陥あるいは偏析サイトへのゲッタリングが優勢になる。
【０１１７】
本発明の製造方法の好ましい実施形態によれば、ソース・ドレイン領域を形成するための不純物ドーピングを利用して、ゲッタリング領域を形成することができる。このため、ゲッタリングのための付加工程（フォトリソ工程、ドーピング工程、アニール工程)が不要となる。その結果、製造工程を簡略化できることで、半導体装置の製造コストを低減することができるとともに、良品率の向上が図れる。
【０１１８】
本発明では、ｎチャネル型ＴＦＴ活性領域のソース領域、ドレイン領域、ゲッタリング領域およびｐチャネル型ＴＦＴ活性領域のゲッタリング領域に添加されるｎ型を付与する不純物元素の濃度は、１×１０19〜１×１０21ａｔｏｍｓ／ｃｍ3であることが好ましい。また、ｎチャネル型ＴＦＴ活性領域のゲッタリング領域、ｐチャネル型ＴＦＴ活性領域のソース領域、ドレイン領域およびゲッタリング領域に添加されるｐ型を付与する不純物元素の濃度は、１．５×１０19〜３×１０21ａｔｏｍｓ／ｃｍ3とすることが好ましい。このような濃度となるように前記添加工程を行うことで、十分なゲッタリング効率が得られ、ｎ型不純物とｐ型不純物とを併せた場合の欠陥あるいは偏析ゲッタリング作用が優勢になる。
【０１１９】
本発明では、ゲッタリング領域を非晶質化すると共に、ゲッタリング領域と、非ゲッタリング領域であるチャネル形成領域、ソース・ドレイン領域との相対関係が重要である。ゲッタリング領域が、チャネル領域、ソース・ドレイン領域に比べて、より非晶質成分が多くなるよう形成することで、本発明によるゲッタリング効率を確保することができる。具体的には、ラマン分光スペクトルにおける非晶質ＳｉのＴＯフォノンピークＰａと結晶ＳｉのＴＯフォノンピークＰｃとの比Ｐａ／Ｐｃを用いて結晶性（非晶質性)を評価することが有効である。
【０１２０】
触媒元素としては、Ｎｉ、Ｃｏ、Ｓｎ、Ｐｂ、Ｐｄ、Ｆｅ、Ｃｕから選ばれた１種または複数種の元素を用いることができる。これらの元素であれば、微量で結晶化助長の効果がある。特にＮｉを用いた場合に最も顕著な効果を得ることができる。この理由については、次のようなモデルが考えられる。触媒元素は単独では作用せず、ケイ素膜と結合しシリサイド化することで結晶成長に作用する。そのときの結晶構造が、非晶質ケイ素膜結晶化時に１種の鋳型のように作用し、非晶質ケイ素膜の結晶化を促すといったモデルである。Ｎｉは２つのＳｉとＮｉＳｉ2のシリサイドを形成する。ＮｉＳｉ2は螢石型の結晶構造を示し、その結晶構造は、単結晶ケイ素のダイヤモンド構造と非常に類似したものである。しかも、ＮｉＳｉ2はその格子定数が５．４０６Åであり、結晶シリコンのダイヤモンド構造での格子定数５．４３０Åに非常に近い値をもつ。よって、ＮｉＳｉ2は、非晶質ケイ素膜を結晶化させるための鋳型としては最高のものであり、本発明における触媒元素としては、特にＮｉを用いるのが最も望ましい。
【０１２１】
このような触媒元素を用いて本発明の半導体装置を作製した場合、最終的な半導体装置内のゲッタリング領域には、非晶質ケイ素膜の結晶化を促進する触媒元素として添加した上記の触媒元素が存在することになる。触媒元素の濃度は、ゲッタリング領域において、１×１０19ａｔｏｍｓ／ｃｍ3以上であるが、チャネル領域中の触媒元素濃度は、１×１０15〜１×１０17ａｔｏｍｓ／ｃｍ3程度の範囲内にまで低減される。このように、ゲッタリング領域の触媒元素濃度は、チャネル領域における触媒元素濃度に比べて２〜４桁も上昇している。
【０１２２】
触媒元素を用いた結晶化を行った後、そのようにして得られた結晶質半導体膜に対して、更にレーザ光を照射することが好ましい。レーザ光の照射により、結晶質部分と非晶質と部分の融点の相違から結晶粒界部や微小な残留非晶質領域（未結晶化領域)が集中的に処理される。
【０１２３】
触媒元素を導入し、結晶化した結晶質ケイ素膜は、柱状結晶で形成されており、その内部は単結晶状態であるため、レーザ光の照射により結晶粒界部が処理されると、基板全面にわたって単結晶状態に近い良質の結晶質ケイ素膜が得られ、結晶性が大きく改善される。この結果、ＴＦＴのオン特性は大きく向上し、電流駆動能力が向上した半導体装置を実現できる。
【０１２４】
ゲッタリングのために行う加熱熱処理を利用して、活性領域に添加されたｎ型不純物元素またはｐ型不純物元素の活性化も同時に行うことが好ましい。この加熱処理により、ゲッタリングと活性化とを同時に行えば、工程数が短縮される結果、製造プロセスが簡略化でき、製造コストが削減できる。
【０１２５】
ゲッタリングのための加熱処理をゲート電極形成後に行う場合、ＴＦＴのゲート電極は、Ｗ、Ｔａ、Ｔｉ、Ｍｏから選ばれた材料、またはこれらの材料の組み合わせから形成することが好ましい。ゲッタリングのため加熱処理には、５００℃以上の温度が必要であるため、耐熱性の観点から高融点金属であることが望ましい。
【０１２６】
さらに、本発明の製造方法においては、第２の加熱処理は、ゲッタリング元素あるいはｎ型を付与する不純物元素とｐ型を付与する不純物元素とが添加され非晶質化されたゲッタリング領域ができるだけ結晶化（結晶回復)しないように行われることが好ましい。
【０１２７】
触媒元素をゲッタリング領域に移動させる第２の加熱処理で、ゲッタリング領域が結晶化してしまっては本発明の効果は充分に得られない。よって、その非晶質化したゲッタリング領域が結晶化（結晶回復)しない状態で熱処理を行うことが好ましい。こうすることにより、ゲッタリング作用を最大限に引き出すことができ、第２の加熱処理の全期間において、高いゲッタリング効率で触媒元素をゲッタリング領域へと移動させることができる。
【０１２８】
第２の加熱処理後も、ゲッタリング領域は非晶質状態、あるいはチャネル形成領域、ソース・ドレイン領域に比べて少なくとも非晶質成分が多く結晶質成分が少ない状態を維持することが好ましい。こうすることにより、後の製造工程やＴＦＴ使用時における触媒元素のゲッタリング領域からの逆流がなくなる。その結果、半導体装置におけるオフ動作時のリーク電流の異常が無くなると共に、高い信頼性を得ることができる。
【０１２９】
第２の加熱処理は、高速熱アニール（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｍａｌ Ａｎｎｅａｌｉｎｇ)処理により行われることが望ましい。瞬時に昇温・降温が可能なＲＴＡ処理では、高温にもかかわらず、余分な加熱時間を無くすことができ、所望の加熱温度および加熱時間で処理が行える。この結果、本発明における第２の加熱処理を正確に制御することができ、ゲッタリング領域の所望の状態に維持することができる。ＲＴＡ処理の具体的な方法としてはランプ照射による方法が一般的に用いられている。基板表面に高温のガスを吹き付けることで瞬時に基板温度を昇降温する方法が好ましい。
【０１３０】
なお、触媒元素がゲッタリング領域に移動する効率は、例えば、次のような方法で観察することができる。
【０１３１】
ゲッタリング領域に添加された元素の影響により、触媒元素（ニッケル)がゲッタリング領域に移動するとき、触媒元素は、チャネル形成領域からゲッタリング領域に移動する過程でＳｉと結合してＮｉＳｉx（ニッケルシリサイド)になると考えられている。このニッケルシリサイドは、酸化シリコン膜をフッ化水素アンモニウム（ＮＨ4ＨＦ2)を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ)を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００)によって除去し、体積比がＨＦ（濃度５０％)：Ｈ2Ｏ2（濃度３３％)：Ｈ2Ｏ＝４５：７２：４５００で混合された薬液（ＦＰＭ液)に４０分間基板を浸しておくことにより、ＮｉＳｉxを選択的に除去することができる。
【０１３２】
ＮｉＳｉxが除去された後が孔となり、ＮｉＳｉxが除去された後の孔を光学顕微鏡の透過モードで黒点として観察する。そして、観察された黒点の数が多ければ、触媒元素（ニッケル)をゲッタリング領域にたくさん移動させることができた、すなわち、ゲッタリング効率がよいという評価をすることができる。
【０１３３】
（実施形態１)
図１を参照しながら、本発明の実施形態を説明する。
【０１３４】
本実施形態では、ｎチャネル型ＴＦＴをガラス基板上に作製する。図１（Ａ)から（Ｇ)は、ｎチャネル型ＴＦＴの作製工程を示す断面図であり、（Ａ)から（Ｇ)の順序にしたがって工程が進行する。図１では、単一のＴＦＴを示しているが、実際には同一基板上に多数のＴＦＴが同時に形成される。
【０１３５】
まず、図１（Ａ)を参照する。
【０１３６】
ガラス基板１１上に、膜厚５０〜３００ｎｍの酸化ケイ素または窒化ケイ素膜からなる下地絶縁膜１２を形成する。この下地絶縁膜は、ガラス基板からの不純物の拡散を防ぐために設けられる。この後、下地絶縁膜１２上に膜厚２０〜８０ｎｍの真性（Ｉ型)の非晶質ケイ素膜（ａ−Ｓｉ膜)１３を堆積する。
【０１３７】
次に、結晶化のため、ａ−Ｓｉ膜１３に触媒元素を添加した後、加熱処理を行う。具体的には、まず、ａ−Ｓｉ膜１３に対して重量換算で例えば１０ｐｐｍの触媒元素（本実施形態ではニッケル)を含む水溶液（酢酸ニッケル水溶液)をスピンコート法で塗布して、触媒元素含有層１４を形成する。ここで使用可能な触媒元素は、鉄（Ｆｅ)、ニッケル（Ｎｉ)、コバルト（Ｃｏ)、スズ（Ｓｎ)、鉛（Ｐｂ)、ルテニウム（Ｒｕ)、ロジウム（Ｒｈ)、パラジウム（Ｐｄ)、オスミウム（Ｏｓ)、イリジウム（Ｉｒ)、白金（Ｐｔ)、銅（Ｃｕ)、および金（Ａｕ)からなる群から選択された一種または複数種の元素である。添加する触媒元素の量は極微量であり、ａ−Ｓｉ膜１３の表面における触媒元素濃度は、全反射蛍光Ｘ線分析（ＴＲＸＲＦ)法によって管理される。本実施形態では、ａ−Ｓｉ膜１３の表面における触媒元素濃度が７×１０12ａｔｏｍｓ／ｃｍ3程度に調節される。
【０１３８】
なお、本実施形態ではスピンコート法でニッケルを添加する方法を用いたが、触媒元素から形成された薄膜（本実施形態の場合はニッケル膜)を蒸着法やスパッタ法などによってａ−Ｓｉ膜１３上に堆積してもよい。
【０１３９】
次に、上記の処理を施した基板に対して不活性雰囲気（例えば窒素雰囲気)中で加熱する。この加熱処理は、５５０〜６００℃で３０分〜４時間程度（例えば５８０℃にて１時間)行うことが好ましい。この加熱処理において、ａ−Ｓｉ膜１３の表面に添加されたニッケル１４がａ−Ｓｉ膜１３中に拡散すると共に、シリサイド化が起こり、生成されたシリサイドを核としてａ−Ｓｉ膜１３の結晶化が進行する。その結果、ａ−Ｓｉ膜１３は結晶化され、結晶質ケイ素膜１３ａとなる。なお、ここでは炉を用いた加熱処理により結晶化を行ったが、ランプ等を熱源として用いるＲＴＡ装置で結晶化を行ってもよい。
【０１４０】
次に、図１（Ｂ)に示すように、結晶質ケイ素膜１３ａにレーザ光１５を照射することにより、結晶質ケイ素膜１３ａの結晶性を向上させた結晶質ケイ素膜１４ｂを形成する。レーザ光としては、ＸｅＣｌエキシマレーザ（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ)やＫｒＦエキシマレーザ（波長２４８ｎｍ)を用いることができる。レーザ光のビームサイズは、基板１１の表面において長尺形状となるように成型されており、長尺方向に対して垂直方向に順次走査を行うことで、基板全面の再結晶化を行うことが好ましい。このとき、ビームの一部が重なるようにして走査することにより、結晶質ケイ素膜１３ａの任意の一点において、複数回のレーザ照射が行われ、均一性の向上が図れる。このようにして、固相結晶化により得られた結晶性ケイ素膜１３ａは、レーザ照射による溶融固化過程により結晶欠陥が低減され、より高品質な結晶性ケイ素膜１３ｂとなる。
【０１４１】
その後、結晶質ケイ素膜１３ｂの不要な部分を除去して素子間分離を行う。この工程により、図１（Ｃ)に示すように、後にＴＦＴの活性領域（ソース・ドレイン領域、チャネル領域)となる島状の結晶質ケイ素膜１６が形成される。本明細書における個々の「活性領域」とは、ソース・ドレイン領域、チャネル形成領域、およびゲッタリング領域を含む個々の島状半導体層を指すものとする。本発明では、１つの活性領域を用いて１つ以上の薄膜トランジスタが形成される。
【０１４２】
次に、これらの島状の結晶質ケイ素膜１６を覆うゲート絶縁膜１７を形成する。ゲート絶縁膜１７としては、厚さ２０〜１５０ｎｍの酸化ケイ素膜が好ましく、本実施形態では１００ｎｍの酸化ケイ素膜を用いる。
【０１４３】
ゲート絶縁膜１７上に導電膜をスパッタ法またはＣＶＤ法などを用いて堆積した後、この導電膜をパターニングすることにより、ゲート電極１８を形成する。導電膜としては、高融点金属のＷ、Ｔａ、Ｔｉ、Ｍｏ、または、これらの合金材料のいずれかを用いればよい。導電膜の厚さは、３００〜６００ｎｍが望ましい。本実施形態では、膜厚４５０ｎｍの窒素が微量に添加されたＴａからゲート電極１８を形成する。
【０１４４】
次いで、図１（Ｄ)に示すように、ゲート電極１８を覆うように、ゲート絶縁膜１７上にレジストからなるマスク１９を形成する。このマスク１９は島状半導体の全てを覆わず、ＴＦＴの活性領域１６の一部（外縁部)が露出する。この状態で、基板１１の上方から希ガス元素（本実施形態ではＡｒ)２０を基板１１の全面に対してイオンドーピングする。この工程により、ＴＦＴ活性領域１６の露出領域２１に希ガス元素２０が注入され、非晶質化したゲッタリング領域２１が形成される。マスク１９によって覆われている領域には、希ガス元素はドーピングされない。希ガス元素としては、Ａｒ、Ｋｒ、およびＸｅからなる群から選択された少なくとも１種の元素を用いることができる。ドーピング条件は、ゲッタリング領域２１中の希ガス元素濃度が１×１０19〜３×１０21ａｔｏｍｓ／ｃｍ3となるように調節されることが好ましい。
【０１４５】
マスク１９を除去した後、図１（Ｅ)に示すようにゲート電極１８をマスクとして、イオンドーピング法でｎ型不純物（リン)２２を活性領域１６に高濃度に注入する。この工程により、ＴＦＴ活性領域１６において、ゲート電極１８に覆われていない領域２４には高濃度のリン２２が注入される。このリン２２が注入された領域のうち、ゲッタリング領域２１以外の部分が、最終的にＴＦＴのソース・ドレイン領域となる。また、ゲート電極１８でマスクされ、リン２２が注入されなかった領域２３は、最終的にはＴＦＴのチャネル領域となる。
【０１４６】
次に、不活性雰囲気（例えば窒素雰囲気)にて熱処理を行うことにより、図１（Ｆ)に示すように、ゲッタリングを行う。具体的には、ソース・ドレイン領域２４の外側に形成されたゲッタリング領域２１において、希ガスドーピングによる非晶質化によって生じた結晶欠陥や高濃度にドーピングされているアルゴン２０が、チャネル領域２３およびソース・ドレイン領域２４に存在しているニッケルを、チャネル領域からソース・ドレイン領域、そしてゲッタリング領域２１へと、矢印２５のような方向へ移動させる。よって、ＴＦＴ活性領域のチャネル形成領域やチャネル形成領域とソース領域またはドレイン領域との接合部において残留している触媒元素をゲッタリングでき、触媒元素の偏析によるリーク電流の発生を抑制することができる。
【０１４７】
このように、本発明の実施形態では、活性領域１６内にゲッタリング領域２１が存在し、しかも、そのゲッタリング領域２１がソース領域およびドレイン領域以外の部分に設けられる。ゲッタリング領域２１は、チャネル領域とソース・ドレイン領域との間に位置するｐｎ接合部からは離れているため、結晶化を促進する不純物がｐｎ接合部に残存してリーク原因となる問題を解決することができる。
【０１４８】
また、ゲッタリング領域が、ソース・ドレイン間の電流パス上に存在しないため、非晶質化によってゲッタリング領域の電気抵抗が増加しても、ＴＦＴのオン抵抗が上昇するという問題は生じない。
【０１４９】
なお、上記の加熱処理工程により、ゲッタリング領域には触媒元素が移動してくるため、ゲッタリング領域における触媒元素は１×１０19／ｃｍ3以上の濃度となる。
【０１５０】
この加熱処理を行う装置としては、一般的な加熱炉を用いてもよいが、ＲＴＡ装置を用いることが好ましい。特に、基板表面に高温の不活性ガスを吹き付け、瞬時に昇降温を行う方式のＲＴＡを用いることが好ましい。具体的には、保持温度５５０〜７５０℃の範囲で３０秒〜１０分程度の熱処理を行うことができる。昇温速度および降温速度は、いずれも、１００℃／分以上で行うことが好ましい。
【０１５１】
なお、ソース・ドレイン領域２４にドーピングされたｎ型不純物（リン）２２の活性化もこの加熱処理工程で同時に行われ、ソース・ドレイン領域２４のシート抵抗値は２ｋΩ／□以下まで低下する。しかし、強く非晶質化されたゲッタリング領域２１は、この加熱処理後も非晶質成分を有する状態にある。
【０１５２】
このように本発明では、リンドーピングによって一部非晶質化する可能性のあるソース・ドレイン領域２４においては、充分に結晶性を回復させながら、ゲッタリング領域２１においては非晶質性を残すように加熱処理を行う。
【０１５３】
このような加熱処理後に、レーザラマン分光法により、チャネル領域２３とゲッタリング領域２１のラマン分光スペクトルにおける非晶質ＳｉのＴＯフォノンピークＰａと結晶ＳｉのＴＯフォノンピークＰｃとの比Ｐａ／Ｐｃを測定すると、ゲッタリング領域２１のＰａ／Ｐｃは、チャネル領域２３のＰａ／Ｐｃよりも大きくなっている。この測定は、本実施形態のように透光性のあるガラス基板などを用いる場合には、基板裏面側より行うこともできる。上記の加熱処理後は、これ以上の高温処理工程を行わないため、ゲッタリング領域の状態はＴＦＴ完成後も維持される。
【０１５４】
次に、図１（Ｇ)に示すように、酸化ケイ素膜または窒化ケイ素膜を層間絶縁膜２６として形成した後、コンタクトホールを形成する。次に、金属材料の堆積およびパターニングにより、ＴＦＴの電極・配線２７を層間絶縁膜２６上に形成する。
【０１５５】
最後に１気圧の水素雰囲気で３５０℃、１時間のアニールを行い、図１（Ｇ)に示すＴＦＴ２８を完成させる。更に必要に応じて、ＴＦＴ２８を保護する目的で、ＴＦＴ２８上に窒化ケイ素膜などからなる保護膜を設けてもよい。このようにして、薄膜トランジスタを備えた半導体装置を得ることがてきる。
【０１５６】
本実施形態の半導体装置は、ゲート電極が半導体層の上に形成されるトップゲート型であるが、本発明はこれに限定されず、ゲート電極が半導体層の下方に位置するボトムゲート型、あるいは、その他の型のトランジスタに適用することも可能である。
【０１５７】
また、本実施形態では、半導体としてケイ素を用いているが、本発明はこれに限定されない。他のタイプの半導体材料を用いても良い。また、半導体層の下地はガラス基板に限定されず、プラスチック基板、あるいは平板ではない絶縁物、または、層間絶縁膜が堆積された半導体基板などであってもよい。
【０１５８】
なお、本明細書における「半導体装置」とは、個々のＴＦＴだけを指すものではなく、半導体の性質を利用する構造を備えた装置、例えばアクティブマトリクス基板や３次元ＬＳＩなどを広く含むものとする。
【０１５９】
（実施形態２)
本発明の第２の実施形態を説明する。
【０１６０】
本実施形態では、アクティブマトリクス型の液晶表示装置の周辺駆動回路や、一般の薄膜集積回路を形成するｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを相補型に構成したＣＭＯＳ構造の回路をガラス基板上に作製する工程について、説明を行う。
【０１６１】
図２および図３は、本実施形態で説明するＴＦＴの作製工程を示す断面図であり、図２（Ａ)から（Ｅ)、図３（Ａ)から（Ｄ)の順にしたがって工程が順次進行する。
【０１６２】
まず、図２（Ａ)を参照する。基板３０１としては、低アルカリガラス基板や石英基板を用いることができるが、本実施形態では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。基板３０１のＴＦＴを形成する表面には、基板３０１からの不純物拡散を防ぐために、酸化ケイ素膜、窒化ケイ素膜または酸化窒化ケイ素膜などの下地膜を形成する。本実施形態では、例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏの材料ガスから作製される酸化窒化ケイ素膜を、下層の第１下地膜３０２として成膜し、その上に同様にプラズマＣＶＤ法によりＳｉＨ4、Ｎ2Ｏを材料ガスとして第２の下地膜３０３を積層形成した。このときの第１下地膜３０２の酸化窒化ケイ素膜の膜厚は２５〜２００ｎｍ（例えば１００ｎｍ)とし、第２下地膜３０３の酸化窒化ケイ素膜の膜厚としては２５〜３００ｎｍ（例えば１００ｎｍ)とした。本実施形態では２層の下地膜を使用したが、例えば酸化ケイ素膜の単層を用いてもよい。
【０１６３】
次に、２０〜１５０ｎｍ（好ましくは３０〜８０ｎｍ)の厚さで非晶質構造を有するケイ素膜（ａ−Ｓｉ膜)３０４を、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施形態では、プラズマＣＶＤ法で非晶質ケイ素膜を５０ｎｍの厚さに形成した。また、下地膜３０２、３０３と非晶質ケイ素膜３０４とは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【０１６４】
次に、ａ−Ｓｉ膜３０４の表面上に触媒元素（本実施形態ではニッケル)３０５の微量添加を行う。ニッケル３０５の微量添加は、ニッケルの溶液をａ−Ｓｉ膜３０４上に保持し、スピナーにより溶液を基板３０１上に均一に延ばし乾燥させることによって行う。本実施形態では、溶質としては酢酸ニッケルを用い、溶媒としては水を用い、溶液中のニッケル濃度は１０ｐｐｍとなるようにした。
【０１６５】
図２（Ａ)の状態におけるａ−Ｓｉ膜３０４表面上のニッケル濃度を全反射蛍光Ｘ線分析（ＴＲＸＲＦ)法により測定すると、７×１０12ａｔｏｍｓ／ｃｍ2程度であった。触媒元素をａ−Ｓｉ膜３０４に添加する方法としては、触媒元素を含有する溶液を塗布する方法以外に、プラズマドーピング法、蒸着法、またはスパッタ法等の気相法などを利用することもできる。溶液を用いる方法は、触媒元素の添加量の制御が容易であり、ごく微量な添加を行うのも容易である。
【０１６６】
次に、不活性雰囲気（例えば窒素雰囲気)中に加熱処理を行う。このときの加熱処理としては、５２０〜６００℃で１〜８時間のアニール処理を行う。本実施形態では、５８０℃にて１時間の加熱処理を行った。この加熱処理において、ａ−Ｓｉ膜３０４の表面に添加されたニッケル３０５がａ−Ｓｉ膜３０４中に拡散すると共に、シリサイド化が起こり、シリサイドを核としてａ−Ｓｉ膜３０４の結晶化が進行する。その結果、図２（Ｂ)に示すように、ａ−Ｓｉ膜３０４は結晶化され、結晶質ケイ素膜３０６となる。
【０１６７】
次に、図２（Ｃ)に示すように、レーザ光３０７を照射することにより、結晶質ケイ素膜３０６を溶融再結晶化し、その結晶性を向上させる。このときのレーザ光としては、ＸｅＣｌエキシマレーザ（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ)を用いた。レーザ光の照射条件は、エネルギー密度２５０〜５００ｍＪ／ｃｍ2（例えば４００ｍＪ／ｃｍ2)で照射した。ビームサイズは、基板３０１表面で１５０ｍｍ×１ｍｍの長尺形状となるように成型されており、長尺方向に対して垂直方向に０．０５ｍｍのステップ幅で順次走査を行った。すなわち、結晶質ケイ素膜３０６の任意の一点において、計２０回のレーザ照射が行われることになる。このようにして、固相結晶化により得られた結晶質ケイ素膜３０６は、レーザ照射による溶融固化過程により結晶欠陥が低減され、より高品質な結晶性ケイ素膜３０８となる。この時使用できるレーザとしては、パルス発振型または連続発光型のＫｒＦエキシマレーザ、ＸｅＣｌエキシマレーザ、ＹＡＧレーザまたはＹＶＯ4レーザを用いることができる。結晶化の条件は、実施者が適宜選択すればよい。
【０１６８】
その後、結晶質ケイ素膜３０８の不要な部分を除去して素子間分離を行う。この工程により、図２（Ｄ)に示すように、ｎチャネル型ＴＦＴが形成される活性領域となる島状結晶質ケイ素膜３０９ｎ、および、ｐチャネル型ＴＦＴが形成される活性領域となる島状結晶質ケイ素膜３０９ｐが形成される。
【０１６９】
ここで、トランジスタのしきい値電圧を制御する目的で、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの活性領域の全面に対して、１×１０16〜５×１０17／ｃｍ3程度の濃度となるようにｐ型不純物元素としてボロンを添加してもよい。ボロンの添加はイオンドープ法によって行ってもよいし、非晶質シリコン膜を堆積するときに同時に添加しておくこともできる。
【０１７０】
次に、上記の活性領域となる結晶質ケイ素膜３０９ｎおよび３０９ｐを覆うように厚さ２０〜１５０ｎｍ（本実施形態では厚さ１００ｎｍ)の酸化ケイ素膜をゲート絶縁膜３１０として形成する。酸化ケイ素膜の形成には、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｏｘｙ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ)を原料として用い、酸素とともにＲＦプラズマＣＶＤ法で分解・堆積した。堆積時の基板温度は１５０〜６００℃（好ましくは３００〜４５０℃)であった、成膜後、ゲート絶縁膜３１０のバルク特性、および結晶性ケイ素膜とゲート絶縁膜との間の界面特性を向上するために、不活性ガス雰囲気下で５００〜６００℃で１〜４時間のアニールを行ってもよい。ゲート絶縁膜３１０には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【０１７１】
次に、図２（Ｄ)に示すように、スパッタリング法によって高融点メタルを堆積した後、これをパターニング形成して、ゲート電極３１１ｎと３１１ｐを形成する。高融点メタルとしては、タンタル（Ｔａ)またはタングステン（Ｗ)、モリブデン（Ｍｏ)チタン（Ｔｉ)から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜)で形成すれば良く、導電層（Ａ)３０７は窒化タンタル（ＴａＮ)、窒化タングステン（ＷＮ)、窒化チタン（ＴｉＮ)膜、窒化モリブデン（ＭｏＮ)を用いる。また、その他の代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。本実施形態では、タングステン（Ｗ)を用い、厚さが３００〜６００ｎｍ、例えば４５０ｎｍとした。このとき、低抵抗化を図るために含有する不純物濃度を低減させると良く、酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができた。
【０１７２】
次に、イオンドーピング法によって、ゲート電極３１１ｎと３１１ｐをマスクとして活性領域に低濃度の不純物（リン)３１２を注入する。ドーピングガスとして、フォスフィン（ＰＨ3)を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０12〜１×１０14ｃｍ-2、例えば２×１０13ｃｍ-2とする。この工程により島状のケイ素膜３０９ｎと３０９ｐにおいて、ゲート電極３１１ｎと３１１ｐに覆われていない領域は低濃度のリン３１２が注入された領域３１４ｎと３１４ｐとなり、ゲート電極３１１ｎ、３１１ｐにマスクされ不純物３１２が注入されない領域は、後にｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのチャネル領域３１３ｎと３１３ｐとなる。この状態が図２（Ｄ)に相当する。
【０１７３】
次いで、図２（Ｅ)に示すように、ｎチャネル型ＴＦＴのゲート電極３１１ｎを一回り大きく覆うようにフォトレジストによるドーピングマスク３１５を設け、後のｐチャネル型ＴＦＴの活性領域３０９ｐを覆うようにフォトレジストによるドーピングマスク３１６を設ける。その後、イオンドーピング法によって、レジストマスク３１５と３１６をマスクとして活性領域に不純物（リン)３１７を注入する。ドーピングガスとして、フォスフィン（ＰＨ3)を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０15〜１×１０16ｃｍ-2、例えば５×１０15ｃｍ-2とする。この工程により、高濃度に不純物（リン)３１７が注入された領域３１９は、後にｎチャネル型ＴＦＴのソース・ドレイン領域となる。そして、活性領域３０９ｎにおいて、レジストマスク３１５に覆われ、高濃度のリン３１７がドーピングされなかった領域は、低濃度にリンが注入された領域３１４ｎとして残り、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ)領域３１８を形成する。このように、ＬＤＤ領域３１８を形成することで、チャネル領域とソース・ドレイン領域との接合部における電界集中を緩和でき、ＴＦＴオフ動作時のリーク電流を低減できると共に、ホットキャリアによる劣化を抑えることができＴＦＴの信頼性を向上できる。後のｐチャネル型ＴＦＴの活性領域３０９ｐにおいては、マスク３１６で全面が覆われているため、高濃度のリン３１７はドーピングされない。
【０１７４】
次に、レジストマスク３１５、３１６を除去した後、図３（Ａ)に示すように、ｎチャネル型ＴＦＴの活性領域３０９ｎを覆うようにレジストマスク３２０を設ける。この状態で、レジストマスク３２０、および、ｐチャネル型ＴＦＴのゲート電極３１１ｐをドーピングマスクとして、イオンドーピング法により、ｐチャネル型ＴＦＴの活性領域３０９ｐにｐ型不純物（ホウ素)３２１を注入する。このとき、ドーピングガスとしてジボラン（Ｂ2Ｈ6)を用い、加速電圧を４０ｋＶ〜８０ｋＶ、例えば６５ｋＶとし、ドーズ量は１×１０15〜１×１０16ｃｍ-2、例えば５×１０15ｃｍ-2とする。この工程により、ホウ素３２１が高濃度に注入された領域３２２は、ｐチャネル型ＴＦＴのソース・ドレイン領域となり、ゲート電極３１１ｐにマスクされ不純物が注入されない領域は、ｐチャネル型ＴＦＴのチャネル領域３１３ｐとなる。この工程において、ｎチャネル型ＴＦＴの活性領域３０９ｎは、マスク３２０で全面が覆われているため、ホウ素３２１はドーピングされない。
【０１７５】
ｎ型不純物およびｐ型不純物のドーピングに際しては、このようにドーピングが不要な領域をフォトレジストで覆うことにより、それぞれの元素を選択的にドーピングを行う。その結果、ｎ型の高濃度不純物領域３１９とｐ型の不純物領域３２２とが形成され、図３に示すようにｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを形成することができる。なお、本実施形態において、ｎ型不純物元素のドーピングの後にｐ型不純物元素のドーピングを行ったが、ドーピングの順序は、これに限定されない。
【０１７６】
次いで、レジストマスク３２０を除去した後、図３（Ｂ)に示すように、ｎチャネル型ＴＦＴのゲート電極３１１ｎおよびｐチャネル型ＴＦＴのゲート電極３１１ｐを覆うように、レジストマスク３２３を形成する。このレジストマスク３２３は、ｎチャネル型ＴＦＴの活性領域３０９ｎおよびｐチャネル型ＴＦＴの活性領域３０９ｐの一部（外縁部)を覆わず、露出させる。
【０１７７】
この状態で、図３（Ｂ)に示すように、基板の上方から、希ガス元素（本実施形態ではＡｒ)３２４を基板全面に対してイオンドーピングする。この工程により、ＴＦＴ活性領域の露出領域に対して希ガス元素３２４が注入され、ｎチャネル型ＴＦＴの活性領域３０９ｎおよびｐチャネル型ＴＦＴの活性領域３０９ｐの外縁部に、ゲッタリング領域３２５が形成される。
【０１７８】
ドープする希ガス元素としては、Ａｒ、Ｋｒ、およびＸｅからなる群から選択された任意の１種または複数種類の希ガス元素を用いることができる。活性領域のうちレジストマスク３２３によって覆われている領域には、希ガス元素はドーピングされない。
【０１７９】
本実施形態では、ドーピングガスとして１００％のＡｒを用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶとし、ドーズ量としては１×１０15〜１×１０16ｃｍ-2、例えば３×１０15ｃｍ-2の条件を採用した。この条件によると、ゲッタリング領域３２５中の希ガス元素の濃度は、１×１０19〜３×１０21ａｔｏｍｓ／ｃｍ3となる。この希ガスドーピングにより、ゲッタリング領域は非晶質化される。
【０１８０】
本実施形態では、ＴＦＴのチャネル幅Ｗに対するゲッタリング領域３２５の面積Ｓの比率（Ｗ／Ｓ)が約１となるようレイアウトを設計している。通常、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとでは、電流駆動能力が異なる。本実施形態の場合、ｎチャネル型ＴＦＴの電流駆動力はｐチャネル型ＴＦＴのそれに比べて２倍以上大きい。したがって、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとで同程度の電流を流すには、ｐチャネル型ＴＦＴのチャネル幅を大きく設定する必要がある。例えば、ｎチャネル型ＴＦＴの活性領域３０９ｎにおけるチャネル領域幅Ｗが２０μｍであるとすると、ｐチャネル型ＴＦＴの活性領域３０９ｐにおけるチャネル幅Ｗは４０μｍに設定される。この場合、それぞれの活性領域におけるゲッタリング領域３２５の面積は、ｎチャネル型ＴＦＴに対してｐチャネル型ＴＦＴが概略２倍となるように設定される。このようにすることで、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの活性領域において、ゲッタリングの効率を等しくすることができる。
【０１８１】
次に、レジストマスク３２３を除去した後、不活性雰囲気（例えば窒素雰囲気)中において熱処理を行う。本実施形態では、ＲＴＡで行った。窒素雰囲気中において、基板表面に対して窒素ガスを吹き付け、短時間で昇降温を行う方式のＲＴＡ装置を用いていた。具体的の処理条件は、具体的な処理条件としては、保持温度５５０〜７５０℃の範囲で、保持時間３０秒〜１０分程度、より好ましくは保持温度６００〜７００℃の範囲で、保持時間１分〜７分程度である。本実施形態では、６５０℃で５分のＲＴＡ処理を行った。昇温速度および降温速度としては、共に１００℃／分以上で行うことが好ましく、実施形態では、２００℃／分程度とした。
【０１８２】
この熱処理工程により、図３（Ｃ)に示すように、ゲッタリングが進行する。すなわち、ｎチャネル型ＴＦＴの活性領域３０９ｎにおいては、ソース・ドレイン領域の外側に形成されたゲッタリング領域３２５に高濃度にドーピングされているアルゴン３２３と非晶質中の結晶欠陥が、チャネル領域３１３ｎ、ＬＤＤ領域３１８およびソース・ドレイン領域３１９に存在しているニッケルを、チャネル領域からＬＤＤ領域、さらにソース・ドレイン領域、最終的にはゲッタリング領域３２５へと、矢印３２６で示される方向に移動させる。また、ｐチャネル型ＴＦＴの活性領域３０９ｐにおいては、ソース・ドレイン領域の外側に形成されたゲッタリング領域３２５に高濃度にドーピングされているアルゴン３２４と非晶質化によって生じた結晶欠陥が、チャネル領域３１３ｐ、ソース・ドレイン領域３２２に存在しているニッケルを、チャネル領域からソース・ドレイン領域、そしてゲッタリング領域３２５へと、同様に矢印３２６で示される方向に移動させる。
【０１８３】
上記の熱処理工程により、ゲッタリング領域３２５にはニッケルが移動してくるため、ゲッタリング領域３２５におけるニッケル濃度は、１×１０19／ｃｍ3以上と上昇する。
【０１８４】
このようにして本実施形態では、ＴＦＴ活性領域のチャネル形成領域や、チャネル形成領域とソース・ドレイン領域との接合部、またＬＤＤ領域との接合部において残留している触媒元素をゲッタリングできるため、触媒元素の偏析によるリーク電流の発生を抑制することができる。
【０１８５】
上記の熱処理工程によれば、ｎチャネル型ＴＦＴのソース・ドレイン領域３１９およびＬＤＤ領域３１８にドーピングされたｎ型不純物（リン)３１７と、ｐチャネル型ＴＦＴのソース・ドレイン領域３２２にドーピングされたｐ型不純物（リン)３２１の活性化も同時に行われる。その結果、ｎチャネル型ＴＦＴのソース・ドレイン領域３１９のシート抵抗値は４００〜７００Ω／□程度となり、ＬＤＤ領域３１８のシート抵抗値は３０〜６０ｋΩ／□となる。また、ｐチャネル型ＴＦＴのソース・ドレイン領域３２２のシート抵抗値は１〜１．５ｋΩ／□程度になる。
【０１８６】
本実施形態では、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの活性領域において、ソース領域またはドレイン領域とは別の領域にゲッタリング領域を形成するため、希ガス元素の導入による非晶質化のためにＴＦＴ活性領域の一部で電気抵抗が上昇しても、トランジスタ特性に影響することはない。
【０１８７】
上記の熱処理工程を行うＲＴＡ装置としては、一般的にはタングステン−ハロゲンランプやアークランプ等によるランプ照射方式が一般的である。しかしながら、このようなランプ方式の装置では、ランプ照度のむらやコンベア方式による基板搬送によって生じる昇降温時の基板内の熱むらが生じ、メートルサイズの大型ガラス基板に対する均一な熱処理は難しく、基板の反り・割れ等の熱的変形も発生しやすい。本発明においては、基板の変形は勿論問題外であるが、加えて高い温度均一性が要求される。均一性が低いと、十分にゲッタリングできない領域やゲッタリング質領域が再結晶化してしまう可能性がある。この目的から、本発明におけるＲＴＡ装置としては、前述のような高温に加熱された窒素などの不活性ガスを基板表面へ均一に吹き付けることにより行う方式を用いている。
【０１８８】
本実施形態で好適に用いられる高速熱アニール装置の概略図を図１７に示す。
【０１８９】
このアニール装置は、石英チューブ７０３と、基板７０１を支持する石英テーブル７０２と、石英のシャワープレート７０５とを備えており、枚葉方式で基板を一枚ずつ順に処理する。チューブ７０３の横および上にヒーター７０６が設置される。チューブ７０３の上方に配置されたヒーター７０６が熱処理のために機能し、チューブ７０３の側方に配置されたヒーター７０６は、熱がチューブ側面から散逸することを防止し、基板７０１の温度分布を均一化させるように機能する。
【０１９０】
石英チューブ７０３の内部には窒素ガス７０７が導入され、石英チューブ７０３とシャワープレート７０５との間で加熱される。加熱された窒素ガス７０８は、シャワープレート７０５の微小穴を通って下方に吹き出す。
【０１９１】
加熱された窒素ガス７０８がシャワープレート７０５から吹き出されている状態で、基板７０１を乗せたテーブル７０２が矢印７０４で示される方向に上昇する。テーブル７０２の昇降速度を調節することにより、昇降温のレートを制御することができる。
【０１９２】
テーブル７０２は、基板７０１とシャワープレートと４０５との距離が１ｃｍ程度になった時点で所定の時間だけ保持される。その後、基板７０１を乗せたテーブル７０２は下降する。
【０１９３】
このような方式の高速熱アニール装置を用いることにより、昇降温時における基板面内の温度分布をほぼ一定に保つことができ、メートルサイズの大型ガラス基板に対しても、割れや反りの無い安定した処理が実現可能となる。さらには、従来のランプ方式ではランプ照射の全期間にわたって基板温度が上昇し、温度コントロールができなかったが、この方式では、設定した温度プロファイルに従った熱処理が可能である。よって、本発明の第２の加熱処理を高速熱アニールで行う場合、このような構成の高速熱アニール装置を用いることが好ましい。
【０１９４】
図１７に示す構成を有する複数の装置をクラスター状につなぎ、マルチチャンバー化して同時処理を行うようにすれば、高い処理能力をもった製造装置が小さなフットプリントで実現できる。
【０１９５】
上記装置を用いた加熱処理工程後に、レーザラマン分光法により、それぞれのＴＦＴのチャネル領域とゲッタリング領域のラマン分光スペクトルにおける非晶質ＳｉのＴＯフォノンピークＰａと結晶ＳｉのＴＯフォノンピークＰｃとの比Ｐａ／Ｐｃを測定したところ、ゲッタリング領域の方がチャネル領域より大きくなっていた。この測定は、本実施形態のように透光性のあるガラス基板などを用いる場合には、基板裏面側より行うことができる。また、この加熱処理工程後、これ以上の高温工程は行わないため、この状態はＴＦＴ完成後も維持される。
【０１９６】
次いで、図３（Ｄ)に示すように、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを覆う無機層間絶縁膜を形成する。層間絶縁膜としては、窒化ケイ素膜、酸化ケイ素膜、または窒化酸化ケイ素膜を４００〜１５００ｎｍ（代表的には６００〜１０００ｎｍ)の厚さで形成することが好ましい。本実施形態では、膜厚２００ｎｍの窒化ケイ素膜３２７と膜厚７００ｎｍの酸化ケイ素膜３２８とを積層形成し、２層構造とした。これらの膜の形成は、プラズマＣＶＤ法を用いて堆積した。窒化ケイ素膜の堆積は、ＳｉＨ4とＮＨ3を原料ガスとして行い、酸化ケイ素膜の堆積は、ＴＥＯＳとＯ2を原料として行った。これらの２層は連続的に形成した。
【０１９７】
無機層間絶縁膜としては、上記の例に限定されるものではなく、他のシリコンを含む絶縁膜、その他の膜を単層または積層して堆積してもよい。
【０１９８】
次に、３００〜５００℃で１〜１２時間の熱処理を行い、半導体層を水素化する。この工程は、活性領域／ゲート絶縁膜の界面へ水素原子を供給し、ＴＦＴ特性を劣化させる不対結合手（ダングリングボンド)を終端化し、不活性化するために行う。本実施形態では、水素を約３％含む窒素雰囲気下で４１０℃、１時間の熱処理を行った。層間絶縁膜（特に窒化ケイ素膜３２７)に含まれる水素の量が十分である場合には、窒素雰囲気で熱処理を行っても効果が得られる。水素化の他の手段としては、プラズマ水素化（プラズマにより励起された水素を用いる)を行ってもよい。
【０１９９】
上記の層間絶縁膜にコンタクトホールを形成した後、金属材料（例えば窒化チタンとアルミニウムの二層膜)によってＴＦＴの電極・配線３２９を形成する。窒化チタン膜は、アルミニウムが半導体層に拡散するのを防止する目的のバリア膜として設けられる。そして最後に、３５０℃、１時間のアニールを行い、図３（Ｄ)に示すｎチャネル型ＴＦＴ３３０とｐチャネル型ＴＦＴ３３１とを完成させる。更に必要に応じて、ゲート電極３１１ｎおよび３１１ｐの上にもコンタクトホールを設けて、配線３２９によって必要な電極間を接続する。また、ＴＦＴを保護する目的で、それぞれのＴＦＴ上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【０２００】
以上の実施形態にしたがって作製したそれぞれのＴＦＴの電界効果移動度は、ｎチャネル型ＴＦＴで２５０〜３００ｃｍ2／Ｖｓ、ｐチャネル型ＴＦＴで１２０〜１５０ｃｍ2／Ｖｓと高く、閾値電圧はＮ型ＴＦＴで１Ｖ程度、Ｐ型ＴＦＴで−１．５Ｖ程度と非常に良好な特性を示す。しかも、従来例で頻繁に見られたＴＦＴオフ動作時のリーク電流の異常な増大が全く無く、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、ほとんど特性劣化は見られなかった。また、本実施形態で作製したｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に構成したＣＭＯＳ構造回路で、インバーターチェーンやリングオシレーター等の回路を形成した場合、従来のものと比べて非常に信頼性が高く、安定した回路特性を示した。
【０２０１】
（実施形態３)
本発明の第３の実施形態を説明する。
【０２０２】
本実施形態でも、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを相補型に構成したＣＭＯＳ構造の回路をガラス基板上に作製する工程について、説明を行う。
【０２０３】
図４および図５は、本実施形態におけるＴＦＴの作製工程を示す断面図であり、図４（Ａ)から（Ｅ)、図５（Ｆ)から（Ｈ)の順にしたがって工程が順次進行する。
【０２０４】
図４（Ａ)において、基板４０１には低アルカリガラス基板や石英基板を用いることができる。本実施形態では低アルカリガラス基板を用いた。この基板４０１のＴＦＴを形成する表面には、基板４０１からの不純物拡散を防ぐために、酸化ケイ素膜、窒化ケイ素膜または酸化窒化ケイ素膜などの下地膜を形成する。本実施形態では、例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏの材料ガスから作製される酸化窒化ケイ素膜を下層の第１下地膜４０２として成膜し、その上に同様にプラズマＣＶＤ法によりＴＥＯＳおよびＯ2を材料ガスとして第２の下地膜４０３を積層形成した。このとき、第１下地膜４０２の酸化窒化ケイ素膜の膜厚は、２５〜２００ｎｍ、例えば１００ｎｍとし、第２下地膜４０３の酸化窒化ケイ素膜の膜厚としては、２５〜３００ｎｍ、例えば１００ｎｍとすることができる。
【０２０５】
次に、２０〜１５０ｎｍ（好ましくは３０〜８０ｎｍ)の厚さで非晶質構造を有するケイ素膜（ａ−Ｓｉ膜)４０４を、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施形態では、プラズマＣＶＤ法で非晶質ケイ素膜を５０ｎｍの厚さに形成する。また、下地膜４０２、４０３と非晶質ケイ素膜４０４とは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。
【０２０６】
次に、ａ−Ｓｉ膜４０４の表面上に触媒元素（本実施形態ではニッケル)４０５の微量添加を行う。このニッケル４０５の微量添加は、ニッケルを溶かせた溶液をａ−Ｓｉ４０４上に保持し、スピナーにより溶液を基板４０１上に均一に延ばし乾燥させることにより行う。本実施形態では、溶質としては酢酸ニッケルを用い、溶媒としては水を用い、溶液中のニッケル濃度は１０ｐｐｍとなるようにした。この状態が図４（Ａ)の状態に相当する。このようにして添加された図４（Ａ)の状態におけるａ−Ｓｉ４０４表面上のニッケル濃度を全反射蛍光Ｘ線分析（ＴＲＸＲＦ)法により測定すると、７×１０12ａｔｏｍｓ／ｃｍ2程度であった。
【０２０７】
そして、これを不活性雰囲気下、例えば窒素雰囲気にて加熱処理を行う。このときの加熱処理としては５２０〜６００℃で１〜８時間のアニール処理を行う。本実施形態では、一例として５５０℃にて４時間の加熱処理を行った。この加熱処理において、ａ−Ｓｉ膜表面に添加されたニッケル４０５がａ−Ｓｉ膜４０４中に拡散すると共に、シリサイド化が起こり、それを核としてａ−Ｓｉ膜４０４の結晶化が進行する。その結果、図４（Ｂ)に示すように、ａ−Ｓｉ膜４０４は結晶化され、結晶質ケイ素膜４０６となる。
【０２０８】
次に、図４（Ｃ)に示すように、レーザ光４０７を照射することで、この結晶質ケイ素膜４０６をさらに再結晶化し、その結晶性を向上させる。このときのレーザ光としては、ＸｅＣｌエキシマレーザ（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ)を用いることができる。レーザ光の照射条件は、エネルギー密度を例えば４００ｍＪ／ｃｍ2とし、１５０ｍｍ×１ｍｍの長尺形状となるように成型されたビームにて、長尺方向に対して垂直方向に０．０５ｍｍのステップ幅で順次走査を行った。すなわち、結晶質ケイ素膜４０６の任意の一点において、計２０回のレーザ照射が行われることになる。このようにして、固相結晶化により得られた結晶質ケイ素膜４０６は、レーザ照射による溶融固化過程により結晶欠陥が低減され、より高品質な結晶性ケイ素膜４０８となる。
【０２０９】
その後、結晶質ケイ素膜４０８の不要な部分を除去して素子間分離を行う。この工程により、図４（Ｄ)に示すように、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴの活性領域となる島状の結晶質ケイ素膜４０９ｎおよび４０９ｐとが形成される。
【０２１０】
ここで、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴの活性領域の全面に、しきい値電圧を制御する目的で１×１０16〜５×１０17／ｃｍ3程度の濃度でｐ型を付与する不純物元素としてボロンを添加してもよい。ボロンの添加はイオンドープ法によって行っても良いし、非晶質シリコン膜を堆積するときに同時に添加しておくこともできる。
【０２１１】
次に、上記の活性領域となる結晶質ケイ素膜４０９ｎおよび４０９ｐを覆うように厚さ２０〜１５０ｎｍ（本実施形態では厚さ１００ｎｍ)の酸化ケイ素膜をゲート絶縁膜４１０として形成する。酸化ケイ素膜の形成には、ここではＴＥＯＳを原料とし、酸素とともに基板温度１５０〜６００℃、好ましくは３００〜４５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積した。
【０２１２】
引き続いて、図４（Ｄ)に示すように、スパッタリング法によって高融点メタルを堆積し、これをパターニング形成して、ゲート電極４１１ｎと４１１ｐを形成する。本実施形態では、このときの高融点メタルとして、窒素が微量にドープされたタンタル（Ｔａ)を用い、厚さが３００〜６００ｎｍ、例えば４５０ｎｍとした。
【０２１３】
次に、イオンドーピング法によって、ゲート電極４１１ｎおよび４１１ｐをマスクとして活性領域に低濃度の不純物（リン)４１２を注入する。ドーピングガスとして、フォスフィン（ＰＨ3)を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０12〜１×１０14ｃｍ-2、例えば２×１０13ｃｍ-2とする。この工程により島状のケイ素膜４０９ｎおよび４０９ｐにおいて、ゲート電極４１１ｎおよび４１１ｐに覆われていない領域は低濃度のリン４１２が注入された領域４１４ｎおよび４１４ｐとなり、ゲート電極４１１ｎ、４１１ｐにマスクされ不純物４１２が注入されない領域は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴのチャネル領域４１３ｎおよび４１３ｐとなる。この状態が図４（Ｄ)に相当する。
【０２１４】
次いで、図４（Ｅ)に示すように、ｎチャネル型ＴＦＴにおいては、ゲート電極４１１ｎを一回り大きく覆うようにフォトレジストによるドーピングマスク４１５を設け、ｐチャネル型ＴＦＴにおいては、ゲート電極４１１ｐをさらに一回り大きく覆い、活性領域４０９ｐの外縁部を露出させるようにフォトレジストによるドーピングマスク４１６を設ける。その後、イオンドーピング法によって、レジストマスク４１５と４１６をマスクとして活性領域に不純物（リン)４１７を注入する。ドーピングガスとして、フォスフィン（ＰＨ3)を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０15〜１×１０16ｃｍ-2、例えば５×１０15ｃｍ-2とする。この工程により、ｎチャネル型ＴＦＴにおいては、高濃度に不純物（リン)４１７が注入された領域４１９は、ｎチャネル型ＴＦＴのソース／ドレイン領域となる。そして、活性領域４０９ｎにおいて、レジストマスク４１５に覆われ、高濃度のリン４１７がドーピングされなかった領域は、低濃度にリンが注入された領域４１４ｎとして残り、ＬＤＤ領域４１８を形成する。また、この工程により、後にｐチャネル型ＴＦＴにおいては、高濃度に不純物（リン)４１７が注入された領域４２０は、後にｐチャネル型ＴＦＴのゲッタリング領域を形成することになる。このときの領域４１９と領域４２０とにおけるｎ型不純物元素（リン)４１７の膜中濃度は１×１０19〜１×１０21ａｔｏｍｓ／ｃｍ3となっている。また、ｎチャネル型ＴＦＴのＬＤＤ領域４１８におけるｎ型不純物元素（リン)４１７の膜中濃度は、１×１０17〜１×１０20ａｔｏｍｓ／ｃｍ3となっており、このような範囲であるときにＬＤＤ領域として機能する。
【０２１５】
次に、前記レジストマスク４１５および４１６を除去した後、図５（Ｆ)に示すように、ｎチャネル型ＴＦＴの活性領域４０９ｎにおいて、先ほど形成されたＬＤＤ領域４１８を一回り大きく覆い、活性領域４０９ｎの外縁部を露出させるようにフォトレジストによるドーピングマスク４２１を設ける。このとき、ｐチャネル型ＴＦＴの上方にはマスクを設けず、ＴＦＴ全体が露出している。この状態で、レジストマスク４２１とｐチャネル型ＴＦＴのゲート電極４１１ｐとをドーピングマスクとして、イオンドーピング法により、活性領域にｐ型を付与する不純物（ホウ素)４２２を注入する。ドーピングガスとして、ジボラン（Ｂ2Ｈ6)を用い、加速電圧を４０ｋＶ〜８０ｋＶ、例えば６５ｋＶとし、ドーズ量は１×１０15〜２×１０16ｃｍ-2、例えば１×１０16ｃｍ-2とする。ｎチャネル型ＴＦＴにおいて、高濃度にホウ素４２２が注入された領域４２４ｎは、後に、ｎチャネル型ＴＦＴのゲッタリング領域として機能する。
【０２１６】
ｐチャネル型ＴＦＴの活性領域４０９ｐにおいては、ゲート電極４１１ｐ下部のチャネル領域４１３ｐ以外に高濃度にホウ素４２２が注入され、先の工程で低濃度に注入されているｎ型不純物のリン４１２を反転させｐ型となり、後にｐチャネル型ＴＦＴのソース／ドレイン領域４２３となる。
【０２１７】
高濃度のリン４１７が注入されている領域４２０には、ホウ素４２２が注入され、ｐチャネル型ＴＦＴのゲッタリング領域４２４ｐが形成される。このときの領域４２３、ならびに領域４２４ｎおよび４２４ｐにおけるｐ型不純物元素（ホウ素)４２２の膜中濃度は１．５×１０19〜３×１０21／ｃｍ3となっている。このｐ型不純物濃度は、ｎ型不純物元素（リン)に対して１．５〜３倍の大きさに相当する。
【０２１８】
この工程により、ｎチャネル型ＴＦＴのゲッタリング領域４２４ｎとｐチャネル型ＴＦＴのゲッタリング領域４２４ｐは、リン４１７とホウ素４２２が合わせてドーピングされた領域となり、強く非晶質化される。リンだけが注入されたｎチャネル型ＴＦＴのソース／ドレイン領域４１９とホウ素だけが注入されたｐチャネル型ＴＦＴのソース／ドレイン領域４２３も、それぞれの元素のドーピング時にダメージを受け、結晶欠陥等を生じるが、両方のドーピングが行われるゲッタリング領域４２４ｎおよび４２４ｐは、より大きなダメージを受け、非晶質化されている。
【０２１９】
ｎ型不純物およびｐ型不純物のドーピングに際しては、このようにドーピングが不要な領域をフォトレジストで覆うことによって、それぞれの元素を選択的に注入し、ｎ型の高濃度不純物領域４１９とｐ型の不純物領域４２３、そしてゲッタリング領域４２４ｎ、４２４ｐとが形成され、図５に示すようにｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを形成することができる。
【０２２０】
なお、ｎ型不純物元素のドーピングとｐ型不純物元素のドーピングの順序は上述したものに限定されない。
【０２２１】
ゲッタリング領域４２４ｎおよび４２４ｐは、それぞれのＴＦＴのチャネル幅Ｗに対して、その面積Ｓの比が概略同一となるように形成される。通常、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとでは、電流駆動能力が異なり、ｎチャネル型ＴＦＴの方が２倍以上高い。したがって、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとで同程度の電流量を流すには、ｐチャネル型ＴＦＴのチャネル幅を大きく設定する必要がある。例えば、ｎチャネル型ＴＦＴの活性領域３０９ｎにおけるチャネル領域幅Ｗが２０μｍであるとすると、ｐチャネル型ＴＦＴの活性領域３０９ｐにおけるチャネル幅Ｗは４０μｍに設定される。この場合、それぞれの活性領域におけるゲッタリング領域３２４の面積は、ｎチャネル型ＴＦＴに対してｐチャネル型ＴＦＴが概略２倍となるように設定される。
【０２２２】
加えて、本実施形態では、ｎチャネル型ＴＦＴにおけるチャネル領域４１３ｎからゲッタリング領域４２４ｎまでの距離と、ｐチャネル型ＴＦＴにおけるチャネル領域４１３ｎからゲッタリング領域４２４ｐまでの距離とが概略等しくなるように形成される。このようにすることで、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの活性領域において、ゲッタリングの効率を等しくすることができる。
【０２２３】
次いで、レジストマスク４２１を除去した後、不活性雰囲気下、例えば窒素雰囲気にて熱処理を行う。本実施形態でも、図１７に示す構成のＲＴＡ装置を用いる。すなわち、窒素雰囲気中にて、基板表面に高温の窒素ガスを吹き付け、瞬時に昇降温を行うことでＲＴＡ処理を行う。
【０２２４】
具体的な熱処理条件として、６７０℃で５分のＲＴＡ処理を行うことができる。昇温速度および降温速度は共に２００℃／分程度とし、アイドリング温度４００℃からＲＴＡを行う。この熱処理工程で、図５（Ｃ)に示すように、ｎチャネル型ＴＦＴの活性領域４０９ｎにおいては、ソース・ドレイン領域の外側に形成されたゲッタリング領域４２４ｎに高濃度にドーピングされているリンとホウ素、そしてそのドーピング時に非晶質化されたことにより生じた結晶欠陥が、チャネル領域４１３ｎ、ＬＤＤ領域４１８およびソース・ドレイン領域４１９に存在しているニッケルを、チャネル領域からＬＤＤ領域、さらにソース・ドレイン領域、そしてゲッタリング領域４２４ｎへと、矢印４２５で示される方向に移動させる。リンのみがドーピングされたソース・ドレイン領域４１９もゲッタリング効果を有するが、ゲッタリング領域４２４ｎの能力が圧倒的に高いので、ゲッタリング領域４２４ｎにニッケルは集められる。
【０２２５】
また、ｐチャネル型ＴＦＴの活性領域４０９ｐにおいても、ソース・ドレイン領域の外側に形成されたゲッタリング領域４２４ｐに高濃度にドーピングされているリンおよびホウ素とそのドーピング時に非晶質化されたことにより生じた結晶欠陥が、チャネル領域４１３ｐ、ソース・ドレイン領域４２３に存在しているニッケルを、チャネル領域からソース・ドレイン領域、そしてゲッタリング領域４２４ｐへと、矢印４２５で示される方向に移動させる。
【０２２６】
この加熱処理工程により、ゲッタリング領域４２４ｎおよび４２４ｐにはニッケルが移動してくるため、ゲッタリング領域４２４ｎ、４２４ｐにおけるニッケル濃度は、１×１０19／ｃｍ3以上となっている。よって、ＴＦＴ活性領域のチャネル形成領域や、チャネル形成領域とソース・ドレイン領域との接合部、またＬＤＤ領域との接合部において残留している触媒元素をゲッタリングでき、触媒元素の偏析によるリーク電流の発生を抑制することができる。
【０２２７】
また、この加熱処理工程で、ｎチャネル型ＴＦＴのソース・ドレイン領域４１９とＬＤＤ領域４１８にドーピングされたｎ型不純物（リン)と、ｐチャネル型ＴＦＴのソース・ドレイン領域４２３にドーピングされたｐ型不純物（リン)の活性化も同時に行われる。その結果、ｎチャネル型ＴＦＴのソース・ドレイン領域４１９のシート抵抗値は、４００〜７００Ω／□程度となり、ＬＤＤ領域４１８のシート抵抗値は、３０〜６０ｋΩ／□であった。また、ｐチャネル型ＴＦＴのソース・ドレイン領域４２２のシート抵抗値は、１〜１．５ｋΩ／□程度であった。
【０２２８】
一方、ゲッタリング領域４２４ｎと４２４ｐの結晶性は、ＲＴＡ処理では回復しておらず、非晶質成分を有した状態となっている。このような非晶質成分を有する領域の電気抵抗は極めて高いが、ソース領域またはドレイン領域とは別の領域に形成されるため、問題とはならない。
【０２２９】
上記加熱処理工程後に、レーザラマン分光法により、それぞれの領域のラマン分光スペクトルにおける非晶質ＳｉのＴＯフォノンピークＰａと結晶ＳｉのＴＯフォノンピークＰｃとの比Ｐａ／Ｐｃを測定すると、比Ｐａ／Ｐｃの値は、ゲッタリング領域４２４の方がチャネル領域４１３やＬＤＤ領域４１８、そしてソース／ドレイン領域４１９、４２３より大きくなっている。この加熱処理工程後、これ以上の高温工程は行わないため、この状態はＴＦＴ完成後も維持される。
【０２３０】
次いで、図５（Ｈ)に示すように、層間絶縁膜を形成する。窒化ケイ素膜、酸化ケイ素膜、または窒化酸化ケイ素膜を４００〜１５００ｎｍ（代表的には６００〜１０００ｎｍ)の厚さで形成する。本実施形態では、膜厚２００ｎｍの窒化ケイ素膜４２６と膜厚７００ｎｍの酸化ケイ素膜４２７とを積層形成し、２層構造とした。このときの成膜方法としては、プラズマＣＶＤ法を用い、窒化ケイ素膜はＳｉＨ4とＮＨ3を原料ガスとして、酸化ケイ素膜はＴＥＯＳとＯ2を原料として、連続形成した。無機層間絶縁膜は、上記のものに限定されず、他のシリコンを含む絶縁膜を単層または積層構造としてよい。
【０２３１】
さらに、３００〜５００℃で１時間程度の熱処理を行う。これにより、前記層間絶縁膜（特に窒化ケイ素膜４２６)から、活性領域およびゲート絶縁膜の界面へ水素原子が供給され、ＴＦＴ特性を劣化させる不対結合手（ダングリングボンド)を終端化し不活性化する。本実施形態では、窒素雰囲気下で４１０℃、１時間の熱処理を行った。
【０２３２】
次に、層間絶縁膜にコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの二層膜によってＴＦＴの電極・配線４２８を形成する。窒化チタン膜は、アルミニウムが半導体層に拡散するのを防止する目的のバリア膜として設けられる。そして最後に、３５０℃、１時間のアニールを行い、図５（Ｈ)に示すｎチャネル型ＴＦＴ４２９とｐチャネル型ＴＦＴ４３０とを完成させる。さらに必要に応じて、ゲート電極４１１ｎおよび４１１ｐの上にもコンタクトホールを設けて、配線４２８により必要な電極間を接続する。また、ＴＦＴを保護する目的で、それぞれのＴＦＴ上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【０２３３】
上記の方法で作成したＴＦＴの電界効果移動度は、第２の実施形態と同様の良好な特性を示す。また、従来のＴＦＴで頻繁に見られたＴＦＴオフ動作時のリーク電流の異常な増大が全く無く、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、ほとんど特性劣化は見られず、ＣＭＯＳ構造回路でインバーターチェーンやリングオシレーター等の回路を形成した場合、従来のものと比べて非常に信頼性が高く、安定した回路特性を示した。
【０２３４】
さらに、本実施形態では、第２実施形態に比べ、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとにおいて、それぞれのソース・ドレイン領域形成工程を利用して、同時にゲッタリング領域を形成することができる。したがって、ゲッタリングのための付加工程（フォトリソ工程、ドーピング工程、アニール工程)が必要なくなる。その結果、製造工程を簡略化でき、半導体装置の製造コストを低減と良品率の向上が図れる。
【０２３５】
（実施形態４)
本発明の第４の実施形態を説明する。
【０２３６】
本実施形態でも、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴを相補型に構成したＣＭＯＳ構造の回路をガラス基板上に作製する工程について、説明を行う。
【０２３７】
図６および図７は、本実施形態で説明するＴＦＴの作製工程を示す断面図であり、図６（Ａ)から（Ｅ)、図７（Ｆ)から（Ｈ)の順にしたがって工程が順次進行する。
【０２３８】
まず、ガラス基板５０１上に膜厚１００ｎｍの酸化ケイ素膜からなる下地絶縁膜５０３を形成し、続けて膜厚２０〜１００ｎｍの非晶質ケイ素膜５０３を形成する。
【０２３９】
続いて、非晶質ケイ素膜５０３に触媒元素を添加し、加熱処理を行う。非晶質ケイ素膜に対して、重量換算で１０ｐｐｍの触媒元素（本実施形態ではニッケル)を含む水溶液（酢酸ニッケル水溶液)をスピンコート法で塗布して、触媒元素含有層５０４を形成する。この状態が図６（Ａ)に相当する。
【０２４０】
次に、不活性雰囲気下、例えば窒素雰囲気にて加熱処理を行う。このときの加熱処理としては、５２０〜６００℃で１〜８時間のアニール処理を行う。本実施形態では、一例として５８０℃にて１時間の加熱処理を行った。この加熱処理において、ａ−Ｓｉ膜表面に添加されたニッケル５０４のシリサイド化が起こり、それを核としてａ−Ｓｉ膜５０３の結晶化が進行する。その結果、図６（Ｂ)に示すように、ａ−Ｓｉ膜５０３は結晶化され、結晶質ケイ素膜５０５となる。
【０２４１】
続いて、図６（Ｃ)に示すように、加熱処理により得られた結晶質ケイ素膜５０５にレーザ光を照射して、結晶性を向上させた結晶質ケイ素膜５０５を形成する。このレーザ光照射により結晶質シリコン膜５０５の結晶性は大幅に改善される。本実施形態でも、レーザ光は、パルス発振型のＸｅＣｌエキシマレーザ（波長３０８ｎｍ)を適用した。
【０２４２】
続いて、結晶質ケイ素膜を所定の形状にエッチングして、ｎチャネル型ＴＦＴの活性領域５０８ｎとｐチャネル型ＴＦＴの活性領域５０８ｐとを形成した後、これらの活性領域５０８ｎ、５０８ｐを覆うゲート絶縁膜５０９を形成する。
【０２４３】
続いて、ゲート絶縁膜５０９上に導電膜５１０をスパッタ法またはＣＶＤ法などを用いて形成する。導電膜としては高融点金属のＷ、Ｔａ、Ｔｉ、Ｍｏまたはその合金材料のいずれかを用いればよい。
【０２４４】
次いで、図６（Ｄ)に示すように、導電膜５１０上にレジストからなるマスク５１１、５１２を形成する。なお、このマスク５１１、５１２は、ゲート電極を規定するマスクである。本実施形態では、ｐチャネル型ＴＦＴのゲート電極を、活性領域にｎ型を付与する不純物元素が添加される領域（後のゲッタリング領域)を形成するためのマスクとして用いるため、ｐチャネル型ＴＦＴのマスク５１２の幅はｎチャネル型ＴＦＴのマスク５１１の幅より大きめに設計されている。
【０２４５】
次に、導電膜５１０をエッチングして第１の形状のゲート電極５１３、第２の形状のゲート電極５１４を形成する。
【０２４６】
図６（Ｅ)に示すように、ｎ型不純物元素（本実施形態ではリン)５１５を添加（第１のドーピング工程)して、ｎ型不純物元素を１×１０19〜１×１０21／ｃｍ3の濃度で含むｎ型不純物領域５１７、５１９を形成する。
【０２４７】
なお、第１の形状のゲート電極５１３と重なる領域の活性領域５１６は、後のｎチャネル型ＴＦＴのチャネル領域となる。また、第２の形状のゲート電極５１４と重なる領域の活性領域５１８にも、不純物元素は添加されず、後のｐチャネル型ＴＦＴのチャネル領域およびソース／ドレイン領域となる。
【０２４８】
続いて、マスク５１１、５１２を除去した後、ｐチャネル型ＴＦＴの第２の形状のゲート電極を所定の形状にエッチングするためのレジストからなるマスク５２１、およびｎチャネル型ＴＦＴの活性領域にゲッタリング領域を形成するためのレジストからなるマスク５２０を形成する。その後、エッチングによりｐチャネル型ＴＦＴにおいて所定の形状となる第３の形状のゲート電極５２２を形成する。
【０２４９】
次いで、図７（Ｆ)に示すように、ｐ型不純物元素（本実施形態ではホウ素)５２３を添加して、ｎチャネル型ＴＦＴの活性領域においてはゲッタリング領域５２６ｎ、ｐチャネル型ＴＦＴの活性領域においてはソース領域またはドレイン領域５２５およびゲッタリング領域５２６ｐを形成する。このとき、ｐチャネル型ＴＦＴの活性領域において、第３の形状のゲート電極５２２に覆われている領域には、ホウ素５２３は注入されず、チャネル領域５２４となる。これらの工程により形成されるゲッタリング領域５２６ｎ、５２６ｐは、非晶質化される。
【０２５０】
レジストマスク５２０、５２１を除去した後、活性領域に残留する触媒元素をゲッタリング領域５２６ｎ、５２６ｐに移動するための加熱処理を行う。本実施形態でも、図１７に示すような構成のＲＴＡ装置を用いた。すなわち、窒素雰囲気中にて、基板表面に高温の窒素ガスを吹き付け、瞬時に昇降温を行うことでＲＴＡ処理を実現した。この加熱処理により、活性領域のチャネル形成領域やチャネル形成領域とソース領域またはドレイン領域との接合部において残留している触媒元素を、図７（Ｇ)に示すように矢印５２７のような方向に、ゲッタリング領域へと移動することができ、触媒元素の偏析によるリーク電流の発生を抑制することができる。
【０２５１】
本実施形態では、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの活性領域において、ゲッタリング領域に含まれるｎ型不純物元素およびｐ型不純物元素の濃度が等しいため、ゲッタリングの効率を等しくすることができ、また、ｐチャネル型ＴＦＴの活性領域において、ソース領域またはドレイン領域となる領域はカウンタードープされていないため、ｐチャネル型ＴＦＴのソース領域またはドレイン領域において抵抗が上がってしまうという問題を解決することができる。なお、このゲッタリング処理工程により、ゲッタリング領域には、触媒元素が移動してくるため、触媒元素が、１×１０19／ｃｍ3以上の濃度となる。
【０２５２】
また、この加熱処理工程で、ｎチャネル型ＴＦＴのソース・ドレイン領域５１７と、ｐチャネル型ＴＦＴのソース・ドレイン領域５２５の活性化も同時に行われる。しかしながら、ゲッタリング領域５２６ｎと５２６ｐにおいては、ＲＴＡ処理では結晶回復せず、非晶質成分を有した状態となっている。この領域の抵抗は極めて高いが、ソース領域またはドレイン領域とは別の領域に形成されるため、問題とはならない。
【０２５３】
この工程後に、レーザラマン分光法により、それぞれの領域のラマン分光スペクトルにおける非晶質ＳｉのＴＯフォノンピークＰａと結晶ＳｉのＴＯフォノンピークＰｃとの比Ｐａ／Ｐｃを測定すると、ゲッタリング領域の方がチャネル領域やソース／ドレイン領域より大きくなっている。この加熱処理工程後、これ以上の高温工程は行わないため、この状態はＴＦＴ完成後も維持される。
【０２５４】
なお、本実施形態において、半導体層にｎ型不純物元素から添加したが、工程順は本実施形態に限定されることはなく、実施者が適宜決定すればよい。
【０２５５】
次いで、図７（Ｈ)に示すように、層間絶縁膜を形成する。本実施形態では、膜厚２００ｎｍの窒化ケイ素膜５２８と膜厚７００ｎｍの酸化ケイ素膜５２９とを積層形成し、２層構造とした。
【０２５６】
さらに、３００〜５００℃で１時間程度の熱処理を行う。これにより、前記層間絶縁膜（特に窒化ケイ素膜５２８)から、活性領域およびゲート絶縁膜の界面へ水素原子が供給され、ＴＦＴ特性を劣化させる不対結合手（ダングリングボンド)を終端化し不活性化する。
【０２５７】
次に、層間絶縁膜にコンタクトホールを形成して、金属材料によってＴＦＴの電極・配線５３０を形成し、図７（Ｈ)に示すｎチャネル型ＴＦＴ５３１とｐチャネル型ＴＦＴ５３２とを完成させる。さらに必要に応じて、ゲート電極５１３、５２２の上にもコンタクトホールを設けて、配線５３０により必要な電極間を接続する。
【０２５８】
このようにして作製したＴＦＴの電界効果移動度は、第２実施形態と同様の良好な特性を示した。また、従来例で頻繁に見られたＴＦＴオフ動作時のリーク電流の異常な増大が全く無く、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、ほとんど特性劣化は見られず、ＣＭＯＳ構造回路でインバーターチェーンやリングオシレーター等の回路を形成した場合、従来のものと比べて非常に信頼性が高く、安定した回路特性を示した。
【０２５９】
さらに、本実施形態では、第３実施形態に比べ、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとにおいて、それぞれのソース・ドレイン領域およびゲッタリング領域の形成工程で、ゲート電極をドーピングマスクとして利用する。したがって、さらにフォトリソグラフィ工程が削減できるため、製造工程を簡略化でき、半導体装置の製造コストを低減と良品率の向上が図れた。
【０２６０】
（実施形態５)
図８〜１０および図１１を参照しながら、本発明の第５の実施形態を説明する。本実施形態では、画素部内の画素ＴＦＴと、画素部の外側周辺に設けられる駆動回路のＴＦＴを同一基板上に作製する。
【０２６１】
まず、図８（Ａ)を参照する。基板１００には、低アルカリガラス基板や石英基板を用いることができる。本実施形態では、低アルカリガラス基板を用いた。ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。
【０２６２】
基板１００のＴＦＴを形成する表面には、基板１００からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜１０１を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜を１００ｎｍ、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜を２００ｎｍの厚さに積層形成する。
【０２６３】
次に、２０〜１５０ｎｍ（好ましくは３０〜８０ｎｍ)の厚さで非晶質構造を有する半導体膜を、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施形態では、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜がある。また、下地膜１０１と非晶質シリコン膜とは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる（図８（Ａ))。
【０２６４】
次に、第１から第４の実施形態について説明した技術を用いて、結晶構造を含む半導体膜（本実施形態では、結晶質ケイ素膜)を形成する。
【０２６５】
上述した結晶化法とレーザ結晶化法とを組み合わせることにより、結晶質半導体膜の結晶性をさらに高めることができる。この時、使用するレーザとしては、パルス発振型または連続発光型のＫｒＦエキシマレーザ、ＸｅＣｌエキシマレーザ、ＹＡＧレーザまたはＹＶＯ４レーザを用いることができる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザ光を光学系で線状に集光し、半導体膜に照射する方法を用いるとよい。
【０２６６】
次に、結晶質ケイ素膜を所定の形状に分割して、島状半導体層１０２〜１０５を形成する。ここで、ｎチャネル型ＴＦＴを形成する島状半導体層１０２〜１０５の全面には、しきい値電圧を制御する目的で１×１０16〜５×１０17／ｃｍ3程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ)を添加してもよい。ボロン（Ｂ)の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。
【０２６７】
次いで、ゲート絶縁膜１０６をプラズマＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの厚さでシリコンを含む絶縁膜で形成する。例えば、１００ｎｍの厚さで酸化シリコン膜を形成する。ゲート絶縁膜１０６には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【０２６８】
次に、ゲート電極を形成するために導電膜（Ａ)１０７および導電膜（Ｂ)１０８を成膜する。本実施形態では、導電性の窒化物金属膜から成る導電層（Ａ)１０７と金属膜から成る導電層（Ｂ)１０８とを積層させた。導電層（Ｂ)１０８はタンタル（Ｔａ)、チタン（Ｔｉ)、モリブデン（Ｍｏ)、タングステン（Ｗ)から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜)で形成すれば良く、導電層（Ａ)１０７は窒化タンタル（ＴａＮ)、窒化タングステン（ＷＮ)、窒化チタン（ＴｉＮ)膜、窒化モリブデン（ＭｏＮ)で形成する。また、導電層（Ａ)１０７は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ)は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ｐｐｍ以下とすることが好ましい。例えば、タングステン（Ｗ)は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができる。
【０２６９】
導電層（Ａ)１０７の厚さは１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ)とし、導電層（Ｂ)１０８の厚さは２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ)とすれば良い。
【０２７０】
本実施形態では、導電層（Ａ)１０７に３０ｎｍの厚さの窒化タンタル膜を用い、導電層（Ｂ)１０８には３５０ｎｍのＴａ膜を用いる。いずれもスパッタ法で形成することが好ましい。スパッタ用のガスのＡｒに適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。
【０２７１】
次いで、レジストマスク１０９〜１１２を形成し、それぞれのＴＦＴのゲート電極および容量配線を形成するための第１のエッチング処理を行う。本実施形態では、第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ)とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ)電力を投入してプラズマを生成してエッチングを行った。
【０２７２】
基板側（試料ステージ)にも１５０ＷのＲＦ（１３．５６ＭＨｚ)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパ状とする。
【０２７３】
この後、マスク１０９〜１１２を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側にも２０ＷのＲＦ（１３．５６ＭＨｚ)電力を投入して、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2とを混合した第２のエッチング条件ではＷ膜およびＴａＮ膜とも同程度にエッチングされる。ここまでの工程で、端部がテーパ状の導電膜（Ａ)および導電膜（Ｂ)からなるゲート電極１１３、１１４、１１５および容量配線１１６が形成される。なお、ｐチャネル型ＴＦＴの１１４は、ｎ型不純物元素の添加工程において、ｐチャネル型ＴＦＴの半導体層のｎ型不純物元素が添加される領域が広くならないようにマスクとして用いられるため、ｎチャネル型ＴＦＴのゲート電極１１３、画素ＴＦＴのゲート電極１１５よりも大きい幅に形成されるようにマスク１１０も他のマスクより大きい幅で形成することが重要である。
【０２７４】
次に、図８（Ｂ)に示すように、マスク１０９〜１１２を除去することになく、ｎ型不純物元素を添加し、不純物領域１１８を形成する。ｎ型不純物元素としては、リン（Ｐ)や砒素（Ａｓ)を用いれば良く、ここではリン（Ｐ)を添加すべく、フォスフィン（ＰＨ3)を用いたイオンドープ法を適用した。
【０２７５】
さらに、マスク１０９〜１１２を除去せずに第２のエッチング処理を行う。ここでは、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２０／２０／２０（ｓｃｃｍ)とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ)電力を投入して、実質的に負の自己バイアス電圧を印加する。第２のエッチング条件によると、Ｗ膜が選択的にエッチングされる。
【０２７６】
この第２のエッチング処理により、導電膜（Ａ)１１３ａ〜１１６ａおよび導電膜（Ｂ)１１３ｂ〜１１６ｂがエッチングされ、ゲート電極１１９、１２０、１２１、容量配線１２２が形成される。この工程において、後にｎチャネル型ＴＦＴとなる領域のゲート電極１１９、１２１および容量配線１２２は、ｐチャネル型ＴＦＴのゲート電極１２０より幅が狭く形成されている。これは、ｐチャネル型ＴＦＴのゲート電極１２０は、ｐチャネル型ＴＦＴの半導体層において、ｎ型不純物元素が高濃度に含まれる領域を狭くするためのマスクとして用いるため、所定の形状（他のゲート電極１１９、１２１)より大きい幅で形成している。なお、ここまでの工程でｎチャネル型ＴＦＴのゲート電極１１９、１２１、容量配線１２２を第１の形状のゲート電極、第１の形状の容量配線ともいう。また、ｐチャネル型ＴＦＴのゲート電極１２０を第２の形状のゲート電極ともいう。
【０２７７】
次いで、半導体層にｎ型不純物元素を添加する処理を行う。第２のエッチング処理により形成されたゲート電極１１９、１２０、１２１をマスクとして用い、導電膜（Ａ)のテーパ状部分の下方の半導体層にもｎ型不純物元素が添加されるようにドーピングして、ｎ型不純物領域（Ａ)１２３ａ〜１２６ａおよびｎ型不純物領域（Ｂ)１２３ｂ〜１２６ｂが形成される。このとき形成される不純物領域１２３ａ〜１２６ａの不純物（リン（Ｐ))濃度は、１×１０20〜１×１０21／ｃｍ3となるようにすればよい。さらに、ｎ型不純物領域（Ｂ)１２３ｂ〜１２６ｂの不純物濃度は、５×１０17〜５×１０19／ｃｍ３となるようにすればよい。なお、導電層（Ａ)１１９ａのテーパ状部分と重なるｎ型不純物領域１２３ｃは、若干、不純物濃度が低くなるものの、ｎ型不純物領域１２３ｂとほぼ同程度の濃度の不純物領域が形成される（図９（Ａ))。
【０２７８】
次いで、レジストからなるマスク１０９〜１１２を除去した後、新たにｎチャネル型ＴＦＴの半導体層を部分的に覆うレジストからなるマスク１２７を形成して、第３のエッチング処理を行う。エッチング用ガスには、ＳＦ６とＣｌ２とを用い、それぞれのガス流量比は５０／１０（ＳＣＣＭ)とし、１．３Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz)電力を投入してプラズマを生成し約３０秒のエッチングを行う。基板側（試料ステージ)には、１０ＷのＲＦ（１３．５６MHz)電力を投入して、実質的に負の自己バイアス電圧を印加する。以上の工程により、導電膜（Ａ)１２０ａ、１２１ａがエッチングされてｐチャネル型ＴＦＴのゲート電極１２８および画素ＴＦＴのゲート電極１２９が形成される。
【０２７９】
次いで、ｐチャネル型ＴＦＴのゲート電極１２８を所定の形状にするためエッチングするためのレジストマスク１３０、画素ＴＦＴの半導体層を部分的に露出したレジストマスク１３１および容量配線を覆うレジストマスク１３２を形成する。
【０２８０】
ｐチャネル型ＴＦＴのゲート電極１２８にエッチング処理を行い、ｐチャネル型ＴＦＴのゲート電極１３３を得る（図９（Ｃ))。ここまでの工程で形成されたｐチャネル型ＴＦＴのゲート電極１３３を第３の形状のゲート電極ともいう。また、画素部におけるＴＦＴ（画素ＴＦＴ)のゲート電極１２９を第４の形状のゲート電極ともいう。
【０２８１】
次いで、半導体層にｐ型不純物元素（本実施形態ではボロン（Ｂ))を添加して、ｐ型不純物領域１３４〜１３９を形成する。ｐ型不純物領域１３４、１３５、１３７、１３８のｐ型不純物元素の不純物濃度が、１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3となるように添加する。駆動回路のｐチャネル型ＴＦＴの半導体層には、ｎ型不純物元素が高濃度に添加された領域１２４ａがあるため、ｐチャネル型ＴＦＴの半導体層には、ｎ型不純物元素およびｐ型不純物元素が高濃度に添加された領域１３５ａとｐ型不純物元素のみが高濃度に添加された１３５ｂとが形成される。
【０２８２】
なお、本実施形態ではｐチャネル型ＴＦＴの半導体層にボロンを添加する前にエッチングによりＴａＮ膜が除去された領域にボロンを添加するため、低加速で添加することができ、添加の際の半導体層へのダメージを少なくすることができる。
【０２８３】
ここまでの工程により、それぞれの半導体領域にｎ型不純物領域およびｐ型不純物領域が形成される（図９（Ｄ))。
【０２８４】
次いで、マスク１３０〜１３２を除去して、無機層間絶縁膜１４０を形成する。窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ)の厚さで形成する。本実施形態では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化シリコン膜を形成した。もちろん、無機層間絶縁膜としては、酸化窒化シリコン膜に限定されるものではなく、他のシリコンを含む絶縁膜を単層または積層構造としてよい。
【０２８５】
次いで、半導体層に添加された不純物元素を活性化とゲッタリングのための熱処理工程を行う。この工程は、前記実施形態と同様にラピッドサーマルアニール（ＲＴＡ)法を適用した。なお、このゲッタリング処理工程により、リンとホウ素がドーピングされたゲッタリング領域には、触媒元素が移動してくるため、ゲッタリング領域に含まれる触媒元素が、１×１０19／ｃｍ3以上の濃度となる。また、前記実施形態と同様、ゲッタリング領域は非晶質成分を含んだ状態となっている。
【０２８６】
この熱処理は、無機絶縁膜１４０を形成する前に活性化処理を行ってもよい。ただし、ゲート電極に用いた材料が熱に弱い場合には、本実施形態のように配線等を保護する目的で層間絶縁膜（シリコンを主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で活性化処理を行うことが望ましい。
【０２８７】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。本実施形態では、水素を約３％含む窒素雰囲気下で４１０℃、１時間の熱処理を行う。この工程は、層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる)を行ってもよい。
【０２８８】
次いで、無機層間絶縁膜１４０上に、有機絶縁物材料からなる有機層間絶縁膜１４１を形成する。本実施形態では、膜厚１．６μｍのアクリル樹脂膜を形成した。次いで、各不純物領域に達するコンタクトホールを形成するためのパターニングを行う。
【０２８９】
この後、透明導電膜を８０〜１２０ｎｍの厚さで形成し、パターニングすることによって画素電極１４２を形成する。透明導電膜には、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3−ＺｎＯ)、酸化亜鉛（ＺｎＯ)も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ)を添加した酸化亜鉛（ＺｎＯ：Ｇａ)等を適用することもできる。
【０２９０】
次に、駆動回路部２０５において、不純物領域と電気的に接続する配線１４３、１４４を形成する。なお、これらの電極は、膜厚５０ｎｍのＴｉ膜と膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜)との積層膜をパターニングして形成する。
【０２９１】
また、画素部２０６においては、不純物領域と接する配線１４６〜１４９を形成する。
【０２９２】
画素電極１４２は、配線１４８により保持容量を形成する一方の電極として機能する半導体層１０５と電気的に接続される。
【０２９３】
なお、本実施形態では画素電極１４２として、透明導電膜を用いた例を示したが、反射性を有する導電性材料を用いて画素電極を形成すれば、反射型の表示装置を作製することができる。その場合、電極を作製する工程で画素電極を同時に形成でき、その画素電極の材料としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性がすぐれた材料を用いることが望ましい。
【０２９４】
こうして同一基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができた。駆動回路にはｎチャネル型ＴＦＴ２０１、ｐチャネル型ＴＦＴ２０２、画素部には画素ＴＦＴ２０３、保持容量２０４を形成した。なお、本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０２９５】
ここまでの工程により作製されたアクティブマトリクス基板の上面図を図１１に示す。なお、図１１のＡ−Ａ’線は、図１０（Ｂ)のＡ−Ａ’線に対応し、同様に図１１のＢ−Ｂ’線は、図１０（Ｂ)のＢ−Ｂ’線に対応する。
【０２９６】
駆動回路のｎチャネル型ＴＦＴ２０１は、島状半導体層１０２にチャネル形成領域、ソース領域またはドレイン領域１２３ａ、不純物領域１２３ｂおよび第２の形状のゲート電極１１９と重なる不純物領域１２３ｃ（以降、このような不純物領域をＬOVと記す)、高濃度のｎ型不純物元素および高濃度のｐ型不純物元素が添加されたゲッタリング領域となる不純物領域１３４を有している。この領域ＬOVのチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜１．５μｍである。また、導電膜（Ａ)１１９ａおよび導電膜（Ｂ)１１９ｂの積層からなる第１の形状のゲート電極１１９を有している。
【０２９７】
駆動回路のｐチャネル型ＴＦＴ２０２は、島状半導体層１０３にチャネル形成領域、ソース領域またはドレイン領域１２４ａ、不純物領域１２４ｂ、高濃度のｎ型不純物元素および高濃度のｐ型不純物元素が添加されたゲッタリング領域となる不純物領域１３５ａを有している。また、導電膜（Ａ)１３３ａおよび導電膜（Ｂ)１３３ｂの積層からなる第３の形状のゲート電極１３３を有している。
【０２９８】
画素部の画素ＴＦＴ２０３には、島状半導体層１０４にチャネル形成領域、ソース領域またはドレイン領域１２５ａ、不純物領域１２５ｂ、１２５ｃを有している。また、導電膜（Ａ)１２９ａおよび導電膜（Ｂ)１２９ｂの積層からなる第４の形状のゲート電極１２９を有している。
【０２９９】
さらに、容量配線１２２と、ゲート絶縁膜と同じ材料から成る絶縁膜と、ｐ型不純物元素が添加された半導体層１０５とから保持容量２０５が形成されている。図１１の例では、画素ＴＦＴ２０４がダブルゲート構造を有しているが、シングルゲート構造を有していてもよいし、３つ以上のゲート電極を備えたマルチゲート構造を有していても良い。
【０３００】
本実施形態では、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることができる。さらにゲート電極を耐熱性を有する導電性材料で形成することにより、ＬＤＤ領域やソース領域およびドレイン領域の活性化を容易とし、配線を低抵抗材料で形成することにより、配線抵抗を十分低減できる。
【０３０１】
（実施形態６)
本実施形態では、実施形態５のアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置（液晶表示パネルともいう)を作製する。
【０３０２】
まず、図１０（Ｂ)に示すアクティブマトリクス基板を用意した後、図１２示すように、アクティブマトリクス基板上に配向膜１８０を形成し、ラビング処理を行う。本実施形態では、配向膜１８０を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ１８１を所定の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０３０３】
次いで、対向基板１８２を用意する。この対向基板には、着色層１８３、１８４、平坦化膜１８５を形成する。赤色の着色層１８３と青色の着色層１８４とを一部重ねて、第２遮光部を形成する。なお、図１２では図示しないが、赤色の着色層と緑色の着色層とを一部重ねて第１遮光部を形成する。
【０３０４】
ついで、対向電極１８６を画素部に形成し、対向基板の全面に配向膜１８７を形成し、ラビング処理を施した。
【０３０５】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材１８８で貼り合わせる。シール材１８８にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料１８９を注入し、封止剤（図示せず)によって完全に封止する。液晶材料１８９には公知の液晶材料を用いれば良い。このようにして図１２に示すアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所定の形状に分断する。さらに、公知の技術を用いて偏光板等を適宜設けた。そして、公知の技術を用いてＦＰＣを貼りつけた。
【０３０６】
こうして得られた液晶表示パネルの構成を図１３の上面図を用いて説明する。なお、図１２と対応する部分には同じ符号を用いた。
【０３０７】
図１３（Ａ)で示す上面図は、画素部２０６、駆動回路２０５ａ、２０５ｂ、ＦＰＣ（フレキシブルプリント配線板：Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）を貼り付ける外部入力端子２１０、外部入力端子と各回路の入力部までを接続する接続配線２１１などが形成されたアクティブマトリクス基板と、カラーフィルタなどが設けられた対向基板１８２とがシール材１８８を介して貼り合わされている。
【０３０８】
図１３（Ｂ)は図１３（Ａ)で示す外部入力端子２１０のｅ−ｅ'線に対する断面図を示している。外部入力端子にはベースフィルム２１３と配線２１４から成るＦＰＣが異方性導電性樹脂２１５で貼りｓ合わされており、さらに補強板で機械的強度を高めている。２１７は、画素電極１４０を形成するために成膜した導電膜からなる配線である。導電性粒子２１６の外径は配線２１７のピッチよりも小さいので、接着剤２１５中に分散する量を適当なものとすると隣接する配線と短絡することなく対応するＦＰＣ側の配線と電気的な接続を形成することができる。
【０３０９】
以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いることができる。
【０３１０】
（実施形態７)
図１４を参照しながら本発明の第７の実施形態を説明する。図８は、ソース側駆動回路９０、画素部９１、およびゲート側駆動回路９２を備えた半導体装置のアナログ駆動用回路構成を示している。本明細書中において、「駆動回路」とは、ソース側処理回路およびゲート側駆動回路を含めた回路を広く総称するものとする。
【０３１１】
本実施形態のソース側駆動回路９０は、シフトレジスタ９０ａ、バッファ９０ｂ、およびサンプリング回路（トランスファゲート)９０ｃを有している。また、ゲート側駆動回路９２は、シフトレジスタ９２ａ、レベルシフタ９２ｂ、およびバッファ９２ｃを備えている。必要に応じて、サンプリング回路とシフトレジスタとの間にレベルシフタ回路を設けてもよい。
【０３１２】
画素部９１は、行および列からなるマトリクス状に配列された複数の画素から構成されており、各画素が前述した構成のＴＦＴ素子を含んでいる。なお、図示してはいないが、画素部９１を挟んでゲート側駆動回路９２の反対側に更にゲート側駆動回路を設けても良い。
【０３１３】
アナログ駆動に代えてデジタル駆動を行う場合は、図９に示すように、サンプリング回路の代わりにラッチ（Ａ)９３ｂ、ラッチ（Ｂ)９３ｃを設ければよい。ソース側駆動回路９３は、シフトレジスタ９３ａ、ラッチ（Ａ)９３ｂ、ラッチ（Ｂ)９３ｃ、Ｄ／Ａコンバータ９３ｄ、バッファ９３ｅを設けている。また、ゲート側駆動回路９５は、シフトレジスタ９５ａ、レベルシフタ９５ｂ、バッファ９５ｃを設けている。また、必要であればラッチ（Ｂ)９３ｃとＤ／Ａコンバータ９３ｄとの間にレベルシフタ回路を設けてもよい。
【０３１４】
上記の各構成は、前述の製造方法に従って作製され得る。図８および図９では、画素部および駆動回路の配置構成のみを示しているが、表示パネルの基板上にメモリやマイクロプロセッサを形成してもよい。メモリやマイクロプロセッサを構成するＴＦＴも、駆動回路や画素部のＴＦＴを作製する工程を利用して作製することができる。
【０３１５】
（実施形態８)
図１６を参照しながら、本発明の第８の実施形態を説明する。
【０３１６】
本実施形態では、実施形態５について説明した結晶化方法とは異なる方法で結晶化を行う。図１６は、本実施形態での作製工程を示す断面図であり、（Ａ)から（Ｄ)にしたがって作製工程が順次進行する。
【０３１７】
まず、ガラス基板５０上に厚さ３００ｎｍの窒化酸化ケイ素膜から形成された下地絶縁膜５１と、厚さ５０ｎｍの非晶質ケイ素膜５２とをこの順番に堆積する。この堆積工程は、下地絶縁膜と非晶質半導体膜を大気に暴露しないで、同一の薄膜堆積装置内で連続的に形成することが好ましい。
【０３１８】
次に、酸化ケイ素膜から形成されたマスク絶縁膜５３を２００ｎｍの厚さに形成する。マスク絶縁膜は、図１６（Ａ)に示すように、半導体膜に触媒元素を添加するための開口部を有している。
【０３１９】
図１６（Ｂ)に示すように、重量換算で１０ｐｐｍの触媒元素（本実施形態ではニッケル)を含む水溶液（酢酸ニッケル水溶液)をスピンコート法で塗布して、触媒元素層５４を形成する。この時、触媒元素層５４は、マスク絶縁膜５３の開口部において、選択的に非晶質ケイ素膜５２に接触して、触媒元素添加領域５５が形成される。ここで使用可能な触媒元素は、鉄（Ｆｅ)、ニッケル（Ｎｉ)、コバルト（Ｃｏ)、ルテニウム（Ｒｕ)、ロジウム（Ｒｈ)、パラジウム（Ｐｄ)、オスミウム（Ｏｓ)、イリジウム（Ｉｒ)、白金（Ｐｔ)、銅（Ｃｕ)、金（Ａｕ)から選ばれた一種または複数の元素である。
【０３２０】
本実施形態では、スピンコート法でニッケルを添加しているが、蒸着法やスパッタ法などによって触媒元素から形成された薄膜（例えばニッケル膜)を非晶質ケイ素膜５２上に形成してもよい。
【０３２１】
次に、５００〜６５０℃（好ましくは５５０〜６００℃)で６〜１６時間（好ましくは８〜１４時間)の加熱処理を行う。本実施形態では、５７０℃で１４時間の加熱処理を行う。その結果、図１６（Ｃ)に示すように、触媒元素添加領域５５に結晶核が発生し、この結晶核を起点として概略基板と平行な方向（矢印で示した方向)に結晶化が進行し、結晶成長方向が巨視的に揃った結晶質ケイ素膜５７が形成される。このとき、マスク５３上に存在するニッケル５４は、マスク膜５３に阻まれ、下層のａ−Ｓｉ膜へは到達せず、領域５５において導入されたニッケルのみによりａ−Ｓｉ膜５２の結晶化が行われる。得られた結晶質シリコン膜に対しては、図１６（Ｄ)で示すようにレーザ光を照射して結晶性の改善を行ってもよい。
【０３２２】
本実施形態の結晶化方法は、前述した全ての結晶化工程に適応することができる。この結晶化方法によれば、電流駆動能力を更に工事要させた高性能ＴＦＴを形成することができる。
【０３２３】
（実施形態９)
図１８および図１９を参照しながら、半導体層内におけるゲッタリング領域の配置例を説明する。本実施形態の配置例は、前述した各実施形態におけるｎチャネル型ＴＦＴおよび／またはｐチャネル型ＴＦＴに適用することができる。なお、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの両方を同一基板上に作製する場合は、ｎチャネル型ＴＦＴの活性領域におけるゲッタリング領域の面積を、ｐチャネル型ＴＦＴの活性領域におけるゲッタリング領域の面積と概略等しくし、ゲッタリング領域からチャネル領域までの距離を概略等しくすることが好ましい。そのようにすることで、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとの間で、触媒元素のゲッタリング効率を揃えることができるからである。
【０３２４】
ここで、ｎチャネル型ＴＦＴの活性領域におけるゲッタリング領域とｐチャネル型ＴＦＴの活性領域におけるゲッタリング領域との面積を概略等しくするということの意味は、それぞれのＴＦＴにおいて、活性領域（チャネル領域)の幅をＷ、ゲッタリング領域の面積Ｓとしたとき、活性領域（チャネル領域)の幅Ｗおよびゲッタリング領域の面積Ｓの比Ｓ／Ｗがｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴにおいて概略等しくすることである。
【０３２５】
以下、本実施形態の活性領域に形成されるゲッタリング領域の形状の例を説明する。本実施形態のゲッタリング領域は、ｐ型および／またはｎ型不純物と希ガス元素とがドープされており、完全には結晶化されず、非晶質部分が残存する。
【０３２６】
図１８（Ａ)は、ゲッタリング領域１２０３ａ、１２０４ａが、ゲート電極１２０５ａ下部の活性領域に形成されるチャネル形成領域から離れた位置（活性領域の外縁部)に、ゲート電極１２０５ａと平行方向を長辺とする長方形状で、当該長方形のコーナー部が活性領域のコーナー部に掛かる様に配置された例を示している。
【０３２７】
図１８（Ｂ)は、ゲッタリング領域１２０３ｂ、１２０４ｂがゲート電極１２０５ｂ下部の活性領域に形成されるチャネル形成領域から離れた位置（半活性領域の外縁部)に、ゲート電極１２０５ｂと垂直方向を長辺とする長方形状で、当該長方形のコーナー部が活性領域のコーナー部に掛かる様に配置された例を示している。
【０３２８】
図１８（Ｃ)は、ゲッタリング領域１２０３ｃ、１２０４ｃがゲート電極１２０５ｃ下部の活性領域に形成されるチャネル形成領域から離れた位置に（活性領域の外縁部)、ゲート電極１２０５ｃと平行方向を長辺とする長方形と垂直方向を長辺とする長方形を組み合わせてできた複雑な形状で、当該形状のコーナー部が活性領域のコーナー部に掛かる様に配置された例を示している。このような配置の場合は、図１８（Ａ)または図１８（Ｂ)に示す配置例と比較して、ゲッタリング領域の面積を大きくすることができ、触媒元素に対するゲッタリング効率をより高められる。
【０３２９】
上記の何れの配置例に於いても、ゲッタリング領域は、ソース領域またはドレイン領域に形成されるコンタクト部（各ＴＦＴを電気的に接続する配線が活性領域と接続される部分を本明細書において、コンタクト部という)の間を流れる電流を妨げない位置に配置されている。即ち、図１８（Ａ)のゲッタリング領域１２０３ａ、１２０４ａは、ソース領域１２０１ａに形成されているコンタクト部１２０６ａとドレイン領域１２０２ａに形成されているコンタクト部１２０７ａの間を流れる電流を妨げない位置に配置されている。
【０３３０】
図１８（Ｂ)のゲッタリング領域１２０３ｂ、１２０４ｂは、ソース領域１２０１ｂに接続しているコンタクト部１２０６ｂとドレイン領域１２０２ｂに形成されているコンタクト部１２０７ｂの間を流れる電流を妨げない位置に配置されている。
【０３３１】
図１８（Ｃ)のゲッタリング領域１２０３ｃ、１２０４ｃは、ソース領域１２０１ｃに形成されているコンタクト部１２０６ｃとドレイン領域１２０２ｃに形成されているコンタクト部１２０７ｃの間を流れる電流を妨げない位置に配置されている。
【０３３２】
図１８（Ｄ)は、図１８（Ｃ)の配置例に比べ、ゲッタリング領域１２０３ｄ、１２０４ｄのゲッタリング効率を拡大するため、ゲッタリング領域１２０３ｄ、１２０４ｄの面積を更に拡大し、ゲッタリング領域１２０３ｄがコンタクト部１２０６ｄの一部とオーバラップした配置例を示している。ゲッタリング領域１２０３ｄ、１２０４ｄがコンタクト部１２０６ｄ、１２０７ｄの一部とオーバラップしても大きな問題は無いが、オーバラップ部分の面積が大きくなると、コンタクト抵抗の増加が無視できなくなるため好ましくない。このため、オーバラップ部分の面積は、最大でもコンタクト部１２０６ｄ、１２０７ｄの面積の半分以下になるようにすることが好ましい。なお、コンタクト部１２０６ｄ、１２０７ｄとゲッタリング領域１２０３ｄ、１２０４ｄとの間の設計距離は、各々の領域形成に対応するフォトリソグラフィ工程で使用する露光装置のアライメント精度を考慮して設定する必要がある。
【０３３３】
ゲッタリング領域１２０４Ｃの位置は、ＴＦＴのオン動作時にソース領域とドレイン領域との間の電流を阻害しないかぎり、図１８（Ａ)から（Ｄ)に示す位置に限定されず、任意に設定され得る。
【０３３４】
次に図１９（Ａ)および（Ｂ)を参照する。
【０３３５】
図１９（Ａ)は、活性領域を複数のゲート電極１２０５ｅが横切り、その下部に複数のチャネル形成領域が形成される。また、複数のゲート電極の間には、ソース領域１２０１ｅ（またはドレイン領域１２０２ｅ)、ゲッタリング領域１２０８ｅ、コンタクト部１２０９ｅが形成されている。なお、活性領域の外縁部には図１８（Ａ)〜（Ｄ)と同様にゲッタリング領域１２０３ｅ、１２０４ｅが形成され、その内側にソース領域１２０１ｅまたはドレイン領域１２０２ｅおよびコンタクト部１２０６ｅ、１２０７ｅが形成されている。図１９（Ａ)に示す配置例でも、ゲッタリング領域１２０３ｅがコンタクト部１２０６ｅの一部とオーバラップしても良い。ただし、オーバラップ部分の面積が最大でもコンタクト部１２０６ｅ、１２０７ｅの半分以下になる様に留意する必要がある。
【０３３６】
図１９（Ｂ)も、活性領域を複数のゲート電極１２０５ｆが横切り、その下部に複数のチャネル形成領域が形成された配置例を示している。図１９（Ｂ)のは一例では、３つのＴＦＴが活性領域を共有して、ソース・ドレイン領域が直列に連結されている。この配置例は、各連結部にはコンタクト部が形成されておらず、連結部から電気信号を取り出す必要が無い場合に用いられる。このような構成のＴＦＴは、クロックトインバータやラッチ回路等の回路で実際に使用される。複数のゲート電極の間には、ソース領域１２０１ｆ（またはドレイン領域１２０２ｆ)、ゲッタリング領域１２０８ｆ、が形成されている。
【０３３７】
なお、活性領域の外縁部には、図１８（Ａ)〜（Ｄ)と同様にゲッタリング領域１２０３ｆ、１２０４ｆが形成され、その内側にソース領域１２０１ｆまたはドレイン領域１２０２ｆおよびコンタクト部１２０６ｆ、１２０７ｆが形成されている。連結部の領域においては、ゲッタリング領域１２０８ｆが、コンタクト部１２０６ｆからコンタクト部１２０７ｆへと流れる電流を少なくとも妨げない位置に配置されている。
【０３３８】
ＴＦＴの活性領域の形状およびサイズは、そのＴＦＴに要求される電流量によって適宜設計される。図１８（Ａ)から（Ｄ)、および図１９（Ａ)は、ソース・ドレイン領域よりもチャネル領域の幅が狭められ、くさび形状を有する活性領域を示しており、図１９（Ｂ)は、ソース・ドレイン領域とチャネル領域の幅が同一となる形状を有する活性領域を示している。活性領域の形状は任意である。
【０３３９】
ゲッタリングのための加熱処理により、ゲッタリング領域には触媒元素が移動してくるため、触媒元素が、１×１０19／ｃｍ3以上の濃度となる。
【０３４０】
（実施形態１０)
前述したように、本発明による半導体装置は、アクティブマトリクス型の表示装置に好適に用いられる。即ち、本発明は、アクティブマトリクス駆動で動作する表示装置を表示部に備えた電子機器の全てに対して適用することが可能である。本発明を適用できる電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクタ（リア型またはフロント型)、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ)、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。
【０３４１】
以下、図２０、図２１及び図２２を参照しながら、本発明の半導体装置を備えた電子機器の一例を説明する。
【０３４２】
まず、図２０を参照する。図２０（Ａ)に示すパーソナルコンピュータは、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４を備えている。
【０３４３】
図２０（Ｂ)に示す電子機器は、ビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６を備えている。
【０３４４】
図２０（Ｃ)に示す電子機器は、モバイルコンピュータ（モービルコンピュータ)であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、および表示部２２０５を備えている。
【０３４５】
図２０（Ｄ)に示す電子機器は、ゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３を備えている。
【０３４６】
図２０（Ｅ)に示す電子機器は、プレーヤであり、データまたはプログラムを記録した記録媒体（以下、記録媒体と呼ぶ)を用いるプレーヤであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５を備えている。なお、このプレーヤは、記録媒体としてＤＶＤやＣＤなどを再生し、屋内外での音楽鑑賞、映画鑑賞、ゲーム、およびインターネットを可能にする。
【０３４７】
図２０（Ｆ)に示す電子機器は、デジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない)を備えている。
【０３４８】
本発明による半導体装置を上記電子機器の駆動部に適用することにより、触媒元素を用いた良好な結晶性を有する結晶質ケイ素膜を形成することができ、更に十分に触媒元素をゲッタリングできるため、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとの特性を向上させ、信頼性の高い、安定した回路特性の、良好なＣＭＯＳ駆動回路を実現することができる。また、オフ動作時のリーク電流が問題となる画素におけるスイッチングＴＦＴや、アナログスイッチ部のサンプリング回路のＴＦＴ等でも、触媒元素の偏析によると考えられるリーク電流の発生を十分に抑制することができる。その結果、表示ムラのない良好な表示が可能な上記したような電子機器を実現することができる。
【０３４９】
図２１（Ａ)に示す電子機器は、フロント型プロジェクタであり、投射装置２６０１、スクリーン２６０２を備えている。
【０３５０】
図２１（Ｂ)に示す電子機器は、リア型プロジェクタであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４を備えている。
【０３５１】
図２１（Ｃ)は、図２１（Ａ)および図２１（Ｂ)に示す投射装置２６０１、２７０２の内部構造の一例を示している。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施形態は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２１（Ｃ)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０３５２】
図２１（Ｄ)は、図２１（Ｃ)に示す光源光学系２８０１の内部構造の一例を示している。本実施形態では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図２１（Ｄ)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０３５３】
図２１に示したプロジェクタは、透過型の液晶表示装置を用いて構成されているが、反射型の液晶表示装置やその他の表示装置を用いても良い。
【０３５４】
本発明を上記の電子機器に適応することにより、触媒元素を用いた良好な結晶性を有する結晶質ケイ素膜を形成することができ、触媒元素を充分にゲッタリングできるため、画素におけるスイッチングＴＦＴや、アナログスイッチ部のサンプリング回路のＴＦＴ等では、触媒元素の偏析によると考えられるリーク電流の発生を抑制することができ、表示ムラのない良好な表示が可能なプロジェクタを実現することができる。また、表示ムラがないため、光源の制御もしやすくなり、低消費電力化も実現できるようになる。
【０３５５】
図２２（Ａ)に示す電子機器は、携帯電話であり、本発明による半導体装置を用いて作製された表示用パネル３００１と、種々の操作キーを有する操作用パネル３００２とを供えている。表示用パネル３００１と操作用パネル３００２とは、接続部３００３によって接続されている。接続部３００３における、表示用パネル３００１の表示部３００４が設けられている面と操作用パネル３００２の操作キー３００６が設けられている面との角度θは、接続部３００３によって０°から１８０°程度の範囲内で任意に変えることができる。
【０３５６】
この携帯電話は、音声出力部３００５、操作キー３００６、電源スイッチ３００７、および音声入力部３００８を有している。
【０３５７】
図２２（Ｂ)に示す電子機器は、携帯書籍（電子書籍)であり、本体３１０１、表示部３１０２および３１０３、記憶媒体３１０４、操作スイッチ３１０５、ならびにアンテナ３１０６を備えている。
【０３５８】
図２２（Ｃ)に示す電子機器は、ディスプレイ（表示装置)であり、本体３２０１、支持台３２０２、表示部３２０３を備えている。
【０３５９】
本発明を上記の電子機器に適用することにより、触媒元素を用いた良好な結晶性を有する結晶質ケイ素膜を形成することができ、更に十分に触媒元素をゲッタリングできるため、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとの特性を向上させ、信頼性の高い、安定した回路特性の良好なＣＭＯＳ駆動回路を実現することができる。また、オフ動作時のリーク電流が問題となる画素におけるスイッチングＴＦＴや、アナログスイッチ部のサンプリング回路のＴＦＴ等でも、触媒元素の偏析によると考えられるリーク電流の発生を十分に抑制することができる。その結果、表示ムラのない良好な表示が可能になる。また表示ムラがない良好な表示であるため、光源を必要以上に使用する必要がなく無駄な消費電力を低減することができ、低消費電力化も可能な電子機器（携帯電話、携帯書籍、ディスプレイ)を実現することができる。
【０３６０】
以上のように、本発明の適用範囲は極めて広く、あらゆる電子機器に適用することが可能である。
【０３６１】
【発明の効果】
本発明によれば、触媒元素を用いて作製された良好な結晶性を有する結晶質半導体膜の素子領域における触媒元素、特にチャネル形成領域やチャネル形成領域とソース・ドレイン領域との接合部に残留する触媒元素の濃度を十分に低減することが可能になる。
【０３６２】
また、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとで触媒元素のゲッタリング効率を揃えることができるため、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの各々について充分なゲッタリングを実行することができ、良好な結晶質半導体膜を得ることができる。このような半導体膜を用いたＴＦＴを用いれば、リーク電流の発生を抑制することができ、且つ、信頼性も向上することができ、更に、特性ばらつきも少ない安定した特性の高性能半導体素子が実現できる。
【０３６３】
本発明によれば、ゲッタリングのための付加工程の数を低減することができ、製造工程の簡略化が図れる。その結果、良品率を大きく向上できると共に、半導体装置の製造コストを低減することができる。
【０３６４】
本発明によれば、性能に優れたＴＦＴを高い密度で集積した半導体装置を簡便な製造プロセスで提供することができる。
【０３６５】
特に、本発明を液晶表示装置に適用した場合、アクティブマトリクス基板に要求される画素スイッチングＴＦＴのスイッチング特性の向上、周辺駆動回路部を構成するＴＦＴに要求される高性能化・高集積化を同時に満足し、同一基板上にアクティブマトリクス部と周辺駆動回路部を構成するドライバモノリシック型アクティブマトリクス基板において、モジュールのコンパクト化、高性能化、低コスト化が図れる。
【図面の簡単な説明】
【図１】（Ａ)から（Ｇ)は、本発明の実施形態を示す工程断面図である。
【図２】（Ａ)から（Ｅ)は、本発明の実施形態を示す工程断面図である。
【図３】（Ａ)から（Ｄ)は、本発明の実施形態を示す工程断面図である。
【図４】（Ａ)から（Ｅ)は、本発明の実施形態を示す工程断面図である。
【図５】（Ｆ)から（Ｈ)は、本発明の実施形態を示す工程断面図である。
【図６】（Ａ)から（Ｅ)は、本発明の実施形態を示す工程断面図である。
【図７】（Ｆ)から（Ｈ)は、本発明の実施形態を示す工程断面図である。
【図８】（Ａ)および（Ｂ)は、本発明の実施形態を示す工程断面図である。
【図９】（Ａ)から（Ｄ)は、本発明の実施形態を示す工程断面図である。
【図１０】（Ａ)および（Ｂ)は、本発明の実施形態を示す工程断面図である。
【図１１】本発明の実施形態を示す平面図である。
【図１２】本発明の実施形態を示す断面図である。
【図１３】（Ａ)は、本発明の実施形態を示す上面図であり、（Ｂ)は、その断面図である。
【図１４】本発明の実施形態を示す平面図である。
【図１５】本発明の実施形態を示す平面図である。
【図１６】（Ａ)から（Ｄ)は、本発明の実施形態を示す工程断面図である。
【図１７】本発明の実施形態で好適に用いられる熱処理装置の構成を示す図である。
【図１８】（Ａ)から（Ｄ)は、本発明の実施形態を示す平面図である。
【図１９】（Ａ)および（Ｂ)は、本発明の実施形態を示す平面図である。
【図２０】（Ａ)から（Ｆ)は、本発明が適用される電子機器の一例を示す図である。
【図２１】（Ａ)から（Ｄ)は、本発明が適用される電子機器の一例を示す図である。
【図２２】（Ａ)から（Ｃ)は、本発明が適用される電子機器の一例を示す図である。
【符号の説明】
１１ ガラス基板
１２ 窒化ケイ素膜からなる下地絶縁膜
１３ 真性（Ｉ型)の非晶質ケイ素膜（ａ−Ｓｉ膜)
１３ａ 結晶質ケイ素膜
１３ｂ 結晶質ケイ素膜
１４ ニッケル
１５ レーザ光
１６ 島状の結晶質ケイ素膜
１７ ゲート絶縁膜
１８ ゲート電極
１９ マスク
２０ 希ガス元素
２１ ゲッタリング領域

Claims (40)

  1. チャネル領域、ソース領域、およびドレイン領域を含む結晶質領域を備えた半導体層と、
    前記チャネル領域の導電性を制御するゲート電極と、
    前記ゲート電極と前記半導体層との間に設けられたゲート絶縁膜と、
    を有する複数の薄膜トランジスタを備えた半導体装置であって、
    前記半導体層は、結晶化を促進する触媒元素が添加された非晶質ケイ素膜を結晶化させて結晶質領域を備えたケイ素層を得る工程、前記ケイ素層の一部に選択的にゲッタリング元素を添加して非晶質化したゲッタリング領域を形成する工程、および、加熱処理を行うことにより、前記ケイ素層中の前記触媒元素の少なくとも一部を前記ゲッタリング領域に移動させる工程によって形成されており、前記触媒元素はニッケルであり、
    前記ソースおよびドレイン領域は、それぞれ、各薄膜トランジスタを電気的に接続する配線と接触するコンタクト部を有し、
    前記ゲッタリング領域は、前記ソース領域または前記ドレイン領域に隣接し、前記チャネル領域と隣接しておらず、かつ、前記コンタクト部の間を流れる電流を妨げない位置に配置され、
    前記ゲッタリング領域では、前記ソース領域および前記ドレイン領域に比べて、非晶質成分が多く結晶質成分が少ない半導体装置。
  2. 前記ゲッタリング領域は、前記ソース領域または前記ドレイン領域に比べて、ラマン分光スペクトルにおける非晶質ＳｉのＴＯフォノンピークＰａと結晶ＳｉのＴＯフォノンピークＰｃとの比Ｐａ／Ｐｃが相対的に大きい、請求項１に記載の半導体装置。
  3. 前記ゲッタリング領域は、前記コンタクト部よりも前記半導体層の外縁部に近い位置に配置されている請求項１または２に記載の半導体装置。
  4. 前記ゲッタリング領域は、前記半導体層の外縁部に形成されており、
    各コンタクト部の一部は前記ゲッタリング領域に形成されている請求項１または２に記載の半導体装置。
  5. 前記ゲッタリング領域は、前記半導体層の外縁部に形成されており、
    各コンタクト部は、前記ソース領域または前記ドレイン領域に形成されている請求項１から３のいずれかに記載の半導体装置。
  6. 前記半導体層の１つに対して少なくとも２つの薄膜トランジスタが割り当てられており、前記少なくとも２つの薄膜トランジスタによって前記ソース領域またはドレイン領域が共有され、
    前記ゲッタリング領域は、前記少なくとも２つの薄膜トランジスタによって共有された前記ソース領域またはドレイン領域に隣接する位置に形成されている請求項１から５のいずれかに記載の半導体装置。
  7. 前記複数の薄膜トランジスタはｎチャネル型薄膜トランジスタおよびｐチャネル型薄膜トランジスタを含む請求項１から６のいずれかに記載の半導体装置。
  8. 前記ｎチャネル型薄膜トランジスタにおける前記活性領域の幅Ｗに対する前記ゲッタリング領域の面積Ｓの比Ｓ／Ｗが、前記ｐチャネル型薄膜トランジスタにおける前記活性領域の幅Ｗに対する前記ゲッタリング領域の面積Ｓの比Ｓ／Ｗと概略等しい請求項７に記載の半導体装置。
  9. 前記ｎチャネル型薄膜トランジスタにおける前記ソース領域またはドレイン領域とチャネル部との接合部から前記ゲッタリング領域までの距離Ｌが、前記ｐチャネル型薄膜トランジスタにおける前記ソース領域またはドレイン領域とチャネル部との接合部から前記ゲッタリング領域までの距離Ｌと概略等しい請求項７または８に記載の半導体装置。
  10. 前記ゲッタリング領域は、リンおよびボロンを含有する請求項１から９のいずれかに記載の半導体装置。
  11. 前記ゲッタリング領域におけるリンの濃度は１×１０19〜１×１０21ａｔｏｍｓ／ｃｍ3の範囲内にあり、ボロンの濃度は１．５×１０19〜３×１０21ａｔｏｍｓ／ｃｍ3の範囲内にある請求項１０に記載の半導体装置。
  12. 前記ゲッタリング領域において、ボロンの濃度は、リンの濃度の１．５〜３倍である請求項１０または１１に記載の半導体装置。
  13. 前記ゲッタリング領域には、Ａｒ、Ｋｒ、およびＸｅからなる群から選択された少なくとも１種類の希ガス元素がドープされている請求項１から１２のいずれかに記載の半導体装置。
  14. 前記ゲッタリング領域には、１×１０19〜３×１０21ａｔｏｍｓ／ｃｍ3の濃度の希ガス元素がドープされている請求項１３に記載の半導体装置。
  15. 前記ゲッタリング領域には、前記触媒元素が１×１０19ａｔｏｍｓ／ｃｍ3以上の濃度で存在している請求項１から１４のいずれかに記載の半導体装置。
  16. 結晶化を促進する触媒元素が少なくとも一部に添加された非晶質ケイ素膜を用意する工程と、
    前記非晶質ケイ素膜に対して第１の加熱処理を行うことにより、前記非晶質ケイ素膜の少なくとも一部を結晶化し、結晶質領域を含む半導体膜を得る工程と、
    前記半導体膜をパターニングすることにより、それぞれが結晶質領域を備えた複数の島状半導体層を形成する工程と、
    各島状半導体層のうちソース領域またはドレイン領域が形成される領域に隣接し、かつ、チャネル領域が形成される領域に隣接しない部分だけに選択的にゲッタリング元素を添加し、非晶質化したゲッタリング領域を形成する工程と、
    第２の加熱処理を行うことにより、前記ゲッタリング領域の少なくとも一部を非晶質状態に保持しつつ、前記各島状半導体層中の前記触媒元素の少なくとも一部を前記ゲッタリング領域に移動させる工程と、
    前記第２の加熱処理の後、前記島状半導体層のうちソース領域およびドレイン領域とそれぞれコンタクトする配線を形成する工程と
    を包含し、
    前記触媒元素はニッケルであり、
    前記第２の加熱処理は、高速熱アニール装置を用いて、前記島状半導体層に高温の不活性ガスを吹き付けることによって行われ、かつ、非晶質化された前記ゲッタリング領域が、前記ソース領域および前記ドレイン領域に比べて、非晶質成分が多く結晶質成分が少なくなるように行われる半導体装置の製造方法。
  17. 前記第２の加熱処理を行う前に、前記島状半導体層のうちソース領域、ドレイン領域およびゲッタリング領域となる部分にリンおよび／またはボロンをドープする工程を更に包含する請求項１６に記載の半導体装置の製造方法。
  18. 前記リンおよび／またはボロンをドープする工程は、前記ゲッタリング元素を添加する工程の前に行う請求項１７に記載の半導体装置の製造方法。
  19. 前記リンおよび／またはボロンをドープする工程は、前記ゲッタリング元素を添加する工程の後に行う請求項１７に記載の半導体装置の製造方法。
  20. 前記島状半導体層上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記島状半導体層のうち前記ゲート電極に覆われていない領域に対してリンおよび／またはボロンをドープする工程と、
    を包含する請求項１７から１９のいずれかに記載の半導体装置の製造方法。
  21. 前記ゲッタリング元素は、Ａｒ、Ｋｒ、およびＸｅからなる群から選択された少なくとも１種の元素を含む請求項１６から２０のいずれかに記載の半導体装置の製造方法。
  22. 前記ゲッタリング元素は、リンおよびボロンを含む請求項１６、１７、２０、２１のいずれかに記載の半導体装置の製造方法。
  23. 前記ゲッタリング領域における前記ゲッタリング元素の濃度を１×１０19〜３×１０21ａｔｏｍｓ／ｃｍ3の範囲内に調節する請求項１６から２１のいずれかに記載の半導体装置の製造方法。
  24. 前記ゲッタリング領域における前記リンの濃度を１×１０ 19 〜３×１０ 21 ａｔｏｍｓ／ｃｍ 3 の範囲内に調整し、前記ゲッタリング領域における前記ボロンの濃度を１．５×１０ 19 〜３×１０ 21 ａｔｏｍｓ／ｃｍ 3 の範囲内に調整する請求項２２に記載の半導体装置の製造方法。
  25. 結晶化を促進する触媒元素が少なくとも一部に添加された非晶質ケイ素膜を用意する工程と、
    前記非晶質ケイ素膜に対して第１の加熱処理を行うことにより、前記非晶質ケイ素膜の少なくとも一部を結晶化し、結晶質領域を含む半導体膜を得る工程と、
    前記半導体膜をパターニングすることにより、それぞれが結晶質領域を備えた複数の島状半導体層を形成する工程と、
    前記島状半導体層上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    各島状半導体層のうちソース領域またはドレイン領域が形成される領域に隣接し、かつ、チャネル領域が形成される領域に隣接しない部分にリンおよび／またはボロンを添加することにより、非晶質化したゲッタリング領域を形成するドーピング工程と、
    第２の加熱処理を行うことにより、前記ゲッタリング領域の少なくとも一部を非晶質状態に保持しつつ、前記島状半導体層中の前記触媒元素の少なくとも一部を前記ゲッタリング領域に移動させる工程と、
    前記第２の加熱処理の後、前記島状半導体層のうちソース領域およびドレイン領域とそれぞれコンタクトする配線を形成する工程と
    を包含し、
    前記触媒元素はニッケルであり、
    前記第２の加熱処理は、高速熱アニール装置を用いて、前記島状半導体層に高温の不活性ガスを吹き付けることによって行われ、かつ、非晶質化された前記ゲッタリング領域が、前記ソース領域および前記ドレイン領域に比べて、非晶質成分が多く結晶質成分が少なくなるように行われる半導体装置の製造方法。
  26. 前記ドーピング工程は、
    前記島状半導体層のうち、ｎチャネル型薄膜トランジスタのソース領域、ドレイン領域、およびゲッタリング領域が形成される領域と、前記島状半導体層のうち、ｐチャネル型薄膜トランジスタのゲッタリング領域が形成される領域とに対して、リンを添加するｎ型ドーピング工程と、
    前記ｎ型ドーピング工程の後、前記島状半導体層のうち、ｐチャネル型薄膜トランジスタのソース領域、ドレイン領域、およびゲッタリング領域が形成される領域と、前記島状半導体層のうち、ｎチャネル型薄膜トランジスタのゲッタリング領域が形成される領域とに対して、ボロンを添加するｐ型ドーピング工程と、
    を包含する請求項２５に記載の半導体装置の製造方法。
  27. 前記ドーピング工程は、
    前記島状半導体層のうち、ｐチャネル型薄膜トランジスタのソース領域、ドレイン領域、およびゲッタリング領域が形成される領域と、前記島状半導体層のうち、ｎチャネル型薄膜トランジスタのゲッタリング領域が形成される領域とに対して、ボロンを添加するｐ型ドーピング工程と、
    前記ｐ型ドーピング工程の後、前記島状半導体層のうち、ｎチャネル型薄膜トランジスタのソース領域、ドレイン領域、およびゲッタリング領域が形成される領域と、前記島状半導体層のうち、ｐチャネル型薄膜トランジスタのゲッタリング領域が形成される領域とに対して、リンを添加するｎ型ドーピング工程と、
    を包含する請求項２５に記載の半導体装置の製造方法。
  28. 結晶化を促進する触媒元素が少なくとも一部に添加された非晶質ケイ素膜を用意する工程と、
    前記非晶質ケイ素膜に対して第１の加熱処理を行うことにより、前記非晶質ケイ素膜の少なくとも一部を結晶化し、結晶質領域を含む半導体膜を得る工程と、
    前記半導体膜をパターニングすることにより、それぞれが結晶質領域を備えた複数の島状半導体層を形成する工程であって、前記複数の島状半導体層は、ｎチャネル型薄膜トランジスタのチャネル領域、ソース領域、ドレイン領域およびゲッタリング領域が形成される島状半導体層と、ｐチャネル型薄膜トランジスタのチャネル領域、ソース領域、ドレイン領域およびゲッタリング領域が形成される島状半導体層とを含む工程と、
    前記複数の島状半導体層上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜のうち、ｎチャネル型薄膜トランジスタのチャネル領域が形成される領域の上に位置する部分上に第１のゲート電極を形成し、ｐチャネル型薄膜トランジスタのチャネル領域、ソース領域およびドレイン領域が形成される領域の上に位置する部分上に第２のゲート電極を形成する工程と、
    各島状半導体層に、ソース領域、ドレイン領域を形成するとともに、前記ソース領域または前記ドレイン領域が形成される領域に隣接し、かつ、チャネル領域が形成される領域に隣接しない領域だけに、リンおよびボロンの両方をドープすることによって非晶質化したゲッタリング領域を形成する工程と、
    第２の加熱処理を行うことにより、前記ゲッタリング領域の少なくとも一部を非晶質状態に保持しつつ、非晶質化した前記ゲッタリング領域に、前記各島状半導体層中の前記触媒元素の少なくとも一部を移動させる工程と
    を包含し、
    前記触媒元素はニッケルであり、
    前記各島状半導体層に、ソース領域、ドレイン領域を形成するとともに、前記ソース領域または前記ドレイン領域が形成される領域に隣接する領域だけに、リンおよびボロンの両方をドープすることによって非晶質化したゲッタリング領域を形成する工程は
    前記第１のゲート電極および前記第２のゲート電極をマスクにして、前記島状半導体層にリンを添加する工程と、
    ｎチャネル型薄膜トランジスタの島状半導体層のゲッタリング領域が形成される領域を露出するマスクを前記第１のゲート電極を覆うように形成するとともに、ｐチャネル型薄膜トランジスタのための第３のゲート電極を規定するマスクを前記第２のゲート電極のうち、ｐチャネル型薄膜トランジスタのチャネル領域が形成される領域の上に位置する部分上に形成する工程と、
    前記第３のゲート電極を規定するマスクを用いて、前記第２のゲート電極を加工し、前記第３のゲート電極を形成する工程と、
    前記島状半導体層のうち、前記ｎチャネル型薄膜トランジスタの島状半導体層のゲッタリング領域が形成される領域を露出するマスクおよび前記第３のゲート電極に覆われていない部分に対して、ボロンを添加する工程と
    を含み、
    前記第２の加熱処理は、高速熱アニール装置を用いて、前記島状半導体層に高温の不活性ガスを吹き付けることによって行われ、かつ、非晶質化された前記ゲッタリング領域が、前記ソース領域および前記ドレイン領域に比べて、非晶質成分が多く結晶質成分が少なくなるように行われる半導体装置の製造方法。
  29. 結晶化を促進する触媒元素が少なくとも一部に添加された非晶質ケイ素膜を用意する工程と、
    前記非晶質ケイ素膜に対して第１の加熱処理を行うことにより、前記非晶質ケイ素膜の少なくとも一部を結晶化し、結晶質領域を含む半導体膜を得る工程と、
    前記半導体膜をパターニングすることにより、それぞれが結晶質領域を備えた複数の島状半導体層を形成する工程であって、前記複数の島状半導体層は、ｎチャネル型薄膜トランジスタのチャネル領域、ソース領域、ドレイン領域およびゲッタリング領域が形成される島状半導体層と、ｐチャネル型薄膜トランジスタのチャネル領域、ソース領域、ドレイン領域およびゲッタリング領域が形成される島状半導体層とを含む工程と、
    前記複数の島状半導体層上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜のうち、ｐチャネル型薄膜トランジスタのチャネル領域が形成される領域の上に位置する部分上に第１のゲート電極を形成し、ｎチャネル型薄膜トランジスタのチャネル領域、ソース領域およびドレイン領域が形成される領域の上に位置する部分上に第２のゲート電極を形成する工程と、
    各島状半導体層に、ソース領域、ドレイン領域を形成するとともに、前記ソース領域または前記ドレイン領域が形成される領域に隣接し、かつ、チャネル領域が形成される領域に隣接しない領域だけに、リンおよびボロンの両方をドープすることによって非晶質化したゲッタリング領域を形成する工程と、
    第２の加熱処理を行うことにより、前記ゲッタリング領域の少なくとも一部を非晶質状態に保持しつつ、非晶質化した前記ゲッタリング領域に、前記各島状半導体層中の前記触媒元素の少なくとも一部を移動させる工程と
    を包含し、
    前記触媒元素はニッケルであり、
    前記各島状半導体層に、ソース領域、ドレイン領域を形成するとともに、前記ソース領域または前記ドレイン領域が形成される領域に隣接する領域だけに、リンおよびボロンの両方をドープすることによって非晶質化したゲッタリング領域を形成する工程は、
    前記第１のゲート電極および前記第２のゲート電極をマスクにして、前記島状半導体層にボロンを添加する工程と、
    ｐチャネル型薄膜トランジスタの島状半導体層のゲッタリング領域が形成される領域を露出するマスクを前記第１のゲート電極を覆うように形成するとともに、ｎチャネル型薄膜トランジスタのための第３のゲート電極を規定するマスクを前記第２のゲート電極のうち、ｎチャネル型薄膜トランジスタのチャネル領域が形成される領域の上に位置する部分上に形成する工程と、
    前記第３のゲート電極を規定するマスクを用いて、前記第２のゲート電極を加工し、前記第３のゲート電極を形成する工程と、
    前記島状半導体層のうち、前記ｐチャネル型薄膜トランジスタの島状半導体層のゲッタリング領域が形成される領域を露出するマスクおよび前記第３のゲート電極に覆われていない部分に対して、リンを添加する工程と
    を含み、
    前記第２の加熱処理は、高速熱アニール装置を用いて、前記島状半導体層に高温の不活性ガスを吹き付けることによって行われ、かつ、非晶質化された前記ゲッタリング領域が、前記ソース領域および前記ドレイン領域に比べて、非晶質成分が多く結晶質成分が少なくなるように行われる半導体装置の製造方法。
  30. 前記ゲッタリング領域にドープするリンの濃度を１×１０19〜１×１０21ａｔｏｍｓ／ｃｍ3に設定し、
    前記ゲッタリング領域にドープするボロンの濃度を１．５×１０19〜３×１０21ａｔｏｍｓ／ｃｍ3に設定する請求項２８または２９に記載の半導体装置の製造方法。
  31. 前記非晶質化したゲッタリング領域を形成する工程または前記非晶質化したゲッタリング領域を形成するドーピング工程は、
    ラマン分光スペクトルにおける非晶質ＳｉのＴＯフォノンピークＰａと結晶ＳｉのＴＯフォノンピークＰｃとの比Ｐａ／Ｐｃが、前記チャネル領域に比べて前記ゲッタリング領域で相対的に大きくなるように行う請求項１６から３０のいずれかに記載の半導体装置の製造方法。
  32. 前記第２のゲート電極は、前記第３のゲート電極より幅を広く形成する請求項２８から３０のいずれかに記載の半導体装置の製造方法。
  33. 前記非晶質ケイ素膜を用意する工程は、
    開口部を有するマスクを前記非晶質ケイ素膜上に形成する工程と、
    前記開口部を通して前記触媒元素を前記非晶質ケイ素膜の選択された領域に添加する工程と、
    を含んでいる請求項１６から３２のいずれかに記載の半導体装置の製造方法。
  34. 前記ゲッタリング領域は、電子または正孔が移動する領域以外の領域に形成する請求項１６から３３のいずれかに記載の半導体装置の製造方法。
  35. 前記ゲッタリング領域は、前記島状半導体層と配線とを電気的に接続するためのコンタクト領域の中心よりも前記島状半導体層の外縁に近い位置に形成される請求項１６から３４のいずれかに記載の半導体装置の製造方法。
  36. 前記ゲッタリング領域は、前記コンタクト領域と部分的にオーバラップしている請求項３５に記載の半導体装置の製造方法。
  37. 前記第１の加熱処理の後、前記半導体膜にレーザ光を照射する工程を更に包含する請求項１６から３６のいずれかに記載の半導体装置の製造方法。
  38. 前記第２の加熱処理により、前記島状半導体層のソース領域およびドレイン領域が形成される領域にドープされた前記リンおよび／またはボロンの活性化を行う請求項２６から３７のいずれかに記載の半導体装置の製造方法。
  39. 請求項１から１５のいずれかに記載の半導体装置を備えた電子機器。
  40. 前記半導体装置を用いて表示動作が実行される表示部を備えた請求項３９に記載の電子機器。
JP2002121757A 2002-04-24 2002-04-24 半導体装置およびその製造方法 Expired - Lifetime JP4115158B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002121757A JP4115158B2 (ja) 2002-04-24 2002-04-24 半導体装置およびその製造方法
TW092109060A TWI266421B (en) 2002-04-24 2003-04-18 Semiconductor device and method for fabricating the same
KR10-2003-0026105A KR100515279B1 (ko) 2002-04-24 2003-04-24 반도체 장치 및 그 제조방법
CNB031243878A CN1242489C (zh) 2002-04-24 2003-04-24 半导体器件及其制造方法
US10/421,841 US7612375B2 (en) 2002-04-24 2003-04-24 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002121757A JP4115158B2 (ja) 2002-04-24 2002-04-24 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003318194A JP2003318194A (ja) 2003-11-07
JP4115158B2 true JP4115158B2 (ja) 2008-07-09

Family

ID=29243598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002121757A Expired - Lifetime JP4115158B2 (ja) 2002-04-24 2002-04-24 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US7612375B2 (ja)
JP (1) JP4115158B2 (ja)
KR (1) KR100515279B1 (ja)
CN (1) CN1242489C (ja)
TW (1) TWI266421B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6535535B1 (en) * 1999-02-12 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
JP4717385B2 (ja) * 2003-08-27 2011-07-06 三菱電機株式会社 半導体装置
US7732263B2 (en) 2004-02-25 2010-06-08 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
US7368045B2 (en) * 2005-01-27 2008-05-06 International Business Machines Corporation Gate stack engineering by electrochemical processing utilizing through-gate-dielectric current flow
US10651063B2 (en) * 2005-06-18 2020-05-12 Frederick A. Flitsch Methods of prototyping and manufacturing with cleanspace fabricators
JP5230899B2 (ja) * 2005-07-12 2013-07-10 日本電気株式会社 半導体装置の製造方法
US7446001B2 (en) * 2006-02-08 2008-11-04 Freescale Semiconductors, Inc. Method for forming a semiconductor-on-insulator (SOI) body-contacted device with a portion of drain region removed
JP2007324453A (ja) * 2006-06-02 2007-12-13 Kyushu Univ 有機電界効果トランジスタ並びにそれを用いた集積回路及び電子デバイス
KR100796616B1 (ko) * 2006-12-27 2008-01-22 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법
US8860033B2 (en) * 2007-03-16 2014-10-14 Sharp Kabushiki Kaisha Active matrix substrate
EP2128898A1 (en) * 2007-03-16 2009-12-02 Sharp Kabushiki Kaisha Active matrix substrate
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) * 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) * 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
WO2010032386A1 (ja) * 2008-09-17 2010-03-25 シャープ株式会社 半導体装置
US20100120245A1 (en) * 2008-11-07 2010-05-13 Agus Sofian Tjandra Plasma and thermal anneal treatment to improve oxidation resistance of metal-containing films
CN102709184B (zh) * 2011-05-13 2016-08-17 京东方科技集团股份有限公司 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板
KR101911509B1 (ko) * 2011-06-27 2018-10-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5505815B2 (ja) * 2012-09-03 2014-05-28 Ｎｌｔテクノロジー株式会社 半導体装置
KR101673016B1 (ko) * 2013-08-27 2016-11-07 삼성디스플레이 주식회사 박막봉지 제조장치 및 이를 이용한 표시 장치의 제조방법
GB2519081B (en) * 2013-10-08 2019-07-03 Flexenable Ltd Electronic devices including organic materials
US9985055B2 (en) * 2013-10-09 2018-05-29 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
DE102016120771B3 (de) 2016-10-31 2018-03-08 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
WO2018111247A1 (en) * 2016-12-13 2018-06-21 Intel Corporation Passivation dielectrics for oxide semiconductor thin film transistors
JP6797042B2 (ja) * 2017-02-02 2020-12-09 株式会社ジャパンディスプレイ 表示装置
US11616057B2 (en) 2019-03-27 2023-03-28 Intel Corporation IC including back-end-of-line (BEOL) transistors with crystalline channel material
CN111081681B (zh) * 2019-12-31 2021-07-20 长江存储科技有限责任公司 电迁移测试结构及其形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US5854494A (en) * 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JPH06169085A (ja) 1992-09-29 1994-06-14 Ricoh Co Ltd 半導体装置
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
US5817550A (en) * 1996-03-05 1998-10-06 Regents Of The University Of California Method for formation of thin film transistors on plastic substrates
US5753560A (en) * 1996-10-31 1998-05-19 Motorola, Inc. Method for fabricating a semiconductor device using lateral gettering
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3974229B2 (ja) * 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1006589B1 (en) 1998-12-03 2012-04-11 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
JP2001135573A (ja) 1999-11-02 2001-05-18 Sharp Corp 半導体装置の製造方法およびその半導体装置
JP4573953B2 (ja) 2000-06-27 2010-11-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20020192884A1 (en) * 2001-03-06 2002-12-19 United Microelectronics Corp. Method for forming thin film transistor with reduced metal impurities
JP2002313804A (ja) * 2001-04-16 2002-10-25 Sharp Corp 半導体装置およびその製造方法
JP3961240B2 (ja) * 2001-06-28 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3961310B2 (ja) * 2002-02-21 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6713819B1 (en) * 2002-04-08 2004-03-30 Advanced Micro Devices, Inc. SOI MOSFET having amorphized source drain and method of fabrication
JP4115252B2 (ja) * 2002-11-08 2008-07-09 シャープ株式会社 半導体膜およびその製造方法ならびに半導体装置およびその製造方法
JP4115283B2 (ja) * 2003-01-07 2008-07-09 シャープ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7612375B2 (en) 2009-11-03
US20030201442A1 (en) 2003-10-30
CN1453882A (zh) 2003-11-05
JP2003318194A (ja) 2003-11-07
KR20030084738A (ko) 2003-11-01
KR100515279B1 (ko) 2005-09-15
CN1242489C (zh) 2006-02-15
TW200400640A (en) 2004-01-01
TWI266421B (en) 2006-11-11

Similar Documents

Publication Publication Date Title
JP4115158B2 (ja) 半導体装置およびその製造方法
JP4115283B2 (ja) 半導体装置およびその製造方法
US6358766B1 (en) Method of fabricating a semiconductor device
JP3904512B2 (ja) 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器
JP3961240B2 (ja) 半導体装置の作製方法
JPH10335672A (ja) 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
WO2009144915A1 (ja) 半導体装置およびその製造方法
JP4115252B2 (ja) 半導体膜およびその製造方法ならびに半導体装置およびその製造方法
JP4376331B2 (ja) 半導体装置の作製方法
JP4115153B2 (ja) 半導体装置の製造方法
JP3961310B2 (ja) 半導体装置の作製方法
JP4059095B2 (ja) 相補型薄膜トランジスタ回路、電気光学装置、電子機器
JP4360826B2 (ja) 半導体膜およびその製造方法
JP4209619B2 (ja) 半導体装置の作製方法
JP4437404B2 (ja) 半導体装置とその製造方法
KR20030081174A (ko) 반도체 장치 및 그 제조 방법
JP2001284601A (ja) 半導体装置及びその作製方法
JP4080168B2 (ja) 半導体装置の作製方法
JP4360798B2 (ja) 半導体膜およびその製造方法、ならびに半導体装置、その製造方法および半導体製造装置
JP4514862B2 (ja) 半導体装置の作製方法
JP4115441B2 (ja) 半導体装置およびその製造方法
JP4127467B2 (ja) 半導体装置の作製方法
JP2000252212A (ja) 半導体装置の作製方法
JPH10274787A (ja) 半導体装置の製造方法
JP2000164598A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080415

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4115158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term