JP4180689B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4180689B2
JP4180689B2 JP15154398A JP15154398A JP4180689B2 JP 4180689 B2 JP4180689 B2 JP 4180689B2 JP 15154398 A JP15154398 A JP 15154398A JP 15154398 A JP15154398 A JP 15154398A JP 4180689 B2 JP4180689 B2 JP 4180689B2
Authority
JP
Japan
Prior art keywords
film
nickel
region
opening
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15154398A
Other languages
English (en)
Other versions
JPH1197352A (ja
Inventor
久 大谷
圭恵 高野
千穂 小久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP15154398A priority Critical patent/JP4180689B2/ja
Priority to US09/120,244 priority patent/US6432756B1/en
Priority to KR1019980029785A priority patent/KR100596343B1/ko
Publication of JPH1197352A publication Critical patent/JPH1197352A/ja
Priority to US10/214,693 priority patent/US20030010982A1/en
Priority to US10/656,239 priority patent/US6974732B2/en
Application granted granted Critical
Publication of JP4180689B2 publication Critical patent/JP4180689B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/09—Laser anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/091—Laser beam processing of fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/093—Laser beam treatment in general

Description

【０００１】
【発明の属する技術分野】
本明細書で開示する発明は、結晶性珪素膜を用いた薄膜トランジスタの作製方法に関する。
【０００２】
【従来の技術】
従来より、非晶質珪素膜を用いた薄膜トランジスタ（以下ＴＦＴと称する）が知られている。これは、主にアクティブマトリクス型の液晶表示装置のアクティブマトリクス回路を構成するために利用されている。
【０００３】
しかし、非晶質珪素膜を用いたＴＦＴは、動作速度が遅く、またＰチャネル型が実用化できないという問題がある。
【０００４】
このような問題もあり、周辺駆動回路を一体型したアクティブマトリクス型液晶表示装置に利用したり、ＴＦＴを用いて各種集積回路を構成したりすることはできなかった。
【０００５】
この問題を解決するための手段として、結晶性珪素膜を用いる構成が知られている。
【０００６】
結晶性珪素膜を作製する方法としては、加熱による方法とレーザー光の照射による方法とに大別される。
【０００７】
加熱による方法は、９００℃以上というような高温プロセスが必要とされるためにガラス基板が利用できないという問題がある。
【０００８】
ＴＦＴの主な応用分野が液晶表示装置であることを考えると、基板としてガラス基板が利用できることが優先課題となる。
【０００９】
他方、レーザー光の照射による方法は、基板に熱ダメージを与えることがないプロセスを実現できるが、結晶性の均一性や再現性、さらには結晶性の程度といった点で満足できるものではない。
【００１０】
このような問題を解決するための一つの手段として、本出願人の発明である所定の金属元素を用いて結晶化を促進させる方法がある。
【００１１】
これは、非晶質珪素膜にニッケルに代表される金属元素を導入し、その後に加熱処理により結晶性珪素膜を得る方法である。
【００１２】
この方法では、ガラス基板が利用できる６００℃程度以下の加熱処理によって、良好な結晶性を有した結晶性珪素膜を得ることができる。
【００１３】
しかし、結晶性珪素膜中にニッケル元素が残留するので、それによって作製されるＴＦＴの特性に悪影響が及んでしまう。
【００１４】
具体的には、特性の経時変化、信頼性の低下といった問題が発生する。
【００１５】
【発明が解決しようとする課題】
本明細書で開示する発明は、珪素の結晶化を助長する金属元素を利用して得られる結晶性珪素膜を用いて作製されるＴＦＴにおいて、その特性に当該金属元素の悪影響が及ぶことを抑制する技術を提供することを課題とする。
【００１６】
【課題を解決するために手段】
本明細書で開示する発明の一つは、
非晶質珪素膜の一部の領域から他の領域へと結晶成長を行わす工程を有し、
結晶化は珪素の結晶化を助長する金属元素の移動に従って行われるものであり、
前記一部の領域から前記金属元素の拡散を生じさせ、
前記他の領域において前記金属元素のゲッタリングを行わせること、
を特徴とする半導体装置の作製方法である。
【００１７】
他の発明の構成は、
非晶質珪素膜の一部の領域から他の領域へと結晶成長を行わす工程を有し、
結晶化は珪素の結晶化を助長する金属元素の移動に従って行われるものであり、
前記一部の領域からの前記金属元素の拡散と、前記他の領域における前記金属元素のゲッタリングとを同時に行わすことを特徴とする半導体装置の作製方法である。
【００１８】
他の発明の構成は、
非晶質珪素膜の一部の領域から他の領域へと結晶成長を行わす工程を有し、
結晶化は珪素の結晶化を助長する金属元素の移動に従って行われるものであり、
前記一部の領域には前記金属元素の移動元が形成され、
前記他の領域には前記金属元素の移動先が形成され、
ていることを特徴とする半導体装置の作製方法である。
【００１９】
上記３つの発明の構成において、金属元素として、Ｎｉを用いることが最も好ましい。
【００２０】
一般に金属元素として、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ、Ｇｅ、Ｐｂ、Ｉｎから選ばれた一種または複数種類のものを用いることができる。
【００２１】
上記３つの発明の構成において、、
一部の領域には金属元素が選択的に添加され、または接して保持され、
他の領域にはＰ、Ａｓ、Ｓｂから選ばれた元素が選択的に添加され、または接して保持される。
【００２２】
Ｐ、Ａｓ、Ｓｂから選ばれた元素は、当該金属元素をゲッタリングするための元素である。他にゲッタリング元素としては、Ｎを挙げるとができる。この意味でゲッタリング元素には、１５族の元素から選ばれたものを用いることができる。
【００２３】
本明細書で開示する発明は、当該金属元素してニッケルを選択し、ゲッタリング元素としてＰ（燐）選択した場合に最も高い効果を得ることができる。
【００２４】
結晶化を助長するための金属元素の導入やゲッタリング元素の導入方法は、イオン注入法、溶液を用いた拡散法、固体を用いた拡散法、スパッタ法やＣＶＤ法で成膜した膜から拡散させる方法、プラズマ処理法、ガス吸着法等の方法を用いることができる。
【００２５】
またこれらの方法を組み合わせて利用することもできる。例えば、金属元素の導入を溶液を用いた方法で行い、ゲッタリング元素の導入を拡散による方法を用いて行う等の選択を行うことができる。
【００２６】
【発明の実施の形態】
図１に発明の具体的な１例を示す。
即ち、非晶質珪素膜１０２の一部の領域（開口１０４及び１０６が形成された領域）から他の領域１０９へと結晶成長を行わす工程であって、
結晶化は珪素の結晶化を助長する金属元素であるニッケルの移動に従って行われるものであり、
前記一部の領域には前記金属元素の移動元が形成され、
前記他の領域には前記金属元素の移動先が形成されている。
【００２７】
この結晶成長は、ニッケルの拡散源であるニッケルを含んだ酸化珪素膜パターン１０７及び１０８から、ニッケルのゲンタリングサイトである燐がドーピングされた領域１０９へとニッケル元素が移動する際に同時に行われる。
【００２８】
この構成では、ニッケルの拡散とニッケルのゲッタリングとが同時に行われることが特徴である。
【００２９】
【実施例】
〔実施例１〕
図１及び図２に本実施例の作製工程を示す。まず、コーニング１７３７ガラス基板１０１（歪点６６７℃）上に非晶質珪素膜１０２を減圧熱ＣＶＤ法でもって５０ｎｍの厚さに成膜する。
【００３０】
非晶質珪素膜の成膜方法としては、減圧熱ＣＶＤ法以外にプラズマＣＶＤ法を用いることができる。しかし、結晶化の際に障害となる含有水素の含有濃度が減圧熱ＣＶＤ法で成膜した膜の方が少ないので、より高い結晶性や再現性を求めるならば、減圧熱ＣＶＤ法を用いることが好ましい。
【００３１】
非晶質珪素膜１０２を成膜したら、窒化珪素膜で構成されるマスク１０３を形成する。ここでは、まず図示しない窒化珪素膜をプラズマＣＶＤ法により、２５０ｎｍの厚さに成膜する。そして、その膜をパターニングすることにより、１０３で示されるマスクを形成する。
【００３２】
このマスク１０３には、１０４、１０５、１０６で示される開口が形成されている。ここで、１０４と１０６の開口は、珪素の結晶化を助長する金属元素であるニッケルを導入するためのものである。他方、１０５の開口は、ニッケルを除去するためのゲッタリングサイトを形成するためのものである。
【００３３】
マスク１０３を配置して図１（Ａ）に示す状態を得たら、つぎにニッケルを含有させた酸化珪素膜を成膜する。この酸化珪素膜は、酸化珪素系被膜形成用塗布液を塗布し、それを焼成することによって形成する。
【００３４】
ここでは、酸化珪素系被膜形成用塗布液として、東京応化工業株式会社のＯＣＤ(Ohka Coat Diffusion-Source)のType-1（ノンドープタイプ）を用いる。ニッケルは重量換算で１００ｐｐｍの濃度になるようにＯＣＤ溶液に含有させる。
【００３５】
このニッケルを含有させた酸化珪素膜の膜厚は、３００ｎｍとする。ニッケルを含有させた酸化珪素膜を成膜したら、その膜をパターニングして、図１（Ｂ）の１０７及び１０８のパターンを形成する。
【００３６】
この酸化珪素膜のパターン１０７及び１０８がニッケルの拡散源となる。ニッケルの拡散源としては、ニッケル薄膜を直接成膜するのでもよい。また、ニッケルイオンの注入を行うのでもよい。
【００３７】
次に燐のドーピングをプラズマドーピング法（またはイオン注入法）を用いて行う。この工程では、燐イオンが酸化珪素膜パターン１０７、１０８及び窒化珪素膜でなるマスクパターン１０３によって遮蔽され、非晶質珪素膜１０２の１０９で示す領域に選択的にドーピングされる。（図１（Ｂ））
【００３８】
ここでは、ドーピングにより燐を導入する例を示したが、例えばＰＳＧ膜や燐を含有した非晶質珪素膜を成膜し、燐が１０９で示す領域に接して保持される構成としてもよい。燐の代わりにＡｓやＳｂを用いることもできる。
【００３９】
次に５８０℃、８時間の加熱処理を施す。この工程では、酸化珪素膜パターン１０７及び１０８からニッケル元素が非晶質珪素膜１０２中に拡散する。そしてこのニッケルの拡散に従って、結晶化が進行する。
【００４０】
他方、燐がドーピングされた領域１０９においては、拡散してきたニッケルが燐と結合し、そこで固定化される。
【００４１】
燐とニッケルとは、多様な結合状態を有し、またその結合状態はどれも強固である。他方で、燐は８００℃以上の温度でなけれな珪素膜中を拡散することはない。
【００４２】
よって全体として見るならば、図１（Ｃ）の１１０及び１１１で示されるような経路でもって拡散したニッケルは、領域１０９において燐と結合し、そこで固定化される。
【００４３】
そしてこのニッケルの拡散に従って非晶質珪素膜１０２は結晶化する。この結晶化は、図１（Ｃ）に１１０及び１１１で示される経路でもって進行する。
【００４４】
この結晶化工程における加熱温度は、４５０℃〜８００℃、好ましくは５００℃〜７５０℃の範囲から選択することが好ましい。
【００４５】
この温度範囲より加熱温度が低いとニッケルの拡散に従う結晶化の作用が小さくなってしまう。
【００４６】
また、この温度範囲より加熱温度が高いと、ニッケルの拡散に加えて、燐の拡散効果も現れて、ニッケルを特定の領域に固定化させるという効果が薄れてしまう。
【００４７】
ここでの加熱処理は、一般に抵抗加熱式のヒーターを備えた加熱炉を用いて行えばよい。しかし、赤外光の照射により加熱を行ってもよい。
【００４８】
１１０や１１１で示される経路でもって行われる結晶成長は、膜面に平行な方向に行われる特異なものとなる。この結晶成長を特に横成長と称する。
【００４９】
横成長した領域は、ニッケルが通過した際に結晶化が進行した領域であると見ることができる。
【００５０】
また、この領域は、ニッケルが通り過ぎてしまった領域であると見ることもできる。
【００５１】
結晶化に寄与したニッケルは、領域１０９に集中して固定化されるので、横成長が行われた領域にはほとんど残留しない。
【００５２】
即ち、横成長した領域に関していえば、ニッケルの拡散による結晶化とニッケル除去とが同時に行われることになる。
【００５３】
図１（Ｃ）に示す結晶化の工程が終了したら、酸化珪素膜パターン１０７及び１０８を除去する。そして、さらに窒化珪素膜でなるマスク１０３を除去する。
【００５４】
そして残存した珪素膜をパターニングし、図１（Ｄ）の１１２及び１１３で示すパターンを形成する。これらのパターンは、横成長が行われた領域を利用して形成する。
【００５５】
本実施例においては、１１２で示すパターンがＰチャネル型のＴＦＴの活性層となる。また、１１３で示すパターンがＮチャネル型のＴＦＴの活性層となる。
【００５６】
次にゲイト絶縁膜となる酸化珪素膜１１４をプラズマＣＶＤ法により、１００ｎｍの厚さに成膜する。（図１（Ｅ））
【００５７】
次に図示しないアルミニウム膜を４００ｎｍの厚さに成膜し、さらにこのアルミニウム膜をパターニングすることにより、図１（Ｅ）の１１５及び１１６で示すパターンを形成する。
【００５８】
これらのアルミニムパターンは、各ＴＦＴのゲイト電極となる。次にこのゲイト電極パターンを陽極とした陽極酸化を行うことにより、陽極酸化膜１１７及び１１８を形成する。この陽極酸化膜の膜厚は、７０ｎｍとする。こうして図１（Ｅ）に示す状態を得る。
【００５９】
この陽極酸化膜は、後の工程において、ヒロックやウィスカーと呼ばれる突起物が形成されることを物理的に押さえ込むのに効果がある。
【００６０】
次に全体に燐のドーピングをプラズマドーピング法でもって行う。この工程において、図２（Ａ）に示すように１１９、１２１、１２２、１２４の領域に燐にドーピングが行われる。また、１２０、１２３の領域にはドーピングは行われない。
【００６１】
次に図２（Ｂ）に示すようにレジストマスク１２５を形成する。そして今度はボロンのドーピングをプラズマドーピング法でもって行う。
【００６２】
この工程では、先の燐のドーピング時よりもドーズ量を多くした条件とする。そして、１２６及び１２７の領域の導電型を反転させる。
【００６３】
こうして、Ｎ型の領域１２２、１２４、及びＰ型の領域１２６、１２７を形成する。
【００６４】
１２２は、Ｎチャネル型のＴＦＴのドレイン領域となる。また、１２４はＮチャネル型ＴＦＴのソース領域となる。また、１２３の領域はＮチャネル型ＴＦＴのチャネル領域となる。
【００６５】
また、１２６は、Ｐチャネル型のＴＦＴのソース領域となる。また、１２７はＰチャネル型ＴＦＴのドレイン領域となる。また、１２０の領域はＰチャネル
型ＴＦＴのチャネル領域となる。
【００６６】
次に図２（Ｃ）に示すように層間絶縁膜として窒化珪素膜１２８をプラズマＣＶＤ法により２５０ｎｍの厚さに成膜する。さらに層間絶縁膜として、アクリル樹脂膜１２９を成膜する。アクリル樹脂膜の膜厚は、最小の部分で７００ｎｍとなるようにする。
【００６７】
アクリル樹脂膜を用いるのは、その表面を平坦にできるからである。アクリル以外には、ポリイミド、ポリアミド、ポリイミドアミド、エポキシ等の材料を用いることができる。
【００６８】
層間絶縁膜を形成したら、コンタクトホールの形成を行い、Ｐチャネル型ＴＦＴ（ＰＴＦＴ）のソース電極１３０とドレイン電極１３１を形成する。
【００６９】
さらにＮチャネル型ＴＦＴ（ＮＴＦＴ）のソース電極１３３とドレイン電極１３２を形成する。
【００７０】
こうして、Ｐチャネル型ＴＦＴとＮチャネル型ＴＦＴとを同一基板上に集積化して作製することができる。
【００７１】
本実施例では、ゲイト電極としてアルミニウムを用いる場合の例を示すが、他にチタンや珪素材料、さらには各種シリサイド材料を用いてゲイト電極を構成することができる。
【００７２】
本実施例では、ＴＦＴの形式としてトップゲイト型の場合の例を示した。しかし、ゲイト電極が活性層の下側（基板側）にあるボトムゲイト型のＴＦＴにも本明細書で開示する発明は利用することができる。
【００７３】
この場合は、ゲイト電極を形成した後に非晶質珪素膜を成膜する作製手順となる。
【００７４】
〔実施例２〕
本実施例は、実施例１における非晶質珪素膜の結晶化を助長する金属元素のニッケル（Ｎｉ）が含有された溶液をスピンコート法により塗布することで添加する例である。
【００７５】
図３に本実施例の作製工程を示す。まず、実施例１と同様に、コーニング１７３７ガラス基板（歪点６６７℃）上に非晶質珪素膜３０２を減圧ＣＶＤ法でもって５０ｎｍの厚さに成膜する。
【００７６】
非晶質珪素膜３０２を成膜したら、ここではまず図示しない酸化珪素膜をプラズマＣＶＤ法でもって１５０ｎｍの厚さに成膜する。そして、その膜をパターニングすることにより、３０５で示される酸化珪素膜パターンを形成する。
【００７７】
この酸化珪素膜パターン３０５には、３０３、３０４で示される開口が形成されている。これら開口３０３、３０４はニッケルを除去するためのＰ（燐）の添加領域を選択するためのものである。
【００７８】
酸化珪素膜パターン３０５を配置し図３（Ａ）に示す状態を得たら、次に燐の添加をプラズマドーピング法（またはイオン注入法）を用いて行う。この工程では、燐イオンが酸化珪素膜パターン３０５によって遮蔽され、酸化珪素膜パターンの開口部３０３, ３０４から非晶質珪素膜３０２の３０６、３０７で示す領域に選択的にドーピングされる。
【００７９】
燐のドーピングを行ったら、酸化珪素膜パターン３０３を再びパターニングし、開口部３０４、３０５に加え、新たに開口部３０８を形成する。
【００８０】
この開口部３０８は、非晶質珪素膜３０２の結晶化を助長する金属元素であるニッケルを導入するためのものである。
【００８１】
開口部３０３、３０４、３０８を有する酸化珪素膜パターンを配置したら、ニッケルを含有した溶液（１０ｐｐｍ）をスピンコート法により塗布し、Ｎｉ含有領域層３１０を形成する（図３（Ｃ））。
【００８２】
残留ニッケルのゲッタリングには、ニッケルの濃度に比較して、燐元素の濃度が１桁以上高くなるような条件を設定することが好ましい。この実施例では、ゲッタリング工程を行なわない場合には結晶性珪素膜３０２に残留するニッケルの濃度は１×１０19ａｔｏｍｓ／ｃｍ3 であるので、燐元素は膜中に最低でも１×１０20ａｔｏｍｓ／ｃｍ3 程度以上残留するように設定する。
【００８３】
触媒元素の添加工程が終了したら、不活性雰囲気、水素雰囲気または酸素雰囲気中において４５０〜８００℃（代表的には５００〜７５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質珪素膜３０２の結晶化を行う。本実施例では窒素雰囲気下で５７０℃４〜８時間の加熱処理を行う。
【００８４】
この工程ではこの域３１０から非晶質珪素膜３０２中にニッケルが拡散する。そしてこのニッケルの拡散に従って、図３（Ｄ）の矢印３１１，３１２の方向へ結晶化が進行する。
【００８５】
他方、燐がドーピングされた領域３０６、３０７においては、拡散してきたニッケルが燐と結合し、そこで固定化される。
【００８６】
燐とニッケルは、多様な結合状態を有し、またその結合状態はどれも強固である。
【００８７】
４５０℃より加熱温度が低いとニッケルの拡散に従う結晶化の作用が小さくなってしまう。
【００８８】
また、８００℃より加熱温度が高いと、ニッケルの拡散に加えて、燐の拡散効果も表れて、ニッケルを特定の領域に固定化させるという効果が薄れてしまう。
【００８９】
ここでの加熱処理は、一般に抵抗加熱式のヒーターを備えた加熱炉を用いて行えばよい。しかし、赤外光の照射により加熱を行ってもよい。
【００９０】
３１１や３１２で示される経路でもって行われる結晶成長は、実施例１と同様に横成長となる。
【００９１】
結晶化に寄与したニッケルは、領域３０６、３０７に集中して固定化されるので、横成長が行われた領域にほとんど残留しない。
【００９２】
即ち、横成長した領域に関していえば、ニッケルの拡散による結晶化とニッケル除去とが同時に行われることになる。
【００９３】
よって全体として見るならば、図３（Ｄ）の３１１及び３１２で示されるような経路で拡散したニッケルは、領域３０６、３０７において燐と結合し、そこで固定化される。
【００９４】
また、ニッケルの非晶質硅素膜３０２への添加濃度に比較して燐元素の添加濃度が１桁以上高くなるような条件を設定することにより、図３（Ｄ）ににおける燐添加領域３０６、３０７に添加されたニッケルは、非晶質硅素膜３０２中に拡散することなく、燐添加領域３０６、３０７中においてゲッタリングされてしまう。
【００９５】
図３（Ｄ）に示す結晶化の工程が終了したら、酸化珪素膜パターン３０５を除去し、そして残存した珪素膜をパターニングすることにより図３（Ｅ）の３１３，３１４で示すパターンを形成する。
【００９６】
珪素膜をパターニングしたら、その後の工程は実施例１や他の公知の方法に従ってＴＦＴを作製する。
【００９７】
〔実施例３〕
本実施例は、ＴＦＴを利用した各種装置の例を示す。図４に示すのは、ＴＦＴを利用した半導体回路のマイクロプロセッサの一例と、その一部を拡大したＮ型ＴＦＴとＰ型ＴＦＴの相補型ＴＦＴである。
【００９８】
セラミックス基盤５０１上には絶縁膜５０２が形成されており、基盤と素子とが絶縁分離されている。そして、その上にＩ／Ｏポート５０３〜５０５、ＣＰＵ５０６、キャッシュメモリー５０７、キャッシュアドレスアレイ５０８、乗算器５０９、リアルタイムクロック、シリアルインターフェース、タイマー等を含む回路５１０、クロック制御回路５１１、キャッシュコントローラ５１２、バスコントローラ５１３が形成される。
【００９９】
本明細書で開示する薄膜トランジスタは、各種フラットパネルディスプレイやフラットパネルディスプレイを備えた情報処理端末やビデオカメラ等に利用することができる。本明細書では、これらの装置も総称して半導体装置と称する。
【０１００】
以下において各種装置の具体的な構成の例を示す。図４に各種半導体装置の例を示す。これらの半導体装置は、ＴＦＴを少なくとも一部に用いている。
【０１０１】
図４（Ａ）に示すのは、携帯型の情報処理端末である。この情報処理端末は、本体２００１にアクティブマトリクス型の液晶ディスプレイまたはアクティブマトリクス型のＥＬディスプレイを備え、さらに外部から情報を取り込むためのカメラ部２００２を備えている。また内部に集積回路２００６を備えている。
【０１０２】
カメラ部２００２には、受像部２００３と操作スイッチ２００４が配置されている。
【０１０３】
情報処理端末は、今後益々その携帯性を向上させるために薄く、また軽くなるもと考えられている。
【０１０４】
このような構成においては、アクティブマトリクス型のディスプレイ２００５が形成された基板上にさらに周辺駆動回路や演算回路や記憶回路をもＴＦＴでもって集積化されることが好ましい。
【０１０５】
図４（Ｂ）に示すのは、ヘッドマウントディスプレイである。この装置は、アクティブマトリクス型の液晶ディスプレイまたはＥＬディスプレイ２１０２を本体２１０１に備えている。また、本体２１０１は、バンド２１０３で頭に装着できるようになっている。
【０１０６】
図４（Ｃ）に示すのは、カーナビゲションシステムである。この装置は、人工衛星からの信号をアンテナ２２０４で受け、その信号に基づいて本体２２０１に備えられたアクティブマトリクス型の液晶ディスプレイ２２０２に地理情報を表示する機能を有している。
【０１０７】
ディスプレイ２２０２としては、ＥＬ型の表示装置を採用することもできる。いずれの場合でもディスプレイは、ＴＦＴを利用したアクティブマトリクス型のフラットパネルディスプレイとする。
【０１０８】
また、本体２２０１には操作スイッチ２２０３が備えられており、各種操作を行うことができる。
【０１０９】
図４（Ｄ）に示すのは、携帯電話である。この装置は、本体２３０１にアクティブマトリクス型の液晶表示装置２３０４、操作スイッチ２３０５、音声入力部２３０３、音声出力部２３０２、アンテナ２３０６を備えている。
【０１１０】
最近は、（Ａ）に示す携帯型情報処理端末と（Ｄ）に示す携帯電話とを組み合わせたような構成も商品化されている。
【０１１１】
図４（Ｅ）に示すのは、携帯型のビデオカメラである。これは、本体２４０１に受像部２４０６、音声入力部２４０３、操作スイッチ２４０４、アクティブマトリクス型の液晶ディスプレイ２４０２、バッテリー２４０５を備えている。
【０１１２】
図４（Ｆ）に示すのは、リアプロジェクシン型の液晶表示装置である。この構成は、本体２５０１に投影用のスクリーンを備えた構造となっている。表示は、光源２５０２からの光を偏光ビームスプリッタ２５０４で分離し、この分離された光を反射型の液晶表示装置２５０３で光学変調し、この光学変調された画像を反射してリフレクター２５０５、２５０６で反射し、それをスクリーン２５０７に投影するものである。
【０１１３】
ここでは、液晶表示装置２５０３として反射型のものを用いる例を示した。しかし、ここに透過型の液晶表示装置を用いてもよい。この場合、光学系を変更すればよい。
【０１１４】
〔実施例４〕
本実施例は、他の実施例の構成において、珪素膜の代わりにＳｉX Ｇｅ1-x （0.5 ＜Ｘ＜１）で示される膜を用いる場合の例である。
【０１１５】
本明細書で開示する発明では、珪素単体ではなく、珪素を主成分とする化合物膜を用いることもできる。この場合、実施例１における構成において、非晶質珪素膜の代わりに珪素を主成分とした非晶質膜を用いればよい。
【０１１６】
なお、珪素を主成分とする膜というのは、珪素成分を少なくとも半分以上含んでいる膜のこという。
【０１１７】
例えば、実施例の１の場合は、１０２で非晶質珪素膜をＳｉX Ｇｅ1-x （0.5 ＜Ｘ＜１）で示される膜とすることができる。
【０１１８】
〔実施例５〕
本実施例は、実施例２に示す構成におけるニッケル元素の導入方法を工夫した場合の例である。
【０１１９】
本実施例においては、図３（Ａ）における３０３及び３０４の開口部で、ニッケルを含んだ溶液を非晶質珪素膜の表面に接して保持させる。
【０１２０】
具体的には、まず開口部３０３及び３０４の部分をレジスト等でマスクしておき、３０８の領域に燐のドーピングを行う。
【０１２１】
そして、開口部３０３及び３０４の部分のマスクを除去し、別に開口部３０８の領域を酸化珪素膜等でマスクする。
【０１２２】
この状態でニッケル酢酸塩溶液を塗布する。こうすることで、開口部３０３及び３０４部において、ニッケルが非晶質珪素膜の表面に接して保持された状態が得られる。
【０１２３】
次に加熱処理を施すことで、図３（Ｄ）に示すような結晶成長が行われる。
【０１２４】
ここでは、ニッケルの導入方法として、溶液を用いる例を示すが、他にスパッタ法やＣＶＤ法でニッケル膜またはニッケルを含む膜を成膜する方法を採用してもよい。
【０１２５】
〔実施例６〕
本実施例は、実施例１に示す作製工程においてさらに珪素膜中からのニッケル元素の除去工程を加えた場合の例である。
【０１２６】
本実施例では、図１に示す作製工程において、基板１０１としてガラス基板を用いる。
【０１２７】
そして、（Ｃ）に示す燐がドーピングされた１０９の領域に対するニッケルのゲッタリングが終了した後、酸素を９７体積％、ＨＣｌを３体積％含有した雰囲気中での加熱処理を加える。この加熱処理は、９５０℃、３０分の条件でもって行う。ＨＣｌ以外には、例えばＰＯＣｌ3 ガスを利用することができる。
【０１２８】
この際、膜中から塩化ニッケルの状態でニッケル元素が気化し、外部に除去される。
【０１２９】
こうして珪素膜中からニッケル元素を外部に除去することができる。後は、図１（Ｄ）に示すように珪素膜のパターニングを行い、ＴＦＴを作製する。
【０１３０】
〔実施例７〕
本実施例は、実施例１に示す作製工程において、図１（Ｅ）に示す工程において、ゲイト絶縁膜の作製工程に熱酸化工程を利用した場合の例である。
【０１３１】
本実施例では、基板１０１としてガラス基板を用いる。そして図１（Ｅ）に示す工程において、プラズマＣＶＤ法による酸化珪素膜１１４の成膜後に熱酸化法により、さらに活性層パターンの表面に熱酸化膜を形成する。
【０１３２】
ここでは、酸化珪素膜１１４を３０ｎｍの厚さに成膜した後、酸素を９７体積％、ＨＣｌを３体積％含有した雰囲気中での加熱処理を９５０℃、３０分の条件でもって行う。
【０１３３】
この際、熱酸化膜は３０ｎｍの厚さに成長する。こうして厚さ６０ｎｍの熱酸化膜が形成される。
【０１３４】
このようにすると、活性層とゲイト絶縁膜との界面状態を良好にすることができ、高い特性を有するＴＦＴを得ることができる。
【０１３５】
【発明の効果】
本明細書で開示する発明では、
（１）非晶質珪素膜に結晶化を助長する金属元素の拡散源と当該金属元素のゲッタリングサイトとを選択的に形成する。
（２）結晶化の際に上記拡散源からゲッタリングサイトへと当該金属元素を移動させることで結晶化を行う。
（３）上記拡散源とゲッタリングサイトとを除去し、当該金属元素の通過に伴って結晶化した領域を活性層として用いる。
という構成を基本的に採用する。
【０１３６】
こうすることで、珪素の結晶化を助長する金属元素を利用して得られる結晶性珪素膜を用いて作製されるＴＦＴにおいて、その特性に当該金属元素の悪影響が及ぶことを抑制することができる。
【０１３７】
また、本明細書で開示する発明は、上記効果を得ることが簡略化された作製工程において得られるという特徴を有している。
【図面の簡単な説明】
【図１】 ＴＦＴの作製工程を示す図。
【図２】 ＴＦＴの作製工程を示す図。
【図３】 ＴＦＴの作製工程を示す図。
【図４】 ＴＦＴを用いた装置の概要を示す図。
【図５】 ＴＦＴを用いた集積回路を概要を示す図。
【符号の説明】
１０１ ガラス基板
１０２ 非晶質珪素膜
１０３ 窒化珪素膜でなるマスク
１０４ Ｎｉを選択的に導入するための開口
１０５ ゲッタリングサイトを選択的に形成するための開口
１０６ Ｎｉを選択的に導入するための開口
１０７ Ｎｉを含有した酸化珪素膜パターン
１０８ Ｎｉを含有した酸化珪素膜パターン
１０９ 燐がドーピングされた領域（ゲッタリングサイト）
１１０ ニッケルの拡散経路（結晶成長経路）
１１１ ニッケルの拡散経路（結晶成長経路）
１１２ Ｐチャネル型ＴＦＴの活性層のパターン
１１３ Ｎチャネル型ＴＦＴの活性層のパターン
１１４ ゲイト絶縁膜（酸化珪素膜）
１１５ ゲイト電極
１１６ ゲイト電極
１１７ 陽極酸化膜
１１８ 陽極酸化膜
１１９ 燐がドーピングされた領域
１２０ Ｐチャネル型ＴＦＴのチャネル領域
１２１ 燐がドーピングされた領域
１２２ Ｎチャネル型ＴＦＴのドレイン領域
１２３ Ｎチャネル型ＴＦＴのチャネル領域
１２４ Ｎチャネル型ＴＦＴのソース領域
１２５ レジストマスク
１２６ Ｐチャネル型ＴＦＴのソース領域
１２７ Ｐチャネル型ＴＦＴのドレイン領域
１２８ 窒化珪素膜（層間絶縁膜）
１２９ アクリル樹脂膜（層間絶縁膜）
１３０ ソース電極
１３１ ドレイン電極
１３２ ドレイン電極
１３３ ソース電極

Claims (2)

  1. 基板上に非晶質珪素膜を成膜し、
    前記非晶質珪素膜上に第１の開口部及び第２の開口部を有するマスクを形成し、
    前記マスク上に、前記第１の開口部を覆うように、且つ前記第２の開口部を覆わないように、Ｎｉを含有する酸化珪素膜を形成した後、前記第２の開口部において前記非晶質珪素膜に選択的にＰを添加し、
    前記非晶質珪素膜を４５０℃〜８００℃の範囲で加熱することによって、Ｎｉを前記第１の開口部と重なる第１の領域から前記第２の開口部と重なる第２の領域に移動させて、前記非晶質珪素膜を結晶化し、且つ前記第２の領域にＮｉをゲッタリングすることを特徴とする半導体装置の作製方法。
  2. 基板上に非晶質珪素膜を成膜し、
    前記非晶質珪素膜上に第１の開口部及び第２の開口部を有するマスクを形成し、
    前記マスク上に、前記第１の開口部を覆うように、且つ前記第２の開口部を覆わないように、Ｎｉを含有する酸化珪素膜を形成した後、前記第２の開口部において前記非晶質珪素膜に選択的にＰを添加し、
    前記非晶質珪素膜を４５０℃〜８００℃の範囲で加熱することによって、Ｎｉを前記第１の開口部と重なる第１の領域から前記第２の開口部と重なる第２の領域に移動させて、前記非晶質珪素膜を結晶化し、且つ前記第２の開口部と重なる第２の領域にＮｉをゲッタリングし、
    前記マスク、前記第１の領域、及び前記第２の領域を除去することを特徴とする半導体装置の作製方法。
JP15154398A 1997-07-24 1998-06-01 半導体装置の作製方法 Expired - Fee Related JP4180689B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP15154398A JP4180689B2 (ja) 1997-07-24 1998-06-01 半導体装置の作製方法
US09/120,244 US6432756B1 (en) 1997-07-24 1998-07-22 Semiconductor device and fabricating method thereof
KR1019980029785A KR100596343B1 (ko) 1997-07-24 1998-07-24 반도체장치및그제조방법
US10/214,693 US20030010982A1 (en) 1997-07-24 2002-08-09 Semiconductor device and fabricating method thereof
US10/656,239 US6974732B2 (en) 1997-07-24 2003-09-08 Semiconductor device method of manufacturing

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-216002 1997-07-24
JP21600297 1997-07-24
JP15154398A JP4180689B2 (ja) 1997-07-24 1998-06-01 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH1197352A JPH1197352A (ja) 1999-04-09
JP4180689B2 true JP4180689B2 (ja) 2008-11-12

Family

ID=26480761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15154398A Expired - Fee Related JP4180689B2 (ja) 1997-07-24 1998-06-01 半導体装置の作製方法

Country Status (3)

Country Link
US (3) US6432756B1 (ja)
JP (1) JP4180689B2 (ja)
KR (1) KR100596343B1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7075002B1 (en) * 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7166500B2 (en) * 1997-10-21 2007-01-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
JP4853845B2 (ja) * 1999-09-17 2012-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
KR100439345B1 (ko) * 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
TW515104B (en) * 2000-11-06 2002-12-21 Semiconductor Energy Lab Electro-optical device and method of manufacturing the same
KR100442289B1 (ko) * 2001-06-01 2004-07-30 엘지.필립스 엘시디 주식회사 다결정화 방법 및 이를 이용한 액정표시장치 제조방법
KR100425156B1 (ko) * 2001-05-25 2004-03-30 엘지.필립스 엘시디 주식회사 다결정화 방법과 이를 이용한 액정표시장치 제조방법
JP3961310B2 (ja) 2002-02-21 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100488959B1 (ko) * 2002-03-08 2005-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘 박막트랜지스터의 제조 방법
JP4115158B2 (ja) 2002-04-24 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
US6861338B2 (en) * 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US8187627B2 (en) 2003-09-05 2012-05-29 Loma Linda University Medical Center Dressing delivery system for internal wounds
US7276402B2 (en) * 2003-12-25 2007-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7507617B2 (en) * 2003-12-25 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100611659B1 (ko) 2004-07-07 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
PT1773902T (pt) * 2004-08-04 2018-01-25 Foam Supplies Inc Desvio de reactividade e degradação de catalizador na espuma de poliuretano
KR100611762B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
US7416928B2 (en) * 2004-09-08 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8088676B2 (en) * 2005-04-28 2012-01-03 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
JP2007073855A (ja) * 2005-09-09 2007-03-22 Toshiba Corp 半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法
KR100738659B1 (ko) * 2006-04-11 2007-07-11 한국과학기술원 니켈 할로겐 화합물 분위기를 이용한 다결정 규소박막의제조방법
GB201210439D0 (en) * 2012-06-13 2012-07-25 Softcell Medicals Apparatus
CA2926621C (en) * 2013-10-07 2021-05-25 Technion Research & Development Foundation Ltd. Needle steering by shaft manipulation
US9576923B2 (en) 2014-04-01 2017-02-21 Ati Technologies Ulc Semiconductor chip with patterned underbump metallization and polymer film

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0488173A3 (en) * 1990-11-27 1993-04-28 Canon Kabushiki Kaisha Wireless communication channel selecting method
CN1052569C (zh) 1992-08-27 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US5639698A (en) 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
KR100203982B1 (ko) 1993-03-12 1999-06-15 야마자끼 순페이 반도체장치 및 그의 제작방법
US5569936A (en) * 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
KR100355938B1 (ko) 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
TW357415B (en) 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5612250A (en) * 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5654203A (en) * 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3378078B2 (ja) * 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3090855B2 (ja) * 1994-10-06 2000-09-25 シャープ株式会社 半導体装置およびその製造方法
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3190520B2 (ja) 1994-06-14 2001-07-23 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3067949B2 (ja) 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5789284A (en) 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
US5915174A (en) 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JP3942651B2 (ja) 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) * 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
JP3539821B2 (ja) * 1995-03-27 2004-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
TW355845B (en) 1995-03-27 1999-04-11 Semiconductor Energy Lab Co Ltd Semiconductor device and a method of manufacturing the same
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5977559A (en) 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
TW319912B (ja) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US6331457B1 (en) 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
KR100440083B1 (ko) 1996-01-23 2004-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막제작방법
US6063654A (en) 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
JP3476320B2 (ja) 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6287900B1 (en) 1996-08-13 2001-09-11 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with catalyst addition and removal
JPH10135137A (ja) 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 結晶性半導体作製方法
US6355509B1 (en) 1997-01-28 2002-03-12 Semiconductor Energy Laboratory Co., Ltd. Removing a crystallization catalyst from a semiconductor film during semiconductor device fabrication
JP4242461B2 (ja) 1997-02-24 2009-03-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW379360B (en) 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6133075A (en) 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6310363B1 (en) 1998-05-15 2001-10-30 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors with N and P impurities in the source and drain regions
JP3376247B2 (ja) 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JP3844561B2 (ja) 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3830623B2 (ja) 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6121660A (en) 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device

Also Published As

Publication number Publication date
JPH1197352A (ja) 1999-04-09
US20030010982A1 (en) 2003-01-16
US20020022350A1 (en) 2002-02-21
KR19990014131A (ko) 1999-02-25
US6974732B2 (en) 2005-12-13
US6432756B1 (en) 2002-08-13
KR100596343B1 (ko) 2006-10-24
US20040058486A1 (en) 2004-03-25

Similar Documents

Publication Publication Date Title
JP4180689B2 (ja) 半導体装置の作製方法
JP3717634B2 (ja) 半導体装置の作製方法
JP3830623B2 (ja) 結晶性半導体膜の作製方法
JP5298110B2 (ja) 半導体装置の作製方法、及び半導体装置
US7371667B2 (en) Semiconductor device and method of fabricating same
JPH1140498A (ja) 半導体装置の作製方法
JP3295346B2 (ja) 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
KR100864594B1 (ko) 전기 장치 제조 방법
JPH10214974A (ja) 半導体装置およびその作製方法
JP2000003875A (ja) 半導体装置およびその作製方法
JP4656685B2 (ja) 半導体装置
JP3942878B2 (ja) 半導体装置の作製方法
JP4024341B2 (ja) 半導体装置の作製方法
JP4127467B2 (ja) 半導体装置の作製方法
JP4758000B2 (ja) 半導体装置の作製方法
JP4853845B2 (ja) 半導体装置の作製方法
JP3857289B2 (ja) 結晶性珪素膜の作製方法
JP3819249B2 (ja) 薄膜トランジスタの作製方法
JP3830769B2 (ja) 結晶性半導体膜の作製方法
JP2000164598A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050516

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071122

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080826

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080828

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees