JPH10214974A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JPH10214974A
JPH10214974A JP9029553A JP2955397A JPH10214974A JP H10214974 A JPH10214974 A JP H10214974A JP 9029553 A JP9029553 A JP 9029553A JP 2955397 A JP2955397 A JP 2955397A JP H10214974 A JPH10214974 A JP H10214974A
Authority
JP
Japan
Prior art keywords
thin film
active layer
film
region
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9029553A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP9029553A priority Critical patent/JPH10214974A/ja
Priority to US09/013,578 priority patent/US6037635A/en
Publication of JPH10214974A publication Critical patent/JPH10214974A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 多層に形成された薄膜トランジスタ回路を提
供する。 【解決手段】 ニッケル元素を選択的に導入した領域か
ら基板に平行な方向に結晶成長させた珪素膜を用いて活
性層１１３、１０９、１１０を構成する。この際、下層
のニッケル導入領域１１の上方に活性層１１３を形成す
る。そして、上層のニッケル導入領域１０の下方に下層
の活性層１０９を形成する。こうすることで、素子の集
積化密度を高めることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本明細書で開示する発明は、
薄膜トランジスタを集積化した半導体装置に関する。
【０００２】
【従来の技術】従来より、ガラス基板や石英基板を利用
したＴＦＴ（薄膜トランジスタ）が知られている。
【０００３】薄膜トランジスタは、アクティブマトリク
ス型の液晶表示装置に利用するために主に開発されたも
のである。
【０００４】今後は薄膜トランジスタでもって各種集積
回路を形成することが試みられるものと考えられる。
【０００５】
【発明が解決しようとする課題】本明細書で開示する発
明は、薄膜トランジスタを集積化する新規な構成を提供
することを課題とする。
【０００６】
【課題を解決するための手段】本明細書で開示する発明
の一つは、異なる層上に形成された少なくとも２つの薄
膜トランジスタを有し、前記少なくとも２つの薄膜トラ
ンジスタの活性層は、珪素の結晶化を助長する金属元素
が導入された所定の領域から層に平行な方向に結晶成長
させた結晶性珪素膜を用いて構成されており、前記薄膜
トランジスタを構成する少なくとも一つの活性層の上方
または下方には、前記金属元素が導入された領域が存在
していることを特徴とする。
【０００７】他の発明の構成は、本明細書で開示する発
明の一つは、異なる層上に形成された複数の薄膜トラン
ジスタを有し、前記各薄膜トランジスタのゲイト絶縁膜
とゲイト電極とは、同一の層に形成されていることを特
徴とする。
【０００８】上記構成の具体的な例を図３に示す。図３
に示す構成においては、異なる層である基板１０１と酸
化珪素膜１１２上に２つの薄膜トランジスタと１つの薄
膜トランジスタが形成されており、前記各薄膜トランジ
スタのゲイト絶縁膜１１６とゲイト電極１１７、１１
８、１１９とは、同一の層に形成されている。
【０００９】ここで同一の層であるというのは、同一の
層を構成する材料を用いて形成されていることを意味す
る。例えば、ゲイト電極１１７、１１８、１１９は、全
面に成膜されたアルミニウム膜（これが同一の層を構成
する材料）をパターニングすることによって得られてい
る。
【００１０】他の発明の構成は、少なくとも２つの薄膜
トランジスタを有し、前記各薄膜トランジスタの活性層
はそれぞれ異なる層でもって構成されており、前記各薄
膜トランジスタのゲイト絶縁膜とゲイト電極とは、同一
の層でもって構成されていることを特徴とする。
【００１１】他の発明の構成は、第１の珪素膜でもって
第１の薄膜トランジスタの活性層を形成する工程と、前
記活性層上に絶縁膜を形成する工程と、（例えば図１
（Ｅ）の工程） 前記絶縁膜上に第２の珪素膜でもって第２の薄膜トラン
ジスタの活性層を形成する工程と、（例えば図２（Ａ）
の工程） 前記第１及び第２の薄膜トランジスタのゲイト絶縁膜を
共通の絶縁膜で形成する工程と、（例えば図２（Ｃ）の
工程） 前記第１及び第２の薄膜トランジスタのゲイト絶縁膜を
共通の材料で形成する工程と、（例えば図２（Ｄ）の工
程） を有することを特徴とする。
【００１２】
【作用】図２（Ａ）に示されるように、ニッケル元素が
導入された領域１１の上部に２層目の活性層１１３が形
成され、ニッケル元素が導入された領域１０の下部に１
層目の活性層１０９が形成されている。
【００１３】ニッケル元素が導入された珪素膜の領域
は、ニッケルシリサイド成分が多く含まれており、薄膜
トランジスタの活性層に利用することができない。
【００１４】従って、ニッケル元素が導入された珪素膜
の領域は、最終的にデットスペースとなってしまう。
【００１５】前述したニッケル元素を利用した基板に平
行な方向への結晶成長を行わす場合、この問題は不可避
に活性してしまう。即ち、集積度をある程度以上上げる
ことが困難になるという問題がある。
【００１６】本実施例に示すような構成を採用すること
により、ニッケル元素を利用した特殊な結晶成長方法を
採用しながら、素子の集積度を高めることができる。
【００１７】また、図２の１１６で示されるように、上
層に形成されたＴＦＴのゲイト絶縁膜と下層に形成され
たＴＦＴのゲイト絶縁膜とを共通なものとすることによ
り、多層に構成され、その集積度を高める構成を採用し
ながら、作製工程を複雑化しないものとできる。
【００１８】また、ゲイト電極１１７〜１１９を構成す
る出発膜を上層に形成されたＴＦＴと下層に形成された
ＴＦＴとで共通化することで、作製工程を複雑化しない
ものとできる。
【００１９】
【実施例】
〔実施例１〕図１〜図３に本実施例の作製工程を示す。
まず石英基板１０１上に減圧熱ＣＶＤ法により、非晶質
珪素膜１０２を５００Åの厚さに成膜する。
【００２０】次に酸素雰囲気中において、ＵＶランプか
らＵＶ光を照射することにより、非晶質珪素膜１０２の
表面に酸化膜を成膜する。この酸化膜の膜厚は数十Å程
度とする。（一般に計測困難な程度の膜厚となる）
【００２１】次にレジストマスク１０５を形成する。こ
のレジストマスク１０５には、図面の手前方向から奥行
き方向に延在する細長いスリット形状の開口１０４が形
成されている。（図１（Ａ））
【００２２】図１（Ａ）に示す状態を得たら、図１
（Ｂ）に示すようにイオン注入法により、Ｎｉ元素のド
ーピングを行う。この際、レジストマスクが存在する領
域では、Ｎｉイオンが遮蔽され、開口１０４の領域のみ
において、Ｎｉイオンが非晶質珪素膜１０２にドーピン
グされる。
【００２３】図１（Ｂ）には、１０６で示される領域に
ニッケル元素が導入された状態が示されている。なお、
ＵＶ酸化膜１０３は、その膜厚が薄いので、Ｎｉイオン
の注入には障害とならない。
【００２４】Ｎｉ以外には、Ｆｅ、Ｃｏ、Ｒｕ、Ｒｈ、
Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた元素
を利用することができる。
【００２５】次にレジストマスクを除去する。そして窒
素雰囲気中において、６００℃、８時間の加熱処理を行
う。この加熱処理工程において、非晶質珪素膜が結晶化
する。この際、図１（Ｃ）に示すように、ニッケルが導
入された領域１０６から１０７で示されるように基板に
平行な方向への結晶成長が進行する。
【００２６】この結晶成長によって得られる結晶状態
は、数十ｎｍ〜数百ｎｍの幅を有する棒状または偏平棒
状結晶となる。この棒状または偏平棒状結晶は、数十μ
ｍ以上の長さに渡り延在した構造を有した特異なものと
なる。
【００２７】図１（Ｃ）に示す結晶化が終了したら、ハ
ロゲン元素を含有した酸化性雰囲気中での加熱処理を行
い熱酸化膜を成膜する。具体的には、ＨＣｌを３体積％
含有させた酸素雰囲気中において９５０℃、２０分の加
熱処理を行うことにより、熱酸化膜１０８を２００Åの
厚さに成膜する。
【００２８】この熱酸化膜の形成は、以下の作用効果を
有している。 （１）熱酸化膜中にニッケル元素を取り込むことによ
り、珪素膜中に残留するニッケル元素濃度を低減する。 （２）熱酸化膜の形成に際してシリコン元素が消費され
ることに伴い、膜中の欠陥が減少する。（換言すれば、
結晶性が向上する）
【００２９】ＨＣｌ以外にハロゲン元素を含有したガス
を利用することができる。
【００３０】熱酸化膜１０８を成膜したら、この熱酸化
膜１０８を除去する。熱酸化膜１０８中には、比較的高
濃度にニッケル元素が含まれている。従って、熱酸化膜
１０８を除去することにより、最終的にデバイスを構成
した際にデバイス中に残留するニッケル濃度を低減する
ことができる。
【００３１】次に得られた結晶性珪素膜（結晶化終了後
の珪素膜をこう称することとする）をパターニングする
ことにより、１０９と１１０とで示されるパターンを形
成する。これらのパターンは後に薄膜トランジスタの活
性層となる。（図１（Ｅ））
【００３２】こうして、石英基板１０１上に薄膜トラン
ジスタの活性層１０９と１１０とが形成された状態が得
られる。
【００３３】次に窒化珪素膜１１１を１５００Åの厚さ
にプラズマＣＶＤ法でもって成膜する。さらに、酸化珪
素膜を２μｍの厚さに成膜し、その表面を研磨すること
により、平坦化する。研磨の方法は化学的や方法を用い
る。また、研磨の方法として、ＣＭＰ等の方法を用いて
もよい。
【００３４】このようにして、図２（Ａ）の１１２で示
されるような平坦化された酸化珪素膜１１２を得る。
【００３５】次に再度、図１（Ａ）〜図１（Ｅ）に示さ
れる工程により、結晶性珪素膜でなる活性層パターン１
１３を得る。こうして、図２（Ａ）に示すように多層に
形成された活性層１０９、１１０と１１３を得る。
【００３６】図２（Ａ）の１０と１１で示されるのは、
非晶質珪素膜に対して、ニッケル元素が導入された領域
である。（図２（Ａ）の状態では存在していないが）
【００３７】このニッケル元素が導入された領域は、速
いエッチングレートでもって除去されるので、下地が多
少オーバーエッチンされる。従って、下地の表面状況
（例えば基板表面の状況）を観察することで、最終的な
完成状態におけるニッケルの導入領域を特定することが
できる。
【００３８】図２（Ａ）に示す状態を得たら、開口１１
４と１１５を形成する。（図２（Ｂ））
【００３９】そして図２（Ｂ）に示す状態を得たら、図
２（Ｃ）に示すように、ゲイト絶縁膜１１６を６００Å
の厚さに成膜する。
【００４０】ゲイト絶縁膜１１６の成膜方法は、 （１）まずプラズマＣＶＤ法により、酸化珪素膜を３０
０Åの厚さに成膜する。 （２）その後に熱酸化法により、熱酸化膜を３００Åの
厚さに成膜する。
【００４１】こうすることにより、熱酸化膜と、プラズ
マＣＶＤ法により成膜した酸化珪素膜の積層膜（見た目
は一体化した酸化珪素膜となる）とでなるゲイト絶縁膜
を得る。
【００４２】なお、熱酸化膜は、酸化珪素膜の内側に成
膜されるので、このゲイト絶縁膜１１６は、活性層側か
ら、熱酸化膜−ＣＶＤ酸化珪素膜と積層された構造とな
る。
【００４３】図２（Ｃ）に示す状態を得たら、アルミニ
ウムでなるゲイト電極のパターン１１７、１１８、１１
９を形成する。（図２（Ｄ））
【００４４】各ゲイト電極のパターン表面には、陽極酸
化法により陽極酸化膜（酸化アルミニウム膜）１２０、
１２１、１２２を成膜する。この陽極酸化膜は、耐熱性
の低いアルミニウムの耐熱性を高める効果がある。具体
的には、加熱時に生じてしまうヒロックやウィスカーと
いう突起物の発生を抑制する効果がある。
【００４５】なお、ゲイト電極を構成する材料として
は、シリサイド材料やヘビードーピングをした珪素材料
を用いることもできる。
【００４６】図２（Ｄ）に示す状態を得たら、ソース及
びドレイン領域を形成するために一導電型を付与する不
純物のドーピングを行う。
【００４７】Ｐチャネル型とＮチャネル型とを作り分け
るのであれば、マスクを用いて選択的なドーピングを行
えばよい。
【００４８】ドーピングを行う手段としては、プラズマ
ドーピング法、またはイオンドーピング法を用いればよ
い。
【００４９】ドーピングを行った後にレーザー光の照射
を行い、不純物のドーピング時に生じた損傷のアニール
と当該不純物の活性化とを行う。
【００５０】こうして図３（Ａ）に示す状態を得る。図
３（Ａ）において、３１がソース領域、３２がチャネル
領域、３３がドレイン領域である。また、３４がソース
領域、３５がチャネル領域、３６がドレイン領域であ
る。また、３７がソース領域、３８がチャネル領域、３
９がドレイン領域である。
【００５１】次にプラズマＣＶＤ法により酸化珪素膜を
成膜し、その表面を平坦化することにより、絶縁膜１２
３を得る。（図３（Ｂ））
【００５２】この絶縁膜１１３の代わりに窒珪素膜、窒
化珪素膜と酸化珪素膜との積層膜、これらの膜と樹脂膜
との積層膜を利用してもよい。樹脂膜を構成する材料と
しては、ポリイミド、ポリイミドアミド、ポリアミド、
アクリル、エポキシ等を用いることができる。
【００５３】図３（Ｂ）の状態を得たら、コンタクトホ
ールの形成を行い、ソース及びドレイン電極（及びそこ
から延在した配線）の形成を行う。
【００５４】ここでは、ソース電極１２４、１２６、１
２８を形成する。また、ドレイン電極１２５、１２７、
１２９を形成する。
【００５５】こうして、多層に薄膜トランジスタを集積
化した構成を得ることができる。この構成で特徴とする
のは、各層に形成される薄膜トランジスタの活性層の存
在する層は異なるが、ゲイト絶縁膜及びゲイト電極は、
各薄膜トランジスタにおいて同じ層で構成されているこ
とである。また、不純物のドーピング工程も活性層が形
成された層に関係なく、同じ工程で行われることにあ
る。
【００５６】このような構成とすることにより、複雑な
構造ながら、作製工程を簡略化することができる。
【００５７】〔実施例２〕本実施例は、実施例１に示す
Ｎｉ元素の導入方法として、溶液を用いる方法に関す
る。
【００５８】本実施例では、図１に示すレジストマスク
１０５の代わりにプラズマＣＶＤ法で成膜される酸化珪
素膜でもってマスク（１０５に相当するもの）を形成す
る。
【００５９】そして、所定の濃度にニッケル元素濃度に
調整されたニッケル酢酸塩溶液を図１（Ａ）に示す状態
において、スピンコート法により塗布し、ニッケル元素
が全体の表面に接して保持された状態を得る。
【００６０】この場合、開口１０４の領域において、ニ
ッケル元素が非晶質珪素膜１０２にＵＶ酸化膜１０３を
介して接して保持された状態となる。
【００６１】そして結晶化のための加熱処理を行うこと
により、非晶質珪素膜の結晶化を行う。この際、極薄い
ＵＶ酸化膜１０３を介してニッケル元素が珪素膜中に拡
散し、結晶化が促進される。
【００６２】〔実施例３〕本実施例では、薄膜トランジ
スタでなる集積化回路を利用した電子装置の例を示す。
図４に各装置の概要を示す。
【００６３】図４（Ａ）に示すのは、携帯型の情報処理
端末であり、電話回線を利用した通信機能を有してい
る。
【００６４】この電子装置は、本明細書で開示する複合
化回路でなる集積化回路２００６を本体２００１の内部
に備えている。そして、アクティブマトリクス型の液晶
ディスプレイ２００５、画像を取り込むカメラ部２００
２、さらに操作スイッチ２００４を備えている。
【００６５】図４（Ｂ）に示すのは、ヘッドマウントデ
ィスプレイと呼ばれる電子装置である。この装置は、頭
に装着して、疑似的に目の前に画像を表示する機能を有
している。この電子装置は、バンド２１０３によって、
本体２１０１を頭に装着する。画像は、左右の目に対応
した液晶表示装置２１０２によって作成される。
【００６６】このような電子装置は、小型軽量なものと
しなければならないので、本明細書で開示する３次元的
に集積化された回路を利用するのに好適なものとなる。
【００６７】図４（Ｃ）に示すのは、人工衛星からの信
号を基に地図情報や各種情報を表示する機能を有してい
る。アンテナ２２０４で捉えた衛星からの情報は、本体
２２０１内部に備えた電子回路で処理され、液晶表示装
置２２０２に必要な情報が表示される。
【００６８】装置の操作は、操作スイッチ２２０３によ
って行われる。このような装置においても全体の構成を
小型化するための工夫が必要とされる。そして、そのた
めに本明細書で開示する複合化回路を利用することが有
用となる。
【００６９】図４（Ｄ）に示すのは、携帯電話である。
この電子装置は、本体２３０１にアンテナ２３０６、音
声出力部２３０２、液晶表示装置２３０４、操作スイッ
チ２３０５、音声入力部２３０３を備えている。
【００７０】このような電子装置においても全体の構成
を小型化するために本明細書で開示する複合化回路を利
用することが有用となる。
【００７１】図４（Ｅ）に示す電子装置は、ビデオカメ
ラと称される携帯型の撮像装置である。この電子装置
は、本体２４０１に開閉部材に取り付けられた液晶ディ
スプレイ２４０２、開閉部材に取り付けられた操作スイ
ッチ２４０４を備えている。
【００７２】さらにまた、本体２４０１には、画像の受
像部２４０６、集積化回路２４０７、音声入力部２４０
３、操作スイッチ２４０４、バッテリー２４０５が備え
られている。
【００７３】このような電子装置においても全体の構成
を小型化するために本明細書で開示する集積化回路を利
用することが有用となる。
【００７４】図４（Ｆ）に示す電子装置は、投射型の液
晶表示装置である。この装置は、本体２５０１に光源２
５０２、液晶表示装置２５０３、光学系２５０４備え、
スクリンー２５０５に画像を投影する機能を有してい
る。
【００７５】投影型の表示装置も小型軽量化が求められ
ている。従って、そのために本明細書で開示する発明を
利用することは有用である。
【００７６】また、以上示した電子装置における液晶表
示装置としては、透過型または反射型のいずれでも利用
することができる。表示特性の面では透過型が有利であ
り、低消費電力や小型軽量化を追求する場合には、反射
型が有利である。
【００７７】また、表示装置として、アクティブマトリ
クス型のＥＬディスプレイやプラズマディスプレイ等の
フラットパネルディスプレイを利用することができる。
【００７８】〔実施例４〕本実施例は、実施例１に示す
構成において、基板として多結晶シリコンウエハーを利
用する場合の例を示す。
【００７９】多結晶シリコンウエハーは、石英基板に比
較して数分の１以下のコストで入手することができる。
従って、回路および装置のコストを低減することに大き
な寄与をすることができる。
【００８０】本実施例においては、まず多結晶シリコン
ウエハー上にプラズマＣＶＤ法により、酸化珪素膜を１
μｍの厚さに成膜する。次に熱酸化を行い熱酸化膜を５
０ｎｍ（５００Å）の厚さに成膜する。
【００８１】こうすることで、表面が平坦でまた界面特
性の優れた酸化珪素膜を多結晶シリコンウエハー上に形
成することができる。
【００８２】そしてこの酸化珪素膜を下地膜（基体）と
して、その上にＴＦＴを作製する。
【００８３】なお、多結晶シリコンウエハー上に直接熱
酸化膜を成膜し、この熱酸化膜を下地膜として用いるこ
とは好ましくない。これは、熱酸化膜のみの成膜では、
基板の多結晶構造を反映して、熱酸化膜の表面が凹凸状
になり、ＴＦＴの作製、さらにはその特性に悪影響を与
えてしまうからである。
【００８４】また、多結晶シリコンウエハーの代わりに
単結晶シリコンウエハーを利用することもできるが、そ
の場合には、低コスト性という利点は小さくなる。
【００８５】〔実施例５〕本実施例は、実施例１に示す
ような基本構造を利用して多数のＴＦＴを集積化した場
合の例である。図５に本実施例を上面から見た概略を示
す。
【００８６】図において、点線で示されるパターンが下
層に存在するものを示す。また実線で示されるのが上層
に存在するものを示す。
【００８７】即ち、５０１で示されるのが下層の活性層
パターンである。また、５０４で示されるのが下層の活
性層パターンを形成するために利用したニッケル導入領
域である。５０６で示される矢印が、基板に平行な方向
への結晶成長を示す。
【００８８】他方、５０２で示されるのが上層の活性層
パターンである。また、５０３で示されるのが上層の活
性層パターンを形成するために利用したニッケル導入領
域である。５０５で示される矢印が、基板に平行な方向
への結晶成長を示す。
【００８９】図５から明らかなように、下層のニッケル
導入領域５０４上に５０２で代表される上層の活性層群
が形成され、上層のニッケル導入領域５０３下に５０１
で代表される下層の活性層群が形成されている。
【００９０】こうすることで、素子の集積度を高めるこ
とができる。
【００９１】また、図５に示すような構成は、下層と上
層の活性層同士が重ならない構造となっている。
【００９２】これは、 （１）活性層同士の電気的な干渉を抑制する。 （２）活性層間に応力が発生してしまうことを抑制す
る。 （３）コンタクトや配線の形成を容易にする。 といった効果を得るためである。
【００９３】〔実施例６〕本実施例は、図６に示すよう
に各層のゲイト絶縁膜とゲイト電極を別にした例であ
る。
【００９４】このような構成とした場合、上層のＴＦＴ
の活性層の形成は、下層のＴＦＴのゲイト電極を形成し
た後に行われる。
【００９５】従って、下層のＴＦＴのゲイト電極の材料
は、活性層の形成工程で行われる加熱処理に耐えるもの
であることが要求される。
【００９６】ここでは、６０２と６０３で示されるゲイ
ト電極の材料を導電型を付与する不純物を高濃度にドー
ピングした珪素材料でもって構成する。そして、６０１
で示されるゲイト電極をアルミニウムでもって構成す
る。
【００９７】〔実施例７〕本実施例は、実施例１に示す
構成において、上下の層で結晶成長距離を異ならせた場
合の例である。
【００９８】結晶成長距離を異ならせるには、 （１）ニッケル添加領域の幅を変える。 （２）ニッケルイオンのドーズ量を変える。 （３）上記２つの方法を組み合わせる。 というような方法がある。
【００９９】成長距離を異ならせると、その成長距離の
違いに応じて特性が異なったＴＦＴを作製することがで
きる。
【０１００】〔他の実施例の形態〕本明細書で開示する
発明を実施する場合のＴＦＴの構造としては、ボトムゲ
イト型のものを利用することもできる。またゲイト電極
の材料として珪素または珪素主成分としたもの（例えば
各種シリサイドを利用したもの）を利用することもでき
る。
【０１０１】
【発明の効果】本明細書で開示する発明を利用すること
により、薄膜トランジスタを３次元的に高い密度でもっ
て集積化した新規な構成を得ることができる。
【図面の簡単な説明】
【図１】 薄膜トランジスタの作製工程を示す図。
【図２】 薄膜トランジスタの作製工程を示す図。
【図３】 薄膜トランジスタの作製工程を示す図。
【図４】 薄膜トランジスタでなる集積回路を利用した
装置の例を示す図。
【図５】 多数の薄膜トランジスタを集積化した構成を
示す図。
【符号の説明】
１０１ 石英基板 １０２ 非晶質珪素膜 １０３ ＵＶ光の照射により形成した酸化膜 １０４ 開口 １０５ レジストマスク １０６ Ｎｉ元素が導入された領域 １０７ 結晶成長方向 １０８ 熱酸化膜 １０９ 活性層を構成する結晶性珪素膜でなるパ
ターン １１０ 活性層を構成する結晶性珪素膜でなるパ
ターン １１１ 窒化珪素膜 １１２ 酸化珪素膜 １１３ 活性層を構成する結晶性珪素膜でなるパ
ターン １１４ 開口 １１５ 開口 １１６ ゲイト絶縁膜（熱酸化膜＋ＣＶＤ酸化珪
素膜） １１７ アルミニウムでなるゲイト電極 １１８ アルミニウムでなるゲイト電極 １１９ アルミニウムでなるゲイト電極 １２０ 陽極酸化膜 １２１ 陽極酸化膜 １２２ 陽極酸化膜 ３１ ソース領域 ３２ チャネル領域 ３３ ドレイン領域 ３４ ソース領域 ３５ チャネル領域 ３６ ドレイン領域 ３７ ソース領域 ３８ チャネル領域 ３９ ドレイン領域 １２３ 酸化珪素膜 １２４ ソース電極 １２５ ドレイン電極 １２６ ソース電極 １２７ ドレイン電極 １２８ ソース電極 １２９ ドレイン電極 ５０１ 下層に存在するＴＦＴの活性層 ５０２ 上層に存在するＴＦＴの活性層 ５０３ 上層の活性層を作製する際に利用したニ
ッケル添加領域 ５０４ 下層の活性層を作製する際に利用したニ
ッケル添加領域 ５０５ 上層のニッケル添加領域からの結晶成長
方向 ５０６ 下層のニッケル添加領域からの結晶成長
方向
【手続補正書】
【提出日】平成９年３月３１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】 薄膜トランジスタの作製工程を示す図。
【図２】 薄膜トランジスタの作製工程を示す図。
【図３】 薄膜トランジスタの作製工程を示す図。
【図４】 薄膜トランジスタでなる集積回路を利用した
装置の例を示す図。
【図５】 多数の薄膜トランジスタを集積化した構成を
示す図。
【図６】 多層に形成された薄膜トランジスタを示す
図。
【符号の説明】 １０１ 石英基板 １０２ 非晶質珪素膜 １０３ ＵＶ光の照射により形成した酸化膜 １０４ 開口 １０５ レジストマスク １０６ Ｎｉ元素が導入された領域 １０７ 結晶成長方向 １０８ 熱酸化膜 １０９ 活性層を構成する結晶性珪素膜でなるパ
ターン １１０ 活性層を構成する結晶性珪素膜でなるパ
ターン １１１ 窒化珪素膜 １１２ 酸化珪素膜 １１３ 活性層を構成する結晶性珪素膜でなるパ
ターン １１４ 開口 １１５ 開口 １１６ ゲイト絶縁膜（熱酸化膜＋ＣＶＤ酸化珪
素膜） １１７ アルミニウムでなるゲイト電極 １１８ アルミニウムでなるゲイト電極 １１９ アルミニウムでなるゲイト電極 １２０ 陽極酸化膜 １２１ 陽極酸化膜 １２２ 陽極酸化膜 ３１ ソース領域 ３２ チャネル領域 ３３ ドレイン領域 ３４ ソース領域 ３５ チャネル領域 ３６ ドレイン領域 ３７ ソース領域 ３８ チャネル領域 ３９ ドレイン領域 １２３ 酸化珪素膜 １２４ ソース電極 １２５ ドレイン電極 １２６ ソース電極 １２７ ドレイン電極 １２８ ソース電極 １２９ ドレイン電極 ５０１ 下層に存在するＴＦＴの活性層 ５０２ 上層に存在するＴＦＴの活性層 ５０３ 上層の活性層を作製する際に利用したニ
ッケル添加領域 ５０４ 下層の活性層を作製する際に利用したニ
ッケル添加領域 ５０５ 上層のニッケル添加領域からの結晶成長
方向 ５０６ 下層のニッケル添加領域からの結晶成長
方向
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６１７Ｍ ６１７Ｗ ６１８Ｇ ６１８Ｃ ６２７Ｇ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】異なる層上に形成された少なくとも２つの
    薄膜トランジスタを有し、 前記少なくとも２つの薄膜トランジスタの活性層は、珪
    素の結晶化を助長する金属元素が導入された所定の領域
    から層に平行な方向に結晶成長させた結晶性珪素膜を用
    いて構成されており、 前記薄膜トランジスタを構成する少なくとも一つの活性
    層の上方または下方には、前記金属元素が導入された領
    域が存在していることを特徴とする半導体装置。
  2. 【請求項２】請求項１において、 少なくとも２つの薄膜トランジスタのゲイト絶縁膜とゲ
    イト電極とは、同一の層に形成されていることを特徴と
    する半導体装置。
  3. 【請求項３】異なる層上に形成された複数の薄膜トラン
    ジスタを有し、 前記各薄膜トランジスタのゲイト絶縁膜とゲイト電極と
    は、同一の層に形成されていることを特徴とする半導体
    装置。
  4. 【請求項４】少なくとも２つの薄膜トランジスタを有
    し、 前記各薄膜トランジスタの活性層はそれぞれ異なる層で
    もって構成されており、 前記各薄膜トランジスタのゲイト絶縁膜とゲイト電極と
    は、同一の層でもって構成されていることを特徴とする
    半導体装置。
  5. 【請求項５】第１の珪素膜でもって第１の薄膜トランジ
    スタの活性層を形成する工程と、 前記活性層上に絶縁膜を形成する工程と、 前記絶縁膜上に第２の珪素膜でもって第２の薄膜トラン
    ジスタの活性層を形成する工程と、 前記第１及び第２の薄膜トランジスタのゲイト絶縁膜を
    共通の絶縁膜で形成する工程と、 前記第１及び第２の薄膜トランジスタのゲイト絶縁膜を
    共通の材料で形成する工程と、 を有することを特徴とする半導体装置の作製方法。
JP9029553A 1997-01-28 1997-01-28 半導体装置およびその作製方法 Pending JPH10214974A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9029553A JPH10214974A (ja) 1997-01-28 1997-01-28 半導体装置およびその作製方法
US09/013,578 US6037635A (en) 1997-01-28 1998-01-27 Semiconductor device with transistors formed on different layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9029553A JPH10214974A (ja) 1997-01-28 1997-01-28 半導体装置およびその作製方法

Publications (1)

Publication Number Publication Date
JPH10214974A true JPH10214974A (ja) 1998-08-11

Family

ID=12279345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9029553A Pending JPH10214974A (ja) 1997-01-28 1997-01-28 半導体装置およびその作製方法

Country Status (2)

Country Link
US (1) US6037635A (ja)
JP (1) JPH10214974A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019689A (ja) * 2004-06-30 2006-01-19 Samsung Sdi Co Ltd 薄膜トランジスタ及びその製造方法
JP2007165904A (ja) * 2005-12-13 2007-06-28 Samsung Sdi Co Ltd 多結晶シリコン層、多結晶シリコン層製造方法、および多結晶シリコン層を用いる平板表示装置
JP2007165905A (ja) * 2005-12-13 2007-06-28 Samsung Sdi Co Ltd 多結晶シリコン層、多結晶シリコン層の製造方法、及び平板表示装置
US7247880B2 (en) 2004-07-07 2007-07-24 Samsung Sdi Co., Ltd. Thin film transistor with low angle grain boundaries in a channel layer
KR100781232B1 (ko) 2004-04-16 2007-12-03 세이코 엡슨 가부시키가이샤 박막 디바이스, 집적 회로, 전기 광학 장치, 전자 기기
JP2009239196A (ja) * 2008-03-28 2009-10-15 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031488A (ja) 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4073533B2 (ja) 1998-02-09 2008-04-09 株式会社半導体エネルギー研究所 情報処理装置
US7248232B1 (en) 1998-02-25 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Information processing device
US6482684B1 (en) * 1998-03-27 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a TFT with Ge seeded amorphous Si layer
TW504846B (en) * 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7430025B2 (en) 2000-08-23 2008-09-30 Semiconductor Energy Laboratory Co., Ltd. Portable electronic device
JP2004241397A (ja) * 2003-01-23 2004-08-26 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP2004281998A (ja) * 2003-01-23 2004-10-07 Seiko Epson Corp トランジスタとその製造方法、電気光学装置、半導体装置並びに電子機器
KR101157983B1 (ko) * 2005-12-26 2012-06-25 엘지디스플레이 주식회사 박막 패턴의 제조방법 및 이를 이용한 평판표시소자의제조방법
JP2009076879A (ja) * 2007-08-24 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7982250B2 (en) * 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8044464B2 (en) 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5960000B2 (ja) * 2012-09-05 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9841833B2 (en) * 2015-06-30 2017-12-12 Lg Display Co., Ltd. Touch sensor integrated display device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459346A (en) * 1988-06-28 1995-10-17 Ricoh Co., Ltd. Semiconductor substrate with electrical contact in groove
US5041884A (en) * 1990-10-11 1991-08-20 Mitsubishi Denki Kabushiki Kaisha Multilayer semiconductor integrated circuit
KR950001360B1 (ko) * 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
US5684320A (en) * 1991-01-09 1997-11-04 Fujitsu Limited Semiconductor device having transistor pair
US5315143A (en) * 1992-04-28 1994-05-24 Matsushita Electric Industrial Co., Ltd. High density integrated semiconductor device
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JPH0792500A (ja) * 1993-06-29 1995-04-07 Toshiba Corp 半導体装置
JP3897826B2 (ja) * 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781232B1 (ko) 2004-04-16 2007-12-03 세이코 엡슨 가부시키가이샤 박막 디바이스, 집적 회로, 전기 광학 장치, 전자 기기
KR100823110B1 (ko) * 2004-04-16 2008-04-18 세이코 엡슨 가부시키가이샤 박막 디바이스, 집적 회로, 전기 광학 장치, 전자 기기
JP2006019689A (ja) * 2004-06-30 2006-01-19 Samsung Sdi Co Ltd 薄膜トランジスタ及びその製造方法
US7838352B2 (en) 2004-06-30 2010-11-23 Samsung Mobile Display Co., Ltd. Thin film transistor and method for fabricating the same
US7935586B2 (en) 2004-06-30 2011-05-03 Samsung Mobile Display Co., Ltd. Thin film transistor and method for fabricating the same
US7247880B2 (en) 2004-07-07 2007-07-24 Samsung Sdi Co., Ltd. Thin film transistor with low angle grain boundaries in a channel layer
US7485552B2 (en) 2004-07-07 2009-02-03 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
JP2007165904A (ja) * 2005-12-13 2007-06-28 Samsung Sdi Co Ltd 多結晶シリコン層、多結晶シリコン層製造方法、および多結晶シリコン層を用いる平板表示装置
JP2007165905A (ja) * 2005-12-13 2007-06-28 Samsung Sdi Co Ltd 多結晶シリコン層、多結晶シリコン層の製造方法、及び平板表示装置
JP2009239196A (ja) * 2008-03-28 2009-10-15 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法

Also Published As

Publication number Publication date
US6037635A (en) 2000-03-14

Similar Documents

Publication Publication Date Title
JPH10214974A (ja) 半導体装置およびその作製方法
KR100483819B1 (ko) 반도체장치제작방법
KR100574581B1 (ko) 반도체 장치 제조 방법
JP3844552B2 (ja) 半導体装置の作製方法
JP3645380B2 (ja) 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US7375006B2 (en) Peeling method
US7538011B2 (en) Method of manufacturing a semiconductor device
US7678624B2 (en) Semiconductor device and method for manufacturing same
JPH09312403A (ja) 半導体装置およびその作製方法
JPH09312402A (ja) 半導体装置およびその作製方法
JP2000058841A (ja) 半導体装置及びその作製方法
JPH10223532A (ja) 半導体の作製方法及び半導体装置の作製方法
JP3844561B2 (ja) 半導体装置の作製方法
US7297579B2 (en) Semiconductor device and manufacturing method thereof
JPH1140498A (ja) 半導体装置の作製方法
KR100572809B1 (ko) 반도체 디바이스 제조방법, 반도체 디바이스, 및 전계발광 디스플레이 디바이스
US7232742B1 (en) Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film
JP4409529B2 (ja) 半導体装置の作製方法
JPH10261803A (ja) 半導体装置およびその作製方法
JPH10303427A (ja) 半導体装置の作製方法及び半導体装置用基板の作製方法
JP4307853B2 (ja) 半導体装置の作製方法
JPH09312259A (ja) 半導体装置およびその作製方法
JP2005072264A (ja) トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器
JPH10268280A (ja) 半導体装置用の基板およびその作製方法
JP2001338874A (ja) 薄膜トランジスタの作製方法