JP2005072264A - トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器 - Google Patents

トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2005072264A
JP2005072264A JP2003300321A JP2003300321A JP2005072264A JP 2005072264 A JP2005072264 A JP 2005072264A JP 2003300321 A JP2003300321 A JP 2003300321A JP 2003300321 A JP2003300321 A JP 2003300321A JP 2005072264 A JP2005072264 A JP 2005072264A
Authority
JP
Japan
Prior art keywords
film
transistor
manufacturing
semiconductor film
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003300321A
Other languages
English (en)
Inventor
Daisuke Abe
大介 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003300321A priority Critical patent/JP2005072264A/ja
Priority to US10/902,891 priority patent/US20050082533A1/en
Publication of JP2005072264A publication Critical patent/JP2005072264A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 本発明は、高性能のトランジスタを安定して提供し得る技術を提供することを目的としている。
【解決手段】 半導体膜を含む異なる２以上の膜から構成され、該半導体膜の膜内及び／又は界面近傍に未結合手を有する積層膜の上層に、未結合手の終端化を促進する補助膜を形成した後、熱処理を行う工程を含むトランジスタの製造方法であって、前記熱処理以後の工程を、製造プロセス温度が３５０℃を越えない範囲で行うことを特徴とするトランジスタの製造方法により、課題を解決する。
【選択図】 図１０

Description

本発明は、高性能のトランジスタを歩留まりよく製造する技術に関する。
近年、液晶表示装置や有機ＥＬ表示装置などの電気光学装置の大型化を図るため、電気光学装置の基板として、安価なガラス基板又は樹脂基板等を用いることが検討されている。これらの基板は、耐熱温度が低いため、これらの基板上に半導体装置を形成するには、低温プロセスで製造する必要があり、比較的低温で製造し得る低温ポリシリコンＴＦＴが注目されている。
ところで、トランジスタの性能は、例えば、ゲート絶縁膜と半導体膜との界面の構造欠陥に影響される。しかしながら、従来の方法で低温ポリシリコンＴＦＴを製造した場合には、未結合手（ダングリングボンド）に起因する欠陥を含むことが多く、良好な電気的特性が得られなかった。
このような状況下、界面欠陥を低減させる方法として、例えば、特許文献１（特開２００１−２８４６００号公報）に、Ａｌを主成分とするゲート電極を用い、熱処理を行うことによって、ゲート絶縁膜とゲート電極との界面に水素を発生させ、半導体層の欠陥を終端化させる方法が開示されている。
しかしながら、当該方法では、欠陥の終端化にゲート電極を利用しているため、ゲート電極に使用する電極の材質が制限され、また、終端化促進の効果が局所的にしか得られない虞があった。
また、特許文献２（特開平７−７８９９７号公報）には、多結晶半導体膜を阻止領域とする薄膜トランジスタ上に積層された層間膜上に、水素拡散阻止性のキャップ膜を成膜し、層間膜に捕捉された水分を加熱分解して発生させた水素をキャップ膜外に拡散するのを防止する技術が開示されている。これにより、多結晶半導体膜が水素化処理され、ＴＦＴの高性能化が図れる。
しかしながら、当該方法によっても、必ずしも、ＴＦＴの性能は十分とはいえず、良好な品質の製品を安定して供給することが困難であった。
特開２００１−２８４６００号公報 特開平７−７８９９７号公報
本発明は、高性能のトランジスタを安定して提供し得る技術を提供することを目的としている。
上記課題を解決すべく、本発明のトランジスタの製造方法は、半導体膜を含む異なる２以上の膜から構成され、該半導体膜の膜内及び／又は界面近傍に未結合手を有する積層膜の上層に、未結合手（ダングリングボンド）の終端化を促進する補助膜を形成した後、熱処理を行う工程を含むトランジスタの製造方法であって、上記熱処理以後の工程を、製造プロセス温度が３５０℃を越えない範囲で行うことを特徴としている。
かかる構成によれば、補助膜を用いた熱処理による界面改質処理後に、所定の温度を越えない範囲でその後のプロセスを行うので、界面欠陥が低減した高性能のトランジスタを安定供給することが可能となり、歩留まりよく良好なトランジスタが得られる。
なお、本明細書において、熱処理以降の工程とは、最終製品が完成するまでのプロセスをも含む。また、未結合手とは、例えば、異なる２つの半導体膜間、半導体膜と金属膜間、半導体膜と絶縁体膜間の界面で、半導体膜を構成する原子の結合手の一部が結合していない状態にあること、あるいは、そのような状態にある（未結合の状態にある）結合手をいう。
未結合手の終端化を促進する補助膜が、金属膜又は半導体膜であることが好ましい。
これにより、界面欠陥を効率よく低減せしめることが可能となる。
また、本発明の他の態様に係るトランジスタの製造方法は、基板に半導体膜を形成する工程と、上記半導体膜上に絶縁膜を形成する工程と、上記絶縁膜の上層に金属膜又は半導体膜からなる補助膜を形成する工程と、上記補助膜を形成後に熱処理する工程とを含むトランジスタの製造方法であって、上記熱処理以後の工程を、製造プロセス温度が３５０℃を越えない範囲で行うことを特徴としている。
かかる構成によれば、補助膜を用いた熱処理による界面改質処理後に、所定の温度を越えない範囲でその後のプロセスを行うので、界面欠陥が低減した高性能のトランジスタを安定供給することが可能となり、歩留まりよく良好なトランジスタが得られる。
上記熱処理を、３００〜４５０℃、好ましくは３５０〜４００℃の温度範囲で行うことが好ましい。
かかる温度範囲によれば、界面準位密度を低減させ、界面欠陥及び／又は半導体膜の膜質を改善することが可能となる。
上記金属膜又は上記半導体膜が、Al、Mg、Si、又はその合金からなる膜、或いは、これらのいずれかからなる膜を最下層に含む積層膜であることが好ましい。
これにより、界面準位密度を顕著に低減させ、界面欠陥及び／又は半導体膜の膜質を一層改善することが可能となる。
上記トランジスタが、ソース電極、ドレイン電極、及びゲート電極を少なくとも有し、上記金属膜又は上記半導体膜を形成する工程が、上記ソース電極及び／又は上記ドレイン電極を形成する工程であることが好ましい。
これにより、ソース電極及び／又はドレイン電極を形成する工程を省略することが可能となるので、高性能のトランジスタを低コストで製造し得る。
上記トランジスタが、ソース電極、ドレイン電極、及びゲート電極を少なくとも有し、上記金属膜又は上記半導体膜を形成する工程が、上記ソース電極及び上記ドレイン電極より上層に配置される配線膜を形成する工程であることが好ましい。
これにより、配線膜を形成する工程を省略することが可能となるので、高性能のトランジスタを低コストで製造し得る。
本発明の回路基板は、上記製造方法により製造されたトランジスタを備えていることを特徴としている。
上記製造方法により製造したトランジスタを備えているので、高性能な回路基板を安定的に提供し得る。
本発明の電気光学装置は、上記製造方法により製造されたトランジスタを含むことを特徴としている。
上記製造方法により製造したトランジスタを含んでいるので、高性能な電気光学装置を安定的に提供し得る。
本発明の電子機器は、上記製造方法により製造されたトランジスタを含むことを特徴としている。
上記製造方法により製造したトランジスタを含んでいるので、高性能な電子機器を安定的に提供し得る。
本発明のトランジスタの製造方法は、半導体膜を含む異なる２以上の膜から構成され、該半導体膜の膜内及び／又は界面近傍に未結合手を有する積層膜の上層に、未結合手の終端化を促進する補助膜を形成した後、熱処理を行う工程を含み、この熱処理以後の工程を、製造プロセス温度が３５０℃を越えない範囲で行う。
未結合手を有する積層膜の例としては、例えば、半導体膜、絶縁膜／半導体膜（シリコン）界面又は下地保護膜／半導体膜（シリコン）界面が挙げられる。
このような積層膜の上層に、金属膜又は半導体膜からなる未結合手の終端化を促進する補助膜を形成した後、熱処理を行い、その後の工程を製造プロセス温度が３５０℃を越えない範囲で行うと、界面及び／又は半導体膜の結晶粒界における膜質の改善が図られたトランジスタが安定して得られる。
この膜質改善の作用機序としては、積層膜中に含まれる水分の加熱分解等により生成した水素ラジカル、ヒドロキシラジカル、水素イオン、ヒドロキシアニオン等の種々の化学種が、積層膜中又は積層膜界面に存在する未結合手を終端化させるためと考えられる。
具体的には、界面欠陥を有する積層膜上に補助膜を設けることで、発生した水素を補助膜内に封じ込めることが可能となり、水素を効率的に積層膜中に導入し得るため、未結合手の終端化を一層促進し得ると考えられる。また、補助膜として用いた金属膜又は半導体膜が、積層膜中に含まれる水の分解を促進し、水素を効率よく発生させるため、終端化が促進されると考えられる。
また、本発明によれば、補助膜を形成し、熱処理した後の工程を、３５０℃を越えない範囲で行うので、未結合手と結合した水素の安定化が図られ、膜質改善の効果を維持し得るものと考えられる。
以下、本発明の実施の形態について図面を参照して説明する。
本実施形態では、有機ＥＬ表示装置の製造方法を例に挙げて説明する。
［ＴＦＴアレイ基板の製造］
（半導体薄膜の形成）
図１（ａ）に示すように、基板１１上に半導体膜１３を形成する。
基板１１としては、石英基板、ガラス基板、耐熱プラスチック等の透明な絶縁基板が使用される。
半導体膜１３としては、シリコン、ゲルマニウム等の４族の単体の半導体膜の他に、シリコン・ゲルマニウム等の４族の元素複合体の半導体膜、ガリウム・ヒ素等の３族元素と５族元素との複合化合物半導体膜、又は、カドミウム・セレン（ＣｄＳｅ）等の２族元素と６族元素との複合体化合物半導体膜等が挙げられる。また、半導体膜にリン、ヒ素、アンチモン等のドナー元素を添加したＮ型半導体膜、あるいはホウ素、アルミニウム、ガリウム、インジウム等のアクセプタ元素を添加したＰ型半導体膜も用いられる。
これらの半導体膜１３は、ＡＰＣＶＤ法、ＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、あるいはスパッタ法や蒸着法などのＰＶＤ法で形成する。
半導体膜１３としてシリコン膜を用いる場合、ＬＰＣＶＤ法では、基板温度を４００℃程度から７００℃程度としてジシラン（Ｓｉ２Ｈ６）等を原料としてシリコンを堆積する。ＰＥＣＶＤ法ではモノシラン（ＳｉＨ４）等を原料として基板温度が１００℃程度から５００℃程度でシリコンを堆積可能である。
スパッタ法を用いるときには、基板温度は室温から４００℃程度である。このように、堆積した半導体膜１３の初期状態は非晶質や混晶質、微結晶質、あるいは多結晶質など様々な状態があるが、初期状態はいずれの状態であっても良い。半導体膜１３の膜厚は、それを半導体薄膜トランジスタに用いるときには２０ｎｍから１００ｎｍ程度が適当である。
なお、基板１１と半導体膜１３との間に、下地保護膜（図示せず）を形成してもよい。半導体薄膜トランジスタをガラス基板上に作製する場合、半導体膜１３への不純物制御が重要であるため、ガラス基板１１中のナトリウムなどの可動イオンが半導体膜１３中に混入しないように下地保護膜を形成した後に半導体膜１３を堆積することが好ましい。このような下地保護膜としては、例えば酸化シリコン膜又は窒化シリコン膜等の絶縁性物質が用いられる。
（半導体薄膜の結晶化）
次に、図１（ｂ）に示すように、堆積した半導体膜１３の結晶化を行う。ここで、「結晶化」とは、非晶質の半導体膜に対して熱エネルギを与え、多結晶あるいは単結晶の半導体膜に変質させること、更には、微結晶膜や多結晶膜の半導体膜に対して熱エネルギを与えて、結晶膜の膜質の改善や溶融固化による再結晶化を行うことについても用いられる。本明細書では、非晶質の結晶化のみならず、多結晶質や微結晶質の結晶化をも含めて総て結晶化と称する。
半導体膜１３の結晶化の工程は、いわゆるレーザ照射による方法や固相成長による方法によって実現することができるが、これに限定されない。
一例として、ポリシリコンＴＦＴ製造方法のうち低温プロセスで行えるレーザ照射による結晶化方法について説明する。
半導体膜１３が形成された基板を図示しないレーザ照射チャンバにセットする。チャンバ内は、真空中若しくは非酸化性ガス雰囲気下でレーザ光を照射する。このレーザ光は半導体膜１３の膜表面で強く吸収され、下地保護膜や基板１１に殆ど吸収されないことが望ましい。このレーザ光として紫外線域あるいはその近傍の波長を持つエキシマレーザ、アルゴンイオンレーザ、ＹＡＧレーザ高調波等が好ましい。また、半導体膜１３を高温に加熱すると同時に基板１１へのダメージを防ぐためには大出力で極短時間のパルス発振であることが必要となる。上記レーザ光の中でも、特に、キセノン・クロライド（ＸｅＣｌ）レーザ（波長３０８ｎｍ）やクリプトンフロライド（ＫｒＦ）レーザ（波長２４８ｎｍ）等のエキシマレーザが最も適している。
これ等のレーザ光の照射方法について説明する。レーザパルスの強度半値幅は１０ｎｓ程度から５００ｎｓ程度の極短時間である。レーザ照射は基板１１を室温（２５℃）程度から４００℃の間で行う。レーザ照射の一回の照射面積は対角５ｍｍ2程度から６０ｍｍ2程度の正方形状又は長方形状である。
例えば、一回のレーザ照射で８ｍｍ2程度の正方形の面積が結晶化できるビームを用いた場合について説明する。一箇所に一発のレーザ照射を行った後、基板とレーザとの位置を相対的に水平方向に僅かにずらす。この後、再び一発のレーザ照射を行う。このショットアンドスキャンを連続的に繰り返すことによって大面積の基板にも対応できる。より具体的には、各照射毎に照射領域を１％程度から９９％程度ずらしてショットを繰り返す。
最初に水平方向（Ｘ方向）に走査した後、次に、垂直方向（Ｙ方向）に適当な量だけずらし、再び、水平方向に所定量ずらしつつショットアンドスキャンを連続的に行う。以後、これを繰り返して基板全面に第１回のレーザ照射を行う。
この第１回目のレーザ照射エネルギ密度はキセノン・クロライドレーザの場合、５０ｍＪ／ｃｍ２程度から６００ｍＪ／ｃｍ２程度の間が好ましい。第１回目のレーザ照射が終了した後、必要に応じて第２回目のレーザ照射を全面に施す。
第２回目のレーザ照射を行う場合、そのエネルギ密度は第１回目よりも高い値が好ましく、１００ｍＪ／ｃｍ２程度から１０００ｍＪ／ｃｍ２程度の間としても良い。走査方法は第１回目のレーザ照射と同じで正方向形状の照射領域をＹ方向とＸ方向に適当量ずらして走査する。
更に、必要に応じてエネルギ密度をより高くした第３回目或いは第４回目のレーザ照射を行うことも可能である。こうした多段階レーザ照射法を用いるとレーザ照射領域端部に起因するばらつきを完全に消失させることが可能となる。
多段階レーザ照射の各回目の照射に限らず通常の一段階照射でも、レーザ照射は総て半導体膜１３が完全溶融するエネルギ密度より５％程度低いエネルギで行う。シリコン膜を一旦完全溶融させてしまうと、液体シリコン膜が過冷却状態に陥り、結果として高い密度の結晶核発生が起こる。このような現象により形成されるｐｏｌｙ−Ｓｉ膜は極めて小さな結晶粒が高密度で存在する、いわゆる微結晶という形態になる。このようなｐｏｌｙ−Ｓｉ膜は結晶粒界が多いため膜中欠陥(主にはダングリングボンド)が大量に存在し、ＴＦＴとしては使用に耐えない膜となってしまう。
以上は正方形状のレーザビームを用いたレーザ結晶化法を述べたが、照射領域形状を幅１００μｍ程度以上で長さが数１０ｃｍ以上のライン状とし、このライン状レーザ光を走査して結晶化を進めても良い。この場合、各照射葎のビームの幅方向の重なりはビーム幅の５％程度から９５％程度とする。ビーム幅が１００μｍでビーム毎の重なり量が９０％で有れば、一回の照射毎にビームは１０μｍ進むので同一点は１０回のレーザ照射を受けることとなる。
一般的に半導体膜を基板全体で均一に結晶化させるには少なくとも５回程度以上のレーザ照射が望ましいので、照射毎のビームの重なり量は８０％程度以上が求められる。高い結晶性の多結晶膜を確実に得るには同一点が１０回程度から３０回程度の照射が行われる様に重なり量を９０％程度から９７％程度へと調整するのが好ましい。ラインビームを用いることによって1方向のスキャニングで広い面積の結晶化ができるので、前述の正方形ビームに比べてスループットを高められるというメリットが得られる。
また、このように多数回の照射を繰り返すことによって、半導体膜中に注入された不純物の活性化率も高めることができる。このときの最大照射エネルギ密度は前述の条件を踏襲する。
(素子分離工程)
次に、図１（ｃ）に示すように、ＴＦＴの領域を画定する素子分離を行う。素子分離技術としてはＬＯＣＯＳ法、フィールドシールド法、ＳＴＩ法などを使用することもできるが、ここでは、ＴＦＴ製造工程で一般的なフォトリソグラフィーおよびエッチングにより素子分離を行う方法について説明する。
フォトリソグラフィーによりトランジスタの能動層となる領域部分だけが残るように、フォトレジストによるマスクパターンを形成し、このレジストをマスクとしてウェットまたはドライエッチングにより半導体膜１３をエッチングする。その後、フォトレジストを剥離する。
(ゲート絶縁膜形成)
次に、図１（ｄ）に示すように、半導体膜１３の形成後に、この上にＴＦＴのゲート絶縁層として絶縁膜１５を形成する。
絶縁膜１５の形成方法としては、常圧化学気相堆積法(ＡＰＣＶＤ法)や低圧化学気相堆積法(ＬＰＣＶＤ法)、プラズマ化学気相堆積法(ＰＥＣＶＤ法)等のＣＶＤ法或いはスパッタ法等が挙げられる。
本実施形態では、特に、ＴＥＯＳを用いた平行平板型ＲＦプラズマＣＶＤを用いて、酸化シリコン膜（ＳｉＯ２）を絶縁膜１５として形成する。
この場合、真空プラズマ室で使用するガスはＴＥＯＳ（テトラエトキシシラン；Ｓｉ（ＯＣ２Ｈ５)４）、酸素ガスＯ２であるが、ヘリウムＨｅ、アルゴンＡｒなどの希釈ガスを混入させてもよい。成膜時の真空度は１００から２００Ｐａ程度とし、成膜時の基板温度は３００℃から４００℃程度が望ましい。このような条件で成膜することにより、高絶縁耐圧、低電荷密度の高品質な酸化シリコン膜（ゲート絶縁膜）１５を得ることが可能となる。
(ゲート配線形成)
図１（ｅ）に示すように、酸化シリコン膜（ゲート絶縁膜）１５の上にゲート配線１７を形成する。
まず、酸化シリコン膜１５上に、ゲート配線膜を形成する。
ゲート配線膜の形成は、スパッタ法、ＣＶＤ法、蒸着法など、適当な堆積方法を選択して、タンタル、アルミニウム、チタンなどの適当な金属、金属窒化物、ポリシリコンなどを堆積あるいは積層することができる。
次に、ゲート配線膜をパターニングしてゲート配線１７を形成する。
(不純物注入、活性化工程)
続いて、半導体膜１５に不純物イオン注入を行ってソース・ドレイン領域を形成する。このとき、ゲート電極１７がイオン注入のマスクとなっているので、チャンネルはゲート電極下のみに形成される自己整合構造となる。不純物イオン注入は質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素を注入するイオン・ドーピング法と、質量分離型イオン注入装置を用いて所望の不純物元索のみを注入するイオン打ち込み法の二種類が適応され得る。イオン・ドーピング法の原料ガスとしては水素中に希釈された濃度０．１％程度から１０％程度のホスフィン(ＰＨ３)やジボラン(Ｂ２Ｈ６)等の注入不純物元素の水素化物を用いる。ゲート絶緑膜を安定に保つ為には、イオン・ドーピング法及びイオン打ち込み法のいずれにおいても、イオン注入時の基板温度は３５０℃以下であることが好ましい。ＣＭＯＳＴＦＴを作成するときはポリイミド樹脂等の適当なマスク材を用いてＮＭＯＳ又はＰＭＯＳの一方を交互にマスクで覆い、上述の方法にてそれぞれのイオン注入を行う。
次に、不純物の活性化を行う。活性化の方法としてはレーザ照射による方法や３００℃以上の炉で加熱する（低温熱処理）方法、ランプによる高速熱処理法などがあるが、適当な方法を選択することができる。
(層間絶縁膜形成工程)
次に、図２（ｆ）に示すように、基板１１上にＣＶＤ法などによって酸化シリコンを堆積し、層間絶縁膜１８を形成する。
(補助膜としての金属層形成、熱処理)
次に、図２（ｇ）に示すように、ゲート絶縁膜１５のソース／ドレイン領域に対応する領域にコンタクトホールを形成する。その後、コンタクトホールを設けたゲート絶縁膜１５上に補助膜としての金属膜１９を堆積する。金属膜１９の材料としては、例えば、アルミニウムＡｌ、マグネシウムＭｇ、あるいはアルミニウムとマグネシウムとの合金、アルミニウムまたはマグネシウムを含む合金、またはアルミニウムまたはマグネシウムの窒化物または酸化物などが使用できる。この金属膜１９によって、酸化シリコン膜中、又は酸化シリコン膜と半導体膜の界面準位を減少させることが可能となる。界面準位が減少する理由としては、上記金属膜１９の触媒的な作用によって、生成した水素ラジカル、ヒドロキシラジカル、水素イオン、ヒドロキシアニオン等の種々の化学種により、膜中やの膜界面に存在するダングリングボンドを終端するためと考えられる。
金属膜１９の形成方法はスパッタ法、蒸着法、ＣＶＤ法等、どのような方法を用いてもよいが、金属を広い面積に堆積する方法としてはスパッタ法が有効である。上述したように、金属種はアルミニウムやマグネシウムなどの比較的活性な金属を用いるのがより好ましい。例えば、金や白金のような化学的に安定な金属を堆積した場合よりも、後述のようにゲート絶縁膜１５の改善により顕著な効果が認められる。なお、アルカリ金属のような酸化シリコン膜１５中を移動していわゆる可動イオンとなるような金属は絶縁膜としての膜質を劣化させるため上述した金属としての使用は好ましくない。
これらの適当な金属膜１９を堆積した後３００℃以上の温度で１０分以上熱処理を行う。熱処理時の雰囲気はどのような雰囲気であっても構わない。この熱処理を行うことにより、酸化シリコン膜１５の絶縁耐圧、電荷密度の良好な特性を保ったまま、半導体膜１３と酸化シリコン膜１５との界面準位密度を低減させることができる。
なお、熱処理の条件は、上記条件に限られず、熱処理温度は、３００〜４５０℃、好ましくは３５０〜４００℃が望ましい。また、熱処理時間は、例えば、３０分以上、好ましくは３０〜６０分であることが望ましい。
また、補助膜として金属膜を用いたが、半導体膜を代わりに用いてもよい。半導体膜の材料としては、例えばシリコン（Ｓｉ）が、界面準位密度を減少させるので好適に用いられる。この作用機序も金属膜と同様のものと考えられる。
本発明では、これ以降のプロセスを、３５０℃を越えない温度範囲で行うことが重要である。
（ソース電極／ドレイン電極パターニング）
次に、図２（ｈ）に示すように、金属膜１６をパターニングし、ソース／ドレイン電極及び配線１６を形成する。
（保護膜、画素電極の形成）
さらに、この上に、酸化シリコン、窒化シリコン、ＰＳＧ等を堆積して保護膜２０を形成し、保護膜２０にスルーホールを形成した後、金属又はＩＴＯ等をスパッタし、画素電極２１を形成する。
これにより、ＴＦＴアレイ基板が得られる。
［有機ＥＬ基板の製造］
一方で、図３に示すように、別途の工程で、有機ＥＬが形成された有機ＥＬ基板を形成する。
まず、ガラス等からなる基板３０の表面全体に、ＩＴＯ等を用いて、スパッタ等により透明電極層３１を成膜する（図３（ａ））。
次に、透明電極層３１上に、窒化シリコン等により絶縁膜を形成し、その後、画素領域に相当する部位をエッチング等により除去して、絶縁膜からなるバンク３２を形成する（図３（ｂ））。
このバンク３２で相互に分離された画素形成領域に相当する透明電極層３１上に、正孔注入層３３を蒸着等により形成する（図３（ｃ））。正孔注入層３３としては、ＮＰＤの他、トリフェニルアミン誘導体、ポルフィン化合物、ポリアニリンおよびその誘導体、ポリチオフェンおよびその誘導体等、発光層と陽極を考慮して発光層に正孔注入できる材料であれば用いることができる。
この正孔注入層３３上に、さらに、有機ＥＬ層３４を蒸着により形成する（図３（ｄ））。
有機ＥＬ材料としては、キノリン等の金属錯体、アゾメチン類の金属錯体、共役低分子類、および共役高分子類などを用いることができる。また製膜方法も蒸着に限らず、溶媒に溶かして塗布することもできる。
さらに、この上にアルミニウム、リチウム、マグネシウム、カルシウム、およびこれらの合金やハロゲン化物などを蒸着させることにより陰極層３５を積層することで、有機ＥＬ基板が得られる（図３（ｅ））。
［ＴＦＴアレイ基板と有機ＥＬ基板の接合］
図４に示すように、上記のようにして形成されたＴＦＴアレイ基板と有機ＥＬ基板とを、ＴＦＴアレイ基板側の画素電極２１と有機ＥＬ基板側の陰極層３５が接触するように張り合わせ、有機ＥＬ表示装置を製造する。
ＴＦＴアレイ基板と有機ＥＬ基板との張り合わせは、公知の異方性導電性ペースト又は異方性導電性フィルムを用いて行うことができる。
なお、本実施形態の説明では上記のような工程順としたが、これに限定されず、例えば、ゲート絶縁膜１５の形成後に素子分離を行う、あるいは、ゲート配線膜１５の形成前に、レジストマスクあるいはその他メタルマスクなどを利用して不純物注入を行うなど、工程順を適宜に入れ変えてもよい。
また、結晶化直後あるいはゲート絶縁膜１５の形成直後などにプラズマ処理などによって膜質を改善する工程を含んでもよい。
また、本実施形態では、補助膜の形成工程は層間絶縁膜１８形成後に行ったが、これに限定されず、例えば、保護膜２０形成後に形成してもよく、この場合は、画素電極として、補助膜を利用することができる。また、補助膜の形成を、層間絶縁膜１８の形成前に行ってもよく、この場合は、その後の工程を３５０℃を越えない範囲で行うことが必要となる。
また、本実施形態では、有機ＥＬ基板とトランジスタを形成する基板とを別工程で製造したが、トランジスタを形成後に有機ＥＬ層等を積層することにより製造してもよい。この場合は、製造プロセス温度が３５０℃を越えない範囲で、従来公知の方法を適宜選択して行うことができる。
なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。
本発明の製造プロセスによって製造されたトランジスタは、特に、低温製造プロセスが望まれる大型ガラス基板を用いた液晶表示装置や有機ＥＬ表示装置に好適に使用される。このような表示装置を備えた電子機器の例について以下に説明するが、適用例をこのような例示に限定するものではない。
〈モバイル型コンピュータ〉
まず、上述した実施形態に係るトランジスタを含む表示装置をモバイル型のパーソナルコンピュータ（情報処理装置）に適用した例について説明する。図５は、このパーソナルコンピュータの構成を示す斜視図である。同図において、パーソナルコンピュータ１１００は、キーボード１１０２を備えた本体部１１０４と、上述した表示装置１１０６を備えた表示装置ユニットとから構成されている。
〈携帯電話〉
次に、上述した実施形態に係る表示装置を、携帯電話の表示部に適用した例について説明する。図６は、この携帯電話の構成を示す斜視図である。同図において、携帯電話１２００は、複数の操作ボタン１２０２の他、受話口１０２４、送話口１２０６と共に上述した表示装置１２０８を備えるものである。
〈ディジタルスチルカメラ〉
上述した実施形態に係る表示装置をファインダに用いたディジタルスチルカメラについて説明する。図７は、このディジタルスチルカメラの構成を示す斜視図であるが、外部機器との接続についても簡易に示すものである。
通常のカメラは、被写体の光像によってフィルムを感光するのに対し、ディジタルスチルカメラ１３００は、被写体の光像をＣＣＤ(Charge Coupled Device)等の撮像素子により光電変換して撮像信号を生成する。ディジタルスチルカメラ１３００のケース１３０２の背面には、上述した表示装置１３０４が設けられ、ＣＣＤによる撮像信号に基づいて表示を行う構成となっている。このため、表示装置１３０４は、被写体を表示するファインダとして機能する。また、ケース１３０２の観察側（図においては裏面側）には、光学レンズやＣＣＤ等を含んだ受光ユニットが設けられている。
撮影者が表示装置１３０４に表示された被写体を像を確認して、シャッタボタン１３０８を押すと、その時点におけるＣＣＤの撮像信号が、回路基板１３１０のメモリに転送・格納される。また、このディジタルスチルカメラ１３００は、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とを備えている。そして、同図に示されるように、ビデオ信号出力端子１３１２にはテレビモニタ１４３０が、また、データ通信用の入出力端子１３１４にはパーソナルコンピュータ１４３０が、それぞれ必要に応じて接続され、更に、所定の操作によって、回路基板１３０８のメモリに格納された撮像信号が、テレビモニタ１３３０や、コンピュータ１３４０に出力される構成となっている。
〈電子ブック〉
図８は、本発明の電子機器の一例としての電子ブックの構成を示す斜視図である。同図において、符号１４００は、電子ブックを示している。電子ブック１４００は、ブック型のフレーム１４０２と、このフレーム１４０２に開閉可能なカバー１４０３とを有する。フレーム１４０２には、その表面に表示面を露出させた状態で表示装置１４０４が設けられ、更に、操作部１４０５が設けられている。フレーム１４０２の内部には、コントローラ、カウンタ、メモリなどが内蔵されている。表示装置１４０４は、本実施形態では、電子インクを薄膜素子に充填して形成した画素部と、この画素部と一体に備えられ且つ集積化された周辺回路とを備える。周辺回路には、デコーダ方式のスキャンドライバ及びデータドライバを備える。
なお、電子機器や情報処理装置としては、図５のパーソナルコンピュータ、図７のディジタルスチルカメラ、図８の電子ブックの他にも、電子ペーパ、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器などが挙げられる。そして、これ等の各種電子機器の表示部には、上述した表示装置が適用可能である。
以上説明したように、本実施形態のトランジスタの製造方法によれば、補助膜形成・熱処理後の最終製品を製造するまでのプロセスを、プロセス温度を３５０℃を越えない範囲で行っているので、高性能のトランジスタを安定して供給することができるとともに、良好な品質の最終製品を歩留まりよく製造することが可能となる。
また、補助膜をソース電極及びドレイン電極として利用することが可能となるので、新たにソース電極及びドレイン電極を形成するプロセスを設ける必要がなく、製造工程を簡略化することが可能となる。
下記の手順により試験基板を準備した。
Ｓｉ基板上にゲート絶縁膜としてシリコン酸化膜を１００ｎｍ程度堆積した。
次に、金属膜として、アルミニウム（Ａｌ）をスパッタにより１００ｎｍ程度堆積することにより、試験基板を得た。
この試験基板について熱処理を行い、温度変化とゲート絶縁膜／Ｓｉ界面の界面準位密度との関係について調べた。
なお、界面準位密度の測定は、Ａｌをウェットエッチングにより除去した後、水銀プローブを用いて容量−電圧（Ｃ−Ｖ）測定法により行った。
図９に、ゲート絶縁膜／Ｓｉ界面の界面準位密度の熱処理温度依存性を示す。同図に示すように、金属膜を形成後、３００℃〜４５０℃で熱処理を行った場合には、界面準位密度（Ｄｉｔ）が１．０×１０11以下となり、界面状態が良好であることが示されている。
実施例１で製造したＡｌ除去後の試験基板について、熱処理を行い、温度変化とゲート絶縁膜／Ｓｉ界面の界面準位密度を調べた。測定方法等については、実施例１と同様である。
図１０に、ゲート絶縁膜／Ｓｉ界面の界面準位密度のＡｌによる処理後の熱処理温度依存性を示す。同図に示すように、金属膜を剥離後、３５０℃以上に加熱した場合には、界面準位密度（Ｄｉｔ）が急激に上昇する。これは、Ａｌ層を用いた熱処理により、Ｓｉ膜内又は膜界面の未結合手に一度結合された水素が、再び熱運動により外れて、未結合手が再生したことによるものと考えられる。このことから、Ａｌ層剥離後に、３５０℃を越えない範囲で後のプロセスを行うことが重要であることが理解される。
Ｓｉ基板上にゲート絶縁膜形成後、Ａｌ層を堆積し、熱処理後、Ａｌ層を剥離し、その後、通常のＴＦＴの製造プロセスに基板をさらした場合のゲート絶縁膜／Ｓｉ界面の界面準位密度を測定した。
製造プロセスについて、説明する。
（ａ）実施例１と同様に製造した試験基板を、４００℃で３０分熱処理した（Ａｌ堆積・熱処理工程）。
（ｂ）Ａｌ層をエッチングにより剥離した後、スパッタ法によりタンタルを用いて、膜厚５００ｎｍのゲート配線膜を形成した。この時の基板ヒーター温度は２００℃であった（ゲート配線膜形成工程）。
その後、配線膜のパターニングを行った。
（ｃ）シリコン膜に不純物イオン注入を行って、ソース・ドレイン領域及びチャンネル領域を形成した。このとき、原料ガスとしては、ホスフィン（ＰＨ3）を用いた（不純物注入工程）。
（ｄ）層間絶縁膜として、平行平板型ＰＥＣＶＤにより、ＴＥＯＳガスおよび酸素ガスの混合ガスを用いて酸化シリコン膜を５００ｎｍ堆積した。このときの膜形成温度は、３００℃であった（層間絶縁膜堆積工程）。
（ｅ）注入された不純物リンを活性化するために、窒素雰囲気下において３００℃で４時間熱処理を行った（活性化熱処理工程）。
（ｆ）水素雰囲気下で３００℃で３時間熱処理を行った（水素ガス熱処理工程）。
（ｇ）次に、金属膜として、アルミニウム（Ａｌ）をスパッタにより５００ｎｍ程度堆積し、その後に熱処理を行った。熱処理時の温度は３５０℃で、６０分間行った（Ａｌ堆積・熱処理工程）。
上記（ａ）〜（ｇ）の各プロセスにおける、半導体膜（シリコン膜）／ゲート絶縁膜（酸化シリコン膜）間の界面準位密度を測定した。
図１１に、後工程とゲート絶縁膜／Ｓｉ界面の界面準位密度との関係について示す。
同図に示すように、Ａｌ堆積後、熱処理を施すことにより、一旦界面準位密度が下がっても、直後のゲート配線膜形成工程で、基板表面が高温になる界面準位密度が上昇してしまい、界面欠陥が再び増加してしまう。したがって、少なくとも基板表面が高温になる処理が必要な工程の後で、Ａｌ堆積・熱処理工程がなされることが好ましい。
また、同図より、層間絶縁膜形成後に、Ａｌ堆積・熱処理工程が行われても、界面改善効果が得られることが理解される。
図１は、ＴＦＴアレイ基板の製造方法を説明する工程図である。 図２は、ＴＦＴアレイ基板の製造方法を説明する工程図である。 図３は、有機ＥＬ基板の製造方法を説明する工程図である。 図４は、有機ＥＬ表示装置の断面図である。 図５は、このパーソナルコンピュータの構成を示す斜視図である。 図６は、この携帯電話の構成を示す斜視図である。 図７は、このディジタルスチルカメラの構成を示す斜視図である。 図８は、本発明の電子機器の一例としての電子ブックの構成を示す斜視図である。 図９は、ゲート絶縁膜／Ｓｉ界面の界面準位密度の熱処理温度依存性を示すグラフである。 図１０は、ゲート絶縁膜／Ｓｉ界面の界面準位密度のＡｌによる処理後の熱処理温度依存性を示すグラフである。 図１１は、後工程とゲート絶縁膜／Ｓｉ界面の界面準位密度との関係について示すグラフである。
符号の説明
１１・・・基板、１３・・・半導体膜、１５・・・絶縁膜、１６・・・金属膜、１７・・・ゲート配線、１８・・・層間絶縁膜、１９・・・金属膜、２０・・・保護膜、２１・・・画素電極、３０・・・基板、３１・・・透明電極層、３２・・・バンク、３３・・・正孔注入層、３４・・・有機ＥＬ層、３５・・・陰極層

Claims (10)

  1. 半導体膜を含む異なる２以上の膜から構成され、該半導体膜の膜内及び／又は界面近傍に未結合手を有する積層膜の上層に、未結合手の終端化を促進する補助膜を形成した後、熱処理を行う工程を含むトランジスタの製造方法であって、
    前記熱処理以後の工程を、製造プロセス温度が３５０℃を越えない範囲で行うことを特徴とするトランジスタの製造方法。
  2. 未結合手の終端化を促進する補助膜が、金属膜又は半導体膜である、請求項１に記載のトランジスタの製造方法。
  3. 基板に半導体膜を形成する工程と、
    前記半導体膜上に絶縁膜を形成する工程と、
    前記絶縁膜の上層に金属膜又は半導体膜からなる補助膜を形成する工程と、
    前記補助膜を形成後に熱処理する工程と、
    を含むトランジスタの製造方法であって、
    前記熱処理以後の工程を、製造プロセス温度が３５０℃を越えない範囲で行うことを特徴とするトランジスタの製造方法。
  4. 前記熱処理を、３００〜４５０℃の温度範囲で行う、請求項１又は請求項３に記載のトランジスタの製造方法。
  5. 前記金属膜又は前記半導体膜が、Al、Mg、Si、又はその合金からなる膜、或いは、これらのいずれかからなる膜を最下層に含む積層膜である、請求項２乃至４のいずれかに記載のトランジスタの製造方法。
  6. 前記トランジスタが、ソース電極、ドレイン電極、及びゲート電極を少なくとも有し、前記金属膜又は前記半導体膜を形成する工程が、前記ソース電極及び／又は前記ドレイン電極を形成する工程である、請求項３乃至５のいずれかに記載のトランジスタの製造方法。
  7. 前記トランジスタが、ソース電極、ドレイン電極、及びゲート電極を少なくとも有し、前記金属膜又は前記半導体膜を形成する工程が、前記ソース電極及び前記ドレイン電極より上層に配置される配線膜を形成する工程である、請求項３乃至６のいずれかに記載のトランジスタの製造方法。
  8. 請求項１乃至７のいずれかに記載の製造方法により製造されたトランジスタを備えた回路基板。
  9. 請求項１乃至７のいずれかに記載の製造方法により製造されたトランジスタを含む電気光学装置。
  10. 請求項１乃至７のいずれかに記載の製造方法により製造されたトランジスタを含む電子機器。
JP2003300321A 2003-08-25 2003-08-25 トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器 Pending JP2005072264A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003300321A JP2005072264A (ja) 2003-08-25 2003-08-25 トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器
US10/902,891 US20050082533A1 (en) 2003-08-25 2004-08-02 Method of manufacturing transistor, transistor, circuit board, electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003300321A JP2005072264A (ja) 2003-08-25 2003-08-25 トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2005072264A true JP2005072264A (ja) 2005-03-17

Family

ID=34405288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003300321A Pending JP2005072264A (ja) 2003-08-25 2003-08-25 トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器

Country Status (2)

Country Link
US (1) US20050082533A1 (ja)
JP (1) JP2005072264A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014196495A (ja) * 2009-12-24 2014-10-16 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120131753A (ko) * 2011-05-26 2012-12-05 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 유기 발광 표시 장치
FI127415B (en) * 2015-04-16 2018-05-31 Turun Yliopisto Preparation of foreign oxide in a semiconductor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0445535B1 (en) * 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
DE69420791T2 (de) * 1993-07-13 2000-03-23 Sony Corp Dünnfilm-Halbleiteranordnung für Anzeigetafel mit aktiver Matrix und Verfahren zur Herstellung
JP2536426B2 (ja) * 1993-09-21 1996-09-18 日本電気株式会社 半導体装置の製造方法
US5620906A (en) * 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
CN1089486C (zh) * 1995-06-26 2002-08-21 精工爱普生株式会社 形成晶体性半导体膜的方法
JPH10125777A (ja) * 1996-10-17 1998-05-15 Nec Corp 半導体装置の製造方法
JP4036923B2 (ja) * 1997-07-17 2008-01-23 株式会社半導体エネルギー研究所 表示装置およびその駆動回路
KR100679877B1 (ko) * 1999-11-22 2007-02-07 소니 가부시끼 가이샤 기능성 디바이스 및 그 제조 방법
JP2001189381A (ja) * 1999-12-27 2001-07-10 Sanyo Electric Co Ltd 半導体装置の製造方法
US6800519B2 (en) * 2001-09-27 2004-10-05 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2003168690A (ja) * 2001-11-30 2003-06-13 Seiko Epson Corp トランジスタ及びトランジスタの製造方法
US6873051B1 (en) * 2002-05-31 2005-03-29 Advanced Micro Devices, Inc. Nickel silicide with reduced interface roughness
JP4382375B2 (ja) * 2003-03-13 2009-12-09 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014196495A (ja) * 2009-12-24 2014-10-16 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置の製造方法

Also Published As

Publication number Publication date
US20050082533A1 (en) 2005-04-21

Similar Documents

Publication Publication Date Title
US7115453B2 (en) Semiconductor device and manufacturing method of the same
US7037765B2 (en) Semiconductor device and method of manufacturing the same
US7485553B2 (en) Process for manufacturing a semiconductor device
JP3844552B2 (ja) 半導体装置の作製方法
KR100483819B1 (ko) 반도체장치제작방법
US7678624B2 (en) Semiconductor device and method for manufacturing same
KR20020092255A (ko) 반도체막, 반도체장치 및 이들의 제조방법
JPH10223533A (ja) 半導体装置作製方法
JPH10223534A (ja) 半導体装置の作製方法
JPH10214974A (ja) 半導体装置およびその作製方法
JP2002009295A (ja) 薄膜トランジスタ及びその製造方法
US5834827A (en) Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method
US6825069B2 (en) System and method for fabricating a transistor by a low temperature heat treatment process
US7232742B1 (en) Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film
JP2000133594A (ja) 半導体装置の作製方法
JP2005072264A (ja) トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器
JP3347340B2 (ja) 薄膜トランジスタの製造方法
TWI272667B (en) Semiconductor device and manufacture method thereof
JP2003174036A (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
JPH04340725A (ja) 薄膜トランジスタの製造方法
JP4547857B2 (ja) トランジスタの製造方法
JP4123410B2 (ja) 半導体素子の製造方法
JP4409529B2 (ja) 半導体装置の作製方法
JP2001223219A (ja) 半導体装置の作製方法
TW200401453A (en) Manufacturing method of semiconductor device, semiconductor device, optoelectronic device, electronic machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090427