JPH10125777A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10125777A
JPH10125777A JP8274786A JP27478696A JPH10125777A JP H10125777 A JPH10125777 A JP H10125777A JP 8274786 A JP8274786 A JP 8274786A JP 27478696 A JP27478696 A JP 27478696A JP H10125777 A JPH10125777 A JP H10125777A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
wiring
insulating film
alh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8274786A
Other languages
English (en)
Inventor
Kazumi Sugai
和己 菅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8274786A priority Critical patent/JPH10125777A/ja
Priority to US08/946,224 priority patent/US6114236A/en
Priority to KR1019970053136A priority patent/KR100269199B1/ko
Publication of JPH10125777A publication Critical patent/JPH10125777A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/927—Electromigration resistant metallization

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 低誘電率膜中に開口した孔を選択Ａｌ−ＣＶ
Ｄで埋めることにより、低抵抗配線と低誘電率の層間膜
による多層配線を実現し、高速動作可能な半導体装置を
形成する。 【解決手段】 ＭＯＳトランジスタ形成後の構造を有す
る基板を熱処理を行うことにより、ＭＯＳトランジスタ
のゲート絶縁膜のダングリングボンドを終端し、ゲート
酸化膜３とＳｉ基板１との界面を安定化させる。次に、
低誘電率膜５として耐熱温度３８０℃のＢＣＢ膜を形成
後、リソグラフィとエッチングでコンタクトホール５ａ
を開口する。さらに、ジメチルアルミニウムハイドライ
ドを水素ガスあるいは不活性ガスをキャリアとして、気
相化学成長装置に導入し、これによって、コンタクトホ
ール５ａ内にのみＡｌプラグ６を形成する。このとき、
基板温度は２００℃以下である。次にスパッタリングで
Ａｌ−Ｃｕ膜を堆積後、リソグラフィとエッチングで第
１のＡｌ配線７を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法としては、
例えば特開昭６２−１９６８７０号公報に示されるよう
な方法がある。図３は従来の半導体装置の製造方法の一
例を示す、半導体装置の製造工程のフローチャートであ
る。図３に示される方法は、Ａｌ配線形成前に熱処理を
行うことにより、Ａｌ配線とＳｉの界面におけるコンタ
クト不良を防止し、かつダングリングボンドなどによる
準位を消滅させＳｉＯ2とＳｉの安定な界面を提供して
いる。
【０００３】また、選択気相成長による金属膜形成を用
いた半導体装置の製造方法では、Ｅｘｔｅｎｄｅｄ Ａ
ｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ １９９３ Ｉｎｔｅ
ｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓ
ｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａ
ｔｅｒｉａｌｓ，Ｍａｋｕｈａｒｉ，１９９３，ｐｐ．
１８０−１８２に記載されているように、ＳｉＯ2を絶
縁膜に用いた例がある。この製造方法では、ＳｉＯ2膜
に接続孔を開口した後、（ＣＨ3）2ＡｌＨを用いた気相
化学成長により、Ａｌ薄膜を接続孔内にのみ選択的に形
成する。続いて、図４に示すように、スパッタリングで
基板全面にＡｌ配線４５を堆積する。これによって、下
層の第１のＡｌ配線４３と上層のＡｌ配線４５とを直接
接触させ、低抵抗な配線を形成している。尚、４１はＳ
ｉ基板，４２は第１のＳｉＯ2膜，４４はＳｉＯ2膜であ
る。
【０００４】また誘電率が３．５以下の絶縁膜を用いた
配線層の形成方法が第４３回応用物理学関係連合講演会
講演予稿集Ｎｏ．２ｐｐ．７５１２７ｐ−Ｑ−１４に発
表されており、この形成方法は図５に示されるように、
Ｓｉ基板５１のＢＣＢ膜５２に配線用の溝を形成し、埋
め込み溝配線法でＣｕ配線５３を形成している。
【０００５】
【発明が解決しようとする課題】しかしながら、図３に
示される熱処理をＡｌ膜形成前に行う方法では、配線層
形成後の熱処理を結合の弱い水素を脱離させる温度で熱
処理しなければならず、その温度には約４００℃以上が
必要であった。このため、層間絶縁膜に耐熱性の低い有
機膜を使うことができず、層間絶縁膜の誘電率を下げる
ことができなかった。したがって、高速動作の可能なＬ
ＳＩを製造できないという問題点があった。
【０００６】図４に示される選択気相化学成長を用いた
従来例では、層間絶縁膜にＳｉＯ2を用いているため、
誘電率が４以上と高く、高速動作が可能なＬＳＩを製造
できないという問題点があった。
【０００７】図５に示されるＢＣＢ膜とＣｕ配線の従来
例は、１層の配線を形成したのみであり、多層化すると
きの上下Ｃｕ配線の電気的接続が困難であることから、
多層配線は形成されていない。したがって、このＢＣＢ
とＣｕ配線を一般に多層配線が必要な高速ＬＳＩに用い
ることができないという問題点があった。
【０００８】本発明の目的は、高速動作が可能な半導体
装置を製造する半導体装置の製造方法を提供することに
ある。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、熱処理工程
と、絶縁膜堆積工程と、開口工程と、気相化学成長工程
とを有する半導体装置の製造方法であって、熱処理工程
は、下層配線が形成された半導体基板を熱処理する工程
であり、絶縁膜堆積工程は、誘電率が３．５以下の絶縁
膜を基板全面に堆積する工程であり、開口工程は、前記
絶縁膜に接続孔を開口する工程であり、気相化学成長工
程は、接続孔内にのみ金属を選択気相化学成長させる工
程である。
【００１０】また前記金属の選択気相化学成長を行う工
程に続いて、前記絶縁膜の耐熱温度以下の熱処理を行う
ものである。
【００１１】また前記絶縁膜は、有機膜、或いはアモル
ファス膜である。
【００１２】また選択堆積によって形成する前記金属
は、アルミニウムである。
【００１３】また低抵抗金属薄膜の原料として、アルミ
ニウム（Ａｌ）とそれぞれ独立なアルキル基またはオレ
フィン炭化水素（Ｒ1，Ｒ2，Ｒ3）と水素（Ｈ）で構成
される、 Ｒ1ｎＡｌＨ3−ｎ（ｎ≦３，ｎは正の整数） Ｒ1ｎＲ2ｍＡｌＨ3−ｎ−ｍ（ｎ，ｍ≦２，ｎ＋ｍ≦
３，ｎ，ｍは正の整数） Ｒ1Ｒ2Ｒ3Ａｌ の構成を持つ分子あるいは、これらの分子の混合物を用
いる。
【００１４】またアルミニウム（Ａｌ）とそれぞれ独立
なアルキル基またはオレフィン炭化水素（Ｒ1，Ｒ2，Ｒ
3）と水素（Ｈ）で構成される分子として、Ａｌ（Ｃ
Ｈ3）3，Ａｌ（Ｃ2Ｈ5）3，Ａｌ（ＣＨ3）2Ｈ，Ａｌ
（ｉ−Ｃ4Ｈ9），Ａｌ（ｎ−Ｃ3Ｈ7）3，Ａｌ（ｎ−Ｃ4
Ｈ9）3，Ａｌ（Ｃ2Ｈ5）2Ｈ，Ａｌ（ｉ−Ｃ4Ｈ9）2Ｈを
用いる。
【００１５】また水素化アルミニウム（ＡｌＨ3）のア
ミンアダクトを用いる。
【００１６】また水素化アルミニウムのアミンアダクト
として、Ｎ（ＣＨ3）2（Ｃ2Ｈ5）ＡｌＨ3Ｎ（ＣＨ3）2
（Ｃ2Ｈ5），Ｎ（ＣＨ3）3ＡｌＨ3，［Ｎ（ＣＨ3）3］2
ＡｌＨ3，Ｎ（Ｃ2Ｈ5）3ＡｌＨ3，［Ｎ（Ｃ2Ｈ5）3］2
ＡｌＨ3を用いる。
【００１７】
【作用】層間絶縁膜形成前にＭＯＳトランジスタの安定
化のために、水素雰囲気下で４００℃，３０分の熱処理
を行う。続いて、下層配線を形成した後、耐熱性の低い
低誘電率膜を層間絶縁膜として用い、接続孔を開口す
る。さらに、有機アルミニウムガスを用いた選択ＣＶＤ
を行った結果、接続孔の底部の下層配線からＡｌが成長
し、接続孔を稠密に埋め込めることがわかった。次に通
常のスパッタリング法でＡｌ−Ｃｕ膜を形成し、従来の
リソグラフィとエッチングで上層配線を形成する。選択
堆積したＡｌと上下層配線との密着性が高く、電気抵抗
は集積回路の配線として十分使用に耐えうる低い値を示
した。Ａｌ形成後に２００℃の熱処理を行うと、さらに
電気抵抗は低減した。
【００１８】これら一連の工程によって、層間絶縁膜の
誘電率の顕著な変化はなく、この配線と層間絶縁膜の組
み合わせで、配線遅延が従来より３０％改善された。し
かも、選択堆積したＡｌは単結晶であり、高温の熱処理
によって上下のＡｌ合金配線から不純物を添加しなくて
もエレクトロマイグレーション耐性に優れた配線を形成
できた。
【００１９】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
【００２０】（実施形態１）図１は、本発明の実施形態
１に係る半導体装置の製造方法を工程順に示す断面図で
ある。実施形態１は、シリコン集積回路における配線工
程に適用した場合を例示する。
【００２１】標準的な集積回路製作方法を用いて形成し
た、ＭＯＳトランジスタ形成後の構造を有する基板を図
１（ａ）に示す。図において、１はシリコン（Ｓｉ）基
板，２はＬＯＣＯＳ，３はゲート酸化膜，４はゲート電
極である。
【００２２】図１（ａ）において、水素雰囲気下で４０
０℃，３０分の熱処理を行うことにより、ＭＯＳトラン
ジスタのゲート絶縁膜のダングリングボンドを終端し、
ゲート酸化膜３とＳｉ基板１との界面を安定させる（熱
処理工程）。
【００２３】次に図１（ｂ）に示すように、低誘電率膜
５として耐熱温度３８０℃のＢＣＢ膜を基板全面に形成
し（絶縁膜堆積工程）、その後、低誘電率膜５に、リソ
グラフィとエッチングでコンタクトホール（接続孔）５
ａを開口する（開口工程）。エッチングは、アルゴンと
ＣＦ６と酸素の混合ガスを用い、２００Ｗの高周波プラ
ズマ中に基板１をさらすことにより可能である。このエ
ッチングによって、コンタンクトホール５ａの底部には
酸化物などの汚染層が形成されるので、ハロゲンガスを
用いた高周波プラズマによるエッチングによってクリー
ニングする。
【００２４】さらに、ジメチルアルミニウムハイドライ
ドを流量３００ｓｃｃｍの水素ガスあるいは不活性ガス
をキャリアとして、気相化学成長装置に導入する。成長
室の全圧，ジメチルアルミニウムハイドライドの分圧は
それぞれ１．３Ｔｏｒｒ，０．３Ｔｏｒｒとする。これ
によって、図１（ｃ）に示すように、コンタクトホール
５ａ内にのみＡｌプラグ６を形成する（気相化学成長工
程）。このとき、基板温度は２００℃以下で、低誘電率
膜５の耐熱温度３００℃より十分に低く、低誘電率膜５
の特性を劣化させることはない。
【００２５】次にスパッタリングでＡｌ−Ｃｕ膜を堆積
後、リソグラフィとエッチングで第１のＡｌ配線７を形
成する。
【００２６】以上の手順で進めることにより、Ａｌプラ
グ６とＳｉとの界面，Ａｌプラグ６と第１のＡｌ配線７
との界面は、電気的に良好に接続されており、直径０．
２μｍのコンタクトホールでコンタクト抵抗はｎ型１５
０Ω，ｐ型３００Ωであった。
【００２７】引き続いて２００℃で、水素雰囲気で熱処
理を行うことにより、コンタクト抵抗はｎ型１３０Ω，
ｐ型２６０Ωまで低下した。この熱処理後も、低誘電率
膜５の形成後の基板温度は、低誘電率膜５の耐熱温度を
超えることがないため、低誘電率膜５の誘電率は劣化し
なかった。
【００２８】このように、低抵抗の配線と低誘電率の層
間膜との組み合わせが可能になったことにより、ＬＳＩ
の配線遅延を大幅に低減することができた。コンタクト
ホールは単結晶Ａｌで埋め込まれたため、配線はエレク
トロマイグレーション耐性が高かった。
【００２９】（実施形態２）次に本発明の実施形態２を
図面を用いて説明する。
【００３０】図２は、本発明の実施形態２に係る半導体
装置の製造方法を工程順に示す断面図である。本実施形
態２は、シリコン集積回路における多層配線工程に適用
した場合を例示する。
【００３１】標準的な集積回路製作方法を用いて形成し
た、ＭＯＳトランジスタと第１のＡｌ配線形成後の構造
を有する基板を図２（ａ）に示す。図において、１１は
シリコン（Ｓｉ）基板，１２はＬＯＣＯＳ，１３はゲー
ト酸化膜，１４はゲート電極，１５はＳｉＯ2，１６は
第１のＡｌ配線である。
【００３２】図２（ａ）において、水素雰囲気下で４０
０℃，３０分の熱処理を行うことにより、ＭＯＳトラン
ジスタのゲート絶縁膜のダングリングボンドを終端し、
ゲート酸化膜１３とＳｉ基板１１との界面を安定させる
（熱処理工程）。
【００３３】次に図２（ｂ）に示すように、低誘電率膜
１７として耐熱温度３８０℃のＢＣＢ膜を形成し（絶縁
膜堆積工程）、その後、リソグラフィとエッチングでス
ルーホール１７ａを低誘電率膜１７に開口する（開口工
程）。エッチングは、アルゴンとＣＦ6と酸素の混合ガ
スを用い、２００Ｗの高周波プラズマ中に基板１をさら
すことにより可能である。このエッチングによって、ス
ルーホール１７ａの底部には酸化物などの汚染層が形成
されるので、ＨＣｌガスを用いた高周波プラズマによる
エッチングによってクリーニングする。すると、第１の
Ａｌ配線１６上の汚染層が除去され、清浄なＡｌ面が現
れる。
【００３４】さらに、ジメチルエチルアミンアラン（Ｎ
（ＣＨ3）2（Ｃ2Ｈ5）ＡｌＨ3Ｎ（ＣＨ3）2（Ｃ2Ｈ5）
を流量５００ｓｃｃｍの水素ガスあるいは不活性ガスを
キャリアとして、気相化学成長装置に導入する。成長室
の全圧，ジメチルエチルアミンアランの分圧はそれぞれ
１０Ｔｏｒｒ，０．１Ｔｏｒｒとする。これによって、
図２（ｃ）に示すように、スルーホール１７ａ内にのみ
Ａｌプラグ１８を形成する（気相化学成長工程）。この
とき、基板温度は２００℃以下で、低誘電率膜１７の耐
熱温度３００℃より十分に低く、低誘電率膜の特性を劣
化させることはない。
【００３５】次にスパッタリングでＡｌ−Ｃｕ膜を堆積
後、リソグラフィとエッチングで第２のＡｌ配線１９を
形成する。
【００３６】以上の手順で進めることにより、Ａｌプラ
グ１８と第１のＡｌ配線１６との界面，Ａｌプラグ１８
と第２のＡｌ配線１９との界面は電気的に良好に接続さ
れており、直径０．４μｍのスルーホールでスルーホー
ル抵抗は０．３Ωであった。このとき、０．４μｍの直
径のスルーホールにおいて、界面の抵抗は０．０５Ωで
あったが、引き続いて２５０℃で、水素雰囲気で熱処理
を行うことにより、界面抵抗は０．０１Ωまで低下し
た。この熱処理後も、低誘電率膜形成後の基板温度は、
低誘電率膜の耐熱温度を超えることがないので、低誘電
率膜の誘電率は劣化しなかった。
【００３７】このように、低抵抗の配線と低誘電率の層
間膜との組み合わせが可能になったことにより、ＬＳＩ
の配線遅延を大幅に低減することができた。スルーホー
ルは単結晶Ａｌで埋め込まれたため、配線はエレクトロ
マイグレーション耐性が高かった。
【００３８】上述した二つの実施形態では、エッチング
ガスとしてＣＦ6を用いた場合を例示したが、ＳＦ6，Ｐ
Ｆ3，ＰＦ5，Ｃ3Ｆ8，ＣＨＦ3，ＮＦ3，Ｃ2ＣｌＦ5，Ｓ
Ｆ4などを用いても同様の効果がある。また、低誘電率
膜によっては、ＢＣｌ3，ＨＣｌ，Ｃｌ2，ＡｌＣｌ3な
どの塩素系ガスを用いても、汚染層除去が可能であり、
同様の効果がある。
【００３９】また、上述した実施形態では、ＨＣｌを用
いたクリーニングを例示したが、ＢＣｌ3，ＨＣｌ，Ｃ
ｌ2，ＣＣｌ4などを用いても同様の効果がある。
【００４０】上述の２つの実施形態では、Ａｌ原料とし
て（ＣＨ3）2ＡｌＨを用いた場合を例示したが、Ｎ（Ｃ
Ｈ3）2（Ｃ2Ｈ5）ＡｌＨ3Ｎ（ＣＨ3）2（Ｃ2Ｈ5）など
の水素化アルミニウムアダクトや、Ａｌ（ＣＨ3）3，Ａ
ｌ（Ｃ2Ｈ5）3，Ａｌ（ＣＨ3）2Ｈ，Ａｌ（ｉ−Ｃ
4Ｈ9），Ａｌ（ｎ−Ｃ3Ｈ7）3，Ａｌ（ｎ−Ｃ4Ｈ9）3，
Ａｌ（Ｃ2Ｈ5）2Ｈ，Ａｌ（ｉ−Ｃ4Ｈ9）2Ｈなどの、ア
ルミニウム（Ａｌ）とそれぞれ独立なアルキル基または
オレフィン炭化水素（Ｒ1，Ｒ2，Ｒ3）と水素（Ｈ）で
構成される、 Ｒ1ｎＡｌＨ3−ｎ（ｎ≦３，ｎは正の整数） Ｒ1ｎＲ2ｍＡｌＨ3−ｎ−ｍ（ｎ，ｍ≦２，ｎ＋ｍ≦
３，ｎ，ｍは正の整数） Ｒ1Ｒ2Ｒ3Ａｌ の構造を持つ分子あるいは、これらの分子の混合物を用
いても同様の効果がある。
【００４１】また、低誘電率膜として、ＢＣＢ膜を用い
る場合を例示したが、バリレン，ポリイミド，サイトッ
プ，ポリキノリン，サイクロテン，ＳｉＯＦなどを用い
ても同様の効果がある。
【００４２】Ａｌプラグの形成温度は、Ａｌが選択堆積
する温度であればＡｌ材料ガスに応じて、低誘電率膜の
耐熱温度以下で選べば、同様の効果が得られる。
【００４３】
【発明の効果】以上説明したように本発明によれば、Ｍ
ＯＳトランジスタの性能劣化がない条件で低誘電率膜と
低抵抗配線を同時に実現できるので、高速動作が可能な
半導体製造を作製することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態１に係る半導体装置の製造方
法を工程順に示す断面図である。
【図２】本発明の実施形態２に係る半導体装置の製造方
法を工程順に示す断面図である。
【図３】従来の半導体装置の製造方法を示すフローチャ
ートである。
【図４】従来の半導体装置の製造方法における、配線工
程終了時の半導体装置を示す断面図である。
【図５】従来の半導体装置の製造方法における、配線工
程終了時の半導体装置を示す断面図である。
【符号の説明】
１ シリコン基板 ２ ＬＯＣＯＳ ３ ゲート酸化膜 ４ ゲート電極 ５ 低誘電率膜 ６ Ａｌプラグ ７ 第１のＡｌ配線 １１ シリコン基板 １２ ＬＯＣＯＳ １３ ゲート酸化膜 １４ ゲート電極 １５ ＳｉＯ2 １６ 第１のＡｌ配線 １７ 低誘電率膜 １８ Ａｌプラグ １９ 第２のＡｌ配線

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 熱処理工程と、絶縁膜堆積工程と、開口
    工程と、気相化学成長工程とを有する半導体装置の製造
    方法であって、 熱処理工程は、下層配線が形成された半導体基板を熱処
    理する工程であり、 絶縁膜堆積工程は、誘電率が３．５以下の絶縁膜を基板
    全面に堆積する工程であり、 開口工程は、前記絶縁膜に接続孔を開口する工程であ
    り、 気相化学成長工程は、接続孔内にのみ金属を選択気相化
    学成長させる工程であることを特徴とする半導体装置の
    製造方法。
  2. 【請求項２】 前記金属の選択気相化学成長を行う工程
    に続いて、前記絶縁膜の耐熱温度以下の熱処理を行うこ
    とを特徴とする請求項１に記載の半導体装置の製造方
    法。
  3. 【請求項３】 前記絶縁膜は、有機膜、或いはアモルフ
    ァス膜であることを特徴とする請求項１又は２に記載の
    半導体装置の製造方法。
  4. 【請求項４】 選択堆積によって形成する前記金属は、
    アルミニウムであることを特徴とする請求項１，２又は
    ３に記載の半導体装置の製造方法。
  5. 【請求項５】 低抵抗金属薄膜の原料として、アルミニ
    ウム（Ａｌ）とそれぞれ独立なアルキル基またはオレフ
    ィン炭化水素（Ｒ1，Ｒ2，Ｒ3）と水素（Ｈ）で構成さ
    れる、 Ｒ1ｎＡｌＨ3−ｎ（ｎ≦３，ｎは正の整数） Ｒ1ｎＲ2ｍＡｌＨ3−ｎ−ｍ（ｎ，ｍ≦２，ｎ＋ｍ≦
    ３，ｎ，ｍは正の整数） Ｒ1Ｒ2Ｒ3Ａｌ の構成を持つ分子あるいは、これらの分子の混合物を用
    いることを特徴とする請求項１，２，３又は４に記載の
    半導体装置の製造方法。
  6. 【請求項６】 アルミニウム（Ａｌ）とそれぞれ独立な
    アルキル基またはオレフィン炭化水素（Ｒ1，Ｒ2，
    Ｒ3）と水素（Ｈ）で構成される分子として、Ａｌ（Ｃ
    Ｈ3）3，Ａｌ（Ｃ2Ｈ5）3，Ａｌ（ＣＨ3）2Ｈ，Ａｌ
    （ｉ−Ｃ4Ｈ9），Ａｌ（ｎ−Ｃ3Ｈ7）3，Ａｌ（ｎ−Ｃ4
    Ｈ9）3，Ａｌ（Ｃ2Ｈ5）2Ｈ，Ａｌ（ｉ−Ｃ4Ｈ9）2Ｈを
    用いることを特徴とする請求項５に記載の半導体装置の
    製造方法。
  7. 【請求項７】 水素化アルミニウム（ＡｌＨ3）のアミ
    ンアダクトを用いることを特徴とする請求項１，２，３
    又は４に記載の半導体装置の製造方法。
  8. 【請求項８】 水素化アルミニウムのアミンアダクトと
    して、Ｎ（ＣＨ3）2（Ｃ2Ｈ5）ＡｌＨ3Ｎ（ＣＨ3）
    2（Ｃ2Ｈ5），Ｎ（ＣＨ3）3ＡｌＨ3，［Ｎ（ＣＨ3）3］
    2ＡｌＨ3，Ｎ（Ｃ2Ｈ5）3ＡｌＨ3，［Ｎ（Ｃ2Ｈ5）3］2
    ＡｌＨ3を用いることを特徴とする請求項７に記載の半
    導体装置の製造方法。
JP8274786A 1996-10-17 1996-10-17 半導体装置の製造方法 Pending JPH10125777A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8274786A JPH10125777A (ja) 1996-10-17 1996-10-17 半導体装置の製造方法
US08/946,224 US6114236A (en) 1996-10-17 1997-10-07 Process for production of semiconductor device having an insulating film of low dielectric constant
KR1019970053136A KR100269199B1 (ko) 1996-10-17 1997-10-16 반도체장치의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8274786A JPH10125777A (ja) 1996-10-17 1996-10-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10125777A true JPH10125777A (ja) 1998-05-15

Family

ID=17546551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8274786A Pending JPH10125777A (ja) 1996-10-17 1996-10-17 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6114236A (ja)
JP (1) JPH10125777A (ja)
KR (1) KR100269199B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303783A (ja) * 2003-03-28 2004-10-28 Jsr Corp 配線および電極の形成方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492276B1 (en) * 1998-05-29 2002-12-10 Taiwan Semiconductor Manufacturing Company Hard masking method for forming residue free oxygen containing plasma etched layer
KR100390919B1 (ko) * 2001-09-05 2003-07-12 주식회사 하이닉스반도체 반도체소자의 제조방법
JP2005072264A (ja) * 2003-08-25 2005-03-17 Seiko Epson Corp トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601869A (ja) * 1983-06-20 1985-01-08 Seiko Epson Corp 半導体装置の製造方法
JPS62196870A (ja) * 1986-02-24 1987-08-31 Seiko Epson Corp 半導体装置の製造方法
JPH0612790B2 (ja) * 1987-02-24 1994-02-16 日本電気株式会社 半導体装置
JPH0327526A (ja) * 1989-06-23 1991-02-05 Nec Corp 半導体集積回路装置の製造方法
JP2663662B2 (ja) * 1990-01-31 1997-10-15 日本電気株式会社 半導体装置の製造方法
DE69125210T2 (de) * 1990-05-31 1997-08-07 Canon Kk Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Verdrahtungsstruktur hoher Dichte
JPH05283542A (ja) * 1992-03-31 1993-10-29 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
JP3688726B2 (ja) * 1992-07-17 2005-08-31 株式会社東芝 半導体装置の製造方法
US5679982A (en) * 1993-02-24 1997-10-21 Intel Corporation Barrier against metal diffusion
JPH06310612A (ja) * 1993-04-27 1994-11-04 Hitachi Ltd 半導体集積回路の配線構造及びその製造方法
JPH07169833A (ja) * 1993-12-14 1995-07-04 Nec Corp 半導体装置及びその製造方法
KR0172851B1 (ko) * 1995-12-19 1999-03-30 문정환 반도체 장치의 배선방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303783A (ja) * 2003-03-28 2004-10-28 Jsr Corp 配線および電極の形成方法

Also Published As

Publication number Publication date
US6114236A (en) 2000-09-05
KR100269199B1 (ko) 2000-11-01
KR19980032898A (ko) 1998-07-25

Similar Documents

Publication Publication Date Title
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
US6372628B1 (en) Insulating film comprising amorphous carbon fluoride, a semiconductor device comprising such an insulating film, and a method for manufacturing the semiconductor device
JP3216345B2 (ja) 半導体装置及びその作製方法
US5607880A (en) Method of fabricating multilevel interconnections in a semiconductor integrated circuit
US20070246804A1 (en) Organic insulating film, manufacturing method thereof, semiconductor device using such organic insulating film and manufacturing method thereof
JP3173426B2 (ja) シリカ絶縁膜の製造方法及び半導体装置の製造方法
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
JP2800788B2 (ja) 半導体装置の製造方法
JPH06349950A (ja) 半導体装置及びその製造方法
JP3559026B2 (ja) 半導体装置の製造方法
US5851581A (en) Semiconductor device fabrication method for preventing tungsten from removing
JP2002203899A (ja) 銅相互接続構造の形成方法
US20050009339A1 (en) Method of forming copper wiring in semiconductor device
JP3050187B2 (ja) 半導体装置の製造方法
JPH10125777A (ja) 半導体装置の製造方法
JP2001257206A (ja) 半導体デバイス内の固定電荷を低減する方法及び装置
JPH1032248A (ja) タングステン膜形成法
JPH053170A (ja) ブランケツトタングステンプラグ形成法
JP3164152B2 (ja) 半導体装置の製造方法
JP2564786B2 (ja) 半導体装置およびその製造方法
JPH1022390A (ja) 半導体装置の製造方法
KR100452041B1 (ko) 반도체 소자의 구리배선 형성 방법
KR100587600B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법
KR100452042B1 (ko) 반도체 소자의 구리배선 형성 방법
JPH10125675A (ja) 低誘電率酸化シリコン系絶縁膜の形成方法およびこれを用いた半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990126