JPH10268280A - 半導体装置用の基板およびその作製方法 - Google Patents

半導体装置用の基板およびその作製方法

Info

Publication number
JPH10268280A
JPH10268280A JP9024397A JP9024397A JPH10268280A JP H10268280 A JPH10268280 A JP H10268280A JP 9024397 A JP9024397 A JP 9024397A JP 9024397 A JP9024397 A JP 9024397A JP H10268280 A JPH10268280 A JP H10268280A
Authority
JP
Japan
Prior art keywords
film
substrate
blocking layer
glass substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9024397A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Satoshi Teramoto
聡 寺本
Setsuo Nakajima
節男 中嶋
Hisashi Otani
久 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP9024397A priority Critical patent/JPH10268280A/ja
Priority to US09/039,865 priority patent/US6291837B1/en
Priority to KR1019980010367A priority patent/KR100572809B1/ko
Publication of JPH10268280A publication Critical patent/JPH10268280A/ja
Priority to US09/953,483 priority patent/US6794681B2/en
Priority to US10/935,307 priority patent/US7141462B2/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Laminated Bodies (AREA)
  • Chemical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 TFTに代表される薄膜素子を特性のバラツ
キがないものとして得ることができる構成を提供する。 【解決手段】ガラス基板101の周囲表面に減圧熱CV
D法により、酸化珪素膜102を成膜し、さらに非晶質
珪素膜103を成膜する。この構成においては、ガラス
基板101が酸化珪素膜102でもって覆われているの
で、ガラス基板からの不純物の拡散を抑制することがで
きる。このような構成を有するガラス基板を利用するこ
とで特性のバラツキのないTFTを作製することができ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本明細書で開示する発明は、薄膜
トランジスタに代表される薄膜半導体素子が形成される
基板に関する。
【0002】
【従来の技術】従来よりガラス基板や石英基板上に薄膜
トランジスタ(以下TFTと称する)を作製する技術が
知られている。
【0003】この技術は、アクティブマトリクス型の液
晶表示装置を作製するために必要とされる技術である。
【0004】
【発明が解決しようとする課題】アクティブマトリクス
型の液晶表示装置を作製する工程は、 (1)基板として半導体基板に比較すれば高濃度に不純
物を含有するガラス基板や石英基板を利用する。 (2)基板が比較的大面積を有しているので、それに対
応して成膜装置や搬送装置が大型化する。といった問題
から、TFTの作製工程における不純物の混入が問題と
なる。
【0005】例えば、TFTを構成する半導体膜の成膜
において、膜中に不純物が混入し、TFTの特性に悪影
響を与えるというようなことが問題となる。
【0006】この種の問題は、TFT特性のバラツキ、
TFT特性の不安定性、といった問題の要因となる。
【0007】本明細書で開示する発明は、このような問
題を解決し、特性のバラツキがなく、また特性の安定し
たTFTを得る構成を提供することを課題とする。
【0008】本明細書で開示する発明の一つは、ガラス
基板または石英基板の周囲表面がブロッキング層でもっ
て覆われれていることを特徴とする半導体装置用のガラ
ス基板である。
【0009】他の発明の構成は、ガラス基板または石英
基板と、該基板の周囲表面を覆って形成されたブロッキ
ング層と、前記ブロッキング層を覆って形成された珪素
膜と、を有することを特徴とする半導体装置用の基板で
ある。
【0010】上記構成において、ブロッキング層とし
て、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜から選ば
れた膜が利用される。
【0011】また、珪素膜の代わりにSix 1-x (0
<x<1)で示される膜を利用することもできる。また
他の半導体膜を利用することもできる。
【0012】他の発明の構成は、ガラス基板または石英
基板の周囲表面に減圧熱CVD法によりブロッキング層
を成膜する工程と、前記ブロッキング層を覆って減圧熱
CVD法により非晶質珪素膜を成膜する工程と、を有す
ることを特徴とする半導体装置用基板の作製方法であ
る。
【0013】他の発明の構成は、ガラス基板または石英
基板の周囲表面に減圧熱CVD法によりブロッキング層
を形成する工程と、前記ブロッキング層の周囲表面を覆
って減圧熱CVD法により非晶質珪素膜を成膜する工程
と、を有すること特徴とする半導体装置用基板の作製方
法である。
【0014】上記構成において、ブロッキング層とし
て、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜から選ば
れた膜を利用することができる。
【0015】また、珪素膜の代わりにSix 1-x (0
<x<1)で示される膜を利用することができる。また
他の半導体膜を利用することもできる。
【0016】
【実施例】
〔実施例1〕図1に本実施例の作製工程を示す。まず、
ガラス基板101を用意する。(図1(A))
【0017】次に減圧熱CVD法を用いて、酸化珪素膜
102を250nmの厚さに成膜する。ここでは、原料
ガスとしてSiH4 とNO2 とを用い、600℃の温度
での減圧雰囲気において加熱をし成膜を行う。こうして
図1(B)に示す状態を得る。
【0018】この状態でガラス基板101が酸化珪素膜
でもって包まれた状態を得る。即ち、露呈した周囲表面
に酸化珪素膜が成膜された状態を得る。
【0019】正確には、基板を保持する部分には酸化珪
素膜が成膜されないので、完全に酸化珪素膜でもってガ
ラス基板が包まれた状態とならない。しかし、基板の縁
の部分で基板を保持するようにすれば、その領域の面積
を小さくすることができる。
【0020】この減圧熱CVD法でもって成膜された酸
化珪素膜でもって包まれたガラス基板は、半導体装置用
の基板として有用なものとなる。これは、基板が酸化珪
素膜でもって包まれているので、半導体素子を作製する
際に基板から不純物が拡散することがないものとするこ
とができるからである。
【0021】こうして図1(B)に示す状態を得たら、
さらに減圧熱CVD法により、非晶質珪素膜103を5
0nmの厚さに成膜する。
【0022】この工程においても図1(C)に示すよう
に基板の周囲表面に非晶質珪素膜103の成膜が行われ
る。
【0023】次にこの非晶質珪素膜を結晶化させる。本
実施例では、ニッケル元素を利用して非晶質珪素膜を結
晶化させる。
【0024】ここではまず、重量換算で10ppmの濃
度に調整したニッケル酢酸塩溶液をスピンコート法で塗
布し、図1(C)の1001で示されるようにニッケル
元素が表面に接して保持された状態を得る。
【0025】次に600℃、8時間の加熱処理を施すこ
とにより、非晶質珪素膜103を結晶化させ結晶性珪素
膜1002を得る。(図1(D))
【0026】この際、ニッケル元素が導入された基板上
面の領域が選択的に結晶化する。上記の条件では、ニッ
ケル元素が導入されなかった領域は部分的には結晶化す
るが、全体として非晶質領域が残存したものとなる。
【0027】結晶化珪素膜1002を得たら、表面を洗
浄し、残存したニッケル元素を除去する。
【0028】さらに洗浄な表面に極薄い酸化膜を成膜
し、保護膜を形成する。こうして、図1(E)に示すよ
うにガラス基板を包んで酸化珪素膜102とさらにそれ
を包んで非晶質珪素膜1002が成膜された状態を得
る。
【0029】本実施例に示す構成を採用した場合、ガラ
ス基板をまず酸化珪素膜で包み込んでしまうので、ガラ
ス基板からの不純物の拡散により、非晶質珪素膜が汚染
されてしまうことを防ぐとができる。そして、膜中に混
入した不純物を低減した結晶性珪素膜を基板と一体なも
のとして得ることができる。
【0030】〔実施例2〕本実施例では、基板として石
英基板を利用した場合の例を示す。作製工程の概略は図
1に示すものと基本的に同じである。
【0031】本実施例では、下地の酸化珪素膜の成膜方
法として、SiH4 とN2 Oとを原料ガスとした減圧熱
CVD法を利用する。
【0032】SiH4 とN2 Oとを原料ガスとして利用
した場合には、成膜温度を850℃程度とすることが好
ましい。
【0033】本実施例に示す構成は、基板として不純物
の含有率の高い低級の石英基板を利用する場合に効果的
である。
【0034】〔実施例3〕本実施例では、実施例1に示
す構成において、102で示される下地膜として、酸化
珪素膜ではなく、窒化珪素膜を利用する場合の例を示
す。この場合、原料ガスとして、SiH2 Cl2 とNH
4 とを原料ガスとして減圧熱CVD法を利用する。この
際、成膜温度は、600℃〜850℃とする。
【0035】この方法による場合、膜中に塩素が含有さ
れることになる。塩素は、可動イオンの固定化やガラス
基板からの不純物の移動の抑制に効果がある。
【0036】〔実施例4〕本実施例では、実施例1に示
す構成において、102で示される下地膜として、酸化
珪素膜ではなく、酸化窒化珪素膜を利用する場合の例を
示す。この場合、原料ガスとして、SiH2 Cl2 とN
4 とN2 Oとを原料ガスとして減圧熱CVD法を利用
する。
【0037】この方法による場合、膜中に塩素が含有さ
れることになる。塩素は、可動イオンの固定化やガラス
基板からの不純物の拡散を抑制するのに効果がある。ま
た、酸素成分を導入することで、ガラス基板との間に働
く応力を緩和させた状態とすることができる。
【0038】〔実施例5〕本実施例は、基板として石英
基板を利用し、素子を形成した場合に非常に高い電気的
な特性を得ることができる結晶性珪素膜の作製工程を示
す。
【0039】図1を用いて本実施例の作製工程を示す。
まず図1(A)に示すように石英基板101を用意す
る。
【0040】そして減圧熱CVD法により、酸化珪素膜
102を300nmの厚さに成膜する。ここでは、原料
ガスとしてSiH4 とN2 Oとを原料ガスとし、850
℃の温度で酸化珪素膜102を成膜する。(図1
(B))
【0041】次にSiH6 を原料ガスとした圧熱CVD
法を用いて、非晶質珪素膜103を50nmの厚さい成
膜する。
【0042】さらに重量換算で100ppmのニッケル
濃度に調整したニッケル酢酸塩溶液をスピンコート法で
もって塗布し、1001で示されるようにニッケル元素
が表面に塗布された状態を得る。(図1(C))
【0043】次に600℃、8時間の加熱処理を施すこ
とにより、結晶性珪素膜1002を得る。
【0044】この状態においては、膜中にニッケル元素
が比較的高濃度に含まれている。
【0045】次に3体積%のHClを含有させた酸素雰
囲気中において、950℃、30分の加熱処理を行う。
【0046】この工程においては、珪素膜中のニッケル
と塩素とが結びついて塩化ニッケルとなり雰囲気中に気
化し除去される。
【0047】また、この工程においては、露呈した周囲
表面に熱酸化膜が30nmの厚さに成膜される。そして
その結果として、結晶性珪素膜1002の厚さは15n
m減少して35nmとなる。
【0048】この酸化性雰囲気中での加熱では、 (1)珪素膜中からのニッケル元素の除去。 (2)珪素膜の結晶性の改善。 が行われる。
【0049】特に結晶性の改善の効果は劇的なものがあ
る。具体的には、上記酸化性雰囲気中での加熱処理を行
う前の膜を用いたTFTの特性と、上記酸化性雰囲気中
での加熱処理を行った後の膜を用いたTFTの特性と
は、動作周波数で10倍以上の違いが見られる。
【0050】こうして、さらにその周囲表面に15nm
の熱酸化膜が成膜された結晶性珪素膜が成膜されたガラ
ス基板を得ることができる。この熱酸化膜は珪素膜が汚
染されることを防ぐブロッキング層として機能する。
【0051】工業製品として取り扱う場合には、この状
態とすることが好ましい。この状態は、表面が熱酸化膜
で覆われているので、取り扱い時に珪素膜が汚染される
ことない。利用時には、表面の熱酸化膜を除去し、その
後に珪素膜を利用してTFT等の素子を作製すればよ
い。
【0052】尚、ブロッキング層としては、プラズマC
VD法で成膜される酸化珪素膜を成膜するのでもよい。
この場合は、素子に利用される表面(これを主面と定義
する)にプラズマCVD法により、酸化珪素膜を成膜す
ればよい。またブロッキング層としては、窒化珪素膜や
酸化窒化珪素膜を利用することもできる。
【0053】〔実施例6〕本実施例は、非晶質珪素膜が
成膜されたガラス基板の作製方法に関する。図1を用い
て本実施例を説明する。
【0054】まずガラス基板101を用意し、その周囲
表面に酸化珪素膜102を減圧熱CVD法でもって成膜
する。
【0055】次に非晶質珪素膜103を減圧熱CVD法
で成膜する。これらの膜の成膜は、外部雰囲気に曝さな
い状態で行う連続成膜方式とすることが望ましい。
【0056】次に少なくとも素子として利用する結晶性
珪素膜の面(これを主面と定義する)にブロッキング層
として、酸化珪素膜を成膜する。この酸化珪素膜は、保
護膜としての機能がある。ブロッキング層としては、窒
化珪素膜、酸化窒化珪素膜等を利用することができる。
【0057】ここでは、再び減圧熱CVD法を利用し、
周囲表面を酸化珪素膜で覆った状態とする。
【0058】〔実施例7〕本実施例では、図1に示す酸
化珪素膜102、非晶質珪素膜103を連続的に成膜す
ることができる装置を示す。
【0059】図5に本実施例の減圧熱CVD装置を示
す。この装置は、酸化珪素膜と非晶質珪素膜とを外気に
触れさせずに連続して成膜することができる。
【0060】以下の動作の概略を示す。まず、多数枚の
基板が収納されたカセット1207に搬入室1201に
搬入する。この段階においては、ガラス基板101の表
面には何も成膜されていない。即ち、ガラス基板は図1
(A)の状態にある。
【0061】搬入室1205は扉1205によって外部
から隔離される構成となっている。また、図示しないガ
ス導入系と排気系とを独立に備え、雰囲気を制御でき
る。
【0062】搬入室1201に搬入されたカセット12
07は第1の移送室1202に移送される。搬入室12
01と移送室1202との間も扉1216によって遮蔽
される構造となっている。
【0063】移送室1202に移送されたカセットは、
石英で構成された反応炉1209に搬入される。そして
反応炉1209では、減圧熱CVD法により、酸化珪素
膜102がガラス基板101の周囲表面に成膜される。
【0064】なおこの際、カセット1207と基板10
1とが接する部分には成膜がされない。しかし、基板を
その縁の部分で保持するようにすればこの成膜がされな
い面積は最小にすることができる。
【0065】成膜が多数枚のカッセト1207内に配置
された多数枚のガラス基板に対して同時に行われる。
【0066】反応炉1209は、ヒータ1211によっ
て加熱される。また、必要とする反応ガスを供給する系
1213と必要とする減圧状態を実現するための排気系
1215とを備えている。
【0067】反応炉1209での成膜が終了したら、カ
セット1207を第1の移送室1202に戻し、さらに
第2の移送室1203に移送する。
【0068】第1の移送室1202と第2の移送室12
03との間には扉1217が配置され、必要に応じて2
つの室の雰囲気を分離できるようになっている。
【0069】次に第2の移送室1203からカセットを
反応炉1208に移し、非晶質珪素膜の成膜を行う。
【0070】この際、カッセトから基板を取り外してい
ないので、先の工程で酸化珪素膜が成膜されなかった領
域から不純物が拡散することがない。
【0071】こうして図1(C)の103で示す非晶質
珪素膜が成膜される。反応炉1208もヒータ1210
によって加熱される。また、必要とする反応ガスを供給
する系1212と必要とする減圧状態を実現するための
排気系1214とを備えている。
【0072】こうして酸化珪素膜と非晶質珪素膜とが成
膜されたガラス基板はカセット1207毎搬出室120
4に移送される。
【0073】第2の移送室1203と搬出室1204と
は、気密性のある扉1218で仕切られるようになって
いる。
【0074】そしてカセット1207を扉1206から
外部に搬出することによって、一連の動作は完了する。
【0075】〔参考例1〕ここでは、本明細書に開示す
る発明を利用したガラス基板(または石英基板)を利用
した半導体素子の例を示す。
【0076】ここでは、図2に半導体素子としてNチャ
ネル型のTFTを作製する場合の例を示す。
【0077】まず図1(E)に示す状態のガラス基板1
01を用意する。(図2(A))
【0078】このガラス基板101には、その周囲表面
に酸化珪素膜102が成膜され、さらにそれを覆って珪
素膜1002が成膜されている。この珪素膜の主面(一
方の面)は結晶化されている。
【0079】ここで、ガラス基板には、コーニング17
37ガラス基板を利用し、酸化珪素膜102の膜厚は3
00nmとし、珪素膜1002の膜厚は50nmとす
る。
【0080】図2(A)に示す基板101を用意した
ら、珪素膜をパターニングすることにより、201で示
すパターンを得る。このパターンは、後にTFTの活性
層となる。(図2(B))
【0081】次にプラズマCVD法を用いて酸化珪素膜
202を100nmの厚さに成膜する。さらに図示しな
いアルミニウム膜をスパッタ法により、400nmの厚
さに成膜する。そしてこれを図示しないレジストマスク
を用いてパターニングすることにより、ゲイト電極20
5の基になるパターンを得る。
【0082】次に陽極酸化法により、多孔質状の陽極酸
化膜203を得る。この工程は、図示しないレジストマ
スクを配置した状態で行うことにより、パターンの側面
において選択的に陽極酸化が進行する。
【0083】次に図示しないレジストマスクを除去し、
再度の陽極酸化を行い、緻密な膜質を有する陽極酸化膜
204を成膜する。こうして、陽極酸化膜204で覆わ
れたゲイト電極205を得る。なお、陽極酸化膜の膜質
の選択するには、電解溶液を選択すればよい。
【0084】このようにして図2(B)に示す状態を得
る。次に露呈した酸化珪素膜202をドライエッチング
法により除去する。さらに多孔質状の酸化珪素膜203
を除去する。
【0085】こうして、図2(C)に示す状態を得る。
この状態で燐のドーピングをプラズマドーピング法でも
って行う。なお、Pチャネル型のTFTを作製するので
あれば、燐の代わりにボロンのドーピングを行う。
【0086】この工程において、ソース領域206、低
濃度不純物領域207、チャネル領域208、低濃度不
純物領域209、ドレイン領域210が自己整合的に形
成される。(図2(C))
【0087】そしてドーピングの終了後にレーザー光を
照射し、ドーピングされた燐の活性化とドーピング時に
生じた被ドーピング領域の損傷のアニールとを行う。
【0088】次に層間絶縁膜として、酸化珪素膜211
をプラズマCVD法でもって500nmの厚さに成膜
し、さらに窒化珪素膜212を150nmの厚さに成膜
する。最後にポリイミド樹脂膜213を成膜し、表面を
平坦化させる。
【0089】その後、コンタクトホールの形成を行い、
ソース電極214、ドレイン電極215の形成を行う。
こうして図2(D)に示すNチャネル型のTFTを完成
させる。
【0090】〔参考例2〕ここでは、図1(B)に示す
状態のガラス基板101を利用してボトムゲイト型のN
チャネル型TFTを作製する場合の例を示す。
【0091】まず、ガラス基板101の表面に酸化珪素
膜102が成膜された状態を得る。(図3(A))
【0092】次にゲイト電極301を形成する。そして
ゲイト絶縁膜として機能する酸化珪素膜302を成膜す
る。
【0093】次にTFTの活性層となる珪素膜パターン
303を形成する。(図3(B))
【0094】次に酸化珪素膜のパターン304を形成
し、しれをマスクとして、燐のドーピングを行うことに
より、ソース領域305、ドレイン領域307を形成す
る。(図3(C))
【0095】次に酸化珪素膜308、窒化珪素膜30
9、樹脂膜310と積層する。その後、コンタクトホー
ルを形成し、ソース電極311、ドレイン電極312を
形成する。こうして図3(D)に示すボトムゲイト型の
TFTが完成する。
【0096】〔参考例3〕本実施例では、本明細書に開
示する発明であるガラス基板(または石英基板)を利用
して構成された各種装置の例を示す。
【0097】図(A)に示すのは、携帯型の情報処理端
末であり、電話回線を利用した通信機能を有している。
【0098】この電子装置は、TFTを利用した集積化
回路2006を本体2001の内部に備えている。そし
て、TFTをスイッチング素子として配置したアクティ
ブマトリクス型の液晶ディスプレイ2005、画像を取
り込むカメラ部2002、さらに操作スイッチ2004
を備えている。
【0099】本明細書で開示するようなガラス基板(ま
たは石英基板)は、液晶ディスプレイに利用することが
できる。
【0100】図4(A)に示すような形態型の情報端末
は、今後ますます小型薄型化してゆく傾向にある。小型
薄型化していった場合、1枚の基板上に表示用のアクテ
ィブマトリクス回路以外に情報処理を行うための各種回
路や発振回路等を集積化する構成(システムオンパネル
と称される)が必要とされる。
【0101】このような構成には、本明細書に開示する
発明の基板を利用することが有用である。
【0102】図4(B)に示すのは、ヘッドマウントデ
ィスプレイと呼ばれる電子装置である。この装置は、バ
ンド2103によって頭に本体21201を装着して、
疑似的に目の前に画像を表示する機能を有している。画
像は、左右の目に対応したアクティブマトクス型の液晶
表示装置2102によって作成される。
【0103】アクティブマトリクス部には、TFTがス
イッチング素子として配置されている。本明細書で開示
するガラス基板は、このアクティブマトリクス回路が配
置される基板として利用することができる。
【0104】図3(C)に示すのは、人工衛星からの信
号を基に地図情報や各種情報を表示する機能を有してい
る。アンテナ2204で捉えた衛星からの情報は、本体
2201内部に備えた電子回路で処理され、アクティブ
マトリクス型の液晶表示装置2202に必要な情報が表
示される。
【0105】装置の操作は、操作スイッチ2203によ
って行われる。このような装置においてもTFTを利用
した回路が利用される。
【0106】本明細書で開示するガラス基板は、アクテ
ィブマトリクス回路が配置される基板として利用するこ
とができる。
【0107】図4(D)に示すのは、携帯電話である。
この電子装置は、本体2301にアンテナ2306、音
声出力部2302、液晶表示装置2304、操作スイッ
チ2305、音声入力部2303を備えている。
【0108】図4(E)に示す電子装置は、ビデオカメ
ラと称される携帯型の撮像装置である。この電子装置
は、本体2401に開閉部材に取り付けられた液晶ディ
スプレイ2402、開閉部材に取り付けられた操作スイ
ッチ2404を備えている。
【0109】さらにまた、本体2401には、画像の受
像部2406、集積化回路2407、音声入力部240
3、操作スイッチ2404、バッテリー2405が備え
られている。
【0110】図4(F)に示す電子装置は、投射型の液
晶表示装置である。この装置は、本体2501に光源2
502、液晶表示装置2503、光学系2504備え、
スクリンー2505に画像を投影する機能を有してい
る。
【0111】また、以上示した電子装置における液晶表
示装置としては、透過型または反射型のいずれでも利用
することができる。表示特性の面では透過型が有利であ
り、低消費電力や小型軽量化を追求する場合には、反射
型が有利である。
【0112】また、表示装置として、アクティブマトリ
クス型のELディスプレイやプラズマディスプレイ等の
フラットパネルディスプレイを利用することができる。
【0113】
【発明の効果】本明細書で開示する発明を利用すること
で、特性のバラツキがなく、また特性の安定したTFT
を得る構成を得ることができる。
【図面の簡単な説明】
【図1】 結晶性珪素膜が成膜されたガラス基板の作製
工程を示す図。
【図2】 発明のガラス基板を利用してTFTを作製す
る工程を示す図。
【図3】 発明のガラス基板を利用してTFTを作製す
る工程を示す図。
【図4】 発明のガラス基板を利用した装置の概略を示
す図。
【図5】 減圧熱CVD装置の概略を示す図。
【符号の説明】
101 ガラス基板 102 下地膜(酸化珪素膜) 103 非晶質珪素膜 1001 接して保持されたニッケル元素 1002 結晶化された珪素膜
フロントページの続き (72)発明者 大谷 久 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】ガラス基板または石英基板の周囲表面がブ
    ロッキング層でもって覆われれていることを特徴とする
    半導体装置用のガラス基板。
  2. 【請求項2】ガラス基板または石英基板と、 該基板の周囲表面を覆って形成されたブロッキング層
    と、 前記ブロッキング層を覆って形成された珪素膜と、 を有することを特徴とする半導体装置用の基板。
  3. 【請求項3】請求項1または請求項2において、 ブロッキング層として、酸化珪素膜、窒化珪素膜、酸化
    窒化珪素膜から選ばれた膜が利用されることを特徴とす
    る半導体装置用の基板。
  4. 【請求項4】請求項2において、 珪素膜は非晶質珪素膜であることを特徴とする半導体装
    置用の基板。
  5. 【請求項5】請求項2において、 珪素膜は結晶性珪素膜であることを特徴とする半導体装
    置用の基板。
  6. 【請求項6】請求項2において、 珪素膜の表面の少なくとも主面は、第2のブロッキング
    層でもって覆われていることを特徴とする半導体装置用
    の基板。
  7. 【請求項7】請求項6において、 第2のブロッキング層として、酸化珪素膜、窒化珪素
    膜、酸化窒化珪素膜から選ばれた膜が利用されることを
    特徴とする半導体装置用の基板。
  8. 【請求項8】請求項2において、 珪素膜の代わりにSix 1-x (0<x<1)で示され
    る膜が利用されていることを特徴とする半導体装置用の
    基板。
  9. 【請求項9】ガラス基板または石英基板の周囲表面に減
    圧熱CVD法により第1のブロッキング層を成膜する工
    程と、 前記ブロッキング層を覆って減圧熱CVD法により非晶
    質珪素膜を成膜する工程と、 を有することを特徴とする半導体装置用基板の作製方
    法。
  10. 【請求項10】ガラス基板または石英基板の周囲表面に
    減圧熱CVD法により第1のブロッキング層を形成する
    工程と、 前記ブロッキング層の周囲表面を覆って減圧熱CVD法
    により非晶質珪素膜を成膜する工程と、 を有すること特徴とする半導体装置用基板の作製方法。
  11. 【請求項11】ガラス基板または石英基板の周囲表面に
    減圧熱CVD法により第1のブロッキング層を形成する
    工程と、 前記ブロッキング層の周囲表面を覆って減圧熱CVD法
    により非晶質珪素膜を成膜する工程と、 前記非晶質珪素膜の表面の少なくとも主面に第2のブロ
    ッキング層を形成する工程と、 を有すること特徴とする半導体装置用基板の作製方法。
  12. 【請求項12】ガラス基板または石英基板の周囲表面に
    減圧熱CVD法により第1のブロッキング層を形成する
    工程と、 前記ブロッキング層の周囲表面を覆って減圧熱CVD法
    により非晶質珪素膜を成膜する工程と、 前記非晶質珪素膜を結晶化させ結晶性珪素膜を得る工程
    と、 前記結晶性珪素膜の表面の少なくとも主面に第2のブロ
    ッキング層を形成する工程と、 を有すること特徴とする半導体装置用基板の作製方法。
  13. 【請求項13】請求項9乃至請求項12において、 第1および/または第2のブロッキング層として、酸化
    珪素膜、窒化珪素膜、酸化窒化珪素膜から選ばれた膜が
    形成されることを特徴とする半導体装置用の基板。
  14. 【請求項14】請求項9乃至請求項12において、 珪素膜の代わりにSix 1-x (0<x<1)で示され
    る膜が利用されることを特徴とする半導体装置用の基
    板。
JP9024397A 1997-03-18 1997-03-24 半導体装置用の基板およびその作製方法 Pending JPH10268280A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP9024397A JPH10268280A (ja) 1997-03-24 1997-03-24 半導体装置用の基板およびその作製方法
US09/039,865 US6291837B1 (en) 1997-03-18 1998-03-16 Substrate of semiconductor device and fabrication method thereof as well as semiconductor device and fabrication method thereof
KR1019980010367A KR100572809B1 (ko) 1997-03-18 1998-03-18 반도체 디바이스 제조방법, 반도체 디바이스, 및 전계발광 디스플레이 디바이스
US09/953,483 US6794681B2 (en) 1997-03-18 2001-09-14 Substrate of semiconductor device and fabrication method thereof as well as semiconductor device and fabrication method thereof
US10/935,307 US7141462B2 (en) 1997-03-18 2004-09-08 Substrate of semiconductor device and fabrication method thereof as well as semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9024397A JPH10268280A (ja) 1997-03-24 1997-03-24 半導体装置用の基板およびその作製方法

Publications (1)

Publication Number Publication Date
JPH10268280A true JPH10268280A (ja) 1998-10-09

Family

ID=13993069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9024397A Pending JPH10268280A (ja) 1997-03-18 1997-03-24 半導体装置用の基板およびその作製方法

Country Status (1)

Country Link
JP (1) JPH10268280A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021567A (ja) * 2007-06-15 2009-01-29 Semiconductor Energy Lab Co Ltd 半導体装置製造用基板及びその作製方法
EP4066276A4 (en) * 2019-11-27 2024-03-27 Corning Inc GLASS WAFER TO MAKE SEMICONDUCTOR DEVICES

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021567A (ja) * 2007-06-15 2009-01-29 Semiconductor Energy Lab Co Ltd 半導体装置製造用基板及びその作製方法
EP4066276A4 (en) * 2019-11-27 2024-03-27 Corning Inc GLASS WAFER TO MAKE SEMICONDUCTOR DEVICES

Similar Documents

Publication Publication Date Title
JP3516424B2 (ja) 薄膜半導体装置
US6448118B2 (en) Semiconductor film manufacturing with selective introduction of crystallization promoting material
US6737674B2 (en) Semiconductor device and fabrication method thereof
KR100483819B1 (ko) 반도체장치제작방법
JP3759999B2 (ja) 半導体装置、液晶表示装置、el装置、tvカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、tvプロジェクション装置及びビデオカメラ
US6432756B1 (en) Semiconductor device and fabricating method thereof
US6482684B1 (en) Method of manufacturing a TFT with Ge seeded amorphous Si layer
US20070032049A1 (en) Process for manufacturing a semiconductor device
JPH10214974A (ja) 半導体装置およびその作製方法
JP3781787B2 (ja) 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法
KR100572809B1 (ko) 반도체 디바이스 제조방법, 반도체 디바이스, 및 전계발광 디스플레이 디바이스
JP4223092B2 (ja) 半導体装置の作製方法
US20120164801A1 (en) Semiconductor device and method of manufacturing the same
US7232742B1 (en) Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film
JPH10268280A (ja) 半導体装置用の基板およびその作製方法
JP4115584B2 (ja) 半導体装置の作製方法
JP4326734B2 (ja) 半導体装置の作製方法
JP4115582B2 (ja) 半導体装置の作製方法
JPH10303427A (ja) 半導体装置の作製方法及び半導体装置用基板の作製方法
JPH10261803A (ja) 半導体装置およびその作製方法
JP2003297749A (ja) 半導体装置およびその作製方法
JP4329308B2 (ja) 半導体素子の製造方法、半導体素子を用いた集積回路、ディスプレイ装置、及び電子機器、並びに成膜方法及び成膜装置
JP2002359251A (ja) 半導体装置の作製方法
JP2002261009A (ja) 半導体薄膜の形成方法及びそれを用いた薄膜トランジスタの製造方法
JP2005072264A (ja) トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器