KR101157983B1 - 박막 패턴의 제조방법 및 이를 이용한 평판표시소자의제조방법 - Google Patents

박막 패턴의 제조방법 및 이를 이용한 평판표시소자의제조방법 Download PDF

Info

Publication number
KR101157983B1
KR101157983B1 KR1020050129702A KR20050129702A KR101157983B1 KR 101157983 B1 KR101157983 B1 KR 101157983B1 KR 1020050129702 A KR1020050129702 A KR 1020050129702A KR 20050129702 A KR20050129702 A KR 20050129702A KR 101157983 B1 KR101157983 B1 KR 101157983B1
Authority
KR
South Korea
Prior art keywords
thin film
film pattern
substrate
organic material
master mold
Prior art date
Application number
KR1020050129702A
Other languages
English (en)
Other versions
KR20070068035A (ko
Inventor
김진욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050129702A priority Critical patent/KR101157983B1/ko
Priority to US11/494,632 priority patent/US7544069B2/en
Priority to JP2006207623A priority patent/JP4584881B2/ja
Publication of KR20070068035A publication Critical patent/KR20070068035A/ko
Application granted granted Critical
Publication of KR101157983B1 publication Critical patent/KR101157983B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material
    • G02F2202/022—Materials and properties organic material polymeric

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 포토공정을 사용하지 않고 단차를 가지는 유기물 패턴을 형성함으로써 캐패시터의 용량을 조절할 수 있는 박막 패턴의 제조방법 및 이를 이용한 평판표시소자의 제조방법에 관한 것이다.
이 박막 패턴의 제조방법은 기판 상에 도전성 제1 박막 패턴을 형성하는 단계와; 제2 박막 패턴이 형성된 마스터 몰드를 형성하는 단계와; 상기 제2 박막 패턴이 형성된 마스터 몰드 상에 유기물을 도포하는 단계와; 상기 제1 박막 패턴 및 상기 기판의 표면이 상기 유기물과 접촉되도록 상기 기판과 상기 마스터 몰드를 합착하는 단계와; 상기 유기물을 경화하는 단계와; 상기 기판과 마스터 몰드를 분리하여 상기 제1 박막 패턴이 형성된 기판 상에 상기 제2 박막 패턴에 의해 단차가 형성된 유기 박막 패턴을 형성하는 단계를 포함하며, 상기 기판의 표면을 O2 플라즈마에 의해 친수화 처리하는 단계를 더 포함하여 이루어져, 상기 기판의 표면에너지가 상기 유기물의 표면에너지와 마스터 몰드의 표면에너지보다 크다.

Description

박막 패턴의 제조방법 및 이를 이용한 평판표시소자의 제조방법{Method for Fabricating Thin Film Pattern and Method for Fabricating Flat Panel Display Device Using the same}
도 1a 내지 도 1c는 포토리쏘그래피 공정 및 식각 공정에 의해 박막 패턴을 형성하는 공정을 나타내는 공정도.
도 2는 무기 절연막에 의해 절연되는 박막 패턴들을 나타내는 도면.
도 3은 유기 절연막에 의해 절연되는 박막 패턴들을 나타내는 도면.
도 4는 단차를 가지는 유기 절연막에 의해 절연되는 박막 패턴들을 나타내는 도면.
도 5a 내지 도 5f는 본 발명의 실시예에 따른 박막 패턴의 제조방법을 나타내는 공정도.
도 6은 액정표시소자의 박막 트랜지스터 어레이 기판을 나타내는 평면도.
도 7은 도 6의 Ⅰ-Ⅰ'선을 절취하여 도시한 단면도.
도 8은 액정표시소자에 공급되는 전압들을 나타내는 파형도이다.
도 9는 도 5a 내지 도 5f에 도시된 박막 패턴의 제조방법에 의해 형성된 게이트 절연막을 포함하는 박막 트랜지스터 어레이 기판을 나타내는 단면도.
도 10a 내지 도 10e는 도 9에 도시된 박막 트랜지스터 어레이 기판의 제조방법을 나타내는 공정도.
<도면의 주요 부분에 대한 부호의 설명>
2, 102 : 기판 4,104 : 제1 박막 패턴
6 : 절연막 7 : 유기 절연막
8,108 : 제2 박막 패턴 10,110 : 제3 박막 패턴
5 : 포토레지스트 패턴 150 : 마스터 몰드용 기판
107a : 유기물질 20,120 : 스토리지 캐패시터
202 : 게이트 라인 244 : 유기 게이트 절연막
250 : 보호막 208 : 게이트 전극
206 : 박막 트랜지스터 218 : 화소전극
본 발명은 평판표시소자에 관한 것으로, 특히 포토공정을 사용하지 않고 단차를 가지는 유기물 패턴을 형성함으로써 캐패시터의 용량을 조절할 수 있는 박막 패턴의 제조방법 및 이를 이용한 평판표시소자의 제조방법에 관한 것이다.
최근의 정보화 사회에서 표시소자는 시각정보 전달매체로서 그 중요성이 어 느 때보다 강조되고 있다. 현재 주류를 이루고 있는 음극선관(Cathode Ray Tube) 또는 브라운관은 무게와 부피가 큰 문제점이 있다.
평판표시소자에는 액정표시장치(Liquid Crystal Display Device : LCD), 전계 방출 표시소자(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 전계발광소자(Electroluminescence : EL) 등이 있고 이들 대부분이 실용화되어 시판되고 있다.
이러한, 평판표시소자는 다수의 박막 패턴들을 포함하고, 각각의 박막 패턴들은 포토리쏘그래피 공정 및 식각 공정에 의해 형성된다.
이하, 도 1a 내지 도 1c는 포토리쏘그래피 공정 및 식각공정을 이용하여 박막 패턴을 형성하는 기술을 나타내는 순서도이다.
먼저, 도 1a에 도시된 바와 같이 평판표시소자용 기판(2) 상에 스퍼터링 등의 증착방법을 통해 금속층(4a)이 형성된다. 이후, 포토레지스트 도포, 노광 및 현상공정을 포함하는 포토리쏘그래피 공정이 실시됨으로써 도 1b에 도시된 바와 같이 포토레지스트 패턴(5)이 형성된다. 이 포토레지스트 패턴(5)을 마스크로 이용한 식각 공정이 실시됨으로써 도 1c에 도시된 바와 같이 제1 박막 패턴(4)이 형성된다.
이러한, 포토리쏘그래피 공정에 의해 다수의 박막 패턴들이 적층되고 각각의 박막 패턴들의 전기적인 접촉 등에 의해 박막 패턴들이 필요에 따라 전기적으로 연결되거나 전기적으로 절연된다. 여기서, 각각의 금속 박막 패턴들을 전기적으로 절연시키고자 하는 경우 절연막이 이용된다.
도 2를 참조하면, 도 1a 내지 도 1c에 의해 형성된 제1 박막 패턴(4)과 전기 적으로 분리되는 제2 박막 패턴(8)을 형성하고자 하는 경우 절연막(6)을 형성한 후 상술한 포토리쏘그래피 공정 및 식각 공정에 의해 제2 박막 패턴(8)을 형성한다.
여기서, 절연막(6)으로는 질화 실리콘(SiNx) 등의 무기 절연물질이 PECVD, 스퍼터링 등의 증착방법을 통해 적어도 2 차례이상 증착됨으로서 형성된다.
여기서, 무기 절연물질로 이루어진 절연막(6)은 하부에 위치하는 제1 박막 패턴(4)에 의해 형성되는 단차를 그대로 유지하게 함으로서 기판(2) 상의 평탄화도를 저하시키는 단점이 있다. 이러한, 무기물질의 절연막(6)의 단점을 보완하기 위해 도 3에 도시된 바와 같이 유기물질로 형성된 유기 절연막(7)을 형성하는 기술이 제안되었다. 유기 절연막(7)은 무기 절연막(6)과 달리 PECVD, 스퍼터링 등의 증착방법이 아닌 스핀코팅 또는 스핀리스 코팅 등의 코팅방법에 의해 유기물이 도포된 후 건조됨으로써 형성된다. 이러한, 유기 절연막(7)은 무기 절연막(6)과 달리 제1 박막 패턴(4)에 의한 단차를 제거할 수 있게 된다. 또한, 유기 절연막(7)은 2번의 증착공정에 의한 무기 절연막(6) 보다 제조공정이 단순하며 비용 측면에서 저렴하다.
한편, 금속 박막 패턴(또는 금속)과 금속 박막 패턴(또는 금속)이 절연물질에 의해 절연되고 각각의 금속 박막 패턴에 전류 또는 전압이 공급되면 금속 박막 패턴 사이에 기생 캐패시터가 형성된다.
즉, 제1 박막 패턴(4)과 제2 박막 패턴(8)에 전류 또는 전압이 공급되면 제1 박막 패턴(4)과 제2 박막 패턴(8) 사이에 제1 기생 캐패시터(A)가 형성된다. 또한 제3의 박막 패턴(10)이 형성되는 경우에는 제1 박막 패턴(4)과 제3 박막 패턴(10) 사이에 제2 기생캐패시터(B)가 형성된다.
이러한. 기생 캐패시터들(A,B)은 사용자의 필요에 따라 그 용량을 크게 형성하거나 작게 형성할 필요가 있다. 이를 위해 도 4에 도시된 바와 같이 유기 절연막(7)의 두께를 조절할 필요가 있다.
Figure 112005076252821-pat00001
(ε: 유전율, d : 전극 간의 거리, A : 전극 면적)
즉, 캐패시터는 수학식 1과 같이 전극 간의 거리에 반비례하므로 유기절연막(7)의 두께를 조절함으로써 기생 캐패시터의 용량을 조절할 수 있게 된다.
그러나, 도 4에 도시된 바와 같이 유기절연막(7)의 단차를 형성하고자 하는 경우에는 마스크를 이용한 포토리쏘그래피 공정이 필요하게 된다.
즉, 유기절연물질을 도포한 후 하프톤 마스크 등을 이용하여 부분적으로 유기절연물질을 노광한 후 현상함으로써 단차를 가지는 유기절연막(7)을 형성할 수 있게 된다.
그러나, 이러한 마스크를 이용한 포토리쏘그래피 공정은 노광, 현상 공정과 마스크 제작비용 등이 추가됨으로써 단차를 가지는 유기절연막(7)을 형성하는 경우 제조공정이 복잡해지고 비용이 현저히 증가되는 문제가 있다.
따라서, 본 발명의 목적은 포토공정을 사용하지 않고 단차를 가지는 유기물 패턴을 형성함으로써 캐패시터의 용량을 조절할 수 있는 박막 패턴의 제조방법 및 이를 이용한 평판표시소자의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 박막 패턴의 제조방법은 기판 상에 도전성 제1 박막 패턴을 형성하는 단계와; 제2 박막 패턴이 형성된 마스터 몰드를 형성하는 단계와; 상기 제2 박막 패턴이 형성된 마스터 몰드 상에 유기물을 도포하는 단계와; 상기 제1 박막 패턴 및 상기 기판의 표면이 상기 유기물과 접촉되도록 상기 기판과 상기 마스터 몰드를 합착하는 단계와; 상기 유기물을 경화하는 단계와; 상기 기판과 마스터 몰드를 분리하여 상기 제1 박막 패턴이 형성된 기판 상에 상기 제2 박막 패턴에 의해 단차가 형성된 유기 박막 패턴을 형성하는 단계를 포함한다.
상기 기판의 표면에너지는 상기 유기물의 표면에너지 및 상기 마스터 몰드의 표면에너지 보다 큰 것을 특징으로 한다.
상기 기판의 표면은 O2 플라즈마에 의해 친수화 처리된다.
상기 기판의 표면에너지는 70~100 mN/m 정도이다.
상기 마스터 몰드 상에 도포되는 유기물은 액상고분자 전구체 형태의 레진으로써 아크릴레이트(Acrlate)계 모노머(monomer)와 포스핀 옥사이드(phosphine oxide) 및 케톤(ketone) 중 적어도 어느 하나의 광개시제를 포함한다.
상기 유기물 내에서 아크릴레이트(Acrlate)계 모노머(monomer)의 함유량은 90~98% 정도이고, 상기 포스핀 옥사이드(phosphine oxide) 및 케톤(ketone) 중 적어도 어느 하나의 함유량은 2~10% 정도이다.
상기 유기물의 표면에너지는 20~45 mN/m 정도이다.
상기 마스터 몰드의 표면은 CF4 플라즈마 또는 SF6 플라즈마 중 어느 하나에 의해 소수화 처리된다.
상기 마스터 몰드의 표면에너지는 15~40 mN/m 정도이다.
상기 유기물의 아크릴레이트(Acrlate)계 모노머(monomer)는 친수성이다.
상기 제2 박막 패턴이 형성된 마스터 몰드 상에 유기물을 도포 한 후, 상기 유기물의 표면에 점착제를 형성하는 단계를 더 포함한다.
본 발명에 따른 평판표시소자의 제조방법은 기판 상에 게이트 라인, 상기 게이트 라인과 접촉되는 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계와; 소정의 박막 패턴을 구비하는 마스터 몰드를 마련하는 단계와; 상기 박막 패턴이 형성된 마스터 몰드 상에 유기물을 도포하는 단계와; 상기 게이트 패턴 및 상기 기판의 표면이 상기 유기물과 접촉됨과 아울러 상기 박막 패턴과 상기 게이트 라인이 마주보도록 상기 기판과 상기 마스터 몰드를 합착하는 단계와; 상기 유기물을 경화하는 단계와; 상기 기판 및 마스터 몰드를 분리하여 상기 기판 상에 상기 게이트 라인과 중첩되는 영역에서 상대적으로 작은 두께를 가지는 유기 게이트 절연막을 형성하는 단계를 포함한다.
상기 기판의 표면에너지는 상기 유기물의 표면에너지 및 상기 마스터 몰드의 표면에너지 보다 큰 것을 특징으로 한다.
상기 기판의 표면은 O2 플라즈마에 의해 친수화 처리된다.
상기 유기 게이트 절연막 상에 반도체 패턴을 형성하는 단계와; 상기 반도체 패턴 상에 소스전극 및 드레인 전극, 상기 게이트 라인과 교차되는 데이터 라인을 형성하는 단계와; 상기 드레인 전극을 노출시키는 접촉홀을 가지는 보호막을 형성하는 단계와; 상기 접촉홀을 통해 상기 드레인 전극과 접촉되며 상기 상대적으로 낮은 두께를 가지는 유기 게이트 절연막을 사이에 두고 상기 게이트 라인과 스토리지 캐패시터를 이루는 화소전극을 형성하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5a 내지 도 10e 를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5a 내지 도 5f는 본 발명에 따른 박막 패턴의 제조방법 특히, 단차를 가지는 유기물 패턴의 형성방법을 나타내는 도면이다.
먼저, 종래 도 1a 내지 도 1c에 설명한 포토리쏘그래피 공정 및 식각 공정과 동일한 공정에 의해 도 5a에 도시된 바와 같이, 기판(102) 상에 제1 박막 패턴(104)이 형성된다.
이후, 도 5b에 도시된 바와 같이 제1 박막 패턴(104)이 형성된 기판(102)과 별도로 최종 형성하고자 하는 유기물 패턴에서 상대적으로 낮은 높이를 가질 영역 과 대응되는 영역에 제2 박막 패턴(152)이 위치하는 마스터 몰드(150)를 마련한다.
여기서, 마스터 몰드(150)는 글래스(glass)로 형성될 수 있다.
이후, 제1 박막 패턴(104)이 형성된 기판(102)에 형성하고자 하는 유기물 패턴을 위한 유기물질(107a)을 마스터 몰드(150)에 도포한다. 여기서, 유기물질(107a)은 광경화성 또는 열경화성 유기물이 이용된다. 이후, 도 5c에 도시된 바와 같이 유기물질(107a)과 제1 박막 패턴(104)이 서로 마주보는 방향으로 기판(102)이 마스터 몰드(150) 상에 정렬된다.
이후, 도 5d에 도시된 바와 같이 제1 박막 패턴(104)이 형성된 기판(102)을 유기물질(107a)에 접촉시킨다.
이후, 자외선(UV)을 이용한 광경화 또는 열경화(써멀 큐어링 : thermal curing) 공정에 의해 유기물질(107a)을 경화시킨다. 이후, 기판(102)을 마스터 몰드(150)와 분리시킨다. 이때, 도 5e에 도시된 바와 같이 유기물질(107a)이 기판(102) 상에 부착되게 된다. 이에 따라, 기판(102) 상에 단차를 가지는 유기물 패턴 즉, 단차를 가지는 유기 박막 패턴(107)이 형성될 수 있게 된다.
이후, 포토리쏘그래피 공정 등 기타의 공정 등이 실시됨으로써 도 5f에 도시된 바와 같이 유기 절연막(107) 상에 제2 또는 제3 박막 패턴들(108,110)이 형성된다.
상술한 바와 같이, 본 발명에 따른 단차를 가지는 유기 박막 패턴은 포토공정이 아닌 마스터 몰드라는 별도의 장비를 이용함과 아울러 후술하는 표면에너지의 차이를 이용하여 형성될 수 있다.
이하, 도 5a 내지 도 5f에 도시된 단차를 가지는 유기 박막 패턴(107)을 형성할 수 있는 기술적인 원리와 그에 따른 기술 구현이 가능한 조건에 대하여 구체적으로 설명한다.
먼저, 도 5d에서 유기물질(107a)이 마스터 몰드(150)에서 분리되어 제1 박막 패턴(104)이 형성된 기판(102)으로 부착되려면, 기판(102)의 표면에너지(γ1)는 유기물질(107a)의 표면에너지(γ2) 및 마스터 몰드(150)의 표면에너지(γ3) 보다 커야 한다. (γ1>γ2, γ1>γ3)
여기서, 표면에너지(γ)는 공기와 계면을 이루기 위한 에너지를 말하며, 표면에너지(γ)가 높은 물질은 공기와 계면을 이루기 어려우며 자신과 접촉되는 액상 또는 고상 등의 상대면의 표면에너지(γ)가 낮을수록 그 상대면과 계면을 이루려는 성질이 강하다. 즉, 표면에너지(γ)가 높은 물질은 그의 표면에 표면에너지(γ)가 낮은 유동성 물질을 도포하게 되면 그 유동성 물질이 넓게 퍼질 수 있게 된다. 또한, 표면에너지(γ)가 낮은 물질은 상대물질과 계면을 이루기가 쉽지 않으므로 상대물질과의 분리가 용이하게 되고 공기와의 접촉성질이 강하다.
상술한 특성을 나타내는 표면에너지(γ)의 차이를 이용하여 표면에너지(γ)가 낮은 마스터 몰드(150)로부터 유기물질(107a)이 쉽게 분리될 수 있게 된다. 이와 반대로, 상대적으로 표면에너지(γ)가 높은 기판(102)은 상대적으로 표면에너지(γ)가 작은 유기물질(107a)과 계면을 이루려는 성질이 강하게 된다. 즉, 유기물질(107a)과 계면을 이루려는 성질이 강하다는 의미는 곧 서로 점착하려는 점착력이 강하게 됨을 의미한다.
따라서, 본원발명은 이러한 표면에너지(γ)의 성질을 이용하여 포토 공정 아닌 성형 공정을 이용하여 단차를 가지는 유기 박막 패턴을 형성할 수 있게 된다.
이를 위해, 기판(102)의 표면에너지는 70 mN/m 이상이어야 한다.(여기서, mN/m 단위는 mJ/m2로 환산하여 표현할 수 도 있다.) 일반적으로 글래스(glass) 기판의 경우 표면에너지는 100 mN/m 이상의 값을 가진다. 그러나, 만일 40 mN/m 이하의 표면에너지를 가지는 기판을 이용하는 경우 O2 플라즈마 처리 등을 통하여 표면에너지가 70 mN/m 이상이 되도록 한다. 즉, 친수성의 정도는 곧 표면에너지와 비례 관계를 가지게 됨으로써 O2 플라즈마 처리를 통해 기판(102)을 친수화시킴과 아울러 70 mN/m 이상의 표면에너지를 가지게 할 수 있게 된다.
마스터 몰드(150)로 기판을 이용하는 경우 표면에너지는 제1 박막 패턴(104)이 형성된 기판(102)의 표면에너지보다 상대적으로 작아야 한다. 이를 위해 마스터 몰드용 기판(150)은 불소(F)를 함유하는 CF4 및 SF6 플라즈마 처리를 통해 표면을 소수화시킴으로써 표면에너지를 15~40 mN/m 정도로 낮출수 있게 된다.
유기물질(107a)은 액상고분자 전구체 형태의 레진(resin)이어야 하며, 그의 표면에너지는 제1 박막 패턴(104)이 형성된 기판(102)의 표면에너지보다 상대적으로 작아야 한다. 여기서, 액상고분자 전구체 형태의 레진은 아크릴레이트(Acrlate)계 모노머(monomer)에 포스핀 옥사이드(phosphine oxide) 및 케톤(ketone) 중 적어도 어느 하나의 광개시제가 첨가됨으로써 제조된다. 좀더 구체적으로는 아크릴레이트(Acrlate)계 모노머(monomer)가 90~98% 정도 함유되고, 포스핀 옥사이드 (phosphine oxide) 및 케톤(ketone) 중 적어도 어느 하나가 2~10% 정도 함유된다.
이러한, 액상고분자 전구체 형태의 레진은 20~44 mN/m 정도의 표면에너지 값을 갖는다.
이에 따라, 기판의 표면에너지(γ1), 유기물질의 표면에너지(γ2), 마스터 몰드(150)의 표면에너지(γ3)는 γ1>γ2, γ1>γ3 의 관계를 가지게 된다.
그 결과, 도 5d에서 표면에너지가 상대적으로 가장 큰 기판(102)과 유기물질(107a)과의 점착력이 증가되고, 유기물질(107a)과 마스터 몰드(150) 간의 점착력은 저하됨으로써 유기물질(107a)이 제1 박막 패턴(104)이 형성된 기판(102)에 부착될 수 있게 된다.
상술한 표면에너지 이외에 계면 면적에 따른 조건이 추가될 수 도 있다.
즉, 마스터 몰드(150) 상의 유기물질(107a)이 기판(102) 상으로 전달될 수 있도록 하기 위해서는 수학식 2를 만족해야 한다.
A23(γ2 + γ3 - γ23) < A12(γ2 + γ1 - γ12)
(A23 : 유기물질과 마스터 몰드용 기판과의 접촉면적, A12 : 유기물질과 기판과의 접촉면적, γ23 : 유기물질과 마스터 몰드용 기판간의 상호 표면에너지, γ12 : 기판과 유기물질간의 상호 표면에너지)
여기서, A23는 마스터 몰드용 기판(150) 상에 형성된 제2 박막 패턴(104)의 개수가 많아지게 되면 그 만큼 접촉 면적은 넓어지게 되고, A12 또한 기판(102) 상의 제1 박막 패턴(104)의 개수가 많아지게 되면 그 만큼 접촉 면적은 넓어지게 된 다. 결과적으로 A23 및 A12는 각각의 박막 패턴의 개수에 따라 달라지게 된다.
따라서, 상기 수학식 2의 만족 여부는 A23 및 A12 값에 의해 달라질 수 있으므로 다음과 같이 경우를 나누어서 살펴본다.
먼저, A23 ≤ A12는 또는 A23/A12 < 1.5 인 경우에는 γ23를 증가시키고 γ12를 감소하는 방향으로 설계하여야 한다. 여기서, γ23를 증가시킨다는 의미는 유기물질(107a)과 마스터 몰드용 기판(150) 과의 반발력을 증가시키는 것이고, γ12를 감소시킨다는 의미는 유기물질(107a)과 마스터 몰드용 기판(150) 과의 점착력을 증가시키는 것이다. 여기서, 기판(102)은 친수성이고 마스터 몰드(150)는 소수성이므로 친수성 유기물질(107a)을 이용하는 경우 γ23는 증가되고 γ12는 감소될 수 있게 된다.
결과적으로, A23 ≤ A12는 또는 A23/A12 < 1.5 인 경우에는 유기물질(107a)의 친수성 정도를 조절함으로써 수학식 1을 만족시킬 수 있게 된다. 친수성 유기물질(107a)은 친수성 아킬레이트 모토머를 이용함으로서 유기물질(107a)을 친수화시킬 수 있게 된다. 또는 O2 플라즈마 처리를 함으로써 유기물질(107a)의 표면을 친수화할 수 도 있다.
다음으로, A23/A12 > 1.5 인 경우에는 수학식 식을 만족하기가 다소 곤란할 수 있다. 이 경우에는 유기물질(107a) 표면에 스프레이 또는 코팅 방식 등을 이용하여 프라이머 등의 점착물질을 형성시킨다. 이에 따라, 유기물질(107a)은 제1 박막 패턴(104)이 형성된 기판(102) 상에 접착시킬 수 있게 된다.
그 결과, 제1 박막 패턴(104)이 형성된 기판(102) 상에 단차를 가지는 유기 박막 패턴(107)을 형성할 수 있게 된다.
이하, 도 6 내지 도 10e를 참조하여, 상술한 방식에 의해 형성된 단차를 가지는 유기 박막 패턴의 제조방법이 액정표시패널의 박막 트랜지스터 어레이 기판에 이용될 수 있음을 설명한다.
먼저, 도 6 통상의 박막 트랜지스터 어레이 기판을 도시한 평면도이고, 도 7은 도 1에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 6 및 도 7에 도시된 박막 트랜지스터 어레이 기판은 하부기판(242) 위에 유기 게이트 절연막(244)을 사이에 두고 교차하게 형성된 게이트 라인(202) 및 데이터 라인(204)과, 그 교차부마다 형성된 박막 트랜지스터(Thin Film Transistor ; 이하 "TFT"라 함)(206)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(218)을 구비한다. 그리고, TFT 어레이 기판은 화소전극(218)과 이전단 게이트 라인(202)의 중첩부에 형성된 스토리지 캐패시터(220)를 구비한다.
TFT(206)는 게이트 라인(202)에 접속된 게이트 전극(208)과, 데이터 라인(204)에 접속된 소스 전극(210)과, 화소 전극(218)에 접속된 드레인 전극(212)과, 게이트 전극(208)과 중첩되고 소스 전극(210)과 드레인 전극(212) 사이에 채널을 형성하는 활성층(214)을 구비한다. 활성층(214)은 데이터 라인(204), 소스 전극(210) 및 드레인 전극(212)과 중첩되게 형성되고 소스 전극(210)과 드레인 전극(212) 사이의 채널부를 더 포함한다. 활성층(214) 위에는 데이터 라인(204), 소스 전극(210) 및 드레인 전극(212)과 오믹접촉을 위한 오믹접촉층(248)이 더 형성된다. 여기서, 활성층(214) 및 오믹접촉층(248)을 반도체 패턴(247)이라 명명한다.
이러한 TFT(206)는 게이트 라인(202)에 공급되는 게이트 신호에 응답하여 데이터 라인(204)에 공급되는 화소전압 신호가 화소 전극(218)에 충전되어 유지되게 한다.
화소전극(218)은 보호막(250)을 관통하는 접촉홀(216)을 통해 TFT(206)의 드레인 전극(212)과 접속된다. 화소 전극(218)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 TFT 어레이 기판과 컬러필터 어레이 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소전극(218)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(220)는 전단 게이트라인(202)과 화소전극(218)의해 형성된다. 게이트라인(202)과 화소전극(218) 사이에는 유기 게이트 절연막(244) 및 보호막(250)이 위치하게 된다. 이러한 스토리지 캐패시터(220)는 화소 전극(218)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 유지되도록 도움을 주게 된다.
이러한, TFT 어레이 기판은 TFT(106)의 게이트 전극(208)에 도 8에 도시된 바와 같이 게이트 전압(Vg)이 공급되며, 소스전극(210)에는 데이터 전압(Vd)이 공급된다. TFT(206)의 게이트 전극(208)에 TFT(206)의 문턱전압 이상의 게이트 전압(Vg)이 인가되면 소스전극(210)과 드레인 전극(212) 사이에 채널이 형성되면서 데이터 전압(Vd)이 TFT의 소스전극(210)과 드레인 전극(212)을 경유하여 액정셀(Clc) 과 스토리지 캐패시터(220)(Cst)에 충전된다.
여기서, 데이터전압(Vd)과 액정셀(Clc)에 충전되는 전압(Vlc)의 차인 피드 쓰로우 전압(Feed Through Voltage ; △Vp)은 아래의 수학식 3으로 정의된다.
Figure 112005076252821-pat00002
여기서, Cgd는 TFT의 게이트전극과 드레인전극사이에 형성되는 기생캐패시터이고, △Vg는 Vgh 전압과 Vgl 전압의 차전압이다.
이러한, 피드 쓰로우 전압(△Vp)은 플리커 등의 잔상을 나타나게 하는 등 화질 저하의 요인이 되고 있다. 이에 따라, 수학식 3에 의해 피드 쓰로우 전압(△Vp)을 최소화 하기 위해 스토리지 캐패시터(120) 용량(Cst)을 최대화함으로써 화질저하를 감소시킬 수 있게 된다.
여기서, 스토리지 캐패시터(120) 용량(Cst)은 수학식 1에 의해 전극 면적(A)에 비례하고, 전극 간의 길이에 반비례한다. 이때, 스토리지 캐패시터(120) 용량(Cst)을 높이기 위하여 전극의 면적을 넓이게 되면 개구율이 감소되는 문제가 있다.
결국, 면적은 고정시키고 전극 간의 길이를 작게 함으로써 스토리지 캐패시터(120) 용량(Cst)을 최대화할 수 있게 된다.
여기서, 본원발명에서 제안된 단차를 가지는 유기물 패턴 형성방법을 이용하여 도 9에 도시된 바와 같이 스토리지 캐패시터(220)에서 단차를 가지는 유기 게이 트 절연막(244)을 형성한다. 이에 따라, 스토리지 캐패시터(220)를 이루는 화소전극(218)과 게이트 라인(102) 간의 거리를 좁힐 수 있게 됨으로써 스토리지 캐패시터(220) 용량(Cst)을 최대화할 수 있게 된다.
그 결과, 피드 쓰로우 전압(△Vp)을 최소화됨으로써 화질저하를 감소시킬 수 있게 된다.
이하, 도 10a 내지 도 10d를 이용하여 도 7에 도시된 박막 트랜지스터 어레이 기판의 형성방법을 설명하면 다음과 같다.
먼저, 하부기판(242) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형성된 후 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝됨으로써 도 10a에 도시된 바와 같이, 게이트라인(202), 게이트전극(208)을 포함하는 게이트 패턴들이 형성된다.
이후, 도 5a 내지 도 5f에 도시된 박막 패턴의 형성방법을 이용하여 도 10b에 도시된 바와 같이 게이트 라인(202)과 중첩되는 영역에서 상대적으로 낮은 두께를 가지는 단차진 유기 게이트 절연막(244)을 형성한다. 즉, 도 10a에서의 게이트 라인(202), 게이트 전극(208)은 도 5a에서의 제1 박막 패턴(104)과 대응되고, 도 5f에 도시된 유기 게이트 절연막(244)은 단차진 유기 박막 패턴(107)과 대응되게 된다. 이를 제외하고는 유기 게이트 절연막(244)의 형성방법은 도 5a 내지 도 5f와 동일한 방식에 의해 형성됨으로 이하 상세한 설명은 생략하기로 한다.
유기 게이트 절연막(244)이 형성된 하부기판(242) 상에 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다.
소스/드레인 금속층 위에 회절 마스크를 이용한 포토리쏘그래피 공정 및 식각공정 등을 이용하여 도 10c에 도시된 바와 같이 데이터 라인(미도시), 소스 전극(210), 드레인 전극(212)을 포함하는 소스/드레인 패턴과, 소스 드레인 패턴 하부에 오믹접촉층(248)과 활성층(214)을 포함하는 반도체 패턴(247)이 형성된다.
한편, 반도체 패턴(247)은 별도의 마스크 공정을 이용하여 소스/드레인 패턴과는 별개로 형성될 수 도 있다.
소스/드레인 패턴들이 형성된 유기 게이트 절연막(244) 상에 PECVD 등의 증착방법으로 보호막(250)이 전면 형성된 후 포토리쏘그래피 공정과 식각공정으로 패터닝됨으로써 도 10d에 도시된 바와 같이 접촉홀(216)이 형성된다. 접촉홀(216)은 보호막(250)을 관통하여 드레인 전극(212)이 노출되게 형성된다.
보호막(250) 상에 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된 후 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패터닝됨으로써 도 10e에 도시된 바와 같이 화소전극(218)이 형성된다. 화소전극(218)은 접촉홀(216)을 통해 드레인 전극(212)과 전기적으로 접속된다. 또한, 화소전극(218)는 유기 게이트 절연막(244) 중 상대적으로 낮은 두께를 가지는 영역 및 보호막(250)을 사이에 두고 전단 게이트 라인(202)과 중첩되게 형성됨으로써 스토리지 캐패시터(220)를 구성한다.
한편, 본 발명에 따른 박막 패턴의 제조방법은 액정표시소자(LCD)에 한정하지 않고 전계 방출 표시소자(FED), 플라즈마 디스플레이 패널(PDP) 및 전계발광소자(EL) 등 어떠한 표시소자의 공정에 이용될 수 있다.
상술한 바와 같이, 본 발명에 따른 평판표시소자의 방법은 포토공정이 아닌 별도의 마스터 몰드 및 물질간의 표면에너지를 이용하여 단차를 가지는 유기물 패턴을 형성할 수 있다. 이에 따라, 캐패시터의 용량을 조절할 수 있게 된다.
또한, 이러한 단차진 유기물 패턴은 박막 트랜지스터 얼이 기판에서 스토리지 캐패시터에 이용될 수 있게 됨으로써 스토리지 캐패시터의 용량을 최대화할 수 있으며 화질을 개선시킬 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (23)

  1. 기판 상에 도전성 제1 박막 패턴을 형성하는 단계와;
    제2 박막 패턴이 형성된 마스터 몰드를 형성하는 단계와;
    상기 제2 박막 패턴이 형성된 마스터 몰드 상에 유기물을 도포하는 단계와;
    상기 제1 박막 패턴 및 상기 기판의 표면이 상기 유기물과 접촉되도록 상기 기판과 상기 마스터 몰드를 합착하는 단계와;
    상기 유기물을 경화하는 단계와;
    상기 기판과 마스터 몰드를 분리하여 상기 제1 박막 패턴이 형성된 기판 상에 상기 제2 박막 패턴에 의해 단차가 형성된 유기 박막 패턴을 형성하는 단계를 포함하며,
    상기 기판의 표면을 O2 플라즈마에 의해 친수화 처리하는 단계를 더 포함하여 이루어져, 상기 기판의 표면에너지가 상기 유기물의 표면에너지와 마스터 몰드의 표면에너지보다 큰 것을 특징으로 하는 박막 패턴의 제조방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 기판의 표면에너지는 70~100 mN/m 정도인 것을 특징으로 하는 박막 패턴의 제조방법.
  5. 제 1 항에 있어서,
    상기 마스터 몰드 상에 도포되는 유기물은 액상고분자 전구체 형태의 레진으로써 아크릴레이트(Acrlate)계 모노머(monomer)와 포스핀 옥사이드(phosphine oxide) 및 케톤(ketone) 중 적어도 어느 하나의 광개시제를 포함하는 것을 특징으로 하는 박막 패턴의 제조방법.
  6. 제 5 항에 있어서,
    상기 유기물 내에서 아크릴레이트(Acrlate)계 모노머(monomer)의 함유량은 90~98% 정도이고, 상기 포스핀 옥사이드(phosphine oxide) 및 케톤(ketone) 중 적어도 어느 하나의 함유량은 2~10% 정도인 것을 특징으로 하는 박막 패턴의 제조방법.
  7. 제 1 항에 있어서,
    상기 유기물의 표면에너지는 20~45 mN/m 정도인 것을 특징으로 하는 박막 패턴의 제조방법.
  8. 제 1 항에 있어서,
    상기 마스터 몰드의 표면은 CF4 플라즈마 또는 SF6 플라즈마 중 어느 하나에 의해 소수화 처리된 것을 특징으로 하는 박막 패턴의 제조방법.
  9. 제 1 항에 있어서,
    상기 마스터 몰드의 표면에너지는 15~40 mN/m 정도인 것을 특징으로 하는 박막 패턴의 제조방법.
  10. 제 6 항에 있어서,
    상기 유기물의 아크릴레이트(Acrlate)계 모노머(monomer)는 친수성인 것을 특징으로 하는 박막 패턴의 제조방법.
  11. 제 1 항에 있어서,
    상기 제2 박막 패턴이 형성된 마스터 몰드 상에 유기물을 도포 한 후, 상기 유기물의 표면에 점착제를 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 패턴의 제조방법.
  12. 기판 상에 게이트 라인, 상기 게이트 라인과 접촉되는 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계와;
    소정의 박막 패턴을 구비하는 마스터 몰드를 마련하는 단계와;
    상기 박막 패턴이 형성된 마스터 몰드 상에 유기물을 도포하는 단계와;
    상기 게이트 패턴 및 상기 기판의 표면이 상기 유기물과 접촉됨과 아울러 상기 박막 패턴과 상기 게이트 라인이 마주보도록 상기 기판과 상기 마스터 몰드를 합착하는 단계와;
    상기 유기물을 경화하는 단계와;
    상기 기판 및 마스터 몰드를 분리하여 상기 기판 상에 상기 게이트 라인과 중첩되는 영역에서 상대적으로 작은 두께를 가지는 유기 게이트 절연막을 형성하는 단계를 포함하며,
    상기 기판의 표면을 O2 플라즈마에 의해 친수화 처리하는 단계를 더 포함하여 이루어져, 상기 기판의 표면에너지가 상기 유기물의 표면에너지와 마스터 몰드의 표면에너지보다 큰 것을 특징으로 하는 평판표시소자의 제조방법.
  13. 삭제
  14. 삭제
  15. 제 12 항에 있어서,
    상기 기판의 표면에너지는 70~100 mN/m 정도인 것을 특징으로 하는 평판표시소자의 제조방법.
  16. 제 12 항에 있어서,
    상기 마스터 몰드 상에 도포되는 유기물은 액상고분자 전구체 형태의 레진으로써 아크릴레이트(Acrlate)계 모노머(monomer)와 포스핀 옥사이드(phosphine oxide) 및 케톤(ketone) 중 적어도 어느 하나의 광개시제를 포함하는 것을 특징으로 하는 평판표시소자의 제조방법.
  17. 제 16 항에 있어서,
    상기 유기물 내에서 아크릴레이트(Acrlate)계 모노머(monomer)의 함유량은 90~98% 정도이고, 상기 포스핀 옥사이드(phosphine oxide) 및 케톤(ketone) 중 적어도 어느 하나의 함유량은 2~10% 정도인 것을 특징으로 하는 평판표시소자의 제조방법.
  18. 제 12 항에 있어서,
    상기 유기물의 표면에너지는 20~45 mN/m 정도인 것을 특징으로 하는 평판표시소자의 제조방법.
  19. 제 12 항에 있어서,
    상기 마스터 몰드의 표면은 CF4 플라즈마 또는 SF6 플라즈마 중 어느 하나에 의해 소수화 처리된 것을 특징으로 하는 평판표시소자의 제조방법.
  20. 제 12 항에 있어서,
    상기 마스터 몰드의 표면에너지는 15~40 mN/m 정도인 것을 특징으로 하는 평판표시소자의 제조방법.
  21. 제 17 항에 있어서,
    상기 유기물의 아크릴레이트(Acrlate)계 모노머(monomer)는 친수성인 것을 특징으로 하는 평판표시소자의 제조방법.
  22. 제 12 항에 있어서,
    상기 박막 패턴이 형성된 마스터 몰드 상에 유기물을 도포 한 후, 상기 유기물의 표면에 점착제를 형성하는 단계를 더 포함하는 것을 특징으로 하는 평판표시소자의 제조방법.
  23. 제 12 항에 있어서,
    상기 유기 게이트 절연막 상에 반도체 패턴을 형성하는 단계와;
    상기 반도체 패턴 상에 소스전극 및 드레인 전극, 상기 게이트 라인과 교차되는 데이터 라인을 형성하는 단계와;
    상기 드레인 전극을 노출시키는 접촉홀을 가지는 보호막을 형성하는 단계와;
    상기 접촉홀을 통해 상기 드레인 전극과 접촉되며 상기 상대적으로 낮은 두께를 가지는 유기 게이트 절연막을 사이에 두고 상기 게이트 라인과 스토리지 캐패시터를 이루는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 평판표시소자의 제조방법.
KR1020050129702A 2005-12-26 2005-12-26 박막 패턴의 제조방법 및 이를 이용한 평판표시소자의제조방법 KR101157983B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050129702A KR101157983B1 (ko) 2005-12-26 2005-12-26 박막 패턴의 제조방법 및 이를 이용한 평판표시소자의제조방법
US11/494,632 US7544069B2 (en) 2005-12-26 2006-07-28 Method for fabricating thin film pattern and method for fabricating flat panel display device using the same
JP2006207623A JP4584881B2 (ja) 2005-12-26 2006-07-31 薄膜パターンの製造方法及びこれを用いる平板表示素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050129702A KR101157983B1 (ko) 2005-12-26 2005-12-26 박막 패턴의 제조방법 및 이를 이용한 평판표시소자의제조방법

Publications (2)

Publication Number Publication Date
KR20070068035A KR20070068035A (ko) 2007-06-29
KR101157983B1 true KR101157983B1 (ko) 2012-06-25

Family

ID=38192377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050129702A KR101157983B1 (ko) 2005-12-26 2005-12-26 박막 패턴의 제조방법 및 이를 이용한 평판표시소자의제조방법

Country Status (3)

Country Link
US (1) US7544069B2 (ko)
JP (1) JP4584881B2 (ko)
KR (1) KR101157983B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432574B1 (ko) * 2008-04-30 2014-08-22 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US8101519B2 (en) * 2008-08-14 2012-01-24 Samsung Electronics Co., Ltd. Mold, manufacturing method of mold, method for forming patterns using mold, and display substrate and display device manufactured by using method for forming patterns
KR101492071B1 (ko) * 2008-09-19 2015-02-10 삼성전자 주식회사 나노 임프린트를 이용한 패턴 성형방법과 패턴 성형을 위한몰드 제작방법
KR101015357B1 (ko) 2009-08-20 2011-02-16 삼성모바일디스플레이주식회사 정전파괴 방지구조를 갖는 마스터 글래스
CN102214803B (zh) * 2011-05-20 2013-07-17 电子科技大学 一种光电子器件的封装方法
TWI595621B (zh) 2012-07-03 2017-08-11 元太科技工業股份有限公司 畫素結構及其製造方法
KR101963886B1 (ko) * 2017-03-16 2019-04-01 한국생산기술연구원 잉크젯 인쇄를 이용한 미세 전극 제작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1073807A (ja) * 1996-04-15 1998-03-17 Canon Inc 配線基板、その製造方法、液晶素子、その製造方法及び配線基板の製造装置
KR20030075971A (ko) * 2002-03-22 2003-09-26 이홍희 유기 전자 소자의 박막 패턴 형성 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214974A (ja) * 1997-01-28 1998-08-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6955767B2 (en) * 2001-03-22 2005-10-18 Hewlett-Packard Development Company, Lp. Scanning probe based lithographic alignment
DE10126860C2 (de) * 2001-06-01 2003-05-28 Siemens Ag Organischer Feldeffekt-Transistor, Verfahren zu seiner Herstellung und Verwendung zum Aufbau integrierter Schaltungen
JP4222272B2 (ja) * 2001-12-17 2009-02-12 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2003309344A (ja) * 2002-04-18 2003-10-31 Dainippon Printing Co Ltd 導電性パターン基材の製造方法
US7964439B2 (en) * 2002-12-20 2011-06-21 The Trustees Of Princeton University Methods of fabricating devices by transfer of organic material
JP4554180B2 (ja) * 2003-09-17 2010-09-29 ソニー株式会社 薄膜半導体デバイスの製造方法
US20060108905A1 (en) * 2004-11-25 2006-05-25 Samsung Electronics Co., Ltd. Mold for fabricating barrier rib and method of fabricating two-layered barrier rib using same
KR101050588B1 (ko) * 2004-11-30 2011-07-19 삼성전자주식회사 유기절연막 패턴형성 방법
KR101137865B1 (ko) * 2005-06-21 2012-04-20 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조방법 및 이를 이용한 박막트랜지스터 기판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1073807A (ja) * 1996-04-15 1998-03-17 Canon Inc 配線基板、その製造方法、液晶素子、その製造方法及び配線基板の製造装置
KR20030075971A (ko) * 2002-03-22 2003-09-26 이홍희 유기 전자 소자의 박막 패턴 형성 방법

Also Published As

Publication number Publication date
US7544069B2 (en) 2009-06-09
JP2007178995A (ja) 2007-07-12
US20070145004A1 (en) 2007-06-28
KR20070068035A (ko) 2007-06-29
JP4584881B2 (ja) 2010-11-24

Similar Documents

Publication Publication Date Title
KR101157983B1 (ko) 박막 패턴의 제조방법 및 이를 이용한 평판표시소자의제조방법
CA2178232C (en) Lcd with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
US7465612B2 (en) Fabricating method for thin film transistor substrate and thin film transistor substrate using the same
US7486372B2 (en) Substrate, liquid crystal display device, and method of manufacturing the same
US8797472B2 (en) TFT-LCD array substrate and manufacturing method thereof
US6359672B2 (en) Method of making an LCD or X-ray imaging device with first and second insulating layers
US20100140623A1 (en) Array substrate for display device and method of fabricating the same
US20020168804A1 (en) Electronic devices comprising thin film transistors
US20110019117A1 (en) Tft-lcd array substrate and manufacturing method thereof
US8278161B2 (en) Method for fabricating a thin film transistor array substrate with a thinned protective film over a storage capacitor
JP2008016806A (ja) 薄膜トランジスタ及びその製造方法、並びにディスプレイ素子
US20020085149A1 (en) Liquid crystal display device and method for manufacturing the same
KR100521818B1 (ko) 액티브 매트릭스 기판 및 그 제조 방법
US20060079038A1 (en) Method of fabricating an electronic device
KR20030029102A (ko) 박막 트랜지스터를 포함하는 전자 디바이스
KR20080110124A (ko) 액정표시패널 및 그 제조방법
US6930733B2 (en) Liquid crystal display device and fabrication method thereof
US7920246B2 (en) LCD device including semiconductor of nano material and method for fabricating the same
US20070229722A1 (en) Pixel structure and liquid crystal display panel thereof
KR101142981B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101686105B1 (ko) 박막트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 8