JP2004241397A - 薄膜トランジスタおよびその製造方法 - Google Patents

薄膜トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2004241397A
JP2004241397A JP2003015392A JP2003015392A JP2004241397A JP 2004241397 A JP2004241397 A JP 2004241397A JP 2003015392 A JP2003015392 A JP 2003015392A JP 2003015392 A JP2003015392 A JP 2003015392A JP 2004241397 A JP2004241397 A JP 2004241397A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
thin film
surface
substrate
forming
formed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003015392A
Other languages
English (en)
Inventor
Ritsu Saito
Takehiro Yamashita
雄大 山下
律 斉藤
Original Assignee
Dainippon Printing Co Ltd
大日本印刷株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642Vertical transistors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L51/00Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof
    • H01L51/0001Processes specially adapted for the manufacture or treatment of devices or of parts thereof
    • H01L51/0021Formation of conductors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L51/00Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof
    • H01L51/05Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof specially adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential- jump barrier or surface barrier multistep processes for their manufacture
    • H01L51/0504Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof specially adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential- jump barrier or surface barrier multistep processes for their manufacture the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or swiched, e.g. three-terminal devices
    • H01L51/0508Field-effect devices, e.g. TFTs
    • H01L51/0512Field-effect devices, e.g. TFTs insulated gate field effect transistors
    • H01L51/0541Lateral single gate single channel transistors with non inverted structure, i.e. the organic semiconductor layer is formed before the gate electode
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/84Manufacture, treatment, or detection of nanostructure
    • Y10S977/887Nanoimprint lithography, i.e. nanostamp

Abstract

【課題】サブミクロンオーダーの半導体チャネル層形成能力をもつパターニング方法により作製された薄膜トランジスタの提供、および大面積化に対応でき量産性のある製造方法を提供する。
【解決手段】微細加工された凹凸面2を有する基板1上に形成された薄膜トランジスタであって、その凹凸面2の隣接する凸部にソースとドレインを形成し、その凸部間の凹部領域にチャネルとゲートを形成することにより、上記課題を解決した。このときの凹部領域は、凹部底面からその上方に向かって、ゲート電極5、ゲート絶縁膜6、半導体チャネル層7の順で積層される。この薄膜トランジスタにおいては、凹凸面が硬化性樹脂で形成されていること、薄膜トランジスタを構成する半導体が多結晶シリコン等の半導体または有機半導体材料で形成されていること、記基板がガラス、プラスチックまたはそれらの複合材からなることが好ましい。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、凹凸面を有する基板上に薄膜半導体及び絶縁材料が形成された電界効果型薄膜トランジスタおよびその製造方法に関するものである。
【0002】
【従来の技術】
一般に、薄膜トランジスタ(TFT)を製造する際には、必要なパターンを基板上に転写するための露光装置が使用される。この露光装置は、微細なパターンを基板上に転写するための露光光学系、マスクと基板を高精度に位置合わせするためのアライメント系、マスクと基板を自動的に搬送する自動搬送系などより構成される。そうした露光装置が使用される露光処理の前には、所定の感光度を有するレジスト薄膜が基板上に形成される。
【0003】
近年、液晶表示装置においては、表示精度を高精細化したり低消費電力で駆動したりすることにより、液晶表示装置を高性能化する試みがなされている。そして、この液晶表示装置の高性能化が進むのに従って、液晶画面に形成されるTFTの精度はサブミクロン(<1μm)の単位にまで至っており、広面積領域における微細加工の必要性がより強く求められてきている。
【0004】
このような微細加工を実現するためには、要求される精密度に応じた露光技術が必要不可欠であることは勿論であるが、このような精密度を全て充分に満たすだけの解像度を備える露光装置や露光技術は、スループットの点からも未だ完成されているとは言えず、優れた技術の開発が待たれている。
【0005】
また、LSIの代表であるDRAMの集積化はここ3年で4倍の非常な勢いで進んでいる。それにつれて、集積回路パターンの微細化も進んでおり、130nm以下の線幅加工精度の必要性が現実のものとなってきている。
【0006】
こうしたなか、パターン形成技術として一般的に用いられている微細加工技術としては、フォトリソグラフィ技術があり(例えば、非特許文献1参照。)、少量多品種のものに対する微細加工技術としては、電子ビームによる直接描画技術等がある。
【0007】
しかし、上述した微細加工技術にはそれぞれ問題がある。例えば、フォトリソグラフィ技術においては、光波長との関係でその解像度に限界があり、100nm以下の転写露光は困難であるという問題が指摘されている(例えば、非特許文献2を参照。)。また、電子ビームによる直接描画技術においては、単位時間当たりのスループットが不足し、量産に適さなことが認知されている。
【0008】
一方、非特許文献1には、上記のフォトリソグラフィ技術の解像度の限界を超える微細加工技術として、ナノインプリントリソグラフィ技術が紹介されている。このナノインプリントリソグラフィ技術は、シリコン基板上のパターン転写層に熱可塑性のPMMA(ポリメタクリル酸メチル)を設け、そのパターン転写層に、予めパターニングされたモールドを押圧し、PMMA樹脂層に微細な凹凸パターンを形成する技術であり、その後Al等を形成して配線パターンの形成等が検討されている。また、特許文献1にも、ナノインプリントリソグラフィ技術と同様な技術である2P(Photo−Polymerized)法によりスタンパーの凹凸を転写して、所望の凹凸かターンを形成する技術が記載されている。
【0009】
【非特許文献1】
碓井節夫、フラットパネルディスプレイ’91、日経BP社、1991年発行、p.117−128。
【0010】
【非特許文献2】
谷口ら、砥粒加工学学会誌、2002年発行、46巻、6号、p.282−285。
【0011】
【特許文献1】
特開平11−204742号公報
【0012】
【発明が解決しようとする課題】
しかしながら、上述したナノインプリントリソグラフィ技術またはそれと同様な技術については未だ研究途上であり、十分な検討はなされておらず、特に、電界効果型薄膜トランジスタおよびその製造方法について検討し、または実用した例はない。
【0013】
本発明は、上述したフォトリソグラフィ技術および電子ビームによる直接描画技術における問題を解決すべくなされたものであって、その目的は、サブミクロンオーダーの半導体チャネル層形成能力をもつパターニング方法により作製された薄膜トランジスタの提供、および大面積化に対応でき量産性のある製造方法を提供することにある。
【0014】
【課題を解決するための手段】
上記課題を解決するための、薄膜トランジスタの第1の発明は、凹凸面を有する基板上に形成された薄膜トランジスタであって、当該凹凸面の隣接する凸部にソース電極とドレイン電極が形成され、当該凸部間の凹部領域に半導体チャネル層とゲート電極が形成されていることを特徴とする。
【0015】
この第1の発明に係る薄膜トランジスタにおいては、(i)上記凹部領域は、凹部底面から、ゲート電極、ゲート絶縁膜、半導体チャネル層の順で積層されている態様、および、(ii)上記凹部領域は、凹部底面から、半導体チャネル層、ゲート絶縁膜、ゲート電極の順で積層されている態様、が好ましく挙げられる。
【0016】
また、上記課題を解決するための、薄膜トランジスタの第2の発明は、凹凸面を有する基板上に形成された薄膜トランジスタであって、当該凹凸面の凸部頂上面にソース電極およびドレイン電極のいずれか一方が形成され、当該凸部頂上面に連続する側面領域に半導体チャネル層とゲート電極が形成され、当該凸部側面に連続する凹部底面にソース電極およびドレイン電極の他の一方が形成されていることを特徴とする。
【0017】
また、上記課題を解決するための、薄膜トランジスタの第3の発明は、凹凸面を有する基板上に形成された薄膜トランジスタであって、当該凹凸面の凸部に半導体チャネル層、ゲート絶縁層およびゲート電極が順に積層され、当該凸部両側の底面にはソース電極およびドレイン電極がそれぞれ形成されていることを特徴とする。
【0018】
なお、上記第1〜第3の発明に係る薄膜トランジスタにおいては、▲1▼上記凹凸面が、硬化性樹脂で形成されていること、▲2▼上記薄膜トランジスタを構成する半導体が、多結晶シリコンまたは有機半導体材料で形成されていること、▲3▼上記基板が、ガラス材、プラスチック材またはそれらの複合材からなること、が好ましい。
【0019】
上記課題を解決するための、本発明の薄膜トランジスタの第1の製造方法は、凹凸面を有する基板上の当該凹凸面の隣接する凸部に、ソース電極とドレイン電極を形成し、当該凸部間の凹部領域に、凹部底面から、ゲート電極、ゲート絶縁膜、半導体チャネル層の順で積層してなる薄膜トランジスタの製造方法であって、(1)基板と、凹凸パターンが形成された凹凸面形成用基板を準備し、(2)両基板で硬化性樹脂組成物を挟んだ後にその組成物を硬化させ、その後凹凸面形成用基板を離型して凹凸面を有する基板を形成し、(3)その凹凸面の全面に導電性薄膜を形成した後さらにその凹凸面が平坦になるまでポジ型レジスト膜を形成し、(4)上記凹凸面形成用基板と同じ凹凸パターンを有するマスクを用いて当該レジスト膜を露光・現像して凸部頂上面の導電性薄膜を露出し、(5)露出後の全面に不純物含有アモルファスシリコン薄膜を形成し、(6)上記基板前面から露光・現像して凹部領域に残るレジスト膜と不純物含有アモルファスシリコン薄膜を除去し、(7)露出した導電性薄膜をエッチングし、(8)エッチング後の基板全面にアモルファスシリコン薄膜を形成し、(9)レーザーアニールを行ってポリシリコンからなる半導体チャネル層を形成すると同時に、凸部頂上面の不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層およびドレイン側拡散層を形成し、(10)上記半導体チャネル層、ソース側拡散層およびドレイン側拡散層上にゲート絶縁膜を形成し、(11)半導体チャネル層上部のゲート絶縁膜上にゲート電極を形成する、ことを特徴とする。
【0020】
また、上記課題を解決するための、本発明の薄膜トランジスタの第2の製造方法は、凹凸面を有する基板上の当該凹凸面の隣接する凸部に、ソース電極とドレイン電極を形成し、当該凸部間の凹部領域に、凹部底面から、半導体チャネル層、ゲート絶縁膜、ゲート電極の順で積層してなる薄膜トランジスタの製造方法であって、(1)基板と、凹凸パターンが形成された凹凸面形成用基板を準備し、(2)両基板で硬化性樹脂組成物を挟んだ後にその組成物を硬化させ、その後凹凸面形成用基板を離型して凹凸面を有する基板を形成し、(3)その凹凸面の全面に不純物含有アモルファスシリコン薄膜を形成した後さらにその凹凸面が平坦になるまでネガ型レジスト膜を形成し、(4)上記凹凸面形成用基板と同じ凹凸パターンを有するマスクを用いて当該レジスト膜を露光・現像して凹部領域の不純物含有アモルファスシリコン薄膜を露出し、(5)露出した不純物含有アモルファスシリコン薄膜をエッチングし、(6)凸部頂上面に残るレジスト膜を除去し、(7)所定領域にアモルファスシリコン薄膜を形成し、(8)レーザーアニールを行ってポリシリコンからなる半導体チャネル層を凹部領域に形成すると同時に、当該凹部両側の凸部頂上面の不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層およびドレイン側拡散層を形成し、(9)その全面にゲート絶縁層を形成し、(10)そのゲート絶縁層にコンタクトホールを形成した後に導電性薄膜を形成して、ソース電極、ゲート電極およびドレイン電極を形成する、ことを特徴とする。
【0021】
また、上記課題を解決するための、本発明の薄膜トランジスタの第3の製造方法は、凹凸面を有する基板上の当該凹凸面の凸部頂上面に、ソース電極およびドレイン電極のいずれか一方を形成し、当該凸部頂上面に連続する側面領域に、半導体チャネル層とゲート電極を形成し、当該凸部側面に連続する凹部底面に、ソース電極およびドレイン電極の他の一方を形成してなる薄膜トランジスタの製造方法であって、(1)基板と、凹凸パターンが形成された凹凸面形成用基板を準備し、(2)両基板で硬化性樹脂組成物を挟んだ後にその組成物を硬化させ、その後凹凸面形成用基板を離型して凹凸面を有する基板を形成し、(3)その凹凸面の全面に導電性薄膜を形成した後、さらにその上に不純物含有アモルファスシリコン薄膜を形成し、さらにその上に凹凸面が平坦になるまでポジ型レジスト膜を形成し、(4)このポジ型フォトレジスト膜上に、上記凹凸面の段差部である側面領域に成膜されている導電性薄膜及び不純物含有アモルファスシリコン薄膜の膜厚程度の開口部をもつフォトマスクを側面領域に位置合わせをして密着させ、フォトマスク側から露光・現像して上記側面領域のレジスト膜を除去し、(5)露出した不純物含有アモルファスシリコン薄膜と導電性薄膜をエッチング除去し、(6)凹凸面上のレジスト膜を除去し、(7)側面領域を含む所定領域にアモルファスシリコン薄膜を形成し、(8)レーザーアニールを行ってポリシリコンからなる半導体チャネル層を側面領域に形成すると同時に、当該側面領域に連続する凸部頂上面と凹部底面の不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層およびドレイン側拡散層を形成し、(9)結晶化したポリシリコン上にゲート絶縁層を形成し、(10)そのゲート絶縁層上にゲート電極を形成する、ことを特徴とする。
【0022】
また、上記課題を解決するための、本発明の薄膜トランジスタの第4の製造方法は、凹凸面を有する基板上の当該凹凸面の凸部に半導体チャネル層、ゲート絶縁層およびゲート電極を順に積層し、当該凸部両側の底面にソース電極およびドレイン電極をそれぞれ形成してなる薄膜トランジスタの製造方法であって、(1)基板と、凹凸パターンが形成された凹凸面形成用基板を準備し、(2)両基板で硬化性樹脂組成物を挟んだ後にその組成物を硬化させ、その後凹凸面形成用基板を離型して凹凸面を有する基板を形成し、(3)その凹凸面の全面に導電性薄膜と不純物含有アモルファスシリコン薄膜を積層した後さらにその凹凸面が平坦になるまでポジ型レジスト膜を形成し、(4)上記凹凸面形成用基板と同じ凹凸パターンを有するマスクを用いて当該レジスト膜を露光・現像して凸部頂上面の不純物含有アモルファスシリコン薄膜を露出し、(5)エッチングにより露出した不純物含有アモルファスシリコン薄膜および導電性薄膜を除去し、(6)凹凸面上のレジスト膜を除去し、(7)凸部頂上面を含む所定領域にアモルファスシリコン薄膜を形成し、(8)レーザーアニールを行ってポリシリコンからなる半導体チャネル層を凸部頂上面に形成すると同時に、当該凸部頂上面の両側の凹部領域に形成されている不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層およびドレイン側拡散層を形成し、(9)結晶化したポリシリコン上にゲート絶縁層を形成し、(10)そのゲート絶縁層上にゲート電極を形成する、ことを特徴とする。
【0023】
さらに、上記課題を解決するための、本発明の薄膜トランジスタの第5の製造方法は、凹凸面を有する基板上の当該凹凸面の凸部に半導体チャネル層、ゲート絶縁層およびゲート電極を順に積層し、当該凸部両側の底面にソース電極およびドレイン電極をそれぞれ形成してなる薄膜トランジスタの製造方法であって、
(1)基板と、凹凸パターンが形成された凹凸面形成用基板を準備し、(2)両基板で硬化性樹脂組成物を挟んだ後にその組成物を硬化させ、その後凹凸面形成用基板を離型して凹凸面を有する基板を形成し、(3)その凹凸面の全面に導電性薄膜を積層した後さらにその凹凸面が平坦になるまでネガ型レジスト膜を形成し、(4)上記凹凸面形成用基板と同じ凹凸パターンを有するマスクを用いて当該レジスト膜を露光・現像して凹部上の導電性薄膜を露出し、(5)エッチングにより露出した導電性薄膜を除去し、(6)凹凸面上のレジスト膜を除去し、(7)その全面にゲート絶縁膜を形成し、(8)上記ゲート絶縁膜上にアモルファスシリコン薄膜を形成し、さらに上記アモルファスシリコン薄膜上に不純物含有アモルファスシリコン薄膜を形成し、(9)レーザーアニールを行ってポリシリコンからなる半導体チャネル層を凸部頂上面に形成すると同時に、当該凸部頂上面の両側の凹部領域に形成されている不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層およびドレイン側拡散層を形成し、(10)当該ソース側拡散層上にソース電極を形成し、当該ドレイン側拡散層上にドレイン電極を形成する、ことを特徴とする。
【0024】
これらの第1〜第5の発明に係る製造方法によれば、従来の方法のような一般的なフォトリソグラフィ技術を用いたTFT作製手段とは異なり、基板上に凹凸面形成用基板を用いて基板上に硬化性樹脂からなる凹凸面を形成し、その凹凸面の凹部をTFTの半導体チャネル層として使用するので、上記の凹凸面形成用基板を用いた凹凸面の精細度を高めることにより、半導体チャネル層の均一化および微細化を図ることができる。その結果、サブミクロンオーダーの半導体チャネル層を有する薄膜トランジスタの製造を容易にすることができると共に、大面積化に対応でき量産性のある製造方法を提供することができる。
【0025】
【発明の実施の形態】
以下、本発明の薄膜トランジスタおよびその製造方法について図面を参照しつつ説明する。図1は、本発明の第1態様の薄膜トランジスタの一例を示す断面図であり、図2は、本発明の第2態様の薄膜トランジスタの一例を示す断面図であり、図3は、本発明の第3態様の薄膜トランジスタの一例を示す断面図であり、図4は、本発明の第4態様の薄膜トランジスタの一例を示す断面図であり、図5は、本発明の第5態様の薄膜トランジスタの一例を示す断面図である。また、図6〜図16は、本発明の薄膜トランジスタの製造方法の各工程の説明図である。
【0026】
(薄膜トランジスタ)
本発明の薄膜トランジスタは、凹凸面を有する基板上に形成されていることに特徴がある。
【0027】
第1態様および第2態様の薄膜トランジスタにおいては、図1および図2に示すように、その凹凸面の隣接する凸部にソース(以下、単に「ソース」というときは、ソース電極3およびソース側拡散層8を含む構成を指す。)とドレイン(以下、単に「ドレイン」というときは、ドレイン電極4およびドレイン側拡散層9を含む構成を指す。)が形成され、その凸部間の凹部領域に半導体チャネル層7とゲート(以下、単に「ゲート」というときは、ゲート電極5およびゲート絶縁膜6を含む構成を指す。)が形成されている。
【0028】
このうち第1態様の薄膜トランジスタの凹部領域は、図1に示すように、凹部底面から上方に向かって、ゲート電極5、ゲート絶縁膜6、半導体チャネル層7の順で積層されている。また、その凹部領域の両側に隣接する一方の凸部の頂上面には、ソース電極3とソース側拡散層8である多結晶シリコン層とがその順に積層され、もう一方の凸部の頂上面には、ドレイン電極4とドレイン側拡散層9である多結晶シリコン層とがその順に積層されている。
【0029】
また、第2態様の薄膜トランジスタの凹部領域は、図2に示すように、凹部底面から上方に向かって、半導体チャネル層7、ゲート絶縁膜6、ゲート電極5の順で積層されている。また、その凹部領域の両側に隣接する一方の凸部の頂上面には、ソース側拡散層8である多結晶シリコン層とソース電極3とがゲート絶縁膜6に形成されたコンタクトホール10を介してその順に積層され、もう一方の凸部の頂上面には、ドレイン側拡散層9である多結晶シリコン層とドレイン電極4とがゲート絶縁膜6に形成されたコンタクトホール10を介してその順に積層されている。
【0030】
第3態様の薄膜トランジスタにおいては、図3に示すように、その凹凸面2の凸部頂上面にソース電極3とドレイン電極4のいずれか一方が形成され、その凸部頂上面に連続する側面領域に半導体チャネル層7とゲート電極5が形成され、その凸部側面に連続する凹部底面にソース電極3およびドレイン電極4の他の一方が形成されている。図3の例に基づいてより詳しく説明すると、凸部頂上面には、ソース電極3とソース側拡散層8である多結晶シリコン層と半導体チャネル層7である多結晶シリコン層とがその順で積層され、凹部底面には、ドレイン電極4とドレイン側拡散層9である多結晶シリコン層とがその順で積層されている。半導体チャネル層7である多結晶シリコン層は、凸部側面から凸部頂上面のソース側拡散層8を覆うように設けられ、ゲート絶縁膜6は、その半導体チャネル層7と凹部底面上のドレイン側拡散層9を覆うように設けられている。また、ゲート電極5は、凸部側面上のゲート絶縁膜6の上に設けられている。
【0031】
第4態様の薄膜トランジスタにおいては、図4に示すように、その凹凸面2の凸部頂上面に半導体チャネル層7、ゲート絶縁層6およびゲート電極5が順に積層され、その凸部両側に位置する各底面にはソース電極3/ソース側拡散層8およびドレイン電極4/ドレイン側拡散層9がそれぞれ形成されている。
【0032】
第5態様の薄膜トランジスタにおいては、図5に示すように、その凹凸面2の凸部頂上面にゲート電極5、ゲート絶縁層6および半導体チャネル層7が順に積層され、その凸部両側に位置する各底面にはソース側拡散層8/ソース電極3およびドレイン側拡散層9/ドレイン電極4がそれぞれ形成されている。
【0033】
こうした特徴を有する本発明の薄膜トランジスタは、寸法精度のよい微細な凹凸面形状の上に形成されているので、ソース、ドレイン、ゲートおよび半導体チャネル層が微細なスケールで形成されている。その結果、この薄膜トランジスタは、作製されるチャネル部が大面積にわたって均一に作製可能であり、性能が揃った薄膜トランジスタを大面積で形成できる。また近年要求されているサブミクロンオーダー(例えば、100nm以下のオーダー)の半導体チャネル層も実現できる。
【0034】
以下、各構成について説明する。
【0035】
基板1は、薄膜トランジスタの回路基板をなすものであり、例えば、ガラス、シリコンウェハーまたは石英等の無機基材、または、ポリアミド、ポリアセタール、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、もしくはシンジオタクティック・ポリスチレン等、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、もしくはポリエーテルニトリル等、ポリカーボネート、変性ポリフェニレンエーテル、ポリシクロヘキセン、もしくはポリノルボルネン系樹脂等、または、ポリサルホン、ポリエーテルサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、もしくは熱可塑性ポリイミド等からなる有機基材、またはそれらの複合基材を挙げることができる。また、有機基材としては、一般的なプラスチックからなるものも使用可能である。特に基板1が有機基材である場合、厚みが5μm〜1000μm程度のものが好ましく、特に厚みが5μm〜300μm程度の薄いフレキシブルなフィルム状のものを使用することにより、薄膜トランジスタが形成された基板をフレキシブルなものとすることができる。
【0036】
凹凸面は、基材1上に、硬化性樹脂により形成されている。その凹凸面を形成するために用いられる硬化性樹脂組成物としては、例えば、不飽和ポリエステル、メラミン、エポキシ、ポリエステル(メタ)アクリレート、ウレタン(メタ)アクリレート、エポキシ(メタ)アクリレート、ポリエーテル(メタ)アクリレート、ポリオール(メタ)アクリレート、メラミン(メタ)アクリレート、もしくはトリアジン系アクリレート等などの硬化性樹脂を単独もしくは混合したものを挙げることができる。これらの硬化性樹脂組成物には、必要に応じて、硬化剤、光重合開始剤等を加えてあってよく、熱硬化性樹脂組成物、もしくは紫外線硬化性等の電離放射線硬化性樹脂組成物の硬化性樹脂組成物として使用することができる。硬化性樹脂組成物は塗布に適した粘度を有することが好ましく、溶剤もしくはモノマーを配合して粘度を調整するとよい。上記の硬化性樹脂組成物は、後述するように、基板1と凹凸面形成用基板との間に挟まれた状態で熱、紫外線、電離放射線等により硬化し、所望の微細形状が付与される。
【0037】
本発明においては、凹凸面が大面積にわたって精度良く、しかもサブミクロンオーダーの微細構造の形成も可能になっていることが特徴であり、その結果、その凹凸形状を利用した極めて均一な薄膜トランジスタを提供でき、また極めて微細な薄膜トランジスタも提供できるのであり、したがって、その凹凸面のスケールとしては、凹部底面の幅が、10nm〜100,000nmの範囲内であり、凹部底面から凸部の頂上面までの高さは、50nm〜10,000nmの範囲内であり、凸部頂上面の幅は、10nm〜100,000nmの範囲内であることが好ましく、本発明の薄膜トランジスタは、この範囲で任意に変化させることができる凹凸面上に形成されるので、極めて微細な素子とすることができる。なお、図17(b)は、本発明の薄膜トランジスタに適用した基板が備える凹凸面の顕微鏡写真であり、図17(a)は、その凹凸面を形成するための凹凸面形成用基板表面の顕微鏡写真である。
【0038】
本方法は、非常に微細な構造を形成することが可能であり、構造作製実験においても0.1μm/0.3μmの構造作製が可能であることを示している(写真を参照。)。また、その10nmの構造も形成できることが判明しており、フォトリソグラフィを超えるパターニングの可能性を有している。
【0039】
薄膜トランジスタを構成する各要素については、従来より一般的に使われている材料を適用することができる。例えば、ソース電極3、ドレイン電極4およびゲート電極5は、Al、Cu、その他の電極材料が好ましく用いられ、その厚みは、10nm〜1000nm程度である。また、ソース側拡散層8を構成する多結晶シリコン膜およびドレイン側拡散層9を構成する多結晶シリコン膜は、不純物がドープされた従来と同様の低抵抗の多結晶シリコンにより形成されている。また、半導体チャネル層7には、一般的な多結晶シリコンにより形成されている。なお、各拡散層を構成する多結晶シリコン膜は、後述の製造方法で説明するように、アモルファスシリコンを成膜した後にレーザーアニール等で結晶化させて得ることができる。
【0040】
なお、半導体チャネル層7には、多結晶シリコン膜以外の半導体であってもよく、薄膜トランジスタ用の半導体材料として広く使用されている材料や検討されている材料を用いることもでき、例えば、その他の無機化合物半導体材料としては、水素化非晶質シリコン、水素化非晶質シリコンゲルマニウム、水素化非晶質シリコンカーバイト、微結晶シリコンまたは多結晶シリコン等が使用できる。さらに、CdS、ZnSまたはCdSおよびZnSの混晶、CdTe、Se等も使用可能である。
【0041】
また、有機半導体材料としては、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等が好ましい。具体的な材料としては、ペンタセン、テトラセン、チオフェンオリゴマ誘導体、フェニレン誘導体、フタロシアニン化合物、ポリアセチレン誘導体、ポリチオフェン誘導体、シアニン色素等が挙げられるが、これらの材料に限定されるわけではない。
【0042】
なお、この薄膜トランジスタには、さらに、保護膜、遮光層、相補型の薄膜トランジスタ等を形成してもよい。保護膜については、スパッタリング法などによりSiO膜やSiN膜等を形成することができる。
【0043】
(薄膜トランジスタの製造方法)
上述した微細構造を有する薄膜トランジスタは、以下の方法により製造することができる。なお、ここで例示する製造方法は、後述する第1実施形態に係る製造方法に該当するものであり、その詳細部分は後述する第2実施形態〜第4実施形態の製造方法のいずれにも適用される。
【0044】
(1)先ず、図6(a)に示すように、薄膜トランジスタを形成するための基板1と、凹凸面形成用パターン22(以下、パターン22という。)が形成された凹凸面形成用基板21を準備する。なお、基板1については上述したとおりである。
【0045】
凹凸面形成用基板21を構成する素材は、上記基板1を構成するものと同じ素材にすることができる。なお、この凹凸面形成用基板21を、後述のマスク25と併用する場合には、UV光等の露光光に対する透明性を有するものであることが好ましい。凹凸面形成用基板21の厚みは任意であるが、寸法安定性の観点からいえば、厚い方が好ましい。基材材質がガラスや石英であれば通常1mm〜5mm程度である、有機基材であれば通常50μm〜1000μm程度である。
【0046】
凹凸面形成用基板に形成されているパターン22は、光硬化性樹脂層等のパターニング可能な材料を基板21上に形成し、その後パターニングして形成したものである。そのパターン22は、クロム等の無機物の薄膜層であっても、染料や顔料等を含有する樹脂組成物の層のいずれであってもよい。パターン22がクロム等の無機物の薄膜層の有無で構成される場合、そのパターン22は、半導体製造用のフォトマスクを製造するのと同様なフォトエッチング法で形成することができる。あるいは、そのパターン22は、基材上に塗布もしくはラミネートにより形成された感光性樹脂層に対し、パターン露光および現像を施す方法によって形成することもできる。
【0047】
パターン22は、後述する基板上に凸部を形成するための凹部形状からなる箇所と、基板上に凹部を形成するための凸部形状からなる箇所とで構成される。なお、この凹凸面形成用基板21は、薄膜トランジスタを形成する基板1上の凹凸面21の形状を付与するスタンパとしての役割があるので、そのパターン22の厚みは例えば、50nm〜10,000nmの範囲内で精度よく形成されている。また、パターン22の幅およびパターン間隔の幅寸法も例えば、10nm〜100,000nmの範囲内で精度よく形成されている。そのパターン22の断面形状は、できるだけ四角形に近いものであることが好ましく、断面形状における角の部分が丸みを帯びているとしても、その曲率半径rが、遮光性層の厚みの1/10以下であることが好ましい。
【0048】
本発明に係る製造方法においては、凹凸面形成用基板21と同じパターン形状の基板を露光用マスク25として後に使用することができる。凹凸面形成用基板21と露光用マスク25を同じもので併用する場合には、パターンを遮光性となるように形成することが好ましい。遮光性のパターンの形成方法については従来同様の方法を適用すればよく、例えば、パターン22をクロム薄膜等で形成したり、遮光性染料や顔料を含有する組成物でパターン22を形成することができる。
【0049】
(2)次に、図6(a)に示すように、両基板1、21で硬化性樹脂組成物を挟んだ後、その硬化性樹脂組成物を硬化させ、その後凹凸面形成用基板21を離型して硬化性樹脂からなる凹凸面2を有する基板を形成する。
【0050】
すなわち、基板1と凹凸面形成用基板21とを、パターン22が基板1側になるよう、かつ、両者の間に硬化性樹脂組成物を介して重ね合わせて挟む。両基板間に挟むものは、必ずしも硬化性樹脂組成物でなくてもよいが、後の工程で各種の薄膜を形成する際に加えられる熱や薄膜トランジスタの用途とを考慮すると、耐熱性およびその他の耐久性の高い硬化性樹脂組成物を用いることが好ましい。
【0051】
このとき、基板1と凹凸面形成用基板21とで樹脂組成物を挟むには、基板1の表面および凹凸面形成用基板21のパターン面のいずれか一方または両方に、硬化性樹脂組成物を塗布して重ね合わせるか、予め両者を隙間を保って固定し、その間に硬化性樹脂組成物を注入する等による。
【0052】
硬化性樹脂組成物の硬化は、常温または加温して所要時間放置することにより行われる。また、紫外線硬化性等の電離放射性硬化性樹脂組成物を使用した場合には、UV光(紫外線)等の電離放射線を照射することにより硬化を行うことができる。なお、電離放射線を照射して硬化を行う際には、基板1もしくは凹凸面形成用基板21のいずれかのうち、電離放射線透過性であるものの側から照射を行うことができる。
【0053】
その後、凹凸面形成用基板21を離型することにより、基板1上に硬化性樹脂からなる微細凹凸パターンを有する凹凸面2が形成される。この凹凸面の厚さ、高さ、幅等については上述したとおりである。
【0054】
(3)次に、図6(b)に示すように、その凹凸面2の全面に導電性薄膜23を形成した後さらにその凹凸面2が平坦になるまでレジスト膜24を形成する。導電性薄膜23は、最終的にソース電極33、ドレイン電極34およびゲート電極35となるものであり、そのため薄膜材料としては、Al、Cuおよびその他の電極材料が好ましく用いられ、スパッタリング等の公知の薄膜形成手段によって製膜される。導電性薄膜23の厚みは通常、10nm〜1000nmの範囲内である。
【0055】
レジスト膜24は、例えばポジ型フォトレジスト等が好ましく用いられる。ポジ型フォトレジストでレジスト膜を形成したのは、後述するマスクで凸部上のレジストを溶解除去することができるためである。レジスト膜24は、レジストをスピンナー等の手段で全面に塗布し、かつその凹凸面2が平坦になるように硬化させることが好ましい。このように凹凸面2が平坦になるまでレジスト膜24を形成するのは、後述のマスクをレジスト膜24上に密着させることができるからであり、その結果、凹凸による光散乱を防止することができ、パターン化したときの均一性を向上させることができるといった利点があるからである。
【0056】
(4)次に、図6(c)(d)に示すように、前記の凹凸面形成用基板21と同じ凹凸パターン26を有するマスク25を用いてそのレジスト膜24を露光・現像して凸部頂上面の導電性薄膜23を露出させる。
【0057】
マスク25は、通常ガラス基板上にクロム等の遮光性材料で遮光パターンを形成したものを用いることができる。遮光性のパターンの形成方法については従来同様の方法を適用すればよく、例えば、パターン22をクロム薄膜等で形成したり、遮光性染料や顔料を含有する組成物でパターン22を形成することができる。なお、マスク25は、上述した凹凸面形成用基板21と併用して用いることが好ましい。
【0058】
(5)次に、図6(e)に示すように、露出後の全面に不純物含有アモルファスシリコン薄膜29を形成する。不純物を含有させるのは、その後のレザーアニールにより、低抵抗の多結晶シリコン薄膜とし、また金属電極とオーミックコンタクトをとるためである。アモルファスシリコン中への不純物のドープは、不純物がドープされたシリコンターゲットを用いてスパッタリング等することにより行われる。この薄膜29形成手段としては、スパッタリングの他、蒸着法、CVD法等を挙げることができる。不純物含有アモルファスシリコン薄膜の厚みは通常、5nm〜50nmの範囲内である。
【0059】
(6)次に、図6(f)および図7(g)に示すように、基板1の前面から露光・現像して凹部領域に残るレジスト膜24と不純物含有アモルファスシリコン薄膜29を除去した。基板の前面から露光光を照射することにより、凹部領域に形成されていたポジ型フォトレジストが可溶化する。可溶化したレジスト膜は現像液で溶解するので、凹部領域のレジスト膜24と不純物含有アモルファスシリコン薄膜29が除去される。
【0060】
(7)次に、図7(h)に示すように、露出した部分の導電性薄膜23をエッチングする。エッチング液は一般的なもの、例えば硝酸とリン酸の混合溶液等を用いることができる。不純物含有アモルファスシリコン薄膜29はレジスト膜として作用し、エッチング後の基板は、凸部頂上面に導電性薄膜23と不純物含有アモルファスシリコン薄膜29が形成されている。
【0061】
(8)次に、図7(i)に示すように、エッチング後の基板全面にアモルファスシリコン薄膜31を形成する。アモルファスシリコン薄膜31は、不純物を含まないシリコンターゲットを用いたスパッタリング法、蒸着法、CVD法等により形成される。アモルファスシリコン薄膜31の厚みは通常、30nm〜300nmの範囲内である。
【0062】
(9)次に、図7(j)(k)に示すように、レーザーアニールを行ってポリシリコンからなる半導体チャネル層37を形成すると同時に、凸部頂上面の不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層38およびドレイン側拡散層39を形成する。レーザーアニールは、アモルファスシリコン薄膜を結晶化させてポリシリコン(多結晶シリコン)にする結晶化手段であり、XeClエキシマレーザー、CW(Continuous Wave)レーザー等の種々のレーザーで行うことができる。なお、結晶化後に多結晶粒界中等のシリコンの欠陥をターミネートするために、水素プラズマ処理やHOベーバー処理も有効である。また、不純物含有アモルファスシリコン薄膜を形成しない場合には、レーザアニール前または後にイオンドーピングを行ってソース側拡散層38およびドレイン側拡散層39を形成してもよい。
【0063】
(10)次に、図7(l)に示すように、半導体チャネル層37、ソース側拡散層38およびドレイン側拡散層39上にゲート絶縁膜36を形成する。ゲート絶縁膜36としては、SiO薄膜を好ましく挙げることができ、例えば反応性スパッタリング等の製膜手段で製膜できる。また、その他の成膜方法(TEOSによるCVD、有機薄膜、その他)でも製膜することができる。
【0064】
(11)次に、半導体チャネル層上部のゲート絶縁膜36上にゲート電極35を形成する。ゲート電極35は、上述したソース電極3やドレイン電極4と同じAl、Cu、その他の導電性材料をスパッタリング等の製膜プロセスにより形成できる。
【0065】
こうした第1の製造方法によれば、従来の方法のような一般的なフォトリソグラフィ技術を用いたTFT作製手段とは異なり、基板上に凹凸面形成用基板を用いて基板上に硬化性樹脂からなる凹凸面を形成し、その凹凸面の凹部をTFTの半導体チャネル層として使用するので、前記の凹凸面形成用基板を用いた凹凸面の精細度を高めることにより、半導体チャネル層の均一化および微細化を図ることができる。その結果、100nm以下オーダーの半導体チャネル層を有する薄膜トランジスタの製造を容易にすることができると共に、大面積化に対応でき量産性のある製造方法を提供することができる。
【0066】
(第1実施態様)
石英基板上に厚み500nmのCrの薄膜層を形成した後、フォトエッチング法により所定のパターン22を形成して凹凸面形成用基板21を作製した(図6(a))。このときのパターン22は、凹部の深さが500nm、凹部の幅が10μmのものが2本10μmの幅をおいて対向しているものとした。
【0067】
この凹凸面形成用基板21のパターン22と、厚み0.7mmの無アルカリガラス(コーニング社製、1737)からなる基板1との間に、未硬化の透明紫外線硬化樹脂組成物を挟んでラミネートし、基板1側より紫外線露光して、紫外線硬化型樹脂組成物を硬化させた。その後、凹凸面形成用基板21を剥離することにより、基板1上に、線幅10μm、高さ500nm、2本の間隔が10μmの凸部を有する凹凸面2を形成した(図6(a))。
【0068】
得られた凹凸面2上に、スパッタリング法で全面に厚み500nmのAl薄膜23を形成した後、ポジ型フォトレジスト(東京応化工業(株)製、品名:PMER P−LA900)をスピンナーにより塗布し、塗布後80℃・30分加熱して、厚み8μmのポジ型フォトレジスト膜24を形成した。このとき、レジスト膜24の表面を平坦とした(図6(b))。
【0069】
このポジ型フォトレジスト膜24上に、最初に用いた凹凸面形成用基板21を、パターン22の側がポジ型フォトレジスト膜24に接するように、かつ、凹凸面2を形成したときと同じ位置に位置合わせして密着させ、凹凸面形成用基板21側から紫外線27を露光した(図6(c))。露光後、現像液(東京応化工業(株)、品名:PMER Dev P−7G)を用いて現像し、露光部である凸部上のポジ型フォトレジスト膜24の可溶化部を除去し、凸部上にAl薄膜23を露出させた(図6(d))。
【0070】
このパターン形成された基板1上の全面に、さらにスパッタリング法によりP型不純物がドープされたシリコンターゲットを使用して、不純物含有アモルファスシリコン薄膜29を30nm厚で成膜した(図6(e))。その後、基板1の前面から紫外線30を露光し(図6(f))、凹部領域に残留していたポジ型フォトレジスト膜24を可溶化させ、現像液(東京応化工業(株)、品名:PMER Dev P−7G)を用いて除去した(図7(g))。
【0071】
その後、混酸(硝酸とリン酸の混合物)により、露出しているAl薄膜23のエッチングを行った。このとき、凸部上のAl薄膜23は不純物含有アモルファスシリコン膜29がレジスト膜として作用するため、ソース電極33およびドレイン電極34として残り、凹部のAl薄膜23のみが除去された(図7(h))。
【0072】
次いで、パターニングされた基板1上全面に、不純物を含まないシリコンターゲットを使用してスパッタリングを行い、不純物を含まないアモルファスシリコン薄膜31を50nm厚で成膜した(図7(i))。
【0073】
その後、XeClエキシマレーザ32により所定のパワーをもってレーザアニールを行い(図7(j))、アモルファスシリコンの結晶化を行って、半導体チャネル層37となるポリシリコン薄膜を形成した(図7(k))。ここで、Al電極上の不純物含有アモルファスシリコン薄膜29と不純物を含まないアモルファスシリコン薄膜31とは、結晶化の際において、不純物含有アモルファスシリコン薄膜29中の不純物が、不純物を含まないアモルファスシリコン薄膜31中に拡散し、さらに両者は結晶化する。そのため、それらの積層したシリコン薄膜部は、低抵抗のソース側拡散層38とドレイン側拡散層39として形成される。しかも結晶化の際の熱により、不純物の活性化が同時に行われる。
【0074】
この後、ポリシリコン薄膜上に、反応性スパッタリング法によりSiOの薄膜を100nm厚で成膜しゲート絶縁膜36を形成した。そして、半導体チャネル層部37上に500nm厚のAlをパターニングしてゲート電極35を形成し、本発明の薄膜トランジスタ(TFT)を作製した(図7(l))。
【0075】
(第2実施態様)
石英基板上に厚み500nmのCrの薄膜層を形成した後、フォトエッチング法により、チャネル長50μm・チャネル幅50μmに相当するソース電極及びドレイン電極パターンを形成して凹凸面形成用基板21を作製した(図8(a))。
【0076】
この凹凸面形成用基板21のパターン22側と、厚み0.7mmの無アルカリガラス(コーニング社製、1737)からなる基板1との間に、未硬化の透明な紫外線硬化樹脂を挟んでラミネートし、基板1側より紫外線露光して、紫外線硬化型樹脂を硬化させた。その後、凹凸面形成用基板21を剥離することにより、基板1上に、線幅50μm、高さ500nm、2本の間隔が50μmの凸状の構造を有する凹凸面2を形成した(図8(a))。
【0077】
得られた凹凸面2上に、スパッタリング法を適用し、不純物がドープされたシリコンターゲットを使用して、不純物含有アモルファスシリコンの薄膜29を30nm厚で成膜した。次に、ネガ型フォトレジスト(東京応化工業(株)製、品名:THMR−iP)をスピンナーにより塗布し、厚みが2μmの上面が平坦なネガ型フォトレジスト膜24´を形成した(図8(b))。
【0078】
このネガ型フォトレジスト膜24´上に、最初に用いた凹凸面形成用基板21を、パターン側がネガ型フォトレジスト膜24´に接するように、かつ、凹凸面2を形成したときと同じガラス基板上の位置に位置合わせして密着させ、凹凸面形成用基板21側から紫外線27で露光した(図8(c))。露光後、現像液を用いて現像し、露光部である凸部上のネガ型フォトレジスト膜24´以外を除去し、凹部上に不純物含有アモルファスシリコン薄膜29を露出させた(図8(d))。
【0079】
その後、ドライエッチング装置により、露出している凹部の不純物含有アモルファスシリコン膜29のエッチングを行い、凹部の不純物含有アモルファスシリコン膜29を除去した(図8(e))。その後、レジスト膜24´を剥離することにより、凸部のみに不純物含有アモルファスシリコン膜29を形成した(図9(f))。
【0080】
パターニングされた基板1上全面に、スパッタリング法により不純物を含まないシリコンターゲットを使用して、不純物を含まないアモルファスシリコンの薄膜31を50nm厚で成膜した(図9(g))。その後、XeClエキシマレーザ32により所定のパワーをもってレーザアニールを行い(図9(h))、アモルファスシリコンの結晶化を行ってポリシリコンの薄膜37を形成した(図9(i))。ここで、結晶化の際に、不純物含有アモルファスシリコンの薄膜29上に積層されている不純物を含まないアモルファスシリコン膜31中には、不純物含有アモルファスシリコンの薄膜29中の不純物が拡散し、さらに結晶化して低抵抗のソース側拡散層38とドレイン側拡散層39として形成された。しかも結晶化の際の熱により不純物の活性化が同時に行われる。
【0081】
この後、ポリシリコンの薄膜上に、反応性スパッタリング法によりSiOの薄膜を100nm厚で成膜しゲート絶縁膜36を形成する。
【0082】
そして、ソース側拡散層38とドレイン側拡散層39上のゲート絶縁膜36にドライエッチング等によりコンタクトホール10を形成した(図9(j))。
【0083】
その後、全面に500nmアルミ(Al)膜を蒸着、パターニングして、ソース電極33、ドレイン電極34、ゲート電極35を形成、薄膜トランジスタ(TFT)を作製した(図9(k))。
【0084】
(第3実施態様)
シリコンウェハ基板上に、高さ1.5μmの段差をもつ、凹形状のパターンをドライエッチングにより作製し、凹凸面形成用基板21として準備した(図10(a))。
【0085】
この凹凸面形成用基板21のパターン側と、厚みが0.7mmの無アルカリガラス(コーニング社製、1737)からなる基板1との間に、未硬化な透明な紫外線硬化樹脂を挟んで、ラミネートし、基板1側より紫外線露光して、紫外線硬化型樹脂を硬化させた。その後、凹凸面形成用基板21を剥離することにより、基板1上に、高さ1.5μmの凸状の構造有する凹凸面2を形成した(図10(a))。
【0086】
得られた凹凸面2の全面に、スパッタリング法を適用し、Alの薄膜23を100nmとなるように形成した後、さらにAl薄膜23の全面にスパッタリング法を適用し、不純物がドープされたシリコンターゲットを使用して、不純物含有アモルファスシリコンの薄膜29を30nm厚で成膜した。
【0087】
次に、ポジ型フォトレジスト(東京応化工業(株)製、品名「OFPR800」)をスピンナーにより塗布し、厚みが2μmの上面が平坦なポジ型フォトレジスト膜24を形成した(図10(b))。
【0088】
このポジ型フォトレジスト膜24上に、段差の部分に成膜されているAl薄膜23及び不純物含有アモルファスシリコン膜29の膜厚程度の開口部41をもつフォトマスク40を段差の部分に位置合わせをして密着させ、フォトマスク40側から紫外線27で露光した(図10(c))。露光後、現像液を用いて現像し、露光部である段差部のポジ型フォトレジスト膜24を除去し、段差部の不純物含有アモルファスシリコン薄膜29を露出させた(図10(d))。
【0089】
その後、ドライエッチング装置及びウェットエッチング装置の組合せにより、段差部の不純物含有アモルファスシリコン膜29及びAl薄膜23のエッチングを行い、段差部の不純物含有アモルファスシリコン膜29及びAl薄膜23を除去した(図10(e))。その後、レジスト膜24を剥離することにより、凹部と凸部の不純物含有アモルファスシリコン膜29及びAl薄膜23を分離した(図11(f))。
【0090】
パターニングされた基板1上全面に、スパッタリング法により不純物を含まないシリコンターゲットを使用して、不純物を含まないアモルファスシリコンの薄膜31を50nm厚で成膜した(図11(g))。その後、XeClエキシマレーザ32により所定のパワーをもってレーザアニールを行い(図11(h))、アモルファスシリコン薄膜31の結晶化を行ってポリシリコンの薄膜37を形成した(図11(i))。ここで、不純物含有アモルファスシリコンの薄膜29上の不純物を含まないアモルファスシリコン膜31中には、結晶化の際に、その不純物が拡散し、さらに結晶化して低抵抗のソース側拡散層38とドレイン側拡散層39として形成される。しかも結晶化の際の熱により不純物の活性化が同時に行われる。
【0091】
この後、ポリシリコンの薄膜上に、反応性スパッタリング法によりSiOの薄膜を100nm厚で成膜しゲート絶縁膜36を形成する。その後、段差部に500nmアルミ(Al)膜を蒸着、パターニングしてゲート電極35を形成、薄膜トランジスタ(TFT)を作製した(図11(j))。
【0092】
(第4実施態様)
石英基板上に厚みが500nmのCrの薄膜層を形成した後、フォトエッチング法により、チャネル長10μm・チャネル幅50μmに相当するように凹部を形成した凹凸面形成用基板21を準備する(図12(a))。
【0093】
この凹凸面形成用基板21のパターン22側と、厚みが0.7mmの無アルカリガラス(コーニング社製、1737)からなる基板1との間に、未硬化の透明な紫外線硬化樹脂を挟んで、ラミネートし、基板1側より紫外線露光して、紫外線硬化型樹脂を硬化させた。その後、凹凸面形成用基板21を剥離することにより、基板1上に、線幅10μm、長さ50μm、高さ500nmの凸状の構造を有する凹凸面2を形成した(図12(a))。
【0094】
得られた凹凸面2の全面に、スパッタリング法を適用してAlの薄膜23を100nmとなるように形成した。その後、さらにAl面の全面にスパッタリング法を適用し、不純物がドープされたシリコンターゲットを使用して、不純物含有アモルファスシリコンの薄膜29を30nm厚で成膜した。その後、ポジ型フォトレジスト(東京応化工業(株)製、品名「PMER P−LA900」)をスピンナーにより塗布し、塗布後80℃で30分加熱して、厚みが8μmの上面が平坦なポジ型フォトレジスト膜24を形成した(図12(b))。
【0095】
このポジ型フォトレジスト膜24上に、最初に用いた凹凸面形成用基板21を、パターン22側がポジ型フォトレジスト膜24に接するように、かつ、凹凸パターンを形成したときと同じガラス基板上の位置に位置合わせして密着させ、凹凸面形成用基板21側より紫外線27で露光した(図12(c))。
【0096】
露光後、現像液(東京応化工業(株)、品名「PMER Dev P−7G」)を用いて現像し、露光部である凸部上のポジ型フォトレジスト膜24の可溶化部を除去し、凸部上に不純物含有アモルファスシリコン膜29を露出させた(図12(d))。
【0097】
その後、ドライエッチング装置及びウェットエッチング装置の組合せにより不純物含有アモルファスシリコン膜29及び不純物含有アモルファスシリコン膜29下のAl薄膜23のエッチングを行い、凸部の不純物含有アモルファスシリコン膜29及びAl薄膜23を除去した(図12(e))。さらにその後、レジスト膜24を剥離した(図13(f))。
【0098】
パターニングされた基板1上全面に、スパッタリング法により不純物を含まないシリコンターゲットを使用して、不純物を含まないアモルファスシリコンの薄膜31を50nm厚で成膜した(図13(g))。その後、XeClエキシマレーザ32により所定のパワーをもってレーザアニールを行い(図13(h))、アモルファスシリコンの結晶化を行ってポリシリコンの薄膜37を形成した(図13(i))。ここで、結晶化の際に、不純物含有アモルファスシリコンの薄膜29上に積層されている不純物を含まないアモルファスシリコン膜31中には、不純物含有アモルファスシリコンの薄膜29中の不純物が拡散し、さらに結晶化して低抵抗のソース側拡散層38とドレイン側拡散層39として形成された。しかも結晶化の際の熱により不純物の活性化が同時に行われる。
【0099】
この後、ポリシリコンの薄膜上に、反応性スパッタリング法によりSiOの薄膜を100nm厚で成膜しゲート絶縁膜36を形成した。その後、全面に500nmアルミ(Al)膜を蒸着、パターニングして、ゲート電極35を形成、薄膜トランジスタ(TFT)を作製した(図13(j))。
【0100】
(第5実施態様)
石英基板上に厚みが500nmのCrの薄膜層を形成した後、フォトエッチング法により、チャネル長10μm・チャネル幅50μmに相当するように凹部を形成した凹凸面形成用基板21を準備する(図14(a))。
【0101】
この凹凸面形成用基板21のパターン22側と、厚みが0.7mmの無アルカリガラス(コーニング社製、1737)からなる基板1との間に、未硬化な透明な紫外線硬化樹脂を挟んで、ラミネートし、基板1側より紫外線露光して、紫外線硬化型樹脂を硬化させた。その後、凹凸面形成用基板21を剥離することにより、基板1上に、線幅10μm、長さ50μm、高さ1.5μmの凸状の構造を有する凹凸面2を形成した(図14(a))。
【0102】
得られた凹凸面2の全面に、スパッタリング法を適用し、Alの薄膜23を100nmとなるように形成した。その後、ネガ型フォトレジスト(東京応化工業(株)製、品名「THMR−iP」)をスピンナーにより塗布し、厚みが2μmの上面が平坦なネガ型フォトレジスト膜24´を形成した(図14(b))。
【0103】
このネガ型フォトレジスト膜24´上に、最初に用いた凹凸面形成用基板21を、パターン22側がネガ型フォトレジスト膜24´に接するように、かつ、凹凸パターンを形成したときと同じガラス基板上の位置に位置合わせして密着させ、凹凸面形成用基板21側より紫外線27で露光した(図14(c))。
【0104】
露光後、現像液を用いて現像し、露光部である凸部上のネガ型フォトレジスト膜24´以外を除去し、凹部上にAl薄膜23を露出させた。その後、混酸(硝酸とリン酸の混合物)によりAl薄膜23のエッチングを行い、凸部上のAl薄膜23はゲート電極35として残り、凹部上のAl薄膜23のみ除去された(図14(d))。さらにその後レジスト膜24´を剥離した(図14(e))。
【0105】
この後、反応性スパッタリング法によりSiOの薄膜を100nm厚で成膜しゲート絶縁膜36を形成した(図15(f))。
【0106】
この基板1上全面に、スパッタリング法により不純物を含まないシリコンターゲットを使用して、不純物を含まないアモルファスシリコンの薄膜31を50nm厚で成膜した。次に不純物がドープされたシリコンターゲットを使用して、不純物を含まないアモルファスシリコンの薄膜31上に不純物含有アモルファスシリコンの薄膜29を30nm厚で成膜した(図15(g))。
【0107】
次にポジ型フォトレジスト(東京応化工業(株)製、品名「OFPR800」)をスピンナーにより塗布し、厚みが2μmの上面が平坦なポジ型フォトレジスト膜24を形成した。このポジ型フォトレジスト膜24上に、最初に用いた凹凸面形成用基板21を、パターン22側がポジ型フォトレジスト24膜に接するように、かつ、凹凸面2を形成したときと同じガラス基板上の位置に位置合わせして密着させ、凹凸面形成用基板21側より紫外線露光した(図15(h))。露光後、現像液を用いて現像し、露光部である凸部上のポジ型フォトレジスト24を除去し、不純物含有アモルファスシリコン薄膜29を露出させた。
【0108】
ドライエッチング装置により不純物含有アモルファスシリコン29をエッチングし、凸部上の不純物含有アモルファスシリコン薄膜29を除いて、ドープされていないアモルファスシリコン薄膜31を露出させた(図15(i))。
【0109】
その後、XeClエキシマレーザ32により所定のパワーをもってレーザアニールを行い(図16(j))、アモルファスシリコンの結晶化を行ってポリシリコンの薄膜37を形成した(図16(k))。ここで、不純物含有アモルファスシリコン薄膜29と不純物を含まないアモルファスシリコン薄膜31とは、結晶化の際において、不純物含有アモルファスシリコン薄膜29中の不純物が、不純物を含まないアモルファスシリコン薄膜31中に拡散し、さらに両者は結晶化する。それらの積層したシリコン薄膜部は、低抵抗のソース側拡散層38とドレイン側拡散層39として形成される。しかも結晶化の際の熱により、不純物の活性化が同時に行われる。
【0110】
この後、ソース側拡散層38およびドレイン側拡散層39の薄膜上に、膜厚500nmアルミ(Al)膜を蒸着し、パターニングして、ソース電極33及びドレイン電極34を形成し、薄膜トランジスタ(TFT)を作製した(図16(k))。
【0111】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【0112】
【発明の効果】
以上説明したように、本発明の薄膜トランジスタによれば、凹凸面が微細構造で形成されているので、その凹凸形状を利用した極めて微細な薄膜トランジスタを提供できる。そして、本発明の薄膜トランジスタを構成する要素を、その凹凸面の微細形状に範囲で任意に変化させることができるので、極めて微細な薄膜トランジスタとすることができる。
【0113】
また、本発明の薄膜トランジスタの製造方法によれば、従来の方法のような一般的なフォトリソグラフィ技術を用いたTFT作製手段とは異なり、基板上に凹凸面形成用基板を用いて基板上に硬化性樹脂からなる凹凸面を形成し、その凹凸面の凹部をTFTの半導体チャネル層として使用するので、凹凸面形成用基板を用いた凹凸面の精細度を高めることにより、半導体チャネル層の均一化および微細化を図ることができる。その結果、サブミクロンオーダーの半導体チャネル層を有する薄膜トランジスタの製造を容易にすることができると共に、大面積化に対応でき量産性のある製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1態様の薄膜トランジスタの一例を示す断面図である。
【図2】本発明の第2態様の薄膜トランジスタの一例を示す断面図である。
【図3】本発明の第3態様の薄膜トランジスタの一例を示す断面図である。
【図4】本発明の第4態様の薄膜トランジスタの一例を示す断面図である。
【図5】本発明の第5態様の薄膜トランジスタの一例を示す断面図である。
【図6】本発明の薄膜トランジスタの製造方法の第1の例を示す各工程中、基板の前面からレジスト膜に露光する工程までを示す工程図である。
【図7】本発明の薄膜トランジスタの製造方法の第1の例を示す各工程中、レジスト現像工程後からゲート電極形成工程までの工程を示す工程図である。
【図8】本発明の薄膜トランジスタの製造方法の第2の例を示す各工程中、エッチング工程までの工程を示す工程図である。
【図9】本発明の薄膜トランジスタの製造方法の第2の例を示す各工程中、レジスト現像除去工程から電極形成工程までの工程を示す工程図である。
【図10】本発明の薄膜トランジスタの製造方法の第3の例を示す各工程中、エッチング工程までの工程を示す工程図である。
【図11】本発明の薄膜トランジスタの製造方法の第3の例を示す各工程中、レジスト除去工程からゲート電極/ゲート絶縁膜形成工程までの工程を示す工程図である。
【図12】本発明の薄膜トランジスタの製造方法の第4の例を示す各工程中、エッチング工程までの工程を示す工程図である。
【図13】本発明の薄膜トランジスタの製造方法の第4の例を示す各工程中、レジスト現像除去工程からゲート電極/ゲート絶縁膜形成工程までの工程を示す工程図である。
【図14】本発明の薄膜トランジスタの製造方法の第5の例を示す各工程中、エッチング工程までの工程を示す工程図である。
【図15】本発明の薄膜トランジスタの製造方法の第5の例を示す各工程中、レジスト除去工程から不純物含有アモルファスシリコンをエッチングするまでの工程を示す工程図である。
【図16】本発明の薄膜トランジスタの製造方法の第5の例を示す各工程中、アモルファスシリコンの結晶化を行う工程から、電極形成工程までの工程を示す工程図である。
【図17】凹凸面を形成するための凹凸面形成用基板表面の顕微鏡写真、および本発明の薄膜トランジスタに適用した基板が備える凹凸面の顕微鏡写真である。
【符号の説明】
1 基板
2 凹凸面
3 ソース電極
4 ドレイン電極
5 ゲート電極
6 ゲート絶縁膜
7 半導体チャネル層
8 ソース側拡散層
9 ドレイン側拡散層
10 コンタクトホール
21 凹凸面形成用基板
22 パターン
23 Al薄膜
24 ポジ型フォトレジスト膜
24´ ネガ型フォトレジスト膜
25 マスク
26 遮光パターン
27 UV光
29 不純物含有アモルファスシリコン
30 UV光
31 アモルファスシリコン
32 レーザー
33 ソース電極
34 ドレイン電極
35 ゲート電極
36 ゲート絶縁膜
37 半導体チャネル層
38 ソース側拡散層
39 ドレイン側拡散層
40 フォトマスク
41 開口部

Claims (13)

  1. 凹凸面を有する基板上に形成された薄膜トランジスタであって、当該凹凸面の隣接する凸部にソース電極とドレイン電極が形成され、当該凸部間の凹部領域に半導体チャネル層とゲート電極が形成されていることを特徴とする薄膜トランジスタ。
  2. 前記凹部領域は、凹部底面から、ゲート電極、ゲート絶縁膜、半導体チャネル層の順で積層されていることを特徴とする請求項1に記載の薄膜トランジスタ。
  3. 前記凹部領域は、凹部底面から、半導体チャネル層、ゲート絶縁膜、ゲート電極の順で積層されていることを特徴とする請求項1に記載の薄膜トランジスタ。
  4. 凹凸面を有する基板上に形成された薄膜トランジスタであって、当該凹凸面の凸部頂上面にソース電極およびドレイン電極のいずれか一方が形成され、当該凸部頂上面に連続する側面領域に半導体チャネル層とゲート電極が形成され、当該凸部側面に連続する凹部底面にソース電極およびドレイン電極の他の一方が形成されていることを特徴とする薄膜トランジスタ。
  5. 凹凸面を有する基板上に形成された薄膜トランジスタであって、当該凹凸面の凸部に半導体チャネル層、ゲート絶縁層およびゲート電極が順に積層され、当該凸部両側の底面にはソース電極およびドレイン電極がそれぞれ形成されていることを特徴とする薄膜トランジスタ。
  6. 前記凹凸面が、硬化性樹脂で形成されていることを特徴とする請求項1から5のいずれか1項に記載の薄膜トランジスタ。
  7. 前記薄膜トランジスタを構成する半導体が、多結晶シリコンまたは有機半導体材料で形成されていることを特徴とする請求項1から6のいずれか1項に記載の薄膜トランジスタ。
  8. 前記基板が、ガラス材、プラスチック材またはそれらの複合材からなることを特徴とする請求項1から7のいずれか1項に記載の薄膜トランジスタ。
  9. 凹凸面を有する基板上の当該凹凸面の隣接する凸部に、ソース電極とドレイン電極を形成し、当該凸部間の凹部領域に、凹部底面から、ゲート電極、ゲート絶縁膜、半導体チャネル層の順で積層してなる薄膜トランジスタの製造方法であって、
    (1)基板と、凹凸パターンが形成された凹凸面形成用基板を準備し、(2)両基板で硬化性樹脂組成物を挟んだ後にその組成物を硬化させ、その後凹凸面形成用基板を離型して凹凸面を有する基板を形成し、(3)その凹凸面の全面に導電性薄膜を形成した後さらにその凹凸面が平坦になるまでポジ型レジスト膜を形成し、(4)前記凹凸面形成用基板と同じ凹凸パターンを有するマスクを用いて当該レジスト膜を露光・現像して凸部頂上面の導電性薄膜を露出し、(5)露出後の全面に不純物含有アモルファスシリコン薄膜を形成し、(6)前記基板前面から露光・現像して凹部領域に残るレジスト膜と不純物含有アモルファスシリコン薄膜を除去し、(7)露出した導電性薄膜をエッチングし、(8)エッチング後の基板全面にアモルファスシリコン薄膜を形成し、(9)レーザーアニールを行ってポリシリコンからなる半導体チャネル層を形成すると同時に、凸部頂上面の不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層およびドレイン側拡散層を形成し、(10)前記半導体チャネル層、ソース側拡散層およびドレイン側拡散層上にゲート絶縁膜を形成し、(11)半導体チャネル層上部のゲート絶縁膜上にゲート電極を形成する、ことを特徴とする薄膜トランジスタの製造方法。
  10. 凹凸面を有する基板上の当該凹凸面の隣接する凸部に、ソース電極とドレイン電極を形成し、当該凸部間の凹部領域に、凹部底面から、半導体チャネル層、ゲート絶縁膜、ゲート電極の順で積層してなる薄膜トランジスタの製造方法であって、
    (1)基板と、凹凸パターンが形成された凹凸面形成用基板を準備し、(2)両基板で硬化性樹脂組成物を挟んだ後にその組成物を硬化させ、その後凹凸面形成用基板を離型して凹凸面を有する基板を形成し、(3)その凹凸面の全面に不純物含有アモルファスシリコン薄膜を形成した後さらにその凹凸面が平坦になるまでネガ型レジスト膜を形成し、(4)前記凹凸面形成用基板と同じ凹凸パターンを有するマスクを用いて当該レジスト膜を露光・現像して凹部領域の不純物含有アモルファスシリコン薄膜を露出し、(5)露出した不純物含有アモルファスシリコン薄膜をエッチングし、(6)凸部頂上面に残るレジスト膜を除去し、(7)所定領域にアモルファスシリコン薄膜を形成し、(8)レーザーアニールを行ってポリシリコンからなる半導体チャネル層を凹部領域に形成すると同時に、当該凹部両側の凸部頂上面の不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層およびドレイン側拡散層を形成し、(9)その全面にゲート絶縁層を形成し、(10)そのゲート絶縁層にコンタクトホールを形成した後に導電性薄膜を形成して、ソース電極、ゲート電極およびドレイン電極を形成する、ことを特徴とする薄膜トランジスタの製造方法。
  11. 凹凸面を有する基板上の当該凹凸面の凸部頂上面に、ソース電極およびドレイン電極のいずれか一方を形成し、当該凸部頂上面に連続する側面領域に、半導体チャネル層とゲート電極を形成し、当該凸部側面に連続する凹部底面に、ソース電極およびドレイン電極の他の一方を形成してなる薄膜トランジスタの製造方法であって、
    (1)基板と、凹凸パターンが形成された凹凸面形成用基板を準備し、(2)両基板で硬化性樹脂組成物を挟んだ後にその組成物を硬化させ、その後凹凸面形成用基板を離型して凹凸面を有する基板を形成し、(3)その凹凸面の全面に導電性薄膜を形成した後、さらにその上に不純物含有アモルファスシリコン薄膜を形成し、さらにその上に凹凸面が平坦になるまでポジ型レジスト膜を形成し、(4)このポジ型フォトレジスト膜上に、前記凹凸面の段差部である側面領域に成膜されている導電性薄膜及び不純物含有アモルファスシリコン薄膜の膜厚程度の開口部をもつフォトマスクを側面領域に位置合わせをして密着させ、フォトマスク側から露光・現像して前記側面領域のレジスト膜を除去し、(5)露出した不純物含有アモルファスシリコン薄膜と導電性薄膜をエッチング除去し、(6)凹凸面上のレジスト膜を除去し、(7)側面領域を含む所定領域にアモルファスシリコン薄膜を形成し、(8)レーザーアニールを行ってポリシリコンからなる半導体チャネル層を側面領域に形成すると同時に、当該側面領域に連続する凸部頂上面と凹部底面の不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層およびドレイン側拡散層を形成し、(9)結晶化したポリシリコン上にゲート絶縁層を形成し、(10)そのゲート絶縁層上にゲート電極を形成する、ことを特徴とする薄膜トランジスタの製造方法。
  12. 凹凸面を有する基板上の当該凹凸面の凸部に半導体チャネル層、ゲート絶縁層およびゲート電極を順に積層し、当該凸部両側の底面にソース電極およびドレイン電極をそれぞれ形成してなる薄膜トランジスタの製造方法であって、
    (1)基板と、凹凸パターンが形成された凹凸面形成用基板を準備し、(2)両基板で硬化性樹脂組成物を挟んだ後にその組成物を硬化させ、その後凹凸面形成用基板を離型して凹凸面を有する基板を形成し、(3)その凹凸面の全面に導電性薄膜と不純物含有アモルファスシリコン薄膜を積層した後さらにその凹凸面が平坦になるまでポジ型レジスト膜を形成し、(4)前記凹凸面形成用基板と同じ凹凸パターンを有するマスクを用いて当該レジスト膜を露光・現像して凸部頂上面の不純物含有アモルファスシリコン薄膜を露出し、(5)エッチングにより露出した不純物含有アモルファスシリコン薄膜および導電性薄膜を除去し、(6)凹凸面上のレジスト膜を除去し、(7)凸部頂上面を含む所定領域にアモルファスシリコン薄膜を形成し、(8)レーザーアニールを行ってポリシリコンからなる半導体チャネル層を凸部頂上面に形成すると同時に、当該凸部頂上面の両側の凹部領域に形成されている不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層およびドレイン側拡散層を形成し、(9)結晶化したポリシリコン上にゲート絶縁層を形成し、(10)そのゲート絶縁層上にゲート電極を形成する、ことを特徴とする薄膜トランジスタの製造方法。
  13. 凹凸面を有する基板上の当該凹凸面の凸部に半導体チャネル層、ゲート絶縁層およびゲート電極を順に積層し、当該凸部両側の底面にソース電極およびドレイン電極をそれぞれ形成してなる薄膜トランジスタの製造方法であって、
    (1)基板と、凹凸パターンが形成された凹凸面形成用基板を準備し、(2)両基板で硬化性樹脂組成物を挟んだ後にその組成物を硬化させ、その後凹凸面形成用基板を離型して凹凸面を有する基板を形成し、(3)その凹凸面の全面に導電性薄膜を積層した後さらにその凹凸面が平坦になるまでネガ型レジスト膜を形成し、(4)前記凹凸面形成用基板と同じ凹凸パターンを有するマスクを用いて当該レジスト膜を露光・現像して凹部上の導電性薄膜を露出し、(5)エッチングにより露出した導電性薄膜を除去し、(6)凹凸面上のレジスト膜を除去し、(7)その全面にゲート絶縁膜を形成し、(8)前記ゲート絶縁膜上にアモルファスシリコン薄膜を形成し、さらに前記アモルファスシリコン薄膜上に不純物含有アモルファスシリコン薄膜を形成し、(9)レーザーアニールを行ってポリシリコンからなる半導体チャネル層を凸部頂上面に形成すると同時に、当該凸部頂上面の両側の凹部領域に形成されている不純物含有アモルファスシリコン薄膜を結晶化して低抵抗ポリシリコンからなるソース側拡散層およびドレイン側拡散層を形成し、(10)当該ソース側拡散層上にソース電極を形成し、当該ドレイン側拡散層上にドレイン電極を形成する、ことを特徴とする薄膜トランジスタの製造方法。
JP2003015392A 2003-01-23 2003-01-23 薄膜トランジスタおよびその製造方法 Pending JP2004241397A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003015392A JP2004241397A (ja) 2003-01-23 2003-01-23 薄膜トランジスタおよびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003015392A JP2004241397A (ja) 2003-01-23 2003-01-23 薄膜トランジスタおよびその製造方法
US10761847 US7166861B2 (en) 2003-01-23 2004-01-21 Thin-film transistor and method for manufacturing the same
US11651668 US7445971B2 (en) 2003-01-23 2007-01-10 Thin film transistor and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2004241397A true true JP2004241397A (ja) 2004-08-26

Family

ID=32948319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003015392A Pending JP2004241397A (ja) 2003-01-23 2003-01-23 薄膜トランジスタおよびその製造方法

Country Status (2)

Country Link
US (2) US7166861B2 (ja)
JP (1) JP2004241397A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035981A (ja) * 2005-07-28 2007-02-08 Sony Corp 半導体装置の製造方法および半導体装置
JP2007210191A (ja) * 2006-02-09 2007-08-23 Toppan Printing Co Ltd モールドの欠陥修正方法及びモールド
US7605395B2 (en) 2005-07-25 2009-10-20 Samsung Electronics Co., Ltd. Thin film transistor substrate and method for fabricating the same
US7678626B2 (en) * 2005-11-23 2010-03-16 Hewlett-Packard Development Company, L.P. Method and system for forming a thin film device
JP2011517109A (ja) * 2008-04-11 2011-05-26 ウニベルジッタ デグリ スツディ ディ ミラノ−ビコッカ 導電性材料製又は半導体材料製のナノワイヤを用いたセーベック/ペルティエ効果を利用した双方向性の熱電気変換装置
KR101038308B1 (ko) 2004-12-28 2011-06-01 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조방법
US8013327B2 (en) 2008-06-03 2011-09-06 Hitachi, Ltd. Electronic device
JP2012084853A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2013161645A1 (ja) * 2012-04-27 2013-10-31 リンテック株式会社 熱電変換材料及びその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4266842B2 (ja) * 2004-02-02 2009-05-20 セイコーエプソン株式会社 電気光学装置用基板の製造方法及び電気光学装置の製造方法
JP2007533133A (ja) * 2004-04-07 2007-11-15 ティンギ テクノロジーズ プライベート リミテッド 半導体発光ダイオード上での反射層の作製
KR100666552B1 (ko) * 2004-06-30 2007-01-09 삼성에스디아이 주식회사 반도체 소자의 제조 방법 및 이 방법에 의하여 제조되는반도체 소자
US8268538B2 (en) * 2004-08-31 2012-09-18 Taiwan Tft Lcd Association Method for producing a thin film transistor
GB0506896D0 (en) * 2005-04-05 2005-05-11 Plastic Logic Ltd Stack ablation
US8222646B2 (en) * 2005-07-08 2012-07-17 The Hong Kong University Of Science And Technology Thin-film transistors with metal source and drain and methods of fabrication
US20070075365A1 (en) * 2005-10-03 2007-04-05 Peter Mardilovich Thin-film transistor and method of making the same
EP1833094B1 (en) * 2006-03-06 2011-02-02 STMicroelectronics (Crolles 2) SAS Formation of shallow SiGe conduction channel
CN101427608B (zh) * 2006-06-09 2013-03-27 株式会社半导体能源研究所 半导体器件的制造方法
US7813013B2 (en) * 2006-11-21 2010-10-12 Illumina, Inc. Hexagonal site line scanning method and system
US8426905B2 (en) * 2007-10-01 2013-04-23 Kovio, Inc. Profile engineered, electrically active thin film devices
CN101821754A (zh) * 2007-10-10 2010-09-01 蔻维尔公司 高可靠性监视和/或识别标签/器件及其制造和使用方法
KR101329352B1 (ko) * 2007-10-17 2013-11-13 삼성전자주식회사 반도체 장치의 제조방법
US9691772B2 (en) * 2011-03-03 2017-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including memory cell which includes transistor and capacitor
US9099437B2 (en) 2011-03-08 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101860861B1 (ko) * 2011-06-13 2018-05-25 삼성디스플레이 주식회사 배선의 제조방법, 박막트랜지스터의 제조방법 및 평판표시장치의 제조방법
CN202332973U (zh) * 2011-11-23 2012-07-11 京东方科技集团股份有限公司 有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件
CN103295905B (zh) * 2012-06-29 2017-07-28 上海天马微电子有限公司 一种半导体器件及其形成方法
CN103545200B (zh) * 2012-07-12 2015-12-09 中芯国际集成电路制造(上海)有限公司 晶体管和晶体管的形成方法
KR20140085305A (ko) * 2012-12-27 2014-07-07 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
JP2017017208A (ja) * 2015-07-02 2017-01-19 株式会社ジャパンディスプレイ 半導体装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392143A (en) * 1989-11-30 1995-02-21 Kabushiki Kaisha Toshiba Liquid crystal display having drain and pixel electrodes linkable to a wiring line having a potential
US5134448A (en) * 1990-01-29 1992-07-28 Motorola, Inc. MOSFET with substrate source contact
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH06132537A (ja) * 1992-10-15 1994-05-13 Nissan Motor Co Ltd 多結晶半導体装置
JP3051627B2 (ja) * 1993-02-03 2000-06-12 シャープ株式会社 表示装置およびその製造方法
JPH0730125A (ja) * 1993-07-07 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5572040A (en) * 1993-07-12 1996-11-05 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip
KR0151195B1 (ko) * 1994-09-13 1998-10-01 문정환 박막 트랜지스터의 구조 및 제조방법
US5494837A (en) * 1994-09-27 1996-02-27 Purdue Research Foundation Method of forming semiconductor-on-insulator electronic devices by growing monocrystalline semiconducting regions from trench sidewalls
US5772905A (en) * 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
US6309580B1 (en) * 1995-11-15 2001-10-30 Regents Of The University Of Minnesota Release surfaces, particularly for use in nanoimprint lithography
JPH10214974A (ja) * 1997-01-28 1998-08-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
DE19723936A1 (de) * 1997-06-06 1998-12-10 Siemens Ag DRAM-Zellenanordnung und Verfahren zu deren Herstellung
JP3372466B2 (ja) * 1997-12-22 2003-02-04 ティーディーケイ株式会社 偏光板の製造方法
JPH11204742A (ja) 1998-01-20 1999-07-30 Sony Corp メモリ及び情報機器
US6087222A (en) * 1998-03-05 2000-07-11 Taiwan Semiconductor Manufacturing Company Method of manufacture of vertical split gate flash memory device
DE19845003C1 (de) * 1998-09-30 2000-02-10 Siemens Ag Vertikaler Feldeffekttransistor mit innenliegendem ringförmigen Gate und Herstellverfahren
US6334960B1 (en) * 1999-03-11 2002-01-01 Board Of Regents, The University Of Texas System Step and flash imprint lithography
GB2358081B (en) * 2000-01-07 2004-02-18 Seiko Epson Corp A thin-film transistor and a method for maufacturing thereof
US6365059B1 (en) * 2000-04-28 2002-04-02 Alexander Pechenik Method for making a nano-stamp and for forming, with the stamp, nano-size elements on a substrate
US6955767B2 (en) * 2001-03-22 2005-10-18 Hewlett-Packard Development Company, Lp. Scanning probe based lithographic alignment
US6525340B2 (en) * 2001-06-04 2003-02-25 International Business Machines Corporation Semiconductor device with junction isolation
US6949199B1 (en) * 2001-08-16 2005-09-27 Seagate Technology Llc Heat-transfer-stamp process for thermal imprint lithography
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US6755984B2 (en) * 2002-10-24 2004-06-29 Hewlett-Packard Development Company, L.P. Micro-casted silicon carbide nano-imprinting stamp

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038308B1 (ko) 2004-12-28 2011-06-01 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조방법
US7605395B2 (en) 2005-07-25 2009-10-20 Samsung Electronics Co., Ltd. Thin film transistor substrate and method for fabricating the same
US7863086B2 (en) 2005-07-25 2011-01-04 Samsung Electronics Co., Ltd. Thin film transistor substrate and method for fabricating the same
JP2007035981A (ja) * 2005-07-28 2007-02-08 Sony Corp 半導体装置の製造方法および半導体装置
US7718465B2 (en) 2005-07-28 2010-05-18 Sony Corporation Semiconductor device and process for producing same
JP4506605B2 (ja) * 2005-07-28 2010-07-21 ソニー株式会社 半導体装置の製造方法
US7678626B2 (en) * 2005-11-23 2010-03-16 Hewlett-Packard Development Company, L.P. Method and system for forming a thin film device
JP2007210191A (ja) * 2006-02-09 2007-08-23 Toppan Printing Co Ltd モールドの欠陥修正方法及びモールド
JP2011517109A (ja) * 2008-04-11 2011-05-26 ウニベルジッタ デグリ スツディ ディ ミラノ−ビコッカ 導電性材料製又は半導体材料製のナノワイヤを用いたセーベック/ペルティエ効果を利用した双方向性の熱電気変換装置
US9484517B2 (en) 2008-04-11 2016-11-01 Consorzio Delta Ti Research Seebeck/peltier bidirectional thermoelectric conversion device using nanowires of conductive or semiconductive material
US8013327B2 (en) 2008-06-03 2011-09-06 Hitachi, Ltd. Electronic device
JP2012084853A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2013161645A1 (ja) * 2012-04-27 2013-10-31 リンテック株式会社 熱電変換材料及びその製造方法
CN104247063A (zh) * 2012-04-27 2014-12-24 琳得科株式会社 热电转换材料及其制造方法
JPWO2013161645A1 (ja) * 2012-04-27 2015-12-24 リンテック株式会社 熱電変換材料及びその製造方法

Also Published As

Publication number Publication date Type
US20070117282A1 (en) 2007-05-24 application
US7166861B2 (en) 2007-01-23 grant
US20040232495A1 (en) 2004-11-25 application
US7445971B2 (en) 2008-11-04 grant

Similar Documents

Publication Publication Date Title
US7223643B2 (en) Method of manufacturing a semiconductor device
US20020075423A1 (en) Reflective liquid crystal display device
US20060099747A1 (en) Thin film etching method and method of fabricating liquid crystal display device using the same
US20060255505A1 (en) Imprint templates for imprint lithography, and methods of patterning a plurality of substrates
US20070269750A1 (en) Colored masking for forming transparent structures
US20050099551A1 (en) Liquid crystal display device including polycrystalline silicon thin film transistor and method of fabricating the same
US20020176029A1 (en) Semipermeable liquid crystal display device and manufacturing method thereof
US6822708B2 (en) Liquid crystal display device
US20080100779A1 (en) Method of forming an integrated optical polarization grid on an lcd subsrate and liquid crystal display manufactured to include the grid
US6946178B2 (en) Lamination and delamination technique for thin film processing
JP2000194142A (ja) パタ―ン形成方法及び半導体装置の製造方法
US7141348B2 (en) Lamination and delamination technique for thin film processing
US6391499B1 (en) Light exposure mask and method of manufacturing the same
JP2002082340A (ja) フラットパネルディスプレイの作製方法
US20050161836A1 (en) Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment
US20060134922A1 (en) Method of forming at least one thin film device
US20120182490A1 (en) Array substrate and method for manufacturing the same
US20040235267A1 (en) Lamination and delamination technique for thin film processing
US20040233379A1 (en) Liquid crystal display and manufacturing method thereof
US20060110914A1 (en) Direct imprinting of etch barriers using step and flash imprint lithography
US20030219920A1 (en) Fabrication method of liquid crystal display device
US7253848B2 (en) Organic thin film transistor array substrate and liquid crystal display including the same
KR20010056037A (ko) 박막트랜지스터 제조방법
US20120052214A1 (en) Method for patterning flexible substrate
US20040232495A1 (en) Thin-film transistor and method for manufacturing the same