JPH0567627A - バイポーラトランジスタ及びそれを用いた半導体装置 - Google Patents

バイポーラトランジスタ及びそれを用いた半導体装置

Info

Publication number
JPH0567627A
JPH0567627A JP21424291A JP21424291A JPH0567627A JP H0567627 A JPH0567627 A JP H0567627A JP 21424291 A JP21424291 A JP 21424291A JP 21424291 A JP21424291 A JP 21424291A JP H0567627 A JPH0567627 A JP H0567627A
Authority
JP
Japan
Prior art keywords
porous
substrate
layer
single crystal
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21424291A
Other languages
English (en)
Other versions
JP3128077B2 (ja
Inventor
Nobuhiko Sato
信彦 佐藤
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP03214242A priority Critical patent/JP3128077B2/ja
Publication of JPH0567627A publication Critical patent/JPH0567627A/ja
Priority to US08/755,356 priority patent/US5750000A/en
Application granted granted Critical
Publication of JP3128077B2 publication Critical patent/JP3128077B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 基板、コレクタ間の容量の低減されたバイポ
ーラトランジスタを作製し、高速動作が可能で、α線に
よるソフトエラー等のない耐放射線特性の優れた半導体
装置を提供する。 【構成】 バイポーラトランジスタ2,3の、少なくと
も活性領域を構成する単結晶層が、多孔質化されたシリ
コン基体上の非多孔質単結晶層の表面或いは、該非多孔
質単結晶層の酸化表面を、少なくとも可視光領域で光透
過性を有する基体1に貼り合わせてのち、該多孔質化さ
れたシリコン基体を少なくとも湿式化学エッチングを含
む工程により除去して得られた、該光透過性基体上の非
多孔質単結晶層4,5である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、バイポーラトランジス
タ及びそれを用いた半導体装置に係り、特にバイポーラ
トランジスタが光透過性基体上に形成されたバイポーラ
トランジスタ及びそれを用いた半導体装置に関する。
【0002】
【従来の技術】絶縁物上の単結晶Si半導体層の形成
は、シリコン・オン・インシュレーター(SOI)技術
として広く知られ、通常のSi集積回路を作製するバル
クSi基板では到達しえない数々の優位点をSOI技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、SOI技術を利用することで、
.誘電体分離が容易で高集積化が可能、.対放射線
耐性に優れている、.浮遊容量が低減され高速化が可
能、.ウエル工程が省略できる、.ラッチアップを
防止できる、.薄膜化による完全空乏型電界効果トラ
ンジスタが可能、等の優位点が得られる。
【0003】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、SOI構造の
形成方法について研究されてきている。この内容は、例
えば、 Special Issue: "Single-crystal silicon on n
on-single-crystal insulators"; edited by G.W.Culle
n, Journal of Crystal Growth, volume 63, no3, pp 4
29 〜590 (1983). にまとめられている。
【0004】また、古くは、単結晶サファイア基板上
に、SiをCVD法(化学気相法)で、ヘテロエピタキ
シーさせて形成するSOS(シリコン・オン・サファイ
ア)が知られており、最も成熟したSOI技術として一
応の成功を収めはしたが、Si層と下地サファイア基板
界面の格子不整合により大量の結晶欠陥、サファイア基
板からのアルミニュームのSi層への混入、そして何よ
りも基板の高価格と大面積化への遅れにより、その応用
の広がりが妨げられている。比較的近年には、サファイ
ア基板を使用せずにSOI構造を実現しようという試み
が行なわれている。この試みは、次の二つに大別され
る。 (1)Si単結晶基板を表面酸化後に、窓を開けてSi
基板を部分的に表出させ、その部分をシードとして横方
向へエピタキシャル成長させ、SiO2 上へSi単結晶
層を形成する(この場合には、SiO2 上にSi層の堆
積をともなう。)。 (2)Si単結晶基板そのものを活性層として使用し、
その下部にSiO2 を形成する(この方法は、Si層の
堆積をともなわない。)。
【0005】これらの方法によって形成された絶縁物上
のシリコン層に種々の半導体素子及びそれらからなる集
積回路が作成されてきている。
【0006】
【発明が解決しようとしている課題】上記(1)を実現
する手段として、CVD法により、直接、単結晶層Si
を横方向エピタキシャル成長させる方法、非晶質Siを
堆積して、熱処理により固相横方向エピタキシャル成長
させる方法、非晶質あるいは、多結晶Si層に電子線、
レーザー光等のエネルギービームを収束して照射し、溶
融再結晶により単結晶層をSiO2 上に成長させる方
法、そして、棒状ヒーターにより帯状に溶融領域を走査
する方法(Zone melting recrystallization) が知られ
ている。これらの方法にはそれぞれ一長一短があるが、
その制御性、生産性、均一性、品質に多大の問題を残し
ており、いまだに、工業的に実用化したものはない。た
とえば、CVD法は平坦薄膜化するには、犠牲酸化が必
要となり、固相成長法ではその結晶性が悪い。また、ビ
ームアニール法では、収束ビーム走査による処理時間
と、ビームの重なり具合、焦点調整などの制御性に問題
がある。このうち、Zone Melting Recrystallization法
がもっとも成熟しており、比較的大規模な集積回路も試
作されてはいるが依然として、亜粒界等の結晶欠陥は、
多数残留しており、少数キャリヤーデバイスを作成する
にいたってない。また、いずれの方法もSi基板を必要
とするためガラスのような透明な非晶質絶縁物基板上に
良質なSi単結晶層は得られない。
【0007】上記(2)の方法であるSi基板をエピタ
キシャル成長の種子として用いない方法に於ては、次の
3種類の方法が挙げられる。
【0008】.V型の溝が表面に異方性エッチングさ
れたSi単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Si層をSi基板と同じ程厚く堆積した後、Si基
板の裏面から研磨によって、厚い多結晶Si層上にV溝
に囲まれて誘電分離されたSi単結晶領域を形成する方
法である。この方法に於ては、結晶性は、良好である
が、多結晶Siを数百ミクロンも厚く堆積する工程と、
単結晶Si基板を裏面より研磨して分離したSi活性層
のみを残す工程とを要するために、制御性及び生産性の
点から問題がある。
【0009】.サイモックス(SIMOX:Seperati
on by ion implanted oxygen) と称されるSi単結晶基
板中に酸素のイオン注入によりSiO2 層を形成する方
法であり、Siプロセスと整合性が良いため現在もっと
も成熟した方法である。しかしながら、SiO2 層形成
をするためには、酸素イオンを1018ions/cm2
以上も注入する必要があり、その注入時間は長大であ
り、生産性は高いとはいえず、また、ウエハーコストは
高い。更に、結晶欠陥は多く残存し、工業的に見て、少
数キャリヤーデバイスを作製できる充分な品質に至って
いない。
【0010】.多孔質Siの酸化による誘電体分離に
よりSOI構造を形成する方法である。この方法は、P
型Si単結晶基板表面にN型Si層をプロトンイオン注
入(イマイ他, J.Crystal Growth,vol 63,547(1983) ),
もしくは、エピタキシャル成長とパターニングによっ
て島状に形成し、表面よりSi島を囲むようにHF溶液
中の陽極化成法によりP型のSi基板のみを多孔質化し
たのち、増速酸化によりN型Si島を誘電体分離する方
法である。本方法では、分離されているSi領域は、デ
バイス工程のまえに決定されており、デバイス設計の自
由度を制限する場合があるという問題点がある。
【0011】ところで、光透過性基板上に半導体素子を
形成することは、光受光素子であるコンタクトセンサ
ー、投影型液晶画像表示装置を構成するうえにおいて重
要である。さらに、センサーや表示装置の画素(絵素)
をより一層、高密度化、高解像度化、高精細化するに
は、高性能な駆動素子が必要となる。又、画素を切り替
えるスイッチング素子とその駆動回路及び周辺回路の端
子数は膨大なものとなり、両者を別々に作成して後の相
互の接続はもはや機械的な接続では不可能な密度とな
る。その結果、上記半導体素子及び、周辺駆動回路は同
一の基板内に同一のプロセスを経ることにより、作成さ
れることが望ましく、その相互間の接続は、通常の集積
回路内に行われているように導電性薄膜のパターニング
によって成されるべきものであり、そのことにより初め
て、高密度実装が可能となるのである。さらに作成され
るべき製品の高性能化という必然的な工業的要請から光
透過性基板上に設けられる素子としても優れた結晶性を
有する単結晶層を用いて作製されることが必要となる。
【0012】しかしながら、ガラスに代表される光透過
性基板上には一般には、その結晶構造の無秩序性を反映
して、非晶質か、良くて、多結晶層しか形成されず、そ
の欠陥の多い結晶構造故に、要求されるあるいは今後要
求されるに十分な性能を持った駆動素子を作製すること
は困難であった。それは、基板の結晶構造が非晶質であ
ることによっており、単にSi層を堆積しても、良質な
単結晶層は得られない。Si単結晶基板を用いる上記の
いずれの方法を用いても光透過性基板上に良質な単結晶
層を得るという目的には不適当である。
【0013】本発明は、上記したような問題点及び上記
したような要求に答え得る、光透過性絶縁物基板上にあ
る良質な単結晶半導体層に形成できる集積回路の基本単
位であるバイポーラトランジスタ及びそれらよりなる集
積回路を提供することを目的とする。
【0014】更に本発明は、従来のSOIデバイスの利
点を実現した、半導体集積回路を提供することも目的と
する。
【0015】また、本発明は、SOI構造の大規模集積
回路を作製する際にも、高価なSOSや、SIMOXの
代替足り得、且つより高品質なる絶縁物上半導体基板上
の半導体素子及び集積回路を提供することを目的とす
る。
【0016】
【課題を解決するための手段】本発明のバイポーラトラ
ンジスタは、バイポーラトランジスタの、少なくとも活
性領域を構成する単結晶層が、多孔質化されたシリコン
基体上の非多孔質単結晶層の表面或いは、該非多孔質単
結晶層の酸化表面を、少なくとも可視光領域で光透過性
を有する基体に貼り合わせてのち、該多孔質化されたシ
リコン基体を少なくとも湿式化学エッチングを含む工程
により除去して得られた、該光透過性基体上の非多孔質
単結晶層であることを特徴とする。
【0017】また本発明の半導体装置は、前記バイポー
ラトランジスタを用いたことを特徴とする。
【0018】ここで、光透過性基体には、基体上に金属
電極,透明電極等を設けたものも含めるものとする。
【0019】
【作 用】多孔質シリコンの密度は単結晶Siに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Si層をエピタキシ
ャル成長させることも可能である。また多孔質層はその
内部に大量の空隙が形成されているために、密度が半分
以下に減少する。その結果、体積に比べて表面積が飛躍
的に増大するため、その化学エッチング速度は、通常の
単結晶層のエッチング速度に比べて、著しく増速され
る。
【0020】本発明は、このような多孔質シリコンの性
質を利用して、少なくとも可視光領域で光透過性を有す
る基体(以下、光透過性基体という)上に単結晶半導体
層を作製し、この単結晶半導体層を用いてバイポーラト
ランジスタを作製するものである。すなわち、本発明
は、多孔質化されたシリコン基体上に結晶性の優れた非
多孔質単結晶層を形成し、この非多孔質単結晶層の表面
又は該非多孔質単結晶層の酸化表面を、光透過性基体に
貼り合わせてのち、通常の単結晶層に比べてエッチング
速度が増速されてなる該多孔質化したシリコン基体を少
なくとも湿式化学エッチングを含む工程により除去する
ことで光透過性基体上に単結晶半導体層を作製し、この
単結晶半導体層を用いてバイポーラトランジスタ及びそ
れを用いた半導体装置を構成したものである。
【0021】本発明においては、光透過性基体上に形成
された、経済性に優れて、大面積に渡り均一平坦な、極
めて優れた結晶性を有する、欠陥の著しく少ないSi単
結晶層上に素子が作成されるため、基板、コレクタ間の
容量の低減されたバイポーラトランジスタを作製でき、
高速動作が可能で、α線によるソフトエラー等のない耐
放射線特性の優れた半導体装置を提供することができ
る。
【0022】
【実施態様例】以下、本発明の実施態様例を図面を参照
しながら詳述する。
【0023】図1は、本発明による半導体装置の一実施
例の概略的断面図である。同図において、基体1は、後
述するように多孔質Siを選択的に除去することによ
り、形成されたSiO2 よりなる光透過性基体である。
【0024】該基体1上には、NPN型バイポーラトラ
ンジスタ2、PNP型バイポーラトランジスタ3が形成
されており、両者の素子を適宜組み合わせることにより
所望の半導体装置が作製される。なお、図1におけるバ
イポーラトランジスタはプレーナ型であるが、本発明の
バイポーラトランジスタは、横型等、プレーナ型でない
形状を有していてもよい。
【0025】以下、各トランジスタ2,3の作製工程を
単結晶半導体層を光透過性基体上に作製する工程より図
2,図4を用いて説明する。
【0026】図2(a)〜(c)は本発明による半導体
基体の作製方法を説明するための工程図で、夫々各工程
に於ける模式的断面図として示されている。図4
(a),(b)は図1に示したNPN型バイポーラトラ
ンジスタ2、PNP型バイポーラトランジスタ3の作製
工程を示す模式的断面図である。
【0027】図2(a)に示すように、先ず、Si単結
晶基体を用意して、それを多孔質化して多孔質Si単結
晶基体21とする。Si基体は、HF溶液を用いた陽極
化成法によって、多孔質化させる。この多孔質Si層
は、単結晶Siの密度2.33g/cm3 に比べて、そ
の密度をHF溶液濃度を50〜20%に変化させること
で、密度を1.1〜0.6g/cm3 の範囲に変化させ
ることができる。この多孔質層は、下記の理由により、
P型Si基体に形成されやすい。この多孔質Si層は、
透過電子顕微鏡による観察によれば、平均約600オン
グストローム程度の径の孔が形成される。
【0028】多孔質Siは、Uhlir 等によって1956
年に半導体の電解研磨の研究過程に於て発見された(A.
Uhlir, Bell Syst.Tech.J., vol 35,p.333(1956)) 。ま
た、ウナガミ等は、陽極化成におけるSiの溶解反応を
研究し、HF溶液中のSiの陽極反応には正孔が必要で
あり、その反応は、次のようであると報告している(T.
ウナガミ: J. Electrochem.Soc., vol.127, p.476 (198
0) )。
【0029】 Si + 2HF + (2-n)e+ → SiF2 + 2H+ + ne- SiF2 + 2HF → SiF4 + H2 SiF4 + 2HF → H2SiF6 又は、 Si + 4HF + (4-λ)e+ → SiF4 + 4H+ + λe- SiF4 + 2HF → H2SiF6 ここで、e+ 及び、e- はそれぞれ、正孔と電子を表し
ている。また、n及びλは夫々シリコン1原子が溶解す
るために必要な正孔の数であり、n>2又は、λ>4な
る条件が満たされた場合に多孔質シリコンが形成される
としている。
【0030】以上のことから、正孔の存在するP型シリ
コンは、多孔質化されやすい。この多孔質化に於ける選
択性は、長野ら及びイマイによって実証されている(長
野、中島、安野、大中、梶原; 電子通信学会技術研究報
告、vol 79,SSD 79-9549(1979)、(K.イマイ;Solid-Sta
te Electronics vol 24,159 (1981))。このように正孔
の存在するP型シリコンは多孔質化されやすく、選択的
にP型シリコンを多孔質化することができる。
【0031】一方、高濃度N型シリコンも多孔質化され
るという報告(R.P.Holmstrom,I.J.Y.Chi Appl.Phys.Le
tt.Vol.42,386(1983))もあり、P型、N型の別にこだ
わらず、多孔質化を実現できる基体を選ぶことが重要で
ある。
【0032】また、多孔質層はその内部に大量の空隙が
形成されているために、密度が半分以下に減少する。そ
の結果、体積に比べて表面積が飛躍的に増大するため、
その化学エッチング速度は、通常の単結晶層のエッチン
グ速度に比べて、著しく増速される。
【0033】Si基体の全てを多孔質した後に単結晶を
エピタキシャル成長させる方法について説明する。
【0034】種々の成長法により、エピタキシャル成長
を多孔質化した基体表面に行い、薄膜単結晶層22を形
成する。
【0035】多孔質Si層には、透過電子顕微鏡による
観察によれば、平均約600オングストローム程度の径
の孔が形成されており、その密度は単結晶Siに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Si層をエピタキシ
ャル成長させることも可能である。ただし、1000℃
以上では、内部の孔の再配列が起こり、増速エッチング
の特性が損なわれる。このため、Si層のエピタキシャ
ル成長には、分子線エピタキシャル成長法、プラズマC
VD法、熱CVD法、光CVD法、バイアス・スパッタ
ー法、液相成長法等の低温成長が好適とされる。
【0036】図2(b)に示すように、ガラスに代表さ
れる光透過性基体23を用意して、必要に応じて、多孔
質Si基体上の単結晶Si層表面を酸化した後、酸化層
25に光透過性基体23を貼りつける。該酸化層は、デ
バイスを作成する際に重要な役割をはたす。すなわち、
Si活性層の下地界面により発生する界面準位はガラス
界面にくらべて、本発明による酸化膜界面の準位のほう
がひくくでき、電子デバイスの特性は、著しく向上され
る。
【0037】図2(b)に示すように、エッチング防止
膜として、Si34 層24を堆積して、貼り合せた2
枚の基体全体を被覆して、多孔質シリコン基体の表面上
のSi34 層を除去する。他のエッチング防止膜とし
てSi34 層の代わりに、アピエゾンワックス等を用
いても良い。この後に、多孔質Si基体21を全部、エ
ッチング等の手段で除去して光透過性基体23上に薄膜
化した単結晶シリコン層22を残存させ形成する。
【0038】図2(c)には本発明で得られる半導体基
体が示される。すなわち、図2(b)に於けるエッチン
グ防止膜としてのSi34 層24を除去することによ
って、光透過性基体23上に結晶性がシリコンウエハー
と同等な単結晶Si層22が平坦に、しかも均一に薄層
化されて、ウエハー全域に、大面積に形成される。こう
して得られた半導体基体は、絶縁分離された電子素子作
製という点から見ても好適に使用することができる。
【0039】次に、このようにして作製された、光透過
性基体表面の単結晶薄層を図1に示すように部分酸化法
或いは、島状にエッチングして分離する。次に、NPN
トランジスタ(図1の2)を形成しようとする単結晶シ
リコン島(図1の4)にN型不純物イオン、PNPトラ
ンジスタ(図1の3)を形成しようとする単結晶シリコ
ン島(図1の5)にP型不純物イオンをそれぞれ独立に
打ち込んでコレクタ領域とする。
【0040】次に図4(a)に示すように、ドライ酸化
あるいはパイロジェニックによるウエット酸化等により
表面に酸化膜8を形成する。続いて、フォトリソグラフ
ィー等を用いて、酸化膜を部分的に除去し、コレクタ領
域6の一部にイオン注入法、及び熱拡散法等を用いて、
コレクタ領域と異なる不純物を拡散し、ベース領域7を
形成する。次にフォトレジストにより、形成したマスク
パターンを用いてエミッタ領域9、コレクタコンタクト
領域10にイオン注入を行い、コレクタ領域と同タイプ
になるような不純物を高濃度にドープする。
【0041】次に、図4(b)に示すように、層間絶縁
層11をCVD法、バイアススパッタ法等を用いて堆積
させる。更にコンタクトホールをフォトリソグラフィー
とエッチングにより形成した後、ベース領域7、エミッ
タ領域9、及びコレクタコンタクト領域10のそれぞれ
の電極12,13,14をAl,Al−Si,W,M
o,Wシリサイド,Ti,Tiシリサイド等により形成
することにより、本発明のバイポーラトランジスタが得
られる。各素子を相互に薄膜金属配線等によって接続す
ることにより、集積回路が製造される。なお集積回路の
種類は特に限定されない。
【0042】以下、本発明による他の半導体基体の作製
方法を図面を参照しながら詳述する。
【0043】図3(a)〜(d)は本発明による他の半
導体基体の作製方法を説明するための工程図で、夫々各
工程に於ける模式的断面図として示されている。
【0044】先ず、図3(a)に示される様に種々の薄
膜成長法によるエピタキシャル成長により高濃度シリコ
ン単結晶基体31上に低不純物濃度層32を形成する。
或は、P型Si単結晶基体31の表面をプロトンをイオ
ン注入してN型単結晶層32を形成する。
【0045】次に、図3(b)に示される様にP型Si
単結晶基体31を裏面よりHF溶液を用いた陽極化成法
によって、多孔質Si基体33に変質させる。この多孔
質Si層は、単結晶Siの密度2.33g/cm3 に比
べて、その密度をHF溶液濃度を50〜20%に変化さ
せることで密度1.1〜0.6g/cm3 の範囲に変化
させることができる。この多孔質層は、上述したよう
に、P型基体に形成される。
【0046】図3(c)に示すように、光透過性基体3
4を用意して、多孔質Si基体上の単結晶Si層表面に
該光透過性基体を貼りつける。図3(c)に示すよう
に、多孔質Si基体33をエッチング除去して光透過性
基体上に薄膜化した単結晶シリコン層を残存させ形成す
る。
【0047】図3(d)には本発明で得られる半導体基
体が示される。すなわち、図3(c)に於けるエッチン
グ防止膜としてのSi34 層35を除去することによ
って、光透過性基体34上に結晶性がシリコンウエハー
と同等な単結晶Si層32が平坦に、しかも均一に薄層
化されて、ウエハー全域に、大面積に形成される。
【0048】こうして得られた半導体基体は、絶縁分離
された電子素子作製という点から見ても好適に使用する
ことができる。
【0049】以上は、多孔質化を行う前にN型層を形成
し、その後、陽極化成により選択的に、P型基体のみを
多孔質化する方法である。
【0050】多孔質Siのみを無電解湿式エッチングす
る選択エッチング法について、以下に述べる。
【0051】結晶Siに対してはエッチング作用を持た
ず、多孔質Siのみを選択エッチング可能なエッチング
液としては、弗酸、バッファード弗酸、過酸化水素水を
加えた弗酸又はバッファード弗酸の混合液、アルコール
を加えた弗酸又はバッファード弗酸の混合液、過酸化水
素水とアルコールとを加えた弗酸又はバッファード弗酸
の混合液が好適に用いられる。図5〜図12は多孔質S
iと単結晶Siを上記種々のエッチング液に浸潤したと
きのエッチングされた多孔質Siと単結晶Siの厚みの
エッチング時間依存性を示す特性図である。エッチング
液は、それぞれ、図5が49%弗酸、図6が49%弗酸
と過酸化水素水との混合液(1:5)、図7が49%弗
酸とアルコールとの混合液(10:1)、図8が49%
弗酸とアルコールと過酸化水素水との混合液(10:
6:50)であり、また図9がバッファード弗酸、図1
0がバッファード弗酸と過酸化水素水との混合液(1:
5)、図11がバッファード弗酸とアルコールとの混合
液(10:1)、図12がバッファード弗酸とアルコー
ルと過酸化水素水との混合液(10:6:50)であ
る。なお、アルコールを加えたものについては、撹拌す
ることなしに浸潤し、アルコールを加えないものについ
ては、撹拌しながら浸潤した。
【0052】多孔質Siは単結晶Siを陽極化成によっ
て作成し、その条件を以下にしめす。陽極化成によって
形成する多孔質Siの出発材料は、単結晶Siに限定さ
れるものではなく、他の結晶構造のSiでも可能であ
る。
【0053】 印加電圧: 2.6(V) 電流密度: 30 (mA・cm-2 ) 陽極化成溶液:HF:H2O:C2H5OH=1:1:1 時間: 2. 4 (時間) 多孔質Siの厚み: 300(μm) Porosity: 56(%) 上記条件により作成した多孔質Siを室温において、上
記種々のエッチング液に浸潤した。
【0054】49%弗酸(図5の白丸)に撹はんしなが
ら浸潤したものについて、該多孔質Siの厚みの減少を
測定したところ、多孔質Siは急速にエッチングされ、
40分ほどで90μm、更に、80分経過させると20
5μmも、高度の表面性を有して、均一にエッチングさ
れた。
【0055】49%弗酸と過酸化水素水との混合液
(1:5)(図6の白丸)に撹はんしながら浸潤したも
のについて、該多孔質Siの厚みの減少を測定したとこ
ろ、多孔質Siは急速にエッチングされ、40分ほどで
112μm、更に、80分経過させると256μmも、
高度の表面性を有して、均一にエッチングされた。
【0056】49%弗酸とアルコールとの混合液(1
0:1)(図7の白丸)に撹はんすることなしに浸潤し
たものについて、該多孔質Siの厚みの減少を測定した
ところ、多孔質Siは急速にエッチングされ、40分ほ
どで85μm、更に、80分経過させると195μm
も、高度の表面性を有して、均一にエッチングされた。
【0057】49%弗酸とアルコールと過酸化水素水と
の混合液(10:6:50)(図8の白丸)に撹はんす
ることなしに浸潤したものについて、該多孔質Siの厚
みの減少を測定したところ、多孔質Siは急速にエッチ
ングされ、40分ほどで107μm、更に、80分経過
させると244μmも、高度の表面性を有して、均一に
エッチングされた。
【0058】バッファード弗酸(図9の白丸)に撹拌し
浸潤したものについて、該多孔質Siの厚みの減少を測
定したところ、多孔質Siは急速にエッチングされ、4
0分ほどで70μm、更に、120分経過させると11
8μmも、高度の表面性を有して、均一にエッチングさ
れた。
【0059】バッファード弗酸と過酸化水素水との混合
液(1:5)(図10の白丸)に浸潤し、撹拌したもの
について、該多孔質Siの厚みの減少を測定したとこ
ろ、多孔質Siは急速にエッチングされ、40分ほどで
88μm、更に、120分経過させると147μmも、
高度の表面性を有して、均一にエッチングされた。
【0060】バッファード弗酸とアルコールとの混合液
(10:1)(図11の白丸)に撹はんすることなしに
浸潤したものについて、該多孔質Siの厚みの減少を測
定したところ、多孔質Siは急速にエッチングされ、4
0分ほどで67μm、更に、120分経過させると11
2μmも、高度の表面性を有して、均一にエッチングさ
れた。
【0061】バッファード弗酸とアルコールと過酸化水
素水との混合液(10:6:50)(図12の白丸)に
撹はんすることなしに浸潤したものについて、該多孔質
Siの厚みの減少を測定したところ、多孔質Siは急速
にエッチングされ、40分ほどで83μm、更に、12
0分経過させると140μmも、高度の表面性を有し
て、均一にエッチングされた。
【0062】なお、過酸化水素水の溶液濃度は、ここで
は30%であるが、下記の過酸化水素水の添加効果がそ
こなわれず、且つ製造工程等で実用上差し支えない濃度
で設定される。バッファード弗酸としては、フッ化アン
モニウム(NH4 F)36.2%、フッ化水素(HF)
4.46%の水溶液が用いられる。
【0063】なお、エッチング速度は弗酸,バッファー
ド弗酸,過酸化水素水の溶液濃度及び温度に依存する。
過酸化水素水を添加することによって、シリコンの酸化
を増速し、反応速度を無添加に比べて増速することが可
能となり、更に過酸化水素水の比率を変えることによ
り、その反応速度を制御することができる。またアルコ
ールを添加することによって、エッチングによる反応生
成気体の気泡を、瞬時にエッチング表面から、撹拌する
ことなく、除去でき、均一にかつ効率よく多孔質Siを
エッチングすることができる。
【0064】溶液濃度及び温度の条件は、弗酸,バッフ
ァード弗酸及び上記過酸化水素水又は上記アルコールの
効果を奏し、エッチング速度が製造工程等で実用上差し
支えない範囲で設定される。
【0065】本願では、一例として、前述した溶液濃
度、室温の場合について取り上げたが、本発明はかかる
条件に限定されるものではない。
【0066】バッファード弗酸中のHF濃度は、エッチ
ング液に対して、好ましくは1〜95%、より好ましく
は1〜85%、さらに好ましくは1〜70%の範囲で設
定され、バッファード弗酸中のNH4 F濃度は、エッチ
ング液に対して、好ましくは1〜95%、より好ましく
は5〜90%、さらに好ましくは5〜80%の範囲で設
定される。
【0067】HF濃度は、エッチング液に対して、好ま
しくは1〜95%、より好ましくは5〜90%、さらに
好ましくは5〜80%の範囲で設定される。
【0068】H22 濃度は、エッチング液に対して、
好ましくは1〜95%、より好ましくは5〜90%、さ
らに好ましくは10〜80%で、且つ上記過酸化水素水
の効果を奏する範囲で設定される。
【0069】アルコール濃度は、エッチング液に対し
て、好ましくは80%以下、より好ましくは60%以
下、さらに好ましくは40%以下で、且つ上記アルコー
ルの効果を奏する範囲で設定される。
【0070】温度は、好ましくは0〜100℃、より好
ましくは5〜80℃、さらに好ましくは5〜60℃の範
囲で設定される。
【0071】本発明に用いられるアルコールはエチルア
ルコールのほか、イソプロピルアルコールなど製造工程
等に実用上差し支えなく、さらに上記アルコール添加効
果を望むことのできるアルコールを用いることができ
る。
【0072】また、500μm厚の非多孔質Siを室温
において、上記各種エッチング液に浸潤した。のちに、
該非多孔質Siの厚みの減少を測定した。非多孔質Si
は、120分経過した後にも、100オングストローム
以下しかエッチングされなかった。
【0073】エッチング後の多孔質Siと非多孔質Si
を水洗し、その表面を二次イオンにより微量分析したと
ころ何等不純物は検出されなかった。
【0074】
【実施例】以下、具体的な実施例によって本発明を説明
する。なお、以下に説明する実施例においては、一例と
して49%弗酸とアルコールと過酸化水素水との混合液
(10:6:50)をエッチング液とした場合について
取り上げるが、前述した種々のエッチング液も同様に用
いることができることは勿論である。 (実施例1)200ミクロンの厚みを持ったP型(10
0)単結晶Si基板を50%のHF溶液中において陽極
化成を行った。この時の電流密度は、100mA/cm
2 であった。この時の多孔質化速度は、8.4μm/m
in.であり200ミクロンの厚みをもったP型(10
0)Si基板全体は、24分で多孔質化された。
【0075】該P型(100)多孔質Si基板上にMB
E(分子線エピタキシー:Molecular Bea
m Epitaxy)法により、Siエピタキシャル層
を0.5ミクロン低温成長させた。堆積条件は、以下の
とおりである。
【0076】 温度: 700℃ 圧力:1×10-9Torr 成長速度: 0.1nm/sec 次に、このエピタキシャル層の表面を50nm熱酸化し
た。該熱酸化膜上に光学研磨を施した溶融石英ガラス基
板を重ねあわせ、酸素雰囲気中で800℃,0.5時間
加熱することにより、両者の基板は、強固に接合され
た。
【0077】減圧CVD法によってSi34 を0.1
μm堆積して、貼り合わせた2枚の基板を被覆して、多
孔質基板上の窒化膜のみを反応性イオンエッチングによ
って除去する。
【0078】その後、該貼り合わせた基板を49%弗酸
とアルコールと過酸化水素水との混合液(10:6:5
0)で撹はんすることなく選択エッチングする。65分
後には、単結晶Si層だけがエッチングされずに残り、
単結晶Siをエッチ・ストップの材料として、多孔質S
i基板は選択エッチングされ、完全に除去された。
【0079】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く65分後でも40
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量(数十オングストローム)は実用上
無視できる膜厚減少である。すなわち、200ミクロン
の厚みをもった多孔質化されたSi基板は除去され、S
34 層を除去した後には、石英ガラス基板上に0.
5μmの厚みを持った単結晶Si層が形成できた。
【0080】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0081】上記単結晶シリコン薄膜にNPNバイポー
ラトランジスタを作製した。その結果、単結晶基板上に
同様の素子を形成した場合と比べ、コレクター基板間の
容量がほぼ4分の1の3.4fFに低減した。また、該
トランジスタを主たる構成素子とするRAM(Random A
ccess Memory)を作製し、その電気特性を評価し、単結
晶基板上の素子と比較した結果、ゲート遅延時間が約1
3%短縮され、消費電力も約1割程度減少していた。な
お、各トランジスタの製造方法については公知の集積回
路製造技術が用いられるので省略するものとし、実質的
な単結晶半導体層の形成方法についてのみ説明を行っ
た。また以下の実施例についても同様である。 (実施例2)200ミクロンの厚みを持ったP型(10
0)単結晶Si基板を50%のHF溶液中において陽極
化成を行った。この時の電流密度は、100mA/cm
2 であった。この時の多孔質化速度は、8.4μm/m
in.であり200ミクロンの厚みをもったP型(10
0)Si基板全体は、24分で多孔質化された。該P型
(100)多孔質Si基板上にプラズマCVD法によ
り、Siエピタキシャル層を5ミクロン低温成長させ
た。堆積条件は、以下のとおりである。
【0082】 ガス: SiH4 高周波電力: 100W 温度: 800℃ 圧力: 1×10-2Torr 成長速度: 2.5nm/sec 次に、このエピタキシャル層の表面を50nm熱酸化し
た。該熱酸化膜上に光学研磨を施した500℃近辺に軟
化点のあるガラス基板を重ねあわせ、酸素雰囲気中で4
50℃,0.5時間加熱することにより、両者の基板
は、強固に接合された。
【0083】プラズマCVD法によってSi34
0.1μm堆積して、貼り合わせた2枚の基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。
【0084】その後、該貼り合わせた基板を49%弗酸
とアルコールと過酸化水素水との混合液(10:6:5
0)で撹はんすることなく選択エッチングする。65分
後には、単結晶Si層だけがエッチングされずに残り、
単結晶Siをエッチ・ストップの材料として、多孔質S
i基板は選択エッチングされ、完全に除去された。
【0085】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く65分後でも40
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量(数十オングストローム)は実用上
無視できる膜厚減少である。すなわち、200ミクロン
の厚みをもった多孔質化されたSi基板は、除去され、
Si34 層を除去した後には、低軟化点ガラス基板上
に5μmの厚みを持った単結晶Si層が形成できた。
【0086】上記単結晶シリコン薄膜にバイポーラトラ
ンジスタを作製し、相互に接続することにより、その集
積回路を作製した。なお、各トランジスタの製造方法に
ついては公知のバイポーラトランンジスタ集積回路製造
技術が用いられる。 (実施例3)200ミクロンの厚みを持ったP型(10
0)単結晶Si基板を50%のHF溶液中において陽極
化成を行った。この時の電流密度は、100mA/cm
2 であった。この時の多孔質化速度は、8.4μm/m
in.であり200ミクロンの厚みをもったP型(10
0)Si基板全体は、24分で多孔質化された。
【0087】該P型(100)多孔質Si基板上に減圧
CVD法により、Siエピタキシャル層を5ミクロン低
温成長させた。堆積条件は、以下のとおりである。
【0088】 ガス: SiH2 Cl2 (0.6 l/min.) H2 (100 l/min.) 温度: 850℃ 圧力: 50Torr 時間: 0.1μm/min. 次に、このエピタキシャル層の表面を50nm熱酸化し
た。該熱酸化膜上に光学研磨を施した500℃近辺に軟
化点のあるガラス基板を重ねあわせ、酸素雰囲気中で4
50℃,0.5時間加熱することにより、両者の基板
は、強固に接合された。
【0089】プラズマCVD法によってSi34
0.1μm堆積して、貼り合わせた2枚の基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。
【0090】その後、該貼り合わせた基板を49%弗酸
とアルコールと過酸化水素水との混合液(10:6:5
0)で撹はんすることなく選択エッチングする。65分
後には、単結晶Si層だけがエッチングされずに残り、
単結晶Siをエッチ・ストップの材料として、多孔質S
i基板は選択エッチングされ、完全に除去された。
【0091】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く65分後でも40
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量(数十オングストローム)は実用上
無視できる膜厚減少である。すなわち、200ミクロン
の厚みをもった多孔質化されたSi基板は、除去され、
Si34 層を除去した後には、低軟化点ガラス基板上
に5μmの厚みを持った単結晶Si層が形成できた。
【0092】また、Si34 層の代わりに、アピエゾ
ンワックス、或は、エレクトロンワックスを被覆した場
合にも同様の効果があり、多孔質化されたSi基板のみ
を完全に除去しえる。
【0093】上記単結晶シリコン薄膜にバイポーラトラ
ンジスタを作製し、相互に接続することにより、集積回
路を作製した。なお、各トランジスタの製造方法につい
ては公知の集積回路製造技術が用いられる。 (実施例4)200ミクロンの厚みを持ったP型(10
0)単結晶Si基板を50%のHF溶液中において陽極
化成を行った。この時の電流密度は、100mA/cm
2 であった。この時の多孔質化速度は、8.4μm/m
in.であり200ミクロンの厚みをもったP型(10
0)Si基板全体は、24分で多孔質化された。
【0094】該P型(100)多孔質Si基板上にバイ
アス・スパッター法により、Siエピタキシャル層を
1.0ミクロン低温成長させた。堆積条件は、以下のと
おりである。
【0095】 RF周波数: 100MHz 高周波電力: 600W 温度: 300℃ Arガス圧力: 8×10-3Torr 成長時間: 120分 ターゲット直流バイアス: −200V 基板直流バイアス: +5V 次に、このエピタキシャル層の表面を50nm熱酸化し
た。該熱酸化膜上に光学研磨を施した500℃近辺に軟
化点のあるガラス基板を重ねあわせ、酸素雰囲気中で4
50℃,0.5時間加熱することにより、両者の基板
は、強固に接合された。
【0096】プラズマCVD法によってSi34
0.1μm堆積して、貼り合わせた2枚の基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。
【0097】その後、該貼り合わせた基板を49%弗酸
とアルコールと過酸化水素水との混合液(10:6:5
0)で撹はんすることなく選択エッチングする。65分
後には、単結晶Si層だけがエッチングされずに残り、
単結晶Siをエッチ・ストップの材料として、多孔質S
i基板は選択エッチングされ、完全に除去された。
【0098】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く65分後でも40
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量(数十オングストローム)は実用上
無視できる膜厚減少である。すなわち、200ミクロン
の厚みをもった多孔質化されたSi基板は、除去され、
Si34 層を除去した後には、低軟化点ガラス基板上
に1.0μmの厚みを持った単結晶Si層が形成でき
た。
【0099】また、Si34 層の代わりに、アピエゾ
ンワックス、或は、エレクトロンワックスを被覆した場
合にも同様の効果があり、多孔質化されたSi基板のみ
を完全に除去しえる。
【0100】上記単結晶シリコン薄膜にバイポーラトラ
ンジスタを作製し、相互に接続することにより、集積回
路を作製した。なお、各トランジスタの製造方法につい
ては公知の集積回路製造技術が用いられる。 (実施例5)200ミクロンの厚みを持ったP型(10
0)単結晶Si基板を50%のHF溶液中において陽極
化成を行った。この時の電流密度は、100mA/cm
2 であった。この時の多孔質化速度は、8.4μm/m
in.であり200ミクロンの厚みをもったP型(10
0)Si基板全体は、24分で多孔質化された。
【0101】該P型(100)多孔質Si基板上に液相
成長法により、Siエピタキシャル層を10ミクロン低
温成長させた。成長条件は、以下のとおりである。
【0102】 溶媒: Sn 成長温度: 900℃ 成長雰囲気: H2 成長時間: 20分 次に、このエピタキシャル層の表面を50nm熱酸化し
た。該熱酸化膜上に光学研磨を施した800℃近辺に軟
化点のあるガラス基板を重ねあわせ、酸素雰囲気中で7
50℃,0.5時間加熱することにより、両者の基板
は、強固に接合された。
【0103】減圧CVD法によってSi34 を0.1
μm堆積して、貼り合わせた2枚の基板を被覆して、多
孔質基板上の窒化膜のみを反応性イオンエッチングによ
って除去する。
【0104】その後、該貼り合わせた基板を49%弗酸
とアルコールと過酸化水素水との混合液(10:6:5
0)で撹はんすることなく選択エッチングする。65分
後には、単結晶Si層だけがエッチングされずに残り、
単結晶Siをエッチ・ストップの材料として、多孔質S
i基板は選択エッチングされ、完全に除去された。
【0105】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く65分後でも40
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量(数十オングストローム)は実用上
無視できる膜厚減少である。すなわち、200ミクロン
の厚みをもった多孔質化されたSi基板は、除去され、
Si34 層を除去した後には、ガラス基板上に10μ
mの厚みを持った単結晶Si層が形成できた。また、S
34 層の代わりに、アピエゾンワックス、或は、エ
レクトロンワックスを被覆した場合にも同様の効果があ
り、多孔質化されたSi基板のみを完全に除去しえる。
【0106】上記単結晶シリコン薄膜にバイポーラトラ
ンジスタを作製し、相互に接続することにより、集積回
路を作製した。なお、各トランジスタの製造方法につい
ては公知の集積回路製造技術が用いられる。 (実施例6)200ミクロンの厚みを持ったP型(10
0)Si基板上にCVD法により、Siエピタキシャル
層を0.5ミクロン成長させた。堆積条件は、以下のと
おりである。
【0107】 反応ガス流量: SiH2 Cl2 1000 SCCM H2 230 l/min . 温度: 1080℃ 圧力: 80Torr 時間: 1min. この基板を50%のHF溶液中において陽極化成を行っ
た。この時の電流密度は、100mA/cm2 であっ
た。この時の多孔質化速度は、8.4μm/min.で
あり200ミクロンの厚みを持ったP型(100)Si
基板全体は、24分で多孔質化された。前述したように
この陽極化成では、P型(100)Si基板のみが多孔
質化されSiエピタキシャル層には変化がなかった。
【0108】次に、このエピタキシャル層の表面を50
nm熱酸化した。該熱酸化膜上に光学研磨を施した溶融
石英ガラス基板を重ね合わせ、酸素雰囲気中で800
℃,0.5時間加熱することにより、両者の基板は、強
固に接合された。
【0109】減圧CVD法によってSi34 を0.1
μm堆積して、貼り合わせた2枚の基板を被覆して、多
孔質基板上の窒化膜のみを反応性イオンエッチングによ
って除去した。
【0110】その後、該貼り合わせた基板を49%弗酸
とアルコールと過酸化水素水との混合液(10:6:5
0)で撹はんすることなく選択エッチングする。65分
後には、単結晶Si層だけがエッチングされずに残り、
単結晶Siをエッチ・ストップの材料として、多孔質S
i基板は選択エッチングされ、完全に除去された。
【0111】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く65分後でも40
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量(数十オングストローム)は実用上
無視できる膜厚減少である。すなわち、200ミクロン
の厚みをもった多孔質化されたSi基板は除去され、S
33 層を除去した後には、ガラス基板上に0.5μ
mの厚みを持った単結晶Si層が形成できた。また、S
34 層の代わりに、アピエゾンワックス、或は、エ
レクトロンワックスを被覆した場合にも同様の効果があ
り、多孔質化されたSi基板のみを完全に除去しえる。
【0112】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0113】上記単結晶シリコン薄膜にバイポーラトラ
ンジスタを作製し、相互に接続することにより、集積回
路を作製した。なお、各トランジスタの製造方法につい
ては公知の集積回路製造技術が用いられる。 (実施例7)200ミクロンの厚みを持ったP型(10
0)Si基板表面にプロトンのイオン注入によって、N
型Si層を1ミクロン形成した。H+ 注入量は、5×1
15(ions/cm2 )であった。この基板を50%
のHF溶液中において陽極化成を行った。この時の電流
密度は、100mA/cm2 であった。この時の多孔質
化速度は、8.4μm/min.であり200ミクロン
の厚みを持ったP型(100)Si基板全体は、24分
で多孔質化された。前述したようにこの陽極化成では、
P型(100)Si基板のみが多孔質化されN型Si層
には変化がなかった。次に、このN型単結晶層の表面を
50nm熱酸化した。該熱酸化膜上に光学研磨を施した
溶融石英ガラス基板を重ねあわせ、酸素雰囲気中で80
0℃,0.5時間加熱することにより、両者の基板は、
強固に接合された。
【0114】減圧CVD法によってSi34 を0.1
μm堆積して、貼り合わせた2枚の基板を被覆して、多
孔質基板上の窒化膜のみを反応性イオンエッチングによ
って除去する。
【0115】その後、該貼り合わせた基板を49%弗酸
とアルコールと過酸化水素水との混合液(10:6:5
0)で撹はんすることなく選択エッチングする。65分
後には、単結晶Si層だけがエッチングされずに残り、
単結晶Siをエッチ・ストップの材料として、多孔質S
i基板は選択エッチングされ、完全に除去された。
【0116】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く65分後でも40
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量(数十オングストローム)は実用上
無視できる膜厚減少である。すなわち、200ミクロン
の厚みをもった多孔質化されたSi基板は、除去され、
Si33 層を除去した後には、ガラス基板上に1.0
μmの厚みを持った単結晶Si層が形成できた。
【0117】また、Si34 層の代わりに、アピエゾ
ンワックス、或は、エレクトロンワックスを被覆した場
合にも同様の効果があり、多孔質化されたSi基板のみ
を完全に除去しえる。
【0118】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0119】上記単結晶シリコン薄膜にバイポーラトラ
ンジスタを作製し、相互に接続することにより、集積回
路を作製した。なお、各トランジスタの製造方法につい
ては公知の集積回路製造技術が用いられる。 (実施例8)500ミクロンの厚みを持ったP型(10
0)単結晶Si基板を50%のHF溶液中において陽極
化成を行った。この時の電流密度は、10mA/cm2
であった。10分で表面に20ミクロンの厚みを持った
多孔質層が形成された。該P型(100)多孔質Si基
板上に減圧CVD法により、Siエピタキシャル層を
0.5ミクロン低温成長させた。堆積条件は、以下のと
おりである。
【0120】 ガス:SiH2 Cl2 (0.6 1/min.), H2 (100 1/min) 温度: 850℃ 圧力: 50Torr 成長速度: 0.1μm/min 次に、このエピタキシャル層の表面を50nm熱酸化し
た。該熱酸化膜上に光学研磨を施した溶融石英ガラス基
板を重ねあわせ、酸素雰囲気中で450℃,0.5時間
加熱することにより、両者の基板は、強固に接合され
た。
【0121】その後に、シリコン基板の裏面から490
ミクロン研磨により除去して多孔質層を表出させた。
【0122】プラズマCVD法によってSi34
0.1μm堆積して、貼りあわせた2枚の基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。
【0123】その後、該貼り合わせた基板を49%弗酸
とアルコールと過酸化水素水との混合液(10:6:5
0)で撹はんすることなく選択エッチングする。15分
後には、単結晶Si層だけがエッチングされずに残り、
単結晶Siをエッチ・ストップの材料として、多孔質S
i層は選択エッチングされ、完全に除去された。
【0124】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く15分後でも40
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量(数オングストローム)は実用上無
視できる膜厚減少である。Si34 層を除去した後に
は、石英溶融ガラス基板上に0.5μmの厚みを持った
単結晶Si層が形成できた。
【0125】また、Si34 層の代わりに、アピエゾ
ンワックス、或いは、エレクトロンワックスを被覆した
場合にも同様の効果があり、多孔質化されたSi層のみ
を完全に除去しえる。
【0126】上記単結晶シリコン薄膜にバイポーラトラ
ンジスタを作製し、相互に接続することにより、集積回
路を作製した。なお、各トランジスタの製造方法につい
ては公知の集積回路製造技術が用いられる。 (実施例9)200ミクロンの厚みを持ったP型(10
0)Si基板上にCVD法により、Siエピタキシャル
層を1ミクロン成長させた。堆積条件は、以下のとおり
である。
【0127】 反応ガス流量:SiH2 Cl2 1000 SCCM H2 230 1/min. 温度: 1080℃ 圧力: 80Torr 時間: 2min この基板を50%のHF溶液中において陽極化成を行っ
た。この時の電流密度は、100mA/cm2 であっ
た。又、この時の多孔質化速度は、8.4μm/mi
n.であり200ミクロンの厚みを持ったP型(10
0)Si基板全体は、24分で多孔質化された。前述し
たようにこの陽極化成では、P型(100)Si基板の
みが多孔質化され、Siエピタキシャル層には変化がな
かった。
【0128】次に、このエピタキシャル層の表面に光学
研磨を施した溶融石英ガラス基板を重ねあわせ、酸素雰
囲気中で800℃,0.5時間加熱することにより、両
者の基板は、強固に接合された。
【0129】プラズマCVD法によってSi34
0.1μm堆積して、貼りあわせた2枚の基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。
【0130】その後、該貼り合わせた基板を49%弗酸
とアルコールと過酸化水素水との混合液(10:6:5
0)で撹はんすることなく選択エッチングする。65分
後には、単結晶Si層だけがエッチングされずに残り、
単結晶Siをエッチ・ストップの材料として、多孔質S
i基板は選択エッチングされ、完全に除去された。
【0131】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く65分後でも40
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量(数十オングストローム)は実用上
無視できる膜厚減少である。すなわち、200ミクロン
の厚みをもった多孔質化されたSi基板は、除去され、
Si34 層を除去した後には、石英ガラス基板上に1
μmの厚みを持った単結晶Si層が形成できた。
【0132】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。上記単結晶シ
リコン薄膜にバイポーラトランジスタを作製し、相互に
接続することにより、集積回路を作製した。なお、各ト
ランジスタの製造方法については公知の集積回路製造技
術が用いられる。
【0133】
【発明の効果】以上詳述したように、本発明のバイポー
ラトランジスタ及びそれを用いた半導体装置によれば、
少なくとも可視光領域において光透過性を有する基体上
に形成された良質なる単結晶層に作製されることによっ
て、高性能のバイポーラトランジスタが作製される。そ
のため光透過性基体に基板、コレクタの容量の低減され
たバイポーラトランジスタを作製でき、高速動作が可能
なうえ、α線によるソフトエラー等のない耐放射線特性
の優れた素子、及び集積回路を低価格で提供することが
可能となる。
【0134】なお、従来、ガラスに代表される光透過性
基体上には、一般には、基体の結晶構造が非晶質である
がゆえに、良質な単結晶層は得らなかったが、本発明に
よれば、元々良質な単結晶Si基体を出発材料として、
単結晶層を光透過性基体(例えば、透明なSiO2 を主
成分とするガラス基板)上に転移することができ、コン
タクトセンサーや、投影型液晶画像表示装置に必須であ
る光透過性基体上に高性能な駆動素子を作製することが
可能となり、また多数処理を短時間に行うことが可能と
なり、その生産性と経済性にも多大の進歩がある。
【図面の簡単な説明】
【図1】本発明によるバイポーラトランジスタの模式的
断面図である。
【図2】本発明の基体作製工程を説明するための模式的
断面図である。
【図3】本発明の基体作製工程を説明するための模式的
断面図である。
【図4】本発明の工程を説明するための模式的断面図で
ある。
【図5】多孔質と非多孔質Siのエッチング特性であ
る。
【図6】多孔質と非多孔質Siのエッチング特性であ
る。
【図7】多孔質と非多孔質Siのエッチング特性であ
る。
【図8】多孔質と非多孔質Siのエッチング特性であ
る。
【図9】多孔質と非多孔質Siのエッチング特性であ
る。
【図10】多孔質と非多孔質Siのエッチング特性であ
る。
【図11】多孔質と非多孔質Siのエッチング特性であ
る。
【図12】多孔質と非多孔質Siのエッチング特性であ
る。
【符号の説明】
1 光透過性基板、 2 NPN型バイポーラトランジ
スタ、3 PNP型バイポーラトランジスタ、 4 島
状単結晶層、5 島状単結晶層、 6 コレクタ領域、
7 ベース領域、8 酸化膜、 9 エミッタ領域、
10 コレクタコンタクト領域、11 層間絶縁層、
12 ベース電極、 13 エミッタ電極、14 コ
レクタ電極、21 多孔質Si基板、 22 非多孔質
Si単結晶層、23 ガラス光透過性基板、 24 エ
ッチング防止膜、25 酸化シリコン層、31 P型S
i単結晶基板、 32 N型Si単結晶層、33 多孔
質Si基板、 34 光透過性基板、 35 エッチン
グ防止膜。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 バイポーラトランジスタの、少なくとも
    活性領域を構成する単結晶層が、多孔質化されたシリコ
    ン基体上の非多孔質単結晶層の表面或いは、該非多孔質
    単結晶層の酸化表面を、少なくとも可視光領域で光透過
    性を有する基体に貼り合わせてのち、該多孔質化された
    シリコン基体を少なくとも湿式化学エッチングを含む工
    程により除去して得られた、該光透過性基体上の非多孔
    質単結晶層であるバイポーラトランジスタ。
  2. 【請求項2】 請求項1記載のバイポーラトランジスタ
    はNPN型であるバイポーラトランジスタ。
  3. 【請求項3】 請求項1記載のバイポーラトランジスタ
    はPNP型であるバイポーラトランジスタ。
  4. 【請求項4】 請求項2又は請求項3記載のバイポーラ
    トランジスタを構成要素とする半導体装置。
JP03214242A 1990-08-03 1991-08-01 バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法 Expired - Fee Related JP3128077B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP03214242A JP3128077B2 (ja) 1991-08-01 1991-08-01 バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法
US08/755,356 US5750000A (en) 1990-08-03 1996-11-25 Semiconductor member, and process for preparing same and semiconductor device formed by use of same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03214242A JP3128077B2 (ja) 1991-08-01 1991-08-01 バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0567627A true JPH0567627A (ja) 1993-03-19
JP3128077B2 JP3128077B2 (ja) 2001-01-29

Family

ID=16652536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03214242A Expired - Fee Related JP3128077B2 (ja) 1990-08-03 1991-08-01 バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3128077B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101528A (ja) * 2003-08-27 2005-04-14 Mitsubishi Electric Corp 半導体装置
KR101132182B1 (ko) * 2009-12-18 2012-04-05 정의중 그라우팅용 다공관 약액주입장치
CN104453979A (zh) * 2014-11-11 2015-03-25 兖州煤业股份有限公司 煤矿井下负压抽吸除尘工艺的改造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101528A (ja) * 2003-08-27 2005-04-14 Mitsubishi Electric Corp 半導体装置
JP4717385B2 (ja) * 2003-08-27 2011-07-06 三菱電機株式会社 半導体装置
KR101132182B1 (ko) * 2009-12-18 2012-04-05 정의중 그라우팅용 다공관 약액주입장치
CN104453979A (zh) * 2014-11-11 2015-03-25 兖州煤业股份有限公司 煤矿井下负压抽吸除尘工艺的改造方法

Also Published As

Publication number Publication date
JP3128077B2 (ja) 2001-01-29

Similar Documents

Publication Publication Date Title
JP3112121B2 (ja) 半導体基材の作製方法および半導体部材
US5750000A (en) Semiconductor member, and process for preparing same and semiconductor device formed by use of same
JP3214631B2 (ja) 半導体基体及びその作製方法
JP3261685B2 (ja) 半導体素子基体及びその作製方法
JP2608351B2 (ja) 半導体部材及び半導体部材の製造方法
JP3191972B2 (ja) 半導体基板の作製方法及び半導体基板
JP2994837B2 (ja) 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
JP2910001B2 (ja) 半導体基材及びその作製方法
JP2901031B2 (ja) 半導体基材及びその作製方法
JPH05206422A (ja) 半導体装置及びその作製方法
JP3128077B2 (ja) バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法
JP3119384B2 (ja) 半導体基板及びその作製方法
JP3347354B2 (ja) エッチング方法および半導体基材の作製方法
JP3098810B2 (ja) 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置
JP3342442B2 (ja) 半導体基板の作製方法及び半導体基板
JP3112101B2 (ja) 半導体基材の作製方法
JP3128076B2 (ja) バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法
JPH05218316A (ja) 半導体装置及びその製造方法
JP3112100B2 (ja) 半導体基材の作製方法
JP3112103B2 (ja) 半導体装置
JP3098811B2 (ja) 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置
JP3088033B2 (ja) 半導体装置
JP3098815B2 (ja) 液晶表示装置
JPH0541488A (ja) 半導体装置
JPH04349621A (ja) 半導体基材の作製方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees