JP3098815B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に係り、
特に液晶画素の切り替え素子、あるいはその周辺駆動半
導体回路が、液晶層とともに光透過性基体上に形成され
た液晶表示装置に関する。

【０００２】

【従来の技術】従来より、アクティブマトリクス素子を
設けた液晶表示装置は、フラットパネルディスプレイと
して、或いは、プロジェクションテレビとして商品化さ
れてきた。

【０００３】図５に、従来用いられてきたアクティブマ
トリクス型液晶表示素子の駆動回路のブロック図を示し
た。５１は画素スイッチ、５５は液晶画素、５６は透明
基体、５２はバッファ部、５３は水平シフトレジスタ
部、５４は垂直シフトレジスタ部である。テレビの輝度
信号や音声信号は、ある帯域に圧縮され、その周波数に
追随できる駆動能力を持った水平シフトレジスタ５３に
よって駆動しているバッファ部５２に送られる。次に、
垂直シフトレジスタ５４によって画素スイッチ５１がＯ
Ｎしている期間に液晶に信号が転送される。

【０００４】各回路に要求される性能は、ＨＤＴＶ（高
品位テレビ）を念頭に入れ、フレーム周波数６０Ｈｚ、
走査線本数約１０００本、水平走査期間約３０μｓｅｃ
（有効走査期間２７μｓｅｃ）、水平画素数約１５００
個とすると、テレビ信号は、約４５ＭＨｚの周波数でバ
ッファ部に転送されてくる。また、走査線１本当たりの
信号転送に許される期間は、１〜２μｓｅｃとなる。従
って、各要素回路に要求される性能としては、 水平
シフトレジスタの駆動能力は、４５ＭＨｚ以上、 垂
直シフトレジスタの駆動能力は、５００ｋＨｚ以上、
水平シフトレジスタで駆動され、テレビ信号をバッフ
ァ部に転送するトランスファスイッチの駆動能力は、４
５ＭＨｚ以上、 画素スイッチの駆動能力は、５００
ｋＨｚ以上、となる。ここでいう駆動能力とは、液晶画
素にある階調数Ｎを出そうとした場合、液晶の最大また
は最小の透過率を与える電圧をＶｍ、Ｖ−Ｔ（電圧−透
過率）曲線から得られる液晶の閾値電圧をＶｔとする
と、上記期間内に、 Ｖｍ−（Ｖｍ−Ｖｔ）／Ｎ ［Ｖ］ 以上の電圧が転送されることを意味する。

【０００５】これから明らかなように、画素スイッチ、
及び垂直シフトレジスタは、比較的駆動能力が小さくて
も良いが、水平シフトレジスタ、及びバッファ部は高速
の駆動が必要とされる。このため、現状の液晶表示素子
では、画素スイッチや垂直シフトレジスタは、多結晶シ
リコンやアモルファスシリコンＴＦＴで液晶とモノリシ
ックに形成し、その他の周辺回路は、ＩＣチップを外か
ら実装することで対応している。多結晶シリコンＴＦＴ
によって、周辺回路までモノリシックに対応しようとす
る試みはなされているが、個々のＴＦＴの駆動能力が小
さいため、トランジスタサイズを大きくしたり、回路上
複雑な工夫が必要である。

【０００６】

【発明が解決しようとする課題】上述したように、高性
能な液晶表示装置を実現するためには、液晶画素の高性
能な周辺駆動回路が必要となり、それらを構成する半導
体素子が形成される半導体活性層は、極めて結晶性の優
れた半導体単結晶層が光透過性の基体に形成されること
が必須となる。

【０００７】なぜならば、ビデオカメラのビュウファイ
ンダや投射型液晶テレビ等では、光源を液晶背面に配置
し光を液晶パネルに透過させることによりパネル前面に
画像を投射することが必要になるからである。

【０００８】さらに表示装置の画素（絵素）をより一
層、高密度化、高解像度化、高精細化するには、より高
性能な駆動素子が必要となる。又、画素を切り替えるス
イッチング素子とその駆動回路及び周辺回路の端子数は
膨大なものとなり、前述したように両者を別々に作成し
て後の相互の接続はもはや機械的な接続（ワイヤーボン
ディング、バンプ接続等）では不可能な密度となる。そ
の結果、上記半導体素子及び、周辺駆動回路は同一の基
体内に同一のプロセスを経ることにより、作成されるこ
とが望ましく、その相互間の接続は、通常の集積回路内
に行われているように導電性薄膜のパターニングによっ
て成されるべきものであり、そのことにより初めて、高
密度実装が可能となるのである。さらに作成されるべき
製品の高性能化という必然的な工業的要請から光透過性
基体上に設けられる素子としても優れた結晶性を有する
単結晶層を用いて作製されることが必要となる。

【０００９】しかしながら、ガラスに代表される光透過
性基体上には一般には、その結晶構造の無秩序性を反映
してか、堆積した薄膜Ｓｉ層は、非晶質か、良くて、多
結晶層にしか形成されず、その欠陥の多い結晶構造故
に、要求されるあるいは今後要求されるに十分な性能を
持った駆動素子を作製することは困難であった。それ
は、基体の結晶構造が非晶質であることによっており、
単にＳｉ層を堆積しても、良質な単結晶層は得られない
のである。

【００１０】本発明は、上記したような問題点及び上記
したような要求に答え得る光透過性絶縁物基体上の良質
な単結晶半導体層に形成できる集積回路の基本単位であ
る半導体能動素子及びそれらよりなる集積回路を同一基
体上に具備したる液晶表示装置を提供することを目的と
する。

【００１１】

【課題を解決するための手段】本発明の液晶表示装置
は、半導体能動素子を光透過性基体上に有するととも
に、該光透過性基体上に液晶層が配された液晶表示装置
において、前記半導体能動素子の、少なくとも活性領域
を構成する単結晶層が、多孔質単結晶半導体層と非多孔
質単結晶半導体層とを有する部材と、光透過性基体と
を、前記非多孔質単結晶半導体層が内側に位置する多層
構造体が得られるように貼り合わせ、該多層構造体から
前記多孔質単結晶半導体層を除去して得られた、前記該
光透過性基体上の前記非多孔質単結晶層であることを特
徴とする。また、本発明の液晶表示装置は、半導体能動
素子を光透過性基体上に有するとともに、該光透過性基
体上に液晶層が配された液晶表示装置において、前記半
導体能動素子の、少なくとも活性領域を構成する単結晶
層が、多孔質単結晶半導体層と非多孔質単結晶半導体層
とを有する部材と、光透過性基体とを絶縁層を介して、
前記非多孔質単結晶半導体層が内側に位置する多層構造
体が得られるように貼り合わせ、該多層構造体から前記
多孔質単結晶半導体層を除去して得られた、前記光透過
性基体上に前記絶縁層を介して設けられた前記非多孔質
単結晶層であることを特徴とする。

【００１２】なお、光透過性基体には基体面に金属電
極，透明電極等を設けたものも含まれるものとする。ま
た半導体能動素子には、電界効果型トランジスタ、バイ
ポーラトランジスタ、ダイオード等の素子が含まれる。

【００１３】

【作 用】多孔質シリコンの密度は単結晶Ｓｉに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシ
ャル成長させることも可能である。また多孔質層はその
内部に大量の空隙が形成されているために、密度が半分
以下に減少する。その結果、体積に比べて表面積が飛躍
的に増大するため、その化学エッチング速度は、通常の
単結晶層のエッチング速度に比べて、著しく増速され
る。

【００１４】本発明は、このような多孔質シリコンの性
質を利用して、光透過性基体上に単結晶半導体層を作製
し、この単結晶半導体層を用いて液晶表示装置の半導体
能動素子を作製するものである。すなわち、本発明は、
多孔質化されたシリコン基体上に結晶性の優れた非多孔
質単結晶層を形成し、この非多孔質単結晶層の表面又は
該非多孔質単結晶層の酸化表面を、光透過性基体に貼り
合わせてのち、通常の単結晶層に比べてエッチング速度
が増速されてなる該多孔質化したシリコン基体を少なく
とも湿式化学エッチングを含む工程により除去すること
で単結晶半導体層を作製し、この単結晶半導体層を用い
て液晶表示装置の半導体能動素子を作製したものであ
る。

【００１５】本発明においては、光透過性基体上に形成
された、経済性に優れて、大面積に渡り均一平坦な、極
めて優れた結晶性を有する、欠陥の著しく少ないＳｉ単
結晶層を用いて、半導体能動素子が作製されるため、浮
遊容量が低減され、高速動作が可能で、ラッチアップ現
象等のない、耐放射線特性の優れた半導体能動素子及び
回路を液晶表示画素と同一基体上に集積化して形成で
き、更に高性能な装置を提供することができる。

【００１６】

【実施態様例】以下、本発明の実施態様例を図面を参照
しながら詳述する。

【００１７】図１は、本発明による液晶表示装置の駆動
回路に用いる半導体能動素子として代表的な電界効果型
トランジスタの一実施例の概略的断面図である。同図に
おいて、基体１は、後述するように多孔質Ｓｉを選択的
に除去することにより、形成されたＳｉＯ₂ よりなる光
透過性基体である。

【００１８】該基体１上には、Ｎチャネル電界効果トラ
ンジスタ２、Ｐチャネル電界効果トランジスタ３が形成
されており、両者の素子を互いに接続することにより相
補性電界効果型半導体装置が作製される。

【００１９】以下、各トランジスタ２，３の作製工程を
単結晶半導体層を光透過性基体上に作製する工程より図
２を用いて説明する。

【００２０】図２（ａ）〜（ｃ）は本発明による半導体
基体の作製方法を説明するための工程図で、夫々各工程
に於ける模式的断面図として示されている。なお、図２
において、多孔質Ｓｉ単結晶基体２１，薄膜単結晶層２
２は多孔質単結晶半導体層と非多孔質単結晶半導体層と
を有する部材（図２（ａ））、光透過性基体２３は光透
過性基体、酸化層２４は絶縁層、多孔質Ｓｉ単結晶基体
２１，薄膜単結晶層２２，酸化層２４，光透過性基体２
３は多層構造体（図２（ｂ））となる。

【００２１】多孔質Ｓｉ層には、透過電子顕微鏡による
観察によれば、平均約６００オングストローム程度の径
の孔が形成されており、その密度は単結晶Ｓｉに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシ
ャル成長させることも可能である。ただし、１０００℃
以上では、内部の孔の再配列が起こり、増速エッチング
の特性が損なわれる。このため、Ｓｉ層のエピタキシャ
ル成長には、分子線エピタキシャル成長法、プラズマＣ
ＶＤ法，熱ＣＶＤ法、光ＣＶＤ法、バイアス・スパッタ
ー法、液相成長法等の低温成長が好適とされる。

【００２２】Ｓｉ−Ｐ型基体の全てを多孔質した後に単
結晶層をエピタキシャル成長させる方法について説明す
る。

【００２３】図２（ａ）に示すように、先ず、Ｓｉ単結
晶基体を用意して、それを多孔質化して多孔質Ｓｉ単結
晶基体２１とする。種々の成長法により、エピタキシャ
ル成長を多孔質化した基体表面に行い、薄膜単結晶層２
２を形成する。Ｓｉ基体は、ＨＦ溶液を用いた陽極化成
法によって、多孔質化させる。この多孔質Ｓｉ層は、単
結晶Ｓｉの密度２．３３ｇ／ｃｍ³ に比べて、その密度
をＨＦ溶液濃度を５０〜２０％に変化させることで、密
度を１．１〜０．６ｇ／ｃｍ³ の範囲に変化させること
ができる。この多孔質層は、下記の理由により、Ｐ型Ｓ
ｉ基体に形成されやすい。この多孔質Ｓｉ層は、透過電
子顕微鏡による観察によれば、平均約６００オングスト
ローム程度の径の孔が形成される。

【００２４】多孔質Ｓｉは、Uhlir 等によって１９５６
年に半導体の電解研磨の研究過程に於て発見された（A.
Uhlir, Bell Syst.Tech.J., vol 35,p.333(1956)) 。ま
た、ウナガミ等は、陽極化成におけるＳｉの溶解反応を
研究し、ＨＦ溶液中のＳｉの陽極反応には正孔が必要で
あり、その反応は、次のようであると報告している（T.
ウナガミ: J. Electrochem.Soc., vol.127, p.476 (198
0) ）。

【００２５】 Si + 2HF + (2-n)e⁺ → SiF₂ + 2H⁺ + ne^- SiF₂ + 2HF → SiF₄ + H₂ SiF₄ + 2HF → H₂SiF₆ 又は、 Si + 4HF + (4-λ)e⁺ → SiF₄ + 4H⁺ + λe^- SiF₄ + 2HF → H₂SiF₆ ここで、ｅ⁺ 及び、ｅ^- はそれぞれ、正孔と電子を表し
ている。また、ｎ及びλは夫々シリコン１原子が溶解す
るために必要な正孔の数であり、ｎ＞２又は、λ＞４な
る条件が満たされた場合に多孔質シリコンが形成される
としている。

【００２６】以上のことから、正孔の存在するＰ型シリ
コンは、多孔質化されやすい。この多孔質化に於ける選
択性は、長野ら及びイマイによって実証されている（長
野、中島、安野、大中、梶原; 電子通信学会技術研究報
告、vol 79,SSD 79-9549(1979)、（K.イマイ;Solid-Sta
te Electronics vol 24,159 (1981)）。このように正孔
の存在するＰ型シリコンは多孔質化されやすく、選択的
にＰ型シリコンを多孔質化することができる。

【００２７】一方、高濃度Ｎ型シリコンも多孔質化され
るという報告（R.P.Holmstrom,I.J.Y.Chi Appl.Phys.Le
tt.Vol.42,386(1983)）もあり、Ｐ型、Ｎ型の別にこだ
わらず、多孔質化を実現できる基体を選ぶことが重要で
ある。

【００２８】また、多孔質層はその内部に大量の空隙が
形成されているために、密度が半分以下に減少する。そ
の結果、体積に比べて表面積が飛躍的に増大するため、
その化学エッチング速度は、通常の単結晶層のエッチン
グ速度に比べて、著しく増速される。

【００２９】図２（ｂ）に示すように、ガラスに代表さ
れる光透過性基体２３を用意して、多孔質Ｓｉ基体上の
単結晶Ｓｉ層表面を酸化した後、酸化層２４に該光透過
性基体２３を貼りつける。該酸化層は、デバイスを作成
する際に重要な役割をはたす。すなわち、Ｓｉ活性層の
下地界面により発生する界面準位はガラス界面にくらべ
て、本発明による酸化膜界面の準位のほうがひくくで
き、電子デバイスの特性は、著しく向上される。

【００３０】図２（ｂ）に示すように、エッチング防止
膜として、Ｓｉ₃Ｎ₄ 層２５を堆積して、貼り合せた２
枚の基体全体を被覆して、多孔質シリコン基体の表面上
のＳｉ₃ Ｎ₄ 層を除去する。他のエッチング防止膜とし
てＳｉ₃ Ｎ₄ 層の代わりに、アピエゾンワックスを用い
ても良い。この後に、多孔質Ｓｉ基体２１を全部、エッ
チング等の手段で除去して光透過性基体２３上に薄膜化
した単結晶シリコン層２２を残存させ形成する。

【００３１】図２（ｃ）には本発明で得られる半導体基
体が示される。すなわち、図２（ｂ）に於けるエッチン
グ防止膜としてのＳｉ₃ Ｎ₄ 層２５を除去することによ
って、光透過性基体２３上に結晶性がシリコンウエハー
と同等な単結晶Ｓｉ層２２が平坦に、しかも均一に薄層
化されて、ウエハー全域に、大面積に形成される。こう
して得られた半導体基体は、絶縁分離された電子素子作
製という点から見ても好適に使用することができる。

【００３２】多孔質Ｓｉのみを無電解湿式エッチングす
る選択エッチング法について、以下に述べる。

【００３３】結晶Ｓｉに対してはエッチング作用を持た
ず、多孔質Ｓｉのみを選択エッチング可能なエッチング
液としては、弗酸、バッファード弗酸、過酸化水素水を
加えた弗酸又はバッファード弗酸の混合液、アルコール
を加えた弗酸又はバッファード弗酸の混合液、過酸化水
素水とアルコールとを加えた弗酸又はバッファード弗酸
の混合液が好適に用いられる。図６〜図１３は多孔質Ｓ
ｉと単結晶Ｓｉを上記種々のエッチング液に浸潤したと
きのエッチングされた多孔質Ｓｉと単結晶Ｓｉの厚みの
エッチング時間依存性を示す特性図である。エッチング
液は、それぞれ、図６が４９％弗酸、図７が４９％弗酸
と過酸化水素水との混合液（１：５）、図８が４９％弗
酸とアルコールとの混合液（１０：１）、図９が４９％
弗酸とアルコールと過酸化水素水との混合液（１０：
６：５０）であり、また図１０がバッファード弗酸、図
１１がバッファード弗酸と過酸化水素水との混合液
（１：５）、図１２がバッファード弗酸とアルコールと
の混合液（１０：１）、図１３がバッファード弗酸とア
ルコールと過酸化水素水との混合液（１０：６：５０）
である。なお、アルコールを加えたものについては、撹
拌することなしに浸潤し、アルコールを加えないものに
ついては、撹拌しながら浸潤した。

【００３４】多孔質Ｓｉは単結晶Ｓｉを陽極化成によっ
て作成し、その条件を以下にしめす。陽極化成によって
形成する多孔質Ｓｉの出発材料は、単結晶Ｓｉに限定さ
れるものではなく、他の結晶構造のＳｉでも可能であ
る。

【００３５】 印加電圧： ２．６（Ｖ） 電流密度： ３０ （ｍＡ・cm^-2 ） 陽極化成溶液：HF:H₂O:C₂H₅OH=1:1:1 時間： ２. ４ （時間） 多孔質Ｓｉの厚み： ３００（μｍ） Ｐｏｒｏｓｉｔｙ： ５６（％） 上記条件により作成した多孔質Ｓｉを室温において、上
記種々のエッチング液に浸潤した。

【００３６】４９％弗酸（図６の白丸）に撹はんしなが
ら浸潤したものについて、該多孔質Ｓｉの厚みの減少を
測定したところ、多孔質Ｓｉは急速にエッチングされ、
４０分ほどで９０μｍ、更に、８０分経過させると２０
５μｍも、高度の表面性を有して、均一にエッチングさ
れた。

【００３７】４９％弗酸と過酸化水素水との混合液
（１：５）（図７の白丸）に撹はんしながら浸潤したも
のについて、該多孔質Ｓｉの厚みの減少を測定したとこ
ろ、多孔質Ｓｉは急速にエッチングされ、４０分ほどで
１１２μｍ、更に、８０分経過させると２５６μｍも、
高度の表面性を有して、均一にエッチングされた。

【００３８】４９％弗酸とアルコールとの混合液（１
０：１）（図８の白丸）に撹はんすることなしに浸潤し
たものについて、該多孔質Ｓｉの厚みの減少を測定した
ところ、多孔質Ｓｉは急速にエッチングされ、４０分ほ
どで８５μｍ、更に、８０分経過させると１９５μｍ
も、高度の表面性を有して、均一にエッチングされた。

【００３９】４９％弗酸とアルコールと過酸化水素水と
の混合液（１０：６：５０）（図９の白丸）に撹はんす
ることなしに浸潤したものについて、該多孔質Ｓｉの厚
みの減少を測定したところ、多孔質Ｓｉは急速にエッチ
ングされ、４０分ほどで１０７μｍ、更に、８０分経過
させると２４４μｍも、高度の表面性を有して、均一に
エッチングされた。

【００４０】バッファード弗酸（図１０の白丸）に撹拌
し浸潤したものについて、該多孔質Ｓｉの厚みの減少を
測定したところ、多孔質Ｓｉは急速にエッチングされ、
４０分ほどで７０μｍ、更に、１２０分経過させると１
１８μｍも、高度の表面性を有して、均一にエッチング
された。

【００４１】バッファード弗酸と過酸化水素水との混合
液（１：５）（図１１の白丸）に浸潤し、撹拌したもの
について、該多孔質Ｓｉの厚みの減少を測定したとこ
ろ、多孔質Ｓｉは急速にエッチングされ、４０分ほどで
８８μｍ、更に、１２０分経過させると１４７μｍも、
高度の表面性を有して、均一にエッチングされた。

【００４２】バッファード弗酸とアルコールとの混合液
（１０：１）（図１２の白丸）に撹はんすることなしに
浸潤したものについて、該多孔質Ｓｉの厚みの減少を測
定したところ、多孔質Ｓｉは急速にエッチングされ、４
０分ほどで６７μｍ、更に、１２０分経過させると１１
２μｍも、高度の表面性を有して、均一にエッチングさ
れた。

【００４３】バッファード弗酸とアルコールと過酸化水
素水との混合液（１０：６：５０）（図１３の白丸）に
撹はんすることなしに浸潤したものについて、該多孔質
Ｓｉの厚みの減少を測定したところ、多孔質Ｓｉは急速
にエッチングされ、４０分ほどで８３μｍ、更に、１２
０分経過させると１４０μｍも、高度の表面性を有し
て、均一にエッチングされた。

【００４４】なお、過酸化水素水の溶液濃度は、ここで
は３０％であるが、下記の過酸化水素水の添加効果がそ
こなわれず、且つ製造工程等で実用上差し支えない濃度
で設Ｊ定される。バッファード弗酸としては、フッ化ア
ンモニウム（ＮＨ₄ Ｆ）３６．２％、フッ化水素（Ｈ
Ｆ）４．４６％の水溶液が用いられる。

【００４５】なお、エッチング速度は弗酸，バッファー
ド弗酸，過酸化水素水の溶液濃度及び温度に依存する。
過酸化水素水を添加することによって、シリコンの酸化
を増速し、反応速度を無添加に比べて増速することが可
能となり、更に過酸化水素水の比率を変えることによ
り、その反応速度を制御することができる。またアルコ
ールを添加することによって、エッチングによる反応生
成気体の気泡を、瞬時にエッチング表面から、撹拌する
ことなく、除去でき、均一にかつ効率よく多孔質Ｓｉを
エッチングすることができる。

【００４６】溶液濃度及び温度の条件は、弗酸，バッフ
ァード弗酸及び上記過酸化水素水又は上記アルコールの
効果を奏し、エッチング速度が製造工程等で実用上差し
支えない範囲で設定される。

【００４７】本願では、一例として、前述した溶液濃
度、室温の場合について取り上げたが、本発明はかかる
条件に限定されるものではない。

【００４８】バッファード弗酸中のＨＦ濃度は、エッチ
ング液に対して、好ましくは１〜９５％、より好ましく
は１〜８５％、さらに好ましくは１〜７０％の範囲で設
定され、バッファード弗酸中のＮＨ₄ Ｆ濃度は、エッチ
ング液に対して、好ましくは１〜９５％、より好ましく
は５〜９０％、さらに好ましくは５〜８０％の範囲で設
定される。

【００４９】ＨＦ濃度は、エッチング液に対して、好ま
しくは１〜９５％、より好ましくは５〜９０％、さらに
好ましくは５〜８０％の範囲で設定される。

【００５０】Ｈ₂ Ｏ₂ 濃度は、エッチング液に対して、
好ましくは１〜９５％、より好ましくは５〜９０％、さ
らに好ましくは１０〜８０％で、且つ上記過酸化水素水
の効果を奏する範囲で設定される。

【００５１】アルコール濃度は、エッチング液に対し
て、好ましくは８０％以下、より好ましくは６０％以
下、さらに好ましくは４０％以下で、且つ上記アルコー
ルの効果を奏する範囲で設定される。

【００５２】温度は、好ましくは０〜１００℃、より好
ましくは５〜８０℃、さらに好ましくは５〜６０℃の範
囲で設定される。

【００５３】本発明に用いられるアルコールはエチルア
ルコールのほか、イソプロピルアルコールなど製造工程
等に実用上差し支えなく、さらに上記アルコール添加効
果を望むことのできるアルコールを用いることができ
る。

【００５４】また、５００μｍ厚の非多孔質Ｓｉを室温
において、上記各種エッチング液に浸潤した。のちに、
該非多孔質Ｓｉの厚みの減少を測定した。非多孔質Ｓｉ
は、１２０分経過した後にも、１００オングストローム
以下しかエッチングされなかった。

【００５５】エッチング後の多孔質Ｓｉと非多孔質Ｓｉ
を水洗し、その表面を二次イオン質量分析装置により微
量分析したところ何等不純物は検出されなかった。

【００５６】次に、このようにして作製された、光透過
性基体表面の単結晶薄層を図１に示すように部分酸化法
或いは、島状にエッチングして分離する。

【００５７】次に、Ｎチャネルトランジスタ（図１の
２）を形成しようとする単結晶シリコン島（図１の４）
にＰ型不純物イオン、Ｐチャネルトランジスタ（図１の
３）を形成しようとする単結晶シリコン島（図１の５）
にＮ型不純物イオンをそれぞれ独立に打ち込む。

【００５８】次に、それぞれの単結晶シリコン層上（図
１の４，５）にゲート絶縁膜（図１の６，７）を形成
し、さらに多結晶シリコンのゲート電極（図１の８，
９）をパターニングして形成する。

【００５９】多結晶シリコンゲート電極をマスクにし
て、自己整合的に不純物をイオン注入することによりソ
ース、ドレイン領域を形成する。Ｎチャネルトランジス
タ（図１の２）に対しては、Ｎ型不純物イオンを注入し
てソース（図１の１０）、ドレイン領域（図１の１１）
とし、Ｐチャネルトランジスタ（図１の３）に対して
は、Ｐ型不純物イオンを注入してソース（図１の１
２）、ドレイン領域（図１の１３）とする。ソース、ド
レイン電極（図１の１４，１５，１６，１７）を金属薄
膜の堆積とパターニングによって形成して、素子が完成
する。各素子を相互に薄膜電極によって接続することに
より、集積回路が製造される。

【００６０】以下、本発明による液晶表示装置の駆動回
路に用いる他の半導体能動素子としてのバイポーラトラ
ンジスタについて説明する。図３は本発明によるバイポ
ーラトランジスタの一実施例の概略的断面図である。同
図において、基体３１は、多孔質Ｓｉを選択的に除去す
ることにより、形成されたＳｉＯ₂よりなる光透過性基
体である。

【００６１】該基体（図３の３１）上には、単結晶島
（図３の３４，３５）にＮＰＮ型バイポーラトランジス
タ３２、ＰＮＰ型バイポーラトランジスタ３３が形成さ
れており、両者の素子を適宜組み合わせることにより所
望の半導体集積回路装置が作製される。なお、図３にお
けるバイポーラトランジスタはプレーナ型であるが、本
発明のバイポーラトランジスタは、横型等、プレーナ型
でない形状を有していてもよい。

【００６２】更に詳しく図４を用いてバイポーラトラン
ジスタの作製プロセスを説明する。

【００６３】ＮＰＮトランジスタ（図３の３２）を形成
しようとする単結晶シリコン島（図３の３４）にＮ型不
純物イオン、ＰＮＰトランジスタ（図３の３３）を形成
しようとする単結晶シリコン島（図３の３５）にＰ型不
純物イオンをそれぞれ独立に打ち込んでコレクタ領域と
する。

【００６４】次に図４（ａ）に示すように、ドライ酸化
あるいはパイロジェニックによるウエット酸化等により
表面に酸化膜３８を形成する。続いて、フォトリソグラ
フィー等を用いて、酸化膜を部分的に除去し、コレクタ
領域３６の一部にイオン注入法、及び熱拡散法等を用い
て、コレクタ領域と異なる不純物を拡散し、ベース領域
３７を形成する。次にフォトレジストにより、形成した
マスクパターンを用いてエミッタ領域３９、コレクタコ
ンタクト領域４０にイオン注入を行い、コレクタ領域と
同タイプになるような不純物を高濃度にドープする。

【００６５】次に、図４（ｂ）に示すように、層間絶縁
層４１をＣＶＤ法、バイアススパッタ法等を用いて堆積
させる。更にコンタクトホールをフォトリソグラフィー
とエッチングにより形成した後、ベース領域３７、エミ
ッタ領域３９、及びコレクタコンタクト領域４０のそれ
ぞれの電極４２，４３，４４をＡｌ，Ａｌ−Ｓｉ，Ｗ，
Ｍｏ，Ｗシリサイド，Ｔｉ，Ｔｉシリサイド等により形
成することにより、本発明のバイポーラトランジスタが
得られる。各素子を相互に薄膜金属配線等によって接続
することにより、集積回路が製造される。なお集積回路
の種類は特に限定されない。

【００６６】これらの素子を組み合わせて、図５に示し
た液晶表示素子の駆動回路バッファ部５２、水平シフト
レジスタ部５３、垂直シフトレジスタ部５４を形成し、
その後に、ブラックマトリクス及びカラーフィルターを
形成したカバーガラスを配向処理を施した後にシール材
を介して貼り合わせる。最後に液晶を注入して液晶表示
装置が完成する。

【００６７】

【実施例】以下、具体的な実施例によって本発明を説明
する。なお、以下に説明する実施例においては、一例と
して４９％弗酸とアルコールと過酸化水素水との混合液
（１０：６：５０）をエッチング液とした場合を取り上
げるが、前述した種々のエッチング液も同様に用いるこ
とができることは勿論である。 （実施例１）２００ミクロンの厚みを持ったＰ型（１０
０）単結晶Ｓｉ基板を５０％のＨＦ溶液中において陽極
化成を行った。この時の電流密度は、１００ｍＡ／ｃｍ
² であった。この時の多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板全体は、２４分で多孔質化された。

【００６８】該Ｐ型（１００）多孔質Ｓｉ基板上にＭＢ
Ｅ（分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂｅａ
ｍ Ｅｐｉｔａｘｙ）法により、Ｓｉエピタキシャル層
を０．５ミクロン低温成長させた。堆積条件は、以下の
とおりである。

【００６９】 温度： ７００℃ 圧力： １×１０^-9Ｔｏｒｒ 成長速度： ０．１ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面を５０ｎｍ熱酸化し
た。該熱酸化膜上に光学研磨を施した溶融石英ガラス基
板を重ねあわせ、酸素雰囲気中で８００℃，０．５時間
加熱することにより、両者の基板は、強固に接合され
た。

【００７０】減圧ＣＶＤ法によってＳｉ₃ Ｎ₄ を０．１
μｍ堆積して、貼りあわせた２枚の基板を被覆して、多
孔質基板上の窒化膜のみを反応性イオンエッチングによ
って除去する。

【００７１】その後、該貼り合わせた基板を４９％弗酸
とアルコールと過酸化水素水との混合液（１０：６：５
０）で撹はんすることなく選択エッチングする。６５分
後には、単結晶Ｓｉ層だけがエッチングされずに残り、
単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓ
ｉ基板は選択エッチングされ、完全に除去された。

【００７２】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも４０
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量（数十オングストローム）は実用上
無視できる膜厚減少である。すなわち、２００ミクロン
の厚みをもった多孔質化されたＳｉ基板は、除去され、
Ｓｉ₃ Ｎ₄ 層を除去した後には、石英ガラス基板上に
０．５μｍの厚みを持った単結晶Ｓｉ層が形成できた。

【００７３】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【００７４】上記単結晶シリコン薄膜に電界効果トラン
ジスタを作製し、相互に接続することにより、相補性素
子、及びその集積回路を作製した。なお、各トランジス
タの製造方法については公知のＭＯＳ集積回路製造技術
が用いられるので省略するものとし、実質的な単結晶半
導体層の形成方法についてのみ説明を行った。また以下
の実施例についても同様である。

【００７５】上記のように作製された半導体能動素子を
組み合わせて、図５に示したように画素スイッチ及び周
辺回路を作製し、液晶層を積層して透明基板上に液晶表
示装置が製造された。以下の実施例に関しても同様であ
る。 （実施例２）２００ミクロンの厚みを持ったＰ型（１０
０）単結晶Ｓｉ基板を５０％のＨＦ溶液中において陽極
化成を行った。この時の電流密度は、１００ｍＡ／ｃｍ
² であった。この時の多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板全体は、２４分で多孔質化された。該Ｐ型
（１００）多孔質Ｓｉ基板上にプラズマＣＶＤ法によ
り、Ｓｉエピタキシャル層を５ミクロン低温成長させ
た。堆積条件は、以下のとおりである。

【００７６】 ガス： ＳｉＨ₄ 高周波電力： １００Ｗ 温度： ８００℃ 圧力：１×１０^-2Ｔｏｒｒ 成長速度： ２．５ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面を５０ｎｍ熱酸化し
た。該熱酸化膜上に光学研磨を施した石英ガラス基板を
重ねあわせ、酸素雰囲気中で４５０℃，０．５時間加熱
することにより、両者の基板は、強固に接合された。

【００７７】プラズマＣＶＤ法によってＳｉ₃ Ｎ₄ を
０．１μｍ堆積して、貼りあわせた２枚の基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。

【００７８】その後、該貼り合わせた基板を４９％弗酸
とアルコールと過酸化水素水との混合液（１０：６：５
０）で撹はんすることなく選択エッチングする。６５分
後には、単結晶Ｓｉ層だけがエッチングされずに残り、
単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓ
ｉ基板は選択エッチングされ、完全に除去された。

【００７９】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも４０
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量（数十オングストローム）は実用上
無視できる膜厚減少である。すなわち、２００ミクロン
の厚みをもった多孔質化されたＳｉ基板は、除去され、
Ｓｉ₃ Ｎ₄ 層を除去した後には、低軟化点ガラス基板上
に５μｍの厚みを持った単結晶Ｓｉ層が形成できた。公
知の集積回路製造技術を用いて、この結晶層にバイポー
ラトランジスタを試作し、液晶表示装置の周辺回路の一
能動素子として集積した。 （実施例３）２００ミクロンの厚みを持ったＰ型（１０
０）単結晶Ｓｉ基板を５０％のＨＦ溶液中において陽極
化成を行った。この時の電流密度は、１００ｍＡ／ｃｍ
² であった。この時の多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板全体は、２４分で多孔質化された。該Ｐ型
（１００）多孔質Ｓｉ基板上に減圧ＣＶＤ法により、Ｓ
ｉエピタキシャル層を５ミクロン低温成長させた。堆積
条件は、以下のとおりである。

【００８０】 ガス： ＳｉＨ₂ Ｃｌ₂ （０．６ １／ｍｉｎ），Ｈ₂
（１００ １／ｍｉｎ） 温度： ８５０℃ 圧力： ５０Ｔｏｒｒ 成長速度： ０．１μｍ／ｍｉｎ 次に、このエピタキシャル層の表面を５０ｎｍ熱酸化し
た。該熱酸化膜上に光学研磨を施した５００℃近辺に軟
化点のあるガラス基板を重ねあわせ、酸素雰囲気中で４
５０℃，０．５時間加熱することにより、両者の基板
は、強固に接合された。

【００８１】プラズマＣＶＤ法によってＳｉ₃ Ｎ₄ を
０．１μｍ堆積して、貼りあわせた２枚の基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。

【００８２】その後、該貼り合わせた基板を４９％弗酸
とアルコールと過酸化水素水との混合液（１０：６：５
０）で撹はんすることなく選択エッチングする。６５分
後には、単結晶Ｓｉ層だけがエッチングされずに残り、
単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓ
ｉ基板は選択エッチングされ、完全に除去された。

【００８３】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも４０
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量（数十オングストローム）は実用上
無視できる膜厚減少である。すなわち、２００ミクロン
の厚みをもった多孔質化されたＳｉ基板は、除去され、
Ｓｉ₃ Ｎ₄ 層を除去した後には、低軟化点ガラス基板上
に５μｍの厚みを持った単結晶Ｓｉ層が形成できた。

【００８４】また、Ｓｉ₃ Ｎ₄ 層の代わりに、アピエゾ
ンワックス、或いは、エレクトロンワックスを被覆した
場合にも同様の効果があり、多孔質化されたＳｉ基板の
みを完全に除去しえる。

【００８５】上記単結晶シリコン薄膜に電界効果トラン
ジスタを作製し、相互に接続することにより、相補性素
子、及びその集積回路を作製し、液晶表示装置の周辺駆
動回路とした。なお、各トランジスタの製造方法につい
ては公知のＭＯＳ集積回路製造技術が用いられる。 （実施例４）２００ミクロンの厚みを持ったＰ型（１０
０）単結晶Ｓｉ基板を５０％のＨＦ溶液中において陽極
化成を行った。この時の電流密度は、１００ｍＡ／ｃｍ
² であった。この時の多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板全体は、２４分で多孔質化された。該Ｐ型
（１００）多孔質Ｓｉ基板上にバイアス・スパッター法
により、Ｓｉエピタキシャル層を１．０ミクロン低温成
長させた。堆積条件は、以下のとおりである。

【００８６】 ＲＦ周波数： １００ＭＨ_Z 高周波電力： ６００Ｗ 温度： ３００℃ Ａｒガス圧力： ８×１０^-3Ｔｏｒｒ 成長時間： １２０分 ターゲット直流バイアス： −２００Ｖ 基板直流バイアス： ＋５Ｖ 次に、このエピタキシャル層の表面を５０ｎｍ熱酸化し
た。該熱酸化膜上に光学研磨を施した５００℃近辺に軟
化点のあるガラス基板を重ねあわせ、酸素雰囲気中で４
５０℃，０．５時間加熱することにより、両者の基板
は、強固に接合された。

【００８７】プラズマＣＶＤ法によってＳｉ₃ Ｎ₄ を
０．１μｍ堆積して、貼りあわせた２枚の基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。

【００８８】その後、該貼り合わせた基板を４９％弗酸
とアルコールと過酸化水素水との混合液（１０：６：５
０）で撹はんすることなく選択エッチングする。６５分
後には、単結晶Ｓｉ層だけがエッチングされずに残り、
単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓ
ｉ基板は選択エッチングされ、完全に除去された。

【００８９】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも４０
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量（数十オングストローム）は実用上
無視できる膜厚減少である。すなわち、２００ミクロン
の厚みをもった多孔質化されたＳｉ基板は、除去され、
Ｓｉ₃ Ｎ₄ 層を除去した後には、低融点ガラス基板上に
１．０μｍの厚みを持った単結晶Ｓｉ層が形成できた。

【００９０】また、Ｓｉ₃ Ｎ₄ 層の代わりに、アピエゾ
ンワックス、或いは、エレクトロンワックスを被覆した
場合にも同様の効果があり、多孔質化されたＳｉ基板の
みを完全に除去しえた。

【００９１】上記単結晶シリコン薄膜に電界効果トラン
ジスタを作製し、相互に接続することにより、相補性素
子、及びその集積回路を作製し、液晶表示装置の周辺駆
動回路とした。なお、各トランジスタの製造方法につい
ては公知のＭＯＳ集積回路製造技術が用いられる。 （実施例５）２００ミクロンの厚みを持ったＰ型（１０
０）単結晶Ｓｉ基板を５０％のＨＦ溶液中において陽極
化成を行った。この時の電流密度は、１００ｍＡ／ｃｍ
² であった。この時の多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板全体は、２４分で多孔質化された。該Ｐ型
（１００）多孔質Ｓｉ基板上に液相成長法により、Ｓｉ
エピタキシャル層を１０ミクロン低温成長させた。成長
条件は、以下のとおりである。

【００９２】 溶媒： Ｓｎ 成長温度： ９００℃ 成長雰囲気： Ｈ₂ 成長時間： ２０分 次に、このエピタキシャル層の表面を５０ｎｍ熱酸化し
た。該熱酸化膜上に光学研磨を施した８００℃近辺に軟
化点のあるガラス基板を重ねあわせ、酸素雰囲気中で７
５０℃，０．５時間加熱することにより、両者の基板
は、強固に接合された。

【００９３】減圧ＣＶＤ法によってＳｉ₃ Ｎ₄ を０．１
μｍ堆積して、貼りあわせた２枚の基板を被覆して、多
孔質基板上の窒化膜のみを反応性イオンエッチングによ
って除去する。

【００９４】その後、該貼り合わせた基板を４９％弗酸
とアルコールと過酸化水素水との混合液（１０：６：５
０）で撹はんすることなく選択エッチングする。６５分
後には、単結晶Ｓｉ層だけがエッチングされずに残り、
単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓ
ｉ基板は選択エッチングされ、完全に除去された。

【００９５】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも４０
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量（数十オングストローム）は実用上
無視できる膜厚減少である。すなわち、２００ミクロン
の厚みをもった多孔質化されたＳｉ基板は、除去され、
Ｓｉ₃ Ｎ₄ 層を除去した後には、ガラス基板上に１０μ
ｍの厚みを持った単結晶Ｓｉ層が形成できた。

【００９６】また、Ｓｉ₃ Ｎ₄ 層の代わりに、アピエゾ
ンワックス、或いは、エレクトロンワックスを被覆した
場合にも同様の効果があり、多孔質化されたＳｉ基板の
みを完全に除去しえた。

【００９７】上記単結晶シリコン薄膜に電界効果トラン
ジスタを作製し、相互に接続することにより、相補性素
子、及びその集積回路を作製し、液晶表示装置の周辺駆
動回路とした。なお、各トランジスタの製造方法につい
ては公知のＭＯＳ集積回路製造技術が用いられる。 （実施例６）２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板上に常圧ＣＶＤ法により、Ｓｉエピタキシ
ャル層を０．５ミクロン成長させた。堆積条件は、以下
のとおりである。

【００９８】反応ガス流量： ＳｉＨ₂ Ｃｌ₂ １
０００ ＳＣＣＭ Ｈ₂ ２３０ ｌ／ｍｉｎ ． 温度： １０８０℃ 圧力： ７６０Ｔｏｒｒ 時間： １ｍｉｎ． この基板を５０％のＨＦ溶液中において陽極化成を行っ
た。この時の電流密度は、１００ｍＡ／ｃｍ² であっ
た。この時の多孔質化速度は、８．４μｍ／ｍｉｎ．で
あり２００ミクロンの厚みを持ったＰ型（１００）Ｓｉ
基板全体は、２４分で多孔質化された。前述したように
この陽極化成では、Ｐ型（１００）Ｓｉ基板のみが多孔
質化されＳｉエピタキシャル層には変化がなかった。

【００９９】次に、このエピタキシャル層の表面を５０
ｎｍ熱酸化した。該熱酸化膜上に光学研磨を施した溶融
石英ガラス基板を重ねあわせ、酸素雰囲気中で８００
℃，０．５時間加熱することにより、両者の基板は、強
固に接合された。

【０１００】減圧ＣＶＤ法によってＳｉ₃ Ｎ₄ を０．１
μｍ堆積して、貼りあわせた２枚の基板を被覆して、多
孔質基板上の窒化膜のみを反応性イオンエッチングによ
って除去した。

【０１０１】その後、該貼り合わせた基板を４９％弗酸
とアルコールと過酸化水素水との混合液（１０：６：５
０）で撹はんすることなく選択エッチングする。６５分
後には、単結晶Ｓｉ層だけがエッチングされずに残り、
単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓ
ｉ基板は選択エッチングされ、完全に除去された。

【０１０２】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも４０
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量（数十オングストローム）は実用上
無視できる膜厚減少である。すなわち、２００ミクロン
の厚みをもった多孔質化されたＳｉ基板は除去され、Ｓ
ｉ₃Ｎ₄ 層を除去した後には、ガラス基板上に０．５μ
ｍの厚みを持った単結晶Ｓｉ層が形成できた。

【０１０３】また、Ｓｉ₃ Ｎ₄ 層の代わりに、アピエゾ
ンワックス、或いは、エレクトロンワックスを被覆した
場合にも同様の効果があり、多孔質化されたＳｉ基板の
みを完全に除去しえる。

【０１０４】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１０５】上記単結晶シリコン薄膜に電界効果トラン
ジスタを作製し、相互に接続することにより、相補性素
子、及びその集積回路を作製し、液晶表示装置の周辺駆
動回路とした。なお、各トランジスタの製造方法につい
ては公知のＭＯＳ集積回路製造技術が用いられる。 （実施例７）２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板表面にプロトンのイオン注入によって、Ｎ
型Ｓｉ層を１ミクロン形成した。Ｈ⁺ 注入量は、５×１
０¹⁵（ｉｏｎｓ／ｃｍ² ）であった。この基板を５０％
のＨＦ溶液中において陽極化成を行った。この時の電流
密度は、１００ｍＡ／ｃｍ² であった。この時の多孔質
化速度は、８．４μｍ／ｍｉｎ．であり２００ミクロン
の厚みを持ったＰ型（１００）Ｓｉ基板全体は、２４分
で多孔質化された。前述したようにこの陽極化成では、
Ｐ型（１００）Ｓｉ基板のみが多孔質化されＮ型Ｓｉ層
には変化がなかった。次に、このＮ型単結晶層の表面を
５０ｎｍ熱酸化した。該熱酸化膜上に光学研磨を施した
溶融石英ガラス基板を重ねあわせ、酸素雰囲気中で８０
０℃，０．５時間加熱することにより、両者の基板は、
強固に接合された。

【０１０６】減圧ＣＶＤ法によってＳｉ₃ Ｎ₄ を０．１
μｍ堆積して、貼りあわせた２枚の基板を被覆して、多
孔質基板上の窒化膜のみを反応性イオンエッチングによ
って除去する。

【０１０７】その後、該貼り合わせた基板を４９％弗酸
とアルコールと過酸化水素水との混合液（１０：６：５
０）で撹はんすることなく選択エッチングする。６５分
後には、単結晶Ｓｉ層だけがエッチングされずに残り、
単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓ
ｉ基板は選択エッチングされ、完全に除去された。

【０１０８】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも４０
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量（数十オングストローム）は実用上
無視できる膜厚減少である。すなわち、２００ミクロン
の厚みをもった多孔質化されたＳｉ基板は、除去され、
Ｓｉ₃ Ｎ₄ 層を除去した後には、ガラス基板上に１．０
μｍの厚みを持った単結晶Ｓｉ層が形成できた。

【０１０９】また、Ｓｉ₃ Ｎ₄ 層の代わりに、アピエゾ
ンワックス、或いは、エレクトロンワックスを被覆した
場合にも同様の効果があり、多孔質化されたＳｉ基板の
みを完全に除去しえる。

【０１１０】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１１１】上記単結晶シリコン薄膜にバイポーラトラ
ンジスタと電界効果トランジスタとを作製し、相互に接
続することにより、相補性素子、及びその集積回路を作
製し、液晶表示装置の周辺駆動回路とした。なお、各ト
ランジスタの製造方法については公知の集積回路製造技
術が用いられる。 （実施例８）５００ミクロンの厚みを持ったＰ型（１０
０）単結晶Ｓｉ基板を５０％のＨＦ溶液中において陽極
化成を行った。この時の電流密度は、１０ｍＡ／ｃｍ²
であった。１０分で表面に２０ミクロンの厚みを持った
多孔質層が形成された。該Ｐ型（１００）多孔質Ｓｉ基
板上に減圧ＣＶＤ法により、Ｓｉエピタキシャル層を
０．５ミクロン低温成長させた。堆積条件は、以下のと
おりである。

【０１１２】 ガス：ＳｉＨ₂ Ｃｌ₂ （０．６ １／ｍｉｎ．），Ｈ₂
（１００ １／ｍｉｎ） 温度： ８５０℃ 圧力： ５０Ｔｏｒｒ 成長速度： ０．１μｍ／ｍｉｎ 次に、このエピタキシャル層の表面を５０ｎｍ熱酸化し
た。該熱酸化膜上に光学研磨を施した溶融石英ガラス基
板を重ねあわせ、酸素雰囲気中で４５０℃，０．５時間
加熱することにより、両者の基板は、強固に接合され
た。

【０１１３】そののちに、シリコン基板の裏面から４９
０ミクロン研削により除去して多孔質層を表出させた。

【０１１４】プラズマＣＶＤ法によってＳｉ₃ Ｎ₄ を
０．１μｍ堆積して、貼りあわせた２枚の基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。

【０１１５】その後、該貼り合わせた基板を４９％弗酸
とアルコールと過酸化水素水との混合液（１０：６：５
０）で撹はんすることなく選択エッチングする。１５分
後には、単結晶Ｓｉ層だけがエッチングされずに残り、
単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓ
ｉ層は選択エッチングされ、完全に除去された。

【０１１６】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く１５分後でも４０
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量（数オングストローム）は実用上無
視できる膜厚減少である。Ｓｉ₃ Ｎ₄ 層を除去した後に
は、石英溶融ガラス基板上に０．５μｍの厚みを持った
単結晶Ｓｉ層が形成できた。

【０１１７】また、Ｓｉ₃ Ｎ₄ 層の代わりに、アピエゾ
ンワックス、或いは、エレクトロンワックスを被覆した
場合にも同様の効果があり、多孔質化されたＳｉ層のみ
を完全に除去しえる。

【０１１８】上記単結晶シリコン薄膜に電界効果トラン
ジスタを作製し、相互に接続することにより、相補性素
子、及びその集積回路を作製し、液晶表示装置の周辺駆
動回路とした。なお、各トランジスタの製造方法につい
ては公知のＭＯＳ集積回路製造技術が用いられる。

【０１１９】

【発明の効果】以上詳述したように、本発明による液晶
表示装置によれば、光透過性基体上に形成された良質な
る単結晶層に、高性能の半導体能動素子が作製され、そ
のため光透過性基体に液晶画素を高密度に且つ高速に駆
動することが可能な周辺回路を液晶層と同一基体上に集
積させて作製することができる。

【０１２０】なお、従来、ガラスに代表される光透過性
基体上には、一般には、基体の結晶構造が非晶質である
がゆえに、良質な単結晶層は得らなかったが、本発明に
よれば、元々良質な単結晶Ｓｉ基体を出発材料として、
単結晶層を光透過性基体（例えば、透明なＳｉＯ₂ を主
成分とするガラス基板）上に転移することができ、特に
投影型液晶画像表示装置等に必須である光透過性基体上
に高性能な駆動素子を作製することが可能となり、また
多数処理を短時間に行うことが可能となり、その生産性
と経済性にも多大の進歩がある。

【図面の簡単な説明】

【図１】本発明による絶縁ゲート型電界効果トランジス
タの模式的断面図である。

【図２】本発明の基板作製工程を説明するための模式的
断面図である。

【図３】本発明によるバイポーラトランジスタの模式的
断面図である。

【図４】本発明の工程を説明するための模式的断面図で
ある。

【図５】アクティブマトリクス型液晶表示素子の駆動回
路のブロック図である。

【図６】多孔質と非多孔質Ｓｉのエッチング特性であ
る。

【図７】多孔質と非多孔質Ｓｉのエッチング特性であ
る。

【図８】多孔質と非多孔質Ｓｉのエッチング特性であ
る。

【図９】多孔質と非多孔質Ｓｉのエッチング特性であ
る。

【図１０】多孔質と非多孔質Ｓｉのエッチング特性であ
る。

【図１１】多孔質と非多孔質Ｓｉのエッチング特性であ
る。

【図１２】多孔質と非多孔質Ｓｉのエッチング特性であ
る。

【図１３】多孔質と非多孔質Ｓｉのエッチング特性であ
る。

【符号の説明】

１ 光透過性酸化珪素基板、 ２ Ｎチャネル電界効果
トランジスタ、３ Ｐチャネル電界効果トランジスタ、
４ 島状単結晶層、５ 島状単結晶層、 ６ ゲート
酸化膜、 ７ ゲート酸化膜、８ ゲート電極、 ９
ゲート電極、 １０ ソース領域、１１ ドレイン領
域、 １２ ソース領域、 １３ ドレイン領域、１４
ソース電極、 １５ ドレイン電極、 １６ ソース
電極、１７ ドレイン電極、２１ 多孔質Ｓｉ基板、
２２ 非多孔質Ｓｉ単結晶層、２３ ガラス光透過性基
板、 ２４ 酸化シリコン層、２５ エッチング防止
膜、３１光透過性酸化シリコン基板、 ３２ ＮＰＮト
ランジスタ、３３ ＰＮＰトランジスタ、 ３４ 島状
単結晶層、 ３５ 島状単結晶層、３６ コレクタ領
域、３７ ベース領域、 ３８ 酸化膜、３９ エミッ
タ領域、 ４０ コレクタコンタクト領域、４１ 層間
絶縁層、 ４２ ベース電極、 ４３ エミッタ電極、
４４ コレクタ電極、５１ 画素スイッチ、 ５２ バ
ッファ部、 ５３ 水平シフトレジスタ部、５４ 垂直
シフトレジスタ部、 ５５ 液晶画素、 ５６透明基
板。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 27/06 ３２１Ｅ 21/8249 Ｇ０２Ｆ 1/136 ５００ 27/06 29/786 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/12 G02F 1/13 G02F 1/1368 G09F 9/30 338 H01L 21/02 H01L 21/336 H01L 21/8249 H01L 27/06 H01L 29/786

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 半導体能動素子を光透過性基体上に有す
   るとともに、該光透過性基体上に液晶層が配された液晶
   表示装置において、 前記半導体能動素子の、少なくとも活性領域を構成する
   単結晶層が、多孔質単結晶半導体層と非多孔質単結晶半導体層とを有
   する部材と、光透過性基体とを、前記非多孔質単結晶半
   導体層が内側に位置する多層構造体が得られるように貼
   り合わせ、該多層構造体から前記多孔質単結晶半導体層
   を除去して得られた、前記該光透過性基体上の前記非多
   孔質単結晶層 であることを特徴とする液晶表示装置。
2. 【請求項２】 半導体能動素子を光透過性基体上に有す
   るとともに、該光透過性基体上に液晶層が配された液晶
   表示装置において、 前記半導体能動素子の、少なくとも活性領域を構成する
   単結晶層が、 多孔質単結晶半導体層と非多孔質単結晶半導体層とを有
   する部材と、光透過性基体とを絶縁層を介して、前記非
   多孔質単結晶半導体層が内側に位置する多層構造体が得
   られるように貼り合わせ、該多層構造体から前記多孔質
   単結晶半導体層を除去して得られた、前記光透過性基体
   上に前記絶縁層を介して設けられた前記非多孔質単結晶
   層であることを特徴とする液晶表示装置。
3. 【請求項３】 請求項１または請求項２に記載の半導体
   能動素子はＮ型チャネルを有する絶縁ゲート型電界効果
   トランジスタである液晶表示装置。
4. 【請求項４】 請求項１または請求項２に記載の半導体
   能動素子はＰ型チャネルを有する絶縁ゲート型電界効果
   トランジスタである液晶表示装置。
5. 【請求項５】 請求項１または請求項２に記載の半導体
   能動素子はＮ型チャネル及びＰ型チャネルを有する相補
   性絶縁ゲート型電界効果トランジスタである液晶表示装
   置。
6. 【請求項６】 請求項１または請求項２に記載の半導体
   能動素子はＮＰＮバイポーラ型トランジスタである液晶
   表示装置。
7. 【請求項７】 請求項１または請求項２に記載の半導体
   能動素子はＰＮＰバイポーラ型トランジスタである液晶
   表示装置。
8. 【請求項８】 請求項３〜請求項７のいずれかに記載の
   トランジスタを構成要素とする集積回路を備えた液晶表
   示装置。
9. 【請求項９】 請求項１または請求項２に記載の半導体
   能動素子はＮＰＮ型及びＰＮＰバイポーラ型トランジス
   タと、Ｎ型チャネル及びＰ型チャネルを有する相補性絶
   縁ゲート型電界効果トランジスタとを構成要素にした集
   積回路を備えた液晶表示装置。