JP4245915B2 - 薄膜トランジスタの製造方法及び表示デバイスの製造方法 - Google Patents

薄膜トランジスタの製造方法及び表示デバイスの製造方法 Download PDF

Info

Publication number
JP4245915B2
JP4245915B2 JP2002372050A JP2002372050A JP4245915B2 JP 4245915 B2 JP4245915 B2 JP 4245915B2 JP 2002372050 A JP2002372050 A JP 2002372050A JP 2002372050 A JP2002372050 A JP 2002372050A JP 4245915 B2 JP4245915 B2 JP 4245915B2
Authority
JP
Japan
Prior art keywords
layer
silicon layer
silicon
semiconductor layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002372050A
Other languages
English (en)
Other versions
JP2004207337A (ja
Inventor
琢也 平野
卓哉 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002372050A priority Critical patent/JP4245915B2/ja
Priority to US10/745,419 priority patent/US7202115B2/en
Publication of JP2004207337A publication Critical patent/JP2004207337A/ja
Priority to US11/710,168 priority patent/US7394098B2/en
Application granted granted Critical
Publication of JP4245915B2 publication Critical patent/JP4245915B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタに関し、特に、液晶等を用いた表示デバイスに使用される多結晶シリコンを用いた薄膜トランジスタに関する。
【０００２】
【従来の技術】
アモルファスシリコン層を、ＸｅＣｌエキシマレーザを照射することにより結晶化し、その結晶を用いて薄膜トランジスタを形成する方法が知られている。しかし、エキシマレーザの照射により形成された多結晶は粒径が小さく、粒径の小さい多結晶を用いてつくられた薄膜トランジスタは、動作性能が高くない。これをたとえば液晶表示装置等の表示デバイスに使用するときには、画素表示部のスイッチング用トランジスタとして用いていた。
【０００３】
また、アモルファスシリコン層を、連続発振するレーザを照射することにより結晶化し、その結晶を用いて薄膜トランジスタを形成する方法が知られている。連続発振するレーザビームの照射で形成された多結晶は粒径が大きく、これを用いてつくられた薄膜トランジスタは高い動作性能を有する。たとえば液晶表示装置等の表示デバイスに使用するときには、周辺回路部を構成するトランジスタとしても用いることができる。
【０００４】
しかし、粒径を大きくするためには、アモルファスシリコン層の厚さがある程度必要であり、たとえばアモルファスシリコン層の厚さが１００ｎｍ以下である場合、平均粒径が１μｍ以上の多結晶を形成することは困難であった。アモルファスシリコン層を薄くするために、以下の方法がある。
【０００５】
図３は、従来の薄膜トランジスタの製造方法中の一工程を説明するための概略的な断面図である。ガラス基板５０上に、たとえばＳｉＯ2で形成されるバッファ層５１、たとえばＴｉ−１５Ｍｏ０．１８−Ｏなどの超弾性材料で、厚さ１５０〜２００ｎｍに形成される吸収膜５２、たとえばＳｉＯ2で、厚さ２００ｎｍに形成される層間膜５３、たとえば厚さ５０ｎｍのアモルファスシリコン層５４を、順次下から成膜する。
【０００６】
続いて、たとえば連続発振するＮｄ：ＹＡＧレーザ（波長１０６４ｎｍ）を、アモルファスシリコン膜５４表面上より、図示の構造体に照射することによって、吸収膜５２を発熱させる。そして、吸収膜５２の熱を利用してアモルファスシリコン膜５４を結晶化する。
【０００７】
このように、下層に存在する吸収膜５２の熱を用いて、アモルファスシリコン膜５４を結晶化した後、ゲート絶縁膜及びゲート電極を形成し、ソース／ドレイン用イオン注入、ＬＤＤ用イオン注入を行う。更に、層間絶縁膜、ソース／ドレイン電極を形成する。（たとえば、特許文献１参照）
図４は、ポリシリコン薄膜トランジスタが用いられた液晶表示装置の一例を示す概略的な一部破断斜視図である。液晶７４が、薄膜トランジスタが形成されているＴＦＴアレイ基板７３と、共通電極が形成されている対向基板７７とに挟まれて保持される。ＴＦＴアレイ基板７３は、画素表示部７６と、画素表示部７６の周辺に形成され、画素表示部７６を制御する周辺回路部７５とを有する。ＴＦＴアレイ基板７３と対向基板７７とを挟むように、偏光板７２及び偏光板７８が配置されている。
【０００８】
偏光板７２の背後（液晶７４が保持されている方と反対側）には、バックライト７１が設置される。ＴＦＴアレイ基板７３内のポリシリコン薄膜トランジスタには、バックライト７１からの光によるリーク電流が生じる。リーク電流は、トランジスタの活性層が厚いほど大きくなる。リーク電流がある程度以上大きいトランジスタは、使用に耐えなくなる。
【０００９】
リーク電流低減方法として、オフセットやＬＤＤ領域を設ける方法が知られている。この場合、トランジスタの動作速度が制限される。周辺回路用トランジスタには、この解決方法は不適切である。
【００１０】
【特許文献１】
特開２００２−５０５７６号公報
【００１１】
【発明が解決しようとする課題】
本発明の目的は、高品質の薄膜トランジスタの製造方法、特に、光によるリーク電流の少ない、高性能のポリシリコン薄膜トランジスタの効率的な製造方法、及びそのポリシリコン薄膜トランジスタを用いた表示デバイスの製造方法を提供することである。
【００１６】
【課題を解決するための手段】
本発明の一観点によれば、絶縁性基板上に、第１の絶縁バッファ層、第１のシリコン層、第２の絶縁バッファ層及び第２のシリコン層を、この順に下から積層する工程と、第１の領域において、前記第２のシリコン層及び前記第２の絶縁バッファ層を除去し、前記第１のシリコン層を露出させる工程と、第２の領域において、前記第２の絶縁バッファ層及び前記第２のシリコン層の積層部分をパターニングする工程と、前記第１の領域において、前記露出させた第１のシリコン層に、パルス発振するレーザビームを照射し、前記第１の領域の第１のシリコン層を結晶化する工程と、前記第２の領域において、前記パターニングされた前記第２のシリコン層に、連続発振するレーザビームを照射し、照射したレーザビームで前記第２のシリコン層を溶融固化して、前記第２の領域の第２のシリコン層を結晶化する工程と、結晶化された前記第１及び第２のシリコン層のそれぞれに薄膜トランジスタを形成する工程とを有する薄膜トランジスタの製造方法が提供される。
【００１７】
この薄膜トランジスタの製造方法によると、半導体層を形成するシリコン結晶の粒径、及び層構造の異なる２種類のトランジスタを、同時に製造することができる。第１及び第２のシリコン層で、異なる特性を有する素子をつくることが容易に可能である。たとえば、一方のシリコン層で、液晶表示装置の周辺回路部に用いる、高速動作可能な薄膜トランジスタを形成し、もう一方のシリコン層で、画素表示部に用いる、段差が少なくリーク電流の低いスイッチング用薄膜トランジスタを形成することができる。
【００１８】
更に、本発明の他の観点によれば、画素駆動用トランジスタと、該画素駆動用トランジスタの動作を制御する周辺回路部用トランジスタとを有する表示デバイスであって、前記周辺回路部用トランジスタは、絶縁性基板と、該絶縁性基板表面上に形成された第１の絶縁バッファ層と、該第１の絶縁バッファ層の表面上に形成された第１のシリコン層と、該第１のシリコン層の表面上に形成された第２の絶縁バッファ層と、該第２の絶縁バッファ層の表面上に形成された第２のシリコン層を備え、該第２のシリコン層が前記周辺回路部用トランジスタの活性層であり、前記画素駆動用トランジスタは、前記第１の絶縁バッファ層表面上に形成された、前記第１のシリコン層と同一層の第３のシリコン層を備え、該第３のシリコン層が、前記画素駆動用トランジスタの活性層である表示デバイスが提供される。
【００１９】
この表示デバイスの周辺回路用トランジスタは、動作速度が速く、かつ、バックライトによるリーク電流が防止されている。
【００２０】
【発明の実施の形態】
図１（Ａ）〜（Ｇ）は、参考例による薄膜トランジスタの製造方法を示す概略的な断面図である。まず、図１（Ａ）を参照する。たとえば耐熱温度６５０℃のガラス基板である絶縁性基板１上に、たとえば厚さ４００ｎｍの酸化シリコン（ＳｉＯ）膜で形成された第１のバッファ層２、たとえば厚さ５０ｎｍのアモルファスシリコン膜で形成された蓄熱遮光層３、たとえば厚さ１００ｎｍの酸化シリコン（ＳｉＯ）膜で形成された第２のバッファ層４、たとえば厚さ７５ｎｍのアモルファスシリコン膜で形成された半導体層５を、この順に下から、化学気相堆積（ＣＶＤ）で成膜する。
【００２１】
図１（Ｂ）を参照する。蓄熱遮光層３、第２のバッファ層４及び半導体層５を、フォトリソグラフィとエッチングにより、略同一形状、例えば縦１００μｍ、横２００μｍ程度の矩形状にパターニングした後、アモルファスシリコンで形成された半導体層５にレーザビームＬ１及びＬ２を照射して多結晶化する。
【００２２】
まず、図１（Ｂ）における左側領域の半導体層５の多結晶化には、たとえば、連続発振するＮｄ：ＹＡＧレーザの２倍高調波Ｌ２（波長５３２ｎｍ）を用いる。レーザビームのパワーは、たとえば６Ｗである。レーザビームを、半導体層５の表面に、たとえば長さ４００μｍ、幅４０μｍの長尺状のビームスポットを形成して入射させ、ビームスポットの幅方向にたとえば約２００ｍｍ／秒の速度で、ビーム照射位置を移動させる。レーザビームの照射により、アモルファスシリコンで形成された半導体層５が溶融し、固化の際、結晶化して、多結晶層に変化する。
【００２３】
レーザビームが半導体層５に照射される際、レーザビームのエネルギの一部は、半導体層５、第２のバッファ層４を通過し、アモルファスシリコンで形成された蓄熱遮光層３に吸収され、熱として蓄えられる。すなわち、蓄熱遮光層３の温度が上昇する。このため、溶融した半導体層５の、下方への放熱量が減少し、冷却速度が緩和される。厚さが７５ｎｍの半導体層５であっても、平均結晶粒径が１μｍ以上である、大型の結晶粒に多結晶化することができる。
【００２４】
このように、シリコンで形成された、蓄熱効果のある層を半導体層５の下層に挿入することで、挿入しない場合は困難であった、１００ｎｍ以下の薄い半導体層５の、大粒径の結晶粒で形成される多結晶層化が可能になる。
【００２５】
したがって、この後、数工程を経て、左側の領域に形成されるトランジスタは、活性層（半導体層５）が薄く、また、結晶粒が大型であるため、リーク電流が低く、速い動作速度を備える。このため、液晶表示装置等のバックライトを用いるデバイスにこれを使用すると、優れた動作性能を確保できる一方、活性層が薄い分、光リーク電流を軽減することができる。よって、たとえば、液晶表示装置の周辺回路部に用いるのに適している。
【００２６】
図１（Ｂ）における右側領域の半導体層５の多結晶化には、たとえば、波長３０８ｎｍ、繰り返し周波数３００Ｈｚのパルス発振ＸｅＣｌエキシマレーザＬ１を用いる。半導体層５の表面に、レーザビームを、たとえば１パルスあたりのフルエンス３００ｍＪ／ｃｍ2、重複率９５％で照射する。半導体層５は、厚さが７５ｎｍと比較的薄いので、エキシマレーザで多結晶化できる。なお、このエキシマレーザ照射の際に、左側領域の半導体層に、レーザが照射されてもかまわない。
【００２７】
右側領域において、半導体層５に形成されるシリコン結晶粒は、左側領域に形成されるそれと比較すると小径である。しかし、これを用いて製造されるトランジスタは、たとえば、高性能を要求されない、液晶表示装置の画素表示部に用いれば、特に問題はない。また、左側領域のための連続発振レーザ照射と、右側領域のためのエキシマレーザ照射は、どちらを先に行ってもかまわない。
【００２８】
また、エキシマレーザを用いると、たとえば連続発振するＹＡＧレーザの２倍高調波を用いる場合に比べて、半導体層の結晶化を速く行うことができるため、短時間で、大面積の半導体層を結晶化させることができる。
【００２９】
更に、左右領域ともに、半導体層５を、矩形状にパターニングするのは、レーザビーム照射時に、溶融し流動性をもつに至ったシリコンが流れる領域を画定することで、多結晶化した半導体層５の厚さを一定に保つためである。矩形のサイズは、形成しようとするトランジスタのサイズや数により決定する。ここでは、たとえば、１つの矩形領域から１つのトランジスタを形成する。
【００３０】
図１（Ｃ）を参照する。左右両領域において、多結晶化した半導体層５を、フォトリソグラフィとエッチングにより、形成しようとするトランジスタの寸法、形状に合わせて形状加工する。
【００３１】
図１（Ｄ）を参照する。両領域において、たとえば、厚さ１５０ｎｍの酸化シリコン（ＳｉＯ）膜で構成されるゲート絶縁膜６をＣＶＤにより、及び、たとえば、厚さ３００ｎｍのクロム膜で構成されるゲート電極７を、スパッタリングまたは電子線蒸着により形成し、フォトリソグラフィとエッチングにより、各層をパターニングする。ここでは、左側領域のゲート絶縁膜６は、ゲート電極７と等幅に加工し、右側領域のゲート絶縁膜６は、ゲート電極７よりも幅広に成形する。
【００３２】
図１（Ｅ）を参照する。両領域の半導体層５に、不純物Ｉを、イオンドーピング法により、注入する。左側領域のゲート絶縁膜６はゲート電極７と等幅であるため、平面視上、ゲート電極７の外側の半導体層５にソース／ドレイン領域が形成される。右側領域のゲート絶縁膜６はゲート電極７よりも幅広であるため、平面視上、ゲート電極７から張り出したゲート絶縁膜６の下に、オフセットまたはＬＤＤ領域が形成され、その外側にソース／ドレイン領域が形成される。
【００３３】
図１（Ｆ）を参照する。次に、両領域において、ゲート電極７を覆って絶縁性基板１上に、ＣＶＤによる酸化シリコン層、塗布による有機絶縁層などにより、層間絶縁膜９を形成する。フォトリソグラフィとエッチングにより、形成された層間絶縁膜９を貫通し、底面に半導体層５の表面を露出するコンタクトホール１０を開口する。
【００３４】
図１（Ｇ）を参照する。最後に、電極層をスパッタリング、電子線蒸着等により成膜し、フォトリソグラフィとエッチングでパターニングして、両領域のコンタクトホール１０にソース／ドレイン電極１１を形成する。
【００３５】
上記製造方法で製造した薄膜トランジスタを、図４に示したような液晶表示装置に用いた場合、蓄熱遮光層３が、バックライトの遮光をも行うため、より一層、光リーク電流を少なくすることができる。
【００３６】
更に、薄膜トランジスタの構造は上記に限るものではなく、たとえば左側の領域に形成されるトランジスタにも、オフセットやＬＤＤ領域を設けてもよい。また、蓄熱遮光層３をシリコン層のみで形成するのではなく、たとえば、モリブデン、チタン、ネオジム、タングステン、タンタルなどの熱的に安定な高融点金属層とシリコン層とを組み合わせて形成することもできる。この場合、蓄熱遮光層３を上層部（半導体層５に近い方）と下層部とに分け、上層部をシリコン膜で形成し、下層部を高融点金属層で形成する。上層部のシリコン膜は、第２のバッファ層４を介して、半導体層５と対向し、蓄熱効果を有し、レーザビーム照射時の半導体層５の結晶の大粒径化を促進する。下層部の高融点金属層は、この薄膜トランジスタを図４に示した液晶表示装置に用いた場合、バックライト７１から発せられる光を完全に遮り、リーク電流の発生を防ぐ。同様の効果は、蓄熱遮光層３の上層部をシリコン膜で形成し、下層部を高融点金属のシリサイド層で形成することでも得られる。
【００３７】
なお、参考例においては、図１（Ｂ）に示す工程において、矩形状にパターニングした半導体層５のたとえば縦１００μｍ、横２００μｍ程度の領域から１つのトランジスタを形成したが、１つの領域内に、複数のトランジスタを形成してもよい。
【００３８】
図２（Ａ）〜（Ｈ）は、本発明の実施例による薄膜トランジスタの製造方法を示す概略的な断面図である。実施例による製造方法では、図２の各図の左側の領域で、たとえば図４に示した液晶表示装置の周辺回路部に用いられるトランジスタを作製し、右側の領域で、画素表示部に用いられるスイッチングトランジスタを作製する。
【００３９】
図２（Ａ）を参照する。絶縁性基板２１上に、たとえば厚さ４００ｎｍの酸化シリコン（ＳｉＯ）膜で形成された第１のバッファ層２２、たとえば厚さ５０ｎｍのアモルファスシリコン膜で形成された第１の半導体層２３、たとえば厚さ１００ｎｍの酸化シリコン（ＳｉＯ）膜で形成された第２のバッファ層２４、たとえば厚さ７５ｎｍのアモルファスシリコン膜で形成された第２の半導体層２５を、この順に成膜する。
【００４０】
図２（Ｂ）を参照する。左側の領域においては、第２のバッファ層２４及び第２の半導体層２５を、図１（Ｂ）で説明したのと同様にパターニングした後、連続発振するＮｄ：ＹＡＧレーザの２倍高調波Ｌ２を、第２の半導体層２５に照射して、多結晶化する。照射するビームのパワー、長尺状のビームスポットのサイズ、ビームの走査方向及び走査速度は、参考例と同様である。
【００４１】
左側の領域の第１の半導体層２３は、参考例における蓄熱遮光層３と同様の役割を果たす。このため、第２の半導体層２５は、平均結晶粒径が１μｍ以上である、大型の結晶粒に多結晶化することができる。左側の領域に作製されるトランジスタは、参考例で述べたのと同じ理由により、たとえば、図４に示すようなバックライトを備える液晶表示装置の周辺回路部に用いるのに好適である。オフ電流特性を低く抑えることができる。
【００４２】
なお、第２の半導体層２５を、矩形状にパターニングするのも、参考例で説明したのと同じ理由に基く。
右側の領域においては、第２の半導体層２５及び前記第２のバッファ層２４を除去し、第１の半導体層２３の表面を露出させた後、ＸｅＣｌエキシマレーザＬ１を、表面を露出させた第１の半導体層２３に照射して、多結晶化する。レーザの繰り返し周波数、照射面における１パルス当たりのフルエンス及び重複率は、参考例と同様である。第１の半導体層２３は５０ｎｍと薄いので、エキシマレーザで好適に結晶化することができる。
【００４３】
右側の領域において、第１の半導体層２３のレーザビーム照射領域に形成されるシリコン結晶粒は、左側の領域に形成されるそれと比較すると、小径である。しかし、参考例でも述べたように、これを用いて製造されるトランジスタは、たとえば、図４に示したようなバックライトを備える液晶表示装置において、高性能を要求されない画素表示部に用いるには、特に問題はない。その場合、第１の半導体層２３は薄いため、バックライトのオフ電流の上昇を抑えることができる。
【００４４】
また、これも参考例で説明したように、エキシマレーザを用いると、たとえば連続発振するＹＡＧレーザの２倍高調波を用いる場合に比べて、半導体層の結晶化を速く行うことができるため、短時間で、大面積の半導体層を結晶化させることができる
図２（Ｃ）を参照する。図２（Ｂ）を用いて説明した工程の代わりに、図２（Ｃ）を用いて、以下に説明する工程を採用してもよい。図２（Ｃ）に示す工程においては、まず、左側の領域において、第２のバッファ層２４、第２の半導体層２５に加えて、第１の半導体層２３をも、図１（Ｂ）で説明したのと同様にパターニングする。
【００４５】
また、右側の領域においても、第２のバッファ層２４及び第２の半導体層２５を除去した後、第１の半導体層２３を、図１（Ｂ）で説明したのと同様にパターニングする。図２（Ｂ）を用いて説明した工程と異なるのは、以上の２点である。以後、レーザビームを照射して、左側の領域の第２の半導体層２５及び右側の領域の第１の半導体層２３を結晶化する工程については、図２（Ｂ）を用いて行った説明と等しい。
【００４６】
左側の領域の、第１の半導体層２３をあらかじめパターニングすることで、連続発振のレーザビーム照射時の熱の散逸を防ぎ、第１の半導体層２３の蓄熱効果を向上させることができる。また、右側の領域の、第１の半導体層２３をあらかじめパターニングすることで、エキシマレーザ照射時の、第１の半導体層２３の溶融領域を画定し、多結晶化した第１の半導体層２３の厚さを一定に保つことができる。
【００４７】
図２（Ｄ）を参照する。図２（Ｂ）または（Ｃ）を用いて説明を行った工程に続いて、左側の領域においては多結晶化した第２の半導体層２５を、また、右側の領域においては多結晶化した第１の半導体層２３を、フォトリソグラフィとエッチングにより、形成しようとするトランジスタの寸法、形状に合わせて形状加工する。
【００４８】
図２（Ｅ）を参照する。左右両領域において、図１（Ｄ）を参照して説明したのと同様に、ゲート絶縁膜２６及びゲート電極２７を形成する。
図２（Ｆ）を参照する。左右のそれぞれの領域について、半導体層（左側の領域においては、第２の半導体層２５、右側の領域においては、第１の半導体層２３）に、不純物Ｉを、イオンドーピング法により、注入する。参考例において、図１（Ｅ）を参照して説明したのと同様に、右側の領域の第１の半導体層２３の一部に、オフセットまたはＬＤＤ領域が形成される。
【００４９】
図２（Ｇ）を参照する。次に、両領域において、参考例において、図１（Ｆ）を参照して説明したのと同様に、層間絶縁膜２９を形成し、形成された層間絶縁膜２９を貫通し、底面に半導体層（左側の領域においては、第２の半導体層２５、右側の領域においては、第１の半導体層２３）の表面を露出するコンタクトホール３０を開口する。
【００５０】
図２（Ｈ）を参照する。最後に、両領域において、コンタクトホール３０にソース／ドレイン電極３１を形成する。
上記製造方法により、半導体層を形成するシリコン結晶の粒径、及び層構造の異なる２種類のトランジスタを、同時に製造することができる。第１の半導体層２３及び第２の半導体層２５をともにシリコンで形成するため、それぞれの半導体層で、異なる特性を有する素子をつくることが容易に可能である。
【００５１】
また、右側の領域に形成されるトランジスタの活性層である第１の半導体層２３（小粒径の多結晶層）は、左側の領域に形成されるトランジスタの活性層である第２の半導体層２５（大粒径の多結晶層）よりも、薄く形成される。
【００５２】
なお、実施例による製造方法で製造されるトランジスタの構造は上記に限るものではない。たとえば、左側の領域に形成されるトランジスタの第２の半導体層２５の一部に、オフセットやＬＤＤ領域を設けてもよい。
【００５３】
また、右側の領域の第１の半導体層２３の結晶化に当たっては、左側の領域において第２の半導体層２５を結晶化したのと同様に、連続発振するレーザビームを用いることもできる。この場合、たとえば、連続発振するＮｄ：ＹＡＧレーザの２倍高調波（波長５３２ｎｍ）を、たとえば６Ｗのパワーで照射する。レーザビームを、第１の半導体層２３の表面に、たとえば長さ４００μｍ、幅４０μｍの長尺状のビームスポットを形成して入射させ、ビーム照射位置を、ビームスポットの幅方向にたとえば約４００ｍｍ／秒の速度で移動させる。ただし、第１の半導体層２３の厚さは５０ｎｍしかないため、シリコン結晶は大粒径化せず、結晶粒の大きさは、エキシマレーザを照射して結晶化させた場合と、ほとんど変わらない。
【００５４】
更に、左側の領域の第１の半導体層２３を複数の領域に分割して形成し、分割した複数の領域上の第２の半導体層２５の各々に、複数のトランジスタを形成してもよい。
【００５５】
なお、参考例、実施例においては、シリコン層にＮｄ：ＹＡＧレーザの２倍高調波を照射して、大粒径の多結晶を形成した。使用するレーザは、たとえばＮｄ：ＹＬＦレーザの２倍高調波、Ｎｄ：ＹＶＯ4レーザの２倍高調波等、シリコンの吸収波長を有する連続発振のレーザであればよい。３８０ｎｍ〜５４０ｎｍの波長領域のレーザビームであることが望ましい。これは、波長が３８０ｎｍ以下である場合、ガラスがレーザ光を多く吸収するために割れてしまい、５４０ｎｍ以上である場合、シリコンがレーザ光を十分に吸収せず結晶化しないためである。
【００５６】
以上、実施例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
【００５７】
なお、本発明は、以下の付記に特徴を有する。
【００６０】
（付記４） （ｅ）絶縁性基板上に、第１の絶縁バッファ層、第１のシリコン層、第２の絶縁バッファ層及び第２のシリコン層を、この順に下から積層する工程と、
（ｆ）第１の領域において、前記第２のシリコン層及び前記第２の絶縁バッファ層を除去し、前記第１のシリコン層を露出させる工程と、
（ｇ）第２の領域において、前記第２の絶縁バッファ層及び前記第２のシリコン層の積層部分をパターニングする工程と、
（ｈ）前記第１の領域において、前記露出させた第１のシリコン層に、パルス発振するレーザビームを照射し、前記第１の領域の第１のシリコン層を結晶化する工程と、
（ｉ）前記第２の領域において、前記パターニングされた前記第２のシリコン層に、連続発振するレーザビームを照射し、照射したレーザビームで前記第２のシリコン層を溶融固化して、前記第２の領域の第２のシリコン層を結晶化する工程と、
（ｊ）結晶化された前記第１及び第２のシリコン層のそれぞれに薄膜トランジスタを形成する工程と
を有する薄膜トランジスタの製造方法。
【００６１】
（付記５） 前記工程（ｅ）において、前記第１のシリコン層を、前記第２のシリコン層よりも薄く形成する付記（４）に記載の薄膜トランジスタの製造方法。
【００６２】
（付記６） 画素駆動用トランジスタと、該画素駆動用トランジスタの動作を制御する周辺回路部用トランジスタとを有する表示デバイスであって、
前記周辺回路部用トランジスタは、絶縁性基板と、該絶縁性基板表面上に形成された第１の絶縁バッファ層と、該第１の絶縁バッファ層の表面上に形成された第１のシリコン層と、該第１のシリコン層の表面上に形成された第２の絶縁バッファ層と、該第２の絶縁バッファ層の表面上に形成された第２のシリコン層を備え、該第２のシリコン層が前記周辺回路部用トランジスタの活性層であり、
前記画素駆動用トランジスタは、前記第１の絶縁バッファ層表面上に形成された、前記第１のシリコン層と同一層の第３のシリコン層を備え、該第３のシリコン層が、前記画素駆動用トランジスタの活性層である表示デバイス。
【００６３】
（付記７） 前記第１及び第３のシリコン層は、前記第２のシリコン層よりも、薄く形成される付記（６）に記載の表示デバイス。
（付記８） 前記第３のシリコン層は、平均結晶粒径が、前記第２のシリコン層の平均結晶粒径よりも小さい多結晶粒で形成される付記（６）または（７）に記載の表示デバイス。
【００６４】
（付記９） 前記周辺回路部用トランジスタの前記第１のシリコン層が複数の領域に分割されて形成されており、分割された複数の領域上の各々の前記第２のシリコン層に、複数のトランジスタが形成される付記（６）〜（８）のいずれか１つに記載の表示デバイス。
【００６５】
【発明の効果】
以上説明したように、本発明によれば、高品質の薄膜トランジスタの製造方法、特に、光によるリーク電流の少ない、高性能のポリシリコン薄膜トランジスタの効率的な製造方法、及びそのポリシリコン薄膜トランジスタを用いた表示デバイスの製造方法を提供することができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｇ）は、本発明の参考例による薄膜トランジスタの製造方法を示す概略的な断面図である。
【図２】（Ａ）〜（Ｈ）は、本発明の実施例による薄膜トランジスタの製造方法を示す概略的な断面図である。
【図３】従来の薄膜トランジスタの製造方法中の一工程を説明するための概略的な断面図である。
【図４】ポリシリコン薄膜トランジスタが用いられた液晶表示装置の一例を示す概略的な一部破断斜視図である。

Claims (3)

  1. （ｅ）絶縁性基板上に、第１の絶縁バッファ層、第１のシリコン層、第２の絶縁バッファ層及び第２のシリコン層を、この順に下から積層する工程と、
    （ｆ）第１の領域において、前記第２のシリコン層及び前記第２の絶縁バッファ層を除去し、前記第１のシリコン層を露出させる工程と、
    （ｇ）第２の領域において、前記第２の絶縁バッファ層及び前記第２のシリコン層の積層部分をパターニングする工程と、
    （ｈ）前記第１の領域において、前記露出させた第１のシリコン層に、パルス発振するレーザビームを照射し、前記第１の領域の第１のシリコン層を結晶化する工程と、
    （ｉ）前記第２の領域において、前記パターニングされた前記第２のシリコン層に、連続発振するレーザビームを照射し、照射したレーザビームで前記第２のシリコン層を溶融固化して、前記第２の領域の第２のシリコン層を結晶化する工程と、
    （ｊ）結晶化された前記第１及び第２のシリコン層のそれぞれに薄膜トランジスタを形成する工程と、
    を有する薄膜トランジスタの製造方法。
  2. 前記工程（ｅ）において、前記第１のシリコン層を、前記第２のシリコン層よりも薄く形成する請求項１に記載の薄膜トランジスタの製造方法。
  3. 画素駆動用トランジスタと、該画素駆動用トランジスタの動作を制御する周辺回路部用トランジスタとを有する表示デバイスの製造方法であって、
    請求項１又は２に記載の方法により薄膜トランジスタを製造する工程を有し、
    結晶化された前記第１のシリコン層に形成する前記薄膜トランジスタは前記画素駆動用トランジスタであり、
    結晶化された前記第２のシリコン層に形成する前記薄膜トランジスタは前記周辺回路部用トランジスタである表示デバイスの製造方法。
JP2002372050A 2002-12-24 2002-12-24 薄膜トランジスタの製造方法及び表示デバイスの製造方法 Expired - Fee Related JP4245915B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002372050A JP4245915B2 (ja) 2002-12-24 2002-12-24 薄膜トランジスタの製造方法及び表示デバイスの製造方法
US10/745,419 US7202115B2 (en) 2002-12-24 2003-12-22 Thin film transistor, its manufacture method and display device
US11/710,168 US7394098B2 (en) 2002-12-24 2007-02-23 Thin film transistor, its manufacture method and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002372050A JP4245915B2 (ja) 2002-12-24 2002-12-24 薄膜トランジスタの製造方法及び表示デバイスの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008294756A Division JP4447647B2 (ja) 2008-11-18 2008-11-18 表示デバイス

Publications (2)

Publication Number Publication Date
JP2004207337A JP2004207337A (ja) 2004-07-22
JP4245915B2 true JP4245915B2 (ja) 2009-04-02

Family

ID=32708186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002372050A Expired - Fee Related JP4245915B2 (ja) 2002-12-24 2002-12-24 薄膜トランジスタの製造方法及び表示デバイスの製造方法

Country Status (2)

Country Link
US (2) US7202115B2 (ja)
JP (1) JP4245915B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601374B1 (ko) * 2004-05-28 2006-07-13 삼성에스디아이 주식회사 박막 트랜지스터 및 그 제조방법과 박막 트랜지스터를포함하는 평판표시장치
JP4633434B2 (ja) * 2004-10-18 2011-02-16 シャープ株式会社 半導体装置およびその製造方法
JP5032077B2 (ja) * 2006-09-15 2012-09-26 三菱電機株式会社 表示装置及びその製造方法
US20080072953A1 (en) * 2006-09-27 2008-03-27 Thinsilicon Corp. Back contact device for photovoltaic cells and method of manufacturing a back contact device
KR100819063B1 (ko) * 2006-12-05 2008-04-03 한국전자통신연구원 전기박막형 트랜지스터 및 광박막형 트랜지스터를 포함하는박막트랜지스터 및 그 제조방법
TWI358832B (en) * 2007-02-26 2012-02-21 Au Optronics Corp Semiconductor device and manufacturing method ther
US20080295882A1 (en) * 2007-05-31 2008-12-04 Thinsilicon Corporation Photovoltaic device and method of manufacturing photovoltaic devices
JP5458367B2 (ja) * 2007-07-09 2014-04-02 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ及びその製造方法
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101056250B1 (ko) * 2009-10-21 2011-08-11 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
KR101049003B1 (ko) * 2009-12-01 2011-07-12 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
KR101101087B1 (ko) * 2009-12-09 2011-12-30 삼성모바일디스플레이주식회사 표시 장치 및 그의 제조 방법
JP5610406B2 (ja) * 2012-12-19 2014-10-22 Ｎｌｔテクノロジー株式会社 薄膜トランジスタの製造方法
CN103904086B (zh) * 2012-12-24 2017-10-27 上海天马微电子有限公司 一种薄膜晶体管阵列基板
CN105118808A (zh) * 2015-08-10 2015-12-02 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN105514035B (zh) * 2016-01-21 2018-11-20 武汉华星光电技术有限公司 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
CN105575819A (zh) * 2016-02-26 2016-05-11 华南理工大学 一种顶栅结构金属氧化物薄膜晶体管及其制备方法
CN109378298B (zh) * 2018-10-10 2022-04-29 京东方科技集团股份有限公司 显示背板及其制作方法和显示装置
US11222904B2 (en) * 2019-01-07 2022-01-11 Chongqing Boe Optoelectronics Technology Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
CN110085678A (zh) * 2019-04-18 2019-08-02 深圳市华星光电半导体显示技术有限公司 显示面板和薄膜晶体管的制作方法
CN110289214A (zh) * 2019-05-15 2019-09-27 友达光电（昆山）有限公司 显示装置及薄膜晶体管的制造方法
CN112542386B (zh) * 2020-11-03 2022-07-08 北海惠科光电技术有限公司 显示面板和薄膜晶体管的制造方法及其制造设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3221149B2 (ja) 1993-03-31 2001-10-22 ソニー株式会社 薄膜の熱処理方法
EP1020920B1 (en) * 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
JP2002050576A (ja) 2000-08-03 2002-02-15 Sanyo Electric Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US7394098B2 (en) 2008-07-01
US7202115B2 (en) 2007-04-10
US20040135236A1 (en) 2004-07-15
JP2004207337A (ja) 2004-07-22
US20070164287A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
JP4245915B2 (ja) 薄膜トランジスタの製造方法及び表示デバイスの製造方法
JP6726731B2 (ja) 薄膜トランジスタの作製方法
JP5997802B2 (ja) 半導体装置
JP4209606B2 (ja) 半導体装置の作製方法
US20060186415A1 (en) Thin film semiconductor device, method of manufacturing the same, and display
US7790521B2 (en) Thin film semiconductor device, method of manufacturing the same and display
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP4935059B2 (ja) 半導体装置の製造方法
US20070212860A1 (en) Method for crystallizing a semiconductor thin film
JPH1084114A (ja) 薄膜半導体装置及びその製造方法
JP2010287645A (ja) 薄膜トランジスタおよびその製造方法
JP2009290168A (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに表示装置
JP4447647B2 (ja) 表示デバイス
JP2009016667A (ja) 薄膜半導体装置及びその製造方法と表示装置
JP2009302171A (ja) 半導体装置の製造方法、トランジスタの製造方法ならびに電気光学装置の製造方法
JP3845566B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
JP4397599B2 (ja) 半導体装置の作製方法
JP2007288121A (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器
JPH09237767A (ja) 半導体装置の製造方法
JP2003249461A (ja) レーザ光の照射方法
JP2003178979A (ja) 半導体装置の作製方法
JP2011009294A (ja) 半導体基板およびその製造方法、並びに半導体装置
JP2001044446A (ja) 半導体装置
JP2011009658A (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法、並びにその利用
JP2007129159A (ja) ポリシリコン薄膜トランジスタ基板の製造方法、ポリシリコン薄膜トランジスタ基板及び液晶表示装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081118

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees