CN112542386B - 显示面板和薄膜晶体管的制造方法及其制造设备 - Google Patents

显示面板和薄膜晶体管的制造方法及其制造设备 Download PDF

Info

Publication number
CN112542386B
CN112542386B CN202011209926.3A CN202011209926A CN112542386B CN 112542386 B CN112542386 B CN 112542386B CN 202011209926 A CN202011209926 A CN 202011209926A CN 112542386 B CN112542386 B CN 112542386B
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
light
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011209926.3A
Other languages
English (en)
Other versions
CN112542386A (zh
Inventor
刘凯军
周佑联
许哲豪
袁海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Beihai HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202011209926.3A priority Critical patent/CN112542386B/zh
Publication of CN112542386A publication Critical patent/CN112542386A/zh
Application granted granted Critical
Publication of CN112542386B publication Critical patent/CN112542386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种显示面板和薄膜晶体管的制造方法及其制造设备。薄膜晶体管的制造方法包括：在衬底上形成未结晶的有源层；在所述有源层上方形成遮光层；在所述遮光层上方用激光对所述有源层进行结晶化处理；所述遮光层宽度小于对应的所述有源层的宽度。本发明在有源层结晶前先在辅助层上方设置遮光层，然后再用激光诱导结使有源层的存在未结晶的区域，该区域可以有效抑制器件的漏电流，因此能增加器件的开关比，从而提高器件的稳定性。

Description

显示面板和薄膜晶体管的制造方法及其制造设备
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板和薄膜晶体管的制造方法及其制造设备。
背景技术
随着信息时代的加速推进，显示器件在信息技术的发展过程中占据了十分重要的地位，各类仪器仪表上的显示屏为人们的日常生活和工作提供着大量的信息。没有显示器，就不会有当今迅猛发展的信息技术。显示器集电子、通信和信息处理技术于一体,被认为是电子工业在20世纪微电子、计算机之后的又一重大发展机会。TFT-LCD(Thin filmtransistor-liquid crystal display)因亮度好、对比度高、层次感强、颜色鲜艳、制造简单、性能稳定等特点，在生活和工作中已经被广泛应用。
液晶显示器主要靠阵列基板、彩膜基板及其中的液晶构成，液晶显示器主要是通过阵列基板上的薄膜晶体管控制液晶的光透过率来工作，器件的性能主要取决于薄膜晶体管的有源层的品质。激光诱导有源层结晶已被证实可以很好的提高其电子迁移率，同时能很好的提高器件的性能。但是现有的有源层漏电流高，从而降低了器件的开关比。
发明内容
本发明所要解决的技术问题是提供一种降低漏电流，提高薄膜晶体管开关比的显示面板和薄膜晶体管的制造方法及其制造设备。
为实现上述目的，本发明提供了一种薄膜晶体管的制造方法，包括步骤：
在衬底上形成未结晶的有源层；
在所述有源层上方形成遮光层；
在所述遮光层上方用激光对所述有源层进行结晶化处理；
所述遮光层宽度小于对应的所述有源层的宽度。
可选的，所述有源层上方还依次设置缓冲层、金属层和辅助层，所述遮光层铺设在所述辅助层表面；
所述在所述遮光层上方用激光对所述有源层进行结晶化处理步骤后还包括：
刻蚀所述遮光层和辅助层；
蚀刻所述金属层形成所述薄膜晶体管的源极和漏极。
可选的，采用喷墨方式在所述辅助层的表面形成所述遮光层。
可选的，所述喷墨方式包括步骤：
记录待生产的所述薄膜晶体管的坐标位置；
根据所述坐标位置移动喷头；
拍摄所述薄膜晶体管的图案；
根据所述图案修正所述喷头的位置；以及
在所述辅助层的表面喷涂形成所述遮光层。
所述喷头有多个，对应不同行或列的所述薄膜晶体管；位于同一行或列的多个所述薄膜晶体管，采用一次喷涂方式形成所述遮光层。
可选的，所述遮光层的厚度在1um-5um之间，
可选的，所述遮光层的宽度在0.5um-2um之间。
可选的，所述辅助层材料为单晶硅或多晶硅；所述遮光层包括黑色光阻材料。
可选的，所述薄膜晶体管还包括位于所述有源层上方的源极和漏极，所述源极和漏极之间形成沟道区域，每个所述沟道区域对应设有两个遮光层，所述遮光层对应设置在所述沟道区域两侧的上方位置。
本发明还公开了一种薄膜晶体管的制造方法，
在衬底上依次形成栅极、栅极绝缘层、有源层、缓冲层、金属层和辅助层；
在所述金属层的表面设置辅助层；
采用喷墨方式在所述辅助层表面形成遮光层；
在所述遮光层上方用激光对所述有源层进行结晶化处理；
刻蚀所述辅助层；以及
通过刻蚀移除多余的所述有源层、所述缓冲层和所述金属层，形成所述薄膜晶体管；
其中，通过刻蚀移除多余的所述金属层形成源极和漏极，所述源极和所述漏极之间形成沟道区域；每个所述沟道区域对应设有两个遮光层，所述遮光层对应设置在所述沟道区域两侧的上方位置；相应的，所述有源层在所述遮光层的对应位置形成两个未导体化区域；结晶前的所述有源层材料包括非晶硅；所述辅助层材料包括单晶硅或多晶硅。
本发明还公开了一种显示面板的制造方法，包括上述的薄膜晶体管的制造方法。
本发明在有源层结晶前先在辅助层上方设置遮光层，然后再用激光诱导结有源层，有源层未被遮光层覆盖的区域结晶程度高，电子迁移率大，导电性能好；而被遮光层覆盖的区域结晶程度低或未结晶，电子迁移率小，可以有效抑制器件的漏电流，因此能本申请的发明构思可以增加器件的开关比，提高器件的稳定性。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本发明实施例一种薄膜晶体管的制造方法的流程示意图；
图2是本发明实施例基于高精度喷墨技术形成遮光层的薄膜晶体管的制造方法示意图；
图3是本发明实施例喷墨方式的流程示意图；
图4是本发明实施例薄膜晶体管的制造设备的原理框图。
其中：10、衬底；11、栅极；12、栅极绝缘层；13、有源层；14、未导体化区域；15、缓冲层；16、沟道区域；17、激光；20、金属层；21、源极；22、漏极；30、辅助层；40、遮光层；50、存储装置；51、喷墨装置；52、修正装置；53、结晶装置；54、控制系统。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本申请的示例性实施例的目的。但是本申请可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本申请的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
下面参考附图和较佳的实施例对本发明作进一步说明。
目前主流的显示器有液晶面板和有机发光二极管显示面板，均需要薄膜晶体管(Thin Film Transistor，TFT)作为各像素的驱动开关。因此TFT在显示面板内部起着非常重要的作用。TFT的性能主要取决于薄膜晶体管的有源层的品质，激光诱导有源层结晶已被证实可以很好的提高其电子迁移率，增大器件的开态电流，同时能很好的提高器件的性能。但是将所有的有源层全部结晶化处理，电子迁移率的增加不仅会使器件的开态电流增加，而且会使器件的漏电流增加，从而降低器件的开关比。
如图1所述，为解决现有激光诱导的TFT存在的问题，本发明公开了一种显示面板的制造方法，该方法包括薄膜晶体管的制造方法。所述薄膜晶体管的制造方法包括：
S11、在衬底上形成未结晶的有源层；
S12、在所述有源层上方形成遮光层；
S13、在所述遮光层上方用激光对所述有源层进行结晶化处理；
所述遮光层宽度小于对应的所述有源层的宽度。
本发明在有源层结晶前先在辅助层上方设置遮光层，然后再用激光诱导结有源层，有源层未被遮光层覆盖的区域结晶程度高，电子迁移率大，导电性能好；而被遮光层覆盖的区域结晶程度低或未结晶，电子迁移率小，可以有效抑制器件的漏电流，因此能本申请的发明构思可以增加器件的开关比，提高器件的稳定性。
遮光层有多种方式可以形成，比如通过曝光显影工艺直接在有源层上方设置辅助层，遮光层的材质可以采用全遮光材料，也可以采用半透光材料，具体采用可以选用目前显示面板已经使用的材料。比如全遮光材料可以选用跟TFT的栅极、源极和漏极相同的材料，也可以选用跟黑矩阵，黑色间隔物相同的黑色光阻材料。半透光材料可以使用跟有源层相同的半导体材料。采用曝光显影工艺，虽然精度较高，但需要额外制造光罩，光罩的制造成本很高，而且不同规格的显示面板，需要单独设计光罩，无法通用，进一步推高了制造成本。
图如2所示，本实施方式公开了一种基于高精度喷墨(Inkjet)技术的遮光层40形成方法。在基板的衬底10上依序形成栅极11(金属铝、铜等)、栅极绝缘层12(氮化物SiNx、硅氧化物SiOx等)、有源层13(非晶硅a-si等)、缓冲层15(掺杂SnOX(X＝1到2)的IGZO)、金属层20(金属铝、铜等)、辅助层30(可以为单晶硅或多晶硅)，然后利用高精度喷墨技术，在有源层13开始结晶前将遮光材料喷于结晶系统的辅助层30表面，再利用激光17对有源层13进行结晶化处理。然后依次刻蚀所述辅助层30，以及刻蚀多余的有源层13、缓冲层15和金属层20，形成薄膜晶体管。其中，通过刻蚀移除多余的所述金属层20形成源极21和漏极22，所述源极21和所述漏极22之间形成沟道区域16。
缓冲层15主要是防止源极、漏极对应的金属层在激光17的作用下向有源层13扩散，导致器件的电性变差；而辅助层30防止激光17作用时损伤金属层20(如使金属氧化或剥离)。有源层13两侧表面还可以用掺杂的非晶硅(n+a-si)形成欧姆接触层来替代缓冲层15，以减小金属层20与有源层13的接触电阻。
每个沟道区域16对应设有两个遮光层，遮光层对应设置在沟道区域16两侧的上方位置。激光17对有源层13进行结晶化处理后，在有源层13的沟道区域16的两侧形成两个未导体化区域14，该区域有源层13材料未结晶或结晶程度较低，因此可以有效抑制器件的漏电流的增加来增加器件的开关比，从而提高器件的稳定性。
采用本实施方式的喷墨技术，针对不同规格的显示面板只需调整喷墨位置即可，无须光罩，能适用于不同尺寸产品的制造，实施成本低。虽然喷墨技术的精度相比光罩制程低，但只要在有源层13的沟道区域16内形成未导体化的区域，就能有效降低漏电流，而且遮光层40的数量可以是两个，也可以是一个，如果调整为一个，精度要求还可以进一步降低。本实施方式还从以下几个方面来弥补喷墨技术精度不足，从而使得喷墨技术能够适用于本发明的遮光层40的制程。
首先，对喷墨技术进行了改良，对喷头的孔径和流量进行了优化，使喷墨形成的遮光层40厚度在1um-5um之间，宽度在0.5um-2um之间，进一步的，宽度为1um。
其次，对喷墨方式本身进行了优化。如图3所示：
31、记录所述薄膜晶体管的坐标位置；
32、根据所述坐标位置移动喷头；
33、拍摄所述薄膜晶体管的图案；
34、根据所述图案修正所述喷头的位置；
35、在所述辅助层的表面喷涂形成所述遮光层。
首先根据导入的液晶面板的生产图纸，记录待生产的薄膜晶体管的坐标位置。坐标位置包括薄膜薄膜晶体管的位置，也包括待喷涂的位置。然后，根据所述坐标位置移动喷头。喷头移动到指定位置以后，拍摄薄膜晶体管的图案。具体的，可以将电荷耦合元件(Charge-coupled Device，CCD)跟喷头绑定在一起，当喷头移动到相应位置，用CCD进行拍照，将对应的TFT图案上传到系统。根据所述图案修正所述喷头的位置。系统对图案进行分析，再结合喷头的当前位置，就能计算出喷头实际对应TFT的哪个位置，计算出喷头跟预设的喷涂位置的偏差量，如果偏差过大，就对喷头位置进行修正，如果一次调整不到位，还可以重复多次，这样就能提高喷头的定位精度，满足本发明构思的精度要求。最后在辅助层的表面喷涂形成遮光层，喷墨的材料可以选用黑色光阻材质。
喷头可以有多个，对应不同行或列的所述薄膜晶体管；位于同一行或列的多个所述薄膜晶体管，采用一次喷涂方式形成所述遮光层。TFT在面板上呈行列规则排布，因此同一行或列的有源层是在同一直线上的，且相邻两排或列之间呈平行分布，可以用多个喷头同时作业，一次喷一行或一列，生产效率高。而且中间过程喷墨过程不断，也不需要对喷头进行二次调整，精度容易控制，产品一致性好。
如果喷墨形成的遮光层不够理想，还可以通过调节激光17的照射量来控制结晶程度，喷墨太宽，可以适当增加提高曝光量，提高导体化区域的结晶程度，从而提高其电子迁移率，增加器件的开关比。反之降低曝光量。
如图4所示，本实施方式还公开一种适用于上述薄膜晶体管制造方法的制造设备，包括存储装置50、喷墨装置51、修正装置52和结晶装置53；所述存储装置50被配置为存储所述薄膜晶体管的坐标位置；所述喷墨装置51被配置为在辅助层30喷墨形成遮光层40；所述修正装置52被配置为在所述喷墨装置51移动到所述坐标位置后修正所述喷墨装置51的位置；所述结晶装置53被配置为在所述遮光层上方用激光对所述薄膜晶体管的有源层进行结晶化处理。
上述的装置统一由控制系统54进行统一操控。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围。
以上是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (9)

1.一种薄膜晶体管的制造方法，其特征在于，包括步骤：
在衬底上形成未结晶的有源层；
在所述有源层上方形成遮光层；
在所述遮光层上方用激光对所述有源层进行结晶化处理；
所述遮光层宽度小于对应的所述有源层的宽度；
其中，所述有源层上方还依次设置缓冲层、金属层和辅助层，所述遮光层铺设在所述辅助层表面；
所述在所述遮光层上方用激光对所述有源层进行结晶化处理步骤后还包括：
刻蚀所述遮光层和辅助层；
蚀刻所述金属层形成所述薄膜晶体管的源极和漏极。
2.如权利要求1所述的一种薄膜晶体管的制造方法，其特征在于，采用喷墨方式在所述辅助层的表面形成所述遮光层。
3.如权利要求2所述的一种薄膜晶体管的制造方法，其特征在于，所述喷墨方式包括步骤：
记录待生产的所述薄膜晶体管的坐标位置；
根据所述坐标位置移动喷头；
拍摄所述薄膜晶体管的图案；
根据所述图案修正所述喷头的位置；以及
在所述辅助层的表面喷涂形成所述遮光层；
所述喷头有多个，对应不同行或列的所述薄膜晶体管；位于同一行或列的多个所述薄膜晶体管，采用一次喷涂方式形成所述遮光层。
4.如权利要求1所述的一种薄膜晶体管的制造方法，其特征在于，所述遮光层的厚度在1um-5um之间。
5.如权利要求1所述的一种薄膜晶体管的制造方法，其特征在于，所述遮光层的宽度在0.5um-2um之间。
6.如权利要求1所述的一种薄膜晶体管的制造方法，其特征在于，所述辅助层材料为单晶硅或多晶硅；所述遮光层包括黑色光阻材料。
7.如权利要求1所述的一种薄膜晶体管的制造方法，其特征在于，所述薄膜晶体管还包括位于所述有源层上方的源极和漏极，所述源极和漏极之间形成沟道区域，每个所述沟道区域对应设有两个遮光层，所述遮光层对应设置在所述沟道区域两侧的上方位置。
8.一种薄膜晶体管的制造方法，其特征在于，
在衬底上依次形成栅极、栅极绝缘层、有源层、缓冲层、金属层和辅助层；
在所述金属层的表面设置辅助层；
采用喷墨方式在所述辅助层表面形成遮光层；
在所述遮光层上方用激光对所述有源层进行结晶化处理；
刻蚀所述辅助层；以及
通过刻蚀移除多余的所述有源层、所述缓冲层和所述金属层，形成所述薄膜晶体管；
其中，通过刻蚀移除多余的所述金属层形成源极和漏极，所述源极和所述漏极之间形成沟道区域；每个所述沟道区域对应设有两个遮光层，所述遮光层对应设置在所述沟道区域两侧的上方位置；相应的，所述有源层在所述遮光层的对应位置形成两个未导体化区域；结晶前的所述有源层材料包括非晶硅；所述辅助层材料包括单晶硅或多晶硅。
9.一种显示面板的制造方法，其特征在于，包括如权利要求1-7任意一项所述的薄膜晶体管的制造方法。
CN202011209926.3A 2020-11-03 2020-11-03 显示面板和薄膜晶体管的制造方法及其制造设备 Active CN112542386B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011209926.3A CN112542386B (zh) 2020-11-03 2020-11-03 显示面板和薄膜晶体管的制造方法及其制造设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011209926.3A CN112542386B (zh) 2020-11-03 2020-11-03 显示面板和薄膜晶体管的制造方法及其制造设备

Publications (2)

Publication Number Publication Date
CN112542386A CN112542386A (zh) 2021-03-23
CN112542386B true CN112542386B (zh) 2022-07-08

Family

ID=75014964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011209926.3A Active CN112542386B (zh) 2020-11-03 2020-11-03 显示面板和薄膜晶体管的制造方法及其制造设备

Country Status (1)

Country Link
CN (1) CN112542386B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612235A (en) * 1995-11-01 1997-03-18 Industrial Technology Research Institute Method of making thin film transistor with light-absorbing layer
JP2004207337A (ja) * 2002-12-24 2004-07-22 Fujitsu Display Technologies Corp 薄膜トランジスタ、その製造方法及び表示デバイス
CN101681815A (zh) * 2007-05-18 2010-03-24 索尼株式会社 薄膜的结晶化方法、薄膜半导体装置的制造方法、电子设备的制造方法及显示装置的制造方法
CN102047426A (zh) * 2008-05-29 2011-05-04 夏普株式会社 半导体装置及其制造方法
CN105789327A (zh) * 2016-05-17 2016-07-20 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN105870203A (zh) * 2016-06-24 2016-08-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN106206622A (zh) * 2016-09-23 2016-12-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN106847825A (zh) * 2017-02-09 2017-06-13 京东方科技集团股份有限公司 一种显示基板、半导体器件及其制作方法、显示装置
CN107516663A (zh) * 2017-08-24 2017-12-26 京东方科技集团股份有限公司 一种阵列基板、显示面板及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246554A (ja) * 1996-03-04 1997-09-19 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法および液晶表示装置
WO2009011084A1 (ja) * 2007-07-17 2009-01-22 Sharp Kabushiki Kaisha 薄膜トランジスタを備えた半導体装置およびその製造方法
KR101263726B1 (ko) * 2008-11-07 2013-05-13 엘지디스플레이 주식회사 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
CN105161459B (zh) * 2015-09-07 2019-01-29 武汉华星光电技术有限公司 低温多晶硅阵列基板及其制作方法
CN106711028B (zh) * 2016-12-21 2019-08-13 惠科股份有限公司 晶体管的修复方法和装置
CN109471307A (zh) * 2018-09-11 2019-03-15 惠科股份有限公司 一种显示面板及其第一基板的制作方法
CN109633964A (zh) * 2019-02-19 2019-04-16 惠科股份有限公司 导电层的制作方法和显示面板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612235A (en) * 1995-11-01 1997-03-18 Industrial Technology Research Institute Method of making thin film transistor with light-absorbing layer
JP2004207337A (ja) * 2002-12-24 2004-07-22 Fujitsu Display Technologies Corp 薄膜トランジスタ、その製造方法及び表示デバイス
CN101681815A (zh) * 2007-05-18 2010-03-24 索尼株式会社 薄膜的结晶化方法、薄膜半导体装置的制造方法、电子设备的制造方法及显示装置的制造方法
CN102047426A (zh) * 2008-05-29 2011-05-04 夏普株式会社 半导体装置及其制造方法
CN105789327A (zh) * 2016-05-17 2016-07-20 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN105870203A (zh) * 2016-06-24 2016-08-17 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN106206622A (zh) * 2016-09-23 2016-12-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN106847825A (zh) * 2017-02-09 2017-06-13 京东方科技集团股份有限公司 一种显示基板、半导体器件及其制作方法、显示装置
CN107516663A (zh) * 2017-08-24 2017-12-26 京东方科技集团股份有限公司 一种阵列基板、显示面板及其制备方法

Also Published As

Publication number Publication date
CN112542386A (zh) 2021-03-23

Similar Documents

Publication Publication Date Title
US10453876B2 (en) Method for manufacturing thin film transistor and display panel
EP2881785B1 (en) Array substrate, manufacturing method therefor, and display apparatus
US7666695B2 (en) Array substrates of liquid crystal display and fabrication method thereof
CN107408578B (zh) 薄膜晶体管以及显示面板
US10038098B2 (en) Method for manufacturing thin film transistor, thin film transistor and display panel
JP6334057B2 (ja) 薄膜トランジスタ及び表示パネル
KR20120033353A (ko) 박막 트랜지스터, 그 제조 방법 및 액정 표시 장치
KR20080052460A (ko) 표시 장치 및 그 제조 방법
WO2018233395A1 (zh) 一种阵列基板及其制作方法、显示面板、显示装置
KR20040061190A (ko) 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법
KR20090039623A (ko) 박막 트랜지스터 장치 및 그 제조방법과, 표시장치
US7342637B2 (en) Liquid crystal display device and method for manufacturing the same
CN112542386B (zh) 显示面板和薄膜晶体管的制造方法及其制造设备
JP5324758B2 (ja) 薄膜トランジスタ、表示装置、およびその製造方法
CN1862789B (zh) 包括多层薄膜的薄膜晶体管阵列面板以及制造该面板的方法
KR101277221B1 (ko) 액정표시장치 및 제조방법
JPH1079514A (ja) アクティブマトリクス基板の製造方法
KR20090023107A (ko) Ｔｆｔ 기판 및 그 제조 방법
US7528020B2 (en) Method for forming thin film transistor
KR100833956B1 (ko) 비정질 실리콘 결정화용 광학 마스크
KR101100875B1 (ko) 결정화용 레이저빔 조사 장치, 이를 이용한 결정화 방법및 이를 포함하는 박막 트랜지스터 표시판의 제조 방법
KR20040059092A (ko) 액정표시소자 및 그 제조방법
JP2009224396A (ja) 薄膜トランジスタ基板、およびその製造方法、並びに表示装置
US8670082B2 (en) Thin film transistor, display device and liquid crystal display device
JP2002323866A (ja) 素子基板及びそれを用いたアクティブマトリクス型表示装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant