JP2002323866A

JP2002323866A - 素子基板及びそれを用いたアクティブマトリクス型表示装置の製造方法

Info

Publication number: JP2002323866A
Application number: JP2001126032A
Authority: JP
Inventors: Yoji Matsuda; 洋史松田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2001-04-24
Filing date: 2001-04-24
Publication date: 2002-11-08

Abstract

(57)【要約】【課題】絶縁性基板上に配置できる素子基板の数を増
やすことで、製造コストを削減する。【解決手段】レーザの中央部分が照射された領域に素
子領域を配置し、レーザのエッジが照射された領域に素
子不要領域を配置して、素子不要領域の分だけ絶縁性基
板を有効に活用し、一枚の絶縁性基板上に配置できる素
子基板の数を増加させることによって、素子基板の製造
コストを削減することができる。また、接続端子領域を
相対向させて配置し、これを連結したまま接続端子領域
に対向する対向基板の領域を一体的に切除し、その後個
々の表示装置に分割することによって、接続端子領域の
幅を切除可能な最小限度の１／２とすることができ、表
示装置の小型化が達成できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、素子基板及びそれ
を用いたアクティブマトリクス型表示装置の製造方法に
関する。

【０００２】

【従来の技術】アクティブマトリクス方式の表示装置の
画素電極駆動素子として、絶縁基板上に形成された多結
晶シリコン（Poly Silicon：以下、「ｐ−Ｓｉ」と称す
る。）膜を能動層として用いた薄膜トランジスタ（Thin
Film Transistor：以下、「ＴＦＴ」と称する。）が実
用化されている。

【０００３】ｐ−ＳｉＴＦＴは、非晶質シリコン（Amor
phous Silicon：以下、「ａ−Ｓｉ」と称する。）膜を
能動層として用いたａ−ＳｉＴＦＴに比べて、電界移動
度が大きく、駆動能力が高いため、ｐ−ＳｉＴＦＴを用
いれば、画素電極部だけでなく、周辺駆動回路までを同
一基板上に一体で形成することができる。

【０００４】このようなｐ−ＳｉＴＦＴにおいて、ｐ−
Ｓｉ膜を形成するために、透明絶縁基板上にａ−Ｓｉ膜
を形成した後に、レーザーを照射することで、表面のａ
−Ｓｉを溶融再結晶化してｐ−Ｓｉを形成する、いわゆ
るレーザーアニールが実用化されている。以下に、ｐ−
ＳｉＴＦＴ及びアクティブマトリクス型表示装置の製造
工程の一部を示す。

【０００５】図５にＴＦＴを形成する工程断面図を示
す。まず、図５（ａ）に示すように、マザーガラス１０
１上の全面に、減圧ＣＶＤ（Chemical Vapor Depositio
n：化学気相成長）法を用いて、ａ−Ｓｉ膜１０２を形
成する。次に、図５（ｂ）に示すように、ａ−Ｓｉ膜１
０２にＫｒＦエキシマレーザーやＸｅＣｌエキシマレー
ザーを照射してａ−Ｓｉを溶融再結晶化することによ
り、ｐ−Ｓｉ膜１０３を形成する。エキシマレーザーを
用いたレーザーアニールを特に、ＥＬＡ（ExcimerLaser
Anneal：エキシマレーザーアニール）と呼ぶ。さら
に、図５（ｃ）に示すように、フォトリソグラフィ及び
ドライエッチングにより、ｐ−Ｓｉ膜１０３を島状にパ
ターニングして、能動層１０４を形成する。そして、図
５（ｄ）に示すように、マザーガラス１０１上及び能動
層１０４上に、ゲート絶縁膜１０５としてＳｉＯ₂膜を
減圧ＣＶＤ法により形成し、特にゲート絶縁膜１０５上
の能動層１０４に対応して重なる部分の中央にゲート電
極１０６を形成する。ゲート電極１０６をマスクとして
不純物を導入して、ＴＦＴが完成する。こうして形成さ
れたＴＦＴが配置された基板を、特にＴＦＴ基板と呼
ぶ。

【０００６】図５にアクティブマトリクス表示装置に用
いるＴＦＴ基板を示す。以下、アクティブマトリクス型
表示装置として、ＬＣＤ（Liquid Crystal Display：液
晶表示装置）を例にして説明する。ＴＦＴ基板１は、表
示領域２、周辺駆動回路３、外部接続端子４、接続端子
領域５、配線６、配線領域１１６配線領域７を有する。
表示領域２は、ＴＦＴやこれに接続された画素電極など
がマトリクス状に配置され、画像を表示する部分であ
る。周辺駆動回路３は、表示領域の側辺に沿って配置さ
れ、表示領域２に映像信号や各種タイミング信号を供給
する回路である。通常、垂直駆動回路３ａと水平駆動回
路３ｂが表示領域２の直交する２辺に沿って配置され
る。外部接続端子４は、ＬＣＤのと、これを動作させる
図示しない外部制御装置を接続するための電極である。
一般的に、ＬＣＤと外部制御装置とは、ＦＰＣ（Flexib
le Printed Circuit：フレキシブルプリント回路）を介
して接続される。複数の外部接続端子４は周辺駆動回路
３が配置されないＴＦＴ基板１の１辺に集中的に配置さ
れる。この領域を接続端子領域５と呼ぶ。外部接続端子
４と周辺駆動回路３はＴＦＴ基板上に形成された配線６
を介して接続される。水平駆動回路３ｂに接続される複
数の配線６は、ＴＦＴ基板１の残りの辺には、接続電極
１１４から周辺駆動回路１１３に制御信号を伝達する信
号線が集中して配置される。このように、配線が集中し
て配置される領域を配線領域１１６配線領域７と呼ぶ。

【０００７】この中で、表示領域２及び周辺駆動回路３
はＴＦＴやコンデンサ、抵抗等、複数の回路素子を組み
合わせて構成されるを有する。ＴＦＴは前述した通り、
ｐ−Ｓｉ膜を含む複数の膜を用いてより形成されてい
る。一方、接続端子領域５に配置される外部接続端子４
や配線領域１１６配線領域７に配置される配線６は、例
えばアルミニウム（Ａｌ）やクロム（Ｃｒ）などの金属
材料で形成され、ｐ−Ｓｉ膜を用いていない。ている。
即ち、接続端子領域５及び配線領域１１６配線領域７
は、ｐ−Ｓｉが不要な領域であるといえる。

【０００８】上述したＴＦＴ基板は通常、マザーガラス
と呼ばれるより大きな無アルカリガラスよりなる透明な
絶縁基板上に複数個並べられて同時に形成された後、そ
れが分割されて個々のＴＦＴ基板となる。

【０００９】図６にマザーガラス１０１上に配置された
ＴＦＴ基板１を示す。マザーガラス１０１は、短手長Ｗ
Ｓがｘｍｍ、長手長ＬＳがｙｍｍの長方形から１つの角
を切除した形状をしている。現在、マザーガラスはＷＳ
及びＬＳがともに数百ｍｍの大きさのものが使われてい
る。図６において、マザーガラス１０１には、４行６
列、合計２４枚のＴＦＴ基板１が配置されている。図で
は、簡略化のため、１行１列に位置するＴＦＴ基板１の
みを詳細に図示し、他のＴＦＴ基板１は省略して描いた
が、全て左上のＴＦＴ基板１と同様の構成である。マザ
ーガラス１２１には、これらＴＦＴ基板１がは、全て同
じ向き、即ち、接続端子領域１２８５がマザーガラス１
０１の横方向長手方向、かつ、配線領域１２９７がマザ
ーガラス１０１の縦方向短手方向になる向くように配置
されている。各ＴＦＴ基板１１１は同じ向きに配置され
ている。これはＴＦＴ基板１の向きを揃えることによっ
て、後の工程で、ＴＦＴ基板１に露光して配線等を転写
するために用いる際に用いるマスクの枚数を極力少なく
することができる。ステッパのなぜならば、ＴＦＴ基板
１の向きが異なると、向きの異なるＴＦＴ基板同士で、
別のマスクを用いる必要があるマスクの種類を少なくか
らである。、一度に転写するマスクの面積を小さくする
ためである。マスクの種類が少ないほどマスクを形成す
る工程を少なくすることができ、一度に転写するマスク
の面積が小さいほど、高い精度で配線を転写することが
できる。

【００１０】次に、ＴＦＴ基板１の製造方法について説
明する。ガラスなどの絶縁基板上にｐ−Ｓｉを用いたＴ
ＦＴを形成する場合、絶縁基板上にａ−Ｓｉ膜を形成
し、このａ−Ｓｉ膜表面にレーザを照射することで、表
面のａ−Ｓｉを溶融再結晶化してｐ−Ｓｉを形成する、
いわゆるレーザアニールが実用化されている。

【００１１】図７にＴＦＴを形成する工程断面図を示
す。まず、図７（ａ）に示すように、マザーガラス１０
１上の全面に、減圧ＣＶＤ（Chemical Vapor Depositio
n：化学気相成長）法を用いて、ａ−Ｓｉ膜１０２を形
成する。次に、図７（ｂ）に示すように、ａ−Ｓｉ膜１
０２にＫｒＦエキシマレーザやＸｅＣｌエキシマレーザ
といったレーザ１３１を照射する。レーザ１３１が照射
された領域のａ−Ｓｉは、溶融再結晶化して、ｐ−Ｓｉ
膜１０３となる。レーザ１３１を矢印の方向に走査（ス
キャン）することによってａ−Ｓｉ膜全体を結晶化する
ことができる。エキシマレーザを用いたレーザアニール
を特に、ＥＬＡ（Excimer Laser Anneal：エキシマレー
ザアニール）と呼ぶ。次に、図７（ｃ）に示すように、
フォトリソグラフィ及びドライエッチングにより、ｐ−
Ｓｉ膜１０３を島状にパターニングして、能動層１０４
を形成する。そして、図７（ｄ）に示すように、マザー
ガラス１０１上及び能動層１０４上に、ゲート絶縁膜１
０５としてＳｉＯ₂膜を減圧ＣＶＤ法により形成し、ゲ
ート絶縁膜１０５上の能動層１０４に対応して重なる部
分の中央にアルミニウム合金などの金属よりなるゲート
電極１０６を形成する。次にゲート電極１０６をマスク
として能動層１０４にリン、砒素、ボロンなどの不純物
を導入する。以上によって、図６に示した表示領域２、
周辺駆動回路３のＴＦＴが形成される。その後、全面に
絶縁膜を形成、画素電極や、外部接続端子４、配線６を
形成し、ＴＦＴ基板が形成される。

【００１２】ところで、ａ−Ｓｉ膜を結晶化するために
照射するレーザ１３１は、例えば線状、即ち、長軸と短
軸の比が大きい断面形状を有するが、レーザ源の出力限
界から、長軸の長さには限界がある。図６において、レ
ーザ１３１の長さＬＬは最長でも１５０ｍｍである。例
えば、マザーガラス短手方向の長さＷＳを、レーザ１３
１の長さＬＬの２倍である３００ｍｍとする。この場
合、マザーガラス１０１の左上から矢印で示した方向に
レーザを走査して第１の領域１２５に照射し、次に、レ
ーザを左下から右下に向けて走査して第２の領域１２
５’に照射することによってマザーガラス全体にレーザ
を照射、全体を結晶化することができる。即ち、レーザ
の走査回数が、３回で４５０ｍｍ、４回で６００ｍｍ、
６回で現時点では最大の９００ｍｍのＬＳであるマザー
ガラス全体を照射することができる。

【００１３】この時のレーザ１３１の拡大図を図８に示
す。前述したとおり、レーザ１３１は線状に近い、即
ち、長軸と短軸の比が大きい断面形状を有する。長手方
向の長さＬＬは最長でも１５０ｍｍ、短手方向の幅ＷＬ
は、１ｍｍ以下である。レーザ１３１は、ごく短時間ず
つ照射しながら、矢印で示す方向、短手方向に走査され
る。ａ−Ｓｉ膜１０２は、レーザ１３１が走査されると
結晶化して、ｐ−Ｓｉ膜１０３となる。このように、レ
ーザが照射される領域をレーザ走査領域と呼ぶ。

【００１４】レーザ１３１のエネルギー密度は長手方向
にほぼ均一であるが、両エッジ１３１ｅ近傍は中央部分
１３１ｃに比較して小さくなる。エッジ１３１ｅが走査
された領域、エッジ走査領域１３３は、レーザ１３１の
エネルギー密度が小さいためにｐ−Ｓｉの結晶性が悪
く、この領域をＴＦＴの能動層として用いると、レーザ
中央領域１３１ｃを用いるＴＦＴとは特性が異なってし
まう。エッジ走査領域１３３の幅ＷＥは１ｍｍ程度であ
る。

【００１５】エッジ走査領域１３３が存在するため、レ
ーザを照射する際に、図６に示すように、第１のレーザ
走査領域１２５と第２のレーザ走査領域１２５’とを重
ねるように走査する。このとき、重なる幅は、エッジ走
査領域１３３、１３３’の幅ＷＥ及びレーザ走査位置の
誤差を考慮して、４〜５ｍｍ程度に設定される。そし
て、このレーザ走査領域１２５，１２５’が重ねて走査
される領域１２７は、他の領域と比較して、ｐ−Ｓｉの
結晶粒径が小さい等、結晶性が不安定な領域となる。従
って、この領域にＴＦＴ基板１が配置されると、ＴＦＴ
基板１の特性にばらつきが生じ、ひいてはＬＣＤの表示
品質の低下につながるため、結晶性が不安定な領域１２
７（以下、「結晶性不安定領域」と称する。）にはＴＦ
Ｔ基板１を配置しない。

【００１６】ＴＦＴ形成後、ＴＦＴ基板１内部の表示領
域２の周囲にシール材を塗布し、ＴＦＴ基板が形成され
たマザーガラス１０１と、対向電極やカラーフィルタが
形成された対向基板を貼り合わせる。次にこの貼り合わ
されたマザーガラスにスクライブラインを形成して個々
のＬＣＤパネルに分割する。

【００１７】図９（ａ）は分割された直後のＬＣＤパネ
ル１０である。ＬＣＤパネル１０は、ＴＦＴ基板１に対
向基板１１が貼り合わされて形成されている。ＴＦＴ基
板１の接続端子領域５は、ＦＰＣを接続するために、対
向基板１１を切除し、外部接続端子４を露出する必要が
ある。そこで、対向基板１１にスクライブライン１２を
形成し、ここから対向基板１１を割ることによって接続
端子領域５に対向する領域１３（以下、「切除領域」と
称する。）を除去し、図９（ｂ）に示すように接続端子
領域５を露出させる。ここで、切除領域１３の幅を２ｍ
ｍ以下にすると、切除領域１３を除去する際に切除領域
１３が割れて、完全に除去することができなくなるた
め、切除領域１３の幅ＷＣは、少なくとも２ｍｍ必要で
ある。必然的に接続端子領域５の幅Ｗａは２ｍｍ程度必
要となる。

【００１８】

【発明が解決しようとする課題】マザーガラス１０１上
において、上記のようなＴＦＴ基板１の配置では、マザ
ーガラス１０１上の結晶性不安定領域１２７は全て廃棄
され、ＴＦＴ基板に使用されることはなかった。このた
め、マザーガラス１０１を十分に使い切れず、１枚のマ
ザーガラスに配置することができるＴＦＴ基板の数が制
限され、製造コストが高いという問題があった。

【００１９】また、接続端子領域の幅Ｗａを、２ｍｍよ
り小さくすることができず、マザーガラス上に配置する
ことができるＴＦＴ基板の数が制限されるのみならず、
ＬＣＤパネルが大きいという欠点があった。

【００２０】そこで、本発明は、接続端子領域を縮小し
てＬＣＤパネルの大きさを縮小するとともに、マザーガ
ラスにおいてＴＦＴ基板に使用できる面積を拡大するこ
とによって、マザーガラスを有効に利用し、マザーガラ
ス上に配置することができるＴＦＴ基板の数を増加させ
ることを目的とする。

【００２１】

【課題を解決するための手段】本発明は、上記課題を解
決するためになされたものであり、第１膜の特性を変質
させて形成される第２膜を用いた複数の回路素子を用い
る素子領域と、回路素子を用いない素子不要領域とを有
する素子基板の製造方法であって、絶縁性基板上に第１
膜を形成する工程と、第１膜にレーザを照射して変質さ
せ、第２膜を形成する工程と、第２膜を用いて回路素子
を形成する工程とを有し、レーザの中央部分が照射され
た領域に素子領域を配置し、レーザのエッジが照射され
た領域に、素子不要領域の少なくとも一部を配置する素
子基板の製造方法である。

【００２２】また、絶縁性基板上に第１膜を形成する工
程と、第１膜にレーザを少なくとも２列に分けて走査さ
せて照射し、第１膜の特性を変質させて第２膜を形成す
る工程と、第２膜を用いた複数の回路素子を有する素子
基板を複数同時に形成する工程と、絶縁性基板を分割し
て個々の素子基板とする工程とを有する素子基板の製造
方法であって、素子基板は、第２膜を用いた回路素子が
用いられる素子領域と、回路素子を用いない素子不要領
域とを有し、素子基板は、絶縁性基板上で、素子不要領
域を相対向させて配置される素子基板の製造方法であ
る。

【００２３】また、絶縁性基板上に非晶質シリコン膜を
形成する工程と、非晶質シリコン膜にレーザを照射して
結晶化させ、多結晶シリコン膜を形成する工程と、多結
晶シリコン膜を用いて素子領域に回路素子を形成する工
程とを有し、レーザの中央部分が照射された領域に素子
領域を配置し、レーザのエッジが照射された領域に、回
路素子を用いない素子不要領域の少なくとも一部を配置
する素子基板の製造方法である。

【００２４】さらに、素子不要領域は、素子基板に外部
装置を接続するための外部接続端子が集中的に配置され
た接続端子領域である。

【００２５】さらに、素子不要領域は、素子基板上に形
成され、回路素子に接続される配線が集中的に配置され
た配線領域である。

【００２６】また、絶縁性基板上に複数の回路素子を有
する素子基板を複数同時に形成し、複数の素子基板を覆
う対向基板を貼り合わせ、絶縁性基板を分割して個々の
アクティブマトリクス型表示装置を形成するアクティブ
マトリクス型表示装置の製造方法であって、素子基板
は、外部接続端子が集中的に配置される接続端子領域を
有し、絶縁性基板上で、接続端子領域を相対向させて配
置され、相対向する複数の接続端子領域に対向する対向
基板の領域を、一体的に切除して接続端子領域を露出
し、接続端子領域を相対向させた複数の素子基板を分割
して個々のアクティブマトリクス型表示装置とするアク
ティブマトリクス型表示装置の製造方法である。

【００２７】また、絶縁性基板上に複数の回路素子を有
する素子基板を複数同時に形成し、複数の素子基板を覆
う対向基板を貼り合わせ、絶縁性基板を分割して個々の
アクティブマトリクス型表示装置を形成するアクティブ
マトリクス型表示装置の製造方法であって、素子基板
は、外部接続端子が集中的に配置される接続端子領域を
有し、素子基板は、絶縁性基板上で、接続端子領域を相
対向させて配置され、接続端子領域が相対向する複数の
素子基板を連結した状態で絶縁性基板を分割する第１次
分割を行い、接続端子領域に対向する対向基板の領域を
一体的に切除して接続端子領域を露出し、接続端子領域
を相対向させた複数の素子基板をさらに分割する第２次
分割を行って個々のアクティブマトリクス型表示装置と
するアクティブマトリクス型表示装置の製造方法であ
る。

【００２８】さらに、接続端子領域が相対向する複数の
素子基板を２つ連結させた状態で絶縁性基板を分割する
アクティブマトリクス型表示装置の製造方法である。

【００２９】

【発明の実施の形態】以下に、本発明の第１の実施形態
にかかるＴＦＴ基板の製造方法について説明する。図１
は、マザーガラス１０１上に配置された複数のＴＦＴ基
板１を示している。マザーガラス１０１は短手長ｘｍｍ
×長手長ｙｍｍの長方形から１つの角を切除した形状を
している。マザーガラス１０１において、膜を形成する
ことができる領域１２３は、使用する機器の性能によ
り、マザーガラス１０１の各辺からそれぞれ５ｍｍ内側
の領域である。この領域を「膜形成可能領域」と呼ぶ。
そのうち、膜の厚さや特性の均一性を保証するため、Ｔ
ＦＴ基板１を形成することができる領域１２４は、膜形
成可能領域１２３の境界からさらに５ｍｍ内側の領域で
ある。この領域を「ＴＦＴ形成可能領域」と呼ぶ。

【００３０】まず、従来と同様、マザーガラス１０１の
全面に、減圧ＣＶＤ法を用いてａ−Ｓｉ膜を形成し、レ
ーザ１３１を走査しながら照射してａ−Ｓｉ膜を溶融結
晶化し、ｐ−Ｓｉ膜を形成する。レーザ１３１の照射領
域は、マザーガラス１０１の短手方向に長い線状であ
り、レーザの長さＬＬは最長でも１５０ｍｍである。例
えば、マザーガラス短手方向の長さＷＳをレーザの長さ
ＬＬの２倍である３００ｍｍとすると、レーザ１３１
は、従来と同様、レーザ走査領域１２５，１２５’とし
て示したように、マザーガラス１０１のＴＦＴ形成可能
領域１２４に対して２回に分けて走査される。また、レ
ーザのエッジが走査されるエッジ走査領域１３３、１３
３’はｐ−Ｓｉの結晶性が悪いので、互いに４〜５ｍｍ
重なるようにして走査され、結晶性不安定領域１２７と
なる。レーザ１３１を照射した後、結晶化したｐ−Ｓｉ
膜を用いて従来と同様にしてＴＦＴを形成して表示領域
２や周辺駆動回路３を形成し、さらに外部接続端子４や
配線６を形成する。以上は従来技術と同様である。

【００３１】本実施形態の特徴的な点は、ＴＦＴ基板１
の配置にある。以下、説明の便宜上、ＴＦＴ基板１ａ、
１ｂを分けて説明するが、それぞれの構成は全く同様で
ある。１行目に配置されるＴＦＴ基板１ａは、従来と同
じ向きで配置されている。そして、２行目に配置される
ＴＦＴ基板１ｂは、ＴＦＴ基板１ａに対して上下逆に配
置され、ＴＦＴ基板１ａとＴＦＴ基板１ｂとは、接続端
子領域５を対向させて向かい合って配置されている。他
のＴＦＴ基板１も同様に配置されているが、図面簡略化
のため、詳細は省略して描いてある。ＴＦＴ基板１は、
従来と同様、結晶性不安定領域１２７には配置されな
い。

【００３２】そして、従来と同様、表示領域の周囲にシ
ールを塗布し、対向基板を張り付ける。次に、マザーガ
ラス１０１からＴＦＴ基板１を分割するが、本実施形態
では、従来と異なり、初めから個々のＴＦＴ基板１を分
割するのではなく、接続端子領域を対向させた２枚のＴ
ＦＴ基板１ａ、１ｂを分割せずに、２枚以上の偶数枚を
一組としてマザーガラス１０１から分割する。

【００３３】図２（ａ）にマザーガラス１０１から分離
された直後のＬＣＤパネル１０を示す。２枚のＬＣＤパ
ネル１０ａ、１０ｂは、中央部に接続端子領域５が相対
向するように連結されており、それぞれＴＦＴ基板１
ａ、１ｂの上に対向基板１１が重なって貼り合わされて
いる。そして、対向基板１１上の２個所にスクライブラ
イン１２をつけ、スクライブライン１２に挟まれた領域
を切除領域１３として切除して、接続端子領域５を露出
する。切除領域１３を切除した状態を図２（ｂ）に示
す。その後、図２（ｃ）に示すように、相対向して連結
する接続端子領域５の中線にスクライブライン１４をつ
け、２枚のＬＣＤパネル１０を分割し、個々のＬＣＤパ
ネル１０ａ、１０ｂを形成する。

【００３４】本実施形態における切除領域１３の幅ＷＣ
は、ＴＦＴ基板１ａとＴＦＴ基板１ｂの接続端子領域５
の幅Ｗａを合計した幅である。従って、切除可能な最小
幅が従来と同様２ｍｍであれば、切除領域１３の幅ＷＣ
を２ｍｍとし、個々のＬＣＤパネルにおける接続端子領
域５の幅Ｗａは従来に比較して１／２である１ｍｍとす
ることができる。

【００３５】従来、接続端子領域５は、複数の外部接続
端子４を配置し、ここにＦＰＣを接続するという機能的
要請からは、２ｍｍ以下で充分であったが、切除領域１
４４の除去が困難であるという理由から２ｍｍ以下にで
きなかったものである。しかし、本実施形態によれば、
マザーガラス上で２枚のＴＦＴ基板の接続端子領域が相
対向して１つに連結し、２枚以上を一体的に分割し、切
除領域１３を２枚以上まとめて切除することによって、
切除領域１３の幅ＷＣを２ｍｍに保ちつつ、個々の接続
端子領域５の幅Ｗａを縮小し、ＬＣＤパネルを小型化す
ることができる。また、個々のＴＦＴ基板１が縮小され
ることで、１枚のマザーガラスに、従来の配置よりも多
くのＴＦＴ基板を配置することができる場合もある。

【００３６】図１において、ＴＦＴ基板１を行毎に上下
逆に配置した例で説明したが、この限りではない。要
は、ＴＦＴ基板１同士の接続端子領域５が対向して配置
されていれば良く、例えば１行目のＴＦＴ基板を右向き
に９０°回転させて配置し、２列目のＴＦＴ基板１を左
向きに９０°回転させて配置して接続端子領域５を対向
させても良い。

【００３７】図２は、２枚のＴＦＴ基板１ａ、１ｂを連
結したまま分割するように例示して説明したが、この限
りではない。即ち、接続端子領域５が対向する２列に配
置された偶数枚、例えば４枚、６枚のＴＦＴ基板１を連
結したまま分割し、これらの接続端子領域５を一体とし
て切除しても全く同様に実施することができる。さら
に、マザーガラスから全く分割しない状態から、２列毎
に切除領域１３を切除し、その後個々のＬＣＤパネルに
分割しても良い。できるだけ多くの切除領域１３を一体
的に切除する方が、切除工程を少なくすることができる
ので、効率がよい。ただし、多くのＴＦＴ基板１を一体
とすれば、それだけ切除領域１３の長さが長くなる。切
除領域１３の長さＬＣが長くなりすぎると、切除領域１
３の幅が２ｍｍあっても、切除の際に途中でおれるなど
して、完全に除去することが困難となる。従って、図２
に示したように、ＴＦＴ基板１を、２枚、多くても６枚
程度を一体として分割した後に切除領域１３を切除する
ことが好ましい。もちろん、ＴＦＴ基板１のサイズによ
って、この枚数は変動する。

【００３８】次に、図３を用いて、第２の実施形態につ
いて説明する。図３は、マザーガラス１０１上のＴＦＴ
基板１の配置を示している。第１の実施形態と同様のマ
ザーガラス１０１におけるＴＦＴ形成可能領域１２４内
に、ＴＦＴ基板１を、接続端子領域５がマザーガラス１
０１の長手方向に相対向して並ぶように配置する点は第
１の実施形態と同様である。本実施形態の特徴的な点は
レーザ１３１の照射位置とＴＦＴ基板１の配置にある。
即ち、レーザのエッジが走査される結晶性不安定領域１
２７に、相対向する接続端子領域５を一致させるように
配置する点にある。前述したように、接続端子領域５
は、アルミニウム（Ａｌ）等のメタルを用いた外部接続
端子４が集中的に配置されるので、ｐ−Ｓｉが不要な領
域であり、接続端子領域５のｐ−Ｓｉは結晶性が悪くて
もＴＦＴ基板１の品質には影響を及ぼさない。従って、
接続端子領域のようなｐ−Ｓｉ膜が不要な領域であれ
ば、結晶性不安定領域１２７に配置することができるの
である。これによって、従来廃棄していた結晶性不安定
領域１２７を有効に活用し、より多くのＴＦＴ基板１を
配置することができるようになる。

【００３９】個々のＬＣＤパネルに分割するに際して
は、第１の実施形態のように、偶数枚を同時に分割して
も良いし、従来と同様、個々のＬＣＤパネルに分割して
もよい。上述したように、結晶性不安定領域７は、４〜
５ｍｍに設定されるので、接続端子領域５は２ｍｍ程度
となるから、どちらの分割方法を用いても、接続端子領
域５を縮小することはできない。もちろん、レーザ照射
の位置あわせ精度が向上し、結晶性不安定領域１２７を
２〜３ｍｍにすることができれば、第１の実施形態で説
明した分割方法を用いることは効果的である。

【００４０】また、上記実施形態では、接続端子領域５
を結晶性不安定領域１２７に配置するように例示して説
明したが、この限りではない。要するに、ｐ−Ｓｉを必
要としない領域を結晶性不安定領域１２７に配置すれば
よい。アクティブマトリクス表示装置のＴＦＴ基板１の
場合、ｐ−Ｓｉを必要としない領域としては、外部接続
端子４から周辺駆動回路３を接続する配線６が集中的に
配置される配線領域７が考えられる。即ち、図４に示す
ように、配線領域７を相対向するように配置し、相対向
する配線領域７を結晶性不安定領域１２７に一致させる
ように配置してもよい。配線領域７も金属よりなる配線
を専ら使用する領域であるので、ｐ−Ｓｉが不要な領域
であり、この領域のｐ−Ｓｉの結晶性が悪くてもＴＦＴ
基板１の品質に影響を及ぼさない。

【００４１】本実施形態において特徴的な点は、ＥＬＡ
法を用いてａ−Ｓｉを溶融再結晶化してｐ−Ｓｉを形成
する際に、マザーガラス１０１上に、ＴＦＴ基板１中で
ｐ−Ｓｉが不要な領域を相対向させ、この領域が、結晶
性不安定領域１２７に重なるように配置することであ
る。これによって、マザーガラス上の結晶性不安定領域
をより有効に利用することができるため、マザーガラス
により多くのＴＦＴ基板を配置することができる。

【００４２】以上の実施形態は、全てアクティブマトリ
クス型ＬＣＤを例示して説明したが、この限りではな
く、有機又は無機のＥＬ表示装置、蛍光表示装置等、あ
らゆるアクティブマトリクス型表示装置に対しても同様
に実施することができる。また、ＴＦＴを配置した光セ
ンサ、感圧センサ等に対しても同様に実施することがで
きる。

【００４３】また、以上の実施形態において、絶縁基板
として無アルカリガラスを例示して説明したが、その他
のガラス、プラスチック、樹脂、石英など、あらゆる基
板で同様に実施できる。

【００４４】また、以上の実施形態において、第１膜と
してａ−Ｓｉ膜、第２膜としてｐ−Ｓｉ膜を例示して説
明したが、例えば不純物が注入されただけの第１膜にレ
ーザを照射して不純物が活性化した第２膜とするなど、
ＥＬＡ以外の工程においても同様に実施することができ
る。

【００４５】

【発明の効果】以上に詳述したとおり、本発明は、レー
ザの中央部分が照射された領域に素子領域を配置し、レ
ーザのエッジが照射された領域に、素子不要領域の少な
くとも一部を配置するので、素子不要領域の分だけ絶縁
性基板を有効に活用することができ、一枚の絶縁性基板
上に配置できる素子基板の数を増加させることによっ
て、素子基板の製造コストを削減することができる。

【００４６】特に、非晶質シリコン膜にレーザを照射し
て結晶化させて多結晶シリコン膜とし、これを用いて素
子領域に回路素子を形成する場合、レーザのエッジが照
射された領域に回路素子を配置すると、多結晶シリコン
の結晶性が不安定であることに起因して回路素子の特性
ばらつきが大きくなるが、ここに回路素子を用いない素
子不要領域を配置するので、回路素子の特性ばらつきを
生じさせることなく、しかもレーザのエッジが照射され
た領域を有効に活用することができる。

【００４７】特に、素子基板を絶縁性基板上で、素子不
要領域を相対向させて配置すれば、レーザのエッジが照
射される領域を素子不要領域で挟んで利用することがで
き、さらに絶縁性基板を有効に活用することができる。

【００４８】特に、上記素子不要領域が、素子基板に外
部装置を接続するための外部接続端子が集中的に配置さ
れた接続端子領域であれば、接続端子領域は通常１ｍｍ
以上の幅を有するため、レーザのエッジが照射された領
域を充分に利用することができる。

【００４９】また、接続端子領域を相対向させて配置
し、これを連結したまま接続端子領域に対向する対向基
板の領域を、一体的に切除し、その後個々の表示装置に
分割することによって、接続端子領域の幅を切除可能な
最小限度、例えば２ｍｍの１／２とすることができ、表
示装置の小型化が達成できる。また、表示装置が小型化
することによって、絶縁基板上に配置できる素子基板の
枚数を増加させることができ、素子基板の製造コストを
削減することができる。

【００５０】特に、接続端子領域が相対向する複数の素
子基板を２つ連結させた状態で、絶縁性基板を分割する
ことによって、対向基板の切除領域がおれることが少な
く、より確実に切除領域を切除することができる。

【図面の簡単な説明】

【図１】第１の実施形態にかかるマザーガラス上におけ
るＴＦＴ基板の配置を示す。

【図２】第１の実施形態にかかるＬＣＤパネルの製造工
程を示す。

【図３】第２の実施形態にかかるマザーガラス上におけ
るＴＦＴ基板の配置を示す。

【図４】第２の実施形態にかかるマザーガラス上におけ
るＴＦＴ基板の別の配置を示す。

【図５】ＴＦＴ基板の構成を示す。

【図６】従来の技術にかかるマザーガラス上におけるＴ
ＦＴ基板の配置を示す。

【図７】ＴＦＴ基板の製造工程を示す。

【図８】レーザの照射領域の拡大図を示す。

【図９】従来の技術にかかるＬＣＤパネルの製造工程を
示す。

【符号の説明】

１ＴＦＴ基板２表示領域３周辺駆動回路４外部接続端子５接続端子領域６配線７配線領域１０ＬＣＤパネル１１対向基板１２、１４スクライブライン１３切除領域１０１マザーガラス１３１レーザ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｆ 9/00 ３３８Ｇ０９Ｆ 9/00 ３３８３４２３４２Ｚ３４８３４８Ｃ 9/35 9/35 Ｆターム(参考） 2H088 FA04 FA05 FA07 FA26 FA28 HA01 HA08 MA20 2H092 GA32 GA40 GA60 JA24 KA04 KA05 MA30 NA25 NA27 PA06 5C094 AA15 AA43 AA44 BA03 BA43 EA04 EA07 5G435 AA17 AA18 BB12 CC09 KK05 KK09 KK10

Claims

【特許請求の範囲】

【請求項１】第１膜の特性を変質させて形成される第
２膜を用いた複数の回路素子を用いる素子領域と、前記
回路素子を用いない素子不要領域とを有する素子基板の
製造方法であって、絶縁性基板上に第１膜を形成する工
程と、前記第１膜にレーザを照射して変質させ、第２膜
を形成する工程と、前記第２膜を用いて前記回路素子を
形成する工程とを有し、前記レーザの中央部分が照射さ
れた領域に素子領域を配置し、前記レーザのエッジが照
射された領域に、前記素子不要領域の少なくとも一部を
配置することを特徴とする素子基板の製造方法。
【請求項２】絶縁性基板上に第１膜を形成する工程
と、前記第１膜にレーザを少なくとも２列に分けて走査
させて照射し、前記第１膜の特性を変質させて第２膜を
形成する工程と、前記第２膜を用いた複数の回路素子を
有する素子基板を複数同時に形成する工程と、前記絶縁
性基板を分割して個々の素子基板とする工程とを有する
素子基板の製造方法であって、前記素子基板は、前記第
２膜を用いた回路素子が用いられる素子領域と、前記回
路素子を用いない素子不要領域とを有し、前記素子基板
は、前記絶縁性基板上で、前記素子不要領域を相対向さ
せて配置されることを特徴とする素子基板の製造方法。
【請求項３】絶縁性基板上に非晶質シリコン膜を形
成する工程と、前記非晶質シリコン膜にレーザを照射し
て結晶化させ、多結晶シリコン膜を形成する工程と、前
記多結晶シリコン膜を用いて素子領域に回路素子を形成
する工程とを有し、前記レーザの中央部分が照射された
領域に前記素子領域を配置し、前記レーザのエッジが照
射された領域に、前記回路素子を用いない素子不要領域
の少なくとも一部を配置することを特徴とする素子基板
の製造方法。
【請求項４】前記素子不要領域は、前記素子基板に外
部装置を接続するための外部接続端子が集中的に配置さ
れた接続端子領域であることを特徴とする請求項１乃至
請求項３いずれかに記載の素子基板の製造方法。
【請求項５】前記素子不要領域は、前記素子基板上に
形成され、前記回路素子に接続される配線が集中的に配
置された配線領域であることを特徴とする請求項１乃至
請求項３いずれかに記載の素子基板の製造方法。
【請求項６】絶縁性基板上に複数の回路素子を有する
素子基板を複数同時に形成し、前記複数の素子基板を覆
う対向基板を貼り合わせ、前記絶縁性基板を分割して個
々のアクティブマトリクス型表示装置を形成するアクテ
ィブマトリクス型表示装置の製造方法であって、前記素
子基板は、外部接続端子が集中的に配置される接続端子
領域を有し、前記素子基板は、前記絶縁性基板上で、前
記接続端子領域を相対向させて配置され、前記相対向す
る複数の前記接続端子領域に対向する前記対向基板の領
域を、一体的に切除して前記接続端子領域を露出し、前
記接続端子領域を相対向させた複数の前記素子基板を分
割して個々のアクティブマトリクス型表示装置とするこ
とを特徴とするアクティブマトリクス型表示装置の製造
方法。
【請求項７】絶縁性基板上に複数の回路素子を有する
素子基板を複数同時に形成し、前記複数の素子基板を覆
う対向基板を貼り合わせ、前記絶縁性基板を分割して個
々のアクティブマトリクス型表示装置を形成するアクテ
ィブマトリクス型表示装置の製造方法であって、前記素
子基板は、外部接続端子が集中的に配置される接続端子
領域を有し、前記素子基板は、前記絶縁性基板上で、前
記接続端子領域を相対向させて配置され、前記接続端子
領域が相対向する複数の素子基板を連結した状態で前記
絶縁性基板を分割する第１次分割を行い、前記接続端子
領域に対向する前記対向基板の領域を、一体的に切除し
て前記接続端子領域を露出し、前記接続端子領域を相対
向させた複数の前記素子基板をさらに分割する第２次分
割を行って個々のアクティブマトリクス型表示装置とす
ることを特徴とするアクティブマトリクス型表示装置の
製造方法。
【請求項８】前記接続端子領域が相対向する複数の素
子基板を２つ連結させた状態で前記絶縁性基板を分割す
ることを特徴とする請求項７に記載のアクティブマトリ
クス型表示装置の製造方法。