KR101277221B1

KR101277221B1 - 액정표시장치 및 제조방법

Info

Publication number: KR101277221B1
Application number: KR1020060133129A
Authority: KR
Inventors: 박용인
Original assignee: 엘지디스플레이 주식회사
Priority date: 2006-12-22
Filing date: 2006-12-22
Publication date: 2013-06-24
Also published as: KR20080058913A

Abstract

본 발명의 액정표시장치 및 그 제조방법은 블랙매트릭스를 어레이 기판의 하부층에 형성함으로써 상기 어레이 기판과 컬러필터 기판 사이의 얼라인 마진(align margin)을 줄여 개구율을 향상시키며, 상기 블랙매트릭스의 일부를 데이터라인으로 사용하여 상기 데이터라인의 저항을 감소시킴으로써 액정표시장치의 화질을 향상시키기 위한 것으로, 제 1 기판의 하나의 화소에 대해 제 1 블랙매트릭스와 제 2 블랙매트릭스로 구분되는 블랙매트릭스를 형성하는 단계; 상기 제 1 기판 위에 버퍼층을 형성하는 단계; 상기 제 1 기판에 액티브패턴, 게이트전극, 게이트라인, 소오스/드레인전극, 데이터라인 및 화소전극으로 구성되는 박막 트랜지스터를 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하며, 상기 데이터라인은 상기 제 2 블랙매트릭스 상부에 위치하며 콘택홀을 통해 상기 제 2 블랙매트릭스와 전기적으로 접속하는 것을 특징으로 한다.

블랙매트릭스, 어레이 기판, 얼라인 마진, 데이터라인

Description

액정표시장치 및 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}

도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.

도 2는 일반적인 액정표시장치의 단면 일부를 개략적으로 나타내는 도면.

도 3은 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.

도 4a 내지 도 4j는 도 3에 도시된 어레이 기판의 IIIa-IIIa'선과 IIIb-IIIb'선에 따른 제조공정을 순차적으로 나타내는 단면도.

도 5a 내지 도 5f는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.

도 6은 도 3에 도시된 액정표시장치의 단면구조를 개략적으로 나타내는 도면.

** 도면의 주요부분에 대한 부호의 설명 **

108 : 공통라인 110 : 어레이 기판

116 : 게이트라인 117 : 데이터라인

118 : 화소전극 124' : 액티브패턴

124" : 스토리지패턴 107,107a,107b : 블랙매트릭스

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 개구율을 확보하여 휘도를 향상시키는 동시에 데이터라인의 라인저항을 감소시켜 화질을 향상시킨 액정표시장치 및 그 제조방법에 관한 것이다.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.

상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.

상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 박막 트랜지스터(Thin Film Transistor; TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.

상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어 레이 기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크수를 줄이는 방법이 요구되어지고 있다.

이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.

도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.

도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.

상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.

또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.

이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표 시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.

전술한 바와 같이 박막 트랜지스터를 포함하는 어레이 기판의 제조에는 다수의 포토리소그래피공정을 필요로 하며, 상기 포토리소그래피공정은 마스크에 그려진 패턴을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상공정 등 다수의 공정으로 이루어지며, 다수의 포토리소그래피공정은 생산 수율을 떨어뜨리는 단점이 있다.

특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하게 된다.

여기서, 상기와 같이 다수의 포토리소그래피공정을 통해 제작된 어레이 기판은 도 2에 도시된 바와 같이, 화상표시 영역의 외곽에 형성된 실런트(미도시)에 의해 컬러필터 기판(5)과 대향하도록 합착되어 액정표시장치를 구성하며, 상기 어레이 기판(10)과 컬러필터 기판(5)의 합착은 상기 어레이 기판(10)과 컬러필터 기판(5)에 형성된 합착키(미도시)를 통해 이루어진다.

참고로, 도면부호 11 및 15~15c는 절연물질로 이루어진 절연막을 나타낸다.

이때, 일반적인 액정표시장치는 컬러필터 기판(5)에 블랙매트릭스(7)를 형성하여 화소의 개구영역(la)을 정의하기 때문에 상기 어레이 기판(10)과 컬러필터 기판(5)의 합착시 발생하는 미스얼라인(misalign)을 고려하여 상기 블랙매트릭스(7)의 어라인 마진(m)을 고려하여 컬러필터 기판(5)을 설계하게 된다. 그 결과 개구영 역(la)이 줄어들게 되어 개구율이 감소하게 된다.

본 발명은 상기한 문제를 해결하기 위한 것으로, 얼라인 마진을 요구하는 블랙매트릭스를 어레이 기판에 형성함으로써 개구율을 향상시킨 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.

본 발명의 또 다른 목적은 데이터라인의 라인저항을 감소시킨 액정표시장치 및 그 제조방법을 제공하는데 있다.

본 발명의 또 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.

상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치는 제 1 기판에 형성되며, 하나의 화소에 대해 제 1 블랙매트릭스와 제 2 블랙매트릭스로 구분되는 블랙매트릭스; 상기 제 1 기판 위에 형성된 버퍼층; 상기 제 1 기판 위에 형성되며, 소오스영역과 드레인영역 및 채널영역으로 구분되는 액티브패턴; 상기 제 1 기판 위에 형성된 제 1 절연막; 상기 액티브패턴의 상부에 형성된 게이트전극; 상기 제 1 기판 위에 형성되며, 상기 소오스영역과 드레인영역의 일부를 노출시키는 제 1 콘택홀과 제 2 콘택홀 및 상기 제 2 블랙매트릭스의 일부를 노출시키는 적어도 하나의 제 3 콘택홀이 형성된 제 2 절연막; 상기 제 1 콘택홀과 제 2 콘택홀을 통해 각각 상기 소오스영역과 드레인영역에 전기적으로 접속하는 소오스전극과 드레인전극; 상기 드레인전극과 전기적으로 접속하는 화소전극; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함한다.

또한 본 발명의 다른 액정표시장치는 제 1 기판에 형성되며, 하나의 화소에 대해 제 1 블랙매트릭스와 제 2 블랙매트릭스로 구분되는 블랙매트릭스; 상기 제 1 기판 위에 형성된 버퍼층; 상기 제 1 기판에 형성되며, 액티브패턴, 게이트전극, 게이트라인, 소오스/드레인전극, 데이터라인 및 화소전극으로 구성되는 박막 트랜지스터; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하며, 상기 데이터라인은 상기 제 2 블랙매트릭스 상부에 위치하며 콘택홀을 통해 상기 제 2 블랙매트릭스와 전기적으로 접속하는 것을 특징으로 한다.

또한, 본 발명의 액정표시장치의 제조방법은 제 1 기판의 하나의 화소에 대해 제 1 블랙매트릭스와 제 2 블랙매트릭스로 구분되는 블랙매트릭스를 형성하는 단계; 상기 제 1 기판 위에 버퍼층을 형성하는 단계; 상기 제 1 기판 위에 액티브패턴을 형성하는 단계; 상기 제 1 기판 위에 제 1 절연막을 형성하는 단계; 상기 액티브패턴의 상부에 게이트전극을 형성하는 단계; 상기 액티브패턴의 일부에 n+ 이온을 주입하여 소오스영역과 드레인영역을 형성하는 단계; 상기 제 1 기판 위에 제 2 절연막을 형성하는 단계; 상기 제 1 절연막과 제 2 절연막의 일부영역을 제거하여 상기 소오스영역과 드레인영역의 일부를 노출시키는 제 1 콘택홀과 제 2 콘택홀을 형성하며, 상기 버퍼층과 제 1 절연막 및 제 2 절연막의 일부영역을 제거하여 상기 제 2 블랙매트릭스의 일부를 노출시키는 적어도 하나의 제 3 콘택홀을 형성하는 단계; 상기 제 1 콘택홀과 제 2 콘택홀을 통해 각각 상기 소오스영역과 드레인영역에 전기적으로 접속하는 소오스전극과 드레인전극을 형성하는 단계; 상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.

또한, 본 발명의 액정표시장치의 다른 제조방법은 제 1 기판의 하나의 화소에 대해 제 1 블랙매트릭스와 제 2 블랙매트릭스로 구분되는 블랙매트릭스를 형성하는 단계; 상기 제 1 기판 위에 버퍼층을 형성하는 단계; 상기 제 1 기판에 액티브패턴, 게이트전극, 게이트라인, 소오스/드레인전극, 데이터라인 및 화소전극으로 구성되는 박막 트랜지스터를 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하며, 상기 데이터라인은 상기 제 2 블랙매트릭스 상부에 위치하며 콘택홀을 통해 상기 제 2 블랙매트릭스와 전기적으로 접속하는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.

도 3은 본 발명의 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 특히 화소부의 박막 트랜지스터를 포함하는 하나의 화소를 나타내고 있다.

실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 MxN개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.

도면에 도시된 바와 같이, 본 발명의 실시예의 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 이때, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정(미도시)을 구동시키는 화소전극(118)이 형성되어 있다.

상기 박막 트랜지스터는 게이트라인(116)에 연결된 게이트전극(121), 데이터라인(117)에 연결된 소오스전극(122) 및 화소전극(118)에 연결된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(124')을 포함한다.

이때, 다결정 실리콘 박막으로 이루어진 상기 액티브패턴(124')은 그 일부가 화소영역으로 연장되어 스토리지패턴(124")을 구성하며, 상기 스토리지패턴(124")은 상기 액티브패턴(124')의 소정영역에 n+ 이온을 주입하여 스토리지전극으로 사용되게 된다. 또한, 상기 화소영역 내에는 상기 게이트라인(116)과 실질적으로 동일한 방향으로 공통라인(108)이 형성되어 있으며, 상기 공통라인(108)은 제 1 절연막(미도시)을 사이에 두고 그 하부의 스토리지패턴(124")과 중첩하여 제 1 스토리지 커패시터(storage capacitor)를 구성한다.

상기 소오스전극(122) 및 드레인전극(123)은 상기 제 1 절연막과 제 2 절연막(미도시)에 형성된 제 1 콘택홀(140a) 및 제 2 콘택홀(140b)을 통해 상기 액티브패턴(124')의 소오스영역 및 드레인영역과 전기적으로 접속하게 된다. 또한, 상기 소오스전극(122)의 일부는 일방향으로 연장되어 상기 데이터라인(117)의 일부를 구 성하며, 상기 드레인전극(123)의 일부는 화소영역 쪽으로 연장되어 제 3 절연막(미도시)에 형성된 제 4 콘택홀(140d)을 통해 상기 화소전극(118)과 전기적으로 접속하게 된다.

이때, 상기 화소영역으로 연장된 드레인전극(123)의 일부는 상기 제 2 절연막을 사이에 두고 그 하부의 공통라인(108)과 중첩하여 제 2 스토리지 커패시터를 구성하게 된다.

여기서, 상기 실시예의 액정표시장치는 컬러필터 기판이 아닌 상기 어레이 기판(110)에 블랙매트릭스(107)를 형성함으로써 얼라인 마진을 줄일 수 있어 화소의 개구영역(A)이 증가하는 이점이 있다. 즉, 블랙매트릭스를 컬러필터 기판에 형성하는 경우에는 상기 컬러필터 기판과 어레이 기판을 합착할 때 상기 어레이 기판과의 얼라인을 위한 얼라인 마진을 고려하여야하기 때문에 상기 블랙매트릭스에 마진을 가지도록 설계하게 되는데, 이에 따라 화소의 개구영역이 줄어들게 된다. 이때, 상기 본 발명의 실시예와 같이 어레이 기판(110)에 블랙매트릭스(107)를 형성하게 되면 전술한 얼라인 마진을 고려할 필요가 없기 때문에 블랙매트릭스(107)에 마진을 주지 않아 실질적으로 화소의 개구영역(A)이 증가하게 된다.

이때, 본 실시예의 블랙매트릭스(107)는 두 개로 분리된 제 1 블랙매트릭스(107a)와 제 2 블랙매트릭스(107b)로 이루어지며, 상기 제 2 블랙매트릭스(107b)는 상기 제 1 블랙매트릭스(107a)와 분리되어 있어 상기 제 1 블랙매트릭스(107a)와 전기적으로 절연된 상태가 된다.

특히, 상기 데이터라인(117) 하부에 위치하는 상기 제 2 블랙매트릭스(107b) 는 하나의 화소영역에 대한 데이터라인(117)의 양 끝단에서 상기 제 1 블랙매트릭스(107a)와 분리되어 있는 것을 특징으로 한다.

이와 같이 상기 제 1 블랙매트릭스(107a)와 분리된 상기 제 2 블랙매트릭스(107b)는 상기 데이터라인(117)의 양 끝단에 형성된 제 3 콘택홀(140c)을 통해 그 상부의 데이터라인(117)과 전기적으로 접속하게 되어, 상기 제 2 블랙매트릭스(107b)를 데이터라인(117)으로도 활용함으로써 상기 데이터라인(117)의 라인저항을 줄일 수 있게 된다.

이하, 이와 같이 구성된 상기 어레이 기판의 제조공정을 도면을 참조하여 상세히 설명한다.

도 4a 내지 도 4j는 도 3에 도시된 어레이 기판의 IIIa-IIIa'선과 IIIb-IIIb'선에 따른 제조공정을 순차적으로 나타내는 단면도이며, 도 5a 내지 도 5f는 도 3에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.

이때, 본 실시예는 다결정 실리콘 박막을 이용하여 액티브패턴을 형성한 다결정 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 비정질 실리콘 박막을 이용하여 액티브패턴을 형성한 비정질 실리콘 박막 트랜지스터에도 적용할 수 있다.

도 4a 및 5a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110) 위에 제 1 버퍼층(111)과 불투명한 도전막을 형성한 다음, 상기 불투명한 도전막을 패터닝하여 화소부에 블랙매트릭스(107)를 형성한다.

상기 블랙매트릭스(107)는 화소들의 경계영역에 패터닝되어 액정표시장치 하 부의 백라이트(미도시)로부터 발생된 광의 누설을 차단하고, 인접하는 화소들의 혼색을 방지하는 역할을 한다.

이때, 상기 본 발명의 블랙매트릭스(107)는 두 개로 분리된 제 1 블랙매트릭스(107a)와 제 2 블랙매트릭스(107b)로 이루어지며, 상기 제 2 블랙매트릭스(107b)는 상기 제 1 블랙매트릭스(107a)와 분리되어 있어 상기 제 1 블랙매트릭스(107a)와 전기적으로 절연된 상태가 된다.

특히, 데이터라인 하부에 위치하는 상기 제 2 블랙매트릭스(107b)는 하나의 화소영역에 대한 상기 데이터라인의 양 끝단에서 상기 제 1 블랙매트릭스(107a)와 분리되어 있는 것을 특징으로 한다.

이때, 본 실시예의 블랙매트릭스(107)는 어레이 기판(110)에 형성되기 때문에 상기 어레이 기판(110)과 컬러필터 기판을 합착할 때 필요한 얼라인 마진을 고려하여 설계할 필요가 없게 된다.

참고로, 상기 블랙매트릭스(107)를 형성하기 위한 마스크공정은 상기 어레이 기판(110)을 제조하는 어레이공정의 총 마스크수에는 포함되지 않는다.

이후, 도 4b 및 도 5b에 도시된 바와 같이, 상기 블랙매트릭스(107)가 형성된 상기 어레이 기판(110) 전면에 제 2 버퍼층(111')과 실리콘 박막을 형성한 다음, 상기 실리콘 박막을 결정화하여 다결정 실리콘 박막을 형성한다.

이때, 전술한 바와 같이 본 실시예는 다결정 실리콘 박막을 박막 트랜지스터의 액티브패턴으로 이용한 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 상기 박막 트랜지스터의 액티브패턴으로 비정질 실리콘 박막 을 이용할 수도 있다.

또한, 상기 다결정 실리콘 박막은 어레이 기판(110) 위에 비정질 실리콘 박막을 증착한 후 여러 가지 결정화 방식을 이용하여 형성할 수 있으며, 이를 설명하면 다음과 같다.

먼저, 비정질 실리콘 박막은 여러 가지 방법으로 증착하여 형성할 수 있으며, 상기 비정질 실리콘 박막을 증착하는 대표적인 방법으로는 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition; LPCVD)방법과 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD)방법이 있다.

상기 비정질 실리콘 박막을 결정화하는 방법으로는 크게 비정질 실리콘 박막을 고온 요로(furnace)에서 열처리하는 고상 결정화(Solid Phase Crystallization; SPC)방법과 레이저를 이용하는 엑시머 레이저 어닐링(Eximer Laser Annealing; ELA)방법이 있다.

상기 레이저 결정화로는 펄스(pulse) 형태의 레이저를 이용한 엑시머 레이저 어닐링방법이 주로 이용되나, 근래에는 그레인(grain)을 수평방향으로 성장시켜 결정화특성을 향상시킨 순차적 수평결정화(Sequential Lateral Solidification; SLS)방법이 연구되고 있다.

그리고, 포토리소그래피공정(제 1 마스크공정)을 이용하여 상기 다결정 실리콘 박막을 패터닝하여 상기 어레이 기판(110)에 소정의 다결정 실리콘 박막패턴(124)을 형성한다.

이후, 도 4c 및 도 5b에 도시된 바와 같이, 상기 다결정 실리콘 박막패 턴(124)의 일부를 포토레지스트로 이루어진 제 1 차단막(제 2 마스크공정)으로 가린 후 고농도의 n+ 이온을 주입하여 상기 다결정 실리콘 박막패턴(124)의 일부에 스토리지패턴(124")을 형성한다. 이때, 상기 n+ 이온이 주입되지 않은 순수한 다결정 실리콘 박막은 박막 트랜지스터의 채널층과 소오스/드레인영역이 형성되는 액티브패턴(124')을 구성하게 된다.

그리고, 도 4d 및 도 5c에 도시된 바와 같이, 상기 기판(110) 전면에 차례대로 제 1 절연막(115a)과 제 1 도전막을 형성한 후, 포토리소그래피공정(제 3 마스크공정)을 이용하여 상기 제 1 도전막을 선택적으로 패터닝함으로써 상기 액티브패턴(124') 위에 상기 제 1 도전막으로 이루어진 게이트전극(121)을 형성하는 동시에 상기 스토리지패턴(124") 위에 상기 제 1 도전막으로 이루어진 공통라인(108)을 형성한다.

상기 제 1 도전막은 상기 게이트전극(121)과 공통라인(108) 및 게이트라인(116)을 구성하기 위해 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 등과 같은 저저항 불투명 도전성물질로 이루어질 수 있다.

이때, 상기 공통라인(108)은 화소영역 내에서 상기 제 1 절연막(115a)을 사이에 두고 그 하부의 스토리지패턴(124")과 중첩하여 제 1 스토리지 커패시터를 구성하게 된다.

또한, 본 발명의 실시예에 따른 상기 게이트라인(116)과 공통라인(108)은 각각 상기 블랙매트릭스(107)의 분리된 영역을 가리도록 형성할 수 있으며, 이 경우 에는 상기 블랙매트릭스(107)가 분리된 상태이지만 상기 분리된 부분을 상기 게이트라인(116)과 공통라인(108)에 의해 가릴 수 있어 실질적으로 하부의 백라이트 광을 완전히 차단할 수 있게 된다.

다음으로, 도 4e 및 도 5c에 도시된 바와 같이, 상기 게이트전극(121)과 공통라인(108)을 차단막으로 하여 상기 어레이 기판(110) 전면에 저농도의 n- 이온을 주입하여 상기 액티브패턴(124')에 엘디디(Lightly Doped Drain; LDD)영역(124l)을 형성한다.

그리고, 도 4f 및 도 5c에 도시된 바와 같이, 상기 게이트전극(121)을 포함하는 일부영역과 상기 공통라인(108)을 포함하는 일부영역을 제 2 차단막(170)으로 가린 후(제 5 마스크공정), 상기 화소부의 액티브패턴(124')의 소정 영역에 고농도의 n+ 이온을 주입하여 n+ 소오스영역(124a)과 드레인영역(124b)을 형성한다. 여기서, 도면부호 124c는 상기 소오스영역(124a)과 드레인영역(124b) 사이에 전도채널을 형성하는 채널영역을 의미하며, 이때 상기 엘디디영역(124l)은 상기 소오스영역(124a)과 채널영역(124c) 사이 및 상기 드레인영역(124b)과 채널영역(124c) 사이의 영역으로 정의되게 된다.

이후, 도 4g 및 도 5d에 도시된 바와 같이, 상기 제 2 차단막을 제거하고 상기 기판(110) 전면에 제 2 절연막(115b)을 증착한 후, 포토리소그래피공정(제 5 마스크공정)을 통해 상기 제 1 절연막(115a)과 제 2 절연막(115b)의 일부 영역을 제거하여 상기 소오스영역(124a)의 일부를 노출시키는 제 1 콘택홀(140a)과 상기 드레인영역(124b)의 일부를 노출시키는 제 2 콘택홀(140b)을 형성한다.

이때, 상기 제 5 마스크공정을 통해 상기 제 2 버퍼층(111')과 제 1 절연막(115a) 및 제 2 절연막(115b)의 일부 영역을 제거하여 상기 제 2 블랙매트릭스(107b)의 일부를 노출시키는 적어도 하나의 제 3 콘택홀(140c)을 형성한다.

그리고, 도 4h 및 도 5e에 도시된 바와 같이, 제 2 도전막을 어레이 기판(110) 전면에 형성한 후 포토리소그래피공정(제 6 마스크공정)을 이용하여 패터닝함으로써 상기 제 1 콘택홀(140a)을 통해 상기 소오스영역(124a)과 전기적으로 접속하는 소오스전극(122)을 형성하며, 상기 제 2 콘택홀(140b)을 통해 상기 드레인영역(124b)과 전기적으로 접속하는 드레인전극(123)을 형성한다. 이때, 상기 소오스전극(122)의 일부는 일방향으로 연장되어 데이터라인(117)을 형성하게 되며, 상기 드레인전극(123)의 일부는 화소영역으로 연장되어 상기 제 2 절연막(115b)을 사이에 두고 그 하부의 공통라인(108)과 중첩하여 제 2 스토리지 커패시터를 구성하게 된다.

또한, 상기 데이터라인(117)은 상기 제 3 콘택홀(140c)을 통해 그 하부의 제 2 블랙매트릭스(107b)와 전기적으로 접속하게 되는데, 이와 같이 본 발명의 제 2 블랙매트릭스(107b)는 상기 데이터라인(117)과 전기적으로 접속하여 데이터라인(117)으로 사용됨에 따라 상기 데이터라인(117)의 라인저항을 줄일 수 있게 된다. 즉, 상기 제 2 블랙매트릭스(107b)와 데이터라인(117)은 병렬로 이루어진 라인저항을 구성하게 함으로써 상기 데이터라인(117)으로 이루어진 경우에 비해 라인저항이 줄어들게 되며, 그 결과 액정표시장치의 화질이 향상되게 된다.

다음으로, 도 4i 및 도 5f에 도시된 바와 같이, 상기 어레이 기판(110) 전면 에 제 3 절연막(115c)을 증착한 후, 포토리소그래피공정(제 7 마스크공정)을 이용하여 상기 제 3 절연막(115c)을 패터닝함으로써 상기 드레인전극(123)의 일부를 노출시키는 제 4 콘택홀(140d)을 형성한다.

그리고, 도 4j 및 도 5f에 도시된 바와 같이, 상기 제 3 절연막(115c)이 형성된 어레이 기판(110) 전면에 제 3 도전막을 형성한 후, 포토리소그래피공정(제 8 마스크공정)을 이용하여 상기 제 3 도전막을 선택적으로 패터닝함으로써 상기 제 4 콘택홀(140d)을 통해 상기 드레인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.

이때, 상기 제 3 도전막은 화소전극(118)을 구성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등과 같이 투과율이 뛰어난 투명한 도전물질을 사용할 수 있다.

이와 같이 본 실시예에 따라 제조된 어레이 기판은 도 6에 도시된 바와 같이, 화상표시 영역의 외곽에 형성된 실런트(미도시)에 의해 컬러필터 기판(105)과 대향하도록 합착되어 액정표시장치를 구성하며, 상기 어레이 기판(110)과 컬러필터 기판(105)의 합착은 상기 어레이 기판(110)과 컬러필터 기판(105)에 형성된 합착키(미도시)를 통해 이루어진다.

그리고, 상기 어레이 기판(110)과 컬러필터 기판(105) 사이에는 액정층(190)이 형성되어 있다.

이때, 본 실시예의 액정표시장치는 어레이 기판(110)에 블랙매트릭스(107b)를 형성하여 화소의 개구영역(la')을 정의하기 때문에 도 2에 도시된 일반적인 액 정표시장치에서와 같이 어레이 기판과 컬러필터 기판의 합착시 발생하는 미스얼라인을 고려할 필요가 없게 된다.

즉, 블랙매트릭스(107b)를 어레이 기판(110)에 형성하게 되면, 컬러필터 기판과 어레이 기판(110)이 합착할 때 미스얼라인이 발생하더라도 상기 블랙매트릭스(107b)는 상기 미스얼라인과 관계없는 어레이 기판(110)에 형성되어 있으므로 전술한 일반적인 액정표시장치에서와 같이 미스얼라인을 고려하여 상기 블랙매트릭스(107b)에 얼라인 마진을 형성할 필요가 없게 된다.

그 결과, 상기 일반적인 액정표시장치에서와 같이 얼라인 마진을 고려한 경우의 개구영역(la)에 비해 개구영역(la')이 증가하게 되어 개구율이 향상되게 된다.

참고로, 도면부호 106은 컬러를 구현하는 컬러필터를 나타낸다.

본 실시예는 액티브패턴으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브패턴으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터에도 적용된다. 즉, 본 발명은 블랙매트릭스를 어레이 기판에 형성하되, 상기 블랙매트릭스의 일부를 데이터라인으로 사용하여 상기 데이터라인의 라인저항을 감소시키는 구조이기만 하면 상기 박막 트랜지스터의 액티브패턴으로 비정질 실리콘 박막을 이용하는 경우에도 적용 가능하다.

또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.

상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 어레이 기판에 블랙매트릭스를 형성함으로써 개구율의 향상으로 휘도가 증가하는 효과를 제공한다.

또한, 본 발명에 따른 액정표시장치 및 그 제조방법은 데이터라인의 라인저항을 감소시킴으로써 액정표시장치의 화질이 향상되는 효과를 제공한다.

Claims

제 1 기판의 하나의 화소에 대해 제 1 블랙매트릭스와 제 2 블랙매트릭스로 구분되는 블랙매트릭스를 형성하는 단계;

상기 제 1 기판 위에 버퍼층을 형성하는 단계;

상기 제 1 기판 위에 액티브패턴을 형성하는 단계;

상기 제 1 기판 위에 제 1 절연막을 형성하는 단계;

상기 액티브패턴의 상부에 게이트전극을 형성하는 단계;

상기 액티브패턴의 일부에 n+ 이온을 주입하여 소오스영역과 드레인영역을 형성하는 단계;

상기 제 1 기판 위에 제 2 절연막을 형성하는 단계;

상기 제 1 절연막과 제 2 절연막의 일부영역을 제거하여 상기 소오스영역과 드레인영역의 일부를 노출시키는 제 1 콘택홀과 제 2 콘택홀을 형성하며, 상기 버퍼층과 제 1 절연막 및 제 2 절연막의 일부영역을 제거하여 상기 제 2 블랙매트릭스의 일부를 노출시키는 적어도 하나의 제 3 콘택홀을 형성하는 단계;

상기 제 1 콘택홀과 제 2 콘택홀을 통해 각각 상기 소오스영역과 드레인영역에 전기적으로 접속하는 소오스전극과 드레인전극을 형성하는 단계;

상기 드레인전극과 전기적으로 접속하는 화소전극을 형성하는 단계; 및

상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 액정표시장치의 제조방법.
제 1 항에 있어서, 상기 액티브패턴은 다결정 실리콘 박막으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
제 1 항에 있어서, 상기 게이트전극을 마스크로 상기 제 1 기판 전면에 n- 이온을 주입하여 상기 액티브패턴에 엘디디영역을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
제 1 항에 있어서, 상기 게이트전극을 구성하는 제 1 도전막을 이용하여 상기 제 1 기판 위에 게이트라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
제 4 항에 있어서, 상기 액티브패턴의 일부에 n+ 이온을 주입하여 스토리지패턴을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
제 5 항에 있어서, 상기 제 1 도전막을 이용하여 상기 스토리지패턴 상부에 공통라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
제 6 항에 있어서, 상기 제 1 블랙매트릭스와 제 2 블랙매트릭스는 상기 게이트라인과 공통라인의 하부에서 서로 분리되도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
제 1 항에 있어서, 상기 소오스전극과 드레인전극을 구성하는 제 2 도전막을 이용하여 상기 제 1 기판 위에 형성하되, 상기 제 3 콘택홀을 통해 상기 제 2 블랙매트릭스와 전기적으로 접속하는 데이터라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
제 8 항에 있어서, 상기 데이터라인은 상기 제 2 블랙매트릭스 상부에 위치하는 것을 특징으로 하는 액정표시장치의 제조방법.
제 1 항에 있어서, 상기 블랙매트릭스는 불투명한 도전막으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
제 1 기판의 하나의 화소에 대해 제 1 블랙매트릭스와 제 2 블랙매트릭스로 구분되는 블랙매트릭스를 형성하는 단계;

상기 제 1 기판 위에 버퍼층을 형성하는 단계;

상기 제 1 기판에 액티브패턴, 게이트전극, 게이트라인, 소오스/드레인전극, 데이터라인 및 화소전극으로 구성되는 박막 트랜지스터를 형성하는 단계; 및

상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하며, 상기 데이터라인은 상기 제 2 블랙매트릭스 상부에 위치하며 콘택홀을 통해 상기 제 2 블랙매트릭스와 전기적으로 접속하는 것을 특징으로 하는 액정표시장치의 제조방법.
제 11 항에 있어서, 상기 블랙매트릭스는 상기 화소들의 경계영역에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
제 1 기판에 형성되며, 하나의 화소에 대해 제 1 블랙매트릭스와 제 2 블랙매트릭스로 구분되는 블랙매트릭스;

상기 제 1 기판 위에 형성된 버퍼층;

상기 제 1 기판 위에 형성되며, 소오스영역과 드레인영역 및 채널영역으로 구분되는 액티브패턴;

상기 제 1 기판 위에 형성된 제 1 절연막;

상기 액티브패턴의 상부에 형성된 게이트전극;

상기 제 1 기판 위에 형성되며, 상기 소오스영역과 드레인영역의 일부를 노출시키는 제 1 콘택홀과 제 2 콘택홀 및 상기 제 2 블랙매트릭스의 일부를 노출시키는 적어도 하나의 제 3 콘택홀이 형성된 제 2 절연막;

상기 제 1 콘택홀과 제 2 콘택홀을 통해 각각 상기 소오스영역과 드레인영역에 전기적으로 접속하는 소오스전극과 드레인전극;

상기 드레인전극과 전기적으로 접속하는 화소전극; 및

상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하는 액정표시장치.
제 13 항에 있어서, 상기 액티브패턴은 다결정 실리콘 박막으로 이루어진 것을 특징으로 하는 액정표시장치.
제 13 항에 있어서, 상기 게이트전극을 구성하는 제 1 도전막을 이용하여 상기 제 1 기판 위에 형성된 게이트라인을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
제 15 항에 있어서, 상기 액티브패턴의 일부에 n+ 이온이 주입되어 형성된 스토리지패턴을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
제 16 항에 있어서, 상기 제 1 도전막을 이용하여 상기 스토리지패턴 상부에 형성된 공통라인을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
제 17 항에 있어서, 상기 제 1 블랙매트릭스와 제 2 블랙매트릭스는 상기 게이트라인과 공통라인의 하부에서 서로 분리되는 것을 특징으로 하는 액정표시장치.
제 13 항에 있어서, 상기 소오스전극과 드레인전극을 구성하는 제 2 도전막을 이용하여 상기 제 1 기판 위에 형성되되, 상기 제 3 콘택홀을 통해 상기 제 2 블랙매트릭스와 전기적으로 접속하는 데이터라인을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
제 19 항에 있어서, 상기 데이터라인은 상기 제 2 블랙매트릭스 상부에 위치하는 것을 특징으로 하는 액정표시장치.
제 13 항에 있어서, 상기 블랙매트릭스는 불투명한 도전막으로 이루어진 것을 특징으로 하는 액정표시장치.
제 1 기판에 형성되며, 하나의 화소에 대해 제 1 블랙매트릭스와 제 2 블랙매트릭스로 구분되는 블랙매트릭스;

상기 제 1 기판 위에 형성된 버퍼층;

상기 제 1 기판에 형성되며, 액티브패턴, 게이트전극, 게이트라인, 소오스/드레인전극, 데이터라인 및 화소전극으로 구성되는 박막 트랜지스터; 및

상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하며, 상기 데이터라인은 상기 제 2 블랙매트릭스 상부에 위치하며 콘택홀을 통해 상기 제 2 블랙매트릭스와 전기적으로 접속하는 것을 특징으로 하는 액정표시장치.
제 22 항에 있어서, 상기 블랙매트릭스는 상기 화소들의 경계영역에 형성되는 것을 특징으로 하는 액정표시장치.