KR20120033353A - 박막 트랜지스터, 그 제조 방법 및 액정 표시 장치 - Google Patents

박막 트랜지스터, 그 제조 방법 및 액정 표시 장치 Download PDF

Info

Publication number
KR20120033353A
KR20120033353A KR1020127004740A KR20127004740A KR20120033353A KR 20120033353 A KR20120033353 A KR 20120033353A KR 1020127004740 A KR1020127004740 A KR 1020127004740A KR 20127004740 A KR20127004740 A KR 20127004740A KR 20120033353 A KR20120033353 A KR 20120033353A
Authority
KR
South Korea
Prior art keywords
film
transistor
amorphous silicon
polysilicon
thin film
Prior art date
Application number
KR1020127004740A
Other languages
English (en)
Other versions
KR101713360B1 (ko
Inventor
구니유끼 하마노
Original Assignee
브이 테크놀로지 씨오. 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브이 테크놀로지 씨오. 엘티디 filed Critical 브이 테크놀로지 씨오. 엘티디
Publication of KR20120033353A publication Critical patent/KR20120033353A/ko
Application granted granted Critical
Publication of KR101713360B1 publication Critical patent/KR101713360B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678Beam shaping, e.g. using a mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78663Amorphous silicon transistors
    • H01L29/78669Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Abstract

오프 전류가 작고, 전위 유지 특성이 우수하고, 소비 전력이 낮은 동시에, 동작 속도도 빠른 저온 폴리실리콘 트랜지스터를 포함하는 박막 트랜지스터, 이 박막 트랜지스터의 제조 방법 및 그것을 사용한 액정 표시 장치를 제공한다. 이 박막 트랜지스터는, 글래스 기판 상에 게이트 전극, 게이트 절연막, 채널 영역, 소스ㆍ드레인 전극을 형성한 역스태거 구조의 박막 트랜지스터이다. 이 채널 영역은, 폴리실리콘막과, 이 폴리실리콘막의 상면 및 측면을 덮는 a-Si:H막으로 구성되어 있다.

Description

박막 트랜지스터, 그 제조 방법 및 액정 표시 장치{THIN-FILM TRANSISTOR, MANUFACTURING METHOD THEREFOR, AND LIQUID-CRYSTAL DISPLAY DEVICE}
본 발명은, 역스태거 구조의 박막 트랜지스터에 관한 것으로, 특히, 액정 표시 장치의 표시부의 화소 트랜지스터에 적절한 박막 트랜지스터와, 그 제조 방법 및 액정 표시 장치에 관한 것이다.
역스태거 구조의 박막 트랜지스터로서는, 절연성 기판 상에 Cr 또는 Al 등의 금속층에 의해 게이트 전극을 형성하고, 다음으로, 이 게이트 전극을 포함하는 기판 상에 게이트 절연막으로서 예를 들면 SiN막을 형성하고, 그 후, 전체 면에 수소화 아몰퍼스 실리콘(이하, a-Si:H라고 기재함) 막을 형성한 아몰퍼스 실리콘 트랜지스터가 있다. 이 아몰퍼스 실리콘 트랜지스터는, 또한, a-Si:H막 상에, 예를 들면, n+Si막을 형성하고, a-Si:H막 및 n+Si막을 게이트 전극 상의 소정 영역에 아일랜드 형상으로 패터닝하고, 다시 금속층에 의해 소스ㆍ드레인 전극을 형성한 후, 이 소스ㆍ드레인 전극을 마스크로 하여 n+Si막을 에칭하여, 채널 영역 예정 영역의 상방의 n+Si막을 제거함으로써, a-Si:H막과 SiN 게이트 절연막과의 경계에서, 채널 영역을 형성하고, 그 후, 전체 면에 패시베이션막을 형성함으로써, 완성된다. 이 역스태거 구조의 아몰퍼스 실리콘 박막 트랜지스터는, 오프 전류 IOFF가 작기 때문에, 예를 들면, 액정 표시 장치의 화소 트랜지스터로서 사용되고 있다.
그러나, 아몰퍼스 실리콘 트랜지스터는, a-Si:H막을 채널 영역에 사용하고 있으므로, 채널 영역에 있어서의 전하의 이동도가 작다고 하는 난점이 있다. 최근, 화소부가 형성된 기판의 주변부에 구동 회로를 형성한 액정 표시 장치가 제안되고 있지만, 이 액정 표시 장치에 있어서, 아몰퍼스 실리콘 트랜지스터는, 화소부의 화소 트랜지스터로서는 사용 가능한 레벨이기는 하지만, 보다 고속의 재기입이 필요한 주변 구동 회로의 구성 트랜지스터로서는, 채널 영역의 전하 이동도가 너무 작아, 사용하는 것이 곤란하다.
따라서, a-Si에 레이저를 조사해서 어닐링함으로써, a-Si를 다결정 실리콘(이하, 폴리실리콘이라고 함)으로 결정화시켜, 채널 영역에 폴리실리콘막을 형성한 역스태거 구조의 저온 폴리실리콘 트랜지스터가 제안되어 있다(특허 문헌 1).
특허 문헌 1에 기재된 저온 폴리실리콘 트랜지스터는, 아래와 같이 해서 형성된다. 즉, 도 7에 나타내는 바와 같이, 글래스 기판(101) 상에 Cr 또는 Al 등의 게이트 전극(102)을 형성하고, 또한, 게이트 전극(102)을 포함하는 기판(101)의 전체 면에 SiN으로 이루어지는 게이트 절연막(103)을 형성하고, 디시 그 위에 a-Si:H막을 10 내지 40㎚의 두께로 형성한다. 그리고, 이 a-Si:H막에 대하여, 라인 형상으로 레이저빔을 조사하는 레이저 조사 부재를, 상기 라인에 수직의 방향으로 스캔 시킴으로써, a-Si:H막의 전체 면에 엑시머 레이저광을 조사해서 어닐링하고, a-Si:H막의 전체를 폴리실리콘막(104)으로 개질시킨다. 그리고, 개질 후의 폴리실리콘막(104) 상에, 재차, a-Si:H막(105)을 형성하고, 다시, a-Si:H막(105) 상에 n+Si막(106)을 형성하여, 이들의 n+Si막(106), a-Si:H막(105) 및 폴리실리콘막(104)을, 게이트 전극(102)의 상방에서 아일랜드 형상으로 에칭 가공한다. 그리고, 이 아일랜드 형상의 Si 3층막 상에, 소스ㆍ드레인 전극(107)을 형성하여, 이 소스ㆍ드레인 전극(107)을 마스크로 하여, n+Si막(106)을 제거하고, 그 후, 전체 면에, 패시베이션막(108)을 형성한다.
이렇게 하여 형성한 저온 폴리실리콘 트랜지스터는, 채널 영역이 폴리실리콘막(104)과 a-Si:H막(105)의 2층막으로 구성되고, 폴리실리콘막(104)이 SiN 게이트 절연막(103)에 접촉하고 있으므로, 채널 영역의 전하 이동도가 빠르고, 온 전류가 높아지고, 동작 속도가 빠르게 되기 때문에, 액정 표시 장치의 주변 구동 회로용의 트랜지스터로서 충분히 사용할 수 있다.
특허 문헌 1: 일본 특허 공개 평5-63196호 공보
그러나, 전술한 종래의 저온 폴리실리콘 트랜지스터는, 온 전류가 높지만, 오프 전류도 높아져, 전위 유지 특성이 낮음과 동시에, 누설하는 전류가 많아져, 소비 전력이 높다고 하는 문제점이 있다.
본 발명은 이런한 문제점을 감안하여 이루어진 것이며, 오프 전류가 작고, 전위 유지 특성이 우수하여, 소비 전력이 낮은 동시에, 동작 속도도 빠른 저온 폴리실리콘 트랜지스터를 포함하는 박막 트랜지스터, 이 박막 트랜지스터의 제조 방법 및 그것을 사용한 액정 표시 장치를 제공하는 것을 목적으로 한다.
본 발명에 관한 박막 트랜지스터는, 절연성 기판과, 이 절연성 기판 상에 형성된 게이트 전극과, 이 게이트 전극 상에 형성된 게이트 절연막과, 이 게이트 절연막 상의 상기 게이트 전극에 대응하는 위치에 아일랜드 형상으로 형성된 폴리실리콘막과, 이 폴리실리콘막의 상면 및 측면을 덮도록 형성된 아몰퍼스 실리콘 막과, 이 아몰퍼스 실리콘 막의 양단부에 전기적으로 접속하도록 형성된 소스ㆍ드레인 전극을 갖는 것을 특징으로 하는 역스태거 구조의 박막 트랜지스터이다.
상기 게이트 절연막은, 예를 들면, SiN막이다.
본 발명에 관한 박막 트랜지스터의 제조 방법은, 절연성 기판 상에 게이트 전극을 형성하는 공정과, 상기 게이트 전극을 포함하는 상기 기판 상에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막 상에 제1 아몰퍼스 실리콘 막을 형성하는 공정과, 상기 제1 아몰퍼스 실리콘 막에 대하여 상기 게이트 전극에 대응하는 아일랜드 형상 영역에 레이저광을 조사해서 이 영역을 폴리실리콘막으로 개질하는 공정과, 이 개질 폴리실리콘 영역 및 제1 아몰퍼스 실리콘 영역 상에 제2 아몰퍼스 실리콘 막을 형성하는 공정과, 상기 개질 폴리실리콘막의 상면 및 측면을 덮는 아몰퍼스 실리콘 막을 남겨서 다른 부분의 아몰퍼스 실리콘 막을 제거하는 공정과, 잔존한 아몰퍼스 실리콘 막의 양단부에 전기적으로 접속하도록 소스ㆍ드레인 전극을 형성하는 공정을 갖는 것을 특징으로 하는 역스태거 구조의 박막 트랜지스터의 제조 방법이다. 또한, 상기 아몰퍼스 실리콘 막에는, 수소를 포함하지 않는 막(a-Si막) 외에, 수소를 포함하는 수소화 아몰퍼스 실리콘 막(a-Si:H막) 등도 포함한다.
상기 레이저광의 조사 공정에서는, 복수 개의 마이크로 렌즈를 배치한 마이크로 렌즈 어레이에 의해 레이저광을 집광해서 복수 개의 레이저빔을 얻고, 매트릭스 형상으로 배치된 복수 개의 박막 트랜지스터의 상기 아일랜드 형상 영역을 상기 각 레이저빔에 의해 조사하여, 복수 개의 박막 트랜지스터의 폴리실리콘 영역을 형성할 수 있다.
또한, 본 발명에 관한 액정 표시 장치는, 상기 박막 트랜지스터를, 표시부의 화소 트랜지스터 및 주변 구동 회로의 구동 트랜지스터로서 사용하는 것을 특징으로 한다.
본 발명에 관한 박막 트랜지스터에 따르면, SiN막 등의 게이트 절연막과 폴리실리콘막과의 경계에서, 채널 영역이 형성되어 있으므로, 전하의 이동 속도가 빠르고, 온 전류가 높고, 기입 속도가 빠르기 때문에, 동작 속도가 빠르다. 그리고, 폴리실리콘막의 측면을 아몰퍼스 실리콘 막이 덮고 있고, 이 아몰퍼스 실리콘 막은 전하의 이동 속도가 느리므로, 아몰퍼스 실리콘 막이 존재하지 않는 경우에 비해서 리크 전류가 저감되어, 전위의 유지 특성이 우수함과 동시에, 소비 전력이 저감된다.
또한, 본 발명에 관한 박막 트랜지스터의 제조 방법에 따르면, 제1 아몰퍼스 실리콘 막에 대하여, 게이트 전극에 대응하는 아일랜드 형상 영역에 국부적으로 레이저광을 조사하여, 이 영역을 폴리실리콘막으로 개질하고, 또한, 이 폴리실리콘막 및 제1 아몰퍼스 실리콘 막 상에, 제2 아몰퍼스 실리콘 막을 형성한 후, 상기 폴리실리콘막과 이 폴리실리콘막의 측면 및 상면을 덮는 아몰퍼스 실리콘 막으로 이루어지는 채널 영역을 형성하기 때문에, 본 발명의 박막 트랜지스터를 용이하게 제조할 수 있다.
또한, 본 발명에 따른 액정 표시 장치에 따르면, 구동 회로의 동작이 빠르고, 누설 전류가 적어, 저소비 전력화할 수 있다.
도 1은 본 발명의 실시 형태에 따른 박막 트랜지스터를 나타내고, (a)는 평면도, (b)는 (a)의 B-B선에 의한 단면도, (c)는 (a)의 C-C선에 의한 단면도이다.
도 2는 본 발명의 실시 형태에 있어서의 액정 표시 장치의 표시부의 1화소를 나타내는 평면도이다.
도 3은 본 발명의 실시 형태에 따른 제조 방법에서 사용하는 마이크로 렌즈 어레이를 사용한 레이저 조사 장치를 나타내는 도면이며, (a)는 전체도, (b)는 마이크로 렌즈 어레이를 나타낸다.
도 4의 (a) 내지 (c)는 본 발명의 실시 형태에 따른 박막 트랜지스터의 제조 방법을 공정순으로 나타내는 단면도이다.
도 5의 (a) 내지 (c)는 본 발명의 실시 형태에 따른 박막 트랜지스터의 제조 방법을 공정순으로 나타내는 단면도이며, 도 4의 다음 공정을 나타낸다.
도 6의 (a) 내지 (c)는 본 발명의 실시 형태에 따른 박막 트랜지스터의 제조 방법을 공정순으로 나타내는 단면도이며, 도 5의 다음 공정을 나타낸다.
도 7은 종래의 역스태거 구조의 박막 트랜지스터를 나타내는 단면도이다.
이하, 본 발명의 실시 형태에 대해서, 첨부의 도면을 참조하여 구체적으로 설명한다. 도 1은 본 발명의 실시 형태에 따른 박막 트랜지스터를 나타내고, 도 2는 액정 표시 장치의 표시부의 1화소를 나타내는 평면도이다. 액정 표시 장치에 있어서는, 표시부와, 이 표시부의 주변부에 구동용의 주변 회로가 배치되어 있고, 표시부에 있어서는, 도 2에 나타내는 바와 같이, 복수 개의 주사선(SL)과 복수 개의 신호선(DL)이 직교하도록 형성되어 있으며, 이 주사선(SL)과 신호선(DL)으로 둘러싸여진 단위 영역에 1 화소가 형성된다. 각 화소에는, ITO(Indium Tin Oxide)로 이루어지는 투명 전극(TE)과 스위칭 트랜지스터(T)가 형성되어 있고, 이 트랜지스터(T)의 게이트 전극은 주사선(SL)에 접속되고, 트랜지스터(T)의 드레인은 신호선(DL)에 접속되고, 소스는 ITO로 이루어지는 투명 전극(TE)에 접속되어 있다.
도 1(a)는 트랜지스터(1)(T)의 평면도, 도 1(b)는 도 1(a)의 B-B선에 의한 단면도, 도 1(c)는 도 1(a)의 C-C선에 의한 단면도이다. 도 1(a)에 나타내는 바와 같이, 트랜지스터(T)는, 그 게이트(G)가 주사선(SL)에 접속되고, 그 드레인(D)이 신호선(DL)에 접속되고, 소스(S)가 투명 전극(TE)에 접속되어 있다. 채널 영역을 구성하는 아일랜드(IL)가 게이트(G)의 상방에 형성되어 있고, 드레인(D) 및 소스(S)가, 아일랜드(IL)의 상방에서 적당한 길이 간격을 두고 대향하도록 형성되어 있다.
도 1(b) 및 도 1(c)에 나타내는 바와 같이, 본 실시 형태의 박막 트랜지스터(1)(T)에있어서는, 투명 절연성의 글래스 기판(10) 상에, 주사선(SL)에 접속된 게이트 전극(11)(G)이 형성되어 있고, 이 게이트 전극(11) 상을 포함해서 기판(10) 상에, SiN으로 이루어지는 게이트 절연막(12)이 형성되어 있다. 게이트 전극(11)은, Cr 또는 Al 등의 금속층이며, 스퍼터법에 의해 형성할 수 있다. 게이트 절연막(12) 상에는, 게이트 전극(11) 상의 위치에, 아일랜드(IL) 형상으로 폴리실리콘막(13)이 형성되어 있고, 이 폴리실리콘막(13)의 상면 및 측면을 덮도록 하여, 수소화 아몰퍼스 실리콘 막(이하, a-Si: H막이라고 함)(14)이 형성되어 있다. 이 a-Si:H막(14)의 양단부 상에 겹치도록 하여, 신호선(DL)에 접속된 드레인 전극(15a)(D) 및 화소의 투명 전극(TE)에 접속된 소스 전극(15b)(S)이 형성되어 있다. 그리고, 전체 면에 SiN으로 이루어지는 보호막(16)이 형성되어 있다.
이렇게 구성된 역스태거 구조의 박막 트랜지스터에 있어서는, a-Si:H막(14)이 드레인 전극(15a) 및 소스 전극(15b)에 전기적으로 접속되어 있고, 이 a-Si:H막(14)과 폴리실리콘막(13)에 의해 채널 영역이 형성되어 있다. 그리고, 트랜지스터의 동작 시에는, 전하는, 폴리실리콘막(13)과 SiN 게이트 절연막(12)의 경계에 서 생성되고, 이 경계를 이동하므로, 본 실시 형태의 박막 트랜지스터는, 전하 이동도가 높고, 온 전류가 높다. 이렇게, 본 실시 형태의 박막 트랜지스터는, 온 전류가 높기 때문에, 기입 시간이 짧고, 고속동작이 가능하다.
더구나, 이 폴리실리콘막(13)으로 이루어지는 아일랜드의 주위, 즉, 폴리실리콘막(13)의 측면에는, 비정질 a-Si:H막(14)이 형성되어 있으므로, 아일랜드의 주위를 경로로 하는 누설 전류가 적고, 오프 전류가 낮다. 이렇게, 오프 전류가 낮기 때문에, 전위의 유지 특성이 우수하고, 액정 표시 장치의 표시부의 화소 트랜지스터의 전위가 경시적으로 저하하는 것을 방지할 수 있다. 이렇게, 본 실시 형태에 따르면, 온 전류가 높고, 오프 전류가 낮은 트랜지스터를 얻을 수 있다. 따라서, 이 트랜지스터는, 고속 동작이 가능함과 동시에, 전위 유지 특성이 우수하고, 소비 전력이 작다.
다음으로, 상술과 같이 구성된 박막 트랜지스터의 제조 방법에 대해서 설명한다. 도 4(a) 내지 (c), 도 5(a) 내지 (c) 및 도 6(a) 내지 (c)는, 본 실시 형태의 제조 방법을 공정순으로 나타내는 단면도이다. 도 4(a)에 나타내는 바와 같이, 글래스 기판(1) 상에, Mo, Cr 또는 Al 등의 금속막으로 이루어지는 게이트 전극(2)을, 스퍼터에 의해 예를 들면 2000 내지 3000Å의 두께로 형성한다. 이 게이트 전극은, 주사선(SL)과 동시에 글래스 기판(1) 상에 패턴 형성할 수 있다.
다음으로, 도 4(b)에 나타내는 바와 같이, 예를 들면, 실란 및 H2 가스를 원료 가스로 해서, 250 내지 300℃의 저온의 플라즈마 CVD법에 의해, 전체 면에 SiN막으로 이루어지는 게이트 절연막(3)을, 예를 들면 2500 내지 5000Å의 두께로 형성한다. 그 후, 도 4(c)에 나타내는 바와 같이, 게이트 절연막(3) 상에, 예를 들면, 플라즈마 CVD법에 의해, 제1 a-Si:H막(4a)을, 예를 들면 200 내지 1000Å의 두께로 형성한다. 이 a-Si:H막(4a)은, SiN막의 형성 후, 기판을 공기 중에 노출시키지 않고, 별도의 챔버로 이동시켜 연속적으로 성막한다. a-Si:H막(4a)은, 실란과 암모니아와 H2 가스를 원료 가스로 하여 성막하는데, H2 가스의 혼합은 막질 개선에 기여하지만, 그 첨가는 임의이다. 그 후, 기판을 취출하고, a-Si:H막(4a)에 대하여, 도 3(a)에 나타내는 마이크로 렌즈 어레이를 사용한 레이저 어닐링에 의해, 채널 영역 형성 예정 영역에만 레이저광을 조사해서 어닐링하고, 이 채널 영역 형성 예정 영역을 다결정화하여, 폴리실리콘막(4)을 형성한다.
도 3에 나타내는 바와 같이, 이 마이크로 렌즈 어레이를 사용한 레이저 어닐링 장치는, 광원(31)으로부터 출사된 레이저광을, 렌즈 군(32)에 의해 평행 빔으로 정형하고, 마이크로 렌즈 어레이(35)를 개재해서 피 조사체(36)에 조사한다. 레이저 광원(31)은, 예를 들면, 파장이 308㎚ 또는 353㎚의 레이저광을 예를 들면 50㎐의 반복 주기로 방사하는 엑시머 레이저이다. 마이크로 렌즈 어레이(35)는, 투명 기판(34)에 다수의 마이크로 렌즈(35)가 배치된 것이며, 레이저광을 피 조사체(36)로서의 박막 트랜지스터 기판에 설정된 박막 트랜지스터 형성 영역에 집광시키는 것이다. 투명 기판(34)은 피 조사체(36)에 평행하게 배치되고, 마이크로 렌즈(35)는, 트랜지스터 형성 영역의 배열 피치의 2이상의 정수배(예를 들면 2)의 피치로 배치되어 있다. 본 실시 형태의 피 조사체(36)는, 박막 트랜지스터(1)이며, 도4(c)에 나타내는 채널 영역 형성 예정 영역에 마이크로 렌즈(35)에 의해 집광된 레이저광을 조사한다. 또한, 렌즈 군(32)에 의해 평행 빔으로 정형된 레이저빔은, 그 도중에 차광 부재(33)가 배치되어 있고, 이 차광 부재(33)에 의해, 마이크로 렌즈(34)에 의해 집광되어 피 조사체(36)에 조사된 레이저빔의 빔 형상을, 예를 들면, 사각형으로 정형할 수 있다. 따라서, 도 1(a)에 나타내는 바와 같이, 채널 영역 형성 예정 영역이 사각형이어도, 마이크로 렌즈(34)에 의해 그 영역을 선택적으로 조사할 수 있다.
다음으로, 도 5(a)에 나타내는 바와 같이, 폴리실리콘막(4) 및 제1 a-Si:H막(4a)의 층 상의 전체 면에, 제2의 a-Si:H막(5a)을, 예를 들면 2000 내지 3000Å의 두께로 형성한다. 이 제2의 a-Si:H막(5a)의 성막 조건은, 제1 a-Si:H막(4a)의 성막 조건과 동일하다. 그 후, 기판을 챔버로부터 취출하지 않고 연속적으로, 도 5(b)에 나타내는 바와 같이, a-Si:H막(5a) 상에, n+Si막(6a)을, 예를 들면 500Å 정도의 두께로 형성한다. 이 n+Si막(6a)은, 실란에 포스핀 등의 P를 함유하는 가스를 혼합한 가스를 원료 가스로 하여, 플라즈마 CVD에 의해 성막할 수 있다. 이 경우에, H2 가스를 원료 가스에 혼합할 수도 있다. 다음으로, 기판을 취출하고, 도 5(c)에 나타내는 바와 같이, a-Si:H막(4a), a-Si:H막(5a) 및 n+막(6a)을, 폴리실리콘막(4)의 상방의 부분과, 폴리실리콘막(4)의 측면의 a-Si:H막(4a)만을 남기고, 다른 부분을 제거하여, 아일랜드 형상의 채널 영역을 패턴 형성한다.
그 후, 도 6(a)에 나타내는 바와 같이, n+Si막(6a)의 단부에 접촉하도록 하여, 드레인 전극(7a) 및 소스 전극(7b)을, 예를 들면 2000 내지 5000Å의 두께로 형성한다. 다음으로, 도 6(b)에 나타내는 바와 같이, 이들의 드레인 전극(7a) 및 소스 전극(7b)을 마스크로 하여, n+Si막(6a)을 에칭 제거함으로써, 드레인 전극(7a) 및 소스 전극(7b)과 a-Si:H막(5) 사이에만 n+막(6)을 남긴다.
그 후, 도 6(c)에 나타내는 바와 같이, SiN막으로 이루어지는 보호막(8)을 전체 면에 형성한다. 도 6(c)에는, 도 1(b)의 구조의 대응하는 부분의 부호를 괄호로하여 나타내고 있다. 도 6(c)에 나타내는 구조는, 소스ㆍ드레인 전극과 a-Si:H막 사이에, n+Si막(6)을 설치한 점이, 도 1(b)의 구조와 상이하다. 이 n+Si막(6)은, 소스ㆍ드레인 전극과 a-Si:H막 사이의 밀착성을 높이고, 접촉 저항을 내리기 위한 것이다. 그러나, 이 n+Si막의 형성은 임의이며, 도 1에 나타내는 바와 같이 n+Si막을 형성하지 않아도 되고, 또는 다른 수단으로, 소스ㆍ드레인 전극과 a-Si:H 사이의 접촉 저항의 저감을 도모해도 된다.
이렇게 하여, 도 1에 나타내는 박막 트랜지스터를 제조할 수 있다. 상기 제조 방법에 있어서는, 마이크로 렌즈 어레이를 사용하여, 박막 트랜지스터의 채널 영역에만 레이저빔을 조사할 수 있으므로, 이 레이저빔의 조사에 의한 a-Si:H막의 어닐링에 의해, 채널 영역 형성 예정 영역만 결정화해서 아일랜드 형상의 폴리실리콘막(4)을 형성할 수 있다. 따라서, 폴리실리콘막(13)(4)의 측면 및 상면을 a-Si:H막(14)(4a)이 덮는 구조의 박막 트랜지스터를 용이하게 제조할 수 있다.
또한, 전술한 설명으로부터 명백해지는 바와 같이, 본 실시 형태의 역스태거 구조의 박막 트랜지스터를, 액정 표시 장치의 표시부의 화소 트랜지스터로서 사용함으로써, 표시부의 화소 트랜지스터의 고속화 및 누설 전류의 저감에 의한 전위 안정화가 가능하게 된다. 또한, 본 실시 형태의 역스태거 구조의 박막 트랜지스터를, 액정 표시 장치의 주변 구동 회로의 트랜지스터로서 사용할 수도 있고, 본 실시 형태의 박막 트랜지스터는, 채널 영역에 폴리실리콘막을 사용하고 있으므로, 고속 동작이 가능하다. 어느 것에 있어서도, 본실시 형태의 박막 트랜지스터는, 온 전류가 높고, 오프 전류가 낮으므로, 액정 표시 장치의 트랜지스터로서 적절하다.
본 발명은 역스태거 구조의 박막 트랜지스터를 사용해서 액정 표시 장치를 제조하는 데 유익하다.
1, 10 : 글래스 기판
2, 11 : 게이트 전극
3, 12 : 게이트 절연막
4, 13 : 폴리실리콘막
4a, 5, 5a, 14 : a-Si:H막
6, 6a : n+
7a, 15a : 드레인 전극
7b, 15b : 소스 전극
8, 16 : 보호막

Claims (5)

  1. 절연성 기판과, 이 절연성 기판 상에 형성된 게이트 전극과, 이 게이트 전극 상에 형성된 게이트 절연막과, 이 게이트 절연막 상의 상기 게이트 전극에 대응하는 위치에 아일랜드 형상으로 형성된 폴리실리콘막과, 이 폴리실리콘막의 상면 및 측면을 덮도록 형성된 아몰퍼스 실리콘 막과, 이 아몰퍼스 실리콘 막의 양단부에 전기적으로 접속하도록 형성된 소스ㆍ드레인 전극을 갖는 것을 특징으로 하는 역스태거 구조의 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 게이트 절연막은 SiN막인 것을 특징으로 하는 박막 트랜지스터.
  3. 절연성 기판 상에 게이트 전극을 형성하는 공정과, 상기 게이트 전극을 포함하는 상기 기판 상에 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막 상에 제1 아몰퍼스 실리콘 막을 형성하는 공정과, 상기 제1 아몰퍼스 실리콘 막에 대하여 상기 게이트 전극에 대응하는 아일랜드 형상 영역에 레이저광을 조사하여 이 영역을 폴리실리콘막으로 개질하는 공정과, 이 개질 폴리실리콘 영역 및 제1 아몰퍼스 실리콘 영역 상에 제2 아몰퍼스 실리콘 막을 형성하는 공정과, 상기 개질 폴리실리콘막의 상면 및 측면을 덮는 아몰퍼스 실리콘 막을 남겨서 다른 부분의 아몰퍼스 실리콘 막을 제거하는 공정과, 잔존한 아몰퍼스 실리콘 막의 양단부에 전기적으로 접속하도록 소스ㆍ드레인 전극을 형성하는 공정을 갖는 것을 특징으로 하는 역스태거 구조의 박막 트랜지스터의 제조 방법.
  4. 제3항에 있어서,
    상기 레이저광의 조사 공정에 있어서, 복수 개의 마이크로 렌즈를 배치한 마이크로 렌즈 어레이에 의해 레이저광을 집광해서 복수 개의 레이저빔을 얻고, 매트릭스 형상으로 배치된 복수 개의 박막 트랜지스터의 상기 아일랜드 형상 영역을 상기 각 레이저빔에 의해 조사하여, 복수 개의 박막 트랜지스터의 폴리실리콘 영역을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  5. 제1항 또는 제2항에 기재된 박막 트랜지스터를, 표시부의 화소 트랜지스터로서 사용하는 것을 특징으로 하는 액정 표시 장치.
KR1020127004740A 2009-07-24 2010-07-16 박막 트랜지스터, 그 제조 방법 및 액정 표시 장치 KR101713360B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009173709A JP5470519B2 (ja) 2009-07-24 2009-07-24 薄膜トランジスタ、その製造方法及び液晶表示装置
JPJP-P-2009-173709 2009-07-24
PCT/JP2010/062075 WO2011010611A1 (ja) 2009-07-24 2010-07-16 薄膜トランジスタ、その製造方法及び液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020177003103A Division KR101803691B1 (ko) 2009-07-24 2010-07-16 박막 트랜지스터, 그 제조 방법 및 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20120033353A true KR20120033353A (ko) 2012-04-06
KR101713360B1 KR101713360B1 (ko) 2017-03-22

Family

ID=43499084

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127004740A KR101713360B1 (ko) 2009-07-24 2010-07-16 박막 트랜지스터, 그 제조 방법 및 액정 표시 장치
KR1020177003103A KR101803691B1 (ko) 2009-07-24 2010-07-16 박막 트랜지스터, 그 제조 방법 및 액정 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020177003103A KR101803691B1 (ko) 2009-07-24 2010-07-16 박막 트랜지스터, 그 제조 방법 및 액정 표시 장치

Country Status (5)

Country Link
JP (1) JP5470519B2 (ko)
KR (2) KR101713360B1 (ko)
CN (1) CN102576733B (ko)
TW (1) TWI509810B (ko)
WO (1) WO2011010611A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170124523A (ko) * 2016-04-01 2017-11-10 보에 테크놀로지 그룹 컴퍼니 리미티드 Tft 어레이 기판, 그 제조 방법, 및 디스플레이 디바이스
USD944655S1 (en) * 2019-11-29 2022-03-01 Jirasak Rattanapaibooncharoen Double cup carrier

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012117439A1 (ja) * 2011-02-28 2012-09-07 パナソニック株式会社 薄膜半導体装置及びその製造方法
KR102094568B1 (ko) * 2012-10-17 2020-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
WO2016072024A1 (ja) * 2014-11-07 2016-05-12 堺ディスプレイプロダクト株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル
JP6471379B2 (ja) * 2014-11-25 2019-02-20 株式会社ブイ・テクノロジー 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置
CN104460165B (zh) * 2014-12-31 2017-06-16 深圳市华星光电技术有限公司 一种液晶显示器和液晶面板以及阵列基板
CN106663697B (zh) * 2015-03-27 2019-11-12 堺显示器制品株式会社 薄膜晶体管及显示面板
JPWO2016157351A1 (ja) * 2015-03-30 2018-01-18 堺ディスプレイプロダクト株式会社 薄膜トランジスタ及び表示パネル
US10453876B2 (en) 2015-04-20 2019-10-22 Sakai Display Products Corporation Method for manufacturing thin film transistor and display panel
WO2017046932A1 (ja) * 2015-09-17 2017-03-23 堺ディスプレイプロダクト株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2017046948A1 (ja) * 2015-09-18 2017-03-23 堺ディスプレイプロダクト株式会社 薄膜トランジスタの製造方法及び薄膜トランジスタ
WO2017072921A1 (ja) 2015-10-29 2017-05-04 堺ディスプレイプロダクト株式会社 薄膜トランジスタ基板の製造方法
WO2017149767A1 (ja) 2016-03-04 2017-09-08 堺ディスプレイプロダクト株式会社 レーザーアニール装置、マスク、薄膜トランジスタ及びレーザーアニール方法
CN105870203B (zh) * 2016-06-24 2019-05-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
WO2018061126A1 (ja) 2016-09-28 2018-04-05 堺ディスプレイプロダクト株式会社 レーザーアニール装置及びレーザーアニール方法
WO2018109912A1 (ja) 2016-12-15 2018-06-21 堺ディスプレイプロダクト株式会社 レーザーアニール装置、レーザーアニール方法及びマスク

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563196A (ja) 1991-09-04 1993-03-12 Hitachi Ltd 薄膜半導体装置及びその製造方法並び液晶表示装置
JPH07162006A (ja) * 1993-12-09 1995-06-23 Hitachi Ltd 薄膜半導体装置及びその製造方法
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2009049244A (ja) * 2007-08-21 2009-03-05 Hitachi Displays Ltd 液晶表示装置
KR20090057933A (ko) * 2007-12-03 2009-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0473988A1 (en) * 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
JP2814319B2 (ja) * 1991-08-29 1998-10-22 株式会社日立製作所 液晶表示装置及びその製造方法
SG46344A1 (en) * 1992-11-16 1998-02-20 Tokyo Electron Ltd Method and apparatus for manufacturing a liquid crystal display substrate and apparatus and method for evaluating semiconductor crystals
JP2005057056A (ja) * 2003-08-04 2005-03-03 Sharp Corp 薄膜トランジスタおよびその製造方法
JP2005311164A (ja) * 2004-04-23 2005-11-04 Nikon Corp レーザアニール装置
KR20070063969A (ko) * 2005-12-16 2007-06-20 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20080061924A (ko) * 2006-12-28 2008-07-03 엘지디스플레이 주식회사 박막트랜지스터 기판과 이의 제조방법
KR20090028318A (ko) * 2007-09-14 2009-03-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
JP2009076707A (ja) * 2007-09-21 2009-04-09 Hitachi Displays Ltd 表示装置の製造方法
JP5309387B2 (ja) * 2007-09-28 2013-10-09 株式会社日立製作所 半導体層とこの半導体層を用いた半導体装置および表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563196A (ja) 1991-09-04 1993-03-12 Hitachi Ltd 薄膜半導体装置及びその製造方法並び液晶表示装置
JPH07162006A (ja) * 1993-12-09 1995-06-23 Hitachi Ltd 薄膜半導体装置及びその製造方法
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2009049244A (ja) * 2007-08-21 2009-03-05 Hitachi Displays Ltd 液晶表示装置
KR20090057933A (ko) * 2007-12-03 2009-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170124523A (ko) * 2016-04-01 2017-11-10 보에 테크놀로지 그룹 컴퍼니 리미티드 Tft 어레이 기판, 그 제조 방법, 및 디스플레이 디바이스
USD944655S1 (en) * 2019-11-29 2022-03-01 Jirasak Rattanapaibooncharoen Double cup carrier
USD953172S1 (en) 2019-11-29 2022-05-31 Jirasak Rattanapaibooncharoen Cup carrier
US11440715B2 (en) 2019-11-29 2022-09-13 Jirasak Rattanapaibooncharoen Cup carrier
USD989621S1 (en) 2019-11-29 2023-06-20 Jirasak Rattanapaibooncharoen Triple cup carrier

Also Published As

Publication number Publication date
WO2011010611A1 (ja) 2011-01-27
TWI509810B (zh) 2015-11-21
JP5470519B2 (ja) 2014-04-16
CN102576733A (zh) 2012-07-11
CN102576733B (zh) 2015-04-22
JP2011029411A (ja) 2011-02-10
KR101713360B1 (ko) 2017-03-22
TW201115742A (en) 2011-05-01
KR20170017008A (ko) 2017-02-14
KR101803691B1 (ko) 2017-12-28

Similar Documents

Publication Publication Date Title
KR101713360B1 (ko) 박막 트랜지스터, 그 제조 방법 및 액정 표시 장치
US5895935A (en) Display device having a switch with floating regions in the active layer
KR101454919B1 (ko) 표시장치
CN1680992A (zh) 具有驱动电路的液晶显示器件及其制造方法
KR101432716B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
JP5615605B2 (ja) Ffsモード液晶装置
CN102074502A (zh) 制造阵列基板的方法
JPWO2016170571A1 (ja) 薄膜トランジスタの製造方法及び表示パネル
JPH1184418A (ja) 表示装置
WO2016072024A1 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル
KR101024192B1 (ko) 박막 트랜지스터를 포함하는 전자 장치 및 그 제조 방법
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
JPWO2016157313A1 (ja) 薄膜トランジスタ及び表示パネル
WO2011155250A1 (ja) 結晶性半導体膜の製造方法、半導体装置、および表示装置
JP2009130016A (ja) 半導体装置の製造方法及び電子機器
JP4986333B2 (ja) 半導体装置の作製方法
KR20080047773A (ko) 폴리실리콘 박막 트랜지스터 기판 및 그 제조 방법
KR20070072208A (ko) 폴리실리콘 박막트랜지스터를 이용한 액정표시장치 및 그제조 방법
KR20100130523A (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
KR101087750B1 (ko) 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법
KR100758156B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법 및 그 방법으로 제조된 액정표시장치용 어레이 기판
KR20050078392A (ko) 비정질 반도체 박막의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법과 박막 반도체 장치
JP4056988B2 (ja) バッファ回路および表示装置
WO2017168594A1 (ja) 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
JP2009016614A (ja) 薄膜トランジスタ、表示素子およびそれらの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
X701 Decision to grant (after re-examination)
FPAY Annual fee payment

Payment date: 20191105

Year of fee payment: 4